JP2002134395A - 半導体装置の製造方法および半導体装置の製造システム - Google Patents

半導体装置の製造方法および半導体装置の製造システム

Info

Publication number
JP2002134395A
JP2002134395A JP2000325172A JP2000325172A JP2002134395A JP 2002134395 A JP2002134395 A JP 2002134395A JP 2000325172 A JP2000325172 A JP 2000325172A JP 2000325172 A JP2000325172 A JP 2000325172A JP 2002134395 A JP2002134395 A JP 2002134395A
Authority
JP
Japan
Prior art keywords
line width
variation
correlation
pattern
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000325172A
Other languages
English (en)
Inventor
Koji Komoritani
浩司 籠谷
Harunobu Hirano
晴信 平野
Mitsuo Hama
満男 濱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000325172A priority Critical patent/JP2002134395A/ja
Priority to TW090125547A priority patent/TW531799B/zh
Priority to US10/168,590 priority patent/US20030054642A1/en
Priority to KR1020027008002A priority patent/KR100844809B1/ko
Priority to PCT/JP2001/009345 priority patent/WO2002035588A1/ja
Publication of JP2002134395A publication Critical patent/JP2002134395A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/7055—Exposure light control in all parts of the microlithographic apparatus, e.g. pulse length control or light interruption
    • G03F7/70558—Dose control, i.e. achievement of a desired dose
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

(57)【要約】 【課題】 １チップ内での線幅の疎密依存性に起因した
線幅のばらつきを抑制して、半導体チップなどにおける
微細なパターンを高精度に形成することを可能とする半
導体装置の製造方法および製造システムを提供する。 【解決手段】 エッチング工程３００によって形成され
たパターンの線幅の疎密性とその線幅のばらつきとの相
関関係またはフォトリソグラフィ工程２００によって形
成されたレジストパターンの線幅の疎密性とその線幅の
ばらつきとの相関関係に基づいて、パターンの線幅のば
らつきまたはレジストパターンの線幅のばらつきが低減
するように、ＮＡ調節装置として機能するホストコンピ
ュータ４０１が露光装置２０２におけるレンズ系のＮＡ
を調節する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法および半導体装置の製造システムに関する。
【０００２】
【従来の技術】半導体集積回路のような半導体装置の製
造工程では、近年、例えば０．２５［μｍ］以下の微細
なパターンをさらに高精細に形成することが要請されて
いる。このように半導体チップのパターンがさらに微細
化するにつれて、プロセス要因の加工線幅のばらつきや
誤差を制御することが、さらに困難なものとなって来て
いる。なかでも、半導体チップにおけるパターンの疎密
（パターン密度の大小）によって線幅にばらつきが生じ
る傾向にある。
【０００３】特にロジックデバイスの動作（演算）速度
などの主要なデバイス特性を左右する要素として、各半
導体チップのゲート長のばらつきを抑えて、その精度を
さらに向上させることが重要である。ロジックデバイス
の動作速度のさらなる向上や半導体チップパターンのさ
らなる微細化につれて、ゲート長のばらつきを抑えてそ
の精度をさらに厳密なものとすることが、ますます重要
なものとなる。
【０００４】
【発明が解決しようとする課題】ところが、そのような
ゲート長のばらつきをさらに高精度に抑え込むことは、
個々のプロセスごとでパターン精度を管理する従来の製
造方法では、困難であるという問題点があった。
【０００５】また、特にメモリ素子とロジック素子とを
混載した半導体チップなどでは、パターンの疎密が設計
上から大幅に異なっている回路パターンを同一チップ内
に高密度に混在させて、かつその両方のパターンを共に
高精度に形成することが必要である。そのようなパター
ンの疎密が大幅に異なっているチップパターンを高精度
に形成することは、プロセス上の難度が高く、プロセス
条件設定の極めて高度なチューニング技術が要請され
る。ところが、そのようなさらに高いパターン精度を実
現することは、個々の線幅の精度を管理するという従来
の製造方法では極めて困難であるという問題点があっ
た。
【０００６】上記のような線幅の疎密に依存した線幅の
ばらつきの発生を抑制するための方策としては、フォト
リソグラフィ工程における露光精度やドライエッチング
工程におけるエッチングファクタなどに基づいて、あら
かじめ仕上がり線幅の疎密依存性を想定してデータベー
スを形成しておき、フォトマスクの製造工程で、目標と
する線幅に対応した疎密依存性を加味してマスクパター
ンの線幅と間隔との組み合わせ（ラインアンドスペー
ス）などに補正を加えておくという、いわゆるＯＣＰ
（Optical Proximity Correction）の手法が提案されて
いる。しかしながら、そのようなあらかじめ想定された
線幅のばらつきの疎密依存性と、実際の製品ロットの製
造プロセス中で生じる疎密依存性とが、必ずしも一致せ
ず、マスクパターンの補正が十分な効果を発揮しない場
合や、むしろさらに大幅なばらつきの発生を助長するこ
ととなる場合などもある。また、マスクパターン設計上
の最小補正グリッド未満の微調節が困難である。このよ
うな手法では、線幅のさらなる微細化やその精度のさら
なる高精度化が進むと、線幅のばらつきを抑制すること
がますます困難になって行くことが想定される。また、
実際の製造プロセス中でのフォトマスクによるパターン
転写時や、露光装置やドライエッチング装置などの装置
間差（器差）や、個々の装置でのプロセス条件の経時変
化などに起因して、マスクパターンの補正が十分な効果
を発揮しない場合がある。
【０００７】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、１チップ内での線幅の疎密依存性に
起因した線幅のばらつきを抑制して、半導体チップなど
における微細なパターンを高精度に形成することを可能
とする半導体装置の製造方法および製造システムを提供
することにある。
【０００８】
【課題を解決するための手段】本発明による半導体装置
の製造方法は、処理条件を調節してウェハにパターンを
形成する複数の工程を含む半導体装置の製造方法であっ
て、その複数の工程によって形成されたパターンの線幅
の疎密性とその線幅のばらつきとの相関関係に基づい
て、パターンの線幅のばらつきを低減するように複数の
工程のうちの所定の工程における処理条件を調節するも
のである。
【０００９】本発明による他の半導体装置の製造方法
は、ウェハ上のフォトレジストに対して露光装置におけ
る光学系の開口数を調節してマスクパターンを転写し、
レジストパターンを形成するフォトリソグラフィ工程
と、そのマスクパターンに基づいて、ウェハにパターン
を形成するパターニング工程とを含む半導体装置の製造
方法であって、パターニング工程によって形成されたパ
ターンの線幅の疎密性とその線幅のばらつきとの相関関
係またはフォトリソグラフィ工程によって形成されたレ
ジストパターンの線幅の疎密性とその線幅のばらつきと
の相関関係に基づいて、パターンの線幅のばらつきまた
はレジストパターンの線幅のばらつきが低減するように
光学系の開口数を調節するものである。
【００１０】本発明によるさらに他の半導体装置の製造
方法は、ウェハ上にフォトレジストを塗布し、そのフォ
トレジストにベーク温度を調節しながらプリベークを行
うプリベーク工程と、そのフォトレジストにマスクパタ
ーンを転写してレジストパターンを形成するフォトリソ
グラフィ工程とを含む半導体装置の製造方法であって、
フォトリソグラフィ工程によって形成されたレジストパ
ターンの線幅の疎密性とその線幅のばらつきとの相関関
係に基づいて、レジストパターンの線幅のばらつきが低
減するようにベーク温度を調節するものである。
【００１１】本発明によるさらに他の半導体装置の製造
方法は、ウェハ上にフォトレジストを加工して形成され
たレジストパターンに対して温度を調節しながらポスト
ベークを行うポストベーク工程と、そのレジストパター
ンに基づいてウェハにパターンを形成するパターニング
工程とを含む半導体装置の製造方法であって、パターニ
ング工程によって形成されたパターンの線幅の疎密性と
その線幅のばらつきとの相関関係に基づいて、レジスト
パターンの線幅のばらつきが低減するようにベーク温度
を調節するものである。
【００１２】本発明による半導体装置の製造システム
は、処理条件を調節してウェハにパターンを形成する複
数の工程を行う半導体装置の製造システムであって、そ
の複数の工程によって形成されたパターンの線幅の疎密
性とその線幅のばらつきとの相関関係に基づいて、パタ
ーンの線幅のばらつきを低減するように複数の工程のう
ちの所定の工程における処理条件を調節する手段を備え
たものである。
【００１３】本発明による他の半導体装置の製造システ
ムは、ウェハ上のフォトレジストに対して光学系の開口
数を調節してマスクパターンを転写し、レジストパター
ンを形成するフォトリソグラフィ装置と、そのマスクパ
ターンに基づいて、ウェハにパターンを形成するパター
ニング装置とを有する半導体装置の製造システムであっ
て、パターニング装置によって形成されたパターンの線
幅の疎密性とその線幅のばらつきとの相関関係またはフ
ォトリソグラフィ装置によって形成されたレジストパタ
ーンの線幅の疎密性とその線幅のばらつきとの相関関係
に基づいて、パターンの線幅のばらつきまたはレジスト
パターンの線幅のばらつきが低減するように光学系の開
口数を調節する開口数調節装置を備えたものである。
【００１４】本発明によるさらに他の半導体装置の製造
システムは、ウェハ上のフォトレジストに対してベーク
温度を調節しながらプリベークを行うプリベーク装置
と、そのフォトレジストにマスクパターンを転写してレ
ジストパターンを形成するフォトリソグラフィ装置とを
有する半導体装置の製造システムであって、フォトリソ
グラフィ装置によって形成されたレジストパターンの線
幅の疎密性とその線幅のばらつきとの相関関係に基づい
て、レジストパターンの線幅のばらつきが低減するよう
にベーク温度を調節するベーク温度調節装置を備えたも
のである。
【００１５】本発明によるさらに他の半導体装置の製造
システムは、ウェハ上にフォトレジストを加工して形成
されたレジストパターンに対して温度を調節しながらポ
ストベークを行うポストベーク装置と、そのレジストパ
ターンに基づいてウェハにパターンを形成するパターニ
ング装置とを有する半導体装置の製造システムであっ
て、パターニング装置によって形成されたパターンの線
幅の疎密性とその線幅のばらつきとの相関関係に基づい
て、レジストパターンの線幅のばらつきが低減するよう
にベーク温度を調節するベーク温度調節装置を備えたも
のである。
【００１６】本発明による半導体装置の製造方法または
製造システムでは、複数の工程によって形成されたパタ
ーンの線幅の疎密性とその線幅のばらつきとの相関関係
に基づいて、複数の工程のうちの所定の工程における処
理条件を調節して、パターンの線幅のばらつきを低減さ
せる。
【００１７】また、本発明による他の半導体装置の製造
方法または製造システムでは、パターニング工程によっ
て形成されたパターンの線幅の疎密性とその線幅のばら
つきとの相関関係またはフォトリソグラフィ工程によっ
て形成されたレジストパターンの線幅の疎密性とその線
幅のばらつきとの相関関係に基づいて光学系の開口数を
調節して、パターンの線幅のばらつきまたはレジストパ
ターンの線幅のばらつきを低減させる。
【００１８】また、本発明によるさらに他の半導体装置
の製造方法または製造システムでは、フォトリソグラフ
ィ工程によって形成されたレジストパターンの線幅の疎
密性とその線幅のばらつきとの相関関係に基づいてプリ
ベーク工程またはプリベーク装置でのベーク温度を調節
して、レジストパターンの線幅のばらつきを低減させ
る。
【００１９】また、本発明によるさらに他の半導体装置
の製造方法または製造システムでは、パターニング工程
によって形成されたパターンの線幅の疎密性とその線幅
のばらつきとの相関関係に基づいてポストベーク工程ま
たはポストベーク装置でのベーク温度を調節して、レジ
ストパターンの線幅のばらつきを低減させる。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【００２１】［第１の実施の形態］図１および図２は、
本発明の第１の実施の形態に係る半導体装置の製造シス
テムにおける主要な製造装置およびそれらによって行わ
れる製造工程の流れを模式的に表したものである。
【００２２】この第１の実施の形態では、本発明の技術
をロジック系半導体デバイスのゲート配線の線幅管理に
適用した場合について説明する。なお、本発明の実施の
形態に係る半導体装置の製造方法は、その半導体装置の
製造システムの動作あるいは作用によって具現化される
ものであるから、以下、それらを併せて説明する。
【００２３】この半導体装置の製造システムは、前工程
を行うシステム１００と、フォトリソグラフィ工程を行
うシステム２００と、エッチング工程を行うシステム３
００との、概略３つの部分的なシステムからその主要部
が構成されている。
【００２４】前工程を行うシステム１００は、フォトマ
スク製造工程（図示省略）などを含んだ前工程を行うも
のである。
【００２５】フォトリソグラフィ工程を行うシステム２
００は、フォトレジスト塗布装置２０１と、露光装置２
０２と、現像装置２０３と、オーバーレイ測定機２０４
と、線幅測定機２０５と、目視検査機２０６とを備えて
いる。それらの個々の装置では、その各々の一般的な工
程をそれぞれ実行するものてあることは言うまでもない
が、さらに、線幅測定機２０５から得られたレジストパ
ターンの線幅の粗密間差を測定し、そのデータをホスト
コンピュータ４０１に送る。また、露光装置２０２で
は、レンズ系のＮＡ（開口数）を補正すると共に、その
補正によって変化したＮＡに対応した最適な露光条件を
再設定して、露光工程を行う。
【００２６】エッチング工程を行うシステム３００は、
ＲＩＥ装置３０１と、レジスト除去装置３０２と、線幅
測定機３０３とを備えている。それらの個々の装置で
は、その各々の一般的な工程をそれぞれが実行するもの
てあることは言うまでもないが、さらに、線幅測定機３
０３では、線幅の粗密間差を測定し、そのデータをホス
トコンピュータ４０１に送る。
【００２７】ホストコンピュータ４０１は、ＮＡ調節装
置としての機能を備えており、線幅測定機２０５あるい
は線幅測定機３０３から得られた線幅の測定値ならびに
粗密差に依存した線幅のばらつきのデータ（以後、これ
を線幅粗密差データと呼ぶ）に基づいて、その線幅のば
らつきを抑制することができるように露光装置２０２の
レンズ系のＮＡを最適化するための補正値を算出すると
共に、その補正を行って変化したＮＡに対応して、その
ロット以後に露光装置２０２で行われる露光工程での露
光量を最適なものに再設定する。
【００２８】露光装置２０２では、前回ロットの線幅の
測定値ならびに線幅粗密差データに基づいてホストコン
ピュータ４０１で算出されたＮＡの補正値に基づいてレ
ンズ系のＮＡを補正すると共に、露光量あるい露光時間
のような露光条件を、補正後のＮＡに対応したものとし
てホストコンピュータ４０１で決定された条件に再設定
した上で、次回ロットの露光工程を行う。
【００２９】ここで、一般的な従来の製造方法では、例
えば０．２５［μｍ］未満のように微細で高精度が要請
されるパターンを形成する半導体装置の製造プロセスに
おいては、フォトリソグラフィ工程やエッチング工程で
は、そのそれぞれで個別に最適な露光条件を設定してい
るにも関わらず、線幅にばらつきが生じる場合があり、
しかも個々の工程ごとに単独で処理条件を補正しても、
線幅のばらつきを効果的に抑制することができない場合
があった。
【００３０】本発明者らは、実際の製品ロットにおける
線幅のばらつきの発生状況の考察・解析や、種々の実験
などを行った結果、多くの場合、パターンの疎密間差と
線幅のばらつきとには強い相関関係があることを確認し
た。また、そのようなパターンの疎密間差に依存した線
幅のばらつきを生じさせる要因として、フォトマスクの
製造工程、ウェハ上のフォトレジストにマスクパターン
を露光して、レジストパターンを形成するフォトリソグ
ラフィ工程、ＲＩＥ（Reactive Ion Etching；反応性イ
オンエッチング）工程などにおける近接効果や、ウェハ
上へのレジスト膜のプリベーク工程、ＰＥＢ（Post Etc
hing Bake ；露光後のいわゆるポストベーク）工程でフ
ォトレジストの特性に生じる誤差などがあることを確認
した。
【００３１】そこで、この第１実施の形態の製造方法お
よび製造システムでは、フォトリソグラフィ工程での露
光装置２０２のレンズ系のＮＡが、転写されたレジスト
パターンの線幅の疎密間差に依存したばらつきの発生に
影響を与えるという作用や、さらにそれがエッチング工
程でのＲＩＥ装置３０１によってウェハに形成されるパ
ターンの線幅の疎密間差に依存したばらつきの発生に影
響を与えるという作用を積極的に用いて、線幅のばらつ
きを抑制する。すなわち、レジストパターンの線幅やウ
ェハに形成されたパターンの線幅の疎密間差と線幅のば
らつきとの相関関係のデータである線幅粗密差データ
を、線幅測定機２０５または線幅測定機３０３によって
測定されたデータから求め、その線幅粗密差データに基
づいて、ＮＡ調節装置であるホストコンピュータ４０１
が、線幅のばらつきを効果的に抑制するための最適なレ
ンズ系のＮＡの値を算出し、その値とそのとき初期値と
して与えられていた基準ＮＡの値との差を補正値として
算出して、露光装置２０２のレンズ系のＮＡを補正する
ことにより、線幅の疎密間差に依存した線幅のばらつき
を、低減あるいは解消する。
【００３２】なお、線幅の疎密間差に依存した線幅のば
らつきは、使用するフォトマスク、フォトレジスト塗布
装置２０１、露光装置２０２、現像装置２０３、ＲＩＥ
装置３０１の、個々の装置での器差（装置間差）や、１
ライン内でのそれらの装置の組み合わせによって、異な
った状態で発生する場合がある。そこで、それらの個々
の装置での器差や組み合わせに対応して、さらにレンズ
系のＮＡを最適化することにより、製造システム全体で
生じる線幅のばらつきをさらに低減することも可能であ
る。例えば、オーバーレイ測定機によって測定された結
果に基づいて、フォトレジスト塗布装置で部分されるフ
ォトレジストの厚さや露光量などの調節を、上記のＮＡ
の補正と併せて行うようにしてもよい。
【００３３】また、例えば工程変更によってプロセスパ
ラメータや装置パラメータが変更された場合などには、
フォトマスクの設計時点からの線幅の補正を要しない程
度のものであれば、そのときのパラメータの変更に対応
して、さらにレンズ系のＮＡを再設定することにより、
迅速かつ確実にＮＡの最適化を達成できると共に、フォ
トマスクのコスト上昇を回避することも可能である。
【００３４】［第１の実施例］図３は、第１の実施例に
おけるＮＡの最適化を行う工程の主要部を流れ図として
表したものである。
【００３５】この第１の実施例では、露光装置２０２と
しては、波長２４８［ｎｍ］のＫｒＦエキシマレーザ光
源を備えたスキャナー方式の露光装置２０２を用いた。
また、フォトレジストとしては、ＰＨＳ（Poly Hydroxy
Styrene）ベースの化学増幅型レジストである東京応用
化学製のＴＤＵＲ−Ｐ５０９（製品名）を用いて、０．
４６［μｍ］の膜厚に形成した。このようなＰＨＳベー
スの化学増幅型レジストは、一般に、フォトリソグラフ
ィ工程における線幅疎密に依存したばらつきが露光装置
２０２のＮＡに対して強い相関関係を示すものである。
よって、このような化学増幅型レジストは、この第１の
実施例のような製造方法に好適なものの一つである。
【００３６】製造プロセスを開始するに先立って、線幅
を計測するための対象箇所である代表点として、線幅お
よび間隔（ラインアンドスペース）の比率がほぼ同等な
複数箇所を、各チップのパターンレイアウトの中から抽
出する。それらを１つのグループとする。このようなグ
ループを、疎のパターンの領域と密のパターンの領域と
で、それそれ少なくとも１グループずつ設定しておく。
【００３７】この第１の実施例では、各チップが図４に
示したようなメモリ素子１１とロジック素子１２とを混
載したチップ１０のパターンレイアウトを有しており、
疎のパターンの代表点はロジック素子１２のパターンの
中から、また密のパターンの代表点はメモリ素子１１の
中から、それぞれ抽出した。なお、ここで言う疎密と
は、必ずしもその線幅や間隔の絶対値が高密度であるか
否かということを意味しているのではなく、相対的に疎
（Dense）または密（Iso）であるということを意味して
いることは言うまでもない。
【００３８】まず、１つの製品ロットまたは試作ロット
のフォトリソグラフィ工程終了後またはエッチング工程
終了後に、各代表点の線幅を測定し、そのデータをＮＡ
調節装置としての機能を備えたホストコンピュータ４０
１に送り、線幅測定値のデータのアップロード（Uploa
d）を行った（Ｓ１）。このとき、線幅測定機２０５と
しては、線幅測定機能付きの電子顕微鏡を用いて、直接
近似法により測定した。また、測定されたデータは、Ｃ
Ｄ−ＳＥＭおよび工程内ローカルネットワーク等を介し
てホストコンピュータ４０１に伝送した。
【００３９】ホストコンピュータ４０１では、疎のパタ
ーンのグループでの線幅の平均値と、密のパターンのグ
ループでの線幅の平均値とを、それぞれ算出し（Ｓ
２）、それら２つの平均値の差を算出し（Ｓ３）、その
値を線幅疎密差データとする。そしてこの線幅疎密差デ
ータ、または過去に同じパターンの製品ロットまたは試
作ロットのフォトリソグラフィ工程やエッチング工程を
行った際に測定されて記録されていた線幅疎密差データ
と今回のロットで計測された線幅疎密差データとの移動
平均値を算出し（Ｓ５）、そのデータを、あらかじめ用
意しておいた図５に示したような線幅疎密差とレンズ系
のＮＡとの相関データに照らし合わせて、線幅疎密差が
０になるようなＮＡの補正値を求めた（Ｓ６）。また、
露光量の値を補正後のＮＡに対応した最適な値に再設定
した（Ｓ７）。このようにして算出されたレンズ系のＮ
Ａの補正値および露光量の再設定値は露光装置２０２に
フィードバック（Feed back ）される（Ｓ８）。また、
このようにして得られた最適なレンズ系のＮＡのデータ
は、次回のロットのウェハが同一の装置による同一の工
程で処理される際に、ホストコンピュータ４０１から工
程内ローカルネットワーク等を介して露光装置２０２に
伝送されて、レンズ系のＮＡの補正および露光量の再設
定が行われるようにした。
【００４０】ただしここで、レジストパターンの線幅疎
密差が管理基準として設定された規格範囲から逸脱して
いた場合には（Ｓ４のＮ）、そのレジストパターンが形
成されたロットのウェハをその時点で製品ラインから一
旦除外して、レジスト剥離（再生）工程５００に送り、
再びフォトレジストを塗布して、フォトリソグラフィ工
程を最初から繰り返すようにすればよい（Ｓ９）。この
ようにすることにより、フォトリソグラフィ工程の早い
段階でウェハに線幅のばらつき不良が発生したことを検
知し、再生工程を経て再び補正後の線幅ばらつきの発生
が少ない工程でばらつきの少ないパターニングを行うこ
とができるので、ウェハの無駄が生じることを防ぐこと
ができ、延いては製造コストの上昇を回避することがで
きる。
【００４１】この第１の実施例では、補正前の基準ＮＡ
が０．６に初期設定されていたので、５［ｎｍ］程度の
線幅密度差が生じていた。そこで、図５に示したような
レンズ系のＮＡと線幅疎密差との相関関係に基づいて、
線幅疎密差を０にするように、レンズ系のＮＡを０．６
２に補正した。
【００４２】また、レンズ系のＮＡを０．６２に補正し
たことで、そのＮＡに対する最適露光量が、初期値とし
て基準ＮＡが０．６０に設定されていた場合に対応した
３３［ｍＪ／ｃｍ2 ］から、３２．３［ｍＪ／ｃｍ2 ］
へとシフト（変位）した。そこで、このようなシフトに
対応して、あらかじめ過去の製品ロットの実績や実験等
に基づいて設定しておいた、図６に示したようなＮＡと
最適露光量との相関関係のデータに基づいて、露光装置
２０２における最適露光量を３２．３［ｍＪ／ｃｍ2 ］
へと再設定した。
【００４３】このようにしてレンズ系のＮＡを０．６０
から０．６２へと補正すると共に、最適露光量を３３
［ｍＪ／ｃｍ2 ］から３２．３［ｍＪ／ｃｍ2 ］へと再
設定したことにより、図７に示したように、補正および
再設定を行う以前には、０．２５［μｍ］から３．２５
［μｍ］までのパターンピッチの範囲内で、線幅の疎密
間差は最大で約５．５［ｎｍ］（１５８［ｎｍ］〜１６
３．５［ｎｍ］の範囲内）であったものが、同じパター
ンピッチの範囲内での線幅の疎密間差は最大でも約２
［ｎｍ］（１５７．８［ｎｍ］〜１５９．８［ｎｍ］の
範囲内）未満となり、線幅のばらつきを極めて効果的に
低減できることが確認された。
【００４４】［第２の実施の形態］図８および図９は、
本発明の第２の実施の形態に係る半導体装置の製造シス
テムにおける主要な製造装置とそれらによって行われる
製造工程の流れを模式的に表したものである。
【００４５】この半導体装置の製造システムでは、ホス
トコンピュータ４０２は、プリベーク工程におけるプリ
ベーク温度調節装置としての機能を備えており、線幅測
定機２０５あるいは線幅測定機３０３による測定値から
線幅粗密差データを算出し、さらにその線幅粗密差デー
タに基づいて、線幅のばらつきを抑制することができる
ようにプリベーク工程におけるプリベーク温度を最適化
するための補正値を算出すると共に、その補正を行って
変化したプリベーク温度に対応して、そのロット以後に
露光装置２０２で行われる露光工程での露光量を最適な
ものに再設定する。
【００４６】フォトレジスト塗布装置２０１では、前回
ロットの線幅の測定値ならびに線幅粗密差データに基づ
いて算出された補正値に基づいて、プリベーク温度を補
正し、そのプリベーク温度によるプリベークを行う。露
光装置２０２では、補正後のプリベーク温度に対応して
露光量あるい露光時間のような露光条件を再設定した上
で、次回ロットの露光工程を実行する。
【００４７】この第２実施の形態の製造方法および製造
システムでは、プリベーク工程におけるプリベーク温度
が、転写されたレジストパターンの線幅の疎密間差に依
存したばらつきの発生に影響を与えるという作用や、さ
らにそれがエッチング工程でのＲＩＥ装置３０１によっ
てウェハに形成されるパターンの線幅の疎密間差に依存
したばらつきの発生に影響を与えるという作用を、積極
的に用いて、線幅のばらつきを抑制する。すなわち、線
幅の疎密間差と線幅のばらつきとの相関関係のデータで
ある線幅粗密差データを、線幅測定機２０５あるいは線
幅測定機３０３によって測定されたデータから求め、そ
の線幅粗密差データに基づいて、プリベーク温度調節装
置であるホストコンピュータ４０２が、線幅のばらつき
を効果的に抑制するための最適なプリベーク温度の値を
算出し、その値とそのときの初期値として与えられてい
た基準プリベーク温度の値との差を補正値として算出し
て、プリベーク温度をさらに最適なものに補正すること
によって、線幅の疎密間差に依存した線幅のばらつきを
低減あるいは解消する。
【００４８】なお、線幅の疎密間差に依存した線幅のば
らつきは、使用するフォトマスク、フォトレジスト塗布
装置２０１、露光装置２０２、現像装置２０３、ＲＩＥ
装置３０１の、個々の装置での器差や、１ライン内での
それらの装置の組み合わせによって、異なった状態で発
生する場合がある。そこで、それらの個々の装置での器
差や組み合わせに対応して、さらにプリベーク温度を最
適化することにより、製造システム全体で生じる線幅の
ばらつきを、さらに低減することなども可能である。
【００４９】また、例えば工程変更によってプロセスパ
ラメータや装置パラメータが変更された場合などには、
フォトマスクの設計時点からの線幅の補正を要しない程
度のものであれば、そのときのパラメータの変更に対応
して、さらにプリベーク温度を再設定することなども可
能である。
【００５０】［第２の実施例］図１０は、この第２の実
施例におけるプリベーク温度を最適化する工程の主要部
を流れ図として表したものである。
【００５１】この第２の実施例では、露光装置２０２と
して、第１の実施例と同様に、波長２４８［ｎｍ］のＫ
ｒＦエキシマレーザ光源を備えたスキャナー方式の露光
装置２０２を用いた。また、フォトレジストとしては、
ＰＨＳ（Poly Hydroxy Styrene）ベースの化学増幅型レ
ジストである東京応用化学製のＴＤＵＲ−Ｐ５０９（製
品名）を用いて、０．４６［μｍ］の膜厚に形成した。
【００５２】まず、第１の実施例と同様に、メモリ素子
１１とロジック素子１２とが混載されたチップ１０のパ
ターンレイアウトにおける、ロジック素子１２のパター
ンの中から疎のパターンの代表点を、またメモリ素子１
１のパターンの中から密のパターンの代表点を、それぞ
れ抽出するように設定した。
【００５３】１つの製品ロットまたは試作ロットのフォ
トリソグラフィ工程終了後またはエッチング工程終了後
に、各代表点の線幅を測定し、そのデータをプリベーク
温度調節装置としての機能を備えたホストコンピュータ
４０２に送り、線幅測定値のデータのアップロードを行
った（Ｓ２１）。このとき、線幅測定機２０５として
は、第１の実施例と同様に、線幅測定機能付きの電子顕
微鏡を用いて、直接近似法により測定した。また、測定
されたデータは、ＣＤ−ＳＥＭおよび工程内ローカルネ
ットワーク等を介してホストコンピュータ４０２に伝送
した。
【００５４】ホストコンピュータ４０２では、疎のパタ
ーンのグループでの線幅の平均値と、密のパターンのグ
ループでの線幅の平均値とを、それぞれ算出し（Ｓ２
２）、それら２つの平均値の差を算出し（Ｓ２３）、そ
の値を線幅疎密差データとする。そして過去に同じパタ
ーンの製品ロットまたは試作ロットのフォトリソグラフ
ィ工程およびエッチング工程を行った際に測定されて記
録されていた線幅疎密差データと今回のロットで得られ
た線幅疎密差データとの移動平均値のデータを算出し
（Ｓ２５）、あらかじめ用意しておいた、図１１に示し
たような線幅疎密差とプリベーク温度との相関データに
照らし合わせて、線幅疎密差が０になるようにプリベー
ク温度の補正値を求めた（Ｓ２６）。また、露光量の値
を補正後のプリベーク温度に対応した最適な値に再設定
した（Ｓ２７）。ここで、図１１に一例を示したよう
に、線幅疎密差とプリベーク温度との間には、かなり明
確にリニア（線形）な相関関係が成立している。
【００５５】このようにして算出されたプリベーク温度
の補正値および露光量の再設定値を露光装置２０２にフ
ィードバックした（Ｓ２８）。また、このようにして得
られた最適なプリベーク温度のデータは、次回のロット
のウェハが同一の装置による同一の工程で処理される際
に、ホストコンピュータ４０２から工程内ローカルネッ
トワーク等を介して露光装置２０２に伝送されて、プリ
ベーク温度の補正および露光量の再設定が行われるよう
にした。
【００５６】ここで、もしレジストパターンの線幅疎密
差が管理基準として設定された規格範囲から逸脱してい
た場合には（Ｓ２４のＮ）、そのレジストパターンが形
成されたロットのウェハをその時点で製品ラインから一
旦除外して、レジスト剥離工程５００に送り、再びフォ
トレジストを塗布して、フォトリソグラフィ工程を最初
から繰り返すようにすればよい（Ｓ２９）。このように
することにより、フォトリソグラフィ工程の早い段階で
ウェハに線幅のばらつき不良が発生したことを検知し、
再生工程を経て、再び補正後の線幅ばらつきの発生が少
ない工程でばらつきの少ないパターニングを行うことが
できるので、ウェハの無駄が生じることを防ぐことがで
き、延いては製造コストの上昇を回避することができ
る。
【００５７】この第２の実施例では、補正前の基準プリ
ベーク温度が１００℃に初期設定されていたので、１４
［ｎｍ］程度もの線幅密度差が生じていた。そこで、図
１１に示したようなプリベーク温度と線幅疎密差との相
関関係に基づいて、線幅疎密差を０にするように、プリ
ベーク温度を１１８℃に補正した。
【００５８】また、プリベーク温度を１１８℃に補正し
たことで、そのプリベーク温度に対する最適露光量が、
初期設定として与えられていた１００℃の基準プリベー
ク温度に対応した約３２［ｍＪ／ｃｍ2 ］から、３４
［ｍＪ／ｃｍ2 ］にシフト（変位）した。そこで、この
ようなシフトに対応して、あらかじめ過去の製品ロット
の実績や実験等に基づいて設定しておいた、図１２に示
したような最適露光量とプリベーク温度との相関関係の
データに基づいて、露光装置２０２における最適露光量
を３４［ｍＪ／ｃｍ2 ］に再設定した。
【００５９】このようにして、プリベーク温度を１００
℃から１１８℃へと補正すると共に、最適露光量を３２
［ｍＪ／ｃｍ2 ］から３４［ｍＪ／ｃｍ2 ］へと再設定
した結果、図１３に示したように、補正および再設定を
行う以前には、０．２５［μｍ］から３．２５［μｍ］
までのパターンピッチの範囲内で、線幅の疎密間差は、
最大で約５．５［ｎｍ］（１５８［ｎｍ］〜１６３．５
［ｎｍ］の範囲内）であったものが、同じパターンピッ
チの範囲内での線幅の疎密間差は最大でも約２［ｎｍ］
以下（１５７［ｎｍ］〜１５９［ｎｍ］の範囲内）とな
り、線幅のばらつきを極めて効果的に低減できることが
確認された。
【００６０】［第３の実施の形態］図１４および図１５
は、本発明の第３の実施の形態に係る半導体装置の製造
システムにおける主要な製造装置とそれらによって行わ
れる製造工程の流れを模式的に表したものである。
【００６１】この半導体装置の製造システムでは、ホス
トコンピュータ４０３は、ポストベーク（ＰＥＢ）工程
におけるポストベーク温度調節装置としての機能を備え
ており、線幅測定機２０５または線幅測定機３０３での
計測値に基づいた線幅粗密差データに基づいて、その線
幅のばらつきを抑制することができるようにポストベー
ク工程におけるポストベーク温度を最適化するための補
正値を算出すると共に、その補正を行って変化したポス
トベーク温度に対応して、そのロット以後に露光装置２
０２で行われる露光工程での露光量を最適なものに再設
定する。
【００６２】現像装置２０３では、前回ロットの線幅の
測定値ならびに線幅粗密差データに基づいて算出された
補正値に基づいて、ポストベーク温度を補正し、そのポ
ストベーク温度によるポストベークを行う。また、露光
装置２０２では、補正後のポストベーク温度に対応して
露光量あるい露光時間のような露光条件を再設定した上
で、次回ロットの露光工程を実行する。
【００６３】この第３実施の形態の製造方法および製造
システムでは、ポストベーク工程におけるポストベーク
温度が、転写されたレジストパターンの線幅の疎密間差
に依存したばらつきの発生に影響を与えるという作用
や、さらにそれがエッチング工程でのＲＩＥ装置３０１
によってウェハに形成されるパターンの線幅の疎密間差
に依存したばらつきの発生に影響を与えるという作用を
積極的に用いて、線幅のばらつきを抑制する。すなわ
ち、レジストパターンの線幅の疎密間差と線幅のばらつ
きとの相関関係のデータである線幅粗密差データを、線
幅測定機２０５または線幅測定機３０３によって測定さ
れたデータから求め、さらにその線幅粗密差データに基
づいて、ポストベーク温度調節装置であるホストコンピ
ュータ４０３が、線幅のばらつきを効果的に抑制するた
めの最適なポストベーク温度の値を算出し、その値とそ
のときの初期値として与えられていた基準ポストベーク
温度の値との差を補正値として算出して、ポストベーク
温度をさらに最適なものに補正することによって、線幅
の疎密間差に依存した線幅のばらつきを低減あるいは解
消する。
【００６４】なお、線幅の疎密間差に依存した線幅のば
らつきは、使用するフォトマスク、フォトレジスト塗布
装置２０１、露光装置２０２、現像装置２０３、ＲＩＥ
装置３０１の、個々の装置での器差や、１ライン内での
それらの装置の組み合わせによって、異なった状態で発
生する場合がある。そこで、それらの個々の装置での器
差や組み合わせに対応して、さらにポストベーク温度を
最適化することにより、製造システム全体で生じる線幅
のばらつきを、さらに低減することなども可能である。
【００６５】また、例えば工程変更によってプロセスパ
ラメータや装置パラメータが変更された場合などには、
フォトマスクの設計時点からの線幅の補正を要しない程
度のものであれば、そのときのパラメータの変更に対応
して、さらにポストベーク温度を再設定することなども
可能である。
【００６６】［第３の実施例］図１６は、第３の実施例
におけるポストベーク温度を最適化する工程の主要部を
流れ図として表したものである。
【００６７】この第３の実施例では、露光装置２０２と
して、第１の実施例と同様に、波長２４８［ｎｍ］のＫ
ｒＦエキシマレーザ光源を備えたスキャナー方式の露光
装置２０２を用いた。また、フォトレジストとしては、
ＰＨＳ（Poly Hydroxy Styrene）ベースの化学増幅型レ
ジストである東京応用化学製のＴＤＵＲ−Ｐ５０９（製
品名）を用いて、０．４６［μｍ］の膜厚に形成した。
【００６８】まず、線幅を計測するための対象箇所であ
る代表点として、線幅および間隔（ラインアンドスペー
ス）の比率がほぼ同等な複数箇所を、各チップ１０のパ
ターンレイアウトの中から抽出し、それらを１つのグル
ープとしてまとめる。このようなグループを、疎のパタ
ーンの領域と密のパターンの領域とで、それそれ少なく
とも１グループずつ設定しておく。この第３の実施例で
も、図４に示したような第１の実施例と同様のメモリ素
子１１とロジック素子１２とが混載されたチップ１０の
パターンレイアウトを形成するものとし、疎のパターン
の代表点はロジック素子１２のパターンの中から、また
密のパターンの代表点はメモリ素子１１の中から、それ
ぞれ抽出した。
【００６９】１つの製品ロットまたは試作ロットのフォ
トリソグラフィ工程終了後またはエッチング工程終了後
に、各代表点の線幅を測定し、そのデータをポストベー
ク温度調節装置としての機能を備えたホストコンピュー
タ４０３に送り、線幅測定データのアップロードを行っ
た（Ｓ３１）。このとき、線幅測定機２０５としては、
第１の実施例と同様に、線幅測定機能付きの電子顕微鏡
を用いて、直接近似法により測定した。また、測定され
たデータは、ＣＤ−ＳＥＭおよび工程内ローカルネット
ワーク等を介してホストコンピュータ４０３に伝送し
た。
【００７０】ホストコンピュータ４０３では、疎のパタ
ーンのグループでの線幅の平均値と、密のパターンのグ
ループでの線幅の平均値とを、それぞれ算出し（Ｓ３
２）、それら２つの平均値の差を算出し（Ｓ３３）、そ
の値を線幅疎密差データとする。そして過去に同じパタ
ーンの製品ロットまたは試作ロットのフォトリソグラフ
ィ工程やエッチング工程を行った際に測定されて記録さ
れていた線幅疎密差データと今回のロットで得られた線
幅疎密差データとの移動平均値のデータを算出し（Ｓ３
５）、あらかじめ用意しておいた、図１７に示したよう
な線幅疎密差とポストベーク温度との相関データに照ら
し合わせて、線幅疎密差が０になるようにポストベーク
温度の補正値を求めた（Ｓ３６）。また、露光量の値を
補正後のポストベーク温度に対応した最適な値に再設定
する（Ｓ３７）。ここで、図１７にも示されているよう
に、線幅疎密差とポストベーク温度との間には、近似的
リニアな相関関係が成立している。
【００７１】このようにして算出されたポストベーク温
度の補正値および露光量の再設定値を露光装置２０２に
フィードバックした（Ｓ３８）。また、このようにして
得られた最適なポストベーク温度のデータは、次回のロ
ットのウェハが同一の装置による同一の工程で処理され
る際に、ホストコンピュータ４０３から工程内ローカル
ネットワーク等を介して露光装置２０２に伝送されて、
その工程でのポストベーク温度の補正および露光量の再
設定が行われるようにした。
【００７２】ただしここで、レジストパターンの線幅疎
密差が管理基準として設定された規格範囲から逸脱して
いた場合には（Ｓ３４）、そのレジストパターンが形成
されたロットのウェハをその時点で製品ラインから一旦
除外して、レジスト剥離工程５００に送り、再びフォト
レジストを塗布して、フォトリソグラフィ工程を最初か
ら繰り返す（Ｓ３９）。このようにして、フォトリソグ
ラフィ工程の早い段階でウェハに線幅のばらつき不良が
発生したことを検知し、再生工程を経て、再び補正後の
線幅ばらつきの発生が少ない工程でばらつきの少ないパ
ターニングを行うことができ、延いてはウェハの無駄が
生じることを防いで、製造コストの上昇を回避すること
ができる。
【００７３】この第３の実施例では、補正前の基準ポス
トベーク温度が１００℃に初期設定されていたので、約
６［ｎｍ］の線幅密度差が生じていた。そこで、図１７
に示したようなポストベーク温度と線幅疎密差との相関
関係に基づいて、線幅疎密差を０にするように、ポスト
ベーク温度を９６℃に補正した。
【００７４】また、ポストベーク温度を９６℃に補正し
たことで、そのポストベーク温度に対する最適露光量
が、初期設定として与えられていた１００℃の基準ポス
トベーク温度に対応した約３３．３［ｍＪ／ｃｍ2 ］と
は異なるものにシフトした。そこで、このようなシフト
に対応して、あらかじめ過去の製品ロットの実績や実験
等に基づいて設定しておいた、図１８に示したような最
適露光量とポストベーク温度との相関関係のデータに基
づいて、露光装置２０２における最適露光量を３４．３
［ｍＪ／ｃｍ2 ］に再設定した。
【００７５】このようにして、ポストベーク温度を１０
０℃から９６℃へと補正すると共に、最適露光量を３
３．３［ｍＪ／ｃｍ2 ］から３４．３［ｍＪ／ｃｍ2 ］
へと再設定した結果、図１９に示したように、補正およ
び再設定を行う以前には、０．３［μｍ］から３．３
［μｍ］までのパターンピッチの範囲内で、線幅の疎密
間差が最大で約５．５［ｎｍ］（１５８［ｎｍ］〜１６
３．５［ｎｍ］の範囲内）であったものが、同じパター
ンピッチの範囲内での線幅の疎密間差は、最大でも約
１．５［ｎｍ］以下（１５６．５［ｎｍ］〜１５８［ｎ
ｍ］の範囲内）となり、線幅のばらつきを極めて効果的
に低減できることが確認された。
【００７６】なお、上記の各実施の形態では、ＮＡの補
正と、プリベーク温度の補正と、ポストベーク温度の補
正とを、それぞれ個別に説明し、またそれらを個別に行
った場合についてを各実施例で提示したが、それらの補
正を１つのロットの製造プロセスで併せ用いるようにす
ることも可能であることは言うまでもない。例えば、前
回のロットでの線幅の測定結果から得られた線幅粗密差
データに基づいて、ＮＡを補正すると共に、プリベーク
温度およびポストベーク温度をそれぞれ補正するように
してもよい。
【００７７】
【発明の効果】以上説明したように、請求項１ないし１
８のいずれかに記載の半導体装置の製造方法または請求
項１９ないし３６のいずれかに記載の半導体装置の製造
システムによれば、複数の工程によって形成されたパタ
ーンの線幅の疎密性とその線幅のばらつきとの相関関係
に基づいて、ように複数の工程のうちの所定の工程にお
ける処理条件を調節して、パターンの線幅のばらつきを
低減させるようにしたので、線幅の疎密依存性に起因し
た線幅のばらつきを抑制して微細なパターンを高精度に
形成することができるという効果を奏する。
【００７８】また、請求項２ないし６のいずれかに記載
の半導体装置の製造方法または請求項２０ないし２３の
いずれかに記載の半導体装置の製造システムによれば、
パターニング工程によって形成されたパターンの線幅の
疎密性とその線幅のばらつきとの相関関係またはフォト
リソグラフィ工程によって形成されたレジストパターン
の線幅の疎密性とその線幅のばらつきとの相関関係に基
づいて、光学系の開口数を調節して、パターンの線幅の
ばらつきまたはレジストパターンの線幅のばらつきを低
減させるようにしたので、線幅の疎密依存性に起因した
線幅のばらつきを抑制して、微細なパターンを高精度に
形成することができるという効果を奏する。
【００７９】また、請求項７ないし１２のいずれかに記
載の半導体装置の製造方法または請求項２４ないし２８
のいずれかに記載の半導体装置の製造システムによれ
ば、フォトリソグラフィ工程によって形成されたレジス
トパターンの線幅の疎密性とその線幅のばらつきとの相
関関係に基づいてプリベーク工程でのベーク温度を調節
して、レジストパターンの線幅のばらつきを低減させる
ようにしたので、線幅の疎密依存性に起因した線幅のば
らつきを抑制して微細なパターンを高精度に形成するこ
とができるという効果を奏する。
【００８０】また、請求項１３ないし１８のいずれかに
記載の半導体装置の製造方法または請求項２９ないし３
４のいずれかに記載の半導体装置の製造システムによれ
ば、パターニング工程によって形成されたパターンの線
幅の疎密性とその線幅のばらつきとの相関関係に基づい
てポストベーク工程でのベーク温度を調節して、レジス
トパターンの線幅のばらつきを低減させるようにしたの
で、線幅の疎密依存性に起因した線幅のばらつきを抑制
して微細なパターンを高精度に形成することができると
いう効果を奏する。
【図面の簡単な説明】
【図１】第１の実施の形態に係る半導体装置の製造シス
テムにおける主要な製造装置およびそれらによって行わ
れるフォトリソグラフィ工程の流れを模式的に表した図
である。
【図２】第１の実施の形態に係る半導体装置の製造シス
テムにおける主要な製造装置およびそれらによって行わ
れるエッチング工程の流れを模式的に表した図である。
【図３】第１の実施例でのＮＡの最適化を行う工程の主
要部を表した流れ図である。
【図４】メモリ素子とロジック素子とを混載したチップ
のパターンレイアウトを表した図である。
【図５】線幅疎密差とレンズ系のＮＡとの相関関係を表
した図である。
【図６】ＮＡと最適露光量との相関関係を表した図であ
る。
【図７】ＮＡの補正および露光量の再設定を行う前後で
の、疎密間差に依存した線幅のばらつきの変化を表した
図である。
【図８】第２の実施の形態に係る半導体装置の製造シス
テムにおける主要な製造装置とそれらによって行われる
フォトリソグラフィ工程の流れを模式的に表した図であ
る。
【図９】第２の実施の形態に係る半導体装置の製造シス
テムにおける主要な製造装置とそれらによって行われる
エッチング工程の流れを模式的に表した図である。
【図１０】第２の実施例におけるプリベーク温度を最適
化する工程の主要部を表した流れ図である。
【図１１】線幅疎密差とプリベーク温度との相関関係を
表した図である。
【図１２】最適露光量とプリベーク温度との相関関係を
表した図である。
【図１３】プリベークの補正および露光量の再設定を行
う前後での、疎密間差に依存した線幅のばらつきの変化
を表した図である。
【図１４】第３の実施の形態に係る半導体装置の製造シ
ステムにおける主要な製造装置とそれらによって行われ
るフォトリソグラフィ工程の流れを模式的に表した図で
ある。
【図１５】第３の実施の形態に係る半導体装置の製造シ
ステムにおける主要な製造装置とそれらによって行われ
るエッチング工程の流れを模式的に表した図である。
【図１６】第３の実施例におけるポストベーク温度を最
適化する工程の主要部を表した流れ図である。
【図１７】線幅疎密差とポストベーク温度との相関関係
を表した図である。
【図１８】最適露光量とポストベーク温度との相関関係
を表した図である。
【図１９】ポストベークの補正および露光量の再設定を
行う前後での、疎密間差に依存した線幅のばらつきの変
化を表した図である。
【符号の説明】
２０１…フォトレジスト塗布装置、２０２…露光装置、
２０３…現像装置、２０４…オーバーレイ測定機、２０
５…線幅測定機、２０６…目視検査機２０６、３０１…
ＲＩＥ装置、３０２…レジスト除去装置、３０３……線
幅測定機、４０１，４０２，４０３…ホストコンピュー
タ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/30 ５０２Ｖ ５０２Ｐ ５６６ (72)発明者 濱 満男 長崎県諌早市津久葉町1883番43 ソニー長 崎株式会社内 Ｆターム(参考） 2H096 AA25 BA06 BA11 DA01 FA01 HA01 5F046 AA25 AA28 DA02 DA12 DB05

Claims (34)

    【特許請求の範囲】
  1. 【請求項１】 処理条件を調節してウェハにパターンを
    形成する複数の工程を含む半導体装置の製造方法であっ
    て、 前記工程によって形成されたパターンの線幅の疎密性と
    その線幅のばらつきとの相関関係に基づいて、前記パタ
    ーンの線幅のばらつきを低減するように前記複数の工程
    のうちの所定の工程における処理条件を調節することを
    特徴とする半導体装置の製造方法。
  2. 【請求項２】 ウェハ上のフォトレジストに対して露光
    装置における光学系の開口数を調節してマスクパターン
    を転写し、レジストパターンを形成するフォトリソグラ
    フィ工程と、そのマスクパターンに基づいて、前記ウェ
    ハにパターンを形成するパターニング工程とを含む半導
    体装置の製造方法であって、 前記パターニング工程によって形成されたパターンの線
    幅の疎密性とその線幅のばらつきとの相関関係または前
    記フォトリソグラフィ工程によって形成されたレジスト
    パターンの線幅の疎密性とその線幅のばらつきとの相関
    関係に基づいて、前記パターンの線幅のばらつきまたは
    前記レジストパターンの線幅のばらつきが低減するよう
    に前記光学系の開口数を調節することを特徴とする半導
    体装置の製造方法。
  3. 【請求項３】 前記パターンの線幅の疎密性とその線幅
    のばらつきとの相関関係に対応して事前に定量化された
    補正値で、前記マスクパターンを補正する工程をさらに
    含むことを特徴とする請求項２記載の半導体装置の製造
    方法。
  4. 【請求項４】 前記パターンまたは前記レジストパター
    ンの線幅の疎密性とその線幅のばらつきとの相関関係を
    把握するために前記ウェハ上に代表点としてあらかじめ
    定めた複数の点におけるパターンまたはレジストパター
    ンの線幅を計測し、その計測結果から、線幅の疎密と線
    幅のばらつきとの相関関係の情報を得て、その相関関係
    に対応して前記線幅のばらつきを低減するようにあらか
    じめ定められた開口数の補正値を求め、その補正値に基
    づいて前記光学系の開口数を調節することを特徴とする
    請求項３記載の半導体装置の製造方法。
  5. 【請求項５】 前記代表点として、疎のパターンまたは
    疎のレジストパターンのグループと密のパターンまたは
    密のレジストパターンのグループとで、それぞれ複数個
    の点を設定しておき、それらの各グループそれぞれで計
    測された線幅の値の平均値を算出し、それらの値の差
    を、前記線幅の疎密と線幅のばらつきとの相関関係の情
    報として用いて、前記開口数の補正値を求めることを特
    徴とする請求項４記載の半導体装置の製造方法。
  6. 【請求項６】 前記フォトリソグラフィ工程自体での開
    口数と最適露光量との相関関係の情報に基づいて、前記
    補正が加えられた開口数に対応した最適露光量を設定す
    る工程をさらに含むことを特徴とする請求項４記載の半
    導体装置の製造方法。
  7. 【請求項７】 ウェハ上にフォトレジストを塗布し、そ
    のフォトレジストにベーク温度を調節しながらプリベー
    クを行うプリベーク工程と、そのフォトレジストにマス
    クパターンを転写してレジストパターンを形成するフォ
    トリソグラフィ工程とを含む半導体装置の製造方法であ
    って、 前記フォトリソグラフィ工程によって形成されたレジス
    トパターンの線幅の疎密性とその線幅のばらつきとの相
    関関係に基づいて、前記レジストパターンの線幅のばら
    つきが低減するように前記ベーク温度を調節することを
    特徴とする半導体装置の製造方法。
  8. 【請求項８】 前記レジストパターンの線幅の疎密性と
    その線幅のばらつきとの相関関係に対応して事前に定量
    化された補正値で前記ベーク温度を補正する工程をさら
    に含むことを特徴とする請求項７記載の半導体装置の製
    造方法。
  9. 【請求項９】 前記レジストパターンの線幅の疎密性と
    その線幅のばらつきとの相関関係を把握するために前記
    ウェハ上に代表点としてあらかじめ定めた複数の点にお
    けるレジストパターンの線幅を計測し、その計測結果か
    ら、線幅の疎密と線幅のばらつきとの相関関係の情報を
    得て、その相関関係に対応して前記線幅のばらつきを低
    減するようにあらかじめ定められたベーク温度の補正値
    を求め、その補正値に基づいて前記ベーク温度を調節す
    ることを特徴とする請求項８記載の半導体装置の製造方
    法。
  10. 【請求項１０】 前記代表点として、疎のレジストパタ
    ーンのグループと密のレジストパターンのグループと
    で、それぞれ複数個の点を設定しておき、それらの各グ
    ループそれぞれで計測された線幅の値の平均値を算出
    し、それらの値の差を、前記線幅の疎密と線幅のばらつ
    きとの相関関係の情報として用いて、前記ベーク温度の
    補正値を求めることを特徴とする請求項９記載の半導体
    装置の製造方法。
  11. 【請求項１１】 前記ベーク温度と前記フォトリソグラ
    フィ工程での最適露光量との相関関係の情報に基づい
    て、前記補正が加えられたベーク温度に対応した最適露
    光量を設定する工程をさらに含むことを特徴とする請求
    項９記載の半導体装置の製造方法。
  12. 【請求項１２】 前記フォトレジストとして、光反応に
    より酸を発生する酸発生剤を含有した化学増幅型フォト
    レジストを用いることを特徴とする請求項７記載の半導
    体装置の製造方法。
  13. 【請求項１３】 ウェハ上にフォトレジストを加工して
    形成されたレジストパターンに対して温度を調節しなが
    らポストベークを行うポストベーク工程と、そのレジス
    トパターンに基づいて前記ウェハにパターンを形成する
    パターニング工程とを含む半導体装置の製造方法であっ
    て、 前記パターニング工程によって形成されたパターンの線
    幅の疎密性とその線幅のばらつきとの相関関係に基づい
    て、前記レジストパターンの線幅のばらつきが低減する
    ように前記ベーク温度を調節することを特徴とする半導
    体装置の製造方法。
  14. 【請求項１４】 前記レジストパターンの線幅の疎密性
    とその線幅のばらつきとの相関関係に対応して事前に定
    量化された補正値で前記ベーク温度を補正する工程をさ
    らに含むことを特徴とする請求項１３記載の半導体装置
    の製造方法。
  15. 【請求項１５】 前記レジストパターンの線幅の疎密性
    とその線幅のばらつきとの相関関係を把握するために前
    記ウェハ上に代表点としてあらかじめ定めた複数の点に
    おけるレジストパターンの線幅を計測し、その計測結果
    から、線幅の疎密と線幅のばらつきとの相関関係の情報
    を得て、その相関関係に対応して前記線幅のばらつきを
    低減するようにあらかじめ定められたベーク温度の補正
    値を求め、その補正値で前記ベーク温度を調節すること
    を特徴とする請求項１３記載の半導体装置の製造方法。
  16. 【請求項１６】 前記代表点として、疎のレジストパタ
    ーンのグループと密のレジストパターンのグループと
    で、それぞれ複数個の点を設定しておき、それらの各グ
    ループそれぞれで計測された線幅の値の平均値を算出
    し、それらの値の差を、前記線幅の疎密と線幅のばらつ
    きとの相関関係の情報として用いて、前記ベーク温度の
    補正値を求めることを特徴とする請求項１５記載の半導
    体装置の製造方法。
  17. 【請求項１７】 前記ベーク温度と前記レジストパター
    ンを形成するフォトリソグラフィ工程での最適露光量と
    の相関関係の情報に基づいて、前記補正が加えられたベ
    ーク温度に対応した最適露光量を設定する工程をさらに
    含むことを特徴とする請求項１５記載の半導体装置の製
    造方法。
  18. 【請求項１８】 前記フォトレジストとして、光反応に
    より酸を発生する酸発生剤を含有した化学増幅型フォト
    レジストを用いることを特徴とする請求項１３記載の半
    導体装置の製造方法。
  19. 【請求項１９】 処理条件を調節してウェハにパターン
    を形成する複数の工程を行う半導体装置の製造システム
    であって、 前記工程によって形成されたパターンの線幅の疎密性と
    その線幅のばらつきとの相関関係に基づいて、前記パタ
    ーンの線幅のばらつきを低減するように前記複数の工程
    のうちの所定の工程における処理条件を調節する手段を
    備えたことを特徴とする半導体装置の製造システム。
  20. 【請求項２０】 ウェハ上のフォトレジストに対して光
    学系の開口数を調節してマスクパターンを転写し、レジ
    ストパターンを形成するフォトリソグラフィ装置と、そ
    のマスクパターンに基づいて、前記ウェハにパターンを
    形成するパターニング装置とを有する半導体装置の製造
    システムであって、前記パターニング装置によって形成
    されたパターンの線幅の疎密性とその線幅のばらつきと
    の相関関係または前記フォトリソグラフィ装置によって
    形成されたレジストパターンの線幅の疎密性とその線幅
    のばらつきとの相関関係に基づいて、前記パターンの線
    幅のばらつきまたは前記レジストパターンの線幅のばら
    つきが低減するように前記光学系の開口数を調節する開
    口数調節装置を備えたことを特徴とする半導体装置の製
    造システム。
  21. 【請求項２１】 前記開口数調節装置が、前記パターン
    または前記レジストパターンの線幅の疎密性とその線幅
    のばらつきとの相関関係を把握するために前記ウェハ上
    に代表点としてあらかじめ定めた複数の点におけるパタ
    ーンまたはレジストパターンの線幅を計測し、その計測
    結果から、線幅の疎密と線幅のばらつきとの相関関係の
    情報を得て、その相関関係に対応して前記線幅のばらつ
    きを低減するようにあらかじめ定められた開口数の補正
    値を求め、その補正値に基づいて前記光学系の開口数を
    調節するものであることを特徴とする請求項２０記載の
    半導体装置の製造システム。
  22. 【請求項２２】 前記開口数調節装置が、前記代表点と
    して、疎のパターンまたは疎のレジストパターンのグル
    ープと密のパターンまたは密のレジストパターンのグル
    ープとで、それぞれ複数個の点を設定しておき、それら
    の各グループそれぞれで計測された線幅の値の平均値を
    算出し、それらの値の差を、前記線幅の疎密と線幅のば
    らつきとの相関関係の情報として用いて開口数の補正値
    を求めるものであることを特徴とする請求項２１記載の
    半導体装置の製造システム。
  23. 【請求項２３】 前記開口数調節装置が、さらに、前記
    フォトリソグラフィ装置自体での開口数と最適露光量と
    の相関関係の情報に基づいて、前記補正が加えられた開
    口数に対応した最適露光量を設定するものであることを
    特徴とする請求項２１記載の半導体装置の製造システ
    ム。
  24. 【請求項２４】 ウェハ上のフォトレジストに対してベ
    ーク温度を調節しながらプリベークを行うプリベーク装
    置と、そのフォトレジストにマスクパターンを転写して
    レジストパターンを形成するフォトリソグラフィ装置と
    を有する半導体装置の製造システムであって、 前記フォトリソグラフィ装置によって形成されたレジス
    トパターンの線幅の疎密性とその線幅のばらつきとの相
    関関係に基づいて、前記レジストパターンの線幅のばら
    つきが低減するように前記ベーク温度を調節するベーク
    温度調節装置を備えたことを特徴とする半導体装置の製
    造システム。
  25. 【請求項２５】 前記ベーク温度調節装置が、前記レジ
    ストパターンの線幅の疎密性とその線幅のばらつきとの
    相関関係に対応して事前に定量化された補正値で前記ベ
    ーク温度を補正するものであることを特徴とする請求項
    ２４記載の半導体装置の製造システム。
  26. 【請求項２６】 前記ベーク温度調節装置が、前記レジ
    ストパターンの線幅の疎密性とその線幅のばらつきとの
    相関関係を把握するために前記ウェハ上に代表点として
    あらかじめ定めた複数の点におけるレジストパターンの
    線幅を計測し、その計測結果から、線幅の疎密と線幅の
    ばらつきとの相関関係の情報を得て、その相関関係に対
    応して前記線幅のばらつきを低減するようにあらかじめ
    定められたベーク温度の補正値を求め、その補正値に基
    づいて前記ベーク温度を調節するものであることを特徴
    とする請求項２４記載の半導体装置の製造システム。
  27. 【請求項２７】 前記ベーク温度調節装置が、前記代表
    点として、疎のパターンまたは疎のレジストパターンの
    グループと密のパターンまたは密のレジストパターンの
    グループとで、それぞれ複数個の点を設定しておき、そ
    れらの各グループそれぞれで計測された線幅の値の平均
    値を算出し、それらの値の差を、前記線幅の疎密と線幅
    のばらつきとの相関関係の情報として用いて前記ベーク
    温度の補正値を求めるものであることを特徴とする請求
    項２６記載の半導体装置の製造システム。
  28. 【請求項２８】 前記ベーク温度調節装置が、さらに、
    前記ベーク温度と前記フォトリソグラフィ装置での最適
    露光量との相関関係の情報に基づいて、前記補正が加え
    られたベーク温度に対応した最適露光量を設定するもの
    であることを特徴とする請求項２４記載の半導体装置の
    製造システム。
  29. 【請求項２９】 ウェハ上にフォトレジストを加工して
    形成されたレジストパターンに対して温度を調節しなが
    らポストベークを行うポストベーク装置と、そのレジス
    トパターンに基づいて前記ウェハにパターンを形成する
    パターニング装置とを有する半導体装置の製造システム
    であって、 前記パターニング装置によって形成されたパターンの線
    幅の疎密性とその線幅のばらつきとの相関関係に基づい
    て、前記レジストパターンの線幅のばらつきが低減する
    ように前記ベーク温度を調節するベーク温度調節装置を
    備えたことを特徴とする半導体装置の製造システム。
  30. 【請求項３０】 前記ベーク温度調節装置が、前記レジ
    ストパターンの線幅の疎密性とその線幅のばらつきとの
    相関関係に対応して事前に定量化された補正値で前記ベ
    ーク温度を補正するものであることを特徴とする請求項
    ２９記載の半導体装置の製造システム。
  31. 【請求項３１】 前記ベーク温度調節装置が、前記レジ
    ストパターンの線幅の疎密性とその線幅のばらつきとの
    相関関係を把握するために前記ウェハ上に代表点として
    あらかじめ定めた複数の点におけるレジストパターンの
    線幅を計測し、その計測結果から、線幅の疎密と線幅の
    ばらつきとの相関関係の情報を得て、その相関関係に対
    応して前記線幅のばらつきを低減するようにあらかじめ
    定められたベーク温度の補正値を求め、その補正値で前
    記ベーク温度を調節するものであることを特徴とする請
    求項２９記載の半導体装置の製造システム。
  32. 【請求項３２】 前記ベーク温度調節装置が、前記代表
    点として、疎のレジストパターンのグループと密のレジ
    ストパターンのグループとで、それぞれ複数個の点を設
    定しておき、それらの各グループそれぞれで計測された
    線幅の値の平均値を算出し、それらの値の差を、前記線
    幅の疎密と線幅のばらつきとの相関関係の情報として用
    いて、前記ベーク温度の補正値を求めるものであること
    を特徴とする請求項３１記載の半導体装置の製造システ
    ム。
  33. 【請求項３３】 前記ベーク温度調節装置が、さらに、
    前記ベーク温度と前記レジストパターンを形成するフォ
    トリソグラフィ装置での最適露光量との相関関係の情報
    に基づいて、前記補正が加えられたベーク温度に対応し
    た最適露光量を設定するものであることを特徴とする請
    求項３１記載の半導体装置の製造システム。
  34. 【請求項３４】 前記フォトレジストとして、光反応に
    より酸を発生する酸発生剤を含有した化学増幅型フォト
    レジストを用いることを特徴とする請求項２９記載の半
    導体装置の製造システム。
JP2000325172A 2000-10-25 2000-10-25 半導体装置の製造方法および半導体装置の製造システム Pending JP2002134395A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000325172A JP2002134395A (ja) 2000-10-25 2000-10-25 半導体装置の製造方法および半導体装置の製造システム
TW090125547A TW531799B (en) 2000-10-25 2001-10-16 Method for manufacturing semiconductor device and system for manufacturing semiconductor device
US10/168,590 US20030054642A1 (en) 2000-10-25 2001-10-24 Production method of semiconductor device and production system of semiconductor device
KR1020027008002A KR100844809B1 (ko) 2000-10-25 2001-10-24 반도체 장치의 제조 방법 및 반도체 장치의 제조 시스템
PCT/JP2001/009345 WO2002035588A1 (fr) 2000-10-25 2001-10-24 Procede de production de dispositif semiconducteur et systeme de production de ce dispositif

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000325172A JP2002134395A (ja) 2000-10-25 2000-10-25 半導体装置の製造方法および半導体装置の製造システム

Publications (1)

Publication Number Publication Date
JP2002134395A true JP2002134395A (ja) 2002-05-10

Family

ID=18802582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000325172A Pending JP2002134395A (ja) 2000-10-25 2000-10-25 半導体装置の製造方法および半導体装置の製造システム

Country Status (5)

Country Link
US (1) US20030054642A1 (ja)
JP (1) JP2002134395A (ja)
KR (1) KR100844809B1 (ja)
TW (1) TW531799B (ja)
WO (1) WO2002035588A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005106932A1 (ja) * 2004-04-28 2005-11-10 Nikon Corporation 解析方法、露光装置及び露光装置システム
JP2008283014A (ja) * 2007-05-11 2008-11-20 Renesas Technology Corp 半導体装置の製造方法
JP2009212404A (ja) * 2008-03-06 2009-09-17 Tokyo Electron Ltd 基板の処理方法、プログラム及びコンピュータ記憶媒体及び基板処理システム
US7630052B2 (en) 2004-01-05 2009-12-08 Kabushiki Kaisha Toshiba Exposure processing system, exposure processing method and method for manufacturing a semiconductor device
JP2010199159A (ja) * 2009-02-23 2010-09-09 Toshiba Corp 半導体装置製造方法および露光パラメータ作成プログラム
JP2010225900A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 露光装置および電子デバイスの製造方法
JP2012004354A (ja) * 2010-06-17 2012-01-05 Canon Inc インプリント方法及びインプリント装置、サンプルショット抽出方法、並びにそれを用いた物品の製造方法
KR101404382B1 (ko) 2006-09-29 2014-06-09 도쿄엘렉트론가부시키가이샤 레지스트 코팅 웨이퍼의 열처리 방법
JP2015159261A (ja) * 2014-02-25 2015-09-03 東京エレクトロン株式会社 基板処理システム、基板処理方法、プログラム及びコンピュータ記憶媒体
US11994845B2 (en) 2018-11-07 2024-05-28 Asml Netherlands B.V. Determining a correction to a process

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7233887B2 (en) * 2002-01-18 2007-06-19 Smith Bruce W Method of photomask correction and its optimization using localized frequency analysis
US6826738B2 (en) * 2002-05-10 2004-11-30 Pdf Solutions, Inc. Optimization of die placement on wafers
JP4509820B2 (ja) * 2005-02-15 2010-07-21 東京エレクトロン株式会社 熱処理板の温度設定方法，熱処理板の温度設定装置，プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体
TWI264058B (en) * 2005-08-09 2006-10-11 Powerchip Semiconductor Corp Method of correcting mask pattern and method of forming the same
JP4768469B2 (ja) * 2006-02-21 2011-09-07 株式会社東芝 半導体装置の製造方法
US7445446B2 (en) * 2006-09-29 2008-11-04 Tokyo Electron Limited Method for in-line monitoring and controlling in heat-treating of resist coated wafers
KR100818432B1 (ko) * 2006-12-28 2008-04-01 동부일렉트로닉스 주식회사 반도체 소자 제조공정에서 ｄｉ 선폭과 ｆｉ 선폭을조절하는 방법
KR101296290B1 (ko) * 2007-12-07 2013-08-14 삼성전자주식회사 패턴 면적 측정에 기반한 ｍｔｔ 측정방법 및 이를 이용한포토마스크 교정방법
JP2009239029A (ja) * 2008-03-27 2009-10-15 Toshiba Corp リソグラフィ装置の評価方法および制御方法
KR20110118899A (ko) * 2010-04-26 2011-11-02 삼성전자주식회사 보호막 형성용 조성물 및 이를 이용한 보호막의 형성 방법
DE102012210071A1 (de) * 2012-06-15 2013-12-19 Carl Zeiss Smt Gmbh Projektionsbelichtungsanlage sowie Verfahren zum Steuern einer Projektionsbelichtungsanlage
KR101901729B1 (ko) 2014-05-02 2018-09-28 에이에스엠엘 네델란즈 비.브이. 조밀 피처들의 핫스폿들의 감소
US9710588B2 (en) * 2014-08-05 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating modified layout for RC extraction
WO2017067748A1 (en) 2015-10-19 2017-04-27 Asml Netherlands B.V. Method and apparatus to reduce effects of nonlinear behavior
US10915689B2 (en) * 2015-10-19 2021-02-09 Asml Netherlands B.V. Method and apparatus to correct for patterning process error
KR102059018B1 (ko) 2015-10-19 2019-12-24 에이에스엠엘 네델란즈 비.브이. 패터닝 공정 오차를 보정하는 장치 및 방법
KR102087310B1 (ko) 2015-10-19 2020-03-11 에이에스엠엘 네델란즈 비.브이. 패터닝 프로세스 오차를 정정하기 위한 방법 및 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620922A (ja) * 1992-07-03 1994-01-28 Sharp Corp 縮小投影露光装置
TW301037B (ja) * 1993-11-19 1997-03-21 Sony Co Ltd
US6135478A (en) * 1996-04-08 2000-10-24 Montague; Harry D. Foldable bicycle frame
JP3055493B2 (ja) * 1997-05-23 2000-06-26 日本電気株式会社 露光方法
TW486753B (en) * 1997-08-22 2002-05-11 Toshiba Corp Method for aligning pattern of optical mask and optical mask used in the method
JPH1172924A (ja) * 1997-08-29 1999-03-16 Sony Corp パターン形成方法
JP2000100701A (ja) * 1998-09-24 2000-04-07 Sony Corp パターンの疎密差評価方法
US6261728B1 (en) * 1998-10-19 2001-07-17 Vanguard International Semiconductor Corporation Mask image scanning exposure method
JP2000173897A (ja) * 1998-12-08 2000-06-23 Mitsubishi Electric Corp 露光精度制御方法、装置および記録媒体
US6130016A (en) * 1999-04-09 2000-10-10 Advanced Micro Devices, Inc. Method for forming semiconductor structures using a calibrating reticle
US6235439B1 (en) * 1999-05-19 2001-05-22 International Business Machines Corporation Method for controlling image size of integrated circuits on wafers supported on hot plates during post exposure baking of the wafers
JP2001118784A (ja) * 1999-10-21 2001-04-27 Nikon Corp 露光装置及びその露光装置における疎密線幅差の補正方法並びに露光方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7630052B2 (en) 2004-01-05 2009-12-08 Kabushiki Kaisha Toshiba Exposure processing system, exposure processing method and method for manufacturing a semiconductor device
JPWO2005106932A1 (ja) * 2004-04-28 2008-03-21 株式会社ニコン 解析方法、露光装置及び露光装置システム
WO2005106932A1 (ja) * 2004-04-28 2005-11-10 Nikon Corporation 解析方法、露光装置及び露光装置システム
KR101404382B1 (ko) 2006-09-29 2014-06-09 도쿄엘렉트론가부시키가이샤 레지스트 코팅 웨이퍼의 열처리 방법
JP2008283014A (ja) * 2007-05-11 2008-11-20 Renesas Technology Corp 半導体装置の製造方法
JP2009212404A (ja) * 2008-03-06 2009-09-17 Tokyo Electron Ltd 基板の処理方法、プログラム及びコンピュータ記憶媒体及び基板処理システム
KR101207046B1 (ko) 2008-03-06 2012-11-30 도쿄엘렉트론가부시키가이샤 기판 처리 방법, 컴퓨터 판독 가능한 기억 매체 및 기판 처리 시스템
JP2010199159A (ja) * 2009-02-23 2010-09-09 Toshiba Corp 半導体装置製造方法および露光パラメータ作成プログラム
JP2010225900A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 露光装置および電子デバイスの製造方法
JP2012004354A (ja) * 2010-06-17 2012-01-05 Canon Inc インプリント方法及びインプリント装置、サンプルショット抽出方法、並びにそれを用いた物品の製造方法
JP2015159261A (ja) * 2014-02-25 2015-09-03 東京エレクトロン株式会社 基板処理システム、基板処理方法、プログラム及びコンピュータ記憶媒体
US11994845B2 (en) 2018-11-07 2024-05-28 Asml Netherlands B.V. Determining a correction to a process
JP7542110B2 (ja) 2018-11-07 2024-08-29 エーエスエムエル ネザーランズ ビー．ブイ． プロセスに対する補正の決定

Also Published As

Publication number Publication date
WO2002035588A1 (fr) 2002-05-02
US20030054642A1 (en) 2003-03-20
KR20020061008A (ko) 2002-07-19
TW531799B (en) 2003-05-11
KR100844809B1 (ko) 2008-07-09

Similar Documents

Publication Publication Date Title
JP2002134395A (ja) 半導体装置の製造方法および半導体装置の製造システム
TW525254B (en) Method and apparatus for performing final critical dimension control
JP4127664B2 (ja) 現像処理装置の調整方法
JP2005513771A (ja) フィードフォワードオーバーレイ情報を導入したフォトリソグラフィー・オーバーレイ整合を制御するための方法および装置
KR20030007935A (ko) 피드백 및 피드-포워드 제어를 수행하기 위해 산란 측정을이용하는 방법과 장치
KR102379329B1 (ko) 피쳐의 위치를 결정하는 방법
CN114207527B (zh) 用于控制半导体制造过程的方法
US6557163B1 (en) Method of photolithographic critical dimension control by using reticle measurements in a control algorithm
CN114746811A (zh) 使用晶片模型的晶片曝光方法及晶片制造组合件
KR101421258B1 (ko) Ａｐｃ 제어 방법으로 노출 필드 내 오버레이 오차를 줄이는 방법 및 시스템
US6420077B1 (en) Contact hole model-based optical proximity correction method
US7566181B2 (en) Controlling critical dimensions of structures formed on a wafer in semiconductor processing
KR100337600B1 (ko) 노광 시간 조절 시스템
US7575835B2 (en) Exposure method, exposure quantity calculating system using the exposure method and semiconductor device manufacturing method using the exposure method
CN112585538B (zh) 用于控制制造过程的方法及相关联的设备
US7006195B2 (en) Method and system for improving exposure uniformity in a step and repeat process
USRE39913E1 (en) Method to control gate CD
JP4691840B2 (ja) マスクパターン生成方法およびフォトマスク
JP2003318092A (ja) 露光装置および半導体装置の製造方法
JP2964978B2 (ja) 半導体製造方法と半導体製造システムおよびそれらにより製造された半導体デバイス
US20030215964A1 (en) Method of inter-field critical dimension control
JP2007318181A (ja) 現像処理装置の調整方法及び半導体装置の製造方法
US6456953B1 (en) Method for correcting misalignment between a reticle and a stage in a step-and-repeat exposure system
US20050285056A1 (en) Process for manufacture of semiconductor chips utilizing a posteriori corrections to machine control system and settings
TW202403458A (zh) 用於將一基板區域量測資料模型化之方法及其相關裝置