KR100844809B1 - 반도체 장치의 제조 방법 및 반도체 장치의 제조 시스템 - Google Patents

반도체 장치의 제조 방법 및 반도체 장치의 제조 시스템 Download PDF

Info

Publication number
KR100844809B1
KR100844809B1 KR1020027008002A KR20027008002A KR100844809B1 KR 100844809 B1 KR100844809 B1 KR 100844809B1 KR 1020027008002 A KR1020027008002 A KR 1020027008002A KR 20027008002 A KR20027008002 A KR 20027008002A KR 100844809 B1 KR100844809 B1 KR 100844809B1
Authority
KR
South Korea
Prior art keywords
line width
pattern
nonuniformity
correlation
difference data
Prior art date
Application number
KR1020027008002A
Other languages
English (en)
Other versions
KR20020061008A (ko
Inventor
가고타니히로시
히라노하루노부
하마미츠오
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20020061008A publication Critical patent/KR20020061008A/ko
Application granted granted Critical
Publication of KR100844809B1 publication Critical patent/KR100844809B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/7055—Exposure light control in all parts of the microlithographic apparatus, e.g. pulse length control or light interruption
    • G03F7/70558—Dose control, i.e. achievement of a desired dose
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 1칩 내에서의 선폭의 소밀 의존성에 기인한 선폭의 불균일함을 억제하고, 반도체 칩 등에 있어서의 미세한 패턴을 고정밀도로 형성하는 것을 가능하게 하는 반도체 장치의 제조 방법 및 제조 시스템을 제공한다. 에칭 공정에 의해서 형성된 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터 또는 포토리소그래피 공정에 의해서 형성된 레지스터 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터에 기초하여, 패턴 선폭의 불균일함 또는 레지스터 패턴 선폭의 불균일함이 저감하도록, NA 조절 장치로서 기능하는 호스트 컴퓨터가 노광 장치에 있어서의 렌즈계의 NA를 조절한다.
반도체 장치, 레지스터 패턴 선폭, 포토리소그래피 공정, 노광 장치, 광학계, 베이크 온도 조절 장치

Description

반도체 장치의 제조 방법 및 반도체 장치의 제조 시스템{Production method of semiconductor device and production system of semiconductor device}
본 발명은 반도체 장치의 제조 방법 및 반도체 장치의 제조 시스템에 관한 것이다.
반도체 집적 회로와 같은 반도체 장치의 제조 공정에서는 최근, 예를 들면 0.25㎛ 이하의 미세한 패턴을 더욱 고정밀로 형성하는 것이 요구되고 있다. 이와 같이 반도체 칩의 패턴이 더욱 미세화됨에 따라서, 프로세스 요인의 가공 선폭의 불균일함이나 오차를 제어하는 것이 더욱 곤란하게 되고 있다. 그 중에서도, 반도체 칩에 있어서의 패턴의 소밀(疎密)(패턴 밀도의 대소)에 의해서 선폭에 불균일함이 생기는 경향이 있다.
특히 로직 디바이스의 동작(연산) 속도 등의 주요한 디바이스 특성을 좌우하는 요소로서, 각 반도체 칩의 게이트 길이의 불균일함을 억제하고, 그 정밀도를 더욱 향상시키는 것이 중요하다. 로직 디바이스의 동작 속도를 한층 더 향상시키거나 반도체 칩 패턴을 한층 더 미세화함에 따라서, 게이트 길이의 불균일함을 억제하여 그 정밀도를 더욱 엄밀한 것으로 하는 것이 점점 더 중요하게 된다.
그런데, 그와 같은 게이트 길이의 불균일함을 더욱 고정밀도로 억제하는 것은 개개의 프로세스마다 패턴 정밀도를 관리하는 종래의 제조 방법으로서는 곤란하다는 문제점이 있었다.
또한, 특히 메모리 소자와 로직 소자를 혼재한 반도체 칩 등에서는 패턴의 소밀이 설계 상에서 대폭 다른 회로 패턴을 동일 칩 내에 고밀도로 혼재시키고, 또한 그 양쪽 패턴을 모두 고정밀도로 형성하는 것이 필요하다. 그와 같은 패턴의 소밀이 대폭 다른 칩 패턴을 고정밀도로 형성하는 것은 프로세스 상의 난도가 높고, 프로세스 조건 설정의 극히 고도의 튜닝 기술이 요구된다. 그런데, 그와 같은 더욱 높은 패턴 정밀도를 실현하는 것은 개개의 선폭의 정밀도를 관리한다는 종래의 제조 방법에서는 극히 곤란하다는 문제점이 있었다.
상기와 같은 선폭의 소밀에 의존한 선폭의 불균일함의 발생을 억제하기 위한 방책으로서는 포토리소그래피 공정에 있어서의 노광 정밀도나 드라이 에칭 공정에 있어서의 에칭 팩터 등에 기초하여, 미리 완성 선폭의 소밀 의존성을 상정하여 데이터 베이스를 형성해 두고, 포토 마스크의 제조 공정에서, 목표로 하는 선폭에 대응한 소밀 의존성을 가미하여 마스크 패턴의 선폭과 간격의 조합(라인 앤드 스페이스) 등에 보정을 가해 둔다는 소위 0PC(Optical Proximity Correction)의 수법이 제안되어 있다. 그러나, 그와 같이 미리 상정된 선폭의 불균일함의 소밀 의존성과, 실제의 제품 로트의 제조 프로세스 중에서 생기는 소밀 의존성이, 반드시 일치하지 않고, 마스크 패턴의 보정이 충분한 효과를 발휘하지 않는 경우나, 오히려 더욱 대폭적인 불균일함의 발생을 조장하게 되는 경우 등도 있다. 또한, 마스크 패턴 설계 상의 최소 보정 그리드 미만의 미세 조절이 곤란하다. 이러한 수법에서는 선폭의 한층 더 미세화나 그 정밀도의 한층 더 고정밀도화가 진행하면, 선폭의 불균일함을 억제하는 것이 점점 더 곤란해지는 것이 상정된다. 또한, 실제의 제조 프로세스 중에서의 포토 마스크에 의한 패턴 전사 시나, 노광 장치나 드라이 에칭 장치 등의 장치간 차(기기 차)나, 개개의 장치에서의 프로세스 조건의 경시 변화 등에 기인하여, 마스크 패턴의 보정이 충분한 효과를 발휘하지 않는 경우가 있다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 그 목적은 1칩 내에서의 선폭의 소밀 의존성에 기인한 선폭의 불균일함을 억제하여, 반도체 칩 등에 있어서의 미세한 패턴을 고정밀도로 형성하는 것을 가능하게 하는 반도체 장치의 제조 방법 및 제조 시스템을 제공하는 것에 있다.
본 발명에 따른 반도체 장치의 제조 방법은 처리 조건을 조절하여 웨이퍼에 패턴을 형성하는 복수의 공정을 포함하는 반도체 장치의 제조 방법으로서, 그 복수의 공정에 의해서 형성된 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계에 기초하여, 패턴 선폭의 불균일함을 저감하도록 복수 공정 중의 소정의 공정에서의 처리 조건을 조절하는 것이다.
본 발명에 따른 다른 반도체 장치의 제조 방법은 웨이퍼 상의 포토레지스트에 대하여 노광 장치에 있어서의 광학계의 개구수를 조절하여 마스크 패턴을 전사하고, 레지스터 패턴을 형성하는 포토리소그래피 공정과, 그 레지스터 패턴에 기초하여, 웨이퍼에 패턴을 형성하는 패터닝 공정을 포함하는 반도체 장치의 제조 방법으로서, 패터닝 공정에 의해서 형성된 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계 또는 포토리소그래피 공정에 의해서 형성된 레지스터 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계에 기초하여, 패턴 선폭의 불균일함 또는 레지스터 패턴 선폭의 불균일함이 저감하도록 광학계의 개구수를 조절하는 것이다.
본 발명에 따른 또 다른 반도체 장치의 제조 방법은 웨이퍼 상에 포토레지스트를 도포하고, 그 포토레지스트에 베이크 온도를 조절하면서 프리 베이크를 행하는 프리 베이크 공정과, 그 포토레지스트에 마스크 패턴을 전사하여 레지스트 패턴을 형성하는 포토리소그래피 공정을 포함하는 반도체 장치의 제조 방법으로서, 포토리소그래피 공정에 의해서 형성된 레지스터 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계에 기초하여, 레지스터 패턴 선폭의 불균일함이 저감하도록 베이크 온도를 조절하는 것이다.
본 발명에 따른 또 다른 반도체 장치의 제조 방법은 웨이퍼 상에 포토레지스트를 가공하여 형성된 레지스터 패턴에 대하여 온도를 조절하면서 포스트 베이크를 행하는 포스트 베이크 공정과, 그 레지스터 패턴에 기초하여 웨이퍼에 패턴을 형성하는 패터닝 공정을 포함하는 반도체 장치의 제조 방법으로서, 패터닝 공정에 의해서 형성된 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계에 기초하여, 레지스터 패턴 선폭의 불균일함이 저감하도록 베이크 온도를 조절하는 것이다.
본 발명에 따른 반도체 장치의 제조 시스템은 처리 조건을 조절하여 웨이퍼에 패턴을 형성하는 복수의 공정을 행하는 반도체 장치의 제조 시스템으로서, 그 복수의 공정에 의해서 형성된 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계에 기초하여, 패턴 선폭의 불균일함을 저감하도록 복수의 공정 중의 소정의 공정에서의 처리 조건을 조절하는 수단을 구비한 것이다.
본 발명에 따른 다른 반도체 장치의 제조 시스템은 웨이퍼 상의 포토레지스트에 대하여 광학계의 개구수를 조절하여 마스크 패턴을 전사하고, 레지스터 패턴을 형성하는 포토리소그래피 장치와, 그 레지스터 패턴에 기초하여, 웨이퍼에 패턴을 형성하는 패터닝 장치를 갖는 반도체 장치의 제조 시스템으로서, 패터닝 장치에 의해서 형성된 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계 또는 포토리소그래피 장치에 의해서 형성된 레지스터 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계에 기초하여, 패턴 선폭의 불균일함 또는 레지스터 패턴 선폭의 불균일함이 저감하도록 광학계의 개구수를 조절하는 개구수 조절 장치를 구비한 것이다.
본 발명에 따른 또 다른 반도체 장치의 제조 시스템은 웨이퍼 상의 포토레지스트에 대하여 베이크 온도를 조절하면서 프리 베이크를 행하는 프리 베이크 장치와, 그 포토레지스트에 마스크 패턴을 전사하여 레지스터 패턴을 형성하는 포토리소그래피 장치를 갖는 반도체 장치의 제조 시스템으로서, 포토리소그래피 장치에 의해서 형성된 레지스터 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계에 기초하여, 레지스터 패턴 선폭의 불균일함이 저감하도록 베이크 온도를 조절하는 베이크 온도 조절 장치를 구비한 것이다.
본 발명에 따른 또 다른 반도체 장치의 제조 시스템은 웨이퍼 상에 포토레지스트를 가공하여 형성된 레지스트 패턴에 대하여 온도를 조절하면서 포스트 베이크를 행하는 포스트 베이크 장치와, 그 레지스터 패턴에 기초하여 웨이퍼에 패턴을 형성하는 패터닝 장치를 갖는 반도체 장치의 제조 시스템으로서, 패터닝 장치에 의해서 형성된 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계에 기초하여, 레지스터 패턴 선폭의 불균일함이 저감하도록 베이크 온도를 조절하는 베이크 온도 조절 장치를 구비한 것이다.
본 발명에 따른 반도체 장치의 제조 방법 또는 제조 시스템에서는 복수의 공정에 의해서 형성된 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계에 기초하여, 복수의 공정 중의 소정의 공정에서의 처리 조건을 조절하여, 패턴 선폭의 불균일함을 저감시킨다.
또한, 본 발명에 따른 다른 반도체 장치의 제조 방법 또는 제조 시스템에서는 패터닝 공정에 의해서 형성된 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계 또는 포토리소그래피 공정에 의해서 형성된 레지스트 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계에 기초하여 광학계의 개구수를 조절하여, 패턴 선폭의 불균일함 또는 레지스터 패턴 선폭의 불균일함을 저감시킨다.
또한, 본 발명에 따른 또 다른 반도체 장치의 제조 방법 또는 제조 시스템으로서는 포토리소그래피 공정에 의해서 형성된 레지스터 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계에 기초하여 프리 베이크 공정 또는 프리 베이크 장치에서의 베이크 온도를 조절하여, 레지스터 패턴 선폭의 불균일함을 저감시킨다.
또한, 본 발명에 따른 또 다른 반도체 장치의 제조 방법 또는 제조 시스템에서는 패터닝 공정에 의해서 형성된 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계에 기초하여 포스트 베이크 공정 또는 포스트 베이크 장치에서의 베이크 온도를 조절하여, 레지스터 패턴 선폭의 불균일함을 저감시킨다.
본 발명의 다른 목적, 특징 및 효과는 이하의 설명에 의해서 더욱 분명할 것이다.
도 1은 제 1 실시 형태에 따른 반도체 장치의 제조 시스템에 있어서의 주요한 제조 장치 및 그것들에 의해서 행해지는 포토리소그래피 공정의 흐름을 모식적으로 도시한 도면.
도 2는 제 1 실시 형태에 따른 반도체 장치의 제조 시스템에 있어서의 주요한 제조 장치 및 그것들에 의해서 행해지는 에칭 공정의 흐름을 모식적으로 도시한 도면.
도 3은 제 1 실시예에서의 NA의 최적화를 행하는 공정의 주요부를 도시한 플로우차트.
도 4는 메모리 소자와 로직 소자를 혼재한 칩의 패턴 레이아웃을 도시한 도면.
도 5는 선폭 소밀차와 렌즈계의 NA와의 상관 관계를 도시한 도면.
도 6은 NA와 최적 노광량의 상관 관계를 도시한 도면.
도 7은 NA의 보정 및 노광량의 재설정을 하는 전후에서의, 소밀간 차에 의존한 선폭의 불균일함의 변화를 도시한 도면.
도 8은 제 2 실시 형태에 따른 반도체 장치의 제조 시스템에 있어서의 주요한 제조 장치와 그것들에 의해서 행해지는 포토리소그래피 공정의 흐름을 모식적으로 도시한 도면.
도 9는 제 2 실시 형태에 따른 반도체 장치의 제조 시스템에 있어서의 주요한 제조 장치와 그것들에 의해서 행해지는 에칭 공정의 흐름을 모식적으로 도시한 도면.
도 10은 제 2 실시예에서의 프리 베이크 온도를 최적화하는 공정의 주요부를 도시한 플로우차트.
도 11은 선폭 소밀차와 프리 베이크 온도의 상관 관계를 도시한 도면.
도 12는 최적 노광량과 프리 베이크 온도의 상관 관계를 도시한 도면.
도 13은 프리 베이크의 보정 및 노광량의 재설정을 하는 전후에서의, 소밀간 차에 의존한 선폭의 불균일함의 변화를 도시한 도면.
도 14는 제 3 실시 형태에 따른 반도체 장치의 제조 시스템에 있어서의 주요한 제조 장치와 그것들에 의해서 행해지는 포토리소그래피 공정의 흐름을 모식적으로 도시한 도면.
도 15는 제 3 실시 형태에 따른 반도체 장치의 제조 시스템에 있어서의 주요한 제조 장치와 그것들에 의해서 행해지는 에칭 공정의 흐름을 모식적으로 도시한 도면.
도 16은 제 3 실시예에서의 포스트 베이크 온도를 최적화하는 공정의 주요부를 도시한 플로우차트.
도 17은 선폭 소밀차와 포스트 베이크 온도의 상관 관계를 도시한 도면.
도 18은 최적 노광량과 포스트 베이크 온도의 상관 관계를 도시한 도면.
도 19는 포스트 베이크의 보정 및 노광량의 재설정을 하는 전후에서의, 소밀간 차에 의존한 선폭의 불균일함의 변화를 도시한 도면.
이하, 본 발명의 실시 형태에 대하여 도면을 참조하여 상세하게 설명한다.
[제 1 실시 형태]
도 1 및 도 2는 본 발명의 제 1 실시 형태에 따른 반도체 장치의 제조 시스템에 있어서의 주요한 제조 장치 및 그것들에 의해서 행해지는 제조 공정의 흐름을 모식적으로 도시한 것이다.
상기 제 1 실시 형태에서는 본 발명의 기술을 로직계 반도체 디바이스의 게이트 배선의 선폭 관리에 적용한 경우에 대하여 설명한다. 또, 본 발명의 실시 형태에 따른 반도체 장치의 제조 방법은 그 반도체 장치의 제조 시스템의 동작 혹은 작용에 의해서 구현화되는 것이므로, 이하, 이것을 아울러 설명한다.
상기 반도체 장치의 제조 시스템은 이전 공정을 행하는 시스템(100)과, 포토리소그래피 공정을 행하는 시스템(200)과, 에칭 공정을 행하는 시스템(300)과의, 대략 3개의 부분적인 시스템으로 그 주요부가 구성되어 있다.
이전 공정을 행하는 시스템(100)은 포토 마스크 제조 공정(도시생략) 등을 포함한 이전 공정을 행하는 것이다.
포토리소그래피 공정을 행하는 시스템(200)은 포토레지스터 도포 장치(201)와, 노광 장치(202)와, 현상 장치(203)와, 오버레이 측정기(204)와, 선폭 측정기(205)와, 육안 검사기(206)를 구비하고 있다. 그 개개의 장치에서는 각각이 일반적인 공정을 각각 실행하는 것은 말할 필요도 없지만, 게다가, 선폭 측정기(205)는 레지스터 패턴 선폭의 소밀간 차를 측정하여, 그 데이터를 호스트 컴퓨터(401)에 보낸다. 또한, 노광 장치(202)에서는 렌즈계의 NA(개구수)를 보정하는 동시에, 그 보정에 의해서 변화한 NA에 대응한 최적의 노광 조건을 재설정하여, 노광 공정을 행한다.
에칭 공정을 행하는 시스템(300)은 RIE 장치(301)와, 레지스터 제거 장치(302)와, 선폭 측정기(303)를 구비하고 있다. 그 개개의 장치에서는 그 각각이 일반적인 공정을 각각이 실행하는 것은 말할 필요도 없지만, 더욱이, 선폭 측정기(303)에서는 선폭의 소밀간 차를 측정하고, 그 데이터를 호스트 컴퓨터(401)에 보낸다.
호스트 컴퓨터(401)는 NA 조절 장치로서의 기능을 구비하고 있고, 선폭 측정기(205) 혹은 선폭 측정기(303)로부터 얻어진 선폭의 측정치 및 소밀차에 의존한 선폭의 불균일함의 데이터(이후, 이것을 선폭 소밀차 데이터라고 부른다)에 기초하여, 그 선폭의 불균일함을 억제할 수 있도록 노광 장치(202)의 렌즈계의 NA를 최적화하기 위한 보정 값을 산출하는 동시에, 그 보정을 하여 변화한 NA에 대응하여, 그 로트 이후에 노광 장치(202)에서 행해지는 노광 공정에서의 노광량을 최적인 것으로 재설정한다.
노광 장치(202)에서는 전회 로트의 선폭의 측정치 및 선폭 소밀차 데이터에 기초하여 호스트 컴퓨터(401)에서 산출된 NA의 보정 값에 기초하여 렌즈계의 NA를 보정하는 동시에, 노광량 혹은 노광 시간과 같은 노광 조건을, 보정 후의 NA에 대응한 것으로서 호스트 컴퓨터(401)에서 결정된 조건에 재설정한 후에, 다음번 로트 의 노광 공정을 행한다.
여기서, 일반적인 종래의 제조 방법에서는 예를 들면 0.25㎛ 미만과 같이 미세하고 고정밀도가 요구되는 패턴을 형성하는 반도체 장치의 제조 프로세스에 있어서는 포토리소그래피 공정이나 에칭 공정에서는 그 각각에 개별로 최적의 처리 조건을 설정하고 있음에도 불구하고, 선폭에 불균일함이 생기는 경우가 있고, 더구나 개개의 공정마다 단독으로 처리 조건을 보정하더라도, 선폭의 불균일함을 효과적으로 억제할 수 없는 경우가 있었다.
본 발명자들은 실제의 제품 로트에 있어서의 선폭의 불균일함의 발생 상황의 고찰·해석이나, 여러 가지의 실험 등을 한 결과, 대부분의 경우, 패턴의 소밀간 차와 선폭의 불균일함은 강한 상관 관계가 있는 것을 확인하였다. 또한, 그와 같은 패턴의 소밀간 차에 의존한 선폭의 불균일함을 발생시키는 요인으로서, 포토 마스크의 제조 공정, 웨이퍼 상의 포토레지스트에 마스크 패턴을 노광하여, 레지스트 패턴을 형성하는 포토리소그래피 공정, RIE(Reactive Ion Etching; 반응성 이온 에칭) 공정 등에 있어서의 근접 효과나, 웨이퍼 상으로의 레지스터막의 프리 베이크 공정, PEB(Post Etching Bake 노광 후의 소위 포스트 베이크) 공정에서 포토레지스트의 특성에 생기는 오차 등이 있는 것을 확인하였다.
그래서, 상기 제 1 실시 형태의 제조 방법 및 제조 시스템에서는 포토리소그래피 공정에서의 노광 장치(202)의 렌즈계의 NA가, 전사된 레지스터 패턴 선폭의 소밀간 차에 따른 불균일함의 발생에 영향을 주는 작용이나, 또한 그것이 에칭 공정에서의 RIE 장치(301)에 의해서 웨이퍼에 형성되는 패턴 선폭의 소밀간 차에 따른 불균일함의 발생에 영향을 주는 작용을 적극적으로 사용하여, 선폭의 불균일함을 억제한다. 즉, 레지스터 패턴의 선폭이나 웨이퍼에 형성된 패턴 선폭의 소밀간 차와 선폭 불균일함의 상관 관계의 데이터인 선폭 소밀차 데이터를, 선폭 측정기(205) 또는 선폭 측정기(303)에 의해서 측정된 데이터로부터 구하고, 그 선폭 소밀차 데이터에 기초하여, NA 조절 장치인 호스트 컴퓨터(401)가, 선폭의 불균일함을 효과적으로 억제하기 위한 최적의 렌즈계의 NA의 값을 산출하고, 그 값과 그 때 초기 값으로서 주어지고 있는 기준 NA의 값과의 차를 보정 값으로서 산출하여, 노광 장치(202)의 렌즈계의 NA를 보정함으로써, 선폭의 소밀간 차에 의존한 선폭의 불균일함을, 저감 혹은 해소한다.
또한, 선폭의 소밀간 차에 의존한 선폭의 불균일함은 사용하는 포토 마스크, 포토레지스트 도포 장치(201), 노광 장치(202), 현상 장치(203), RIE 장치(301)의, 개개의 장치에서의 기기 차(장치간 차)나, 1라인 내에서의 그 장치들의 조합에 의해서, 다른 상태에서 발생하는 경우가 있다. 그래서, 그 개개의 장치에서의 기기 차나 조합에 대응하여, 렌즈계의 NA를 최적화함으로써, 제조 시스템전체에서 생기는 선폭의 불균일함을 더욱 저감하는 것도 가능하다. 예를 들면, 오버레이 측정기에 의해서 측정된 결과에 기초하여, 포토레지스트 도포 장치에서 도포되는 포토레지스트의 두께나 노광량 등의 조절을, 상기의 NA 보정과 더불어 행하도록 하여도 좋다.
또한, 예를 들면 공정 변경에 의해서 프로세스 파라미터나 장치 파라미터가 변경된 경우 등에는 포토 마스크의 설계 시점에서의 선폭의 보정을 요하지 않는 정도의 것이라면, 그 때의 파라미터의 변경에 대응하고, 더욱이 렌즈계의 NA를 재설 정함으로써, 신속하고 또한 확실하게 NA의 최적화를 달성할 수 있는 동시에, 포토 마스크의 비용 상승을 회피하는 것도 가능하다.
[제 1 실시예]
도 3은 제 1 실시예에서의 NA의 최적화를 하는 공정의 주요부를 플로우차트로서 도시한 것이다.
상기 제 1 실시예에서는 노광 장치(202)로서는 파장 248nm의 KrF 엑시머 레이저 광원을 구비한 스캐너 방식의 노광 장치(202)를 사용하였다. 또한, 포토레지스트로서는 PHS(Poly Hydroxy Styrene) 베이스의 화학 증폭형 레지스터인 토쿄 응용화학제의 TDUR-P509(제품명)를 사용하여, 0.46㎛의 막 두께로 형성하였다. 이러한 PHS 베이스의 화학 증폭형 레지스터는 일반적으로 포토리소그래피 공정에 있어서의 선폭 소밀에 따른 불균일함이 노광 장치(202)의 NA에 대하여 강한 상관 관계를 나타내는 것이다. 따라서, 이러한 화학 증폭형 레지스터는 상기 제 1 실시예와 같은 제조 방법에 적합한 것의 하나이다.
제조 프로세스를 개시하기에 앞서서, 선폭을 계측하기 위한 대상 개소인 대표점으로서, 선폭 및 간격(라인 앤드 스페이스)의 비율이 거의 동등한 복수 개소를, 각 칩의 패턴 레이아웃 중에서 추출한다. 그것들을 1개의 그룹으로 한다. 이러한 그룹을 소(疎)의 패턴의 영역과 밀(密)의 패턴의 영역에서, 각각 적어도 1 그룹씩 설정해 둔다.
상기 제 1 실시예에서는 각 칩이 도 4에 도시하는 바와 같은 메모리 소자(11)와 로직 소자(12)를 혼재한 칩(10)의 패턴 레이아웃을 갖고 있고, 소의 패 턴의 대표점은 로직 소자(12)의 패턴 중에서, 또한 밀의 패턴의 대표점은 메모리 소자(11) 중에서, 각각 추출하였다. 또, 여기서 말하는 패턴의 소밀이란, 반드시 그 패턴의 밀도가 절대적으로 높은지 낮은지를 의미하는 것은 아니며, 상대적으로 높은지 낮은지를 의미하는 것은 말할 필요도 없다.
우선, 1개의 제품 로트 또는 시작(試作) 로트의 포토리소그래피 공정 종료 후 또는 에칭 공정 종료 후에, 각 대표점의 선폭을 측정하고, 그 데이터를 NA 조절 장치로서의 기능을 구비한 호스트 컴퓨터(401)에 보내며, 선폭 측정치의 데이터의 업로드(Upload)를 행하였다(S1). 이 때, 선폭 측정기(205)에서는 선폭 측정 기능이 딸린 전자 현미경을 사용하여, 직접 근사법으로 측정하였다. 또한, 측정된 데이터는 CD-SEM 및 공정 내 로컬 네트워크 등을 통하여 포스트 컴퓨터(401)에 전송하였다.
호스트 컴퓨터(401)에서는 소의 패턴의 그룹에서의 선폭의 평균 값과, 밀의 패턴의 그룹에서의 선폭의 평균 값을, 각각 산출하고(S2), 그 2개의 평균 값의 차를 산출하여(S3), 그 값을 선폭 소밀차 데이터로 한다. 그리고 과거에 동일한 패턴의 제품 로트 또는 시작 로트의 포토리소그래피 공정이나 에칭 공정을 행하였을 때에 측정되어 기록되어 있던 선폭 소밀차 데이터와 이번의 로트에서 계측된 선폭 소밀차 데이터의 이동 평균 값을 산출하고(S5), 그 데이터를, 미리 준비해 둔 도 5에 도시한 바와 같은 선폭 소밀차와 렌즈계의 NA와의 상관 데이터에 대조하여, 선폭 소밀차가 0이 되는 NA의 보정 값을 구하였다(S6). 또한, 노광량의 값을 보정 후의 NA에 대응한 최적의 값으로 재설정하였다(S7). 이렇게 하여 산출된 렌즈계의 NA의 보정 값 및 노광량의 재설정치는 노광 장치(202)에 피드백(Feedback)된다(S8). 또한, 이렇게 하여 얻어진 최적의 렌즈계의 NA의 데이터는 다음번의 로트의 웨이퍼가 동일한 장치에 의한 동일한 공정에서 처리될 때, 호스트 컴퓨터(401)로부터 공정 내 로컬 네트워크 등을 통하여 노광 장치(202)에 전송되어, 렌즈계의 NA의 보정 및 노광량의 재설정이 이루어지도록 하였다.
단 여기서, 레지스트 패턴의 선폭 소밀차가 관리 기준으로서 설정된 규격 범위로부터 일탈하고 있는 경우에는(S4의 N), 그 레지스터 패턴이 형성된 로트의 웨이퍼를 그 시점에서 제품라인으로부터 일단 제외하고, 레지스터 박리(재생) 공정(500)으로 보내고, 다시 포토레지스트를 도포하여, 포토리소그래피 공정을 처음부터 반복하도록 하면 좋다(S9). 이렇게 함으로써, 포토리소그래피 공정이 빠른 단계에서 웨이퍼에 선폭의 불균일함이 발생한 것을 검지하고, 재생 공정을 거쳐서 다시 보정 후의 선폭 불균일함의 발생이 적은 공정에서 불균일함이 적은 패터닝을 할 수 있기 때문에, 웨이퍼의 낭비가 생기는 것을 막을 수 있고, 나아가서는 제조 비용의 상승을 회피할 수 있다.
이 제 1 실시예에서는 보정전의 기준 NA가 0.6에 초기 설정되어 있기 때문에, 5nm 정도의 선폭 밀도차가 생기고 있었다. 그래서, 도 5에 도시된 바와 같은 렌즈계의 NA와 선폭 소밀차의 상관 관계에 기초하여, 선폭 소밀차를 0으로 하도록, 렌즈계의 NA를 0.62에 보정하였다.
또한, 렌즈계의 NA를 0.62에 보정한 것으로, 그 NA에 대한 최적 노광량이, 초기치로서 기준 NA가 0.60에 설정되어 있던 경우에 대응한 33mJ/cm2와는 다른 값으 로 시프트(변위)하였다. 그래서, 이러한 시프트에 대응하여, 미리 과거의 제품 로트의 실적이나 실험 등에 기초하여 설정해 둔, 도 6에 도시한 바와 같은 NA와 최적 노광량의 상관 관계의 데이터에 기초하여, 노광 장치(202)에 있어서의 최적 노광량을 32.3mJ/cm2로 재설정하였다.
이렇게 하여 렌즈계의 NA를 0.60으로부터 0.62로 보정하는 동시에, 최적 노광량을 33mJ/cm2로부터 32.3mJ/cm2로 재설정한 것에 의해, 도 7에 도시한 바와 같이, 보정 및 재설정을 하기 이전에는 0.25㎛에서 3.25㎛까지의 패턴 피치의 범위 내에서, 선폭의 소밀간 차는 최대로 약 5.5nm(158nm 내지 163.5nm의 범위 내)인 것이, 동일한 패턴 피치의 범위 내에서의 선폭의 소밀간 차는 최대라도 약 2nm(157.8nm 내지 159.8nm의 범위 내) 미만이 되어, 선폭의 불균일함을 극히 효과적으로 저감할 수 있음이 확인되었다.
[제 2 실시 형태]
도 8 및 도 9는 본 발명의 제 2 실시 형태에 따른 반도체 장치의 제조 시스템에 있어서의 주요한 제조 장치와 그것들에 의해서 행해지는 제조 공정의 흐름을 모식적으로 도시한 것이다.
상기 반도체 장치의 제조 시스템에서는 호스트 컴퓨터(402)는 프리 베이크 공정에 있어서의 프리 베이크 온도 조절 장치로서의 기능을 구비하고 있고, 선폭 측정기(205) 혹은 선폭 측정기(303)에 의한 측정치로부터 선폭 소밀차 데이터를 산출하며, 또한 그 선폭 소밀차 데이터에 기초하여, 선폭의 불균일함을 억제할 수 있도록 프리 베이크 공정에 있어서의 프리 베이크 온도를 최적화하기 위한 보정 값을 산출하는 동시에, 그 보정을 하여 변화한 프리 베이크 온도에 대응하여, 그 로트 이후에 노광 장치(202)로 행해지는 노광 공정에서의 노광량을 최적인 것으로 재설정한다.
포토레지스트 도포 장치(201)에서는 전회 로트의 선폭의 측정치 및 선폭 소밀차 데이터에 기초하여 산출된 보정 값에 기초하여, 프리 베이크 온도를 보정하고, 그 프리 베이크 온도에 의한 프리 베이크를 행한다. 노광 장치(202)에서는 보정 후의 프리 베이크 온도에 대응하여 노광량 혹은 노광 시간과 같은 노광 조건을 재설정한 후에, 다음번 로트의 노광 공정을 실행한다.
상기 제 2 실시 형태의 제조 방법 및 제조 시스템에서는 프리 베이크 공정에 있어서의 프리 베이크 온도가, 전사된 레지스터 패턴 선폭의 소밀간 차에 따른 불균일함의 발생에 영향을 주는 작용이나, 또한 그것이 에칭 공정에서의 RIE 장치(301)에 의해서 웨이퍼에 형성되는 패턴 선폭의 소밀간 차에 따른 불균일함의 발생에 영향을 준다는 작용을, 적극적으로 사용하여, 선폭의 불균일함을 억제한다. 즉, 선폭의 소밀간 차와 선폭의 불균일함의 상관 관계의 데이터인 선폭 소밀차 데이터를, 선폭 측정기(205) 혹은 선폭 측정기(303)에 의해서 측정된 데이터로부터 구하고, 그 선폭 소밀차 데이터에 기초하여, 프리 베이크 온도 조절 장치인 호스트 컴퓨터(402)가, 선폭의 불균일함을 효과적으로 억제하기 위한 최적의 프리 베이크 온도의 값을 산출하여, 그 값과 그 때의 초기치로서 주어지고 있는 기준 프리 베이크 온도의 값과의 차를 보정 값으로서 산출하고, 프리 베이크 온도를 더욱 최적인 것으로 보정함으로써, 선폭의 소밀간 차에 의존한 선폭의 불균일함을 저감 혹은 해소한다.
또, 선폭의 소밀간 차에 의존한 선폭의 불균일함은 사용하는 포토 마스크, 포토레지스트 도포 장치(201), 노광 장치(202), 현상 장치(203), RIE 장치(301)의, 개개의 장치에서의 기기 차나, 1라인 내에서의 그 장치들의 조합에 의해서, 다른 상태로 발생하는 경우가 있다. 그래서, 그 개개의 장치에서의 기기 차나 조합에 대응하여, 또한 프리 베이크 온도를 최적화함으로써, 제조 시스템 전체에서 생기는 선폭의 불균일함을 더욱 저감하는 것 등도 가능하다.
또한, 예를 들면 공정 변경에 의해서 프로세스 파라미터나 장치 파라미터가 변경된 경우 등에는 포토마스크의 설계 시점에서의 선폭의 보정을 요하지 않는 정도인 것이라면, 그 때의 파라미터의 변경에 대응하고, 또한 프리 베이크 온도를 재설정하는 것 등도 가능하다.
[제 2 실시예]
도 10은 이 제 2 실시예에서의 프리 베이크 온도를 최적화하는 공정의 주요부를 플로우차트로서 도시한 것이다.
상기 제 2 실시예에서는 노광 장치(202)로서, 제 1 실시예와 마찬가지로, 파장 248nm의 KrF 엑시머 레이저 광원을 구비한 스캐너 방식의 노광 장치(202)를 사용하였다. 또한, 포토레지스트로서는 PHS(Poly Hydroxy Styrene) 베이스의 화학 증폭형 레지스터인 토쿄 응용 화학제의 TDUR-P509(제품명)를 사용하여, 0.46㎛의 막 두께로 형성하였다.
우선, 제 1 실시예와 마찬가지로, 메모리 소자(11)와 로직 소자(12)가 혼재 된 칩(10)의 패턴 레아아웃에 있어서의, 로직 소자(12)의 패턴 중에서 소의 패턴의 대표점을, 또한 메모리 소자(11)의 패턴 중에서 밀의 패턴의 대표점을, 각각 추출하도록 설정하였다.
1개의 제품 로트 또는 시작 로트의 포토리소그래피 공정 종료 후 또는 에칭 공정 종료 후에, 각 대표점의 선폭을 측정하고, 그 데이터를 프리 베이크 온도 조절 장치로서의 기능을 구비한 호스트 컴퓨터(402)에 보내고, 선폭 측정치의 데이터를 업로드한다(S21). 이 때, 선폭 측정기(205)로서는 제 1 실시예와 마찬가지로, 선폭 측정 기능이 딸린 전자 현미경을 사용하여, 직접 근사법에 의해 측정하였다. 또한, 측정된 데이터는 CD-SEM 및 공정 내 로컬 네트워크 등을 통하여 호스트 컴퓨터(402)에 전송하였다.
호스트 컴퓨터(402)에서는 소의 패턴의 그룹에서의 선폭의 평균 값과, 밀의 패턴의 그룹에서의 선폭의 평균 값을, 각각 산출하고(S22), 그 2개의 평균 값의 차를 산출하여(S23), 그 값을 선폭 소밀차 데이터로 한다. 그리고 과거에 동일한 패턴의 제품 로트 또는 시작 로트의 포토리소그래피 공정 및 에칭 공정을 하였을 때에 측정되어 기록되어 있는 선폭 소밀차 데이터와 이번의 로트로 얻어진 선폭 소밀차 데이터와의 이동 평균 값의 데이터를 산출하고(S25), 미리 준비해 둔, 도 11에 도시한 바와 같은 선폭 소밀차와 프리 베이크 온도와의 상관 데이터에 대조하여, 선폭 소밀차가 0이 되도록 프리 베이크 온도의 보정 값을 구한다(S26). 또한, 노광량의 값을 보정 후의 프리 베이크 온도에 대응한 최적의 값에 재설정한다(S27). 여기서, 도 11에 일 예를 도시한 바와 같이, 선폭 소밀차와 프리 베이크 온도 사이 에는 상당히 명확하게 리니어(선형)인 상관 관계가 성립하고 있다.
이렇게 하여 산출된 프리 베이크 온도의 보정 값 및 노광량의 재설정치를 노광 장치(202)에 피드백하였다(S28). 또한, 이렇게 하여 얻어진 최적의 프리 베이크 온도의 데이터는 다음번의 로트의 웨이퍼가 동일한 장치에 의한 동일한 공정으로 처리될 때, 호스트 컴퓨터(402)로부터 공정 내 로컬 네트워크 등을 통하여 노광 장치(202)에 전송되어, 프리 베이크 온도의 보정 및 노광량의 재설정이 행해지도록 하였다.
여기서, 만약 레지스터 패턴의 선폭 소밀차가 관리 기준으로서 설정된 규격 범위로부터 일탈하고 있는 경우에는(S24의 N), 그 레지스터 패턴이 형성된 로트의 웨이퍼를 그 시점에서 제품 라인으로부터 일단 제외하고, 레지스터 박리공정(500)으로 보내고, 다시 포토레지스트를 도포하여, 포토리소그래피 공정을 최초에 반복하도록 하면 좋다(S29). 이렇게 함으로써, 포토리소그래피 공정의 빠른 단계에서 웨이퍼에 선폭의 불균일함 불량이 발생한 것을 검지하고, 재생 공정을 거쳐서, 다시 보정 후의 선폭 불균일함의 발생이 적은 공정에서 불균일함이 적은 패터닝을 할 수 있기 때문에, 웨이퍼의 낭비가 생기는 것을 방지할 수 있고, 나아가서는 제조 비용의 상승을 회피할 수 있다.
상기 제 2 실시예에서는 보정전의 기준 프리 베이크 온도가 100℃에 초기 설정되어 있었기 때문에, 14nm 정도의 선폭 밀도차가 생기고 있었다. 그래서, 도 11에 도시한 바와 같은 프리 베이크 온도와 선폭 소밀차의 상관 관계에 기초하여, 선폭 소밀차를 0으로 하도록, 프리 베이크 온도를 118℃로 보정하였다.
또한, 프리 베이크 온도를 118℃로 보정함으로써, 그 프리 베이크 온도에 대한 최적 노광량이, 초기 설정으로서 주어지고 있는 100℃의 기준 프리 베이크 온도에 대응한 약 32mJ/cm2와는 다른 값으로 시프트(변위)하였다. 그래서, 이러한 시프트에 대응하여, 미리 과거의 제품 로트의 실적이나 실험 등에 기초하여 설정해 둔, 도 12에 도시한 바와 같은 최적 노광량과 프리 베이크 온도의 상관 관계의 데이터에 기초하여, 노광 장치(202)에 있어서의 최적 노광량을 34mJ/cm2에 재설정하였다.
이렇게 하여, 프리 베이크 온도를 100℃에서 118℃로 보정하는 동시에, 최적 노광량을 32mJ/cm2로부터 34mJ/cm2로 재설정한 결과, 도 13에 도시한 바와 같이, 보정 및 재설정하기 이전에는 0.25㎛에서 3.25㎛까지의 패턴 피치의 범위 내에서, 선폭의 소밀간 차는 최대로 약 5.5nm(158nm 내지 163.5nm의 범위 내)이던 것이, 동일한 패턴 피치의 범위 내에서의 선폭의 소밀간 차는 최대라도 약 2nm 이하(l57nm 내지 159nm의 범위 내)가 되어, 선폭의 불균일함을 극히 효과적으로 저감할 수 있는 것이 확인되었다.
[제 3 실시 형태]
도 14 및 도 15는 본 발명의 제 3 실시 형태에 따른 반도체 장치의 제조 시스템에 있어서의 주요한 제조 장치와 그것들에 의해서 행해지는 제조 공정의 흐름을 모식적으로 도시한 것이다.
상기 반도체 장치의 제조 시스템에서는 호스트 컴퓨터(403)는 포스트 베이크(PEB) 공정에서의 포스트 베이크 온도 조절 장치로서의 기능을 구비하고 있고, 선폭 측정기(205) 또는 선폭 측정기(303)에서의 계측치에 기초한 선폭 소밀차 데이터에 기초하여, 그 선폭의 불균일함을 억제할 수 있도록 포스트 베이크 공정에 있어서의 포스트 베이크 온도를 최적화하기 위한 보정 값을 산출하는 동시에, 그 보정을 하여 변화한 포스트 베이크 온도에 대응하고, 그 로트 이후에 노광 장치(202)에서 행해지는 노광 공정에서의 노광량을 최적인 것으로 재설정한다.
현상 장치(203)에서는 전회 로트의 선폭의 측정치 및 선폭 소밀차 데이터에 기초하여 산출된 보정 값에 기초하여, 포스트 베이크 온도를 보정하고, 그 포스트 베이크 온도에 의한 포스트 베이크를 행한다. 또한, 노광 장치(202)에서는 보정 후의 포스트 베이크 온도에 대응하여 노광량 혹은 노광 시간과 같은 노광 조건을 재설정한 후에, 다음번 로트의 노광 공정을 실행한다.
상기 제 3 실시 형태의 제조 방법 및 제조 시스템에서는 포스트 베이크 공정에 있어서의 포스트 베이크 온도가, 전사된 레지스터 패턴 선폭의 소밀간 차에 따른 불균일함의 발생에 영향을 주는 작용이나, 또한 그것이 에칭 공정에서의 RIE 장치(301)에 의해서 웨이퍼에 형성되는 패턴 선폭의 소밀간 차에 따른 불균일함의 발생에 영향을 주는 작용을 적극적으로 사용하여, 선폭의 불균일함을 억제한다. 즉, 레지스터 패턴 선폭의 소밀간 차와 선폭의 불균일함의 상관 관계의 데이터인 선폭 소밀차 데이터를, 선폭 측정기(205) 또는 선폭 측정기(303)에 의해서 측정된 데이터로부터 구하고, 또한 그 선폭 소밀차 데이터에 기초하여, 포스트 베이크 온도 조절 장치인 호스트 컴퓨터(403)가, 선폭의 불균일함을 효과적으로 억제하기 위한 최적의 포스트 베이크 온도의 값을 산출하여, 그 값과 그 때의 초기치로서 주어지고 있는 기준 포스트 베이크 온도의 값과의 차를 보정 값으로서 산출하며, 포스트 베이크 온도를 더욱 최적인 것으로 보정함으로써, 선폭의 소밀간 차에 의존하는 선폭의 불균일함을 저감 혹은 해소한다.
또한, 선폭의 소밀간 차에 의존한 선폭의 불균일함은 사용하는 포토 마스크, 포토레지스트 도포 장치(201), 노광 장치(202), 현상 장치(203), RIE 장치(301)의, 개개의 장치에서의 기기 차나, 1 라인 내에서의 그 장치들의 조합에 의해서, 다른 상태에서 발생하는 경우가 있다. 그래서, 그 개개의 장치에서의 기기 차나 조합에 대응하여, 포스트 베이크 온도를 최적화함으로써, 제조 시스템 전체에서 생기는 선폭의 불균일함을, 더욱 저감하는 것 등도 가능하다.
또한, 예를 들면 공정 변경에 의해서 프로세스 파라미터나 장치 파라미터가 변경된 경우 등에는 포토 마스크의 설계 시점에서의 선폭의 보정을 요하지 않는 정도인 것이라면, 그 때의 파라미터의 변경에 대응하여, 포스트 베이크 온도를 재설정하는 것 등도 가능하다.
[제 3 실시예]
도 16은 제 3 실시예에서의 포스트 베이크 온도를 최적화하는 공정의 주요부를 플로우차트로서 도시한 것이다.
상기 제 3 실시예에서는 노광 장치(202)로서, 제 1 실시예와 마찬가지로, 파장 248nm의 KrF 엑시머 레이저 광원을 구비한 스캐너 방식의 노광 장치(202)를 사용하였다. 또한, 포토레지스트로서는 PHS(Poly Hydroxy Styrene) 베이스의 화학 증폭형 레지스터인 토쿄 응용 화학제의 TDUR-P509(제품명)를 사용하여, 0.46㎛의 막 두께로 형성하였다.
우선, 선폭을 계측하기 위한 대상 개소인 대표점으로서, 선폭 및 간격(라인 앤드 스페이스)의 비율이 거의 동등한 복수 개소를, 각 칩의 패턴 레이아웃 중에서 추출하여, 그 1개의 그룹으로서 정리한다. 이러한 그룹을, 소의 패턴의 영역과 밀의 패턴의 영역에서, 각각 적어도 1 그룹씩 설정해 둔다. 상기 제 3 실시예에서도, 도 4에 도시한 바와 같은 제 1 실시예와 동일한 메모리 소자(11)와 로직 소자(12)가 혼재된 칩(10)의 패턴 레이아웃을 형성하는 것으로 하고, 소의 패턴의 대표점은 로직 소자(12)의 패턴 중에서, 또한 밀의 패턴의 대표점은 메모리 소자(11) 중에서, 각각 추출하였다.
1개의 제품 로트 또는 시작 로트의 포토리소그래피 공정 종료 후 또는 에칭 공정 종료 후에, 각 대표점의 선폭을 측정하여, 그 데이터를 포스트 베이크 온도 조절 장치로서의 기능을 구비한 포스트 컴퓨터(403)로 보내고, 선폭 측정 데이터의 업로드를 행하였다(S31). 이 때, 선폭 측정기(205)로서는 제 1 실시예와 마찬가지로, 선폭 측정 기능이 딸린 전자 현미경을 사용하여, 직접 근사법에 의해 측정하였다. 또한, 측정된 데이터는 CD-SEM 및 공정 내 로컬 네트워크 등을 통하여 호스트 컴퓨터(403)에 전송하였다.
호스트 컴퓨터(403)에서는 소의 패턴의 그룹에서의 선폭의 평균 값과, 밀의 패턴의 그룹에서의 선폭의 평균 값을, 각각 산출하고(S32), 그 2개의 평균 값의 차를 산출하며(S33), 그 값을 선폭 소밀차 데이터로 한다. 그리고 과거에 같은 동일한 제품 로트 또는 시작 로트의 포토리소그래피 공정이나 에칭 공정을 행하였을 때 에 측정되어 기록되어 있던 선폭 소밀차 데이터와 이번의 로트로 얻어진 선폭 소밀차 데이터와의 이동 평균 값의 데이터를 산출하고(S35), 미리 준비해 둔, 도 17에 도시한 바와 같은 선폭 소밀차와 포스트 베이크 온도와의 상관 데이터에 대조하여, 선폭 소밀차가 0이 되도록 포스트 베이크 온도의 보정 값을 구하였다(S36). 또한, 노광량의 값을 보정 후의 포스트 베이크 온도에 대응한 최적의 값으로 재설정한다(S37). 여기서, 도 17에도 도시되어 있는 바와 같이, 선폭 소밀차와 포스트 베이크 온도와의 사이에는 근사적 리니어인 상관 관계가 성립하고 있다.
이렇게 하여 산출된 포스트 베이크 온도의 보정 값 및 노광량의 재설정치를 노광 장치(202)에 피드백하였다(S38). 또한, 이렇게 하여 얻어진 최적의 포스트 베이크 온도의 데이터는 다음번의 로트의 웨이퍼가 동일한 장치에 의한 동일한 공정에서 처리될 때, 호스트 컴퓨터(403)로부터 공정 내 로컬 네트워크 등을 통하여 노광 장치(202)에 전송되고, 그 공정에서의 포스트 베이크 온도의 보정 및 노광량의 재설정이 행해지도록 하였다.
단 여기서, 레지스터 패턴의 선폭 소밀차가 관리 기준으로서 설정된 규격 범위로부터 일탈하고 있는 경우에는(S34), 그 레지스터 패턴이 형성된 로트의 웨이퍼를 그 시점에서 제품라인으로부터 일단 제외하고, 레지스터 박리 공정(500)으로 보내고, 다시 포토레지스트를 도포하여, 포토리소그래피 공정을 최초에서 반복한다(S39). 이렇게 하여, 포토리소그래피 공정의 빠른 단계에서 웨이퍼에 선폭의 불균일함 불량이 발생한 것을 검지하여, 재생 공정을 거쳐서, 다시 보정 후의 선폭 불균일함의 발생이 적은 공정에서 불균일함이 적은 패터닝을 행할 수 있고, 나아가서는 웨이퍼의 낭비가 생기는 것을 막아, 제조 비용의 상승을 피할 수 있다.
상기 제 3 실시예에서는 보정전의 기준 포스트 베이크 온도가 100℃에 초기 설정되어 있기 때문에, 약 6nm의 선폭 밀도차가 생기고 있었다. 그래서, 도 17에 도시된 바와 같은 포스트 베이크 온도와 선폭 소밀차의 상관 관계에 기초하여, 선폭 소밀차를 0으로 하도록, 포스트 베이크 온도를 96℃로 보정하였다.
또한, 포스트 베이크 온도를 96℃로 보정한 것으로, 그 포스트 베이크 온도에 대한 최적 노광량이, 초기 설정으로서 주어지고 있는 100℃의 기준 포스트 베이크 온도에 대응한 약 33.3mJ/cm2와는 다른 것으로 시프트하였다. 그래서, 이러한 시프트에 대응하여, 미리 과거의 제품 로트의 실적이나 실험 등에 기초하여 설정해 둔, 도 18에 도시한 바와 같은 최적 노광량과 포스트 베이크 온도의 상관 관계의 데이터에 기초하여, 노광 장치(202)에 있어서의 최적 노광량을 34.3mJ/cm2에 재설정하였다.
이렇게 하여, 포스트 베이크 온도를 100℃에서 96℃로 보정하는 동시에, 최적 노광량을 33.3mJ/cm2로부터 34.3mJ/cm2로 재설정한 결과, 도 19에 도시한 바와 같이, 보정 및 재설정을 하기 이전에는 0.3㎛에서 3.3㎛까지의 패턴 피치의 범위 내에서, 선폭의 소밀간 차가 최대로 약 5.5nm(158nm 내지 163.5nm의 범위 내)였지만, 동일한 패턴 피치의 범위 내에서의 선폭의 소밀간 차는 최대라도 약 1.5nm 이하(156.5nm 내지 158nm의 범위 내)로 되고, 선폭의 불균일함을 극히 효과적으로 저감할 수 있는 것이 확인되었다.
또, 상기의 각 실시예에서는 NA의 보정과, 프리 베이크 온도의 보정과, 포스트 베이크 온도의 보정을, 각각 개별로 설명하고, 또한 그것들을 개별로 행한 경우 에 관해서 각 실시예에서 제시하였지만, 그 보정을 1개의 로트의 제조 프로세스에서 더불어 사용하도록 하는 것도 가능한 것은 말할 필요도 없다. 예를 들면, 전회의 로트에서의 선폭의 측정 결과로부터 얻어진 선폭 소밀차 데이터에 기초하여, NA를 보정하는 동시에, 프리 베이크 온도 및 포스트 베이크 온도를 각각 보정하도록 하여도 좋다.
이상 설명한 바와 같이, 본 발명에 따른 반도체 장치의 제조 방법 또는 반도체 장치의 제조 시스템에 따르면, 복수의 공정에 의해서 형성된 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계에 기초하여, 복수의 공정 중의 소정의 공정에서의 처리 조건을 조절하여, 패턴 선폭의 불균일함을 저감시키도록 하였기 때문에, 선폭의 소밀 의존성에 기인한 선폭의 불균일함을 억제하여 미세한 패턴을 고정 밀도로 형성할 수 있는 효과를 나타낸다.
또한, 본 발명의 1국면에 따른 반도체 장치의 제조 방법 또는 반도체 장치의 제조 시스템에 따르면, 패터닝 공정에 의해서 형성된 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계 또는 포트리소그래피 공정에 의해서 형성된 레지스터 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계에 기초하여, 광학계의 개구수를 조절하여, 패턴 선폭의 불균일함 또는 레지스터 패턴 선폭의 불균일함을 저감시키도록 하였기 때문에, 선폭의 소밀 의존성에 기인한 선폭의 불균일함을 억제하여, 미세한 패턴을 고정밀도로 형성할 수 있는 효과를 나타낸다.
또한, 본 발명의 다른 1국면에 따른 반도체 장치의 제조 방법 또는 반도체 장치의 제조 시스템에 따르면, 포토리소그래피 공정에 의해서 형성된 레지스트 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계에 기초하여 프리 베이크 공정에서의 베이크 온도를 조절하여, 레지스터 패턴 선폭의 불균일함을 저감시키도록 하였기 때문에, 선폭의 소밀 의존성에 기인한 선폭의 불균일함을 억제하여 미세한 패턴을 고정밀도로 형성할 수 있는 효과를 나타낸다.
또한, 본 발명의 다른 1국면에 따른 반도체 장치의 제조 방법 또는 반도체 장치의 제조 시스템에 따르면, 패터닝 공정에 의해서 형성된 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계에 기초하여 포스트 베이크 공정에서의 베이크 온도를 조절하여, 레지스터 패턴 선폭의 불균일함을 저감시키도록 하였기 때문에, 선폭의 소밀 의존성에 기인한 선폭의 불균일함을 억제하여 미세한 패턴을 고정밀도로 형성할 수 있는 효과를 나타낸다.
이상의 설명에 기초하여, 본 발명의 여러 가지의 양태나 변형예를 실시할 수 있는 것은 분명하다. 따라서, 이하의 클레임의 균등한 범위에 있어서, 상기의 상세한 설명에 있어서의 양태 이외의 양태로 본 발명을 실시하는 것이 가능하다.

Claims (34)

  1. 삭제
  2. 웨이퍼 상의 포토레지스트에 대해서 노광 장치에 있어서의 광학계의 개구수를 조절하여 마스크 패턴을 전사하고, 레지스터 패턴을 형성하는 포토리소그래피 공정과, 그 레지스터 패턴에 기초하여, 상기 웨이퍼에 패턴을 형성하는 패터닝 공정을 포함하는 반도체 장치의 제조 방법에 있어서,
    상기 패터닝 공정에 의해서 형성된 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터 또는 상기 포토리소그래피 공정에 의해서 형성된 레지스터 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터에 기초하여, 상기 패턴 선폭의 불균일함 또는 상기 레지스터 패턴 선폭의 불균일함이 저감하도록 상기 광학계의 개구수를 조절하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 2 항에 있어서, 상기 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터에 대응하여 사전에 정량화된 보정 값으로, 상기 마스크 패턴을 보정하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 3 항에 있어서, 상기 패턴 또는 상기 레지스터 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터를 파악하기 위해서 상기 웨이퍼 상에 대표점으로서 미리 정한 복수의 점에서의 패턴 또는 레지스터 패턴의 선폭을 계측하고, 그 계측 결과로부터, 선폭의 소밀과 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터의 정보를 얻어, 그 상관 관계를 나타내는 선폭 소밀차 데이터에 대응하여 상기 선폭의 불균일함을 저감하도록 미리 정해진 개구수의 보정 값을 구하여, 그 보정 값에 기초하여 상기 광학계의 개구수를 조절하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 4 항에 있어서, 상기 대표점으로서, 소의 패턴 또는 소의 레지스터 패턴의 그룹과, 밀의 패턴 또는 밀의 레지스터 패턴의 그룹에서, 각각 복수개의 점을 설정해두고, 그들 각 그룹 각각에서 계측된 선폭의 값의 평균 값을 산출하여, 그들 값의 차를, 상기 선폭의 소밀과 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터의 정보로서 사용하고, 상기 개구수의 보정 값을 구하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 4 항에 있어서, 상기 포토리소그래피 공정 자체에서의 개구수와 최적 노광량과의 상관 관계를 나타내는 선폭 소밀차 데이터의 정보에 기초하여, 상기 보정이 가해진 개구수에 대응한 최적 노광량을 설정하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 웨이퍼 상에 포토레지스트를 도포하고, 그 포토레지스트에 베이크 온도를 조절하면서 프리 베이크를 행하는 프리 베이크 공정과, 그 포토레지스트에 마스크 패턴을 전사하여 레지스터 패턴을 형성하는 포토리소그래피 공정을 포함하는 반도체 장치의 제조 방법에 있어서,
    상기 포토리소그래피 공정에 의해서 형성된 레지스터 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터에 기초하여, 상기 레지스터 패턴 선폭의 불균일함이 저감하도록 상기 베이크 온도를 조절하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 7 항에 있어서, 상기 레지스터 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터에 대응하여 사전에 정량화된 보정 값으로 상기 베이크 온도를 보정하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 8 항에 있어서, 상기 레지스터 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터를 파악하기 위해서 상기 웨이퍼 상에 대표점으로서 미리 정한 복수의 점에서의 레지스터 패턴의 선폭을 계측하고, 그 계측 결과로부터, 선폭의 소밀과 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터의 정보를 얻고, 그 상관 관계를 나타내는 선폭 소밀차 데이터에 대응하여 상기 선폭의 불균일함을 저감하도록 미리 정해진 베이크 온도의 보정 값을 구하고, 그 보정 값에 기초하여 상기 베이크 온도를 조절하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 9 항에 있어서, 상기 대표점으로서, 소의 레지스터 패턴의 그룹과 밀의 레지스트 패턴의 그룹에서, 각각 복수개의 점을 설정해 두고, 그들 각 그룹 각각에서 계측된 선폭의 값의 평균 값을 산출하여, 그들 값의 차를, 상기 선폭의 소밀과 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터의 정보로서 사용하고, 상기 베이크 온도의 보정 값을 구하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제 9 항에 있어서, 상기 베이크 온도와 상기 포토리소그래피 공정에서의 최적 노광량과의 상관 관계를 나타내는 선폭 소밀차 데이터의 정보에 기초하여, 상기 보정이 가해진 베이크 온도에 대응한 최적 노광량을 설정하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제 7 항에 있어서, 상기 포토레지스트로서, 광 반응에 의해 산을 발생하는 산 발생제를 함유한 화학 증폭형 포토레지스트를 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 웨이퍼 상에 포토레지스트를 가공하여 형성된 레지스터 패턴에 대하여 온도를 조절하면서 포스트 베이크를 행하는 포스트 베이크 공정과, 그 레지스터 패턴에 기초하여 상기 웨이퍼에 패턴을 형성하는 패터닝 공정을 포함하는 반도체 장치의 제조 방법에 있어서,
    상기 레지스터 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터에 기초하여, 상기 레지스터 패턴 선폭의 불균일함이 저감하도록 상기 베이크 온도를 조절하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제 13 항에 있어서, 상기 레지스터 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터에 대응하여 사전에 정량화된 보정 값으로 상기 베이크 온도를 보정하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제 14 항에 있어서, 상기 레지스터 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터를 파악하기 위해서 상기 웨이퍼 상에 대표점으로서 미리 정한 복수의 점에서의 레지스터 패턴의 선폭을 계측하고, 그 계측 결과로부터, 선폭의 소밀과 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터의 정보를 얻어, 그 상관 관계를 나타내는 선폭 소밀차 데이터에 대응하여 상기 선폭의 불균일함을 저감하도록 미리 정해진 베이크 온도의 보정 값을 구하고, 그 보정 값으로 상기 베이크 온도를 조절하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제 15 항에 있어서, 상기 대표점으로서, 소의 레지스터 패턴의 그룹과 밀의 레지스트 패턴의 그룹에서, 각각 복수개의 점을 설정해 두고, 그들 각 그룹 각각에서 계측된 선폭의 값의 평균 값을 산출하고, 그들 값의 차를, 상기 선폭의 소밀과 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터의 정보로서 사용하고, 상기 베이크 온도의 보정 값을 구하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제 15 항에 있어서, 상기 베이크 온도와 상기 레지스터 패턴을 형성하는 포토리소그래피 공정에서의 최적 노광량과의 상관 관계를 나타내는 선폭 소밀차 데이터의 정보에 기초하여, 상기 보정이 가해진 베이크 온도에 대응한 최적 노광량을 설정하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제 13 항에 있어서, 상기 포토레지스트로서, 광 반응에 의해 산을 발생하는 산 발생제를 함유한 화학 증폭형 포토레지스트를 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 삭제
  20. 웨이퍼 상의 포토레지스트에 대하여 광학계의 개구수를 조절하여 마스크 패턴을 전사하고, 레지스터 패턴을 형성하는 포토리소그래피 장치와, 그 레지스터 패턴에 기초하여, 상기 웨이퍼에 패턴을 형성하는 패터닝 장치를 갖는 반도체 장치의 제조 시스템에 있어서,
    상기 패터닝 장치에 의해서 형성된 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터 또는 상기 포토리소그래피 장치에 의해서 형성된 레지스터 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터에 기초하여, 상기 패턴 선폭의 불균일함 또는 상기 레지스터 패턴 선폭의 불균일함이 저감하도록 상기 광학계의 개구수를 조절하는 개구수 조절 장치를 구비한 것을 특징으로 하는 반도체 장치의 제조 시스템.
  21. 제 20 항에 있어서, 상기 개구수 조절 장치가, 상기 패턴 또는 상기 레지스터 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터를 파악하기 위해서 상기 웨이퍼 상에 대표점으로서 미리 정한 복수의 점에 있어서의 패턴 또는 레지스터 패턴의 선폭을 계측하고, 그 계측 결과로부터, 선폭의 소밀과 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터의 정보를 얻어, 그 상관 관계를 나타내는 선폭 소밀차 데이터에 대응하여 상기 선폭의 불균일함을 저감하도록 미리 정해진 개구수의 보정 값을 구하고, 그 보정 값에 기초하여 상기 광학계의 개구수를 조절하는 것을 특징으로 하는 반도체 장치의 제조 시스템.
  22. 제 21 항에 있어서, 상기 개구수 조절 장치가, 상기 대표점으로서, 소의 패턴 또는 소의 레지스터 패턴의 그룹과 밀의 패턴 또는 밀의 레지스터 패턴의 그룹에서, 각각 복수개의 점을 설정해 두고, 그들 각 그룹 각각에서 계측된 선폭의 값의 평균 값을 산출하고, 그들 값의 차를, 상기 선폭의 소밀과 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터의 정보로서 사용하여 개구수의 보정 값을 구하는 것을 특징으로 하는 반도체 장치의 제조 시스템.
  23. 제 21 항에 있어서, 상기 개구수 조절 장치가, 더욱이, 상기 포토리소그래피 장치 자체에서의 개구수와 최적 노광량과의 상관 관계를 나타내는 선폭 소밀차 데이터의 정보에 기초하여, 상기 보정이 가해진 개구수에 대응한 최적 노광량을 설정하는 것을 특징으로 하는 반도체 장치의 제조 시스템.
  24. 웨이퍼 상의 포토레지스트에 대하여 베이크 온도를 조절하면서 프리 베이크를 행하는 프리 베이크 장치와, 그 포토레지스트에 마스크 패턴을 전사하여 레지스터 패턴을 형성하는 포토리소그래피 장치를 갖는 반도체 장치의 제조 시스템에 있어서,
    상기 포토리소그래피 장치에 의해서 형성된 레지스터 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터에 기초하여, 상기 레지스터 패턴 선폭의 불균일함이 저감하도록 상기 베이크 온도를 조절하는 베이크 온도 조절 장치를 구비한 것을 특징으로 하는 반도체 장치의 제조 시스템.
  25. 제 24 항에 있어서, 상기 베이크 온도 조절 장치가 상기 레지스트 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터에 대응하여 사전에 정량화된 보정 값으로 상기 베이크 온도를 보정하는 것을 특징으로 하는 반도체 장치의 제조 시스템.
  26. 제 24 항에 있어서, 상기 베이크 온도 조절 장치가 상기 레지스터 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터를 파악하기 위해서 상기 웨이퍼 상에 대표점으로서 미리 정한 복수의 점에서의 레지스터 패턴의 선폭을 계측하고, 그 계측 결과로부터, 선폭의 소밀과 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터의 정보를 얻고, 그 상관 관계를 나타내는 선폭 소밀차 데이터에 대응하여 상기 선폭의 불균일함을 저감하도록 미리 정해진 베이크 온도의 보정 값을 구하여, 그 보정 값에 기초하여 베이크 온도를 조절하는 것을 특징으로 하는 반도체 장치의 제조 시스템.
  27. 제 26 항에 있어서, 상기 베이크 온도 조절 장치가 상기 대표점으로서, 소의 레지스터 패턴의 그룹과 밀의 레지스터 패턴의 그룹에서, 각각 복수개의 점을 설정해 두고, 그들 각 그룹 각각에서 계측된 선폭의 값의 평균 값을 산출하고, 그들 값의 차를, 상기 선폭의 소밀과 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터의 정보로서 사용하여 상기 베이크 온도의 보정 값을 구하는 것을 특징으로 하는 반도체 장치의 제조 시스템.
  28. 제 24 항에 있어서, 상기 베이크 온도 조절 장치가 더욱이, 상기 베이크 온도와 상기 포토리소그래피 장치에서의 최적 노광량과의 상관 관계를 나타내는 선폭 소밀차 데이터의 정보에 기초하여, 상기 보정이 가해진 베이크 온도에 대응한 최적 노광량을 설정하는 것을 특징으로 하는 반도체 장치의 제조 시스템.
  29. 웨이퍼 상에 포토레지스트를 가공하여 형성된 레지스터 패턴에 대하여 온도를 조절하면서 포스트 베이크를 행하는 포스트 베이크 장치와, 그 레지스터 패턴에 기초하여 상기 웨이퍼에 패턴을 형성하는 패터닝 장치를 갖는 반도체 장치의 제조 시스템에 있어서,
    상기 레지스터 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터에 기초하여, 상기 레지스터 패턴 선폭의 불균일함이 저감하도록 상기 베이크 온도를 조절하는 베이크 온도 조절 장치를 구비한 것을 특징으로 하는 반도체 장치의 제조 시스템.
  30. 제 29 항에 있어서, 상기 베이크 온도 조절 장치가 상기 레지스터 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터에 대응하여 사전에 정량화된 보정 값으로 상기 베이크 온도를 보정하는 것을 특징으로 하는 반도체 장치의 제조 시스템.
  31. 제 30 항에 있어서, 상기 베이크 온도 조절 장치가 상기 레지스터 패턴 선폭의 소밀성과 그 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터를 파악하기 위해서 상기 웨이퍼 상에 대표점으로서 미리 정한 복수의 점에서의 레지스터 패턴의 선폭을 계측하고, 그 계측 결과로부터, 선폭의 소밀과 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터의 정보를 얻어, 그 상관 관계를 나타내는 선폭 소밀차 데이터에 대응하여 상기 선폭의 불균일함을 저감하도록 미리 정해진 베이크 온도의 보정 값을 구하여, 그 보정 값으로 상기 베이크 온도를 조절하는 것을 특징으로 하는 반도체 장치의 제조 시스템.
  32. 제 31 항에 있어서, 상기 베이크 온도 조절 장치가 상기 대표점으로서, 소의 레지스터 패턴의 그룹과 밀의 레지스터 패턴의 그룹에서, 각각 복수개의 점을 설정해 두고, 그들 각 그룹 각각에서 계측된 선폭의 값의 평균 값을 산출하여, 그들 값의 차를, 상기 선폭의 소밀과 선폭의 불균일함의 상관 관계를 나타내는 선폭 소밀차 데이터의 정보로서 사용하여, 상기 베이크 온도의 보정 값을 구하는 것을 특징으로 하는 반도체 장치의 제조 시스템.
  33. 제 31 항에 있어서, 상기 베이크 온도 조절 장치가 더욱이, 상기 베이크 온도와 상기 레지스트 패턴을 형성하는 포토리소그래피 장치에서의 최적 노광량과의 상관 관계를 나타내는 선폭 소밀차 데이터의 정보에 기초하여, 상기 보정이 가해진 베이크 온도에 대응한 최적 노광량을 설정하는 것을 특징으로 하는 반도체 장치의 제조 시스템.
  34. 제 29 항에 있어서, 상기 포토레지스트로서, 광 반응에 의해 산을 발생하는 산 발생제를 함유한 화학 증폭형 포토레지스트를 사용하는 것을 특징으로 하는 반도체 장치의 제조 시스템.
KR1020027008002A 2000-10-25 2001-10-24 반도체 장치의 제조 방법 및 반도체 장치의 제조 시스템 KR100844809B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00325172 2000-10-25
JP2000325172A JP2002134395A (ja) 2000-10-25 2000-10-25 半導体装置の製造方法および半導体装置の製造システム

Publications (2)

Publication Number Publication Date
KR20020061008A KR20020061008A (ko) 2002-07-19
KR100844809B1 true KR100844809B1 (ko) 2008-07-09

Family

ID=18802582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027008002A KR100844809B1 (ko) 2000-10-25 2001-10-24 반도체 장치의 제조 방법 및 반도체 장치의 제조 시스템

Country Status (5)

Country Link
US (1) US20030054642A1 (ko)
JP (1) JP2002134395A (ko)
KR (1) KR100844809B1 (ko)
TW (1) TW531799B (ko)
WO (1) WO2002035588A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180072760A (ko) * 2015-10-19 2018-06-29 에이에스엠엘 네델란즈 비.브이. 패터닝 프로세스 오차를 정정하기 위한 방법 및 장치

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7233887B2 (en) * 2002-01-18 2007-06-19 Smith Bruce W Method of photomask correction and its optimization using localized frequency analysis
US6826738B2 (en) * 2002-05-10 2004-11-30 Pdf Solutions, Inc. Optimization of die placement on wafers
JP2005197362A (ja) 2004-01-05 2005-07-21 Toshiba Corp 露光処理システムおよび露光処理方法
CN1969370A (zh) * 2004-04-28 2007-05-23 尼康股份有限公司 解析方法、曝光装置及曝光装置系统
JP4509820B2 (ja) * 2005-02-15 2010-07-21 東京エレクトロン株式会社 熱処理板の温度設定方法，熱処理板の温度設定装置，プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体
TWI264058B (en) * 2005-08-09 2006-10-11 Powerchip Semiconductor Corp Method of correcting mask pattern and method of forming the same
JP4768469B2 (ja) * 2006-02-21 2011-09-07 株式会社東芝 半導体装置の製造方法
US7445446B2 (en) * 2006-09-29 2008-11-04 Tokyo Electron Limited Method for in-line monitoring and controlling in heat-treating of resist coated wafers
US7625680B2 (en) 2006-09-29 2009-12-01 Tokyo Electron Limited Method of real time dynamic CD control
KR100818432B1 (ko) * 2006-12-28 2008-04-01 동부일렉트로닉스 주식회사 반도체 소자 제조공정에서 ｄｉ 선폭과 ｆｉ 선폭을조절하는 방법
JP5147284B2 (ja) * 2007-05-11 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101296290B1 (ko) * 2007-12-07 2013-08-14 삼성전자주식회사 패턴 면적 측정에 기반한 ｍｔｔ 측정방법 및 이를 이용한포토마스크 교정방법
JP5017147B2 (ja) * 2008-03-06 2012-09-05 東京エレクトロン株式会社 基板の処理方法、プログラム及びコンピュータ記憶媒体及び基板処理システム
JP2009239029A (ja) * 2008-03-27 2009-10-15 Toshiba Corp リソグラフィ装置の評価方法および制御方法
JP2010199159A (ja) * 2009-02-23 2010-09-09 Toshiba Corp 半導体装置製造方法および露光パラメータ作成プログラム
JP5398318B2 (ja) * 2009-03-24 2014-01-29 株式会社東芝 露光装置および電子デバイスの製造方法
KR20110118899A (ko) * 2010-04-26 2011-11-02 삼성전자주식회사 보호막 형성용 조성물 및 이를 이용한 보호막의 형성 방법
JP5744422B2 (ja) * 2010-06-17 2015-07-08 キヤノン株式会社 インプリント方法及びインプリント装置、サンプルショット抽出方法、並びにそれを用いた物品の製造方法
DE102012210071A1 (de) * 2012-06-15 2013-12-19 Carl Zeiss Smt Gmbh Projektionsbelichtungsanlage sowie Verfahren zum Steuern einer Projektionsbelichtungsanlage
JP6196173B2 (ja) * 2014-02-25 2017-09-13 東京エレクトロン株式会社 基板処理システム、基板処理方法、プログラム及びコンピュータ記憶媒体
KR101901729B1 (ko) 2014-05-02 2018-09-28 에이에스엠엘 네델란즈 비.브이. 조밀 피처들의 핫스폿들의 감소
US9710588B2 (en) * 2014-08-05 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating modified layout for RC extraction
US10719011B2 (en) 2015-10-19 2020-07-21 Asml Netherlands B.V. Method and apparatus to correct for patterning process error
US11036146B2 (en) 2015-10-19 2021-06-15 Asml Netherlands B. V. Method and apparatus to reduce effects of nonlinear behavior
WO2017067752A1 (en) 2015-10-19 2017-04-27 Asml Netherlands B.V. Method and apparatus to correct for patterning process error
JP7280356B2 (ja) 2018-11-07 2023-05-23 エーエスエムエル ネザーランズ ビー．ブイ． プロセスに対する補正の決定

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620922A (ja) * 1992-07-03 1994-01-28 Sharp Corp 縮小投影露光装置
JP2000173897A (ja) * 1998-12-08 2000-06-23 Mitsubishi Electric Corp 露光精度制御方法、装置および記録媒体

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW301037B (ko) * 1993-11-19 1997-03-21 Sony Co Ltd
US6135478A (en) * 1996-04-08 2000-10-24 Montague; Harry D. Foldable bicycle frame
JP3055493B2 (ja) * 1997-05-23 2000-06-26 日本電気株式会社 露光方法
TW486753B (en) * 1997-08-22 2002-05-11 Toshiba Corp Method for aligning pattern of optical mask and optical mask used in the method
JPH1172924A (ja) * 1997-08-29 1999-03-16 Sony Corp パターン形成方法
JP2000100701A (ja) * 1998-09-24 2000-04-07 Sony Corp パターンの疎密差評価方法
US6261728B1 (en) * 1998-10-19 2001-07-17 Vanguard International Semiconductor Corporation Mask image scanning exposure method
US6130016A (en) * 1999-04-09 2000-10-10 Advanced Micro Devices, Inc. Method for forming semiconductor structures using a calibrating reticle
US6235439B1 (en) * 1999-05-19 2001-05-22 International Business Machines Corporation Method for controlling image size of integrated circuits on wafers supported on hot plates during post exposure baking of the wafers
JP2001118784A (ja) * 1999-10-21 2001-04-27 Nikon Corp 露光装置及びその露光装置における疎密線幅差の補正方法並びに露光方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620922A (ja) * 1992-07-03 1994-01-28 Sharp Corp 縮小投影露光装置
JP2000173897A (ja) * 1998-12-08 2000-06-23 Mitsubishi Electric Corp 露光精度制御方法、装置および記録媒体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180072760A (ko) * 2015-10-19 2018-06-29 에이에스엠엘 네델란즈 비.브이. 패터닝 프로세스 오차를 정정하기 위한 방법 및 장치
KR102132373B1 (ko) * 2015-10-19 2020-07-10 에이에스엠엘 네델란즈 비.브이. 패터닝 프로세스 오차를 정정하기 위한 방법 및 장치
US10915689B2 (en) 2015-10-19 2021-02-09 Asml Netherlands B.V. Method and apparatus to correct for patterning process error

Also Published As

Publication number Publication date
TW531799B (en) 2003-05-11
JP2002134395A (ja) 2002-05-10
KR20020061008A (ko) 2002-07-19
WO2002035588A1 (fr) 2002-05-02
US20030054642A1 (en) 2003-03-20

Similar Documents

Publication Publication Date Title
KR100844809B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 시스템
KR100804284B1 (ko) 산란 측정을 이용하여 피드백 및 피드-포워드 제어를 수행하기 위한 방법 및 그 장치와, 그리고 상기 방법을 수행하기 위한 명령어들이 코드화된 컴퓨터 판독가능 프로그램 저장 매체
US7842442B2 (en) Method and system for reducing overlay errors within exposure fields by APC control strategies
US7439001B2 (en) Focus blur measurement and control method
KR20030019622A (ko) 최종 임계 치수 제어를 수행하는 방법 및 장치
US20020145719A1 (en) DUV scanner linewidth control by mask error factor compensation
KR100572949B1 (ko) 가열 처리 장치의 온도 교정 방법, 현상 처리 장치의 조정방법, 및 반도체 장치의 제조 방법
US11392044B2 (en) Method of determining a position of a feature
KR20070048736A (ko) 반도체 프로세싱에서 웨이퍼 상에 형성된 구조의 임계치수를 제어하는 방법
JP5134625B2 (ja) Ａｐｃ制御ストラテジーにより露光フィールド内のオーバーレイ誤差を小さくする方法およびシステム
US6420077B1 (en) Contact hole model-based optical proximity correction method
KR100589553B1 (ko) 레티클 측정치를 이용한 포토리소그래피 임계 치수 제어
JP2010502024A5 (ko)
CN114207527B (zh) 用于控制半导体制造过程的方法
CN112585538A (zh) 用于控制制造过程的方法及相关联的设备
US7006195B2 (en) Method and system for improving exposure uniformity in a step and repeat process
JP4691840B2 (ja) マスクパターン生成方法およびフォトマスク
US20030215964A1 (en) Method of inter-field critical dimension control
JP2003318092A (ja) 露光装置および半導体装置の製造方法
JP2007318181A (ja) 現像処理装置の調整方法及び半導体装置の製造方法
JP2003086497A (ja) リソグラフィ方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee