JP2003318092A - 露光装置および半導体装置の製造方法 - Google Patents

露光装置および半導体装置の製造方法

Info

Publication number
JP2003318092A
JP2003318092A JP2002122558A JP2002122558A JP2003318092A JP 2003318092 A JP2003318092 A JP 2003318092A JP 2002122558 A JP2002122558 A JP 2002122558A JP 2002122558 A JP2002122558 A JP 2002122558A JP 2003318092 A JP2003318092 A JP 2003318092A
Authority
JP
Japan
Prior art keywords
opening
pattern
line width
wafer
aperture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002122558A
Other languages
English (en)
Inventor
Harunobu Hirano
晴信 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002122558A priority Critical patent/JP2003318092A/ja
Publication of JP2003318092A publication Critical patent/JP2003318092A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 1チップ内でのパターンの疎密依存性に起因
する線幅のばらつきを抑制し、微細なパターンを高精度
に形成することが可能な露光装置および半導体装置の製
造方法の提供。 【解決手段】 露光装置は、光源1と、光の通過量を調
整するための第2の開口2aと、第2の開口2aを調整
するための第2の開口調整手段2と、反射板3と、レチ
クル4と、投影レンズ5とを備える。投影レンズ5は、
光の透過量を調整するための第1の開口5aと、第1の
開口5aを調整するための第1の開口調整手段5bとを
備える。この露光装置によってウェハ6上へ転写したパ
ターンの線幅データおよび線幅疎密差データに基づい
て、第2の開口2aおよび第1の開口5aをそれぞれ調
整することにより、ウェハ6上の結像面での光強度を変
化させ、ウェハ6上に転写されるレジストパターンの疎
密性を調整する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、1チップ内にパタ
ーンの疎密な部分を有する半導体装置の製造工程におい
て用いられる露光装置および半導体装置の製造方法に関
する。
【0002】
【従来の技術】半導体集積回路のような半導体装置で
は、近年、例えば0.25μm以下の微細なパターンを
さらに高精細に形成することが強く要請されている。特
にロジックデバイスの動作(演算)速度などの主要なデ
バイス特性を左右する各半導体チップのゲート長のばら
つきを抑え、その精度をさらに厳密なものとすること
は、最重要課題の一つである。
【0003】一方、このような半導体装置の製造工程に
おいては、半導体チップのパターンがさらに微細化する
につれて、その製造工程中に生じる加工線幅のばらつき
や誤差を制御することが、さらに困難になってきてい
る。中でも、半導体チップにおけるパターンの疎密、す
なわちパターン密度の大小によって、線幅にばらつきが
生じる傾向にある。
【0004】パターンの疎密による線幅のばらつきは、
フォトマスクの製造工程、リソグラフィ工程やドライエ
ッチング工程における近接効果などの製造工程上の要因
により複合的に発生する。パターンの加工寸法の微細化
に伴い、線幅のばらつきが半導体装置の製造の収率に与
える影響も非常に大きく、これを低減させることが必須
命題となっている。
【0005】特に、図7に示すように、メモリ素子11
とロジック素子12とを混載した半導体チップでは、そ
の設計上、パターンの疎密が大幅に異なる回路を同一チ
ップ内に高精度に形成する必要がある。このようにパタ
ーンの疎密が大幅に異なるパターンを高精度に形成する
ことは、製造工程上の難易度が高く、非常に高度な調整
技術が要求される。
【0006】従来、上記のようなパターンの疎密に依存
した線幅のばらつきの発生を抑制するための方策とし
て、いわゆる光学近接効果補正(OPC;Optical Prox
imityCorrection)の手法が提案されている。OPC手
法は、予め、リソグラフィ工程における露光精度やドラ
イエッチング工程におけるエッチング条件などに基づい
て、仕上がりパターンの線幅のばらつきとその疎密依存
性とを想定したデータベースを作成しておき、これに基
づいてマスクパターン形状の補正を行うものである。
【0007】通常、半導体装置の製造には複数台の露光
装置が用いられるが、OPC手法におけるデータベース
の作成には、この複数台の露光装置のうち1台の露光装
置が用いられる。マスクパターンの補正値は、実験によ
り1台の露光装置の疎密特性のデータを取得し、このデ
ータからドライエッチングの特性を考慮して決定され
る。
【0008】
【発明が解決しようとする課題】ところが、このように
予め想定された製品ロットの仕上がりパターンの線幅の
ばらつきの疎密依存性と、実際の製品ロットの製造工程
中で生じる疎密依存性とは必ずしも一致しない。これ
は、OPCのデータベースを、1台の露光装置を用いて
作成していることに起因する。
【0009】図8に複数台の露光装置の疎密特性のデー
タを示す。図8において、横軸はマスクパターンのピッ
チを、縦軸はそのマスクパターンにより形成されるパタ
ーンの線幅をそれぞれ示している。図8の例では、15
0nmのパターン線幅をターゲットとしたマスクパター
ンを用いて露光したにも関わらず、各露光装置A,B,
C別の仕上がりの線幅にばらつきが生じている。このこ
とから、各露光装置A,B,Cにより形成されるパター
ンの疎密特性が一致していないことが分かる。
【0010】このように、従来のOPC手法では、リソ
グラフィ工程における近接効果のデータが、その実験に
用いた1台の露光装置に特化したものとなっているた
め、複数台の露光装置を用いて半導体装置を製造する場
合、各露光装置の特性の差が線幅のばらつきとして現れ
ることになる。したがって、従来のOPC手法を用いて
も、マスクパターンの補正が十分な効果を発揮しない場
合や、むしろさらに大幅なばらつきの発生を助長するこ
ともある。
【0011】また、従来のOPC手法では、マスクパタ
ーン自体を補正するため、マスクパターンの設計上の最
小補正寸法未満の微調節が困難である。このような手法
では、線幅のさらなる微細化や高精度化が進むと、線幅
のばらつきを抑制することがますます困難になっていく
ことが想定される。
【0012】また、実際の製造工程中でのフォトマスク
によるパターン転写時や、露光装置やドライエッチング
装置などの装置間の特性差や、個々の装置でのプロセス
条件の経時変化などに起因して、マスクパターンの補正
が十分な効果を発揮しない場合がある。
【0013】そこで、本発明においては、1チップ内で
のパターンの疎密依存性に起因する線幅のばらつきを抑
制し、微細なパターンを高精度に形成することが可能な
露光装置および半導体装置の製造方法を提供することを
目的とする。
【0014】
【課題を解決するための手段】本発明の露光装置は、光
源からの光を、マスクと、第1の開口を備える投影レン
ズとを順に通してウェハを露光する露光装置において、
光源とマスクとの間に第2の開口を設けるとともに、こ
の第2の開口を調整する手段を備えたことを特徴とする
ものである。
【0015】本発明においては、第2の開口を調整する
ことで、ウェハ上の結像面での光強度が変化し、ウェハ
上に転写されるパターンの疎密性が調整される。なお、
ここで言うパターンの疎密性とは、必ずしもその線幅や
間隔の絶対値が高密度であるか否かということを意味し
ているのではなく、相対的に疎または密であることを意
味している。
【0016】ここで、本発明の露光装置は、さらに第1
の開口を調整する手段を備えたものとすることが望まし
い。第2の開口とともに第1の開口を調整することで、
ウェハ上の結像面での光強度がさらに細かく変化し、ウ
ェハ上に転写されるパターンの疎密性が調整される。
【0017】本発明の半導体装置の製造方法は、光源か
らの光を、マスクと、第1の開口を備える投影レンズと
を順に通してウェハを露光する半導体装置の製造方法に
おいて、光源とマスクとの間に配された第2の開口を調
整することを特徴とする。
【0018】本発明によれば、第2の開口を調整するこ
とで、ウェハ上の結像面での光強度を変化させ、ウェハ
上に転写されるパターンの疎密性を調整した半導体装置
を製造することができる。
【0019】本発明の半導体装置の製造方法では、さら
に、第1の開口を調整するのが望ましい。第2の開口と
ともに第1の開口を調整することで、ウェハ上の結像面
での光強度がさらに細かく変化し、ウェハ上に転写され
るパターンの疎密性を調整した半導体装置を製造するこ
とができる。
【0020】また、本発明の半導体装置の製造方法で
は、ウェハ上に転写されたパターンの疎密性と、このパ
ターンの線幅のばらつきとの相関関係に基づいて、第2
の開口を調整することが望ましい。
【0021】ウェハ上に転写されたパターンの疎密性
と、このパターンの線幅のばらつきとの相関関係に基づ
いて、第2の開口を調整することで、ウェハ上の結像面
での光強度を変化させ、ウェハ上に転写されるパターン
の疎密性を調整した半導体装置を製造することができ
る。
【0022】さらに、本発明の半導体装置の製造方法で
は、ウェハ上に転写されたパターンの疎密性と、このパ
ターンの線幅のばらつきとの相関関係に基づいて、第1
の開口を調整することが望ましい。
【0023】ウェハ上に転写されたパターンの疎密性
と、このパターンの線幅のばらつきとの相関関係に基づ
いて、第2の開口とともに第1の開口を調整すること
で、ウェハ上の結像面での光強度をさらに細かく変化さ
せ、ウェハ上に転写されるパターンの疎密性を調整した
半導体装置を製造することができる。
【0024】ここで、マスクは、ピッチを疎密としたダ
ミーパターンが形成されたものを用いるのが望ましい。
このマスクを用いてウェハ上にダミーパターンを転写
し、この転写されたダミーパターンの疎密性に基づい
て、第1の開口のみの調整か、第2の開口のみの調整
か、第1の開口と第2の開口の両方の調整かを判別し、
所望の疎密性を有するパターンをウェハ上に転写するこ
とができる。
【0025】
【発明の実施の形態】(実施の形態1)図1および図2
は、本発明の実施の形態における半導体装置の製造シス
テムにおける主要な製造装置およびその製造工程の流れ
を模式的に表したものである。なお、本実施形態におい
ては、本発明の技術をロジック系半導体デバイスのゲー
ト配線の線幅管理に適用した場合について説明する。
【0026】本実施形態における半導体装置の製造シス
テムは、前工程を行うシステム100と、リソグラフィ
工程を行うシステム200と、エッチング工程を行うシ
ステム300との、概略3つの部分的なシステムからそ
の主要部が構成されている。
【0027】前工程を行うシステム100は、フォトマ
スク製造工程(図示せず)などを含んだ前工程を行うも
のである。
【0028】リソグラフィ工程を行うシステム200
は、フォトレジスト塗布装置201と、露光装置202
と、現像装置203と、オーバーレイ測定機204と、
線幅測定機205と、目視検査機206とを備えてい
る。これらの個々の装置は、その各々の一般的な工程を
それぞれ実行するものである。線幅測定機205は、レ
ジストパターンの線幅および線の疎密差を測定し、その
データをホストコンピュータ401に送るものである。
【0029】エッチング工程を行うシステム300は、
RIE(Reactive Ion Etching;反応性イオンエッチン
グ)装置301と、レジスト除去装置302と、線幅測
定機303とを備えている。これらの個々の装置は、そ
の各々の一般的な工程をそれぞれ実行するものである。
線幅測定機303は、仕上がりパターンの線幅および線
の疎密差を測定し、そのデータをホストコンピュータ4
01に送るものである。
【0030】図3は図1の露光装置202の概略構成図
である。図3に示すように、露光装置202は、光源1
と、光の通過量を調整するための第2の開口2aと、こ
の第2の開口2aを調整する第2の開口調整手段2と、
反射板3と、マスク(レチクル)4と、投影レンズ5と
を備える。投影レンズ5は、光の透過量を調整するため
の第1の開口5aと、この第1の開口5aを調整するた
めの第1の開口調整手段5bとを備える。
【0031】図1に戻って、ホストコンピュータ401
は、露光装置202の第2の開口調整手段2および第1
の開口調整手段5bを、線幅測定機205あるいは線幅
測定機303から得られた線幅のデータ、および線の疎
密差に依存した線幅のばらつきのデータ(以下「線幅疎
密差データ」と称す。)に基づいてそれぞれ制御する機
能を備えている。
【0032】このような露光装置202では、光源1か
らのレーザー光の通過量を第2の開口2aによって調整
し、レチクル4を通して投影レンズ5からウェハ6に露
光することにより、ウェハ6上にレジストパターンを転
写する。このとき、ホストコンピュータ401によって
第2の開口調整手段2および第1の開口調整手段5bを
線幅データおよび線幅疎密差データに基づいて制御する
ことにより、第2の開口2aおよび第1の開口5aを調
整する。これにより、ウェハ6上の結像面での光強度を
変化させ、ウェハ6上に転写されるレジストパターンの
疎密性を調整することができる。
【0033】ホストコンピュータ401は、線幅データ
および線幅疎密差データに基づいて、パターンの線幅の
ばらつきを抑制することができるように、露光装置20
2の第2の開口2aおよび第1の開口5aの開口量を最
適化するための補正値を算出する。そして、算出した補
正値によって変化させる第2の開口2aおよび第1の開
口5aに対応して、そのロット以後に露光装置202で
行われる露光工程での露光量を最適なものに再設定す
る。
【0034】露光装置202では、前回ロットの線幅デ
ータおよび線幅疎密差データに基づいてホストコンピュ
ータ401で算出された補正値に基づいて、第2の開口
調整手段2および第1の開口調整手段5bによりそれぞ
れ第2の開口2aおよび第1の開口5aを補正する。そ
して、露光量あるいは露光時間のような露光条件を、補
正後の第2の開口2aおよび第1の開口5aに対応した
ものとしてホストコンピュータ401で決定された条件
に再設定した上で、次回ロットの露光工程を行う。
【0035】このように、本実施形態における半導体装
置の製造システムでは、リソグラフィ工程での露光装置
202の第2の開口2aおよび第1の開口5aが、ウェ
ハ6に転写されたレジストパターンの線の疎密差に依存
したばらつきの発生に影響を与えるという作用や、さら
にそれがエッチング工程でのRIE装置301によって
ウェハ6に形成されるパターンの線の疎密差に依存した
ばらつきの発生に影響を与えるという作用を積極的に用
いて、線幅のばらつきを抑制する。
【0036】すなわち、ウェハ6に転写されたレジスト
パターンやウェハ6に形成されたパターンの線の疎密差
と線幅のばらつきとの相関関係のデータである線幅疎密
差データを、線幅測定機205または線幅測定機303
によって測定されたデータから求め、その線幅疎密差デ
ータに基づいて、ホストコンピュータ401が、線幅の
ばらつきを効果的に抑制するための最適な第2の開口2
aおよび第1の開口5aの開口量を算出し、その値とそ
のとき初期値として与えられていた基準の開口量との差
を補正値として算出して、露光装置202の第2の開口
2aおよび第1の開口5aを補正することにより、線幅
の疎密間差に依存した線幅のばらつきを、低減あるいは
解消する。
【0037】このように、本実施形態における半導体装
置の製造システムによれば、1チップ内でのパターンの
疎密依存性に起因する線幅のばらつきを抑制すること
で、微細なパターンを高精度に形成することが可能であ
る。
【0038】なお、パターンの線の疎密差に依存した線
幅のばらつきは、使用するフォトマスク、フォトレジス
ト塗布装置201、露光装置202、現像装置203、
RIE装置301の、個々の装置での装置特性差や、1
ライン内でのそれらの装置の組み合わせによって、異な
った状態で発生する場合がある。そこで、それらの個々
の装置での特性差や組み合わせに対応して、さらに露光
装置202の第2の開口2aおよび第1の開口5aの開
口量を最適化する。これにより、製造システム全体で生
じる線幅のばらつきをさらに低減することも可能であ
る。例えば、オーバーレイ測定機204によって測定さ
れた結果に基づいて、フォトレジスト塗布装置201で
塗布されるフォトレジストの厚さや露光量などの調節
を、上記の第2の開口2aおよび第1の開口5aの補正
と併せて行うようにしてもよい。
【0039】また、例えば工程変更によってプロセスパ
ラメータや装置パラメータが変更された場合などには、
フォトマスクの設計時点からの線幅の補正を要しない程
度のものであれば、そのときのパラメータの変更に対応
して、さらに第2の開口2aおよび第1の開口5aを再
設定する。これにより、迅速かつ確実に第2の開口2a
および第1の開口5aの開口量の最適化を達成できると
共に、新規にフォトマスクを製作するコストが不要とな
る。
【0040】図4は、投影レンズ5の第1の開口5aの
開口数NAを変化させた場合の線幅変動を示している。
図4において、横軸はマスクパターンのピッチを、縦軸
はそのマスクパターンにより形成されるパターンの線幅
をそれぞれ示している。図4に示すように、第1の開口
5aの開口数NAを0.1刻みで調整した場合、線幅は
5nm程度変化している。すなわち、第1の開口5aの
開口数NAのみを調整した場合には5nm程度の線幅の
調整を行えるが、さらに第2の開口2aを調整すること
によって、さらに細かい線幅の調整を行うことができ
る。
【0041】(実施の形態2)本発明の第2実施形態に
おいては、ウェハ6上に、実回路のパターンとは別にテ
スト用のダミーパターンを配置して半導体装置の製造を
行う方法について説明する。
【0042】図5はウェハ6上に配置されるパターンの
例を示している。本発明の第2実施形態においては、実
回路のパターンとは別に線のピッチを変動させて疎密と
したダミーパターンを形成したマスクを用いて、図5に
示すように、メモリ素子11とロジック素子12とを混
載する半導体チップ上に、さらにテスト用のダミーパタ
ーン13を配置している。
【0043】図6は、このようなダミーパターン13を
利用した半導体装置の製造時における露光装置の調整方
法手順を示すフロー図である。以下、図6の各ステップ
について説明する。 ステップS1:線幅測定機205あるいは線幅測定機3
03によってダミーパターン13を測定する。 ステップS2:線幅測定機205あるいは線幅測定機3
03から得られた線の疎密差のデータに基づいて、各パ
ターンピッチにおける線の疎密差を算出する。 ステップS3:ステップS2で算出した疎密差が規格内
であれば終了する。 ステップS4:ステップS2で算出した疎密差が規格内
でない場合、第2の開口2aを調整することによって疎
密差を規格内に調整可能であるか判別する。 ステップS5:ステップS4で調整可能であると判断し
た場合、第2の開口調整手段2により第2の開口2aの
開口量を調整し、ステップS1へ戻る。 ステップS6:ステップS4で調整不可能であると判断
した場合、投影レンズ5の第1の開口5aの開口量(N
A)を調整することによって疎密差を規格内に調整可能
であるか判別する。 ステップS7:ステップS6で調整可能であると判断し
た場合、第1の開口調整手段5bにより投影レンズ5の
第1の開口5aのNAを調整し、ステップS1へ戻る。 ステップS8:ステップS6で調整不可能であると判断
した場合、第2の開口2aの開口量および投影レンズ5
の第1の開口5aの開口量(NA)を調整し、ステップ
S1へ戻る。
【0044】以上のように、ウェハ6上に実回路とは別
にピッチを疎密としたダミーパターン13を配置し、こ
のダミーパターン13の疎密性に基づいて第2の開口2
aおよび投影レンズ5の第1の開口5aのいずれかまた
は両方を調整することにより、所望の疎密性を有するパ
ターンをウェハ6上に形成することができる。また、こ
のダミーパターン13によって露光装置間の特性差やマ
スク差の影響を定量化できるため、第2の開口2aおよ
び投影レンズ5の第1の開口5aの調整を簡単に行うこ
とが可能となる。
【0045】
【発明の効果】本発明により、以下の効果を奏すること
ができる。
【0046】(1)光源からの光を、マスクと、第1の
開口を備える投影レンズとを順に通してウェハを露光す
るに際し、光源とマスクとの間に第2の開口を設け、こ
の第2の開口を調整する構成により、1チップ内でのパ
ターンの疎密依存性に起因する線幅のばらつきを抑制す
ることで、微細なパターンを高精度に形成した半導体装
置を製造することが可能となる。
【0047】(2)さらに第1の開口を調整する構成に
より、さらに微細なパターンを高精度に形成した半導体
装置を製造することが可能となる。
【0048】(3)マスクは、ピッチを疎密としたダミ
ーパターンが形成されたものを用いることにより、ウェ
ハ上に転写されたダミーパターンの疎密性に基づいて、
第1の開口の調整と、第2の開口の調整とのいずれかま
たは両方を実行することを判別し、第1の開口および第
2の開口を調整して、簡単に所望の疎密性を有するパタ
ーンを高精度に形成した半導体装置を製造することが可
能となる。
【図面の簡単な説明】
【図1】 本発明の実施の形態における半導体装置の製
造システムにおける主要な製造装置およびその製造工程
のうちリソグラフィ工程の流れを模式的に示す図であ
る。
【図2】 本発明の実施の形態における半導体装置の製
造システムにおける主要な製造装置およびその製造工程
のうちエッチング工程の流れを模式的に示す図である。
【図3】 図1の露光装置の概略構成図である。
【図4】 投影レンズの開口調整手段の開口の開口数N
Aを変化させた場合の線幅変動を示す図である。
【図5】 ウェハ上に配置されるパターンの例を示す図
である。
【図6】 ダミーパターンを利用した露光装置の調整方
法手順を示すフロー図である。
【図7】 メモリ素子とロジック素子とを混載した半導
体チップの例を示す図である。
【図8】 複数台の露光装置の疎密特性のデータを示す
図である。
【符号の説明】
1 光源 2 第2の開口調整手段 2a 第2の開口 4 マスク(レチクル) 5 投影レンズ 5a 第1の開口 5b 第1の開口調整手段 6 ウェハ 201 フォトレジスト塗布装置 202 露光装置 203 現像装置 204 オーバーレイ測定機 205 線幅測定機 206 目視検査機 301 RIE装置 302 レジスト除去装置 303 線幅測定機 401 ホストコンピュータ

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 光源からの光を、マスクと、第1の開口
    を備える投影レンズとを順に通してウェハを露光する露
    光装置において、 前記光源とマスクとの間に第2の開口を設けるととも
    に、 この第2の開口を調整する手段を備えたことを特徴とす
    る露光装置。
  2. 【請求項2】 さらに、前記第1の開口を調整する手段
    を備えた請求項1記載の露光装置。
  3. 【請求項3】 光源からの光を、マスクと、第1の開口
    を備える投影レンズとを順に通してウェハを露光する半
    導体装置の製造方法において、 前記光源とマスクとの間に配された第2の開口を調整す
    ることを特徴とする半導体装置の製造方法。
  4. 【請求項4】 さらに、前記第1の開口を調整すること
    を特徴とする請求項3記載の半導体装置の製造方法。
  5. 【請求項5】 前記ウェハ上に転写されたパターンの疎
    密性と、このパターンの線幅のばらつきとの相関関係に
    基づいて、前記第2の開口を調整することを特徴とする
    請求項3記載の半導体装置の製造方法。
  6. 【請求項6】 前記ウェハ上に転写されたパターンの疎
    密性と、このパターンの線幅のばらつきとの相関関係に
    基づいて、前記第1の開口を調整することを特徴とする
    請求項4記載の半導体装置の製造方法。
  7. 【請求項7】 前記マスクは、ピッチを疎密としたダミ
    ーパターンが形成されたものを用いることを特徴とする
    請求項3または4に記載の半導体装置の製造方法。
JP2002122558A 2002-04-24 2002-04-24 露光装置および半導体装置の製造方法 Pending JP2003318092A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002122558A JP2003318092A (ja) 2002-04-24 2002-04-24 露光装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002122558A JP2003318092A (ja) 2002-04-24 2002-04-24 露光装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003318092A true JP2003318092A (ja) 2003-11-07

Family

ID=29538135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002122558A Pending JP2003318092A (ja) 2002-04-24 2002-04-24 露光装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2003318092A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005055295A1 (ja) * 2003-12-03 2005-06-16 Nikon Corporation 露光方法及び装置、並びにデバイス製造方法
US7630052B2 (en) 2004-01-05 2009-12-08 Kabushiki Kaisha Toshiba Exposure processing system, exposure processing method and method for manufacturing a semiconductor device
US8300214B2 (en) 2008-02-22 2012-10-30 Nikon Precision Inc. System and method for an adjusting optical proximity effect for an exposure apparatus
JP2015159261A (ja) * 2014-02-25 2015-09-03 東京エレクトロン株式会社 基板処理システム、基板処理方法、プログラム及びコンピュータ記憶媒体

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005055295A1 (ja) * 2003-12-03 2005-06-16 Nikon Corporation 露光方法及び装置、並びにデバイス製造方法
US7630052B2 (en) 2004-01-05 2009-12-08 Kabushiki Kaisha Toshiba Exposure processing system, exposure processing method and method for manufacturing a semiconductor device
US8300214B2 (en) 2008-02-22 2012-10-30 Nikon Precision Inc. System and method for an adjusting optical proximity effect for an exposure apparatus
JP2015159261A (ja) * 2014-02-25 2015-09-03 東京エレクトロン株式会社 基板処理システム、基板処理方法、プログラム及びコンピュータ記憶媒体

Similar Documents

Publication Publication Date Title
US6968253B2 (en) Computer-implemented method and carrier medium configured to generate a set of process parameters for a lithography process
JP6792572B6 (ja) リソグラフィ方法およびリソグラフィ装置
JP5013657B2 (ja) 半導体プロセスパラメータを制御する方法
US20030054642A1 (en) Production method of semiconductor device and production system of semiconductor device
US20110177458A1 (en) Exposure determining method, method of manufacturing semiconductor device, and computer program product
JP4127664B2 (ja) 現像処理装置の調整方法
JP2002122977A (ja) フォトマスクの作成法、フォトマスク、並びに露光方法
CN114207527B (zh) 用于控制半导体制造过程的方法
KR100589553B1 (ko) 레티클 측정치를 이용한 포토리소그래피 임계 치수 제어
US7575835B2 (en) Exposure method, exposure quantity calculating system using the exposure method and semiconductor device manufacturing method using the exposure method
JP7198912B2 (ja) 基板全体の面内ディストーション(ipd)を決定する方法、及びコンピュータプログラム
US7925090B2 (en) Method of determining photo mask, method of manufacturing semiconductor device, and computer program product
CN113050368A (zh) 光学邻近修正方法及掩膜版制作方法
JP2003318092A (ja) 露光装置および半導体装置の製造方法
JP2006303175A (ja) 照明輝度分布の規定方法
US11809088B2 (en) Method for controlling a lithographic apparatus
KR100801737B1 (ko) 반도체 소자 패턴의 광근접 효과 보정 방법
JP2019532342A (ja) 基板にわたってパラメータ変動を修正する処理装置及び方法
JP2007318181A (ja) 現像処理装置の調整方法及び半導体装置の製造方法
US11366396B2 (en) Method and apparatus for configuring spatial dimensions of a beam during a scan
JP2003086497A (ja) リソグラフィ方法
JP2005352365A (ja) 半導体デバイスの製造方法、露光用マスクの製造方法および露光用マスク
JP2007103841A (ja) 半導体装置の製造方法
JP2014006392A (ja) フォトマスクの被覆率調整方法及び露光方法
KR20080011929A (ko) 노광 장비 및 이를 이용한 노광 마스크 제조 방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040817