JP2005352365A - 半導体デバイスの製造方法、露光用マスクの製造方法および露光用マスク - Google Patents
半導体デバイスの製造方法、露光用マスクの製造方法および露光用マスク Download PDFInfo
- Publication number
- JP2005352365A JP2005352365A JP2004175465A JP2004175465A JP2005352365A JP 2005352365 A JP2005352365 A JP 2005352365A JP 2004175465 A JP2004175465 A JP 2004175465A JP 2004175465 A JP2004175465 A JP 2004175465A JP 2005352365 A JP2005352365 A JP 2005352365A
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- mask
- manufacturing
- pattern
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
【課題】 半導体デバイスの製造において、露光用装置と露光用マスクで基板上に形成される回路パターンを所定の精度で得られるようにする。
【解決手段】 半導体デバイスの製造に使用する露光装置の個別の特性を表す装置パラメータデータと、プロセス条件から計算により基板上に形成される回路パターンを予測して、その結果を元に基板上で所望のパターン形状が得られるようにマスクパターンの寸法ならびに形状を補正することによって作成されたマスクとそれに対応する露光装置を用いて、基板上に所定の回路パターンを形成する。
【選択図】 図1
【解決手段】 半導体デバイスの製造に使用する露光装置の個別の特性を表す装置パラメータデータと、プロセス条件から計算により基板上に形成される回路パターンを予測して、その結果を元に基板上で所望のパターン形状が得られるようにマスクパターンの寸法ならびに形状を補正することによって作成されたマスクとそれに対応する露光装置を用いて、基板上に所定の回路パターンを形成する。
【選択図】 図1
Description
本発明は、高精度な露光用マスクの製造技術に関し、特に、適切な光近接効果補正条件が設定された露光用マスクの製造に適用して有効な技術に関するものである。
近年の半導体デバイスの高集積化、および高機能化に伴い、これを実現するためのプロセスには更なる微細化、高精度化が求められている。半導体デバイスの製造では、露光用マスク(以下、マスクという)に形成されたパターンを、フォトレジストが塗布された半導体ウエハ(以下、ウエハという)上に、縮小投影露光装置を用いて転写することにより、半導体デバイスの回路パターンを形成する。
半導体デバイスは、複数層の回路パターンにより構成され、ある層の回路パターンは、それより下層の回路パターンに位置合わせ(アライメント)して露光が行われる。
半導体デバイスの微細化は、露光装置の光源の短波長化によって実現されてきたが、近年のパターン微細化は、露光光源の短波長化を上回っており、現在では波長248nm程度のKrF(クリプトン弗素)レーザーによる露光装置での線幅90nm程度のパターン形成など光源波長以下の微細パターンを露光する必要が生じている。
今後の露光装置における光源の短波長化は、波長193nm程度のArF(アルゴン弗素)レーザー、波長157nm程度のF2 (弗素)レーザーと進められる見込みだが、いずれにせよ露光光源波長より小さな寸法を持つパターン形成が必須であり、寸法精度の確保は重要な課題となる。
このように露光光源波長以下のパターン形成においては、縮小投影露光に用いるマスクのパターン寸法は単に形成したいパターンを投影露光の縮小倍率(たとえば、スキャン型露光装置では、縮小倍率は4:1)に比例させて大きく作るだけでは不十分であり、ウエハ上に形成すべきパターン寸法、ピッチなどに応じて、所定の寸法が得られるよう微調整を行う必要がある。
また、ラインパターンにおいては、ウエハ上で所定の長さを得るために、マスク上のパターンのライン端部に補助的なパターンを追加する場合もある。これらの技術を総称して光近接効果補正(OPC:Optical Proximity Correction)技術と呼ぶ。
これらOPC技術を用いる際には、設計ルールの異なるデバイス製品毎、または同じデバイス製品の中でも工程毎にそれぞれ異なるパターンに対して、OPC条件を個別に設定する必要がある。
その作業の一連の流れについて、図11により説明する。
まず、デバイス設計部門でデバイス設計時の設計データ211(実際にウエハ上で作成すべきデバイス寸法)に対してOPCパラメータ212を適用して、補正を加えたマスク描画データ213を作成する。
マスク製造部門では、このデータを用いてマスク描画装置221でマスク222を作成し、デバイス製造部門において露光装置231によりウエハ230を露光し、露光後のパターン計測232により所望のレジストパターンが形成されているかの確認を行う。
さらに、エッチャ233でエッチングを行った後のデバイスのパターン計測234を行い、所望のパターンが形成されているかの確認を行う。パターン計測232,234で所望のパターンが得られないときは、露光装置、およびエッチャのプロセス条件を変更して所望のパターンが得られるように調整を行うが、それだけでは追い込めなかった場合にはOPCの条件を改めて再度描画データの作成213以降のステップを繰り返して所望のパターンが得られるようにする。
このように、OPCの条件を定める作業は、複数の部門をまたがった多数のステップが必要となるが、これに対応するべく以下のような技術が知られている。
たとえば、特開平8−76348号公報(特許文献1)では、OPCパターンの検証と補正に露光現像シミュレーションを用いる例が開示されている。また、特開平11−102062号公報(特許文献2)では、想定されるすべてのパターン、スペース幅に対して補正量を求めたテーブルを元にマスクパターンを作成する技術が開示されている。
特開平8−76348号公報
特開平11−102062号公報
ところが、上記のようなマスクの製造技術では、次のような問題点があることが本発明者により見い出された。
ところで、半導体デバイスの生産ラインには、数の露光装置が設置され、これらには各機毎にレンズ収差などの個体差(機差)が存在する。OPCの条件を定めるには、量産に用いるこれらの装置の個体差を考慮しないと目的のパターンが得られない。
このため、現在は、たとえば、OPC条件を変えて形成した複数のテストパターンを載せたマスクを作成し、実際に露光してウエハ上のパターン寸法の測定結果から最適なOPC条件を定め、それを元にデバイス製造に用いるマスク作成し、そのマスクでまずはテスト露光を行い、ウエハ上のパターン寸法を測定して十分なプロセスマージンが得られることを確認してから、量産に適用する。
製品マスクでの確認でマージン不足があった場合には、さらにマスク修正〜確認の作業を行ってOPC条件の追い込みを行う。ただし、このようにマスク作成〜確認〜マスク修正〜再確認のサイクルは時間を要し、デバイス製品の開発TAT(Turn Around Time)が増大して量産立ち上げに時間を要することになる。
さらに、上記のサイクルでは、量産適用が想定されるすべての号機を対象にチェック作業を行うことは作業量の面から非常に困難である。このため上記のサイクルは限られた装置での確認に留まることも多く、そのような限定されたサイクルを経て定められたOPC条件のマスクでは、量産立ち上げ後にデバイス製品の生産量が増えて、他の装置での着工を行った場合、所定のパターン寸法を得られない可能性もある。
本発明の目的は、露光用装置と露光用マスクで基板上に形成される回路パターンを所定の精度で得られるようにすることにより、半導体デバイス製造における試作TAT短縮、ならびにマスクコストを低減する技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、露光装置と露光用マスクとにより、基板上に所定の回路パターンを形成する工程を含む半導体デバイスの製造方法であって、使用する露光装置の個別の特性を表す装置パラメータデータを取得する工程と、得られた装置パラメータデータを元に、マスクパターンから基板上に形成される回路パターンを予測する工程と、該回路パターンを予測する工程の結果を元に、基板上で所望のパターン形状が得られるようにマスクパターンの寸法ならびに形状を補正する工程と、補正された寸法ならびに形状でマスクを製造する工程と、製造されたマスクとそれに対応する露光装置を用いて、基板上に所定の回路パターンを形成する工程とを有するものである。
また、本願のその他の発明の概要を簡単に示す。
本発明は、基板上に所定の回路パターンを形成する工程を含む半導体デバイスの製造に用いられる露光用マスクの製造方法であって、使用する露光装置の個別の特性を表す装置パラメータデータを取得する工程と、得られた装置パラメータデータを元に、マスクパターンから基板上に形成される回路パターンを予測する工程と、回路パターンを予測する工程の結果を元に、基板上で所望のパターン形状が得られるようにマスクパターンの寸法ならびに形状を補正する工程と、補正された寸法、ならびに形状により、マスクパターンを形成する工程とを有するものである。
また、本発明は、基板上に所定の回路パターンを形成する際に用いられる露光用マスクであって、該露光用マスクを使用する露光装置の機種、ならびに号機毎に、デバイス製品製造時に基板上回路パターンの寸法検査を行う露光フィールド内の位置が指定されているものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
(1)適切なOPC条件を設定したマスクを作成することができるので、半導体デバイスの開発TATを短縮することができる。
(2)上記(1)により、低コストで信頼性の高い半導体デバイスの量産を行うことが可能となる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
図1は、本発明の実施の形態1における半導体デバイスのチップエリアの構成を示す説明図、図2は、図1の半導体デバイスにおける製造工程の説明図、図3は、本発明の実施の形態1におけるOPC設定条件の一例を説明図、図4は、本発明の実施の形態1における露光装置の一例を示す構成図、図5は、図4の露光装置における波面収差の収差関数への展開についての説明図、図6は、図2の装置特性データにおける具体的例を示す説明図、図7は、図2における露光パターンの判定の一例を示す説明図、図8は、図7の露光パターンの判定をプロセスウィンドウにより判定する際の説明図、図9は、図8のプロセスウィンドウを1つの装置についてフィールド内の複数点で評価を行った場合の説明図、図10は、図9に示したフォーカスマージンの一例を示すテーブルの説明図である。
本実施の形態において、半導体デバイスは、図1に示すように、半導体チップのチップエリア300内部における複数の機能ブロック301〜305からなり、その各々で回路パターンは異なっている。
また、半導体デバイス製品は、複数の露光層311〜317により作成され、同じ機能ブロックであっても露光層が異なれば回路パターンは異なる。パターン情報は、例えば、次に述べる2つの内容で表すことができる。
1つは、機能ブロックがチップエリアのどの位置を占めるかの情報である。これは、機能ブロックの左上端の座標データ321とX方向幅データ322、Y方向幅データ323を機能ブロック毎に定めることで表される。
もう1つは、各機能ブロックの内部のパターン情報であり、これはパターンの形状(例えば、ラインパターンかホールパターンか)、パターンピッチP、パターン線幅Wで定められる。なお、図1はラインパターンのパターン情報の例について示している。
図2は、半導体デバイスの製造システムにおける製造工程の説明図である。
図2において、マスクパターン条件101、製造プロセス仕様102、および装置特性データ103は、OPC設定の前提条件である。
マスクパターン条件101は、半導体デバイスの製品別/露光層別のパターン情報である。製造プロセス仕様102は、半導体デバイスの製品/露光層毎で一意に定められた、露光装置の号機によって変化することのない条件である。
その主な内容は図3に示す通りである。
この中で、レジスト条件とは、露光に用いるレジストの種類と、塗布する膜厚、および反射防止膜(BARC−Bottom Anti Reflect Coating:レジスト下に形成される反射防止膜、TARC−Top Anti Reflect Coating:レジスト上に形成される反射防止膜)の有無や種類、そしてその膜厚の情報からなるものである。
また、露光光学系条件は、対象とするパターンを露光する際の、露光装置の光源波長、露光光学系のNA(Numerical Apature:開口数)、および照明条件(σ:コヒーレントファクタ、あるいは変形照明の種類)の情報からなる。
レジスト現像条件は、PEB(Post Exposure Bake:露光後ベーク)の条件、および現像条件(現像液の種類、現像時間)からなる。
装置特性データ103は、露光工程で用いる装置の特性を表すデータであり、主に投影レンズの収差情報である。
ここで、露光装置のレンズ収差に関して、図4、図5を用いて説明する。
図4は、露光装置の構成を示したものである。露光装置は、照明光源401、照明光学系402、レチクル403、投光光学系404、露光対象のレジストを塗布した半導体ウエハ405を搭載するステージ406などから構成されている。
照明光源401から発生した露光光は、照明光学系402を通してレチクル403に到達する。このとき、照明光学系の中の開口絞り4021により照明のコヒーレンスファクタσ、あるいは変形照明の種類が制御される。
レチクル403は、石英ガラスなどの透明基板の上に、クロムなどの遮光膜により回路パターンが形成されたものである。レチクル403を通過した露光光は、投光光学系404を通して半導体ウエハ405に到達する。
このとき投影光学系の中の開口絞り4041により露光時のNA(Numerical Apature:開口数)が制御される。ウエハに到達した光によりウエハに塗布されたレジストが感光し、回路パターンが転写される。
投影光学系404には、誤差(投影光学系の波面収差)があり、これは装置によって個体差(機差)があることから、同じ製品の同じ露光層(同じパターン)を露光する場合であっても、ウエハ上で所定のパターン寸法を得るためには、露光時の露光量およびフォーカス条件は装置毎に異なる。
投影光学系404を透過した露光光の波面は、理想的には波面407に示すように球面になるべきものであるが、実際の投影光学系には硝材の不均一性や、加工誤差、組み立て誤差など各種の誤差があり、これを皆無にすることはできないため、波面には、乱れ408が発生する。
理想的な球面波と実際の波面との差は波面収差と呼ばれる。投影光学系の波面収差は、例えばUS−PATENT:No.5,828,455に示される様な方法で測定することができる。
前記の技術は、ハルトマンテストの技術を応用したものであり、その内容の説明はここでは省略するが、例えば’Optical Shop Testing(D.Malacara編、John Wiley and Sons(米))’などの文献に技術の詳細が示されている。
波面収差は不定形であるため、一般には収差関数へ展開し、成分毎の大きさをもって定量的に表現される。
図5は、波面収差の収差関数への展開についての説明図である。
図5において、波面収差500は実測例を示している。波面収差の収差関数への展開に関する詳細はここでは省略するが、詳細については、例えば”光学の原理(Principle of Optics)(M.Born、E.Wolf共著、東海大学出版会)などの文献に詳しい。
成分501では、波面収差を収差関数へ展開したときの主な成分についてそれぞれ示したものである。
これらの各成分は、それぞれの数式と形状表現されるもので示されるものである。各成分を示す数式において、係数:an は、該当する成分の大きさの程度を示すものであり、Zernike係数と呼ばれる。波面収差は、このZernike係数の値で定量的に表現することが可能となる。
このような形で、各装置の投影レンズの収差情報が得られるわけであるが、図2の装置特性データ103の具体的例について、図6を用いて説明する。
図6の左側において、測定点611〜619は、露光装置の露光フィールド610内で波面収差を測定した点をそれぞれ示したものである。投影光学系の波面収差は、フィールド内の各点で異なる値となるため、複数点での測定が必要である。
図6に示した例では、3×3の9点を測定する例を示したが、測定点数はもちろんこれよりも多くても少なくてもよい。
図6の右側は、1測定点での収差データを示してものであり、横軸にはZernike係数の項、縦軸は各係数の大きさをそれぞれ示している。このデータは露光エリア内の各々の測定点に対して保持されるものであり、また露光装置の各々について保持されるものである。
次に、図2において、上記に説明したマスクパターン条件101、製造プロセス仕様102、および装置特性データ103を用いて、マスクパターンがウエハ上にどのように転写されるかを予測する工程について説明する。ここでパターン補正条件104は、先に述べたOPC条件である。このデータにはたとえば過去に実施された補正条件を集積した補正テーブルが考えられる。
予測したいパターンに対する前提条件(マスクパターン条件101、製造プロセス条件102、装置特性データ103)が全く新規のものである場合は、補正条件は入力せずに初回の計算ループを始めることも可能である。
条件が入力(ステップS111)された後、光強度計算(露光シミュレーション)を行う(ステップS112)。光強度計算により、レジスト内での光強度分布が算出される。その後、レジスト現像計算(露光後のレジストの熱処置、現像のシミュレーション)を行い(ステップS113)、最終的にウエハ上で得られる露光パターンを算出する(ステップS114,S115)。
なお、上記の光強度計算、レジスト現像計算についてはここでは詳しく述べないが、例えばProceedings of SPIE vol.538(1985)のpp207−220に示された”PROLITH : a comprehensive optical lithography model”などに詳しい。
算出された露光パターンは、所望のパターンが得られているかを判定する(ステップS120)。
判定法の例を図7に示す。図7は、基板702に形成された露光パターン(レジストパターン)701の断面を示したものである。
判定は、パターンの寸法W、場合によっては、レジスト側壁の角度θの、設計値に対する許容範囲で示される条件である。また、判定に当たってはプロセス条件(フォーカスおよび露光量)をある範囲で振ってパターン評価を行い、所望のパターンが得られるプロセス裕度(プロセスウィンドウ)から判定することも可能である。
これを図8で示す。図8は、フォーカス条件、露光量条件に対して得られたパターン寸法の結果として示したものである。この結果を元に、例えば図8の下方に示すように横軸にフォーカス、縦軸に露光量を取って、寸法の許容範囲の上限811/下限812、および目標寸法813が得られるようなフォーカス〜露光量条件(=露光条件)が示される。
ここで、例えば上限811と下限812に囲まれた範囲の中で、最大の面積を取るような長方形820を定め、これをプロセス裕度(プロセスウィンドウ)と定めることができる。
プロセスウィンドウの横の幅は、フォーカス条件の許容範囲(フォーカス裕度821)であり、縦の幅は露光量条件の許容範囲(露光量裕度822)である。得られたパターンが判定条件を満たさない場合には、別の補正条件を設定して再度計算を行い、判定条件を満たすまで、図2に示すステップS112〜S120の処理を繰り返す。
以上、本発明の実施の形態におけるOPC条件を定めるための基本的な手順についての実施例について示した。
OPC条件が実際に量産に使えるかどうかの判定のためには、1つの露光装置においても露光フィールド全域にわたって所望のパターンが形成されるかの判定が必要である。
これについて図9を用いて説明する。図9は、図8で説明したプロセスの許容範囲を、1つの装置についてフィールド内の複数点で評価を行った例である。
このように、1つの装置であってもフィールド内で収差は異なるためプロセスの許容範囲は各点でそれぞれ異なり、装置のプロセス許容範囲はそれらを総合したものとなる。
図9では、たとえばデバイス製品A、工程A、OPC条件Aにおける装置Aのフォーカスマージン911の例を示すものとする。
図中で、グラフ線901〜905は、図6で示した露光フィールド内の各点において所望のパターンを得られる露光量/フォーカスの範囲をそれぞれ示している。装置のプロセスマージンはこれらのすべてが満たされる範囲内となる。
量産ラインにある装置のそれぞれについてこれらの評価を行うと、所定のOPC条件がどれだけの装置で適用可能かを判定できる。
図10は、判定条件をフォーカスマージンとした場合のテーブルである。
図10(a)においては、「デバイス品種A、工程A、OPC条件A」の場合の各号機のフォーカスマージンと、「デバイス品種A、工程A、OPC条件B」の場合の各号機のフォーカスマージンとの比較が可能である。
この場合、適用可能号機の多くなるOPC条件Bを採用するという判定が可能となる。また、逆に品種A/工程Aの量産適用は号機#1および#3で行うことが可能であるが、号機#2では不適当であるという露光装置のグループ分けを行うこと可能となる。
さらに、たとえば、図10(b)に示すように、パターン条件の異なる「デバイス品種A、工程B」では別のテーブルが作られることになる。これらのテーブルを各デバイス品種/工程/号機毎に作成することにより、1つのデバイス製品に対する、工程ごとの適用号機のグルーピングが可能となり、それにもとづいて着工スケジュールを定めることも可能となる。
それにより、本実施の形態によれば、量産ラインにおける複数の露光装置の特性を考慮して定められたOPC条件によりマスクを作成した場合、1つのマスクが適用できる号機はあらかじめ予測されているため、各マスクにその情報を具備することによって不適当な号機での着工を回避することが可能となり、生産効率の低下を防ぐことができる。
また、各号機の露光フィールド内各点でのプロセスマージンがあらかじめ予測されているため、各マスクにその情報を具備することにより、プロセスマージンが最も厳しいフィールド内位置をあらかじめ知ることが可能であり、それに基づいて該当するマスクを使用した量産時の寸法QCの測定ポイントを定めることにより、プロセスの変動によるパターンの変化を敏感に知ることが可能となり、量産の安定化を図ることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明の技術は、適切なOPC条件を設定した露光用マスクによる半導体デバイスの製造技術に適している。
300…チップエリア、301〜305…機能ブロック、311〜317…露光層、101…マスクパターン条件、102…製造プロセス仕様、103…装置特性データ、401…照明光源、402…照明光学系、403…レチクル、404…投光光学系、405…半導体ウエハ、406…ステージ、4021…開口絞り、4041…開口絞り、407…波面、500…波面収差、611〜619…測定点、610…露光フィールド、701…露光パターン、702…基板、821…フォーカス裕度、822…露光量裕度、911…フォーカスマージン、901〜905…グラフ線、211…設計データ、212…OPCパラメータ、213…マスク描画データ、221…マスク描画装置、222…露光用マスク、230…半導体ウエハ、231…露光装置、232,234…パターン計測、233…エッチャ。
Claims (10)
- 露光装置と露光用マスクとにより、基板上に所定の回路パターンを形成する工程を含む半導体デバイスの製造方法であって、
使用する露光装置の個別の特性を表す装置パラメータデータを取得する工程と、
得られた装置パラメータデータを元に、マスクパターンから基板上に形成される回路パターンを予測する工程と、
前記回路パターンを予測する工程の結果を元に、基板上で所望のパターン形状が得られるようにマスクパターンの寸法ならびに形状を補正する工程と、
前記補正された寸法ならびに形状でマスクを製造する工程と、
前記工程によって製造されたマスクとそれに対応する前記露光装置を用いて、基板上に所定の回路パターンを形成する工程とを有することを特徴とする半導体デバイスの製造方法。 - 請求項1記載の半導体デバイスの製造方法において、
前記露光装置の個別の特性を表す装置パラメータデータは、前記露光装置の投影光学系の波面収差データであることを特徴とする半導体デバイスの製造方法。 - 請求項1記載の半導体デバイスの製造方法において、
使用する前記露光装置の個別の特性を表す装置パラメータデータは、前記露光装置の露光領域内の複数点で得られたデータであることを特徴とする半導体デバイスの製造方法。 - 請求項1記載の半導体デバイスの製造方法において、
前記マスクパターンから基板上に形成される回路パターンを予測する工程は、露光現像シミュレーションであることを特徴とする半導体デバイスの製造方法。 - 請求項1記載の半導体デバイスの製造方法において、
使用する前記露光装置の個別の特性を表す装置パラメータデータを元に前記マスクパターンから前記基板上に形成される回路パターンを予測する工程により、生産ラインに複数存在する露光装置の夫々について、あるマスクを用いて基板上にパターンを形成する際の露光裕度、およびフォーカス裕度の予測を行い、前記マスクにより基板上に所望の回路パターンを形成することが可能な装置を最大にできるように、マスクパターン寸法、ならびに形状を補正することを特徴とする半導体デバイスの製造方法。 - 請求項1記載の半導体デバイスの製造方法において、
使用する前記露光装置の個別の特性を表す装置パラメータデータを元にマスクパターンから基板上に形成される回路パターンを予測する工程は、生産ラインに複数存在する露光装置の夫々について、あるマスクを用いて基板上にパターンを形成する際の露光裕度、およびフォーカス裕度の予測を行い、前記マスクにより基板上に所望の回路パターンを形成可能な露光装置の機種、号機の選別を行うことを特徴とする半導体デバイスの製造方法。 - 請求項5記載の半導体デバイスの製造方法において、
選別された露光装置を製造されるデバイス製品、ならびに工程毎にグルーピングして優先順位付けを行い、それに基づいて生産に適用する装置のスケジューリングを行うことを特徴とする半導体デバイスの製造方法。 - 請求項3記載の半導体デバイスの製造方法において、
前記露光装置の露光領域内の複数点で得られた装置パラメータデータと、マスクパターンから基板上に形成される回路パターンを予測する工程により、デバイス製品ならびに工程、および露光装置の機種ならびに号機毎に、デバイス製品製造時に基板上回路パターンの寸法検査を行う測定ポイントを定めることを特徴とする半導体デバイスの製造方法。 - 基板上に所定の回路パターンを形成する工程を含む半導体デバイスの製造に用いられる露光用マスクの製造方法であって、
使用する露光装置の個別の特性を表す装置パラメータデータを取得する工程と、
得られた装置パラメータデータを元に、マスクパターンから基板上に形成される回路パターンを予測する工程と、
前記回路パターンを予測する工程の結果を元に、基板上で所望のパターン形状が得られるようにマスクパターンの寸法ならびに形状を補正する工程と、
前記補正された寸法、ならびに形状により、マスクパターンを形成する工程とを有することを特徴とする露光用マスクの製造方法。 - 基板上に所定の回路パターンを形成する際に用いられる露光用マスクであって、
前記露光用マスクは、前記露光用マスクを使用する露光装置の機種、ならびに号機毎に、デバイス製品製造時に基板上回路パターンの寸法検査を行う露光フィールド内の位置が指定されていることを特徴とする露光用マスク。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004175465A JP2005352365A (ja) | 2004-06-14 | 2004-06-14 | 半導体デバイスの製造方法、露光用マスクの製造方法および露光用マスク |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004175465A JP2005352365A (ja) | 2004-06-14 | 2004-06-14 | 半導体デバイスの製造方法、露光用マスクの製造方法および露光用マスク |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005352365A true JP2005352365A (ja) | 2005-12-22 |
Family
ID=35586872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004175465A Pending JP2005352365A (ja) | 2004-06-14 | 2004-06-14 | 半導体デバイスの製造方法、露光用マスクの製造方法および露光用マスク |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005352365A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009224409A (ja) * | 2008-03-13 | 2009-10-01 | Canon Inc | パラメータ決定方法、露光方法、デバイス製造方法及びプログラム |
JP2011150333A (ja) * | 2010-01-14 | 2011-08-04 | Asml Netherlands Bv | モデルベースのサブ解像度補助パターン(mb−sraf)の改良された生成及び配置のために信号強度を高めるための方法及び装置 |
-
2004
- 2004-06-14 JP JP2004175465A patent/JP2005352365A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009224409A (ja) * | 2008-03-13 | 2009-10-01 | Canon Inc | パラメータ決定方法、露光方法、デバイス製造方法及びプログラム |
JP2011150333A (ja) * | 2010-01-14 | 2011-08-04 | Asml Netherlands Bv | モデルベースのサブ解像度補助パターン(mb−sraf)の改良された生成及び配置のために信号強度を高めるための方法及び装置 |
US8443312B2 (en) | 2010-01-14 | 2013-05-14 | Asml Netherlands B.V. | Method and apparatus for enhancing signal strength for improved generation and placement of model-based sub-resolution assist features (MB-SRAF) |
US8826198B2 (en) | 2010-01-14 | 2014-09-02 | Asml Netherlands B.V. | Method and apparatus for enhancing signal strength for improved generation and placement of model-based sub-resolution assist features (MB-SRAF) |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7410795B2 (ja) | メトロロジデータへの寄与の分離 | |
US7327436B2 (en) | Method for evaluating a local flare, correction method for a mask pattern, manufacturing method for a semiconductor device and a computer program product | |
TWI572993B (zh) | 用於判定一微影製程之製程窗之方法、相關設備及一電腦程式 | |
EP3105636B1 (en) | Method of optimizing a process window | |
KR101450500B1 (ko) | 레티클 레이아웃용 메트롤로지 타깃 구조 디자인을 생성하기 위한 컴퓨터 구현방법, 전송매체, 및 시스템 | |
KR100714480B1 (ko) | 포토마스크의 테스트 패턴 이미지로부터 인쇄된 테스트피쳐들을 이용하는 포토리소그래피 공정에 있어서 초점변화를 측정하는 시스템 및 방법 | |
JP4102728B2 (ja) | 自動光近接補正(opc)ルール作成 | |
JP4464365B2 (ja) | 近傍の影響を考慮した光学的近接効果補正を実行する装置、方法およびコンピュータ・プログラム | |
KR101072514B1 (ko) | 코너에서의 라운딩 및 챔퍼들을 이용한 광근접성 보정 방법 | |
US9696635B2 (en) | Method of controlling a lithographic apparatus, device manufacturing method, lithographic apparatus, computer program product and method of improving a mathematical model of a lithographic process | |
JP2010146024A (ja) | デバイスレイアウトを用いるna−シグマ露光設定および散乱バーopcの同時最適化の方法、プログラム製品、および装置 | |
TWI651758B (zh) | 微影設備及方法 | |
JP2005234485A (ja) | マスクデータの補正方法、フォトマスク、マスクデータの補正プログラム、光学像の予測方法、レジストパターンの形状予測方法、光学像の予測プログラム、及びレジストパターンの形状予測プログラム | |
US8091048B2 (en) | Method for predicting resist pattern shape, computer readable medium storing program for predicting resist pattern shape, and computer for predicting resist pattern shape | |
JP2004200680A (ja) | 検査方法およびデバイス製造方法 | |
US20080304029A1 (en) | Method and System for Adjusting an Optical Model | |
KR100847100B1 (ko) | 포토리소그래피 시스템들을 이용하여 프린트될 피처들의웨이브니스를 억제하기 위한 장치, 방법 및 컴퓨터프로그램을 기록한 기록매체 | |
TW201632984A (zh) | 使用圖案化裝置形貌誘導相位之方法及設備 | |
US7575835B2 (en) | Exposure method, exposure quantity calculating system using the exposure method and semiconductor device manufacturing method using the exposure method | |
JP7198912B2 (ja) | 基板全体の面内ディストーション(ipd)を決定する方法、及びコンピュータプログラム | |
JP7054365B2 (ja) | 評価方法、露光方法、および物品製造方法 | |
US20050050512A1 (en) | Method for projection of a circuit pattern, which is arranged on a mask, onto a semiconductor wafer | |
JP2005352365A (ja) | 半導体デバイスの製造方法、露光用マスクの製造方法および露光用マスク | |
EP3798729A1 (en) | Method for inferring a processing parameter such as focus and associated appratuses and manufacturing method | |
Socha | Holistic method for reducing overlay error at the 5nm node and beyond |