JP4102728B2 - 自動光近接補正(opc)ルール作成 - Google Patents

自動光近接補正(opc)ルール作成 Download PDF

Info

Publication number
JP4102728B2
JP4102728B2 JP2003305432A JP2003305432A JP4102728B2 JP 4102728 B2 JP4102728 B2 JP 4102728B2 JP 2003305432 A JP2003305432 A JP 2003305432A JP 2003305432 A JP2003305432 A JP 2003305432A JP 4102728 B2 JP4102728 B2 JP 4102728B2
Authority
JP
Japan
Prior art keywords
features
rules
creating
rule group
reticle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003305432A
Other languages
English (en)
Other versions
JP2004133426A (ja
Inventor
シ シュエロン
フン チュン ジャン
Original Assignee
エーエスエムエル マスクツールズ ビー.ブイ.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーエスエムエル マスクツールズ ビー.ブイ. filed Critical エーエスエムエル マスクツールズ ビー.ブイ.
Publication of JP2004133426A publication Critical patent/JP2004133426A/ja
Application granted granted Critical
Publication of JP4102728B2 publication Critical patent/JP4102728B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441Optical proximity correction [OPC]
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Description

本発明は、広義の概念では、フォトリソグラフィに関し、より詳細には、基板上に結像されるマスク・パターンに自動的に光近接補正技術を適用するための一連のルールを作成する方法に関するものである。
本発明はまた、
放射線の投影ビームを供給するための放射線システムと、
所望のパターンに従って投影ビームにパターンを形成するパターニング手段(例えばマスク)を支持するための支持構造体と、
基板を保持するための基板テーブルと、
パターンを形成されたビームを基板のターゲット部分に投影するための投影システムとを一般に有するリソグラフィ投影装置におけるそのような補正技術の使用に関するものである。
例えば、集積回路(IC)の製造にリソグラフィ装置を使用することができる。そのような場合において、マスクは、ICの個々の層に対応する回路パターンを含むことがあり、放射線感光材料(レジスト)の層が塗布された基板(シリコン・ウェハ)上の(例えば1つまたは複数のダイを含む)ターゲット部分上にこのパターンを結像(イメージング)することが可能である。一般に、単一のウェハは、一度に1つずつ投影システムを介して連続的に照射される隣接ターゲット部分のネットワーク全体を含む。1つのタイプのリソグラフィ投影装置は、マスク・パターン全体をターゲット部分に一括して露光することにより各ターゲット部分に照射するもので、そのような装置は一般にウェハ・ステッパと呼ばれる。一般にステップ・アンド・スキャン装置と呼ばれる他の装置では、所与の基準方向(「走査」方向)に投影ビームでマスク・パターンを徐々に走査しながら、基板テーブルをこの方向に対して平行または反平行に同期的に走査することによって各ターゲット部分に照射を行う。概して投影システムは、倍率M(一般に1未満)を有するため、基板が走査される速度Vは、マスク・テーブルが走査される速度のM倍になる。本明細書に記載されるリソグラフィ・デバイスに関するより詳細な情報は、例えば、本願に引用して援用する米国特許第6,046,792号から収集することが可能である。
リソグラフィ投影装置を使用する製造方法では、放射線感光材料(レジスト)の層によって少なくとも部分的に被覆された基板上にマスク・パターンをイメージング(結像)する。このイメージング・ステップに先立って、プライミング、レジスト塗布およびソフト・ベーキングの如き様々な処理を施すことができる。露光後、基板に、露光後ベーキング(PEB)、現像、ハード・ベーキングおよびイメージ・フィーチャの測定や検査の如き他の処理を施すことができる。これらの各種処理を基礎として、デバイス、例えばICの個々の層にパターンを形成する。次いで、そのようなパターン付けされた層に、どれも個々の層の仕上げを目的としたエッチング、イオン打込み(ドーピング)、金属蒸着、酸化、化学機械研磨などの様々な処理を施すことができる。いくつかの層が必要とされる場合は、新たな層毎に全処理、またはその変型処理を繰り返さなければならない。最終的には、デバイスのアレイが基板(ウェハ)上に存在することとなる。次いで、ダイシングやソーイングの如き技術によってこれらのデバイスを互いに分離させ、個々のデバイスをキャリヤに装着したり、ピンに接続することなどが可能である。そのような処理に関するさらに詳しい情報は、例えば、本願に引用して援用する「マイクロチップ製造:半導体処理の実用手引き(Microchip Fabrication:A Practical Guide to Semiconductor Processing)」第3版(Peter van Zant著、マグローヒル出版、1997年、ISBN 0−07−067250−4)から得ることが可能である。
簡略化のために、以後、投影システムを「レンズ」と呼ぶことがある。しかし、この用語は、例えば、屈折光学系、反射光学系、および反射屈折光学系を含む様々な種類の投影システムを包括するものとして広く解釈されるべきである。放射線システムは、放射線の投影ビームを誘導、整形または制御するためのこれらの設計タイプのいずれかに従って動作するコンポーネントを含むこともでき、そのようなコンポーネントを、以下、集合的にまたは単独で「レンズ」と呼ぶことがある。さらに、リソグラフィ装置は、2つ以上の基板テーブル(および/または2つ以上のマスク・テーブル)を有するタイプのものであってもよい。そのような「マルチ・ステージ」デバイスにおいて、追加的なテーブルを平行して使用するか、または1つまたは複数のテーブルに対して準備ステップを実施しながら1つまたは複数の他のテーブルを使用して露光を行うことができる。例えば、本願に引用して援用する米国特許第5,969,441号およびWO98/40791号には2ステージ・リソグラフィ装置が記載されている。
上述のフォトリソグラフィ・マスクは、シリコン・ウェハ上に集積される回路コンポーネントに対応する幾何学的パターンを含む。そのようなマスクを作成するのに使用されるパターンは、CAD(コンピュータ支援設計)プログラムを利用して作成され、この処理は、しばしばEDA(電子設計オートメーション)と呼ばれている。たいていのCADプログラムは、機能的なマスクを作成するために、一連の所定の設計ルールに従う。これらのルールは、処理や設計上の制約により設定される。例えば、設計ルールは、回路デバイスまたはラインが好ましくない形で相互作用しないように、回路デバイス(ゲート、コンデンサ等)、または相互接続ラインの間の間隔の許容値を定める。設計ルールの制約は、典型的には「限界寸法」(CD)と呼ばれる。回路の限界寸法は、ラインの最小幅、または2つのライン間の最小間隔と定義づけることができる。したがって、CDは、設計回路の全体的なサイズおよび密度を決定づける。
勿論、集積回路の製作における目標の1つは、(マスクを介して)ウェハ上に本来の回路設計を忠実に再現することである。他の目標は、半導体ウェハのスペースをできるだけ多く利用することである。しかし、集積回路のサイズが小さくなってその密度が増加すると、その対応するマスク・パターンのCDが、露光ツールの解像限界に近づく。露光ツールの解像度は、該露光ツールがウェハ上に繰り返し露光することのできる最小限のフィーチャと定義づけられる。現行の露光装置の解像度値は、多くの高度IC回路設計に対してCDを制約している。
回路レイアウトの回路寸法が小さくなり、露光ツールの解像度値に近づくに従って、マスク・パターンと、フォトレジスト層上に現像された実際の回路パターンとの対応性が著しく低下しうる。マスクおよび実際の回路パターンにおける差の程度および量は、回路フィーチャ同士の近接性に依存する。よって、パターン転移の問題は、「近接効果」と呼ばれる。
近接効果という大きな問題を克服するために、マスク・パターンにサブ・リソグラフィ・フィーチャを付加するいくつかの技術が使用されている。サブ・リソグラフィ・フィーチャは、露光ツールの解像度より小さい寸法を有するため、フォトレジスト層に転移することはない。その代わり、サブ・リソグラフィ・フィーチャは、本来のマスク・パターンと相互作用し、近接効果を補償することによって、最終的な転写回路パターンを向上させる。
そのようなサブ・リソグラフィ・フィーチャの例としては、近接効果によって生じるマスク・パターン内のフィーチャ間の誤差を小さくするためにマスク・パターンに付加される、(本願に引用して援用する)米国特許第5,821,014号に開示されているようなスキャッタリング・バーおよびアンチ・スキャッタリング・バーが挙げられる。より具体的には、サブ解像補助フィーチャ、またはスキャッタリング・バーは、光近接効果を補正するための手段として使用され、全体的な処理ウィンドウ(すなわち、フィーチャが、隣接するフィーチャに対して孤立しているか、密に集積されているかにかかわらず特定のCDを有するフィーチャをむらなく印刷する能力)を高めるのに効果的であることが証明された。米国特許第5,821,014号に記載されているように、概して、低密度フィーチャや孤立フィーチャの焦点深度を、これらのフィーチャの付近にスキャッタリング・バーを配置することによって高めることにより光近接補正が行われる。スキャッタリング・バーは、(孤立フィーチャまたは低密度フィーチャ)の有効パターン密度を変化させて密度を高めることにより、孤立または低密度フィーチャの印刷に伴う望ましくない近接効果を無効にするように機能する。しかし、スキャッタリング・バー自体はウェハ上に印刷されないことが重要である。
SBを挿入する余地のない中間的なピッチのフィーチャ・ピッチについては、光近接補正(OPC)の典型的な方法は、印刷フィーチャ幅が目的の幅に近づくようにフィーチャ・エッジを調整する(またはバイアスを加える)ことである。サブ解像フィーチャおよび/またはフィーチャ・バイアスを使用することで光近接効果を最小にする効果が得られるようにするためには、所望の目標を達成したければ、マスク設計および印刷処理に関して相当の知識を有するとともに相当の経験を有するオペレータが、サブ解像フィーチャおよび/またはフィーチャエッジの調整(バイアス)を含むようにマスク設計を修正する必要がある。実際、経験豊かなオペレータがこの仕事を行う場合であっても、サブ解像フィーチャを適正に配置して所望の補正を得るために、「試行錯誤」というプロセスを実施することがしばしば必要である。これは、一部に、OPCルールは、最適なソリューションがイメージング・システムの照明設定、レジストのタイプ、ならびに他の処理要因に応じて異なるという点において普遍的でないためである。かくして、マスク修正を繰り返した後にシミュレーションを繰り返すことになる試行錯誤プロセスは、時間と費用のかかるプロセスになるといえる。
よって、OPC技術を含むようにマスク設計を修正する場合に典型的に実施される時間および費用のかかる試行錯誤プロセスの必要性をなくするとともに、効果的な結果を得るために経験豊かなマスク設計者がプロセスに関与する必要性をなくする、所定のマスク設計にOPC技術を適用するための一連のルールを自動的に作成する方法が必要とされる。
上述の要件を解決するために、本発明の目的は、OPC技術の適用を判断するために従来利用されていた試行錯誤プロセスの必要性をなくするとともに、経験豊かなマスク設計者が設計プロセスに関与する必要性をなくするために、光近接補正技術をレチクル設計に自動的に適用することを可能にする一連のルールを作成する方法を提供することである。
より具体的には、本発明は、複数のフィーチャを含むレチクル設計に光近接補正技術を自動的に適用するのに利用されるルール群を生成する方法に関する。この方法は、所定の照明設定に対して複数のフィーチャにスキャッタリング・バー補助フィーチャを加えるための第1のルール群を生成するステップと、前記所定の照明設定に対して複数のフィーチャにバイアスを加えるための第2のルール群を生成するステップと、第1のルール群および第2のルール群を含むルックアップ・テーブルを形成するステップとを含む。
さらに、本発明は、複数のフィーチャを含むレチクル設計に光近接補正技術を自動的に適用する方法に関する。この方法は、(1)複数のフィーチャにスキャッタリング・バー補助フィーチャを加えるための第1のルール群を生成するステップと、(2)複数のフィーチャにバイアスを加えるための第2のルール群を生成するステップと、(3)第1のルール群および第2のルール群を含むルックアップ・テーブルを形成するステップと、(4)ルックアップ・テーブルに含まれる第1のルール群および第2のルール群により複数のフィーチャの各々を解析して、第1のルール群および第2のルール群のいずれかが所定のフィーチャに適用可能であるかどうかを判断するステップとを含む。第1のルール群および第2のルール群のいずれかが所定のフィーチャに適用可能である場合は、適用可能なルール(第1のルールと第2のルールの両方が適用可能な場合はその両方)に従って所定のフィーチャを修正する。
以下により詳細に説明されるように、本発明は、従来技術に比べて大きな利点を提供する。より重要なこととして、本発明の方法は、OPC技術をどのようにマスク設計に適用させるかを判断するのに、費用と時間のかかる大規模な試行錯誤プロセスを実施する必要性をなくする。さらに、本発明は、マスク設計へのOPC技術の適用に経験豊かなマスク設計者が関与する必要性をなくする。
本発明のさらに他の利点は、本発明の例示的な実施例についての以下の詳細な説明を読むことにより、当業者なら理解するであろう。
本文では、ICの製造における本発明の使用について具体的に記載されているが、本発明は他の多くの用途を有することを明確に理解すべきである。例えばフォトマスクパターン補正およびフォトレジスト・モデリング、ならびにウェハ・エッチング・パターン・モデリング、また一般的に、集積光学系、磁気領域メモリのための誘導および検出パターン、液晶ディスプレイ・パネル、薄膜磁気ヘッドなどの二次元パターン補正用途に本発明を採用することができる。そのような代替的な用途の説明のなかで、本文における「レチクル」、「ウェハ」または「ダイ」という用語は、それぞれ「マスク」、「基板」および「ターゲット部分」といったより包括的な用語に置き換えられることを当業者なら理解するであろう。
本明細書において、「放射線」および「ビーム」という用語は、紫外線(例えば365、248、193、157または126nmの波長を有する)およびEUV(例えば5から20nmの範囲の波長を有する極紫外線)を含むすべての種類の電磁放射線を包括するように用いられる。
本明細書に採用されているマスクという用語は、基板のターゲット部分に作成されるパターンに対応した、パターン付けされた断面を入射放射ビームに付与するのに使用できる一般的なパターニング手段を示すものとして広く解釈することができ、「光弁」という用語もこの意味に使用されうる。従来的なマスク(透過または反射、バイナリ、移相、ハイブリッドなど)に加えて、他のパターニング補正目的の例としては以下のものが挙げられる。
(1)プログラム可能なミラー・アレイ
そのようなデバイスの例としては、粘弾性の制御層および反射表面を有するマトリックス・アドレス指定が可能な表面が挙げられる。そのような装置の背後にある基本原理は、(例えば)反射表面のアドレス指定された領域は、入射光を回折光として反射するのに対して、非アドレス指定領域は入射光を非回折光として反射するというものである。適切なフィルタを使用して、前記非回折光を反射ビームから濾去し、背後に回折光のみを残す。このようにして、マトリックス・アドレス指定可能な表面のアドレス・パターンに従ってビームがパターン付けされる。好適な電子手段を使用して、必要なマトリックス・アドレス処理を行うことができる。そのようなミラー・アレイに関するより詳細な情報は、例えば、本願に引用して援用する米国特許第5,296,891号および米国特許第5,523,193号から収集することが可能である。
(2)プログラム可能なLCDアレイ
そのような構造体の例は、本願に引用して援用する米国特許第5,229,872号に記載されている。
以下の詳細な説明および添付の概略図を参照することによって、本発明とともに、そのさらなる目的および利点をより明確に理解することができる。
本発明によれば、印刷性能を向上させるためにOPC技術を含むようにマスク設計をどのように修正すべきかを自動的に定めるための一群のルール(OPCルール群と称する)を生成するための方法が開示される。そのようなOPC技術としては、スキャッタリング・バー補助フィーチャ、フィーチャ・バイアスおよびセリフ配置などが挙げられるが、それらに限定されない。以下に説明するように、所定の照明設定に対してOPCルール群が一旦形成されれば、いかなるレチクル設計も、そのOPCルール群に基づくOPC技術を含むように自動的に修正されることができる。よって、OPC技術を含むようにマスクを修正するために、マスク設計毎に試行錯誤配置を行う必要がなくなる。しかし、照明設定またはレジスト処理が変更されるたびに、新たなOPCルール群を生成する必要がある。
図1は、本発明による、OPCルール群を生成するための方法の例示的な実施例を示すフローチャートである。全体として、本発明のルール生成プロセスは、基本的に3つの主要ステップを含む。第1は、レチクル内のフィーチャに対するスキャッタリング・バー補助フィーチャの最適な位置を決定するルールを計算することである。第2のステップは、隣接フィーチャまたは補助フィーチャに対する所定のフィーチャの位置に基づいて、フィーチャに対するフィーチャ・バイアスの量を決定するルールを決定することを含む。最後のステップは、ライン末端補正を決定するルールを計算することである。本発明の本実施例では、前述のOPC技術の適用を決定するためのルールの生成について記載されているが、本発明をそれに限定することを意図するものではないことに留意されたい。本明細書に開示する手法を利用して、さらなるOPC技術をルールに具体化することが可能である。
孤立したフィーチャに対してスキャッタリング・バーの配置を決定するルールを生成することを含む、ルール生成方法における第1のステップに関して、そのようなフィーチャの周囲へのスキャッタリング・バーの配置は、非常に大きな自由度で行うことが可能である。「孤立フィーチャ」を定める経験則は、最も近い近隣フィーチャが約7* /(NA・(1+ outer)以上(ただし、NAは開口数、λはイメージング光の波長、σはアウタ・シグマまたは部分コヒーレンスを表す)である場合にそのフィーチャを孤立フィーチャと見なすものであることに留意されたい。フィーチャに対するスキャッタリング・バーの最適位置は、レジスト処理に関係なく、光学的シミュレーションを実施することによって決定することが可能である。
孤立フィーチャの周囲にスキャッタリング・バーを付加することによって、その孤立フィーチャに対する焦点深度(DOF)を改良し、このDOFの改良は、特定範囲内のスキャッタリング・バーの配置の変化にさほど敏感ではないことに留意されたい。しかし、露出寛容度(EL)は、スキャッタリング・バーの配置の変化に敏感である。よって、図2aに示すように、主要フィーチャ空中イメージの対数勾配が最大値になる位置にスキャッタリング・バーを配置することが好ましい。図2aを参照すると、主要フィーチャ120は、主要フィーチャの近傍のそれぞれの側に配置された2つのスキャッタリング・バー122を有する。前述したように、主要フィーチャ120に最も近いスキャッタリング・バー122は、主要空中イメージ対数勾配が最大になる、主要フィーチャからの距離に配置される。図2bは、図2aのパターンに対応する空中イメージを示す図である。よって、与えられた例では、主要フィーチャ120と、それに隣接するスキャッタリング・バー122との距離は、図2bの矢印「X」によって示されるように約540nmである。第2のスキャッタリング・バー(すなわち、図2aに示されるように距離d2だけ離れたスキャッタリング・バー)は、第2の最大値に位置づけられることになることに留意されたい。
中間ピッチ構造については、スキャッタリング・バーの配置に関する自由度は、フィーチャ間のピッチに依存する。中間ピッチは、隣接する主要フィーチャの間隔が限定されているために、単一の(中央の)スキャッタリング・バーのみが適用されうるピッチと見なされることに留意されたい。周囲のピッチが禁止ピッチ(すなわち、禁止ピッチは、特定の照明条件で得られる露出寛容度が著しく低下するピッチ値に対応する)の二倍である構造については、スキャッタリング・バーの挿入によって露出寛容度が低下しうるのに対して、DOFは向上されることに留意されたい。そのような場合には、スキャッタリング・バーを挿入すべきか否かは、本来の設計データがそのような構造を既に含んでいたかどうかによって決まる。最終的に、知られているように、典型的に狭い間隔で配置されているフィーチャ(すなわち高密度ピッチ)については、スキャッタリング・バーは利用されない。経験則として、中央スキャッタリング・バーを設計に挿入することが可能な最小ピッチは、ピッチが「1.2(2×設計上の最小間隔)+フィーチャ幅+スキャッタリング・バーの幅」に等しいか、それより大きい場合である。前述の経験則は、スキャッタリング・バーの印刷に関するあるレベルの限界を規定する。しかし、シミュレーションを利用して、所定の処理条件のもとでスキャッタリング・バーが印刷されないことを検証する必要がある。
再び図1を参照すると、スキャッタリング・バーを配置するためのルールを定める方法がステップ10からステップ12に示されている。具体的には、ステップ10において、イメージング処理に利用する照明の種類がユーザによって定められる。そのような照明としては、四極子型、ダイポール型および環状型などが挙げられるが、それらに限定されない。照明が定められると、例えば、一対のスキャッタリング・バーを周囲に配置した孤立した主要フィーチャを含む試験構造に対して光学的シミュレーション(ステップ11)が実施される。空中イメージが定められると、スキャッタリング・バーの最適な配置を特定することは比較的単純なプロセスである(ステップ12)。例えば、上述の1つの技術は、フィーチャの空中イメージの対数勾配が最大値になる位置にスキャッタリング・バーを配置するものである。ユーザは、スキャッタリング・バーがフィーチャ間に配置される前に、フィーチャ間に必要な最小ピッチを定めることもできる。勿論、所定の照明に対するスキャッタリング・バーの最適な配置を決定する他の方法も可能である。ステップ12の最終結果は、ステップ10において定められた所定の照明に対するスキャッタリング・バーの配置について、ピッチが十分な間隔を有するフィーチャに対するスキャッタリング・バー光学的配置を決定する一群のルールである。特定の実施例において、得られるルールは、スキャッタリング・バーが、所定のピッチ間隔で存在するフィーチャ間に配置されるかどうかを定めるものである。
本発明の本実施例において、スキャッタリング・バーの幅は、主要フィーチャのサイズに応じて固定されることに留意されたい。例として、130nmの技術では、スキャッタリング・バーの幅は約80nmになる。
具体的には、図3に示す表1に示されるように、スキャッタリング・バーの配置を決定するルール群は、フィーチャ間のピッチに基づいてスキャッタリング・バーをマスク内に配置する時と位置とを定める。例えば、表1に示される例示的なデータを参照すると、220から235nmのピッチについては、スキャッタリング・バーを利用しない。同様に、600から612nmのピッチについても、スキャッタリング・バーを利用しない。しかし、972から1205nmのピッチについては、幅が80nmの単一のスキャッタリング・バーをフィーチャのエッジから248nmの距離のスキャッタリング・バーに隣接するように配置する。最後に、1492nm以上のピッチについては、2つのスキャッタリング・バーをフィーチャのエッジに隣接するように配置し、第1のスキャッタリング・バーをフィーチャのエッジから248nmの距離に配置し、第2のスキャッタリング・バーをフィーチャのエッジから508nmの距離に配置し、どちらのスキャッタリング・バーも80nmの幅を有するものとする。
図3に示す表1において、「間隔下限」および「間隔上限」欄は、最も近い主要フィーチャのエッジ間の間隔(距離)を表すことに留意されたい。「グロー(Grow)」欄は、(所定のピッチ範囲内にある)フィーチャのエッジに加えられるバイアスを表す。グロー欄におけるマイナスの値は、フィーチャ間の間隔が縮小する(すなわち、フィーチャが拡大する)ことを示す。「CS」は、2つのフィーチャ間の間隔の中央に位置する中央スキャッタリング・バーを表す。「SS」は、側方スキャッタリング・バーを表す。中央スキャッタリング・バーを利用するときは、散乱(スキャッタリング)はフィーチャ間の間隔の中間に配置されるため、スキャッタリング・バーの位置「SB Pos」を指定する必要がないことに留意されたい。
スキャッタリング・バーの配置ルールが決定されると、処理における次のステップは、イメージされるレチクルに含まれるフィーチャのバイアスを決定する一群のルールを生成することである。言い換えれば、主要フィーチャを最適にバイアスする一群のルールを生成する。知られているように、所定のフィーチャに加えられるバイアスの量は、周囲の構造、ならびにレチクルをイメージングするのに利用されているレジストおよび処理に依存する。本発明以前には、典型的には、多数の構造体をイメージングし、次いで得られるウェハを検査することにより必要なバイアスを判断することによって、必要なバイアスの決定が成されていた。対照的に、本発明によれば、異なる構造体に対する主要フィーチャ・バイアスの量は、小規模な実験データの集合体を利用して補正される、イメージング・システムおよびレジストの性能を示すモデルから確実に決定される。フォトリソグラフィ処理(すなわち、光イメージングとレジスト応答)を補正するために利用されるモデルは、物理的モデルまたは経験的モデルでありうることに留意されたい。
物理的モデルは、空中イメージング(すなわち光強度分布)から潜像イメージング(すなわち化学強度分布)、そして最終現像イメージングまでの連続したシミュレーション処理ステップに基づく。そのような物理的モデルは、露光後ベーキング処理時における化学反応速度および物質拡散に対するシミュレーション、ならびにレジスト現像に対するシミュレーションを含む。したがって、経験的モデルに比べて、そのような物理的モデルを用いた場合のシミュレーション速度は遅くなる。シミュレーションの精度は、モデル自体と、実験データから得られたパラメータとに左右されることに留意されたい。
対照的に、経験的モデルは、全体として処理を考慮しており、この処理は、全体的にイメージング処理を表す機能によって特徴づけられる。この機能は、レチクルパターンの二次元バイナリ画像をバイナリ・レジスト現像パターンに変換するように動作する。経験的モデルの数学的根拠により、物理的モデルに比べるとシミュレーション速度が著しく速い。本発明の方法は、上述のモデルのいずれにも限定されないことに留意されたい。実際、厳密なフィーチャ・バイアス基準を与えることが可能な任意のモデルを本発明の手法に取り入れることが可能である。
再び図1を参照すると、ステップ13から16は、フィーチャのバイアスを規定するルール群の生成に関連するステップを示す。第1のステップ(ステップ13)は、選択されたフィーチャの小規模な集合体を含む試験レチクルを生成するとともに、実際の製造レチクルをイメージングするときに利用する照明設定を用いて、基板上に試験レチクルを結像するものである。試験レチクルをイメージングするときに実際のレチクルをイメージングするのに利用する同一の照明設定を用いる必要があることに留意されたい。選択されたフィーチャの数のなかには、様々なピッチ、好ましくは実際のレチクルに存在することが期待されるピッチが含まれるものとする。例えば、試験レチクル上のフィーチャとしては、密に配置されたフィーチャ、半孤立フィーチャ、孤立フィーチャ、ならびにライン・エンドおよびエルボなどを挙げることができる。試験レチクル上の選択フィーチャが印刷されると、基板上にイメージングされる選択フィーチャの実際の寸法を求めるために選択フィーチャの測定が行われる。言い換えれば、選択フィーチャの限界寸法測定が行われる(ステップ14)。基板上にイメージングされた選択フィーチャの測定は、例えば、トップダウン走査型電子顕微鏡(SEM)、または断面限界寸法(CD)顕微鏡を利用することによって行うことができる。
方法の次のステップ(ステップ15)では、イメージング・システムとレジストの複合的な応答を正確に表すOPCモデルを展開することが必要になる。これは、本来の試験レチクルと、ステップ14において得られた試験レチクルのイメージング結果との差を比較し、本来の設計と結果として得られた設計との差を正確に表す関数を生成することによって達成することができる。この関数は、所定のイメージング・システムおよびレジストの印刷性能を規定する。関数が定められると、イメージング・システムまたはレジストによる性能のばらつきを補償するために、レチクルに含まれるフィーチャのバイアスを調整することが可能である。言い換えれば、関数(すなわちモデル)が生成されると、イメージング・システムおよびレジスト性能が、数式として効果的に定められる。次いで、この式を利用して、レチクルに含まれるフィーチャに必要とされるバイアスを規定する一群のルール(すなわちOPCルール群)を決定する。特定の実施例において、補正モデルが生成されると、一連の様々なフィーチャ・ピッチをこのモデルで処理して、様々なピッチに対するバイアス・ルールを生成する。
イメージング・システムおよびレジストの性能を表すためのそのような関数またはモデルは、システム擬似強度関数、すなわちSPIFで、以下の式で表すことができる。

ただし、
は、補正および最適化される重み係数である。
M(x、y)は、マスク透過関数である。
Ψ(x、y)は、光学イメージング・システムを表すように選択されたバイアス関数、例えば理論的光学システムの固有関数の集合である。
x、yは、ウェハ・パターンの位置を表す。
*は、畳み込み演算子である。
本発明によれば、試験レチクル上に含まれるターゲット設計と、試験レチクルをイメージングすることによって得られた実際の結果との差を比較することによってSPIF関数(すなわちOPCモデル)が定められると、所定のイメージング・システムおよびレジストの印刷性能が把握される。次いで、OPCモデルを利用して、所定のレチクル設計に含まれうる多くのフィーチャに対するバイアス・ルールを生成する(ステップ16)。したがって、試験パターンのごく小さなサンプルから、サイズおよびピッチの異なる多くのフィーチャに対するバイアスを定めるルール群を生成することが可能である。
ルール群を生成する1つの方法を以下に記載する。第1のステップ(1)は、例えば5nmから10nmの様々なピッチを有する、ソフトウェア・プログラムに対して内的な一連の試験構造体を生成するものである。次いで、ステップ(2)は、最も密なピッチ構造(すなわち最小ピッチ)から始まって、補正モデルを使用して、ステップ(1)で生成した任意の所定の試験構造に対する必要なバイアス限界(最低バイアス、最高バイアス)を計算し、それによって「最低バイアス<=バイアス<=最高バイアス>となるバイアスを加えると、構造体の印刷寸法が所定の範囲内(すなわち、ターゲットCD−許容CD公差と、ターゲットCD+許容CD公差との間)におさまるようになる。許容CD公差は、ユーザが定めることができ、主要フィーチャ・サイズの10%が代表値となる。ターゲットCDおよび許容CD公差はすべての構造に共通であるのに対して、最低バイアスおよび最高バイアスは構造固有のものである(すなわち、所定のピッチの構造は、どれもそれ独自の最低バイアスおよび最高バイアス値を有している)。ステップ(3)において、ステップ(1)で生成したすべての試験構造に対するすべての最低バイアスおよび最高バイアス値の計算を終了した後に、同様のバイアス条件を有する様々なピッチを単一のルールにまとめるための分類ステップを実施する。例えば、近接する3つのピッチ構造、すなわち620nm、630nmおよび640nmのピッチ構造が存在し、バイアス限界をそれぞれ(4、8)、(5、9)および(6、10)とすれば、これら3つのピッチに対する共通の限界を(6、8)に設定し、ピッチが620nmから640nmの構造に対するルールにおける共通のバイアスとして、この共通限界の平均である7を使用することが可能である。
重要なこととして、設計に含まれる様々な範囲のピッチおよびフィーチャ・サイズに対するバイアス・ルールを生成するときは、スキャッタリング・バーの配置がバイアス条件に影響するため、ステップ12で計算したルール群によって定められるスキャッタリング・バーの配置を考慮に入れる。言い換えれば、バイアス・ルールを計算するときは、所定のピッチに対してスキャッタリング・バーを設計に加えるのであれば、所定のピッチ範囲内のフィーチャに対するバイアス条件を計算する前にスキャッタリング・バーを設計に加える。ステップ16の最終結果は、実際の設計に利用されることが期待される様々なピッチ範囲に対するフィーチャのバイアスを規定する一群のルールである。
具体的には、再び図3の表1を参照すると、本実施例において、ここで得られるバイアスを規定するルール群は、ピッチ間隔毎に、マスク内の主要フィーチャをいつ、どのようにバイアスするかを定めるものである。上述したように、「間隔下限」から「間隔上限」までは所定のピッチを示し、「グロー」は、所定のピッチ範囲内のフィーチャに対して加えられるバイアスを示し、「SB1」は、所定のピッチ範囲内で利用される第1の散乱の所定のタイプを示し、「SB1 pos」は、フィーチャエッジに対する第1のスキャッタリング・バーの位置を示し、「SB1サイズ」は、第1のスキャッタリング・バーのサイズを示し、「SB2」は、所定のピッチ範囲内で利用される第2の散乱の所定のタイプを示し、「SB2 pos」は、フィーチャエッジに対する第2のスキャッタリング・バーの位置を示し、「SB2サイズ」は、第2のスキャッタリング・バーのサイズを示す。バイアス・ルールおよびスキャッタリング・バー配置ルールの生成が完了すると、方法における最終ステップにおいて、例えば図3に示すルックアップ・テーブルの形でルールをメモリに記憶する(ステップ17)。
この方法における付加的になステップとして、オペレータは、シミュレーション・ツールまたは実験試験を利用することにより、先述のOPCルール群に対する追加的な検証を実施することができることに留意されたい。追加的な検証は、OPCルールにより、許容差に関する規定の仕様の範囲内でフィーチャを印刷させるOPCが生成されていることを検証する役割を担う。勿論、必要であれば、オペレータは、OPC性能を最適化することが必要な場合にルール群に小規模な調整を加えることが可能である。ルール群が検証されると、オペレータは、OPCフィーチャを含むマスク設計を自動的に提供するために、そのルール群を利用して、任意の所定のマスクに対する設計データを修正することが可能である。
前述の方法の変形形態において、本発明は、レチクル設計におけるライン・エンドの処理を規定するルール群をも生成する。言い換えれば、ライン・エンドを修正して、印刷処理時におけるその短縮を補償する方法を指示するルール群である。知られているように、ライン・エンドに対する可能な修正は、ラインを延ばすことやセリフを追加することなどを含む。
図4を参照すると、バイアス・ルールの生成と同様に、ライン・エンド・ルール生成方法における第1のステップ(ステップ18)は、ライン・エンド構造体の小規模な集合体を含む試験レチクルを生成すること、および実際のレチクルを結像する(ステップ19)ときに用いる照明設定を利用して基板上に試験レチクルを結像することである。試験レチクルは、近隣フィーチャに対する間隔が異なり、幅が異なり、さらにまたX軸、Y軸、45°の軸および135°の軸に沿って変化するライン・エンド・フィーチャを含むことに留意されたい。勿論、バイアス・ルールの生成に関連する試験レチクル上にライン・エンド試験構造を含めることも可能である。試験レチクル上のライン・エンドが印刷されると、ライン・エンドの実際の寸法を求めるために、選択フィーチャの測定が行われる。基板上にイメージされたライン・エンドの測定は、例えば、トップダウン走査型電子顕微鏡(SEM)、または断面限界寸法(CD)顕微鏡を利用することによって行うことができる。
その後、ステップ15に関して上述したのと同様に、ステップ20において、ライン・エンドに関するイメージング・システムとレジストの複合的な応答を正確に表すOPCモデルが生成される。この場合も、これは、本来の試験レチクルと、ステップ19で得られた試験レチクルのイメージング結果との差を比較し、本来の設計と得られた設計との差を正確に示す関数を生成することによって達成されうる。上記SPIF関数は、ライン・エンド短縮に関する性能を示すのにも利用することができる。関数が定められると、イメージング・システムまたはレジストによる性能のばらつきを補償するために、レチクルに含まれるライン・エンドを調整することが可能である。言い換えれば、次いで、その関数を利用して、レチクルに含まれるフィーチャに対するライン・エンド補償を規定する一群のルールを決定する(ステップ21)。次いで、それらのルールをメモリに記憶する(ステップ22)。ライン・エンド解析を行うのであれば、本来の試験レチクルは、試験フィーチャとライン・エンドの両方を含むことができ、バイアスおよびライン・エンド性能に関するシステムおよびレジストの性能を示すのに、SPIF関数のみを生成すればよいことに留意されたい。
すべてのルールが生成されると、前述のように、それらのルールをメモリ内のファイルに整理し、特定の実施例では、所定のピッチ範囲毎に、バイアス調整、およびスキャッタリング・バー条件(および該当する場合はライン・エンド調整)を定める。したがって、それらのルールは、本質的に、所定のピッチ内の各フィーチャをどのように修正できるかを規定するルックアップ・テーブルを形成する。このルックアップ・テーブルが生成された結果として、所定のレチクル設計にOPCを適用する処理を、簡単な自動化された方法で実施することが可能になる。この処理は、図5に記載の例示的なフローチャートに示されている。
ここに示されるように、方法における第1のステップ(ステップ50)は、レチクル設計をデータ形式で得るものである。GDSIIストリーム(商標)は、半導体業界における1つの共用データ形式である。しかし、マスク設計を表すことが可能な他の任意の好適なデータ形式を利用することもできる。次に、設計内の所定のフィーチャのピッチを決定するためにレチクル設計内の各フィーチャを解析し(ステップ51)、次いで、該当する場合には、そのピッチに基づいて、(図4に示すように)ルールを含むOPCテーブルにおいて対応するピッチを特定し、バイアス条件、および表に記載された所定のピッチに対するスキャッタリング・バーに従ってフィーチャ設計を修正する(ステップ52および53)。設計内のすべてのフィーチャが解析されるまでこの処理を続行し(ステップ54および55)、必要な場合は修正する。設計内に含まれる修正済みフィーチャは、印刷されるレチクルを表し、そのような補正を必要とするすべてのフィーチャにOPCが適用される。したがって、上述の方法でOPCルールが生成されると、レチクル設計を自動的に修正して、マスク設計者からのさらなる入力を伴わずにOPC技術を含めることが可能である。
本発明の方法の適用性および効果は、実験的試験を介して検証されており、その結果が図6および図7に示されている。図8は、本発明に従って、レチクルに適用されたライン・エンド補正の結果を示す図である。具体的には、図8は、補正モデル予測と実験画像との差を示す図である。領域81(黒色領域)は、モデルが過小予測した場合を示し、領域82(白色領域)は、モデルが過大予測した場合を示す。
上述したように、本発明は、従来技術に比べて大きな利点を提供する。最も重要なこととして、本発明の方法は、OPC技術をマスク設計に適用するために費用と時間のかかる大規模な試行錯誤プロセスを実施する必要性をなくす。さらに、本発明は、経験豊かなマスク設計者が、マスク設計に対するOPC技術の適用に関与する必要性をなくす。
図9は、本発明の方法に関して使用するのに適したリソグラフィ投影装置を概略的に示す図である。この装置は、
放射線の投影ビームPBを供給する放射線システムであって、この具体的な場合において、放射線源LAをも含んでいる放射線システムEx、ILと、
マスクMA(例えばレチクル)を保持するためのマスク・ホルダが設けられ、且つアイテムPLに対してマスクを正確に配置するための第一の位置決め手段に接続されている第1のオブジェクト・テーブル(マスク・テーブル)MTと、
基板W(例えばレジスト塗布シリコン・ウェハ)を保持するための基板ホルダが設けられ、且つアイテムPLに対して基板を正確に配置するための第2の位置決め手段に接続されている第2のオブジェクト・テーブル(基板テーブル)WTと、
マスクMAの照射部分を基板Wの(例えば1つまたは複数のダイを含む)ターゲット部分C上に結像(イメージング)するための投影システム(「レンズ」)PL(例えば屈折、反射または反射屈折システム)とを有している。
ここに示されるように、この装置は透過型である(すなわち、透過マスクを有する)。しかし、一般に、例えば(屈折マスクを備えた)屈折型の装置であってもよい。あるいは、装置は、マスクを使用する代わりに他の種類のパターニング手段を採用することもでき、その例としては、プログラム可能なミラー・アレイまたはLCD行列が挙げられる。
放射線源LA(例えば水銀ランプまたはエキシマ・レーザ)は放射線のビームを生成する。このビームは、例えば、直接、またはビーム拡大器Exの如きコンディショニング手段を横切った後で照明システム(照明装置)に供給される。照明装置ILは、ビームの強度分布の外的かつ/または内的な半径方向の広がり(それぞれ、一般に外σおよび内σと称する)を設定する調整手段を含むことができる。また、照明装置ILは、一般に、積算器INやコンデンサCOの如き他の様々なコンポーネントを含む。このように、マスクMAに衝突するビームPBは、その断面において、所望の均一性および強度分布を有する。
図9に関して、放射線源LAは、(例えば、放射線源LAが水銀ランプの場合に多く見られるように)リソグラフィ投影装置のケース内に配置することもできるが、リソグラフィ投影装置から離して配置し、そこから生成される放射線ビームを(例えば好適な誘導ミラーを利用して)装置に導入するようにしてもよい。後者のシナリオは、放射線源LAが(例えばKrF、ArFまたはFレージングに基づく)エキシマ・レーザである場合に多く見られる。本発明は、これらのシナリオの両方を包括する。
その後、ビームPBは、マスク・テーブルMT上に保持されるマスクMAを横断する。ビームPBは、マスク間を横切って、レンズPLを通過し、レンズPLは、ビームPBを基板Wのターゲット部分C上に集める。それぞれ異なるターゲット部分CをビームPBの経路に配置するために、第2の位置決め手段(および干渉測定手段IF)を利用して、基板テーブルWTを正確に移動させることができる。同様に、例えばマスク・ライブラリからマスクMAを機械的に取り出した後、または走査時に、第1の位置決め手段を使用して、ビームPBの経路に対してマスクMAを正確に配置することができる。一般に、オブジェクト・テーブルMT、WTの移動は、図9に明確に示されていない長行程モジュール(大雑把な位置決め)および短行程モジュール(繊細な位置決め)を利用して実現されることになる。しかし、(ステップ・アンド・スキャン・ツールとは異なる)ウェハ・ステッパの場合は、マスク・テーブルMTを単に短行程アクチュエータに接続するか、または固定すればよい。
ここに示されるツールは2つの異なるモードで使用できる。すなわち、
(1)ステップ・モードでは、マスク・テーブルMTを本質的に静止状態に保ち、マスク・イメージ全体をターゲット部分C上に一挙に(すなわち単一の「フラッシュ」で)結像する。次いで、異なるターゲット部分CにビームPBを照射できるようにWTをxおよび/またはy方向にシフトさせる。
(2)スキャン・モードでは、所定のターゲット部分Cを単一の「フラッシュ」で露光しない点を除いては、本質的に同じシナリオが適用される。ただし、投影ビームPBにマスク・イメージ上を走査させるように、マスク・テーブルMTは所定の方向(いわゆる「走査方向」で、例えばy方向)に速度νで移動可能である。それと並行して、基板テーブルWTは、同方向または反対方向に速度V=Mν(ただし、MはレンズPLの倍率(典型的には、M=1/4または1/5である)で同時に移動する。このように、解像度を低下させる必要なく比較的大きなターゲット部分Cを露出することができる。
本発明の特定の具体的な実施例を開示したが、本発明を、その主旨および本質的な特徴から逸脱することなく他の形式で具体化できることに留意されたい。したがって、本実施例は、すべての点において、限定的なものではなく例示的なものと見なされ、本発明の範囲は添付の請求項によって指定されるため、請求項と同等の意味および範囲に含まれるすべての変更はそこに包括されるものとする。
本発明に従って設定されるOPCルールを生成するための方法の例示的な実施例を示すフローチャート。 主要フィーチャに隣接するスキャッタリング・バーの例示的な配置を示す図。 図2aの主要フィーチャに対応する空中イメージを示す図。 本発明の方法に従って生成された例示的なOPCルール群を具体化するルックアップ・テーブルを示す図。 ラインおよび補正に関するOPCルール群を生成するための方法の例示的な実施例を示すフローチャート。 本発明による、所定のレチクルにOPCルール群を自動的に適用する例示的な方法を示すフローチャート。 本発明の方法を実証する実験結果を示す図。 本発明の方法を実証する実験結果を示す図。 ラインおよび補正に関する本発明の方法の実験結果を示す図。 本発明の方法とともに好適に使用されるリソグラフィ投影装置を概略的に示す図。

Claims (21)

  1. 複数のフィーチャを含むレチクル設計に光近接補正技術を自動的に適用するために用いるルール群を作成する方法であって、
    所定の照明設定において前記複数のフィーチャにスキャッタリング・バー補助フィーチャを適用するための第1のルール群を、シミュレーションを用いて作成するステップと、
    前記所定の照明設定において前記複数のフィーチャにバイアスを適用するための第2のルール群を、印刷性能を表すモデルを用いて作成するステップと、
    前記第1のルール群および前記第2のルール群を含むルックアップ・テーブルを形成するステップとを含み、
    前記印刷性能を表すモデルが、下記式;
    :補正および最適化される重み係数、
    M(x、y):マスク透過関数、
    Ψ (x、y):光学イメージング・システムを表すように選択されたバイアス関数、
    x、y:ウェハ・パターンの位置、
    *:畳み込み演算子、
    に示すシステム擬似強度関数(SPIF)で表される、
    方法。
  2. 前記第1のルール群を作成するステップが、
    前記レチクルをイメージするために用いられる一組の照明設定を規定するステップと、
    前記一組の照明設定に基づいて、ピッチの異なる複数のラインの光学的シミュレーションを実行するステップと、
    前記照明設定における前記複数のラインのイメージングを最適化するように、前記複数のラインに対する前記スキャッタリング・バーの最適位置を決定するステップと、
    前記スキャッタリング・バーの前記最適位置を記録するステップと
    を含むことを特徴とする請求項1に記載の複数のフィーチャを含むレチクル設計に光近接補正技術を自動的に適用するために用いるルール群を作成する方法。
  3. 前記第2のルール群を作成するステップが、
    一組の選択された試験構造およびレジストを含む試験レチクルを作成するステップと、
    前記照明設定、および前記レチクルをイメージするために用いられるイメージング・システムを用いて、基板上に前記試験レチクルをイメージするステップと、
    前記基板上にイメージされた前記一組の選択試験構造の限界寸法を測定するステップと、
    前記一組の選択試験構造と、イメージされた一組の選択試験構造との差に基づいて前記イメージング・システムおよび前記レジストの印刷性能を表すモデルを作成するステップと、
    前記モデルを利用して、前記複数のフィーチャにバイアスを適用するための前記第2のルール群を規定するステップと
    を含むことを特徴とする請求項1に記載の複数のフィーチャを含むレチクル設計に光近接補正技術を自動的に適用するために用いるルール群を作成する方法。
  4. 前記モデルに基づいて、複数の異なるフィーチャ・ピッチ間隔の各々に対するバイアス要件を規定すること
    を特徴とする請求項3に記載の複数のフィーチャを含むレチクル設計に光近接補正技術を自動的に適用するために用いるルール群を作成する方法。
  5. 複数の異なるフィーチャ・ピッチ間隔の各々に対してスキャッタリング・バー要件を規定すること
    を特徴とする請求項2に記載の複数のフィーチャを含むレチクル設計に光近接補正技術を自動的に適用するために用いるルール群を作成する方法。
  6. 所定のピッチ間隔に対するバイアス要件を規定する際に、該所定のピッチ間隔内におけるスキャッタリング・バーの配置が考慮されること
    を特徴とする請求項4に記載の複数のフィーチャを含むレチクル設計に光近接補正技術を自動的に適用するために用いるルール群を作成する方法。
  7. 前記複数のフィーチャにライン・エンド補正を適用するための第3のルール群を作成すること
    をさらに含む請求項1に記載の複数のフィーチャを含むレチクル設計に光近接補正技術を自動的に適用するために用いるルール群を作成する方法。
  8. 複数のフィーチャを含むレチクル設計に光近接補正技術を自動的に適用する方法であって、
    所定の照明設定において前記複数のフィーチャにスキャッタリング・バー補助フィーチャを適用するための第1のルール群を、シミュレーションを用いて作成するステップと、
    前記所定の照明設定において前記複数のフィーチャにバイアスを適用するための第2のルール群を、印刷性能を表すモデルを用いて作成するステップと、
    前記第1のルール群および前記第2のルール群を含むルックアップ・テーブルを形成するステップと、
    前記ルックアップ・テーブルに含まれる前記第1のルール群および前記第2のルール群によって前記複数のフィーチャの各々を解析し、それによって前記第1のルール群または前記第2のルール群のいずれかが所定のフィーチャに適用可能であるかどうかを決定するステップと
    を含む方法において、
    前記第1のルール群または前記第2のルール群が前記所定のフィーチャに適用可能である場合に、該適用可能なルールに従って前記所定のフィーチャを修正し、
    前記印刷性能を表すモデルが、下記式;
    :補正および最適化される重み係数、
    M(x、y):マスク透過関数、
    Ψ (x、y):光学イメージング・システムを表すように選択されたバイアス関数、
    x、y:ウェハ・パターンの位置、
    *:畳み込み演算子、
    に示すシステム擬似強度関数(SPIF)で表される、
    方法。
  9. 前記第1のルール群を作成するステップが、
    前記レチクルをイメージするために用いられる一組の照明設定を規定するステップと、
    前記一組の照明設定に基づいて、ピッチの異なる複数のラインの光学的シミュレーションを実行するステップと、
    前記照明設定における前記複数のラインのイメージングを最適化するように、前記複数のラインに対する前記スキャッタリング・バーの最適位置を決定するステップと、
    前記スキャッタリング・バーの前記最適位置を記録するステップと
    を含むことを特徴とする請求項8に記載の複数のフィーチャを含むレチクル設計に光近接補正技術を自動的に適用する方法。
  10. 前記第2のルール群を作成するステップが、
    一組の選択された試験構造およびレジストを含む試験レチクルを作成するステップと、
    前記照明設定、および前記レチクルをイメージするために用いられるイメージング・システムを用いて、基板上に前記試験レチクルをイメージするステップと、
    前記基板上にイメージされた前記一組の選択試験構造の限界寸法を測定するステップと、
    前記一組の選択試験構造と、イメージされた一組の選択試験構造との差に基づいて前記イメージング・システムおよび前記レジストの印刷性能を表すモデルを作成するステップと、
    前記モデルを利用して、前記複数のフィーチャにバイアスを適用するための前記第2のルール群を規定するステップと
    を含むことを特徴とする請求項8に記載の複数のフィーチャを含むレチクル設計に光近接補正技術を自動的に適用する方法。
  11. 前記モデルに基づいて、複数の異なるフィーチャ・ピッチ間隔の各々に対するバイアス要件を規定すること
    を特徴とする請求項10に記載の複数のフィーチャを含むレチクル設計に光近接補正技術を自動的に適用する方法。
  12. 複数の異なるフィーチャ・ピッチ間隔の各々に対してスキャッタリング・バー要件を規定すること
    を特徴とする請求項9に記載の複数のフィーチャを含むレチクル設計に光近接補正技術を自動的に適用する方法。
  13. 所定のピッチ間隔に対するバイアス要件を規定する際に、該所定のピッチ間隔内におけるスキャッタリング・バーの配置が考慮されること
    を特徴とする請求項11に記載の複数のフィーチャを含むレチクル設計に光近接補正技術を自動的に適用する方法。
  14. 前記複数のフィーチャにライン・エンド補正を適用するための第3のルール群を作成すること
    をさらに含む請求項8に記載の複数のフィーチャを含むレチクル設計に光近接補正技術を自動的に適用する方法。
  15. コンピュータを制御するためのコンピュータ・プログラム製品であって、該コンピュータが、コンピュータによって読み取り可能な記録媒体と、複数のフィーチャを含むレチクル設計に光近接補正技術を自動的に適用するのに用いるルール群を作成するようコンピュータに指示するための、前記記録媒体上に記録された手段とを有しているコンピュータ・プログラム製品において、前記ルール群の作成が、
    所定の照明設定において前記複数のフィーチャにスキャッタリング・バー補助フィーチャを適用するための第1のルール群を、シミュレーションを用いて作成するステップと、
    所定の照明設定において前記複数のフィーチャにバイアスを適用するための第2のルール群を、印刷性能を表すモデルを用いて作成するステップと、
    前記第1のルール群および前記第2のルール群を含むルックアップ・テーブルを形成するステップと
    を含み、
    前記印刷性能を表すモデルが、下記式;
    :補正および最適化される重み係数、
    M(x、y):マスク透過関数、
    Ψ (x、y):光学イメージング・システムを表すように選択されたバイアス関数、
    x、y:ウェハ・パターンの位置、
    *:畳み込み演算子、
    に示すシステム擬似強度関数(SPIF)で表される、
    コンピュータ・プログラム製品。
  16. 前記第1のルール群を作成するステップが、
    前記レチクルをイメージするために用いられる一組の照明設定を規定するステップと、
    前記一組の照明設定に基づいて、ピッチの異なる複数のラインの光学的シミュレーションを実行するステップと、
    前記照明設定における前記複数のラインのイメージングを最適化するように、前記複数のラインに対する前記スキャッタリング・バーの最適位置を決定するステップと、
    前記スキャッタリング・バーの前記最適位置を記録するステップと
    を含むことを特徴とする請求項15に記載のコンピュータ・プログラム製品。
  17. 前記第2のルール群を作成するステップが、
    一組の選択された試験構造およびレジストを含む試験レチクルを作成するステップと、
    前記照明設定、および前記レチクルをイメージするために用いられるイメージング・システムを用いて、基板上に前記試験レチクルをイメージするステップと、
    前記基板上にイメージされた前記一組の選択試験構造の限界寸法を測定するステップと、
    前記一組の選択試験構造と、イメージされた一組の選択試験構造との差に基づいて前記イメージング・システムおよび前記レジストの印刷性能を表すモデルを作成するステップと、
    前記モデルを利用して、前記複数のフィーチャにバイアスを適用するための前記第2のルール群を規定するステップと
    を含むことを特徴とする請求項15に記載のコンピュータ・プログラム製品。
  18. 前記モデルに基づいて、複数の異なるフィーチャ・ピッチ間隔の各々に対するバイアス要件が規定される請求項17に記載のコンピュータ・プログラム製品。
  19. 複数の異なるフィーチャ・ピッチ間隔の各々に対してスキャッタリング・バー要件が規定される請求項16に記載のコンピュータ・プログラム製品。
  20. 所定のピッチ間隔に対するバイアス要件を規定する際に、該所定のピッチ間隔内におけるスキャッタリング・バーの配置が考慮されること
    を特徴とする請求項18に記載のコンピュータ・プログラム製品。
  21. (a)少なくとも部分的に放射線感光材料の層に覆われた基板を設けるステップと、
    (b)イメージング・システムを使用して放射線の投影ビームを供給するステップと、
    (c)マスク上のパターンを使用して、投影ビームの断面にパターンを付与するステップと、
    (d)パターン付けされた放射線のビームを放射線感光材料の層のターゲット部分に投影するステップとを含むデバイス製造方法であって、
    ステップ(c)において、
    所定の照明設定において前記複数のフィーチャにスキャッタリング・バー補助フィーチャを適用するための第1のルール群を、シミュレーションを用いて作成するステップと、
    前記所定の照明設定において前記複数のフィーチャにバイアスを適用するための第2のルール群を、印刷性能を表すモデルを用いて作成するステップと、
    前記第1のルール群および前記第2のルール群を含むルックアップ・テーブルを形成するステップと、
    前記ルックアップ・テーブルに含まれる前記第1のルール群および前記第2のルール群によって前記複数のフィーチャの各々を解析し、それによって前記第1のルール群または前記第2のルール群のいずれかが所定のフィーチャに適用可能であるかどうかを決定するステップとを含む方法であって、
    前記第1のルール群または前記第2のルール群が前記所定のフィーチャに適用可能である場合に、該適用可能なルールに従って前記所定のフィーチャを修正する方法によって前記マスクが形成され
    前記印刷性能を表すモデルが、下記式;
    :補正および最適化される重み係数、
    M(x、y):マスク透過関数、
    Ψ (x、y):光学イメージング・システムを表すように選択されたバイアス関数、
    x、y:ウェハ・パターンの位置、
    *:畳み込み演算子、
    に示すシステム擬似強度関数(SPIF)で表される、
    デバイス製造方法。
JP2003305432A 2002-07-26 2003-07-25 自動光近接補正(opc)ルール作成 Expired - Fee Related JP4102728B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US39857102P 2002-07-26 2002-07-26

Publications (2)

Publication Number Publication Date
JP2004133426A JP2004133426A (ja) 2004-04-30
JP4102728B2 true JP4102728B2 (ja) 2008-06-18

Family

ID=30001001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003305432A Expired - Fee Related JP4102728B2 (ja) 2002-07-26 2003-07-25 自動光近接補正(opc)ルール作成

Country Status (7)

Country Link
US (1) US7124395B2 (ja)
EP (1) EP1385053A3 (ja)
JP (1) JP4102728B2 (ja)
KR (1) KR100583697B1 (ja)
CN (1) CN100570497C (ja)
SG (1) SG120106A1 (ja)
TW (1) TWI292850B (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG137657A1 (en) * 2002-11-12 2007-12-28 Asml Masktools Bv Method and apparatus for performing model-based layout conversion for use with dipole illumination
US20050234684A1 (en) * 2004-04-19 2005-10-20 Mentor Graphics Corp. Design for manufacturability
TWI237746B (en) * 2003-07-23 2005-08-11 Nanya Technology Corp Optical proximity correction method
JP4068531B2 (ja) * 2003-08-20 2008-03-26 株式会社東芝 Opcを用いたパターン寸法の補正方法及び検証方法、マスクの作成方法及び半導体装置の製造方法、並びに該補正方法を実行するシステム及びプログラム
EP1530083A3 (en) * 2003-11-05 2006-03-01 ASML MaskTools B.V. OPC based on decomposition into eigen-functions
DE10353798A1 (de) * 2003-11-13 2005-06-23 Infineon Technologies Ag Verfahren zum Erzeugen eines Abbildungsfehler vermeidenden Maskenlayouts für eine Maske
US7342646B2 (en) * 2004-01-30 2008-03-11 Asml Masktools B.V. Method of manufacturing reliability checking and verification for lithography process using a calibrated eigen decomposition model
DE102004009173A1 (de) * 2004-02-25 2005-09-15 Infineon Technologies Ag Verfahren zur Kompensation der Verkürzung von Linienenden bei der Bildung von Linien auf einem Wafer
JP2007536673A (ja) * 2004-05-09 2007-12-13 メンター・グラフィクス・コーポレーション 見込み欠陥位置同定方法、見込み欠陥位置同定ツール
US7281222B1 (en) * 2004-06-02 2007-10-09 Advanced Micro Devices, Inc. System and method for automatic generation of optical proximity correction (OPC) rule sets
US8304180B2 (en) 2004-09-14 2012-11-06 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
DE102004047263B4 (de) * 2004-09-24 2010-04-22 Qimonda Ag Verfahren zum Erzeugen eines Abbildungsfehler vermeidenden Maskenlayouts für eine Maske
US6996797B1 (en) 2004-11-18 2006-02-07 International Business Machines Corporation Method for verification of resolution enhancement techniques and optical proximity correction in lithography
US7509621B2 (en) * 2005-01-03 2009-03-24 Synopsys, Inc. Method and apparatus for placing assist features by identifying locations of constructive and destructive interference
DE102005003001B4 (de) * 2005-01-21 2009-10-08 Qimonda Ag Verfahren zur Korrektur des optischen Proximity-Effektes
DE102005003905B4 (de) * 2005-01-27 2007-04-12 Infineon Technologies Ag Anordnung zur Projektion eines Musters in eine Bildebene
JP4389222B2 (ja) 2005-05-02 2009-12-24 エルピーダメモリ株式会社 マスクデータ作成方法
US7392503B2 (en) * 2005-07-20 2008-06-24 Winbond Electronics Corp. Method of correcting mask pattern
EP2267530A1 (en) * 2006-04-06 2010-12-29 ASML MaskTools B.V. Method and apparatus for performing dark field double dipole lithography
US8521481B2 (en) * 2006-08-30 2013-08-27 Asml Masktools B.V. Method, program product and apparatus for modeling resist development of a lithography process
US7562337B2 (en) * 2006-12-11 2009-07-14 International Business Machines Corporation OPC verification using auto-windowed regions
US7694269B2 (en) * 2007-02-26 2010-04-06 Texas Instruments Incorporated Method for positioning sub-resolution assist features
KR100859492B1 (ko) * 2007-06-26 2008-09-23 주식회사 동부하이텍 마스크 제조 방법
JP5178257B2 (ja) * 2008-03-13 2013-04-10 キヤノン株式会社 パラメータ決定方法、露光方法、デバイス製造方法及びプログラム
TW200947510A (en) * 2008-05-05 2009-11-16 Promos Technologies Inc Method for establish scattering bar rule and apparatus for estabilishing scattering bar rule
JP5193700B2 (ja) * 2008-06-30 2013-05-08 株式会社東芝 マスクパターンデータの生成方法およびマスクの製造方法
US8239786B2 (en) * 2008-12-30 2012-08-07 Asml Netherlands B.V. Local multivariable solver for optical proximity correction in lithographic processing method, and device manufactured thereby
NL2005804A (en) * 2010-01-14 2011-07-18 Asml Netherlands Bv Method and apparatus for enhancing signal strength for improved generation and placement of model-based sub-resolution assist features (mb-sraf).
US8255838B2 (en) * 2010-01-15 2012-08-28 Synopsys, Inc. Etch-aware OPC model calibration by using an etch bias filter
US8250498B2 (en) * 2010-01-28 2012-08-21 Synopsys, Inc. Method and apparatus for calibrating a photolithography process model by using a process window parameter
JP5627394B2 (ja) 2010-10-29 2014-11-19 キヤノン株式会社 マスクのデータ及び露光条件を決定するためのプログラム、決定方法、マスク製造方法、露光方法及びデバイス製造方法
NL2009066A (en) * 2011-08-03 2013-02-05 Asml Netherlands Bv Reference library generation method for methods of inspection, inspection apparatus and lithographic apparatus.
CN103676464B (zh) * 2014-01-07 2016-10-26 上海华虹宏力半导体制造有限公司 建模用光刻图形及其量测方法
US10522322B2 (en) 2017-04-13 2019-12-31 Fractilia, Llc System and method for generating and analyzing roughness measurements
US10176966B1 (en) 2017-04-13 2019-01-08 Fractilia, Llc Edge detection system
CN113391516B (zh) * 2020-03-13 2022-03-04 长鑫存储技术有限公司 一种光学临近效应修正方法、装置、设备及介质

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521652A (en) * 1994-04-28 1996-05-28 Shalvi; Ilan Proximity controlled safety device for a video monitor
US5682323A (en) * 1995-03-06 1997-10-28 Lsi Logic Corporation System and method for performing optical proximity correction on macrocell libraries
US5621652A (en) 1995-03-21 1997-04-15 Vlsi Technology, Inc. System and method for verifying process models in integrated circuit process simulators
JP3934719B2 (ja) * 1995-12-22 2007-06-20 株式会社東芝 光近接効果補正方法
US5821014A (en) * 1997-02-28 1998-10-13 Microunity Systems Engineering, Inc. Optical proximity correction method for intermediate-pitch features using sub-resolution scattering bars on a mask
US6078738A (en) * 1997-05-08 2000-06-20 Lsi Logic Corporation Comparing aerial image to SEM of photoresist or substrate pattern for masking process characterization
WO1999014637A1 (en) * 1997-09-17 1999-03-25 Numerical Technologies, Inc. Data hierarchy layout correction and verification method and apparatus
US6499003B2 (en) * 1998-03-03 2002-12-24 Lsi Logic Corporation Method and apparatus for application of proximity correction with unitary segmentation
US6421820B1 (en) * 1999-12-13 2002-07-16 Infineon Technologies Ag Semiconductor device fabrication using a photomask with assist features
US6584609B1 (en) * 2000-02-28 2003-06-24 Numerical Technologies, Inc. Method and apparatus for mixed-mode optical proximity correction
US6335130B1 (en) 2000-05-01 2002-01-01 Asml Masktools Netherlands B.V. System and method of providing optical proximity correction for features using phase-shifted halftone transparent/semi-transparent features
US6523162B1 (en) * 2000-08-02 2003-02-18 Numerical Technologies, Inc. General purpose shape-based layout processing scheme for IC layout modifications
US6873720B2 (en) * 2001-03-20 2005-03-29 Synopsys, Inc. System and method of providing mask defect printability analysis
EP1329771B1 (en) * 2001-10-09 2006-09-06 ASML MaskTools B.V. Method of two dimensional feature model calibration and optimization

Also Published As

Publication number Publication date
KR20040010408A (ko) 2004-01-31
TW200410039A (en) 2004-06-16
KR100583697B1 (ko) 2006-05-25
EP1385053A3 (en) 2004-05-06
US7124395B2 (en) 2006-10-17
CN100570497C (zh) 2009-12-16
SG120106A1 (en) 2006-03-28
TWI292850B (en) 2008-01-21
US20040139418A1 (en) 2004-07-15
JP2004133426A (ja) 2004-04-30
CN1495539A (zh) 2004-05-12
EP1385053A2 (en) 2004-01-28

Similar Documents

Publication Publication Date Title
JP4102728B2 (ja) 自動光近接補正(opc)ルール作成
JP3706364B2 (ja) 2次元フィーチャ・モデルの較正および最適化方法
JP3992688B2 (ja) コンタクト・ホール・マスクの光学的近接補正設計の方法
KR101185463B1 (ko) Na-시그마 노광세팅 및 디바이스 레이아웃을 이용하는 스캐터링 바아 opc에 대한 동시 최적화 방법, 프로그램물 및 장치
JP4464365B2 (ja) 近傍の影響を考慮した光学的近接効果補正を実行する装置、方法およびコンピュータ・プログラム
JP5658317B2 (ja) モデルベースのリソグラフィ誘導レイアウト設計を実行するための方法
JP3645242B2 (ja) ダイポール式照明技術に関連して使用されるマスクの生成方法と生成装置
KR100958714B1 (ko) 리소그래피 공정의 포커스-노광 모델을 생성하는 시스템 및방법
JP4639113B2 (ja) 基板上に形成されるデザインを最適化する方法及びプログラム
KR100617909B1 (ko) 리소그래피장치 및 포토리소그래피 시뮬레이션을 이용하여조명소스를 최적화시키는 방법
JP4323919B2 (ja) フルチップcpl製造におけるcd線形コントロールの方法
JP4558770B2 (ja) マスクパターン形成方法及び装置、並びに、コンピュータ・プログラム
US8495529B2 (en) Method, program product and apparatus for model based scattering bar placement for enhanced depth of focus in quarter-wavelength lithography
TWI284786B (en) Method and apparatus for performing model-based layout conversion for use with dipole illumination
JP2006066925A (ja) 異なるリソグラフィ・システム間のope整合を提供するために、レジスト・プロセスの較正/最適化、およびdoe最適化を実行する方法
JP4398852B2 (ja) プロセス・ラチチュードを向上させるためにマスク・パターンの透過率調整を行う方法
US7433791B2 (en) Method of performing multiple stage model calibration for optical imaging simulation models
JP4727288B2 (ja) 基板上に形成されるデザインを最適化する方法及びプログラム
JP5191464B2 (ja) リソグラフィパターンの分割方法、当該分割方法を含むリソグラフィ処理方法及びデバイス製造方法、並びに前記分割方法で製造されるマスク

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040415

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070423

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20070517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070723

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080110

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080324

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4102728

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S802 Written request for registration of partial abandonment of right

Free format text: JAPANESE INTERMEDIATE CODE: R311802

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140328

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees