JP2010146024A - デバイスレイアウトを用いるna−シグマ露光設定および散乱バーopcの同時最適化の方法、プログラム製品、および装置 - Google Patents

デバイスレイアウトを用いるna−シグマ露光設定および散乱バーopcの同時最適化の方法、プログラム製品、および装置 Download PDF

Info

Publication number
JP2010146024A
JP2010146024A JP2010015603A JP2010015603A JP2010146024A JP 2010146024 A JP2010146024 A JP 2010146024A JP 2010015603 A JP2010015603 A JP 2010015603A JP 2010015603 A JP2010015603 A JP 2010015603A JP 2010146024 A JP2010146024 A JP 2010146024A
Authority
JP
Japan
Prior art keywords
critical
opc
sigma
features
lithographic apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010015603A
Other languages
English (en)
Inventor
Duan-Fu Stephen Hsu
− フー スティーブン シュ トウアン
Armin Liebchen
リープヒェン アーミン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML MaskTools Netherlands BV
Original Assignee
ASML MaskTools Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASML MaskTools Netherlands BV filed Critical ASML MaskTools Netherlands BV
Publication of JP2010146024A publication Critical patent/JP2010146024A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058Mask illumination systems
    • G03F7/70125Use of illumination settings tailored to particular mask patterns
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441Optical proximity correction [OPC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

【課題】 ターゲットレイアウトに基づきリソグラフィシステムの開口数(「NA」)およびシグマを最適化する方法、プログラム製品、および装置を開示する。
【解決手段】 ピッチ分析またはインターバル分析が実行されてデザインにおける臨界ピッチの分布を識別する。該ピッチ分析あるいはインターバル分析に基づき臨界密集ピッチが識別される。臨界フィーチャがバイアス調整により、またはバイアス調整なしでプリントするよう、NA、シグマ−イン、シグマ−アウトのパラメータが最適化される。臨界密集フィーチャ以外のフィーチャに対してOPCに基づいて調整がなされ、リソグラフィ装置設定はさらに相互に最適化される。従って、リソグラフィ装置設定はどのようなパターンに対してもOPCと同時に最適化される。
【選択図】 図2

Description

(優先権の請求)
本特許出願、およびこれより公布するあらゆる特許は、2003年6月30日に出願された米国仮特許申請番号60/483,102、発明の名称“A method and program product of simultaneous optimization for NA-Sigma exposure settings and scattering bars OPC using a device layout”(「デバイスレイアウトを用いるNA−シグマ露光設定および散乱バーOPCの同時最適化の方法およびプログラム製品」)より優先権を請求するものであり、これの全体内容は、本明細書に含むものとする。
本技術分野は総括的には、リソグラフィ装置設定を最適化する、および光近接補正(OPC)を最適化するマイクロリソグラフィの方法、プログラム製品、および装置に関する。
リソグラフィ投影装置は例えば、集積回路(IC)の製造において使用可能である。この場合、マスクはICの個々の層に対応する回路パターンを含む。そして、放射線感光材料(レジスト)の層が塗布された基板(シリコンウェハ)上の目標部分(例えば1つあるいはそれ以上のダイから成る)にこのパターンを像形成することが出来る。一般的に、シングルウェハは、投影システムを介して1つずつ順次照射される近接目標部分の全体ネットワークを含んでいる。リソグラフィ投影装置の一タイプでは、全体マスクパターンを目標部分に1回の作動にて露光することによって各目標部分が照射される。こうした装置は一般的にウェハステッパと称されている。ステップアンドスキャン装置と称される別の装置では、所定の基準方向(「スキャニング」方向)にマスクパターンを投影ビーム下で順次にスキャニングし、これと同時に基板テーブルをこの方向と平行に、あるいは反平行にスキャニングすることにより、各目標部分が照射される。一般的に、投影装置は倍率係数M(一般的に、<1)を有することから、基板テーブルが走査される速度Vは、マスクテーブルが走査される速度の係数M倍となる。ここに記載を行ったリソグラフィデバイスに関するさらなる情報は、参考までに記載を行うと、例えば、米国特許第US6,046,792号から得ることが出来る。
リソグラフィ投影装置を使用する製造工程において、マスクパターンは少なくとも部分的に放射線感光材(レジスト)の層で覆われた基板上に像形成される。この像形成ステップに先立ち、基板は、プライミング、レジスト塗布、およびソフトベークといったような各種の工程を経る。露光後、基板は、ポストベーク(PEB)、現像、ハードベーク、および像形成フューチャの測定/検査といったような他の工程を通る。この工程の配列は、例えばICといったような素子の個々の層をパターン化するための基準として使用される。このようなパターン形成された層は、それから、全て個々の層を仕上げる目的である、エッチング、イオン注入(ドーピング)、メタライゼーション、酸化、化学機械的研磨等といった種々のプロセスを経る。数枚の層が必要とされる場合には、全体工程、もしくはその変形をそれぞれの新しい層に繰り返す必要がある。最終的に、素子のアレイが基板(ウェハ)上に形成される。次に、これらの素子はダイシングやソーイングといったような技法で相互より分離される。それから個々の素子は、キャリアに装着されたり、ピンに接続されたりし得る。
簡潔化の目的で、これより投影システムを「レンズ」と称するものとする。しかし、この用語は、例えば屈折光学システム、反射光学システム、および反射屈折光学システムを含むさまざまなタイプの投影システムを網羅するものとして広義に解釈されるべきである。放射線システムはまた、放射線の投影ビームの誘導、成形、あるいは制御を行う、こうした設計タイプのいずれかに応じて稼動する構成要素も備えることが出来る。こうした構成要素もまた以降において集約的に、あるいは単独的に「レンズ」と称する。さらに、リソグラフィ装置は2つあるいはそれ以上の基板テーブル(および、あるいは2つもしくはそれ以上のマスクテーブル)を有するタイプのものである。このような「多段」デバイスにおいては、追加のテーブルが並列して使用される。もしくは、1つ以上の他のテーブルが露光に使用されている間に予備工程が1つ以上のテーブルにて実行される。例えば、ツインステージリソグラフィ装置について、米国特許第US5,969,441号において記載がなされているので、詳細は当該文献を参照されたい。
上記に該当するフォトリソグラフィマスクは、シリコンウェハ上に集積される回路部品に一致する幾何学的パターンから成る。こうしたマスクを作り出すために使用されるパターンはCAD(コンピュータ支援設計)を用いて生成され、その工程はしばしばEDA(コンピュータによる設計の自動化)に任される。ほとんどのCADプログラムは、機能性マスクを作り出すために予め規定された一式のデザインルールに従う。このようなルールは処理およびデザイン制限によって設定がなされる。例えば、回路デバイスもしくはラインが望ましからざる方法で相互作用しないよう、回路デバイス(ゲート、キャパシタ等)間、あるいは配線間のスペース許容値をデザインルールにて規定する。デザインルール制限は一般に「臨界寸法」(CD)に当たる。回路の臨界寸法はラインまたはホールの最少幅として、あるいは、2つのライン間、もしくは2つのホール間の最少スペースとして規定される。従い、設計される回路の全体サイズおよび密度はCDによって決定される。
当然ながら、集積回路製造における目標の1つは、ウェハ上に(マスクを介して)元の回路設計を忠実に再現することである。しかし、リソグラフ的に製造される構造のサイズが小さくなり、その構造密度が増すにつれ、マスク設計におけるコストと複雑さが益々増している。すなわち、半導体デバイスの性能向上が常に要求されるので、デザインルールの収縮速度が露光低波長化、および高開口数(NA)レンズの発達といったこれら両方の技術発展を、凌ぐ結果になっている。ゆえに、分解能向上技術は低K1システムにおいて不可欠である。この向上技術のタイプに、光近接補正(OPC)およびリソグラフィ装置の最適化、特にNAおよびパーシャルコヒーレンスファクタ(シグマ)の最適化が含まれる。こうした技術は特定の近接効果を克服するのに有効である、しかしこれらはマニュアル(手作業)によって実行されている。
さらに、OPC技術には、近接効果の補正を目的とした、元のマスクパターン上のサブリソグラフィのフィーチャのフィーチャバイアシングおよびその効果的な配置が含まれ、それによって最終的に転写される回路パターンを改善する。サブレゾルーション・アシスト・フィーチャ、あるいは散乱バーが光近接効果を補正する手段として使用されており、全体プロセスウィンドウを増すこと(すなわち、フィーチャが近接フィーチャに対して孤立しているか、密にパックされているかにかかわらず、規定CDのフィーチャを一貫してプリントする能力)に有効であることが示されている。散乱バーは、(孤立した、あるいはそれほど密集していないフィーチャの)有効パターン密度をより密なものに変えるよう機能し、それによって、孤立した、あるいはそれほど密集していないフィーチャのプリンティングに関連する望ましからざる近接効果をなくす。
SBを挿入する余裕のない中間ピッチフィーチャピッチに関して、光近接補正(OPC)の一般的な方法は、プリントされるフィーチャ幅が意図する幅に近づくようにフィーチャエッジを調整する(もしくはバイアスを用いる)ことである。サブレゾルーションフィーチャおよび/あるいはフィーチャバイアスの使用が光近接効果の最小化に有効であるようにするためには、所望の目標が達成される場合にサブレゾルーションおよび/またはフィーチャエッジの調整(バイアシング)を取り込むべくマスクデザインを修正するために、かなりの経験と、マスクデザインおよびプリンティング工程に関してのかなりの知識とを有するオペレータが必要である。実際に経験豊かなオペレータがこのタスクを実行する場合であっても、所望の修正を行うためにサブレゾルーションフィーチャを正確に配置する目的で試行錯誤の工程を行う必要がある。後にシミュレーションを繰返す、繰り返しのマスク修正を伴う試行錯誤は時間を消費し、かつコスト高の工程となる。
前述の説明に基づいて、設計者がマスクパターンを最適化する体系的方法を作り上げる。図13はこの体系的方法のフローチャートである。S200において、デバイスレイアウトが試験され、臨界ピッチが識別される(S202)。それに応じ、所定のリソグラフィ装置に対して、NA、シグマアウター、およびシグマインナーのパラメータが調整される(S204)。これらのパラメータに基づいて所定マスクパターンに対して空中像がシミュレータにより生成され、所定パターンにおける顕著な近接効果を認識する。こうした効果は、マスクに対する散乱バー処理、パターン調整のためのOPC処理、あるいはこの両方の組み合わせによって達成される(S206)。依然、散乱バー処理および/あるいはOPC処理においても、最適化されたバイアスおよびOPC処理はなおもNA、シグマアウター、およびシグマインナーといったような所定のリソグラフィ装置のパラメータに依存する。変更を行う場合には、マスクに対しこのルーチンを繰り返さなくてはならない。しばしば、この試行錯誤は所定のマスクに対してマニュアル作業で完璧に行うために、非常に時間を消費するものであり、かつ、リソグラフィ装置のパラメータをマニュアル調整して、光近接効果に対処する様々な処理を実行する設計者のスキルに主に依存している。
従い、リソグラフィ装置のパラメータを最適化することの可能な、かつOPCを用いてバイアスを最適に構成することの可能な方法およびルーチンを作り出す必要がある。
本開示のコンセプトは、リソグラフィ装置設定を最適化し、かつ、これらの設定に基づいて、基板表面に形成されるパターンに対する光近接補正(OPC)を最適化する方法およびプログラム製品を含む。このステップには、臨界密集ピッチを認識して第一臨界フィーチャと第二臨界フィーチャと対応するステップと、臨界フィーチャに対する最適なリソグラフィ装置設定を判断するステップと、臨界フィーチャの分析に基づいてOPCを実行するステップと、他の臨界フィーチャにOPC調整を行うステップと、他の臨界フィーチャに対してリソグラフィ装置設定を最適化するステップとを含む。好都合にOPCおよびリソグラフィ装置設定は相互に最適化され得る。
本開示のコンセプトにはさらに、リソグラフィ装置設定を最適化し、かつ、これらの設定に基づいて基板表面に形成されるパターンに対する光近接補正(OPC)を最適化する装置を含む。該装置は、投影ビームを供給する放射線システム、放射線の投影ビームを受け取り、調整された放射線ビームをマスクの部分に投影する照明装置を含む。該照明装置はプリセットシグマ−アウターおよびプリセットシグマ−インナーパラメータを有する。また、投影システムは基板の目標部分にマスクの対応する照射部分を結像するための開口数(“NA”)を有する。NA、プリセットシグマ−アウター、プリセットシグマ−インナー、およびOPCは、臨界フィーチャを含む、パターンにおける複数のフィーチャに対して相互に最適化される。
該装置はさらに、複数のフィーチャにおける臨界フィーチャと非臨界フィーチャを認識し、臨界フィーチャがバイアス調整なしでプリントするよう、最適NA、プリセットシグマ−アウター設定、およびプリセットシグマ−インナー設定を判断し、臨界フィーチャ分析に基づいてOPCを実行し、非臨界フィーチャにOPC調整を行い、そして、他のフィーチャに対しNA、プリセットシグマ−アウター設定、およびプリセットシグマ−インナー設定を最適化することによって、プリセットNA、プリセットシグマ−アウター、およびプリセットシグマ−インナーのパラメータを決定するように構成されたコンピュータシステムを含む。
添付の図面との関連における次の詳細説明により、前述のフィーチャおよび他のフィーチャ、態様、および本開示の長所がより明らかとなろう。
典型的なリソグラフィ投影装置を示したものである。 露光設定およびSB処理を最適化するための典型的なフローチャートである。 基板の表面に形成される典型的なパターンあるいはそれの部分を示したものである。 図3より示されたパターンになされるピッチ分析の典型的な図表を示したものである。 本開示の新規なコンセプトに基づいて最適化された典型的なターゲットパターンを示したものである。 臨界ピッチに対して最適化された露光設定を有するターゲットパターンのプロセスウィンドウを示したものである。 図5に示された複数のカットラインのプロセスウィンドウを示したものである。 CD均一性分布を示したものである。 図5に示された複数のカットライン、およびCD値のプロセスウィンドウを示したものである。 新たに最適化された露光設定および複数のフィーチャに対するOPCに基づいた複数のカットラインのプロセスウィンドウを示したものである。 新たに最適化された露光設定に基づく複数のカットラインのCD均一性分布を示したものである。 新たに最適化された露光設定および複数のフィーチャに対するOPCに基づいた複数カットラインのプロセスウィンドウおよびCD値を示したものである。 従来技術による露光設定およびSB処理を最適化するためのフローチャートである。
図1は、本明細書において論じるコンセプトに従った使用法に好適なリソグラフィ投影装置1を示したものである。この装置は、
− この具体的な実施例において放射線システムが放射線源LAも備えた、放射線の投影ビームPBを供給する放射線システムEx、ILと、
− マスクMA(例えばレクチル)を保持するマスクホルダーを備え、かつ、品目PLに対して正確にマスクの位置決めを行う第一位置決め手段に連結を行った第一オブジェクト・テーブル(マスクテーブル)MTと、
− 基板W(例えば、レジスト塗布シリコンウェハ)を保持する基板ホルダを備え、かつ、品目PLに対して正確に基板の位置決めを行う第二位置決め手段に連結を行った第二オブジェクト・テーブル(基板テーブル)WTと、
− マスクMAの照射部分を、基板Wの目標部分C(例えば、1つあるいはそれ以上のダイから成る)に像形成する投影システム(「レンズ」)PL(例えば、屈折システム、反射光学システム、あるいは反射屈折光学システム)とにより構成されている。投影システムは調整可能な開口数(「NA」)を有する。
ここで示しているように、この装置は透過タイプ(すなわち透過マスクを有する)である。しかし、一般的には、例えば(反射マスクを有する)反射タイプのものも可能である。あるいは、本装置はマスクを使用する代わりに他の種類のパターニング手段を使用することも可能である。そうした例にはプログラム可能ミラーアレイあるいはLCDマトリクスを含む。
ソースLA(例えば水銀ランプあるいはエキシマレーザ)は放射線のビームを作り出す。このビームは、直接的に、あるいは、例えばビームエキスパンダExといったようなコンディショニング手段を横断した後に、照明システム(照明装置)ILに供給される。照明装置ILは、ビームにおける強度分布の外部かつ/あるいは内部放射範囲(一般的にそれぞれ、σ−outerおよびσ−innerに相当する)を設定する調整手段AMから成る。さらに、照明装置ILは一般的に積分器INおよびコンデンサCOといったような、他のさまざまな構成要素を備える。このようにして、マスクMAに照射するビームPBは、その断面に亘り所望する均一性と強度分布とを有する。
図1に関して、ソースLAはリソグラフィ装置のハウジング内にある(これは例えばソースが水銀ランプである場合に多い)が、しかし、リソグラフィ投影装置から離して配置することも可能であることを注記する。この場合、ソースLAが作り出す放射線ビームは(適した誘導ミラーにより)装置内に導かれる。この後者のシナリオは、ソースLAがエキシマレーザ(例えばKrF、ArF、あるいはFレージングに基づく)である場合に多い。本明細書において論じる実施形態は少なくともこれら両方のシナリオを網羅するものである。
続いてビームPBはマスクテーブルMT上に保持されているマスクMAに入射する。ビームPBはマスクMAを横断し、基板Wの目標部分C上にビームPBの焦点を合わせるレンズPLを通過する。第二位置決め手段(および干渉計測手段IF)により、基板テーブルWTは、例えばビームPBの経路における異なる目標部分Cに位置を合わせるために正確に運動可能である。同様に、第一位置決め手段は、例えばマスクライブラリからマスクMAを機械的に検索した後に、あるいは走査運動の間に、ビームPBの経路に対してマスクMAを正確に位置決めするように使用可能である。一般的に、オブジェクト・テーブルMTおよびオブジェクト・テーブルWTの運動はロングストロークモジュール(粗動位置決め)およびショートストロークモジュール(微動位置決め)にて行われる。これについては図28に明示を行っていない。しかし、ウェハステッパの場合(ステップアンドスキャンツールとは対照的に)、マスクテーブルMTはショートストロークアクチュエータに連結されるだけであるか、あるいは固定される。
ここに表した装置は2つの異なるモードにて使用可能である。
− ステップモードにおいて、マスクテーブルMTは基本的に静止状態に保たれている。そして、マスクの像全体が1回の作動(すなわち1回の「フラッシュ」)で目標部分Cに投影される。次に基板テーブルWTがx方向および/あるいはy方向にシフトされ、異なる目標部分CがビームPBにより照射され得る。
− スキャンモードにおいて、基本的に同一シナリオが適用されるが、但し、ここでは、所定の目標部分Cは1回の「フラッシュ」では露光されない。代わって、マスクテーブルMTが、速度vにて所定方向(いわゆる「走査方向」、例えばy方向)に運動可能であり、それによってビームPBがマスクの像を走査する。これと同時に、基板テーブルWTが速度V=Mvで、同一方向あるいは反対方向に運動する。ここで、MはレンズPLの倍率(一般的にM=1/4あるいは1/5)である。このように、解像度を妥協することなく、比較的大きな目標部分Cを露光することが可能となる。
本明細書に開示するコンセプトは、サブ波長フィーチャを結像するための一般的な結像システムをシュミレートするか、または数学的にこれをモデルにしており、より小さくなっていくサイズの波長を作り出すことの可能な先端結像技術によって特に有益となる。既に使用されている先端技術には、ArFレーザの使用による193nm波長、そしてフッ素レーザの使用によって157nm波長さえも生成可能なEUV(極紫外線)リソグラフィを含む。さらに、EUVリソグラフィは、シンクロトロンを使用することによって、あるいは、この範囲の光子を作り出す目的にて高エネルギー電子を有する材料(固体かプラズマのいずれか)を当てることによって20−5nmの範囲内の波長を作り出すことが可能である。ほとんどの材料はこの範囲内にて吸収性があることから、照明はモリブデンとシリコンのマルチスタックによる反射ミラーを用いて照明が行われる。マルチスタックミラーは、各層の厚さが1/4波長であるモリブデンとシリコンの40層のペアを有する。さらに小さい波長でさえもX線リソグラフィによって作り出すことが可能である。一般にはシンクロトロンを用いてX線波長を作り出す。ほとんどの材料はX線波長で吸収性があることから、吸収材料の一薄片が、フィーチャがプリントする箇所(ポジティブレジスト)、またプリントしない箇所(ネガティブレジスト)を明確にする。
図2は、NA、シグマアウト、およびシグマインナーといったようなリソグラフィ装置設定を最適化するための、かつ最適化されたそうした設定に基いてOPC処理を施すための典型的な工程系統図である。ステップ100において(以降、ステップをSと省略する)、基板表面に形成されるパターンもしくはそれの部分(以降、「選択されたデザイン」とする)は分析のために選択され、そして、インターバルあるいはピッチ分析が選択されたデザインに実行される。
インターバルは、1つのフィーチャのエッジから他のフィーチャの他のエッジまでの距離と定義される。ピッチはインターバル+フィーチャ幅として定義される。言い換えると、インターバルは2つのフィーチャ間の距離に関連するものであるのに対し、ピッチは2つのフィーチャ間の距離+各フィーチャの幅に相当する。本出願にて用いられているように、かつ、従来技術において分かるように、設計において臨界密集ピッチは最少ライン幅およびインターバルに当たる。
インターバルあるいはピッチの分析(S100)には、選択されたデザインにおけるインターバルあるいはピッチ分布の認識を伴う。ピッチはライン幅とインターバルとを含むことから、また、IC設計において最少ライン幅はデザインルールにより規定されることから、インターバル分析の結果をピッチ分析による結果に容易に転用が可能である。この逆もまた同様である。よって、説明を簡略化するため、次にインターバル分析について説明を行う。しかしながら、本開示はインターバル分析を制限するものではない。
図3は典型的な選択されたデザインを示したものである。しかし、本明細書に記載されているインターバルおよびピッチは、図示の選択されたデザインに制限されるものではなく、コンタクトホールを組み込んだ他のデザイン、もしくは、ラインおよびコンタクトホールを取り入れた他のデザインを含み得る。インターバルA、B、C、D、E、およびFは異なる数値のインターバルを表す。図3に示されたインターバルA−Fを認識するためのインターバル分析(S100)の実行には、数多くある方法のうちのいずれかを使用することが可能である。該方法には、選択されたデザインをマニュアルにて検査し、各インターバルを認識し、その値を判断する方法も含まれる。おそらくより簡単な技術ではマスクシミュレーションプログラムの使用を伴う。そうした典型的なソフトウェアプログラムにはASML Masktools社によるMASKWEAVERがあり、これは選択されたデザインを試験し、類似のインターバルを認識、分類することが可能である。
S102において、臨界密集ピッチが認識される。説明の目的にて、インターバルAが臨界密集ピッチ、すなわち結合した最少のインターバルとライン幅に相当すると仮定する。従って、フィーチャ30は臨界フィーチャに当たる。
S104において、バイアス調整の必要なしに臨界フィーチャ30がプリントするまでリソグラフィ装置設定が繰り返し調整される。バイアス調整を行い、あるいはバイアス調整を行わずに臨界フィーチャをプリントさせるよう、NAおよびシグマ(シグマ−アウターおよびシグマ−インナー)を調整することが可能であることを本発明者は発見した。言い換えると、臨界フィーチャに対するバイアス調整は光近接効果をより悪化させ、かつ、しばしば実行が困難であることは周知である。OPC分析によって特定されたバイアスBを調整する(すなわちフィーチャ30のフィーチャジオメトリを変える)代わりに、バイアス調整を行い、あるいはバイアス調整を行わずにフィーチャ30がプリントするようにリソグラフィ装置設定(すなわち、露光量、NA、シグマ−アウター、およびシグマ−インナー)を調整する。利用可能スペースによっては臨界フィーチャへのバイアス調整量がしばしば制限されることから、リソグラフィ装置設定の調整は臨界フィーチャをプリントさせるための簡単な方法である。
NAおよびシグマを調整する方法はリソグラフの従来技術において公知である。おそらく、これらパラメータを調整する最良の方法は、臨界フィーチャがプリントするように最適なNAおよびシグマを自動的に判断する、ASML MaskTools社によるLithocuriserといったようなシミュレーションソフトウェアパッケージを使用して行うことであろう。勿論、熟達したリソグラファであれば、臨界フィーチャをプリントするための適切な露光量を決定するまで、これらのパラメータを繰り返しマニュアル調整することが可能であろう。いずれにしても、フィーチャ30のプリントにバイアス調整Bを必要としないようにNAoptimal、sigma−outeroptimal、sigma−inneroptimalといったような最適なリソグラフィ装置パラメータが決定される。
1つ以上のピッチが認識される場合、「ほとんどの」臨界フィーチャは認識され、かつ、ほとんどの場合、最少ピッチに一致する。そして最適な露光量パラメータが決定される。他の臨界ピッチはバイアスBを調整することで解決される。
S106において、導き出された試算に従い散乱バー(SB)配置、SB幅、およびバイアスがインターバルごとに決定される。この技術は従来技術において周知であり、一般的にはリソグラファが所定インターバルに対するSB幅および配置を選択して、このインターバルに基づいてフィーチャバイアスを判断する必要がある。ASML MaskTools社によるLithocuriserといったようなシミュレーションソフトウェアにてこうした試算が可能である。
典型的な表1に示すようにS106の試算結果が集計される。従い、各SBのサイズ、配置、および長さがバイアス調整と共に集計表で示されている。
S108において、S106において導き出された試算に基づいて図3の選択されたデザインに対して、インターバルA−Fのルールを生成するOPC分析がなされる。OPC分析からSBルールを生成する技術はリソグラフィ技術において周知であり、既知のリソグラフィ装置パラメータの入力を必要とする。これらのパラメータには、図1に関連して論じたリソグラフィ装置のレンズの開口数(「NA」)、シグマ−アウター、およびシグマ−インナーを含む。光近接効果の分析に基づき、SB配置(x、y)、SB幅(W)、SB長(L)、SBの数、およびインターバルごとのバイアス調整(B)を規定するOPCルールがインターバルごとに生成される。OPC分析の結果は表2に示すように集計される。インターバルAに当たる臨界フィーチャ30にはバイアス調整を行う必要はない。
図4は、図3の選択されたデザインに対して生成された典型的なヒストグラムである。x軸はインターバルA−Fを示し、y軸は各インターバルA−Fの頻度を示している。好都合に、このチャートは、インターバルごとのSB配置(x、y)、SB幅(W)、SB長(L)、SBの数、およびバイアス調整(B)を最適化するための、デザインにおけるインターバル量を認識する。この分析なしには、熟練したリソグラファであっても、ウェハに正確にプリントするためにデザイン上重要なインターバルのいくつかを見落とすことがある。
S110において、臨界フィーチャ30以外のフィーチャにもOPC調整が実行される。OPC調整を行う技術は従来技術において周知である。よって説明は簡単に行う。
デザインに他のフィーチャ(臨界フィーチャを含む)を考慮に入れると、実際のプロセスウィンドウは実質上小さくなることを本発明者は発見した。従い、リソグラフィ装置設定およびOPC処理のさらなる向上は複数フィーチャのプロセスウィンドウを増すことを本発明者は発見した。
S110において、臨界フィーチャ以外のフィーチャにOPC調整が実行され、そうしたフィーチャ32が図3に示されている。これらの調整はフィーチャ32のコスト関数分析によってなされる。
等式1は、最適なバイアス値を判断するために、予測臨界寸法(CD)とターゲットCDとの差あるいは偏差を係数とするコスト関数である。最適なバイアス値を判断するために他のコスト関数を用いることも可能である。しかし、等式1は変化度に基づいた方式に有効である。
ここで、b,b,...bはバイアス値に当たる。△EはターゲットCDと予測CDとの偏差に当たり、
はサンプル数に当たり、Nは、チップ挙動の平均的なケースおよび最悪のケースについて解を出すのに用いられる測定基準である。
等式1は最も悪いケースの挙動の解を出す(Nは高い値に設定される)。一般的に設計者はN=4を選択するが、他の値を使用することも可能である。最も悪いケースの挙動の解を出すことによって、チップ故障(例えばブリッジによって生じる)はかなり回避される。等式1によると、高い値(C)になるに従い、次第にチップ設計における悪いケースの挙動となる。ゆえに、等式1は、Cが最小であるバイアス値(b,b,...b)について解を出すべきである。
次に、SBが最適化される。等式2は最適な散乱バー配置を判断するコスト関数を表す。
ここで、d ,d ,...d は特定のインターバルにおけるSB距離(フィーチャのエッジから画定される)に当たる。d ,d ,...d はインターバルにおけるSB距離(フィーチャのエッジから画定される)に当たる。
はサンプル数に当たり、Nは、チップ挙動の平均的なケースおよび最悪のケースについて解を出すのに用いられる測定基準である。
等式1と同様、等式2も最も悪いケースの挙動について解を出す(Nは高い値に設定される)。一般的に、設計者はN=4を選択するが、他の値を使用することも可能である。最も悪いケースの挙動の解を出すことによって、チップ欠陥はかなり回避される。等式2によると、高い値(C)になるに従い、次第にチップ設計における悪いケースの挙動となる。ゆえに、等式2は、Cが最小である距離値d ,d ,...d およびd ,d ,...d について解を出すべきである。
S110のOPC調整の結果を表3に示している。S110により、“[value]”は最適値を表すものと仮定する。
S112において、OPC調整が十分であるかどうかが判断される。従来技術の1つによりこの判断を行うことが可能である。新たに最適化された設定でプロセスウィンドウの増加を確かめることにより、S110におけるOPC調整が十分か否かを考察する。また、リソグラファは全体設計におけるターゲットプロセスウィンドウを設定し得る。例えば、設計者は臨界フィーチャ30のみを考慮に入れて、複数フィーチャのターゲットプロセスウィンドウを、プロセスウィンドウの少なくとも75%の領域になるように設定するか、もしくは特定のフォーカス深度(DOF)をある特定の値の露光寛容度(EL)にて規定することが出来る。
OPC処理が十分ではないと判断される場合、リソグラフィ装置設定は、ステップS110においてOPC調整されたマスクデザインに基づいてさらに最適化される。新たに選択されたフィーチャについても、S108およびS110は十分なOPC処理を達成するまで繰り返される。ただ臨界フィーチャのリソグラフィ装置設定を最適化するのではなく、リソグラフィ装置設定は複数フィーチャ(すなわち全体マスクデザイン)に対して最適化される。
(例)
図5は典型的なターゲットパターンである。参照番号50は臨界フィーチャ(320nmの臨界ピッチに当たる)を示しており、参照番号52および54は臨界フィーチャ以外の他の半孤立フィーチャを示している。臨界フィーチャ50はS100およびS102(図2)に従って認識された。図5の典型的なパターンは、表4に記載のパラメータを有するクエーサー照明を用いて照射される。
S106(図2)において、リソグラフィ装置設定が臨界フィーチャ50に対して最適化される。表5はS106に基づいて最適化されたパラメータ、および対応するプロセスウィンドウエリアを表に示したものである。
図7は図5において示された複数のカットライン50、52、54のプロセスウィンドウ70を図示したものである。カットライン50に加えて、複数カットラインが考慮されると、図6のプロセスウィンドウ60に比較しプロセスウィンドウ70はサイズが減少する。実際に、プロセスウィンドウ60の領域は323.64918(nmxmj/cm)に激減する。
図8および図9は、露光設定および焦点を変化させるリソグラフィ装置のローバスト性を図示したものである。理想的には、どのような変化も臨界寸法の調整仕様内にてその対応変化を生ずるべきである。しかし、図8において分かるように、CDは、露光設定および焦点の変化に応じて二様となり、仕様外となるCD値がある。これは、図9でも示されているように、プロセスウィンドウ70外のオペレーションによって生じる。さらに、図9のグラフには、露光設定と焦点の変化に応じた複数のCD値であがプロットされている。理想的には、CD値はプロセスウィンドウ70内にとどまるべきである。これはそうでない場合であることが容易に理解できる。これは、臨界フィーチャ50を含む複数のフィーチャに対し露光設定およびOPC調整を相互に最適化することにより、本開示のコンセプトが解決する問題の1つである。図8および図9はS112において判断された十分ではないOPC調整を図示したものである。
S110に戻って、臨界フィーチャ50以外のフィーチャにOPC調整がなされる。この例において、OPC調整は他のフィーチャ52、54に基づいてなされる。従い、S108−S114から成るフィードバックループ分析は2回循環する。当然ながら、S110では他のフィーチャ52、54にOPC調整を実行する。
図10は、臨界フィーチャ50を含む複数のフィーチャ50、52、54に対して相互に最適化された露光設定およびOPCのプロセスウィンドウの主要図である。表6はその対応する最適化された露光設定を表に示したものである。複数のフィーチャに応じて露光設定およびOPC調整を相互に調整することにより、プロセスウィンドウエリアは、プロセスウィンドウ(図7)に比較してほぼ300%まで増加した。
図11および図12は、露光設定および焦点を変化するリソグラフィ装置の最適なローバスト性を図示したものである。もう一度述べると、どのような変化も臨界寸法内においてその対応変化を生じるべきである。図11から分かるように、露光設定および焦点が変わることで、CDはある程度対称的に変わる。なぜならば、オペレーションが図12にも示したプロセスウィンドウ100内にあるからである。さらに、図12のグラフにプロットされているのは、露光設定および焦点の変化に応じた複数のCD値である。臨界フィーチャ50を含む複数のフィーチャに対して、露光設定およびOPCを相互に最適化することにより、CDの変化はプロセスウィンドウ内となり、プロセスマージンを増す。
ソフトウェアは本開示のコンセプトの実行にあたって、それを履行するか、もしくはその実行を補助する。実行コードを含むプログラミングを必要とする、コンピュータシステムのソフトウェアの機能性は、上に記載の最適化技術を実行するのに用いられる。ソフトウェアコードは汎用コンピュータによって実行可能である。操作において、コードおよび、おそらく関連データレコードは汎用コンピュータのプラットフォームに格納される。しかし、別の際にはソフトウェアは他のロケーションに保存され、かつ/または移送されて適切な汎用コンピュータシステム内にローディングされる。従い、上記で論じた実施形態は、少なくとも1つの機械可読媒体により搬送される1つ以上のコードのモジュール形態の1つ以上のソフトウェア製品を必要とする。コンピュータシステムのプロセッサによるこのようなコードの実行により、基本的には本明細書で論じ、かつ図示の実施形態において実行される方法にて、プラットフォームによるカタログおよび/またはソフトウェアダウンロード機能の実行を可能にする。
本文において使用されている、コンピュータあるいは機械「可読媒体」は、プロセッサに実行のための命令を提供するのに関連した媒体である。このような媒体は、不揮発性媒体、揮発性媒体、および伝送媒体を含む、しかしこれらに限定されない、他の多くの形態をとり得る。不揮発性媒体は、例えば、上記で論じたような、サーバプラットフォームの1つとして作動するコンピュータにおける何らかの格納装置といった、光ディスクあるいは磁気ディスクを含む。揮発性媒体は、そうしたコンピュータプラットフォームの主メモリといったようなダイナミックメモリを含む。物理伝送媒体は、コンピュータシステム内のバスから成るワイヤを含めた、同軸ケーブル、すなわち、銅ワイヤおよび光ファイバを含む。搬送波伝送媒体は電気信号、電磁信号の形をとるか、もしくは、無線周波数(RF)かつ赤外線通信(IR)中に生成されるような音波もしくは光波の形をとる。ゆえに、コンピュータ可読媒体の共通の形態には、例えば、フロッピー(登録商標)ディスク、フレキシブルディスク、ハードディスク、磁気テープ、他の磁気媒体、CD−ROM、DVD、他の光媒体を含み、かつ、パンチカード、紙テープ、孔パターンを有する他の物理的媒体、RAM、PROM、EPROM、FLASH−EPROM、他のメモリチップあるいはカートリッジ、搬送波移送データあるいは命令、そうした搬送波を移送するケーブルあるいはリンク、あるいは、プログラミングコードおよび/またはデータのコンピュータ読み取りが可能な他の媒体といった一般にあまり使用されていないような媒体も含む。コンピュータ可読媒体のこうした形態の多くは1つ以上の命令の1つ以上のシーケンスを実行のためにプロセッサに伝えることに関与する。
以上、本発明の実施形態について詳細なる説明および図示を行ったが、本詳細説明は図説および例示の方法によってのみなされたものであり、制限を行う方法によるものではないことは明確に理解されよう。本発明の範囲は請求項の条項によってのみ制限される。

Claims (11)

  1. (a)臨界密集ピッチを認識して第一臨界フィーチャと第二臨界フィーチャに該当するステップと、
    (b)臨界フィーチャに対する最適なリソグラフィ装置設定を判断するステップと、
    (c)臨界フィーチャの分析に基づいてOPCを実行するステップと、
    (d)他の臨界フィーチャにOPC調整を行うステップと、
    (e)他の臨界フィーチャに対してリソグラフィ装置設定を最適化するステップとから成る、リソグラフィ装置設定を最適化し、かつ、基板の表面に形成されるパターンに対し光近接補正(OPC)を最適化する方法。
  2. リソグラフィ設定はレンズの開口数と照明装置のシグマから成ることを特徴とする請求項1に記載の方法。
  3. さらに、OPC調整が所定の基準を満足させるまで、複数の臨界フィーチャに対してステップ(d)とステップ(e)を繰り返すステップから成ることを特徴とする請求項1に記載の方法。
  4. (f)デザインにおける複数のインターバルあるいは複数のピッチを認識するステップと、
    (g)複数のインターバルにおける類似インターバルを分類する、あるいは複数のピッチにおける類似ピッチを分類するステップと、
    (h)最も多く発生するインターバルまたはピッチを判断するステップをさらに有することを特徴とする請求項1に記載の方法。
  5. 少なくとも1つの機械可読媒体により移送可能な実行可能コードから成るコンピュータプログラム製品において、少なくとも1つのプログラム可能コンピュータによるコード実行によって、少なくとも1つのプログラム可能コンピュータに、
    (a)臨界密集ピッチを認識して第一臨界フィーチャと第二臨界フィーチャに該当するステップと、
    (b)臨界フィーチャに対する最適なリソグラフィ装置設定を判断するステップと、
    (c)臨界フィーチャの分析に基づいてOPCを実行するステップと、
    (d)他の臨界フィーチャにOPC調整を行うステップと、
    (e)他の臨界フィーチャに対してリソグラフィ装置設定を最適化するステップとから成る、リソグラフィ装置設定を最適化し、かつ、基板の表面に形成されるパターンに対し光近接補正(OPC)を最適化するステップのシーケンスを実行させることを特徴とするコンピュータプログラム製品。
  6. リソグラフィ設定はレンズの開口数と照明装置のシグマ_イン設定およびシグマ_アウト設定から成ることを特徴とする請求項5に記載のコンピュータプログラム製品。
  7. さらに、OPC調整が満足されるまで複数の臨界フィーチャに対してステップ(d)とステップ(e)を繰り返すステップから成ることを特徴とする請求項5に記載のコンピュータプログラム製品。
  8. (f)デザインにおける複数のインターバルあるいは複数のピッチを識別するステップと、
    (g)複数のインターバルにおける類似インターバルを分類する、あるいは複数のピッチにおける類似ピッチを分類するステップと、
    (h)最も多く発生するインターバルまたはピッチを判断するステップをさらに有することを特徴とする請求項5に記載のコンピュータプログラム製品。
  9. 投影ビームを供給する放射線システムと、放射線の投影ビームを受け取り、調整された放射線ビームをマスクの部分に投影する、プリセットシグマ−アウターおよびプリセットシグマ−インナーのパラメータを有する照明装置と、基板の目標部分にマスクの対応する照射部分を結像するための開口数(“NA”)を有する投影システムとから成り、ここで、NA、プリセットシグマ−アウター、プリセットシグマ−インナー、およびOPCは、臨界フィーチャを含む、パターンにおける複数のフィーチャに対して相互に最適化されることを特徴とする、リソグラフィ装置設定を最適化し、かつ、基板の表面に形成されるパターンに対し光近接補正(OPC)を最適化する装置。
  10. (a)複数のフィーチャを含む臨界フィーチャと非臨界フィーチャを認識し、
    (b)臨界フィーチャがバイアス調整なしでプリントするよう、最適NA、プリセットシグマ−アウター設定、およびプリセットシグマ−インナー設定を決定し、
    (c)臨界フィーチャ分析に基づいてOPCを実行し、
    (d)非臨界フィーチャにOPC調整を行い、
    (e)非臨界フィーチャに対してNA、プリセットシグマ−アウター設定、およびプリセットシグマ−インナー設定を最適化することから成るステップによって、プリセットNA、プリセットシグマ−アウター、およびプリセットシグマ−インナーのパラメータを決定するように構成されたコンピュータシステムをさらに備えていることを特徴とする請求項9に記載の装置。
  11. OPC調整が満足されるまで、複数の非臨界フィーチャに対してステップ(d)とステップ(e)を繰り返すステップをさらに有することを特徴とする請求項10に記載の装置。
JP2010015603A 2003-06-30 2010-01-27 デバイスレイアウトを用いるna−シグマ露光設定および散乱バーopcの同時最適化の方法、プログラム製品、および装置 Pending JP2010146024A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US48310203P 2003-06-30 2003-06-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004220964A Division JP2005026701A (ja) 2003-06-30 2004-06-30 デバイスレイアウトを用いるna−シグマ露光設定および散乱バーopcの同時最適化の方法、プログラム製品、および装置

Publications (1)

Publication Number Publication Date
JP2010146024A true JP2010146024A (ja) 2010-07-01

Family

ID=33490761

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004220964A Pending JP2005026701A (ja) 2003-06-30 2004-06-30 デバイスレイアウトを用いるna−シグマ露光設定および散乱バーopcの同時最適化の方法、プログラム製品、および装置
JP2010015603A Pending JP2010146024A (ja) 2003-06-30 2010-01-27 デバイスレイアウトを用いるna−シグマ露光設定および散乱バーopcの同時最適化の方法、プログラム製品、および装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2004220964A Pending JP2005026701A (ja) 2003-06-30 2004-06-30 デバイスレイアウトを用いるna−シグマ露光設定および散乱バーopcの同時最適化の方法、プログラム製品、および装置

Country Status (7)

Country Link
US (1) US7355673B2 (ja)
EP (1) EP1500974A3 (ja)
JP (2) JP2005026701A (ja)
KR (2) KR101096143B1 (ja)
CN (1) CN1577099B (ja)
SG (1) SG137686A1 (ja)
TW (1) TWI345074B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104821A (ja) * 2010-11-10 2012-05-31 Asml Netherlands Bv 光源、マスクおよび投影光学系の最適化の流れ
JP2013156451A (ja) * 2012-01-30 2013-08-15 Fujitsu Semiconductor Ltd 露光方法
JP2015034973A (ja) * 2013-07-10 2015-02-19 キヤノン株式会社 パターンの作成方法、プログラムおよび情報処理装置

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050073671A1 (en) * 2003-10-07 2005-04-07 Intel Corporation Composite optical lithography method for patterning lines of substantially equal width
US20050074698A1 (en) * 2003-10-07 2005-04-07 Intel Corporation Composite optical lithography method for patterning lines of significantly different widths
US20050085085A1 (en) * 2003-10-17 2005-04-21 Yan Borodovsky Composite patterning with trenches
US7142282B2 (en) * 2003-10-17 2006-11-28 Intel Corporation Device including contacts
US20050088633A1 (en) * 2003-10-24 2005-04-28 Intel Corporation Composite optical lithography method for patterning lines of unequal width
WO2005055295A1 (ja) * 2003-12-03 2005-06-16 Nikon Corporation 露光方法及び装置、並びにデバイス製造方法
US6977715B2 (en) * 2004-05-19 2005-12-20 Nanya Technology Corp. Method for optimizing NILS of exposed lines
KR100653990B1 (ko) * 2004-12-29 2006-12-05 주식회사 하이닉스반도체 포토마스크 데이터베이스 패턴의 불량 검사 방법
KR100636677B1 (ko) 2005-04-04 2006-10-23 주식회사 하이닉스반도체 이방성 및 비대칭 조명을 이용한 노광공정에서의레이아웃체크방법
US7395516B2 (en) 2005-05-20 2008-07-01 Cadence Design Systems, Inc. Manufacturing aware design and design aware manufacturing
US7712064B2 (en) 2005-05-20 2010-05-04 Cadence Design Systems, Inc. Manufacturing aware design of integrated circuit layouts
JP4336671B2 (ja) 2005-07-15 2009-09-30 キヤノン株式会社 露光パラメータの決定をコンピュータに実行させるプログラム、露光パラメータを決定する決定方法、露光方法及びデバイス製造方法。
WO2007010621A1 (ja) * 2005-07-22 2007-01-25 Fujitsu Limited フォトマスクパターンデータの作成方法、そのフォトマスクパターンデータを用いて作成されたフォトマスク、及び、そのフォトマスクを用いた半導体装置の製造方法
JP5147167B2 (ja) * 2005-07-29 2013-02-20 キヤノン株式会社 決定方法及びプログラム
US20070046917A1 (en) * 2005-08-31 2007-03-01 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method that compensates for reticle induced CDU
US20070092844A1 (en) * 2005-10-21 2007-04-26 Macronix International Co., Ltd. Method to form photo patterns
KR100673014B1 (ko) 2005-10-28 2007-01-24 삼성전자주식회사 포토 마스크의 제조 방법
EP1873663A1 (en) 2006-06-27 2008-01-02 Takumi Technology Corporation Method for optimizing an integrated circuit physical layout
JP5224687B2 (ja) * 2006-12-22 2013-07-03 キヤノン株式会社 露光条件算出プログラム及び露光条件算出方法
KR100800685B1 (ko) * 2006-12-28 2008-02-01 동부일렉트로닉스 주식회사 모델 기반 opc를 통한 시그마 매칭 방법
JP4997006B2 (ja) * 2007-07-18 2012-08-08 ルネサスエレクトロニクス株式会社 反射型露光方法
KR100864934B1 (ko) * 2007-08-20 2008-10-22 주식회사 동부하이텍 마스크 레이아웃 보정 방법 및 마스크 레이아웃 보정 장치
NL1036335A1 (nl) * 2007-12-27 2009-06-30 Asml Netherlands Bv Device manufacturing method, lithographic system, lithographic apparatus and design for manufacturing system.
JP5909219B2 (ja) * 2008-06-06 2016-04-26 株式会社東芝 マスクパターンデータ作成方法、マスクパターンデータ作成プログラム、マスク、半導体装置の製造方法
JP4843649B2 (ja) * 2008-08-07 2011-12-21 株式会社東芝 評価パターン作成方法、評価パターン作成プログラムおよびパターン検証方法
US8103979B2 (en) * 2008-10-20 2012-01-24 Advanced Micro Devices, Inc. System for generating and optimizing mask assist features based on hybrid (model and rules) methodology
CN102224459B (zh) 2008-11-21 2013-06-19 Asml荷兰有限公司 用于优化光刻过程的方法及设备
NL2003699A (en) 2008-12-18 2010-06-21 Brion Tech Inc Method and system for lithography process-window-maximixing optical proximity correction.
JP5607348B2 (ja) * 2009-01-19 2014-10-15 キヤノン株式会社 原版データを生成する方法およびプログラム、ならびに、原版製作方法
JP4838866B2 (ja) * 2009-02-10 2011-12-14 キヤノン株式会社 露光パラメータ及びレチクルパターンを決定する決定方法、露光方法及びデバイス製造方法。
CN101893820B (zh) * 2009-05-22 2012-06-27 中芯国际集成电路制造(北京)有限公司 光学邻近修正的方法
US8321818B2 (en) * 2009-06-26 2012-11-27 International Business Machines Corporation Model-based retargeting of layout patterns for sub-wavelength photolithography
US8146026B2 (en) 2009-11-17 2012-03-27 International Business Machines Corporation Simultaneous photolithographic mask and target optimization
US8230372B2 (en) * 2009-12-03 2012-07-24 International Business Machines Corporation Retargeting for electrical yield enhancement
US8331646B2 (en) 2009-12-23 2012-12-11 International Business Machines Corporation Optical proximity correction for transistors using harmonic mean of gate length
NL2005804A (en) * 2010-01-14 2011-07-18 Asml Netherlands Bv Method and apparatus for enhancing signal strength for improved generation and placement of model-based sub-resolution assist features (mb-sraf).
JP5627394B2 (ja) * 2010-10-29 2014-11-19 キヤノン株式会社 マスクのデータ及び露光条件を決定するためのプログラム、決定方法、マスク製造方法、露光方法及びデバイス製造方法
JP5673947B2 (ja) * 2011-03-01 2015-02-18 大日本印刷株式会社 マスクパターンの補正方法、プログラム及び該補正方法を用いたフォトマスク
JP5835968B2 (ja) * 2011-07-05 2015-12-24 キヤノン株式会社 決定方法、プログラム及び露光方法
CN102289156B (zh) * 2011-08-14 2013-06-05 北京理工大学 一种光刻机NA-Sigma配置的优化方法
CN102253607B (zh) * 2011-08-15 2012-10-10 北京理工大学 一种光刻机照明系统相干因子的优化方法
EP2570854B1 (en) 2011-09-16 2016-11-30 Imec Illumination-source shape definition in optical lithography
JP5869942B2 (ja) * 2012-04-03 2016-02-24 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation マスクのデザイン方法、プログラムおよびマスクデザインシステム
WO2014192518A1 (ja) 2013-05-27 2014-12-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 露光用光源およびマスクの設計方法、プログラム
US9026956B1 (en) 2013-10-11 2015-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of lithographic process evaluation
CN104635417B (zh) * 2013-11-14 2018-06-01 中芯国际集成电路制造(上海)有限公司 偏差修正方法
JP7081490B2 (ja) * 2016-09-27 2022-06-07 株式会社ニコン レイアウト情報提供方法、レイアウト情報、決定方法、プログラム、並びに情報記録媒体
CN107103145B (zh) * 2017-05-08 2020-11-20 上海华力微电子有限公司 计算版图中线宽固定节距不同的线条的分布的方法
KR20210028798A (ko) 2019-09-04 2021-03-15 삼성전자주식회사 반도체 장치의 제조 방법
CN113031388A (zh) * 2021-02-26 2021-06-25 广东省大湾区集成电路与系统应用研究院 光学邻近效应修正中散射条的嵌入方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277426A (ja) * 1999-03-26 2000-10-06 Sony Corp パターン露光方法とこれに用いる処理装置
JP2001513221A (ja) * 1997-02-28 2001-08-28 エイエスエム リソグラフィ ホールディング エヌ.ブイ. サブ解像散乱バーを使用した中間ピッチフィーチャのための光学近接補正方法
JP2002334836A (ja) * 2001-02-23 2002-11-22 Asml Netherlands Bv 特定のマスク・パターンのための照明の最適化
JP2003015273A (ja) * 2001-02-28 2003-01-15 Asml Masktools Bv 極端相互作用ピッチ領域を識別する方法、マスクパターンを設計する方法およびマスクを製造する方法、デバイス製造方法およびコンピュータプログラム
JP2003162042A (ja) * 2001-11-05 2003-06-06 Asml Masktools Bv ダイポール式照明技術に関連して使用されるマスクの生成方法と生成装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US524270A (en) * 1894-08-07 Adjustable portable scaffold
US5523193A (en) * 1988-05-31 1996-06-04 Texas Instruments Incorporated Method and apparatus for patterning and imaging member
DE59105735D1 (de) * 1990-05-02 1995-07-20 Fraunhofer Ges Forschung Belichtungsvorrichtung.
US5229255A (en) * 1991-03-22 1993-07-20 At&T Bell Laboratories Sub-micron device fabrication with a phase shift mask having multiple values of phase delay
JP3179520B2 (ja) * 1991-07-11 2001-06-25 株式会社日立製作所 半導体装置の製造方法
US5324600A (en) * 1991-07-12 1994-06-28 Oki Electric Industry Co., Ltd. Method of forming resist pattern and photomask therefor
US5242770A (en) 1992-01-16 1993-09-07 Microunity Systems Engineering, Inc. Mask for photolithography
US5229872A (en) * 1992-01-21 1993-07-20 Hughes Aircraft Company Exposure device including an electrically aligned electronic mask for micropatterning
US5288569A (en) * 1992-04-23 1994-02-22 International Business Machines Corporation Feature biassing and absorptive phase-shifting techniques to improve optical projection imaging
JP3203394B2 (ja) 1992-06-19 2001-08-27 日本電信電話株式会社 投影光学系の設計方法
US5256505A (en) * 1992-08-21 1993-10-26 Microunity Systems Engineering Lithographical mask for controlling the dimensions of resist patterns
US5538815A (en) * 1992-09-14 1996-07-23 Kabushiki Kaisha Toshiba Method for designing phase-shifting masks with automatization capability
JPH06120114A (ja) 1992-10-06 1994-04-28 Hitachi Ltd 投影露光方法および装置
JPH06163350A (ja) 1992-11-19 1994-06-10 Matsushita Electron Corp 投影露光方法および装置
JPH06181166A (ja) 1992-12-14 1994-06-28 Nikon Corp 投影露光装置
US5362584A (en) * 1993-04-02 1994-11-08 International Business Machines Corporation Phase-shifting transparent lithographic mask for writing contiguous structures from noncontiguous mask areas
JP3283624B2 (ja) 1993-04-12 2002-05-20 株式会社日立製作所 ホトマスク
JPH07134395A (ja) * 1993-04-22 1995-05-23 Samsung Electron Co Ltd マスクパターン及びこれを使用した微細パターンの形成方法
JPH07134390A (ja) 1993-06-14 1995-05-23 Sony Corp 露光装置の設計方法及び露光用マスクの設計方法
US5424154A (en) * 1993-12-10 1995-06-13 Intel Corporation Lithographic emhancement method and apparatus for randomly spaced structures
US5447810A (en) * 1994-02-09 1995-09-05 Microunity Systems Engineering, Inc. Masks for improved lithographic patterning for off-axis illumination lithography
US5663893A (en) * 1995-05-03 1997-09-02 Microunity Systems Engineering, Inc. Method for generating proximity correction features for a lithographic mask pattern
KR0161437B1 (ko) 1995-09-19 1999-02-01 김광호 반도체장치의 미세패턴 형성방법
JP2917879B2 (ja) * 1995-10-31 1999-07-12 日本電気株式会社 フォトマスク及びその製造方法
US5723233A (en) * 1996-02-27 1998-03-03 Lsi Logic Corporation Optical proximity correction method and apparatus
EP0824722B1 (en) * 1996-03-06 2001-07-25 Asm Lithography B.V. Differential interferometer system and lithographic step-and-scan apparatus provided with such a system
US5707765A (en) * 1996-05-28 1998-01-13 Microunity Systems Engineering, Inc. Photolithography mask using serifs and method thereof
WO1998028665A1 (en) * 1996-12-24 1998-07-02 Koninklijke Philips Electronics N.V. Two-dimensionally balanced positioning device with two object holders, and lithographic device provided with such a positioning device
DE69829614T2 (de) 1997-03-10 2006-03-09 Asml Netherlands B.V. Lithographiegerät mit einer positioniervorrichtung mit zwei objekthaltern
US6114071A (en) * 1997-11-24 2000-09-05 Asml Masktools Netherlands B.V. Method of fine feature edge tuning with optically-halftoned mask
TWI232356B (en) 2000-09-04 2005-05-11 Asml Netherlands Bv Lithographic projection apparatus, device manufacturing method and device manufactured thereby
GB2367907A (en) * 2000-10-13 2002-04-17 Mitel Semiconductor Ltd Optical proximity correction
US6792591B2 (en) * 2001-02-28 2004-09-14 Asml Masktools B.V. Method of identifying an extreme interaction pitch region, methods of designing mask patterns and manufacturing masks, device manufacturing methods and computer programs
US7107573B2 (en) * 2002-04-23 2006-09-12 Canon Kabushiki Kaisha Method for setting mask pattern and illumination condition

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001513221A (ja) * 1997-02-28 2001-08-28 エイエスエム リソグラフィ ホールディング エヌ.ブイ. サブ解像散乱バーを使用した中間ピッチフィーチャのための光学近接補正方法
JP2000277426A (ja) * 1999-03-26 2000-10-06 Sony Corp パターン露光方法とこれに用いる処理装置
JP2002334836A (ja) * 2001-02-23 2002-11-22 Asml Netherlands Bv 特定のマスク・パターンのための照明の最適化
JP2003015273A (ja) * 2001-02-28 2003-01-15 Asml Masktools Bv 極端相互作用ピッチ領域を識別する方法、マスクパターンを設計する方法およびマスクを製造する方法、デバイス製造方法およびコンピュータプログラム
JP2003162042A (ja) * 2001-11-05 2003-06-06 Asml Masktools Bv ダイポール式照明技術に関連して使用されるマスクの生成方法と生成装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104821A (ja) * 2010-11-10 2012-05-31 Asml Netherlands Bv 光源、マスクおよび投影光学系の最適化の流れ
JP2013156451A (ja) * 2012-01-30 2013-08-15 Fujitsu Semiconductor Ltd 露光方法
JP2015034973A (ja) * 2013-07-10 2015-02-19 キヤノン株式会社 パターンの作成方法、プログラムおよび情報処理装置

Also Published As

Publication number Publication date
TWI345074B (en) 2011-07-11
KR20050002650A (ko) 2005-01-07
KR101185463B1 (ko) 2012-10-02
SG137686A1 (en) 2007-12-28
KR20110133520A (ko) 2011-12-13
KR101096143B1 (ko) 2011-12-19
US20050028129A1 (en) 2005-02-03
EP1500974A2 (en) 2005-01-26
CN1577099A (zh) 2005-02-09
TW200525178A (en) 2005-08-01
JP2005026701A (ja) 2005-01-27
EP1500974A3 (en) 2006-04-12
CN1577099B (zh) 2010-05-05
US7355673B2 (en) 2008-04-08

Similar Documents

Publication Publication Date Title
KR101096143B1 (ko) Na-시그마 노광세팅 및 디바이스 레이아웃을 이용하는스캐터링 바아 opc에 대한 동시 최적화 방법,프로그램물 및 장치
JP4464365B2 (ja) 近傍の影響を考慮した光学的近接効果補正を実行する装置、方法およびコンピュータ・プログラム
US7355681B2 (en) Optical proximity correction using chamfers and rounding at corners
JP4102728B2 (ja) 自動光近接補正(opc)ルール作成
JP4383400B2 (ja) 1/4波長リソグラフィの焦点深さを上げるためにモデルに基づき散乱バーを配置する方法、プログラム製品および装置
JP4420878B2 (ja) 異なるリソグラフィ・システム間のope整合を提供するために、レジスト・プロセスの較正/最適化、およびdoe最適化を実行する方法
KR100899359B1 (ko) 이중 노광 리소그래피를 수행하는 장치, 프로그램물 및방법
KR100841729B1 (ko) 풀-칩 제조 신뢰성 체크 및 보정 수행 방법 및 이를 수행하기 위한 컴퓨터 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체
TWI446116B (zh) 執行以模型為基礎之掃描器調諧的方法
JP2005141242A (ja) プロセス・ラチチュードを向上させるためにマスク・パターンの透過率調整を行う方法
JP4727288B2 (ja) 基板上に形成されるデザインを最適化する方法及びプログラム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130326