JP2000277426A - パターン露光方法とこれに用いる処理装置 - Google Patents
パターン露光方法とこれに用いる処理装置Info
- Publication number
- JP2000277426A JP2000277426A JP11084313A JP8431399A JP2000277426A JP 2000277426 A JP2000277426 A JP 2000277426A JP 11084313 A JP11084313 A JP 11084313A JP 8431399 A JP8431399 A JP 8431399A JP 2000277426 A JP2000277426 A JP 2000277426A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- exposure
- condition
- extracted
- optimum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 密度の異なるパターンを、プロセス裕度を確
保しながら、共に高解像度をもってパターン露光する。 【解決手段】 パターンデータ入力部１１と、パターン
データに基いて同一密度のパターンを検出するパターン
検出部１２と、パターン検出部からの各検出パターンに
ついて露光に係わる条件を用いて露光シミュレーション
を行うプロセシングシミュレーション手段１４と、これ
により露光作業の条件設定を行う条件設定手段１５と、
最小裕度のパターンを判定する判定部１６と、この判定
部１６によって判定された最小裕度のパターンと該パタ
ーン以外のパターンについて露光に係わる条件に関する
組み合わせ計算を行い、裕度が最大となるマスクバイア
スを作用させるマスクバイアス作用部１７と、出力部１
８とを有し、目的とする露光パターンを、ほぼ同一密度
のパターン部分に分割抽出する作業を経るという工程を
採ることによって、高解像度をもってパターン露光す
る。
保しながら、共に高解像度をもってパターン露光する。 【解決手段】 パターンデータ入力部１１と、パターン
データに基いて同一密度のパターンを検出するパターン
検出部１２と、パターン検出部からの各検出パターンに
ついて露光に係わる条件を用いて露光シミュレーション
を行うプロセシングシミュレーション手段１４と、これ
により露光作業の条件設定を行う条件設定手段１５と、
最小裕度のパターンを判定する判定部１６と、この判定
部１６によって判定された最小裕度のパターンと該パタ
ーン以外のパターンについて露光に係わる条件に関する
組み合わせ計算を行い、裕度が最大となるマスクバイア
スを作用させるマスクバイアス作用部１７と、出力部１
８とを有し、目的とする露光パターンを、ほぼ同一密度
のパターン部分に分割抽出する作業を経るという工程を
採ることによって、高解像度をもってパターン露光す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば半導体装置
の製造プロセス等におけるフォトリソグラフィ工程で用
いて好適なパターン露光方法に係わる。
の製造プロセス等におけるフォトリソグラフィ工程で用
いて好適なパターン露光方法に係わる。
【０００２】
【従来の技術】近年、例えばロジック部とメモリ部とを
混載させたシステムＬＳＩ（大集積回路）等の、共通の
半導体チップに、多数の機能を有する部分を形成するい
わゆるシステムＬＳＩの開発が目覚ましい。この場合、
例えばメモリ部を構成するＤＲＡＭ（ダイナミック・ラ
ンダム・アクセス・メモリ）においては、セル部の繰り
返しパターンが形成され、ロジック部においては、ゲー
トの配列による、メモリ部とは線幅、間隔が相違する密
度の小さいパターンとなる。
混載させたシステムＬＳＩ（大集積回路）等の、共通の
半導体チップに、多数の機能を有する部分を形成するい
わゆるシステムＬＳＩの開発が目覚ましい。この場合、
例えばメモリ部を構成するＤＲＡＭ（ダイナミック・ラ
ンダム・アクセス・メモリ）においては、セル部の繰り
返しパターンが形成され、ロジック部においては、ゲー
トの配列による、メモリ部とは線幅、間隔が相違する密
度の小さいパターンとなる。
【０００３】一方、半導体装置の製造においては、フォ
トリソグラフィを用いて各部の微細パターン形成がなさ
れるが、上述したシステムＬＳＩの製造においては、そ
のフォトリソグラフィのプロセスにおける露光を、同一
レイヤーで異なる密度、形状のパターン露光に関して同
一露光条件下で行うことが必要となる。
トリソグラフィを用いて各部の微細パターン形成がなさ
れるが、上述したシステムＬＳＩの製造においては、そ
のフォトリソグラフィのプロセスにおける露光を、同一
レイヤーで異なる密度、形状のパターン露光に関して同
一露光条件下で行うことが必要となる。
【０００４】本来、目的とするパターンを、フォトリソ
グラフィによって正確に得るには、そのパターン密度、
パターン形状に応じた最適露光条件の設定、すなわち露
光光源の選定、光学系の光学特性設定、露光量の選定、
用いる露光マスクの特性の選定、フォトレジストの選
定、マスクバイアスの選定等による最適露光条件の設定
がなされる。そして、前述したように、同一レイヤーで
密度、形状が相違するパターンを得る場合、通常、全パ
ターンに関して、最も良い条件下で、フォトレジスト層
に対する露光、現像を行って、最もマスクリニアリティ
ーが良く、焦点深度や、露光量等の裕度の大きい条件を
探し出してフォトレジスト層に対して全パターンに関す
る露光を行うという方法が採られている。
グラフィによって正確に得るには、そのパターン密度、
パターン形状に応じた最適露光条件の設定、すなわち露
光光源の選定、光学系の光学特性設定、露光量の選定、
用いる露光マスクの特性の選定、フォトレジストの選
定、マスクバイアスの選定等による最適露光条件の設定
がなされる。そして、前述したように、同一レイヤーで
密度、形状が相違するパターンを得る場合、通常、全パ
ターンに関して、最も良い条件下で、フォトレジスト層
に対する露光、現像を行って、最もマスクリニアリティ
ーが良く、焦点深度や、露光量等の裕度の大きい条件を
探し出してフォトレジスト層に対して全パターンに関す
る露光を行うという方法が採られている。
【０００５】このような方法による場合、使用する条件
が、異なるパターン密度、形状の同一露光条件による解
像に対応しているものの、焦点深度・露光量の裕度を確
保できないという危険性がある。また、マスクの選定に
おける、位相シフトマスクや、変形照明の本来の目的で
ある解像力、プロセス裕度の向上という効果小さくして
しまうことから、量産的製造において歩留りの低下を来
すという問題がある。
が、異なるパターン密度、形状の同一露光条件による解
像に対応しているものの、焦点深度・露光量の裕度を確
保できないという危険性がある。また、マスクの選定に
おける、位相シフトマスクや、変形照明の本来の目的で
ある解像力、プロセス裕度の向上という効果小さくして
しまうことから、量産的製造において歩留りの低下を来
すという問題がある。
【０００６】
【発明が解決しようとする課題】本発明は、例えば上述
したシステムＬＳＩ等の半導体装置の製造プロセス等に
おける例えばフォトリソグラフィプロセスのパターン露
光において、同一レイヤーにおいて、密度、形状の異な
るパターンを、プロセス裕度を確保しながら、すなわち
これらパターンを、共に高解像度をもってパターン露光
することができるようにする。
したシステムＬＳＩ等の半導体装置の製造プロセス等に
おける例えばフォトリソグラフィプロセスのパターン露
光において、同一レイヤーにおいて、密度、形状の異な
るパターンを、プロセス裕度を確保しながら、すなわち
これらパターンを、共に高解像度をもってパターン露光
することができるようにする。
【０００７】
【課題を解決するための手段】本発明によるパターン露
光方法は、目的とする露光パターンが、一様性でないパ
ターン密度、パターン形状を有するパターン露光に当た
り、先ず、目的とする露光パターンを、ほぼ同一密度、
同一形状のパターン部分に分割抽出する作業を経るもの
である。
光方法は、目的とする露光パターンが、一様性でないパ
ターン密度、パターン形状を有するパターン露光に当た
り、先ず、目的とする露光パターンを、ほぼ同一密度、
同一形状のパターン部分に分割抽出する作業を経るもの
である。
【０００８】すなわち、従来においては、目的とする露
光パターンが、一様性でないパターン密度、パターン形
状を有するパターン露光を行う場合、全露光パターンに
関して、できるだけ適切な条件下での露光を行ってい
る。これに対し、本発明においては、目的とする露光パ
ターンを、ほぼ同一密度、同一形状のパターン部分に分
割抽出する作業を経るものであり、このようにして各パ
ターンの露光の最適化を確実に行い、最もプロセス裕度
の小さいパターン部分の露光条件を、他のパターン部分
にも使用する。その際、マスクバイアス光近接効果補正
を行い、最適露光量を一致させる。
光パターンが、一様性でないパターン密度、パターン形
状を有するパターン露光を行う場合、全露光パターンに
関して、できるだけ適切な条件下での露光を行ってい
る。これに対し、本発明においては、目的とする露光パ
ターンを、ほぼ同一密度、同一形状のパターン部分に分
割抽出する作業を経るものであり、このようにして各パ
ターンの露光の最適化を確実に行い、最もプロセス裕度
の小さいパターン部分の露光条件を、他のパターン部分
にも使用する。その際、マスクバイアス光近接効果補正
を行い、最適露光量を一致させる。
【０００９】
【発明の実施の形態】本発明による一実施形態を図１の
フロー図を参照して説明する。この実施形態において
は、例えば半導体装置の製造プロセスにおけるフォトレ
ジストに対するパターン露光を行う場合である。
フロー図を参照して説明する。この実施形態において
は、例えば半導体装置の製造プロセスにおけるフォトレ
ジストに対するパターン露光を行う場合である。
【００１０】先ず、目的とする露光パターン、すなわち
同一レイヤーにおける露光パターンが、一様性でないパ
ターン密度、パターン形状を有するパターンの露光を行
うに当たり、ほぼ同一密度、同一形状のパターン部分に
分割抽出する作業、具体的には同一レイヤーのパターン
を同一線幅、同一ピッチのパターンＡ，Ｂ，Ｃ・・・に
分割抽出する（作業Ｉ）。
同一レイヤーにおける露光パターンが、一様性でないパ
ターン密度、パターン形状を有するパターンの露光を行
うに当たり、ほぼ同一密度、同一形状のパターン部分に
分割抽出する作業、具体的には同一レイヤーのパターン
を同一線幅、同一ピッチのパターンＡ，Ｂ，Ｃ・・・に
分割抽出する（作業Ｉ）。
【００１１】次に、分割抽出した各パターン部分Ａ，
Ｂ，Ｃ・・・についてそれぞれ最大の露光量の裕度と焦
点深度の裕度からなるウインドウ（window) 、いわゆる
ＥＤ（Exposure Defocus) −ウインドウを得る露光最適
条件を決定する。具体的には、使用フォトレジストを決
定し、最適の露光条件、すなわち露光光学条件、照明条
件、露光量等の露光作業条件を決定し、更にマスクバイ
アスを決定する（作業II）。
Ｂ，Ｃ・・・についてそれぞれ最大の露光量の裕度と焦
点深度の裕度からなるウインドウ（window) 、いわゆる
ＥＤ（Exposure Defocus) −ウインドウを得る露光最適
条件を決定する。具体的には、使用フォトレジストを決
定し、最適の露光条件、すなわち露光光学条件、照明条
件、露光量等の露光作業条件を決定し、更にマスクバイ
アスを決定する（作業II）。
【００１２】次に、これらパターン部分Ａ，Ｂ，Ｃ・・
・関するＥＤ−ウインドウのうち最小のＥＤ−ウインド
ウ、すなわち最小の裕度となる抽出パターン部分、図１
においてはパターンＡを選出する（作業 III）。
・関するＥＤ−ウインドウのうち最小のＥＤ−ウインド
ウ、すなわち最小の裕度となる抽出パターン部分、図１
においてはパターンＡを選出する（作業 III）。
【００１３】そして、この最も小さいＥＤ−ウインドウ
に他のパターンのＥＤ−ウインドウを合わせ込む。つま
り、パターンＡの露光最適条件を、他の抽出パターンに
おいても使用し、光近接効果補正いわゆるＯＰＣ(Optic
al Proximity effect Correction) によって合せ込み、
全パターンに渡る露光最適条件を得る（作業IV）。この
条件によって、上述のレイヤーに係わる全パターンの露
光、すなわちフォトレジスト層に対するパターン露光を
行う。その後は、例えばフォトレジスト層の現像、更に
例えばこのパターン化されたフォトレジスト層を用いて
半導体製造プロセスにおける例えばこのパターン化され
たフォトレジスト層をエッチングマスクとするパターン
エッチング等を行う。
に他のパターンのＥＤ−ウインドウを合わせ込む。つま
り、パターンＡの露光最適条件を、他の抽出パターンに
おいても使用し、光近接効果補正いわゆるＯＰＣ(Optic
al Proximity effect Correction) によって合せ込み、
全パターンに渡る露光最適条件を得る（作業IV）。この
条件によって、上述のレイヤーに係わる全パターンの露
光、すなわちフォトレジスト層に対するパターン露光を
行う。その後は、例えばフォトレジスト層の現像、更に
例えばこのパターン化されたフォトレジスト層を用いて
半導体製造プロセスにおける例えばこのパターン化され
たフォトレジスト層をエッチングマスクとするパターン
エッチング等を行う。
【００１４】次に、本発明を、０．２μｍのゲート長を
持つＤＲＡＭによるメモリ部とロジック部とを混載する
ＬＳＩに適用する場合の一例を挙げて説明する。実施に
当たり、目的とするパターンについて、パターンＡとＢ
とに抽出分割した。すなわち、０．２μｍの線幅による
いわゆる孤立パターン（以下ｉｓｏとする）によるロジ
ック部ゲートに対応するパターンＡと、線幅が０．２μ
ｍでピッチが０．５μｍのいわゆるライン・アンド・ス
ペース・パターン（以下Ｌ／Ｓとする）によるＤＲＡＭ
部ゲートに対応するパターンＢとを用意した。
持つＤＲＡＭによるメモリ部とロジック部とを混載する
ＬＳＩに適用する場合の一例を挙げて説明する。実施に
当たり、目的とするパターンについて、パターンＡとＢ
とに抽出分割した。すなわち、０．２μｍの線幅による
いわゆる孤立パターン（以下ｉｓｏとする）によるロジ
ック部ゲートに対応するパターンＡと、線幅が０．２μ
ｍでピッチが０．５μｍのいわゆるライン・アンド・ス
ペース・パターン（以下Ｌ／Ｓとする）によるＤＲＡＭ
部ゲートに対応するパターンＢとを用意した。
【００１５】これらパターンＡおよびＢに関する露光作
業条件、すなわち露光光学条件、照明条件、露光量等の
露光作業条件、マスク条件等の最適化を行った。この例
における被露光体は、Ｓｉ基板上に、反射防止膜の日産
化学（株）製のＤＵＶ４２を厚さ７０ｎｍにスピンコー
トした膜とした。この膜上に、フォトレジスト層を塗布
した。このレジストは、ＪＳＲ（株）製のＫ−１０９２
の、ｔ−ＢＯＣ系化学増幅型レジストを用いた。このレ
ジストのコーター・デベロッパーは、東京エレクトロン
（株）製ＡＣＴ８を使用して厚さ５４０ｎｍの厚さに、
回転数３３８０ｒｐｍでスピンコートした。その後、こ
のレジストを、９０℃で６０秒間のプリベークを行っ
た。露光装置（ステッパー）は、ニコン製ＮＳＲ−２２
０５ＥＸ１２Ｂを用いた。この露光の後、１０５℃で９
０秒間のポストエクスポージャーベークを行い、ＴＭＡ
Ｈ（テトラ・メチル・アンモニウム・ハイドロオキサイ
ド）の２．３８％現像液によってパドル現像を６０秒間
行い、純水リンス後９０℃で１００秒間のポストベーク
を行った。
業条件、すなわち露光光学条件、照明条件、露光量等の
露光作業条件、マスク条件等の最適化を行った。この例
における被露光体は、Ｓｉ基板上に、反射防止膜の日産
化学（株）製のＤＵＶ４２を厚さ７０ｎｍにスピンコー
トした膜とした。この膜上に、フォトレジスト層を塗布
した。このレジストは、ＪＳＲ（株）製のＫ−１０９２
の、ｔ−ＢＯＣ系化学増幅型レジストを用いた。このレ
ジストのコーター・デベロッパーは、東京エレクトロン
（株）製ＡＣＴ８を使用して厚さ５４０ｎｍの厚さに、
回転数３３８０ｒｐｍでスピンコートした。その後、こ
のレジストを、９０℃で６０秒間のプリベークを行っ
た。露光装置（ステッパー）は、ニコン製ＮＳＲ−２２
０５ＥＸ１２Ｂを用いた。この露光の後、１０５℃で９
０秒間のポストエクスポージャーベークを行い、ＴＭＡ
Ｈ（テトラ・メチル・アンモニウム・ハイドロオキサイ
ド）の２．３８％現像液によってパドル現像を６０秒間
行い、純水リンス後９０℃で１００秒間のポストベーク
を行った。
【００１６】図２〜図５は、線幅を、０．２０μｍ±
０．０２μｍとするときの、各マスク条件および照明条
件を設定して求めたフォーカスと露光量（規格化した
値）との裕度の最大範囲を求めた結果を示し、Ｗはその
ＥＤ−ウインドウを示す。各Ａ図は、ｉｓｏパターンの
場合、各Ｂ図はＬ／Ｓパターンの場合である。各図Ａお
よびＢにおいて、曲線１ａおよび２ａは線幅０．２２μ
ｍが得られる境界線、曲線１ｂおよび２ｂは線幅０．１
８μｍが得られる境界線を示す。すなわち曲線１ａと１
ｂとの間、および２ａと２ｂとの間が、０．２２μｍ±
０．００２μｍの範囲となる。
０．０２μｍとするときの、各マスク条件および照明条
件を設定して求めたフォーカスと露光量（規格化した
値）との裕度の最大範囲を求めた結果を示し、Ｗはその
ＥＤ−ウインドウを示す。各Ａ図は、ｉｓｏパターンの
場合、各Ｂ図はＬ／Ｓパターンの場合である。各図Ａお
よびＢにおいて、曲線１ａおよび２ａは線幅０．２２μ
ｍが得られる境界線、曲線１ｂおよび２ｂは線幅０．１
８μｍが得られる境界線を示す。すなわち曲線１ａと１
ｂとの間、および２ａと２ｂとの間が、０．２２μｍ±
０．００２μｍの範囲となる。
【００１７】この場合用いた露光装置は、Ｎ．Ａ．（開
口数）＝０．５５、σ（照明光学系と投影光学系の開口
数の比、すなわち光源と投影光学系の瞳の半径比）＝
０．８０であり、図２は、マスクとしてＨＴＰＳＭ（Ha
lf Tone Phase Shift Mask) を用い、１／２遮光の輪帯
照明によった場合、図３は、ＨＴＰＳＭを用い、通常照
明によった場合、図４は、通常のマスクいわゆるＢＩＭ
(Binary Intensity Mask) を用い、上述した１／２輪帯
照明によった場合であり、更に図５は、ＢＩＮを用い、
通常照明によった場合である。
口数）＝０．５５、σ（照明光学系と投影光学系の開口
数の比、すなわち光源と投影光学系の瞳の半径比）＝
０．８０であり、図２は、マスクとしてＨＴＰＳＭ（Ha
lf Tone Phase Shift Mask) を用い、１／２遮光の輪帯
照明によった場合、図３は、ＨＴＰＳＭを用い、通常照
明によった場合、図４は、通常のマスクいわゆるＢＩＭ
(Binary Intensity Mask) を用い、上述した１／２輪帯
照明によった場合であり、更に図５は、ＢＩＮを用い、
通常照明によった場合である。
【００１８】表１は、図２〜図５による各マスク条件お
よび照明条件におけるｉｓｏパターンおよびＬ／Ｓパタ
ーンに関する露光裕度（％）とフォーカス深度（ＤＯ
Ｆ：Depth of Focus（μｍ））を示したものである。
よび照明条件におけるｉｓｏパターンおよびＬ／Ｓパタ
ーンに関する露光裕度（％）とフォーカス深度（ＤＯ
Ｆ：Depth of Focus（μｍ））を示したものである。
【００１９】また、表２は同様の各マスク条件および照
明条件における最適露光量Ｅopt の差を示したものであ
る。
明条件における最適露光量Ｅopt の差を示したものであ
る。
【００２０】
【表１】
【００２１】
【表２】
【００２２】図６Ａ〜Ｄは、それぞれ図２〜図５におけ
るｉｓｏのＥＤ−ウィンドウとＬ／ＳのＥＤ−ウィンド
ウの共通するウィンドウを示すもので、この場合の各マ
スク条件および照明条件における共通ＥＤ−ウィンドウ
の露光裕度およびＤＯＦを表３に示す。共通するＥＤ−
ウィンドウは、図６Ｂに示す通り、ＨＴＰＳＭと通常照
明の組み合わせによるとき最大となり、従来方法では、
これを最適条件として、次のステップとしてマスクバイ
アスＯＰＣを用いることとなる。この場合、表２に示す
通り、ＥOpt の差が小さいため、マスクバイアスＯＰＣ
による裕度の向上はない。
るｉｓｏのＥＤ−ウィンドウとＬ／ＳのＥＤ−ウィンド
ウの共通するウィンドウを示すもので、この場合の各マ
スク条件および照明条件における共通ＥＤ−ウィンドウ
の露光裕度およびＤＯＦを表３に示す。共通するＥＤ−
ウィンドウは、図６Ｂに示す通り、ＨＴＰＳＭと通常照
明の組み合わせによるとき最大となり、従来方法では、
これを最適条件として、次のステップとしてマスクバイ
アスＯＰＣを用いることとなる。この場合、表２に示す
通り、ＥOpt の差が小さいため、マスクバイアスＯＰＣ
による裕度の向上はない。
【００２３】
【表３】
【００２４】本発明においては、図２で示すように、ｉ
ｓｏパターンおよびＬ／Ｓの両パターンが共に、最も大
きいＥＤ−ウィンドウを示す露光条件、すなわち、ＨＴ
ＰＳＭを用い、１／２遮光の輪帯照明を用いる。そし
て、更に、この場合において、各パターンのＥＤ−ウイ
ンドウ同士を比較して最も小さいＥＤ−ウインドウ（こ
の例においては、図２ＡのｉｓｏパターンのＥＤ−ウイ
ンドウ）に、他のパターン（この例においては、図２Ｂ
のＬ／Ｓパターン）に関してマスクバイアスＯＰＣを用
い、図７に曲線３ａおよび３ｂでその範囲を示すよう
に、このＬ／Ｓパターンの最適露光量をｉｓｏパターン
の最適露光量に近づけた。Ｌ／Ｓパターンは、ｉｓｏパ
ターンに比し、最適露光量が４．９ｍＪ／ｃｍ2 高いた
め、マイナスバイアスを掛けることで最適露光量をｉｓ
ｏパターンにおける最適露光量に近づけることができ
る。この場合、マスク０．１８μｍ、ターゲット０．２
０μｍのバイアスＯＰＣによって、Ｌ／Ｓに関する最適
露光量は、４０．４ｍＪ／ｃｍ2となり、ｉｓｏパター
ンに関する最適露光量に近づけることができた。
ｓｏパターンおよびＬ／Ｓの両パターンが共に、最も大
きいＥＤ−ウィンドウを示す露光条件、すなわち、ＨＴ
ＰＳＭを用い、１／２遮光の輪帯照明を用いる。そし
て、更に、この場合において、各パターンのＥＤ−ウイ
ンドウ同士を比較して最も小さいＥＤ−ウインドウ（こ
の例においては、図２ＡのｉｓｏパターンのＥＤ−ウイ
ンドウ）に、他のパターン（この例においては、図２Ｂ
のＬ／Ｓパターン）に関してマスクバイアスＯＰＣを用
い、図７に曲線３ａおよび３ｂでその範囲を示すよう
に、このＬ／Ｓパターンの最適露光量をｉｓｏパターン
の最適露光量に近づけた。Ｌ／Ｓパターンは、ｉｓｏパ
ターンに比し、最適露光量が４．９ｍＪ／ｃｍ2 高いた
め、マイナスバイアスを掛けることで最適露光量をｉｓ
ｏパターンにおける最適露光量に近づけることができ
る。この場合、マスク０．１８μｍ、ターゲット０．２
０μｍのバイアスＯＰＣによって、Ｌ／Ｓに関する最適
露光量は、４０．４ｍＪ／ｃｍ2となり、ｉｓｏパター
ンに関する最適露光量に近づけることができた。
【００２５】この場合、Ｌ／Ｓ単独でのＥＤ−ウインド
ウは若干劣化することになるが、ｉｓｏとＬ／Ｓの共通
ＥＤ−ウインドウは、図７に示すように広くなる。これ
は、従来手法により設定した図６ＢのＥＤ−ウィンドウ
と比して、広くなっている。
ウは若干劣化することになるが、ｉｓｏとＬ／Ｓの共通
ＥＤ−ウインドウは、図７に示すように広くなる。これ
は、従来手法により設定した図６ＢのＥＤ−ウィンドウ
と比して、広くなっている。
【００２６】表４に、そのＨＴＰＳＭと１／２遮光の輪
帯照明を用いたときのＯＰＣ適用なしの場合と、ＯＰＣ
適用した場合と、更に従来方法により選択されたＨＴＰ
ＳＭと通常照明を用いた場合における露光裕度およびＤ
ＯＦを対比して示す。
帯照明を用いたときのＯＰＣ適用なしの場合と、ＯＰＣ
適用した場合と、更に従来方法により選択されたＨＴＰ
ＳＭと通常照明を用いた場合における露光裕度およびＤ
ＯＦを対比して示す。
【００２７】
【表４】
【００２８】上述したところから明らかなように、本発
明方法によるパターン露光方法によれば、従来に比して
大きな焦点深度・露光量裕度を確保することができこと
から、同一レイヤーで異なる密度のパターンを有する場
合においても、すぐれた解像、高い精度をもっってパタ
ーン露光を行うことができる。したがって、半導体装置
の製造、例えば前述のメモリ部とロジック部とを混載す
る、すなわち同一レイヤーで異なる密度、形状のパター
ンを有する場合において、その製造過程におけるフォト
リソグラフィ工程に適用して、良好なパターン露光を行
うことができることことから、量産製造において、歩留
りの向上と更に製品における信頼性の向上を図ることが
できる。
明方法によるパターン露光方法によれば、従来に比して
大きな焦点深度・露光量裕度を確保することができこと
から、同一レイヤーで異なる密度のパターンを有する場
合においても、すぐれた解像、高い精度をもっってパタ
ーン露光を行うことができる。したがって、半導体装置
の製造、例えば前述のメモリ部とロジック部とを混載す
る、すなわち同一レイヤーで異なる密度、形状のパター
ンを有する場合において、その製造過程におけるフォト
リソグラフィ工程に適用して、良好なパターン露光を行
うことができることことから、量産製造において、歩留
りの向上と更に製品における信頼性の向上を図ることが
できる。
【００２９】次に、本発明によるパターン露光方法を実
施するための処理装置の一例の構成図を示す図８を参照
して説明する。この装置は、例えばパターンデータ入力
部１１と、同一密度、同一形状パターンを検出するパタ
ーン検出部１２と、プロセッシングシミュレーション手
段１４と、条件設定手段１５と、判定部１６と、マスク
バイアス作用部１７と、出力部１８とを有して成る。
施するための処理装置の一例の構成図を示す図８を参照
して説明する。この装置は、例えばパターンデータ入力
部１１と、同一密度、同一形状パターンを検出するパタ
ーン検出部１２と、プロセッシングシミュレーション手
段１４と、条件設定手段１５と、判定部１６と、マスク
バイアス作用部１７と、出力部１８とを有して成る。
【００３０】すなわち、この装置においては、パターン
データ入力部１１に、目的とする同一レイヤーにおける
露光パターンのパターンデータが入力され、これからの
データによってパターン検出手段１２において、それぞ
れ同一密度、同一形状を有するパターンに組分けされた
パターン、すなわち前述した作業Ｉに相当するパターン
Ａ，Ｂ，Ｃ・・・の分割パターンを得る。
データ入力部１１に、目的とする同一レイヤーにおける
露光パターンのパターンデータが入力され、これからの
データによってパターン検出手段１２において、それぞ
れ同一密度、同一形状を有するパターンに組分けされた
パターン、すなわち前述した作業Ｉに相当するパターン
Ａ，Ｂ，Ｃ・・・の分割パターンを得る。
【００３１】この各検出されたパターンＡ，パターンＢ
・・・のデータを、プロセッシングシミュレーション手
段１４に入力し、これによって、全ての露光作業条件、
例えばＮ．Ａ．，σ，照明条件、焦点距離、露光量、マ
スクバイアス、マスク種、レジスト材料を用いて光強度
演算を行って全てについてのプロセスシミュレーション
を行う。このようにしてパターンＡ，パターンＢ・・・
関する計算結果に基いて、条件設定手段１５によって、
上述した全ての露光作業条件、例えばＮ．Ａ．，σ，照
明条件、焦点距離、露光量、マスクバイアス、マスク
種、レジスト材料の設定を行う。すなわち、前述した作
業IIに相当する作業がなされる。
・・・のデータを、プロセッシングシミュレーション手
段１４に入力し、これによって、全ての露光作業条件、
例えばＮ．Ａ．，σ，照明条件、焦点距離、露光量、マ
スクバイアス、マスク種、レジスト材料を用いて光強度
演算を行って全てについてのプロセスシミュレーション
を行う。このようにしてパターンＡ，パターンＢ・・・
関する計算結果に基いて、条件設定手段１５によって、
上述した全ての露光作業条件、例えばＮ．Ａ．，σ，照
明条件、焦点距離、露光量、マスクバイアス、マスク
種、レジスト材料の設定を行う。すなわち、前述した作
業IIに相当する作業がなされる。
【００３２】そして、判定部１６よって、最小裕度のパ
ターンすなわち前述の例では、パターンＡを判定する、
前述の作業 IIIに相当する作業を行う。
ターンすなわち前述の例では、パターンＡを判定する、
前述の作業 IIIに相当する作業を行う。
【００３３】そして、マスクバイアスＯＰＣ作用部１７
によって判定部１６によって判定された最小裕度のパタ
ーンＡにおける最適条件を、これ以外のパターンについ
ても用い、組み合わせ計算を行い、裕度が最大となるマ
スクバイアスＯＰＣを作用させる、前述の作業IVに相当
する操作を行う。このようにして得た情報を出力部１８
から取り出す。
によって判定部１６によって判定された最小裕度のパタ
ーンＡにおける最適条件を、これ以外のパターンについ
ても用い、組み合わせ計算を行い、裕度が最大となるマ
スクバイアスＯＰＣを作用させる、前述の作業IVに相当
する操作を行う。このようにして得た情報を出力部１８
から取り出す。
【００３４】しかしながら、本発明によるパターン露光
に用いる処理装置は、上述した例に限られるものではな
い。
に用いる処理装置は、上述した例に限られるものではな
い。
【００３５】また、上述した例では、目的とするいわゆ
るライン系パターンによる露光パターンを得る場合につ
いて説明したが、他の各種パターンの組み合わせによる
露光パターンに本発明を適用することができる。
るライン系パターンによる露光パターンを得る場合につ
いて説明したが、他の各種パターンの組み合わせによる
露光パターンに本発明を適用することができる。
【００３６】
【発明の効果】上述したように、本発明方法によるパタ
ーン露光方法によれば、従来に比して大きな焦点深度・
露光量を確保することができことから、同一レイヤーで
異なる密度、形状のパターンを有する場合においても、
すぐれた解像、高い精度をもっってパターン露光を行う
ことができる。したがって、半導体装置の製造、例えば
前述のメモリ部とロジック部とを混載する、すなわち同
一レイヤーで異なる密度、形状のパターンを有する場合
において、その製造過程におけるフォトリソグラフィ工
程に適用して、良好なパターン露光を行うことができる
ことことから、量産製造において、歩留りの向上と更に
製品における信頼性の向上を図ることができる。
ーン露光方法によれば、従来に比して大きな焦点深度・
露光量を確保することができことから、同一レイヤーで
異なる密度、形状のパターンを有する場合においても、
すぐれた解像、高い精度をもっってパターン露光を行う
ことができる。したがって、半導体装置の製造、例えば
前述のメモリ部とロジック部とを混載する、すなわち同
一レイヤーで異なる密度、形状のパターンを有する場合
において、その製造過程におけるフォトリソグラフィ工
程に適用して、良好なパターン露光を行うことができる
ことことから、量産製造において、歩留りの向上と更に
製品における信頼性の向上を図ることができる。
【００３７】また、本発明装置によれば、上述した本発
明方法の実施を可能にするものである。
明方法の実施を可能にするものである。
【図１】本発明によるパターン露光方法の一例の作業フ
ロー図である。
ロー図である。
【図２】本発明方法の一作業工程におけるＨＴＰＳＭと
１／２輪帯照明を用いた場合の露光量とフォーカス裕度
を示す図で、Ａ図は、線幅０．２μｍの孤立パターンの
場合、Ｂ図は線幅０．２μｍのライン・アンド・スペー
ス・パターンの場合である。
１／２輪帯照明を用いた場合の露光量とフォーカス裕度
を示す図で、Ａ図は、線幅０．２μｍの孤立パターンの
場合、Ｂ図は線幅０．２μｍのライン・アンド・スペー
ス・パターンの場合である。
【図３】本発明方法の一作業工程におけるＨＴＰＳＭと
通常照明を用いた場合の露光量とフォーカス裕度を示す
図で、Ａ図は、線幅０．２μｍの孤立パターンの場合、
Ｂ図は線幅０．２μｍのライン・アンド・スペース・パ
ターンの場合である。
通常照明を用いた場合の露光量とフォーカス裕度を示す
図で、Ａ図は、線幅０．２μｍの孤立パターンの場合、
Ｂ図は線幅０．２μｍのライン・アンド・スペース・パ
ターンの場合である。
【図４】本発明方法の一作業工程におけるＢＩＭと通常
照明を用いた場合の露光量とフォーカス裕度を示す図
で、Ａ図は、線幅０．２μｍの孤立パターンの場合、Ｂ
図は線幅０．２μｍのライン・アンド・スペース・パタ
ーンの場合である。
照明を用いた場合の露光量とフォーカス裕度を示す図
で、Ａ図は、線幅０．２μｍの孤立パターンの場合、Ｂ
図は線幅０．２μｍのライン・アンド・スペース・パタ
ーンの場合である。
【図５】本発明方法の一作業工程におけるＢＩＭと１／
２輪帯照明を用いた場合の露光量とフォーカス裕度を示
す図で、Ａ図は、線幅０．２μｍの孤立パターンの場
合、Ｂ図は線幅０．２μｍのライン・アンド・スペース
・パターンの場合である。
２輪帯照明を用いた場合の露光量とフォーカス裕度を示
す図で、Ａ図は、線幅０．２μｍの孤立パターンの場
合、Ｂ図は線幅０．２μｍのライン・アンド・スペース
・パターンの場合である。
【図６】Ａ〜Ｄは、各マスク、照明条件における露光量
とフォーカス裕度を示す図である。
とフォーカス裕度を示す図である。
【図７】本発明方法の一例における２つのパターンの露
光量とフォーカス裕度を示す図である。
光量とフォーカス裕度を示す図である。
【図８】本発明方法に用いる処理装置の一例の構成図で
ある。
ある。
１１・・・パターンデータ入力部、１２・・・パターン
検出部、１４・・・プロセシングシミュレーション手
段、１５・・・条件設定手段と、１６・・・判定部、１
７・・・マスクバイアス作用部、１８・・・出力部
検出部、１４・・・プロセシングシミュレーション手
段、１５・・・条件設定手段と、１６・・・判定部、１
７・・・マスクバイアス作用部、１８・・・出力部
Claims (6)
- 【請求項１】 目的とする露光パターンが、一様性でな
いパターン密度、パターン形状を有するパターン露光に
当たり、 上記目的とする露光パターンを、ほぼ同一密度、同一形
状のパターン部分に分割抽出する作業工程を経ることを
特徴とするパターン露光方法。 - 【請求項２】 上記パターン部分に分割抽出する作業工
程後に、上記分割抽出パターン部分についてそれぞれ露
光最適条件を求める作業工程を経ることを特徴とする請
求項１に記載のパターン露光方法。 - 【請求項３】 上記パターン部分に分割抽出する作業工
程後に、上記分割抽出パターン部分についてそれぞれ露
光最適条件を求める作業工程と、上記分割抽出パターン
部分についての露光最適条件のうち最も裕度の小さい、
抽出パターン部分を選出する作業工程を経ることを特徴
とする請求項１に記載のパターン露光方法。 - 【請求項４】 上記最も裕度の小さい、抽出パターン部
分の露光最適条件を、他の抽出パターンにも使用するこ
とを特徴とする請求項３に記載のパターン露光方法。 - 【請求項５】 上記最も裕度の小さい、抽出パターン部
分の露光最適条件を、他の抽出パターンに用いるに際
し、最適露光量を、光近接効果補正によって合せ込む作
業工程を経ることを特徴とする請求項３に記載のパター
ン露光方法。 - 【請求項６】 パターンデータ入力部と、 パターンデータに基いて同一密度、同一形状のパターン
を検出するパターン検出部と、 上記パターン検出部からの各検出パターンについて露光
に係わる条件を用いて露光シミュレーションを行うプロ
セシングシミュレーション手段と、 これにより露光作業の条件設定を行う条件設定手段と、 最小裕度のパターンを判定する判定部と、 該判定部によって判定された最小裕度のパターンにおけ
る最適条件を、該パターン以外のパターンについて用
い、組み合わせ計算を行い、裕度が最大となるマスクバ
イアスを光近接効果補正作用させるマスクバイアス光近
接効果補正作用部と、 出力部とを有してなることを特徴とするパターン露光に
用いる処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08431399A JP4352498B2 (ja) | 1999-03-26 | 1999-03-26 | パターン露光方法とこれに用いる処理装置 |
| US09/533,821 US6399260B1 (en) | 1999-03-26 | 2000-03-24 | Pattern exposure method having no uniformity in pattern density or configuration |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08431399A JP4352498B2 (ja) | 1999-03-26 | 1999-03-26 | パターン露光方法とこれに用いる処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000277426A true JP2000277426A (ja) | 2000-10-06 |
| JP4352498B2 JP4352498B2 (ja) | 2009-10-28 |
Family
ID=13827028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08431399A Expired - Fee Related JP4352498B2 (ja) | 1999-03-26 | 1999-03-26 | パターン露光方法とこれに用いる処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6399260B1 (ja) |
| JP (1) | JP4352498B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002313807A (ja) * | 2001-04-19 | 2002-10-25 | Sony Corp | 半導体装置の製造方法 |
| JP2002328460A (ja) * | 2001-04-27 | 2002-11-15 | Toshiba Corp | パターン形成方法、露光用マスクの形成方法及び露光用マスク |
| US7120882B2 (en) | 2002-03-12 | 2006-10-10 | Kabushiki Kaisha Toshiba | Method of setting process parameter and method of setting process parameter and/or design rule |
| JP2007057948A (ja) * | 2005-08-25 | 2007-03-08 | Toshiba Corp | パターン検証方法、そのプログラム、半導体装置の製造方法 |
| JP2009302206A (ja) * | 2008-06-11 | 2009-12-24 | Canon Inc | 露光パラメータの決定方法、露光パラメータを決定するためのプログラム、露光方法及びデバイス製造方法 |
| JP2010080964A (ja) * | 2008-09-26 | 2010-04-08 | Brion Technologies Inc | リソグラフィ処理方法、及びそれによって製造されるデバイス |
| JP2010146024A (ja) * | 2003-06-30 | 2010-07-01 | Asml Masktools Bv | デバイスレイアウトを用いるｎａ−シグマ露光設定および散乱バーｏｐｃの同時最適化の方法、プログラム製品、および装置 |
| JP2010175733A (ja) * | 2009-01-28 | 2010-08-12 | Toshiba Corp | パターンレイアウト作成方法 |
| JP2010199159A (ja) * | 2009-02-23 | 2010-09-09 | Toshiba Corp | 半導体装置製造方法および露光パラメータ作成プログラム |
| JP2012212793A (ja) * | 2011-03-31 | 2012-11-01 | Nuflare Technology Inc | 半導体装置の製造方法、描画装置、プログラム及びパターン転写装置 |
| CN112528505A (zh) * | 2020-12-14 | 2021-03-19 | 西南交通大学 | 一种指数分布型产品可靠性评估方法 |
| JP2022001965A (ja) * | 2016-12-30 | 2022-01-06 | エーエスエムエル ネザーランズ ビー．ブイ． | リソグラフィプロセスおよびリソグラフィ装置、ならびに検査プロセスおよび検査装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004317718A (ja) * | 2003-04-15 | 2004-11-11 | Toshiba Corp | パターン作成方法、パターン作成システム、および半導体装置の製造方法 |
| US7269804B2 (en) * | 2004-04-02 | 2007-09-11 | Advanced Micro Devices, Inc. | System and method for integrated circuit device design and manufacture using optical rule checking to screen resolution enhancement techniques |
| JP2009182237A (ja) * | 2008-01-31 | 2009-08-13 | Toshiba Corp | 露光条件設定方法、パターン設計方法及び半導体装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6087052A (en) * | 1997-10-01 | 2000-07-11 | Fujitsu Limited | Charged particle beam exposure method utilizing subfield proximity corrections |
| JPH11204422A (ja) * | 1998-01-14 | 1999-07-30 | Nikon Corp | 荷電粒子線転写方法 |
| JP2000162758A (ja) * | 1998-11-30 | 2000-06-16 | Matsushita Electric Ind Co Ltd | 光学的近接効果補正方法 |
-
1999
- 1999-03-26 JP JP08431399A patent/JP4352498B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-24 US US09/533,821 patent/US6399260B1/en not_active Expired - Lifetime
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002313807A (ja) * | 2001-04-19 | 2002-10-25 | Sony Corp | 半導体装置の製造方法 |
| JP2002328460A (ja) * | 2001-04-27 | 2002-11-15 | Toshiba Corp | パターン形成方法、露光用マスクの形成方法及び露光用マスク |
| US7120882B2 (en) | 2002-03-12 | 2006-10-10 | Kabushiki Kaisha Toshiba | Method of setting process parameter and method of setting process parameter and/or design rule |
| US7181707B2 (en) | 2002-03-12 | 2007-02-20 | Kabushiki Kaisha Toshiba | Method of setting process parameter and method of setting process parameter and/or design rule |
| JP2010146024A (ja) * | 2003-06-30 | 2010-07-01 | Asml Masktools Bv | デバイスレイアウトを用いるｎａ−シグマ露光設定および散乱バーｏｐｃの同時最適化の方法、プログラム製品、および装置 |
| US7987435B2 (en) | 2005-08-25 | 2011-07-26 | Kabushiki Kaisha Toshiba | Pattern verification method, program thereof, and manufacturing method of semiconductor device |
| JP2007057948A (ja) * | 2005-08-25 | 2007-03-08 | Toshiba Corp | パターン検証方法、そのプログラム、半導体装置の製造方法 |
| US8127265B2 (en) | 2005-08-25 | 2012-02-28 | Kabushiki Kaisha Toshiba | Pattern verification method, program thereof, and manufacturing method of semiconductor device |
| JP2009302206A (ja) * | 2008-06-11 | 2009-12-24 | Canon Inc | 露光パラメータの決定方法、露光パラメータを決定するためのプログラム、露光方法及びデバイス製造方法 |
| US8334968B2 (en) | 2008-06-11 | 2012-12-18 | Canon Kabushiki Kaisha | Recording medium storing program for determining exposure parameter, exposure method, and method of manufacturing device |
| JP2010080964A (ja) * | 2008-09-26 | 2010-04-08 | Brion Technologies Inc | リソグラフィ処理方法、及びそれによって製造されるデバイス |
| JP2010175733A (ja) * | 2009-01-28 | 2010-08-12 | Toshiba Corp | パターンレイアウト作成方法 |
| JP2010199159A (ja) * | 2009-02-23 | 2010-09-09 | Toshiba Corp | 半導体装置製造方法および露光パラメータ作成プログラム |
| JP2012212793A (ja) * | 2011-03-31 | 2012-11-01 | Nuflare Technology Inc | 半導体装置の製造方法、描画装置、プログラム及びパターン転写装置 |
| US9122176B2 (en) | 2011-03-31 | 2015-09-01 | Nuflare Technology, Inc. | Method for fabricating semiconductor device, pattern writing apparatus, recording medium recording program, and pattern transfer apparatus |
| US9535327B2 (en) | 2011-03-31 | 2017-01-03 | Nuflare Technology, Inc. | Method for fabricating semiconductor device, pattern writing apparatus, recording medium recording program, and pattern transfer apparatus |
| US10884336B2 (en) | 2011-03-31 | 2021-01-05 | Nuflare Technology, Inc. | Method for fabricating semiconductor device, pattern writing apparatus, recording medium recording program, and pattern transfer apparatus |
| JP2022001965A (ja) * | 2016-12-30 | 2022-01-06 | エーエスエムエル ネザーランズ ビー．ブイ． | リソグラフィプロセスおよびリソグラフィ装置、ならびに検査プロセスおよび検査装置 |
| CN112528505A (zh) * | 2020-12-14 | 2021-03-19 | 西南交通大学 | 一种指数分布型产品可靠性评估方法 |
| CN112528505B (zh) * | 2020-12-14 | 2022-03-25 | 西南交通大学 | 一种指数分布型产品可靠性评估方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6399260B1 (en) | 2002-06-04 |
| JP4352498B2 (ja) | 2009-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000277426A (ja) | パターン露光方法とこれに用いる処理装置 | |
| US20070037066A1 (en) | Method for correcting and configuring optical mask pattern | |
| CN110032037B (zh) | 光学邻近修正方法及掩膜版的制作方法 | |
| US7694269B2 (en) | Method for positioning sub-resolution assist features | |
| US6649310B2 (en) | Method of manufacturing photomask | |
| US6596444B2 (en) | Photomask and method for correcting feature size errors on the same | |
| TWI357612B (en) | Device and method for determining an illumination | |
| US6706452B2 (en) | Method of manufacturing photomask and method of manufacturing semiconductor integrated circuit device | |
| US6571383B1 (en) | Semiconductor device fabrication using a photomask designed using modeling and empirical testing | |
| US20090281778A1 (en) | Method and system for identifying weak points in an integrated circuit design | |
| US7955761B2 (en) | Exposure mask, pattern formation method, and exposure mask fabrication method | |
| JP2001235850A (ja) | フォトマスクパターンの設計方法、レジストパターンの形成方法および半導体装置の製造方法 | |
| US7913196B2 (en) | Method of verifying a layout pattern | |
| JP2007324273A (ja) | シミュレーション方法およびシミュレーションシステム、ならびにマスクパターンの修正方法 | |
| US6824958B2 (en) | Method of manufacturing photomask and method of manufacturing semiconductor integrated circuit device | |
| US20040128118A1 (en) | Process window compliant corrections of design layout | |
| US7458057B2 (en) | Pattern correction method, pattern correction system, mask manufacturing method, semiconductor device manufacturing method, recording medium, and designed pattern | |
| US20070092844A1 (en) | Method to form photo patterns | |
| US7393613B2 (en) | Set of at least two masks for the projection of structure patterns | |
| CN109164678B (zh) | 改善高深宽比图形不一致和提高光刻胶形貌陡度的方法 | |
| JP2008159788A (ja) | 露光条件算出プログラム及び露光条件算出方法 | |
| US6605481B1 (en) | Facilitating an adjustable level of phase shifting during an optical lithography process for manufacturing an integrated circuit | |
| US20120220058A1 (en) | Method of fabricating semiconductor device | |
| US6537709B2 (en) | Photo mask having film formed from halftone material, method of manufacturing photo mask, and method of manufacturing semiconductor device | |
| JPH0876355A (ja) | ホトマスク、パタン形成方法及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090720 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |