JP2010080964A - リソグラフィ処理方法、及びそれによって製造されるデバイス - Google Patents

リソグラフィ処理方法、及びそれによって製造されるデバイス Download PDF

Info

Publication number
JP2010080964A
JP2010080964A JP2009216390A JP2009216390A JP2010080964A JP 2010080964 A JP2010080964 A JP 2010080964A JP 2009216390 A JP2009216390 A JP 2009216390A JP 2009216390 A JP2009216390 A JP 2009216390A JP 2010080964 A JP2010080964 A JP 2010080964A
Authority
JP
Japan
Prior art keywords
pattern
sub
patterns
image
pitch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009216390A
Other languages
English (en)
Other versions
JP5191464B2 (ja
Inventor
Duan-Fu Stephen Hsu
スウ,デュアン−フ,スティーブン
Joobyoung Kim
キム,ジョービョング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brion Technologies Inc
Original Assignee
Brion Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brion Technologies Inc filed Critical Brion Technologies Inc
Publication of JP2010080964A publication Critical patent/JP2010080964A/ja
Application granted granted Critical
Publication of JP5191464B2 publication Critical patent/JP5191464B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441Optical proximity correction [OPC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

【課題】リソグラフィパターンを2つのサブパターンに分割する方法を提供する。
【解決手段】リソグラフィパターンにおける興味のある構造に対応するテスト構造を生成すること、選択寸法範囲を介してテスト構造を変化させること、テスト構造の画像をシミュレートすること、シミュレートされた画像の画質メトリックを決定すること、決定された画質メトリックを分析して分割が画質メトリックを改善するピット範囲と分割が画質メトリックを改善しない範囲を決定すること、決定されたピッチ範囲に従って2つのサブパターンを生成することを含む。
【選択図】図13

Description

[0001] 本発明は、概して、リソグラフィ装置に関し、特に、複数回の露光を用いた露光方法に関する。
[0002] リソグラフィ装置は、所望のパターンを基板に、通常は基板のターゲット部分に適用する機械である。リソグラフィ装置は例えば、集積回路(IC)の製造に使用可能である。このような場合、代替的にマスク又はレチクルとも呼ばれるパターニングデバイスを使用して、ICの個々の層上に形成すべき回路パターンを生成することができる。このパターンを、基板(例えばシリコンウェーハ)上のターゲット部分(例えば1つ又は幾つかのダイの一部を含む)に転写することができる。パターンの転写は通常、基板に設けた放射感応性材料(レジスト)の層への結像により行われる。一般的に、1枚の基板は、順次パターンが与えられる互いに近接したターゲット部分のネットワークを含んでいる。従来のリソグラフィ装置は、パターン全体をターゲット部分に1回で露光することによって各ターゲット部分が照射される、いわゆるステッパと、基板を所定の方向(「スキャン」方向)と平行あるいは逆平行に同期的にスキャンしながら、パターンを所定の方向(「スキャン」方向)に放射ビームでスキャンすることにより、各ターゲット部分が照射される、いわゆるスキャナとを含む。
[0003] 本明細書において使用する「投影システム」という用語は、例えば使用する露光放射、又は液浸液の使用や真空の使用などの他の要因に合わせて適宜、例えば屈折光学システム、反射光学システム、反射屈折光学システム、磁気光学システム、電磁気光学システム及び静電気光学システム、又はその任意の組合せを含む任意のタイプの投影システムを網羅するものとして広義に解釈されるべきである。本明細書において「レンズ」という用語を使用した場合、これはさらに一般的な「投影システム」という用語と同義と見なされる。放射システムは、また、放射投影ビームの誘導、整形、又は制御を行うための、これらの任意の設計タイプに従って動作するコンポーネントを含んでいてもよい。放射システム及び投影システムは、一般に、放射投影ビームの誘導、整形、又は制御を行うためのコンポーネントを備える。一般に、投影システムは、投影システムの開口数(普通、「NA」と呼ばれる)を設定する手段を備える。例えば、投影システムの瞳の内部に調整可能NA絞りを配置することができる。放射システムは、通常、マスクの上流の(放射システムの瞳の内部に)強度分布の外側及び/又は内側半径範囲(普通、それぞれσ-outer及びσ-innerと呼ばれる)を設定する調整手段を備える。
[0004] リソグラフィ装置は2つ(デュアルステージ)又はそれ以上の基板テーブル(及び/又は2つ以上のパターニングデバイステーブル)を有するタイプでよい。このような「マルチステージ」機械においては、追加のテーブルを並行して使用するか、1つ又は複数の他のテーブルを露光に使用している間に1つ又は複数のテーブルで予備工程を実行することができる。リソグラフィ装置は、投影システムの最終要素と基板との間の空間を充填するように、基板が水などの比較的高い屈折率を有する液体に浸漬されたタイプであってもよい。液浸液は、例えばマスクと投影システムの間など、リソグラフィ装置の他の空間に適用することもできる。液浸技術は、投影システムの開口数を増加させるために当技術分野で周知である。本明細書で使用する「液浸」という用語は、基板などの構造を液体に沈めなければならないという意味ではなく、露光中に投影システムと基板の間に液体が存在するというほどの意味である。
[0005] ICデバイスの個々の層に対応する回路パターンは、一般に、複数のデバイスパターンと、相互接続線とを含む。デバイスパターンは、例えば、ライン−スペースパターン(「バーパターン」)、コンデンサ接触パターン、コンタクトホールのパターン及びDRAMアイソレーションパターンなどの様々な空間的配置のフィーチャを含むことができる。フィーチャは必ずしも線要素が閉じた輪郭を画定する形状によって特徴付けられている訳ではない。例えば、2つの隣接するフィーチャの先端の空間的配置とその2つの先端の間のスペースは、本明細書と特許請求の範囲に関しては、フィーチャと呼ぶことができる。
[0006] 本明細書と特許請求の範囲に関しては、フィーチャのサイズは、フィーチャが基板レベルで有する公称サイズを指す。マスクの位置で、フィーチャのサイズは公称サイズのM倍の大きさで、ここでMは、投影システム(通常、|M|=1/4又は1/5)の倍率である。一般に、マスクでのさらなるサイズのずれが導入されて例えばパターンの投影と露光との間に発生するエラーを補償する。そのようなサブパターンのフィーチャのサイズ変更を以下ではバイアシング及び/又は光近接効果補正(Optical Proximity Correction "OPC")と呼ぶ。バイアシング及び/又はOPCの量も一般に基板レベルでのサイズ変更に対応する名目量で表される。「ターゲットフィーチャ」などの表現で使用される時の「ターゲット」という用語は、これらのフィーチャがデバイス層について望まれるほぼ公称サイズを有するということを示している。
[0007] 回路パターンの製作は、フィーチャの間、相互接続線の間、及びフィーチャの要素の間のスペース許容差の制御並びにフィーチャ及びフィーチャ要素のサイズの制御を含む。プリントするダイの領域あたりのフィーチャの数の需要が高まるに連れて、超解像技術(resolution enhancement technique)が開発され、投影リソグラフィ装置を用いたリソグラフィ処理方法で得られる解像度の限界が向上してきた。デバイス層の製作で許される2本のラインの間の最小スペース及び/又はライン又はその他の任意のフィーチャ、例えばコンタクトホールの最小幅はクリティカルディメンション(Critical Dimension "CD")と呼ばれる。CDにほぼ等しい最小サイズを含むフィーチャを本明細書では「CDサイズのフィーチャ」と呼ぶ。
[0008] リソグラフィ処理方法の最適な性能及びリソグラフィ投影装置を究極の解像度で使用することが、ほぼCDに等しい距離だけ離れたCDサイズのフィーチャ(例えばコンタクトホールなど)のアレイを含むパターンのリソグラフィ処理に一般に必要である。このようなフィーチャのアレイでは、この例ではCDのほぼ2倍に等しい周期性のピッチPを定義することができる。P=2CDのピッチは、CDサイズのフィーチャがリソグラフィ処理方法でのプリントのために構成することができる最小ピッチである。この層は、2CDより大きいピッチで1つ又は複数のアレイに位置するCDサイズのフィーチャを含むこともできる。特に、最小ピッチとそれより大きいピッチの両方で配置されたCDサイズのコンタクトホールを含む層のプリントは重要であり、当技術分野の最新の超解像手段を含むことができる。一般に、1:1から1:4までのライン−スペース比で分離されたフィーチャは「密なフィーチャ」(dense feature)と考えられるが、結像波長の約10倍より大きい距離だけ離れたフィーチャは「疎なフィーチャ」(isolated feature)と考えられる。しかし、「密なフィーチャ」の一般に承認された正確な定義はなく、また「疎なフィーチャ」の一般に承認された正確な定義もない。
[0009] さらに、本明細書と特許請求の範囲でのピッチの概念は、また、少なくとも2つのフィーチャのクラスタに適用され、この場合、「ピッチ」は2つのほぼ同様の隣接するフィーチャの2つの対応するポイント間の相互距離を指す。
[0010] 投影装置の解像度の限界は、リソグラフィ製造工程で得られるCDを決定する特徴の1つである。この解像度の限界は、一般に投影システムのNAと投影ビームの放射の波長、並びに使用する具体的な工程によって変化する工程定数kによって示される。解像度を向上させる従来の手法はNAを増やして波長を短くすることである。これらの手段は、焦点深度と放射ターゲット部分の露光ドーズ量の残余エラーに対する不感受性が小さくなるという副作用を有する。ターゲット設計フィーチャのCDサイズの所与の許容差での使用可能な焦点深度と露光ドーズ量の許容される変動との組み合わせを、通常、プロセス寛容度と呼ぶ。好ましくは、超解像手段はプロセス寛容度に影響すべきではなく、従って、最低限の必要な入手可能なプロセス寛容度は現在、リソグラフィ製造工程で得られる最小CDを決定するもう1つの特徴である。
[0011] この問題の1つの解決策はダブルパターニング技術(DPT)の使用である。この手法で、密なパターンはより密に並んでいないフィーチャの1つ又は複数の部分パターンに分割される。
[0012] 本発明の実施形態の1つの態様は、リソグラフィパターンを複数のサブパターンに分割する方法であって、リソグラフィパターンにおける興味のある1つ又は複数の構造に対応する少なくとも1つのテスト構造を生成すること、選択寸法範囲を介して少なくとも1つのテスト構造を変化させて複数の変化したテスト構造を生成すること、複数の変化したテスト構造の画像の画質メトリックについて複数の値を決定すること、それらの値を分析してパターン分割が画質メトリックを向上させる寸法範囲を決定すること、決定された範囲に従ってリソグラフィパターンの複数のサブパターンを生成することを含むリソグラフィパターンを複数のサブパターンに分割する方法を提供する。
[0013] 所望のパターンが与えられると、所与のリソグラフィ装置上で実行された、所望のパターンのフィーチャよりも密でないフィーチャを備えた2つのサブパターンへの所望のパターンの分割に基づく2回露光工程の適用可能性を、各サブパターンのプリントに最小限必要なプロセス寛容度の尺度で評価することができる。一般に、パターンのプリントを可能にするプロセス寛容度は、所望のパターンの特徴(CD及びCDサイズのフィーチャが所望のパターン内に出現するピッチの範囲など)、使用するリソグラフィ装置の特性(照明モード、パターン付ビームの波長、投影システムの最大開口数など)、及びレチクルに提供されるパターンの特性(例えば、バイナリパターン又は減衰位相シフトパターン)を含むパラメータに依存する。従って、プロセス寛容度がプリントを可能にする判定基準として使用され、様々なリソグラフィ工程が比較される時には、これらの特性を説明しなければならない。
[0014] 本発明の実施形態の態様は、上記の方法を実行する、又は上記の方法に従ってリソグラフィシステムを制御するコンピュータ実行可能な命令でコード化されたコンピュータ可読媒体を含むことができる。
[0015] 本発明の実施形態の態様は、上記の方法に従って動作するように構成され配置されたリソグラフィ又はリソセルシステムを含むことができる。このようなシステムは、例えば、ユーザがこの方法又は別の方法に従って装置を制御できるようにプログラミングされたコンピュータを組み込むことができる。
[0016] 本発明の実施形態の態様は、上記の方法に従って動作するように構成され配置されたシミュレーションシステムを含むことができる。
[0017] 本発明の実施形態の態様は、上記の方法に従ってマスクを製造し、上記の分割方法に従ってマスクのパターンを設計し、決定された分割ルールに従って少なくとも1つのマスクのパターンを記述する方法を含むことができる。
[0018] 本発明の実施形態の態様は、上記の分割方法に従って導出されたパターンを用いてマイクロ電子デバイスを製造する方法を含むことができる。
[0019] 本発明の実施形態の態様は、上記の方法に従って製造されたデバイスを含むことができる。
[0020] 本発明の実施形態の態様は、上記の方法に従って分割されたパターンを結像するステップを含む方法を含むことができる。
[0021] 複数のフィーチャを含むデバイスパターンは、設計ルール検査(design rule check)又はグラフ理論アルゴリズム(graph theory algorithm)を用いて2つのサブパターンに分解することができる。このようなアルゴリズムは、設計の評価及び変更、例えば光近接効果補正(Optical Proximity Correction)に用いる電子設計自動化ソフトウェアで入手可能である。このような分解アルゴリズムは、デバイスパターンに任意の2つの隣接するフィーチャの間の相互距離が少なくともクリティカルディメンションCDで、分解後に得た第1及び第2のサブパターンの任意の2つの隣接するフィーチャの間の相互距離が少なくともクリティカルディメンションCDの2倍である時に、本発明に使用できる。相互距離が増大すると、2つの透過サブパターンフィーチャの間の最小アブソーバ幅の制限を超えることなくバイアシング及び/又はOPCに関してリサイズだけでなくサブパターンフィーチャの拡張が可能になる。この最小幅はマスク製作技術によって決定される。現在、(マスクレベルで)80〜100nm程度の幅が実現可能である。別の方法としては、相互距離の増加を活用してアシストフィーチャ(すなわち散乱バーなどをプリントしないフィーチャ)を配置し、さらに光近接効果補正を押し進めることができる。これに対し、隣接するフィーチャの間隔が足りない場合は、所望のパターンで上記配置は不可能であったろう。
[0022] 複数のフィーチャを含むデバイスパターンの場合、分解後に得られた第1及び第2のサブパターンの任意の2つの隣接するフィーチャの間の相互距離が少なくともクリティカルディメンションCDの2倍であるという条件を両サブパターンが満たす2つのサブパターンへの分解を適用することはできないが、その条件を満たす少なくとも1つのサブパターンを得ることは可能である。その場合、条件を満たさない1つのサブパターンをさらに分割でき、必要であれば、得られた各々のサブパターンが条件を満たすまで分割を繰り返すことができる。その場合、本発明のある実施形態は、2回露光工程に限定されず、露光回数を得られるサブパターンの数に合わせたマルチ露光工程を含む。
[0023] 本明細書ではIC製造におけるリソグラフィ装置の使用について特に言及しているが、本明細書に記載するリソグラフィ装置は、集積光システム、磁気ドメインメモリの案内及び検出パターン、液晶ディスプレイ(LCD)、薄膜磁気ヘッドなどの製造を含むその他の用途を有することができることを理解されたい。当業者には明らかなように、そのような別の用途においては、本明細書で使用する「ウェーハ」又は「ダイ」という用語はいずれも、それぞれ、より一般的な「基板」又は「ターゲット部分」という用語と同義であると考えてよい。本明細書に記載する基板は、露光の前又は後に、例えば、トラック(通常、基板にレジスト層を塗布し、露光したレジストを成長させるツール)、又はメトロロジーツール、又はインスペクションツール内で処理されてもよい。本明細書中の開示内容を、適宜、上記の基板処理ツール及びその他の基板処理ツールに適用することができる。さらに、基板は、例えば、多層ICを作成するために、複数回処理できるので、本明細書で使用する基板という用語は、すでに多重処理層を含む基板を指すこともできる。
[0024] 本明細書で使用する「放射」及び「ビーム」という用語は、紫外線(UV)放射(例えば、365、248、193、157、又は126nmの波長を有する)、及び極端紫外線(EUV)放射(例えば、5〜20nmの範囲の波長を有する)を含むすべてのタイプの電磁放射を包含する。
[0025] 本明細書で使用する「パターニングデバイス」という用語は、例えば、基板のターゲット部分にパターンを形成するために、投影ビームの断面にパターンを付与するために使用できるデバイスを指すものとして広く解釈すべきである。投影ビームに付与されたパターンは基板のターゲット部分の所望のパターンに正確に対応しないこともあることに留意されたい。一般に、投影ビームに付与されたパターンは、ターゲット部分に作成される集積回路などのデバイスの特定の機能層に対応する。
[0026] パターニングデバイスは透過型又は反射型である。パターニングデバイスの例は、マスク、プログラマブルミラーアレイ、及びプログラマブルLCDパネルを含む。マスクはリソグラフィ分野で周知であり、バイナリ、レベンソン型(alternating)位相シフト、及びハーフトーン型(attenuated)位相シフト並びに様々なハイブリッドマスクタイプなどのマスクタイプを含む。プログラマブルミラーアレイの一例は、各々が入射する放射ビームを様々な方向に反射するように個別に傾けることができる小型ミラーのマトリクス配置を採用している。こうして、反射したビームがパターニングされる。
[0027] 支持構造は、パターニングデバイスを支持する、すなわちパターニングデバイスの重量を担持する。支持構造は、パターニングデバイスの向き、リソグラフィ装置の設計、及び例えばパターニングデバイスが真空環境に保持されているか否かなどの他の条件に従った方法でパターニングデバイスを保持する。支持体は機械的固締、真空、又は例えば、真空環境での静電気による固締などのその他の固締技術を使用することができる。支持構造は、パターニングデバイスを保持する機械、真空、静電気又は他の締め付け技術であってよい。支持構造は、例えば、適宜固定又は移動可能であり、パターニングデバイスを、例えば、投影システムに対して確実に所望の位置に置くフレーム又はテーブルでよい。本明細書での「レチクル」又は「マスク」という用語のいかなる使用も、より一般的な「パターニングデバイス」という用語と同義と考えてよい。
[0028] 対応する参照符号が対応する部分を示す添付の略図を参照しながら本発明の実施形態を説明するが、これは単に例示としてのものに過ぎない。
[0029]本発明のある実施形態によるリソグラフィ投影装置を示す図である。 [0030]正方形のコンタクトホールのアレイと2つのサブパターンとを含むデバイスパターンを示す図である。 [0031]様々なフィーチャピッチについての1回の露光と全ピッチの分割(DPT)を対比したILSのシミュレーション結果を示す図である。 [0032]非分割(90nmピッチ、35nmCDターゲット)及び分割パターン(180nmピッチ、35nmCDターゲット)の場合の露光寛容度(焦点対ドーズ量)を示す図である。 [0032]非分割(90nmピッチ、35nmCDターゲット)及び分割パターン(180nmピッチ、35nmCDターゲット)の場合の露光寛容度(焦点対CD)を示す図である [0032]非分割(90nmピッチ、35nmCDターゲット)及び分割パターン(180nmピッチ、35nmCDターゲット)の場合の露光寛容度(焦点対ドーズ量)を示す図である [0032]非分割(90nmピッチ、35nmCDターゲット)及び分割パターン(180nmピッチ、35nmCDターゲット)の場合の露光寛容度(焦点対CD)を示す図である [0033]分割(90nmピッチ、35nmCDターゲット)と非分割結像の露光寛容度(焦点深度対寛容度%)を示す図である。 [0034]非分割(130nmピッチ、35nmCDターゲット)及び分割パターン(260nmピッチ、35nmCDターゲット)の場合の露光寛容度(焦点対ドーズ量)を示す図である。 [0034]非分割(130nmピッチ、35nmCDターゲット)及び分割パターン(260nmピッチ、35nmCDターゲット)の場合の露光寛容度(焦点対CD)を示す図である。 [0034]非分割(130nmピッチ、35nmCDターゲット)及び分割パターン(260nmピッチ、35nmCDターゲット)の場合の露光寛容度(焦点対ドーズ量)を示す図である。 [0034]非分割(130nmピッチ、35nmCDターゲット)及び分割パターン(260nmピッチ、35nmCDターゲット)の場合の露光寛容度(焦点対CD)を示す図である。 [0035]非分割(130nmピッチ、35nmCDターゲット)と分割(260nmピッチ、35nmCDターゲット)結像の露光寛容度(焦点深度対寛容度%)を示す図である。 [0036](a)〜(e)はテスト構造及びその構造に関連するメトリクスの例を示す図である。 [0037](a)(b)は本発明のある実施形態に従って使用するテストパターンの例を示す図である。 [0038]本発明のある実施形態従って使用するいくつかのメトロロジーサイトを示す図である。 [0039]様々なピッチのM4メトロロジーサイトのILSシミュレーションデータを示す図である。 [0040]本発明のある実施形態による方法を示すフローチャートである。 [0041]本発明のある実施形態による方法に従って分析された論理標準セルの一例である。 [0042]85nmのピッチパターンのシミュレートされた密なフィーチャの潜在的な分割結像工程の比較を示す図である。 [0042]85nmのピッチパターンのシミュレートされた密なフィーチャの結像工程のプロセスウィンドウ情報を示す図である。 [0042]85nmのピッチパターンのシミュレートされた密なフィーチャの潜在的な分割結像工程の比較を示す図である。 [0042]85nmのピッチパターンのシミュレートされた密なフィーチャの結像工程のプロセスウィンドウ情報を示す図である。 [0042]85nmのピッチパターンのシミュレートされた密なフィーチャの潜在的な分割結像工程の比較を示す図である。 [0042]85nmのピッチパターンのシミュレートされた密なフィーチャの結像工程のプロセスウィンドウ情報を示す図である。 [0043](a)〜(c)は図14a〜図14fに関してシミュレートしたパターンを示す図である。
[0044] 図1は、本発明の方法で使用することができるリソグラフィ投影装置の概略図である。この装置は、
[0045] 放射(例えば、波長が約270nm未満、例えば、波長が248、193、157、及び126nmの放射などのUV放射又はDUV放射)の投影ビームPBを供給する放射システムEx、ILを備え、この特定の場合には、放射システムは、また、放射源LAを含み、さらに、
[0046] マスクMA(例えば、レチクル)を保持するマスクホルダを備えた第1のオブジェクトテーブル(マスクテーブル)MTと、
[0047] 基板W(例えば、レジストコートシリコンウェーハ)を保持する基板ホルダを備えた第2のオブジェクトテーブル(基板テーブル)WTと、
[0048] マスクMAの照射部分を基板Wのターゲット部分C(例えば、1つ又は複数のダイを含む)に結像する投影システム(「レンズ」)PL(例えば、従来の結像又は液浸流体を用いた結像のいずれかに適した石英、CaFなどの材料から作成したレンズ要素を含む石英及び/又はCaFレンズ系又は反射屈折システムと、
を備える。
[0049] 本明細書に示すように、この装置は透過型(すなわち、透過型マスクを有する)である。しかし、一般に、この装置は反射型、例えば(反射型マスクを備えた)であってもよい。別の方法としては、この装置は、上記のプログラマブルミラーアレイなどの別の種類のパターニングデバイスを使用してもよい。
[0050] 放射源LA(例えば、UV水銀アークランプ又はDUVエキシマレーザ)は、放射ビームを生成する。このビームは、直接又は例えば、ビームエキスパンダExなどの調節光学装置を越えた後で照明システム(イルミネータ)IL内に入射する。イルミネータILは、ビーム内の強度分布の外側及び/又は内側半径範囲(普通、それぞれσ-outer及びσ-innerと呼ばれる)を設定する調整可能な要素AMを含む。さらに、イルミネータILは、一般に、インテグレータIN及びコンデンサCOなどの他の種々のコンポーネントを含む。こうして、マスクMAに当たるビームPBは、その断面に所望の均一性及び強度分布を有する。
[0051] 図1に関して、放射源LAはリソグラフィ投影装置のハウジング内部にあってもよい(例えば、放射源LAが水銀ランプの場合には多くの場合そうであるように)ことに留意されたい。しかし、放射源LAはリソグラフィ投影装置から離れていて、それが生成する放射ビームが装置内に導かれる(例えば、適切な誘導ミラーの助けを借りて)構成であってもよい。後者のシナリオは、放射源LAがエキシマレーザの時にしばしば用いられる。本発明及び特許請求の範囲はこれらのシナリオを両方共含む。
[0052] その後、ビームPBは、マスクテーブルMT上に保持されたマスクMAと交差する。マスクMAを越えたビームPBはレンズPLを通過し、レンズPLは、ビームPBを基板Wのターゲット部分Cに合焦させる。図1には明示していないポジショナ(及び干渉計又はリニアエンコーダ)の助けを借りて、様々なターゲット部分CをビームPBの経路内に配置するために、基板テーブルWTを正確に動かすことができる。同様に、追加のポジショナ(図1には明示していない)を用いて、例えば、マスクライブラリからマスクMAを機械的に検索した後に、又はスキャン中に、ビームPBの経路に対してマスクMAを正確に配置できる。一般に、オブジェクトテーブルMT、WTの移動は図1には明示していないロングストロークモジュール(粗動位置決め)及びショートストロークモジュール(微動位置決め)の助けを借りて実現できる。しかし、ウェーハステッパの場合(ステップアンドスキャン装置とは対照的に)、マスクテーブルMTをショートストロークアクチュエータに接続するだけでよく、又は固定することもできる。マスクMA及び基板Wは、マスクアラインメントマークM1、M2及び基板アラインメントマークP1、P2を用いて位置合わせすることができる。
[0053] 図示の装置は、以下の異なる2つのモードで使用することができる。
[0054] 1.ステップモードでは、マスクテーブルMTは基本的に静止しており、マスク画像全体が1回で(すなわち、1回の「フラッシュ」で)ターゲット部分Cに投影される。次に、別のターゲット部分CをビームPBによって照射できるように、基板テーブルWTは、x及び/又はy方向に移動する。
[0055] 2.スキャンモードでは、基本的に同じシナリオであるが、所与のターゲット部分Cは、1回の「フラッシュ」で露光されない。代わりに、マスクテーブルMTは所与の方向(いわゆる「スキャン方向」、例えば、y方向)に速度vで移動できる。これによって、投影ビームPBはマスク画像をスキャンする。同時に、基板テーブルWTは、速度V=Mvで同じ又は逆の方向に移動する(通常、M=1/4又は1/5である)。Mは、レンズPLの倍率である。こうして、解像度を犠牲にすることなく、比較的大きいターゲット部分Cを露光することができる。
[0056] 上記のように、結像するパターンの有効密度を低減する1つの手法は、設計ルール検査アルゴリズムを用いてパターンを各々が比較的低い密度を有する2つのサブパターンに分割して、各パターンのピッチが使用するリソグラフィシステムの能力より大きくなるようにする方法である。一般に、このような分割は、各々のフィーチャについて、そのフィーチャがどのサブパターンに属するかを決定するルール又はルールのセットに基づいて実行される。これをパターンの「カラーリング」(coloring)と呼ぶ。何故なら、いくつかの実施態様で、どのサブパターンに割り当てられるかに応じてフィーチャが赤又は青に着色されるからである。1つの例は、スペースベースルール(space-based rule)である。2つのフィーチャが互いに特定の距離の範囲内にある場合、一方のフィーチャに赤を塗り、他方に青を塗って、赤のフィーチャすべてを第1のサブパターンに割り当て、青のフィーチャすべてを第2のサブパターンに割り当てる。
[0057] 図2に示す従来技術のルールベースのパターン分割に従って、複数のコンタクトホールを含む所望のパターンを備えたデバイス層が、投影ビームをパターニングする0.9NAリソグラフィ投影装置と6%のハーフトーン型(attenuated)位相シフトマスクを用いて、また投影ビーム放射の波長が193nmで使用するのに適したポジティブトーンレジストを用いてプリントされる。この手法で、図2に示すように、デバイスパターンは、各辺27を備えた正方形のコンタクトホール20の直線のアレイを含む。各コンタクトホールの最小寸法は辺27の長さである。この例で、この長さは、クリティカルディメンションCDに対応する90nmである。パターン10内で、矢印21で示すように、コンタクトホールは少なくとも距離CDだけ離間している。図2で、パターン10内に存在する最小ピッチがPと表記され、矢印24で示されている。ここで、P=2CDである。パターンは、さらに、Pより大きいピッチで、パターン10内に存在するいずれのコンタクトホールからも離間し、また互いに離間しているコンタクトホール20をさらに含む。
[0058] パターン10は、市販の設計検査ルールツールを用いて、第1及び第2のサブパターン31及び32にそれぞれ分割される。パターン31及び32の隣接するコンタクトホールの間の相互距離が矢印22と23とで示されている。この距離は3CDである。パターン31及び32は矢印25及び26によってそれぞれ示すピッチP1及びP2を有する。ここでP1=P2=2P=4CDである。従って、サブパターンのピッチは2倍に広げられる。
[0059] 上記のルールベースの手法の結果、いわゆる禁制ピッチ(forbidden pitch)を組み込んだサブパターンの一方又は両方が得られる。所与の照明設定で、禁制ピッチは、隣接するフィーチャによって生まれるフィールドが主要なフィーチャのフィールドに破壊的に干渉する場所に存在する。その結果、パターン分割を適用するとILS(イメージログスロープ)の低下が発生することがある。
[0060] 図3は、上記の問題を示すILS対ピッチのシミュレーションデータの図である。シミュレートされた照明は、σout=0.98及びσin=0.83のNA1.35のクロス四重極(C-quad)である。適用されるルールでは、100nm以下のピッチを有するフィーチャペアは分割され、100nmを超えるピッチを有するフィーチャは分割されない。
[0061] 図を参照すると、ILSはピッチに対してプロットされ、スキャンの結果、あるピッチ(例えば、80〜90nm)では分割パターンのILS(2P又は160〜180nmの結像)に対してILSが減少する(すなわち、画質が低下する)ことがわかる。さらに、スキャンの結果、適用されるルールでは分割されないあるピッチ(例えば、130〜140nm)では、分割を適用したならばILSが向上したはずである。その結果、特定のパターン及び画像装置では、このルールでは最良の可能な画質を達成できない。
[0062] 図4a及び図4bは、露光寛容度についての類似の結果を示す。90nmのピッチでは、35nmのCDを有するフィーチャは、同じ100nm分割ルールを適用すると、90nmのフィーチャを分割しなければならない。図4a(非分割)を図4b(分割)と比較すると、この分割は行うべきではなく、分割によって露光寛容度が低減するということが分かる。
[0063] 図5は、90nmピッチ、35nmのCDのプロセスウィンドウを示す。このピッチでの分割と比べて分割によって露光寛容度がはるかに増えることはないが、100nmルールでは、このパターンを分割すべきだとしている。これは図4a及び図4b並びに図3から得られる結論と矛盾しない。
[0064] 逆の例を、図6a(非分割)及び図6b(分割)及び図7に示す。これらの図では、露光寛容度は、35nmのターゲットCDを有する130nmのピッチパターンの場合に、非分割パターンよりも分割パターンの方が露光寛容度が大きいことが示されている。分割ルールにないピッチを有するパターンを分割することで画質が改善され、同様に図3と矛盾しない。
[0065] 本発明のある実施形態によれば、いくつかのテスト構造が生成される。テスト構造はさまざまであり、様々なテスト構造からシミュレートされた空間像データが生成される。シミュレートされた画像データから、分割ルールが公式化され、設計に適用されて各サブパターンのフィーチャが選択される。
[0066] 図8a〜図8eは、本発明のある実施形態で使用することができるいくつかのテスト構造と、これらの構造で変動する寸法とを示す。可変寸法の例は、ピッチ(図8a)、線間(図8b)、端部間(図8e)、端部と線の間(図8d)、及び隅間(図8e)の寸法を含む。
[0067] 図9aは、モデリングで変動したフィーチャの生成されたセットの例を示し、図9bは、図9aの右側フィーチャセットの拡大図である。図9aでは、軸上で図の上から下に向かってピッチが増加する。最も上にあるフィーチャセットのピッチは62nmであるが、最も下にあるフィーチャセットのピッチは66nmである。
[0068] シミュレーションを実行した後で、図10に示すように、構造に基づいてレポートが生成される。図10から分かるように、シミュレートされた画像の品質を判定するためのいくつかのメトロロジーサイトM1〜M6が存在する。図示の例では、M1は端部と線の間の領域、M2はスペース、M3は端部間の領域、M4はピッチに関連し、M5及びM6は隅間の領域である。例えば、レポートは各メトロロジーサイトの位置に関する情報(例えば、XY座標)、1回露光、2回露光、その両方、及び最適な近接効果補正を適用する前と後のILSを含むことができる。最後に、1回露光でILSが高い値の場合、2回露光技術を用いずにOPCの前後でさらにILS測定を実行してもよい。
[0069] M4テスト構造のILSシミュレーションの一例を図11に示す。この図から分かるように、約80nmより下では、DPTはILSの改善を行う。他方、約80nm〜約100nmの間(すなわち、ピッチ1とピッチ2の間)では、DPTの示すILSは1回露光よりも低い。さらに、約100nm〜150nmの間では、DPTでILSは改善される。これは、最初に提案されていた100nmルールの前提とは逆に、この領域を分割すべきであることを示している。100で示す領域はILSが最も低い領域であり、これは「分割が必要な」範囲と考えられる。
[0070] これらの修正ルールが決定すると、パターンに光近接効果補正技術を適用し、導かれた分割ルールが正しいことを検証することで工程が進捗する。他のメトロロジーサイトの各々について同じ作業フローを適用でき、残りの分割判定基準について分割ルールを導出することができる。必要に応じて、ユーザは、例えば、端部間の性能が隅間のそれよりも重要であるようにメトロロジーの優先順位を割り当てることができる。優先するメトロロジーサイトは、工程設計に従って結像される実際の構造と、製造する最終デバイスの機能にとってのそれらの構造の重要性によって変わることが理解されよう。
[0071] 図12は、本発明のある実施形態による方法の典型的な作業フローを示す流れ図である。ターゲット設計115から始まる工程は、例えば、ユーザ指定の分割判定基準パラメータに基づいてテスト設計120の作成へ移行する。例えば、パラメータは複数のメトロロジー位置M...Mに基づいていてよい。選択されたメトロロジー位置を用いて、この方法はILS又はNILS(例えば)125へ進む。次に、この方法はピッチ及びスペースによる評価結果の分析130へ進む。分析に基づいて、この方法は各メトロロジーサイトの最小及び最大ILS(又はNILS)の識別135へ進む。
[0072] サイトが識別されたら、パターン全体を、分割ルールの適用から除外される判定基準に合致するサイトと、分割ルールに従って確実に分割されるようにする判定基準に合致しないサイトに分割できる。ある実施形態では、これはより良好なILSを有するサイトにカラーリングブロック層を配置するステップ140と、比較的劣悪なILSを有するサイトにマーカ層を配置するステップ145とを含んでいてもよい。サイトがそのように分割されると、ILSを考慮したカラーリングルールの適用を実行することができる150。次に、分割パターンについてILSを評価でき155、分割前及び分割後のすべてのメトロロジーサイトのILSを実行することができる160。一定のサイトのILSが改善されない場合、又は劣化した場合、手順はカラーリングルールを導くステップに戻り、それらのサイトは分割動作から除外される。この反復工程に従って各サイトが最適化されると、スティッチングと光近接効果補正要素がで適宜パターンに適用される165。OPCフィーチャが含まれた後、ILSは分割パターン上で再度検証することができる170。
[0073] 図13は、本発明のある実施形態に従ったILSベースルールによって分割された標準論理セル(standard logic cell)のILS図の一例である。この図で、破線175は、パターン分割のカラーリングブロック層を表し、実線180は、2パターン分割の他方の色を表す。
[0074] 図14a〜図14fは、図4a及び図4b及び図5に示す状況と同様、分割がプロセスウィンドウを縮小させる一例の図である。この例で、図14aは、85nmのピッチの一連の密なフィーチャの結像(すなわち、図15aに示すパターン)のBossung曲線を示す。図14aの例で、密なピッチの結像について照明が最適化される。計算された曲線から、8%の露光寛容度で、焦点深度340nmを達成できることが分かる。同じデータから、図14bに示す露光寛容度ウィンドウを向上させることができる。図を見れば分かるように、図示の例の露光寛容度ウィンドウは比較的対称であり、楕円形のプロセスウィンドウは比較的大きい。
[0075] これとは対照的に、アシストフィーチャを含む分割パターンのBossung曲線(図15bに示すアシストフィーチャを含む170nmピッチ)は、実際にプロセスウィンドウの劣化を引き起こす。図14cから、8%の露光寛容度での焦点深度は約90nmまで大幅に短くなる。同様に、図14dに示すプロセスウィンドウは、図14bのプロセスウィンドウと比べてやや対称性で劣り、楕円形のプロセスウィンドウは、ドーズ量は似ていても焦点深度がはるかに短い。
[0076] 図14e及び図14fは図14c及び図14dに似ているが、図15cに示すアシストフィーチャがない分割パターンのプロセスウィンドウを示す。図を見れば分かるように、このプロセスウィンドウは、アシストフィーチャを備えた分割パターンのプロセスウィンドウよりもさらに対称性で劣る。さらに、8%の露光寛容度で達成可能な焦点深度は60nmまで低下する一方、ドーズ量寛容度は残りの2つの例と大差ない。さらに興味を引くことに、図14e〜図14fの例で必要なドーズ量は幾分多い(それぞれ53.25及び53.88付近に集中する他の2つの例とは異なり、約56付近に集中している)。3つの工程のすべてに関して、約−0.1の焦点はずれでプロセスウィンドウは最大になる。
[0077] 計算されたプロセスウィンドウを考えると、密なピッチが最適な放射源を用いて1回の露光でプリントされる図14a〜図14fの例の特定の密なフィーチャの結像について、本明細書に記載するILSベース分割ルールは、プロセスウィンドウを向上させるよりもむしろ劣化させるパターン分割はないと決定すべきであることは明らかである。
[0078] 本発明のある実施形態によれば、この方法は本明細書に記載する分割アルゴリズムを実行するように構成されたソフトウェアモジュールによって実行することができる。ソフトウェアモジュールは、マシン可読媒体に記憶されたマシン実行可能な命令の形で実施することができる。モジュールは、分割アルゴリズムを実行するように構成することができ、共通のコンピュータシステム内に実施されたか又はリソグラフィ装置自体に実施された追加のモジュールを、リソグラフィ装置を運用して、本明細書に記載する方法に従って設計されたマスクを用いて基板上でデバイスの結像を実行させるように構成することができる。
[0079] 本発明のある態様によれば、所望のパターン内のフィーチャ間の利用可能な最小スペースに対する適合サブパターンのフィーチャ間の利用可能な最小スペースの増大は、適合サブパターン内へのアシストフィーチャ(すなわち散乱バーなどをプリントしないフィーチャ)の配置のために利用されて、光近接効果補正を提供することができるかもしれないが、一方でフィーチャ間のスペースが不足しているために所望のパターン内にそのような配置をすることが不可能であったかもしれない。
[0080] 本発明のある実施形態によるチップ製造工程では、露光された放射感応層がレジスト処理を受けてレジスト処理されたフィーチャの対応するアレイを提供する。その結果、所望のピッチのフィーチャのアレイが得られる。特定の用途では、フィーチャは、例えばコンタクトホールであってもよい。
[0081] 本発明の特定の実施形態について説明してきたが、上記とは別の形で本発明を実施することができることを理解されたい。本明細書は本発明を限定することを意図していない。例えば、上記例は画質測定としてILS及びNILSに着目しているが、MEFやその他の画質メトリクスを同様に用いて適用する適当な分割ルールを決定することができる。さらに、この方法は一般にライン/スペースタイプのパターンの例を超えて適用可能であり、例えばコンタクト/バイアパターンなどに適用可能である。

Claims (15)

  1. リソグラフィパターンを複数のサブパターンに分割する方法であって、前記リソグラフィパターンにおいて関心のある1つ又は複数の構造に対応する少なくとも1つのテスト構造を生成すること、選択寸法範囲を介して前記少なくとも1つのテスト構造を変化させて複数の変化テスト構造を生成すること、前記複数の変化テスト構造の画像の画質メトリックについて複数の値を決定すること、前記複数の値を分析してパターン分割が前記画質メトリックの値を向上させる寸法範囲を決定すること、決定された範囲に従って前記リソグラフィパターンの前記複数のサブパターンに前記リソグラフィパターンを分割することを含む、方法。
  2. 前記画像が、シミュレートされた画像を含む、請求項1に記載の方法。
  3. 前記サブパターンの各々の画像のサブパターン画質メトリックの値を決定すること、
    前記サブパターンの前記サブパターン画質メトリックの値を前記画像の前記画質メトリックの値と比較すること、
    前記比較に基づいて、前記サブパターンの結果として前記画質メトリックの値が改善されるか否かを決定すること、
    をさらに含む、請求項1に記載の方法。
  4. 前記寸法範囲が、ピッチ、線間、端部間、端部と線の間及び隅間からなるグループから選択された寸法範囲を含む、請求項1から3のいずれか一項に記載の方法。
  5. 前記画質メトリックの値の前記決定が、前記画像内の複数の場所で前記画質メトリックの値を決定する、請求項1から4のいずれか一項に記載の方法。
  6. 前記複数の場所が、複数の様々なタイプの寸法を含む場所を含み、前記方法が、選択されたタイプ間優先順位を割り当てることをさらに含む、請求項1から5のいずれか一項に記載の方法。
  7. 前記生成されたサブパターンが、前記リソグラフィパターン内にない追加のアシストフィーチャをさらに含む、請求項1から6のいずれか一項に記載の方法。
  8. 前記アシストフィーチャが、サブパターン解像フィーチャを含む、請求項7に記載の方法。
  9. 前記複数のサブパターンの第1のサブパターンに対応するマスクを製造することをさらに含む、請求項1から8のいずれか一項に記載の方法。
  10. 請求項9に記載の方法で製造されるマスク。
  11. 各々のマスクが前記複数のサブパターンのうちの1つのサブパターンに対応するマスクのセットを製造することをさらに含む、請求項1から8のいずれか一項に記載の方法。
  12. 請求項11に記載の方法で製造されるマスクのセット。
  13. 請求項9に記載の方法で製造されるマスクのサブパターンをフォトリソグラフィ装置を用いて基板上の感光層上に結像することを含む方法。
  14. 各々の追加マスクが前記複数のサブパターンの残りのサブパターンに対応する少なくとも1つの追加マスクのサブパターンを結像すること、
    前記リソグラフィパターンが前記基板上の前記感光層内に再現されるように、前記基板を処理して前記結像されたサブパターンを改善すること、
    をさらに含む、請求項10に記載の方法。
  15. 前記処理された基板と前記再現されたリソグラフィパターンとを用いてマイクロ電子デバイスを製造することをさらに含む、請求項14に記載の方法。
JP2009216390A 2008-09-26 2009-09-18 リソグラフィパターンの分割方法、当該分割方法を含むリソグラフィ処理方法及びデバイス製造方法、並びに前記分割方法で製造されるマスク Expired - Fee Related JP5191464B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10054408P 2008-09-26 2008-09-26
US61/100,544 2008-09-26

Publications (2)

Publication Number Publication Date
JP2010080964A true JP2010080964A (ja) 2010-04-08
JP5191464B2 JP5191464B2 (ja) 2013-05-08

Family

ID=42076079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009216390A Expired - Fee Related JP5191464B2 (ja) 2008-09-26 2009-09-18 リソグラフィパターンの分割方法、当該分割方法を含むリソグラフィ処理方法及びデバイス製造方法、並びに前記分割方法で製造されるマスク

Country Status (3)

Country Link
US (2) US8182969B2 (ja)
JP (1) JP5191464B2 (ja)
NL (1) NL2003386A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102180028B1 (ko) * 2013-10-11 2020-11-18 삼성전자 주식회사 반도체 소자 제조방법
US10310386B2 (en) * 2014-07-14 2019-06-04 Asml Netherlands B.V. Optimization of assist features and source
WO2016050584A1 (en) 2014-10-02 2016-04-07 Asml Netherlands B.V. Rule-based deployment of assist features
US10223496B2 (en) 2016-11-21 2019-03-05 International Business Machines Corporation Triple and quad coloring shape layouts
CN107121895B (zh) * 2017-06-30 2018-08-21 上海华虹宏力半导体制造有限公司 提高光刻工艺中图形关键尺寸的均匀性的方法
US12013350B2 (en) 2021-05-05 2024-06-18 Onto Innovation Inc. Effective cell approximation model for logic structures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277426A (ja) * 1999-03-26 2000-10-06 Sony Corp パターン露光方法とこれに用いる処理装置
JP2002365783A (ja) * 2001-04-05 2002-12-18 Sony Corp マスクパターンの作成装置、高解像度マスクの作製装置及び作製方法、並びにレジストパターン形成方法
JP2004343100A (ja) * 2003-04-24 2004-12-02 Asml Netherlands Bv リソグラフィ処理方法およびそれにより製造したデバイス
JP2008065320A (ja) * 2006-08-14 2008-03-21 Asml Masktools Bv 回路パターンを複数の回路パターンに分離する装置および方法
JP2008122928A (ja) * 2006-09-13 2008-05-29 Asml Masktools Bv アンカーリングフィーチャを利用したパターンピッチ分割分解を行うための方法
JP2009053605A (ja) * 2007-08-29 2009-03-12 Renesas Technology Corp 半導体装置の製造方法およびマスク

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7879537B1 (en) * 2007-08-27 2011-02-01 Cadence Design Systems, Inc. Reticle and technique for multiple and single patterning
EP2093614A1 (en) * 2008-02-22 2009-08-26 Imec Split and design guidelines for double patterning

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277426A (ja) * 1999-03-26 2000-10-06 Sony Corp パターン露光方法とこれに用いる処理装置
JP2002365783A (ja) * 2001-04-05 2002-12-18 Sony Corp マスクパターンの作成装置、高解像度マスクの作製装置及び作製方法、並びにレジストパターン形成方法
JP2004343100A (ja) * 2003-04-24 2004-12-02 Asml Netherlands Bv リソグラフィ処理方法およびそれにより製造したデバイス
JP2008065320A (ja) * 2006-08-14 2008-03-21 Asml Masktools Bv 回路パターンを複数の回路パターンに分離する装置および方法
JP2008122928A (ja) * 2006-09-13 2008-05-29 Asml Masktools Bv アンカーリングフィーチャを利用したパターンピッチ分割分解を行うための方法
JP2009053605A (ja) * 2007-08-29 2009-03-12 Renesas Technology Corp 半導体装置の製造方法およびマスク

Also Published As

Publication number Publication date
US8486589B2 (en) 2013-07-16
NL2003386A (en) 2010-03-29
JP5191464B2 (ja) 2013-05-08
US8182969B2 (en) 2012-05-22
US20100086863A1 (en) 2010-04-08
US20120208113A1 (en) 2012-08-16

Similar Documents

Publication Publication Date Title
JP5001235B2 (ja) リソグラフィ処理方法
JP3645242B2 (ja) ダイポール式照明技術に関連して使用されるマスクの生成方法と生成装置
JP4267245B2 (ja) 解像度以下の補助フィーチャとして罫線ラダー・バーを利用した光近接補正方法
KR100592580B1 (ko) 쌍극조명에 사용하기 위한 모델-기반 레이아웃 변환을수행하는 방법 및 장치
JP4102728B2 (ja) 自動光近接補正(opc)ルール作成
JP4558770B2 (ja) マスクパターン形成方法及び装置、並びに、コンピュータ・プログラム
KR100747144B1 (ko) 스캐터로메트리를 이용하는 리소그래피 측정
KR100700367B1 (ko) 리소그래피 장치 및 디바이스 제조방법
JP5745832B2 (ja) リソグラフィ装置用改善偏光設計
US8043797B2 (en) Lithographic apparatus and device manufacturing method
JP4398852B2 (ja) プロセス・ラチチュードを向上させるためにマスク・パターンの透過率調整を行う方法
JP5191464B2 (ja) リソグラフィパターンの分割方法、当該分割方法を含むリソグラフィ処理方法及びデバイス製造方法、並びに前記分割方法で製造されるマスク
KR102257460B1 (ko) 리소그래피 공정 모니터링 방법
JP2003022968A (ja) リソグラフィ装置の較正方法、リソグラフィ装置の較正に使用するマスク、リソグラフィ装置、デバイス製造方法、該デバイス製造方法により製造されたデバイス
US7316870B2 (en) Device manufacturing method, mask set for use in the method, data set for controlling a programmable patterning device, method of generating a mask pattern and a computer program
KR102063229B1 (ko) 소스 방사선의 각도 분포의 다중-샘플링을 사용하는 리소그래피의 시뮬레이션
JP2005182031A (ja) デバイス製造方法及び使用されるマスク
EP1467256A1 (en) Device manufacturing method and mask set for use in the method
EP1471386A1 (en) Lithographic processing method and device manufactured thereby

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100430

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111201

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120217

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130129

R150 Certificate of patent or registration of utility model

Ref document number: 5191464

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees