JP2010175733A - パターンレイアウト作成方法 - Google Patents
パターンレイアウト作成方法 Download PDFInfo
- Publication number
- JP2010175733A JP2010175733A JP2009017044A JP2009017044A JP2010175733A JP 2010175733 A JP2010175733 A JP 2010175733A JP 2009017044 A JP2009017044 A JP 2009017044A JP 2009017044 A JP2009017044 A JP 2009017044A JP 2010175733 A JP2010175733 A JP 2010175733A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- pattern layout
- distance
- patterns
- nodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】パターンレイアウト図に基づいて生成される夫々のパターンをノードとし、第1の距離で互いに隣接するパターンのノード同士を互いにエッジで接続したグラフを生成するグラフ生成工程(S2)と、夫々のパターンを2種類に分類する分類工程(S3)と、パターンをエッジで接続されたノード群毎にグループ分けし、第2の距離で互いに隣接する、夫々異なるグループに属する同一の種類に分類されたパターンの対のうちの一方のパターンと同一のグループに属するパターンの種類を反転することによって分類結果を修正する分類結果修正工程(S5〜S14)と、を含み、分類結果修正工程により修正された分類結果に基づいてパターンレイアウト図を分割する。
【選択図】図6
Description
まず、理解を助けるために、ゲート電極が形成されている基板を覆うように形成されている層間絶縁膜にコンタクトホールを形成する工程を一例として取り上げて、ダブルパターニング技術について説明する。
図17は、第2の実施の形態のパターンレイアウト作成装置の構成を説明するブロック図である。図17に示すように、パターンレイアウト作成装置20は、パターンレイアウト入力手段11と、グラフ生成手段22と、ノード分類手段13と、パターンレイアウト出力手段17とを備えている。パターンレイアウト入力手段11、ノード分類手段13、およびパターンレイアウト出力手段17は、第1の実施の形態と同様の動作を実行するので、ここでは詳細な説明を省略する。
第3の実施の形態のパターンレイアウト作成装置は、第1または第2の実施の形態のパターンレイアウト作成装置の構成に加え、中間ピッチを定義する中間ピッチ算出装置を備える。
Claims (5)
- パターンレイアウト図に基づいて生成される夫々のパターンをノードとし、第1の距離で互いに隣接するパターンのノード同士を互いにエッジで接続したグラフを生成するグラフ生成工程と、
エッジの両端のノードに対応する2つのパターンが互いに異なる種類となるように前記パターンレイアウト図に基づいて生成される夫々のパターンを2種類に分類する分類工程と、
前記パターンレイアウト図に基づいて生成されるパターンを、エッジで接続されたノード群又はノードを介してエッジで接続されたノード群毎にグループ分けし、前記第1の距離よりも大きい第2の距離で互いに隣接する、夫々異なるグループに属する同一の種類に分類されたパターンの対のうちの一方のパターンと同一のグループに属するパターンの種類を夫々反転することによって前記分類工程による分類結果を修正する分類結果修正工程と、
を含み、前記分類結果修正工程により修正された分類結果に基づいて前記パターンレイアウト図を作成することを特徴とするパターンレイアウト作成方法。 - 前記分類結果修正工程は、
前記第2の距離で互いに隣接する夫々異なるグループに属する同一の種類に分類されたパターンの対である第1の対と、前記第2の距離で互いに隣接する、夫々異なるグループに属しかつ夫々異なる種類に分類されたパターンの対である第2の対と、を抽出する対抽出工程と、
前記抽出した第1および第2の対の数に基づいて修正対象のグループを選択し、前記選択したグループに属するパターンの分類結果を修正する反転工程と、
を備えることを特徴とする請求項1に記載のパターンレイアウト作成方法。 - パターンレイアウト図に基づいて生成されるパターンをノードとし、第1の距離で互いに隣接するパターンのノード同士および前記第1の距離よりも大きい第2の距離で互いに隣接するパターンのノード同士を互いにエッジで接続したグラフを生成するグラフ生成工程と、
エッジの両端のノードに対応する2つのパターンが互いに異なる種類となるように前記パターンレイアウト図に基づいて生成される夫々のパターンを2種類に分類する分類工程と、
を含み、前記分類工程による分類結果に基づいて前記パターンレイアウト図を分割することを特徴とするパターンレイアウト作成方法。 - 前記第1の距離は、前記第1の距離で隣接するパターンをリソグラフィプロセスで所望の転写解像度で転写形成することができない距離であって、前記第2の距離は、前記第2の距離で隣接するパターンに対して所望のプロセスマージンを得るためのパターンを配置することができない距離である、ことを特徴とする請求項1乃至3のうちの何れか一項に記載のパターンレイアウト作成方法。
- テストパターンレイアウト図によるリソグラフィプロセス結果またはこのリソグラフィプロセス結果を予測するシミュレーション結果に基づいて、前記テストパターンレイアウト図からプロセスマージン不足のパターンを抽出するマージン不足パターン抽出工程と、
前記抽出されたパターンと、このパターンの周囲にレイアウトされているパターンとの距離を測長するパターン間距離測長工程と、
前記パターン間距離測長工程による測長結果に基づいて前記第2の距離を算出する算出手段と、
をさらに備える、
ことを特徴とする請求項4に記載のパターンレイアウト作成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009017044A JP5355112B2 (ja) | 2009-01-28 | 2009-01-28 | パターンレイアウト作成方法 |
US12/630,048 US8261214B2 (en) | 2009-01-28 | 2009-12-03 | Pattern layout creation method, program product, and semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009017044A JP5355112B2 (ja) | 2009-01-28 | 2009-01-28 | パターンレイアウト作成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010175733A true JP2010175733A (ja) | 2010-08-12 |
JP5355112B2 JP5355112B2 (ja) | 2013-11-27 |
Family
ID=42354808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009017044A Expired - Fee Related JP5355112B2 (ja) | 2009-01-28 | 2009-01-28 | パターンレイアウト作成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8261214B2 (ja) |
JP (1) | JP5355112B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013016710A (ja) * | 2011-07-05 | 2013-01-24 | Canon Inc | 決定方法、プログラム及び露光方法 |
US20160306914A1 (en) * | 2015-04-14 | 2016-10-20 | Dae-Kwon Kang | Layout design system, system and method for fabricating mask pattern using the same |
KR20190030548A (ko) * | 2017-09-14 | 2019-03-22 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 제조를 위한 하이브리드 더블 패터닝 방법 |
JP2021193462A (ja) * | 2020-10-01 | 2021-12-23 | 株式会社ニコン | 評価装置及び評価方法、表示装置及び表示方法、露光装置及び露光方法、露光システム、デバイス製造装置、並びに、コンピュータプログラム |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102939565B (zh) * | 2010-02-26 | 2015-08-05 | 密克罗尼克麦达塔公司 | 用于执行与管芯的图案对准的方法和装置 |
US8516407B1 (en) * | 2012-01-30 | 2013-08-20 | GlobalFoundries, Inc. | Methods for quantitatively evaluating the quality of double patterning technology-compliant layouts |
US8782575B1 (en) * | 2013-01-23 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company Limited | Conflict detection for self-aligned multiple patterning compliance |
US9613175B2 (en) | 2014-01-28 | 2017-04-04 | Globalfoundries Inc. | Method, computer system and computer-readable storage medium for creating a layout of an integrated circuit |
KR102338365B1 (ko) * | 2015-04-24 | 2021-12-09 | 삼성전자주식회사 | 레이아웃 분리 방법 및 레이아웃 분리 시스템 |
KR102356616B1 (ko) | 2015-08-06 | 2022-01-28 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03245145A (ja) * | 1990-02-23 | 1991-10-31 | Fujitsu Ltd | 投影露光方法 |
JPH10254120A (ja) * | 1997-03-04 | 1998-09-25 | Internatl Business Mach Corp <Ibm> | 回路要素にバイナリ属性を割り当てる方法 |
JP2000277426A (ja) * | 1999-03-26 | 2000-10-06 | Sony Corp | パターン露光方法とこれに用いる処理装置 |
JP2002365783A (ja) * | 2001-04-05 | 2002-12-18 | Sony Corp | マスクパターンの作成装置、高解像度マスクの作製装置及び作製方法、並びにレジストパターン形成方法 |
US6609245B2 (en) * | 2001-11-29 | 2003-08-19 | International Business Machines Corporation | Priority coloring for VLSI designs |
JP2008065320A (ja) * | 2006-08-14 | 2008-03-21 | Asml Masktools Bv | 回路パターンを複数の回路パターンに分離する装置および方法 |
JP2008261922A (ja) * | 2007-04-10 | 2008-10-30 | Dainippon Printing Co Ltd | 多重露光技術用フォトマスクのパタンデータ作成方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG144749A1 (en) | 2002-03-25 | 2008-08-28 | Asml Masktools Bv | Method and apparatus for decomposing semiconductor device patterns into phase and chrome regions for chromeless phase lithography |
-
2009
- 2009-01-28 JP JP2009017044A patent/JP5355112B2/ja not_active Expired - Fee Related
- 2009-12-03 US US12/630,048 patent/US8261214B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03245145A (ja) * | 1990-02-23 | 1991-10-31 | Fujitsu Ltd | 投影露光方法 |
JPH10254120A (ja) * | 1997-03-04 | 1998-09-25 | Internatl Business Mach Corp <Ibm> | 回路要素にバイナリ属性を割り当てる方法 |
JP2000277426A (ja) * | 1999-03-26 | 2000-10-06 | Sony Corp | パターン露光方法とこれに用いる処理装置 |
JP2002365783A (ja) * | 2001-04-05 | 2002-12-18 | Sony Corp | マスクパターンの作成装置、高解像度マスクの作製装置及び作製方法、並びにレジストパターン形成方法 |
US6609245B2 (en) * | 2001-11-29 | 2003-08-19 | International Business Machines Corporation | Priority coloring for VLSI designs |
JP2008065320A (ja) * | 2006-08-14 | 2008-03-21 | Asml Masktools Bv | 回路パターンを複数の回路パターンに分離する装置および方法 |
JP2008261922A (ja) * | 2007-04-10 | 2008-10-30 | Dainippon Printing Co Ltd | 多重露光技術用フォトマスクのパタンデータ作成方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013016710A (ja) * | 2011-07-05 | 2013-01-24 | Canon Inc | 決定方法、プログラム及び露光方法 |
US20160306914A1 (en) * | 2015-04-14 | 2016-10-20 | Dae-Kwon Kang | Layout design system, system and method for fabricating mask pattern using the same |
US10216082B2 (en) * | 2015-04-14 | 2019-02-26 | Samsung Electronics Co., Ltd. | Layout design system, system and method for fabricating mask pattern using the same |
KR20190030548A (ko) * | 2017-09-14 | 2019-03-22 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 제조를 위한 하이브리드 더블 패터닝 방법 |
KR102066248B1 (ko) * | 2017-09-14 | 2020-01-14 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 제조를 위한 하이브리드 더블 패터닝 방법 |
JP2021193462A (ja) * | 2020-10-01 | 2021-12-23 | 株式会社ニコン | 評価装置及び評価方法、表示装置及び表示方法、露光装置及び露光方法、露光システム、デバイス製造装置、並びに、コンピュータプログラム |
JP7195554B2 (ja) | 2020-10-01 | 2022-12-26 | 株式会社ニコン | 評価装置及び評価方法、表示装置及び表示方法、露光装置及び露光方法、露光システム、デバイス製造装置、並びに、コンピュータプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP5355112B2 (ja) | 2013-11-27 |
US20100191357A1 (en) | 2010-07-29 |
US8261214B2 (en) | 2012-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5355112B2 (ja) | パターンレイアウト作成方法 | |
JP3934719B2 (ja) | 光近接効果補正方法 | |
US8327301B2 (en) | Routing method for double patterning design | |
US7735053B2 (en) | Correction method and correction system for design data or mask data, validation method and validation system for design data or mask data, yield estimation method for semiconductor integrated circuit, method for improving design rule, mask production method, and semiconductor integrated circuit production method | |
US8802574B2 (en) | Methods of making jogged layout routings double patterning compliant | |
TWI587164B (zh) | 積體電路元件之多重圖案化方法 | |
JP4713962B2 (ja) | パターン作成方法及び半導体装置製造方法 | |
US20050144583A1 (en) | Method and data-processing system for rule-based optical proximity correction with simulataneous scatter bar insertion | |
JP4510118B2 (ja) | 光近接効果補正方法と装置、光近接効果検証方法と装置、露光用マスクの製造方法、更に光近接効果補正プログラムと光近接効果検証プログラム | |
US9026971B1 (en) | Multi-patterning conflict free integrated circuit design | |
US10755016B2 (en) | Hot spot and process window monitoring | |
JP2010127970A (ja) | 半導体装置の製造不良箇所の予測方法、予測装置及び予測プログラム | |
US8103979B2 (en) | System for generating and optimizing mask assist features based on hybrid (model and rules) methodology | |
JP2005062750A (ja) | Opcを用いたパターン寸法の補正方法及び検証方法、該補正方法を用いて作成されたマスク及び半導体装置、並びに該補正方法を実行するシステム及びプログラム | |
JP2005156606A (ja) | 光近接効果補正の方法 | |
TWI575308B (zh) | 修正輔助圖案的方法 | |
US8443309B2 (en) | Multifeature test pattern for optical proximity correction model verification | |
TWI421908B (zh) | 光學鄰近校正模型的建立方法 | |
JP2004163472A (ja) | フォトマスクの設計方法、フォトマスク、及び半導体装置 | |
TWI536093B (zh) | 產生方法,儲存媒體及資訊處理裝置 | |
JP2008020734A (ja) | 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 | |
JP2010044101A (ja) | パターン予測方法、プログラム及び装置 | |
KR100834234B1 (ko) | 반도체 장치 제조용 마스크 패턴 결정 방법 | |
US20230176470A1 (en) | Method of generating curve sub-resolution assist feature (sraf), method of verifying mask rule check (mrc), and method of manufacturing mask including method of generating the same | |
JP4074329B2 (ja) | 光近接効果補正方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130730 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130827 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5355112 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |