JP2004317718A - パターン作成方法、パターン作成システム、および半導体装置の製造方法 - Google Patents
パターン作成方法、パターン作成システム、および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004317718A JP2004317718A JP2003110254A JP2003110254A JP2004317718A JP 2004317718 A JP2004317718 A JP 2004317718A JP 2003110254 A JP2003110254 A JP 2003110254A JP 2003110254 A JP2003110254 A JP 2003110254A JP 2004317718 A JP2004317718 A JP 2004317718A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- exposure mask
- target
- exposure
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
【課題】複数の露光マスクに跨って配置される配線パターン間のプロセス裕度を向上させる。
【解決手段】第１の露光マスクに配置される配線パターンから第１のターゲットパターンを、また第２の露光マスクに配置される配線パターンから第１のターゲットパターンと近接して配置される第２のターゲットパターンをそれぞれ抽出（Ｓ０２，Ｓ０３）、次に、第１および第２のターゲットパターンが、露光量と焦点距離の変動に対するプロセス裕度の基準値を満たすか否かを判定する（Ｓ０５）、そして、この基準値を満たさない場合には、この基準値を満たすように第１および第２のターゲットパターンのいずれか一方、または両方のターゲットパターンを移動する（Ｓ０８）。
【選択図】 図１
【解決手段】第１の露光マスクに配置される配線パターンから第１のターゲットパターンを、また第２の露光マスクに配置される配線パターンから第１のターゲットパターンと近接して配置される第２のターゲットパターンをそれぞれ抽出（Ｓ０２，Ｓ０３）、次に、第１および第２のターゲットパターンが、露光量と焦点距離の変動に対するプロセス裕度の基準値を満たすか否かを判定する（Ｓ０５）、そして、この基準値を満たさない場合には、この基準値を満たすように第１および第２のターゲットパターンのいずれか一方、または両方のターゲットパターンを移動する（Ｓ０８）。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、マクスパターンに係わり、特に十分なプロセス裕度を有するパターンを形成するのに好適なパターン作成方法、該パターン作成システム、および該方法を用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の高集積化、高速化に伴い半導体集積回路のパターン形成に対する要求は非常に厳しいものがある。
【０００３】
半導体集積回路において、設計製造が可能な最小の線幅を示すデザインルールは微細加工技術の向上と共に縮小され、１００ｎｍ以下の線幅を有する半導体集積回路が製造されている。
【０００４】
このデザインルールを満たす範囲であれば、設計者は自由に回路パターンを設計して配置することができる。
【０００５】
半導体集積回路は、半導体基板に形成された各種の膜材料をリソグラフィー技術によって形成したレジストパターンを用いて加工することを繰り返して製造される。このため、各露光マスクのパターン寸法や異なる露光マスク間の相対パターン寸法には一定の規則（パターンルール）が必要である。
【０００６】
例えば、半導体集積回路のレイアウトを設計する際のパターン配置の規則として、最小加工寸法、加工前後の寸法変化（加工変換差）、異なる露光マスクを重ねる時の合わせ精度などの規定が設けられる。
【０００７】
しかし、回路パターンが微細になるにつれて、半導体装置のリソグラフィー工程で、露光マクス上に形成されたパターンを半導体基板に転写する際に、光近接効果（ＯＰＥ：Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｅｆｆｅｃｔ）により回路の設計寸法と実際に半導体基板に転写された寸法とのずれが無視できなくなり、半導体装置の特性に影響を与えるようになってきた。
【０００８】
例えば、デザインルールを満たすパターンであっても、パターン中の鋭利な部分は転写されずに角がとれて丸くなり、あるいはラインパターンの疎密分布によりライン寸法が変化してしまうことがある。
【０００９】
このずれを減ずる方法として、光学シミュレーションにより露光マクス上のパターン寸法を、例えば、部分的にパターン幅を太くしたり、あるいはダミーパターンを配したりして、補正する方法（ＯＰＣ：Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ）が知られている。
【００１０】
しかしながら、このＯＰＣは半導体基板に形成されるパターンが設計パターン寸法通りになるように露光マスク上のパターン寸法を補正するものであり、リソグラフィー工程でのプロセスマージンを増加させるものではない。
【００１１】
従って、パターンを半導体基板に転写する際に、露光パラメータ、例えば、露光量や焦点距離が適正値から変動しても、そのパターンが半導体装置の特性上問題にならない寸法で形成される許容範囲を示すプロセス裕度が基準値に満たないパターンに対しては効果がない。
【００１２】
この問題を解決するパターン作成方法が知られている（例えば、特許文献１参照。）。
【００１３】
この特許文献１に開示されたパターン作成方法について、図１２および図１３を用いて説明する。図１２はこのパターン作成方法の全体構成を示すフローチャート、図１３（ａ）は配線パターンの補正前の状態を示すレイアウト図、図１３（ｂ）は図１３（ａ）に示した配線パターンに対して露光量および焦点距離の条件を振ったときの最大ライン寸法および最小ライン寸法の転写パターンを示すレイアウト図、図１３（ｃ）は図１３（ａ）に示した配線パターンの補正後の状態を示すレイアウト図である。
【００１４】
図１２および図１３に示すように、この配線パターンはラインとスペースで構成されており、露光マスク１０１上に、ライン寸法Ｌ１の配線パターン１０２と、スペース寸法Ｓ１を隔てたライン寸法Ｌ２の配線パターン１０３と、スペース寸法Ｓ２を隔てたライン寸法Ｌ３の配線パターン１０４が平行に配置されている。
【００１５】
初めに、この設計パターンデータをデータ記録装置から読み込み、ラインとスペースの関係から得られるプロセス裕度が基準値に達していない配線パターンを設計パターンから抽出する。
【００１６】
即ち、露光量と焦点距離を所定量振ったリソグラフィー・シミュレーションをおこない、配線パターン１０２のライン寸法Ｌ１の変動量δ１、配線パターン１０３のライン寸法Ｌ２の変動量δ２、および配線パターン１０４のライン寸法Ｌ３の変動量δ３を求める。
【００１７】
特許文献では、δ１よりδ２、δ３が大きく、配線パターン１０３、１０４のプロセス裕度が基準値を満たしていないと判定されるものとしている（ステップＳ１０１）。
【００１８】
次に、プロセス裕度が基準値を満たすように、配線パターン１０３の両側のエッジ１０３ａ、１０３ｂを移動してライン寸法Ｌ２をＬ２´に拡げ、配線パターン１０４の片側のエッジ１０４ａを移動してライン寸法Ｌ３をＬ３´に拡げて、配線パターンを補正している（ステップＳ１０２）。
【００１９】
そして、配線パターンを補正した後、配線パターンのピッチが一定に保持されているか否かのチェックがおこなわれる（ステップＳ１０３）。
【００２０】
配線パターンのピッチが一定に保持されていない場合は、ステップＳ１０２に戻り、補正前後で配線パターンのピッチが一定に保持されるように、ライン寸法の補正量に応じてスペース寸法Ｓ１をＳ１´に狭め、スペース寸法Ｓ２をＳ２´に狭めて、再度パターンの補正がおこなわれる。
【００２１】
次に、補正後の配線パターンの配線容量が許容範囲に収まっているか否かを判定する。配線パターンのプロセス裕度を補正する場合、ライン寸法を拡げることで多層配線においては、上層あるいは下層の配線間で生じる寄生容量（配線容量）が許容値を超えてしまうことが考えられるためである（ステップＳ１０４）。
【００２２】
配線容量が許容範囲に収まっていない場合は、ステップＳ１０２に戻り、配線容量が許容範囲に収まるように再度パターンを補正する。
【００２３】
配線容量が許容範囲に収まっている場合は、補正後の配線パターンがデザインルールを満たしているか否かを判定する。即ち、補正後の配線パターンのライン寸法およびスペース寸法がデザインルールで規定する最小ライン寸法および最小スペース寸法以上であるかを判定する（ステップＳ１０５）。
【００２４】
補正後の配線パターンがデザインルールを満たしていない場合は、ステップＳ１０２に戻り、デザインルールを満たすように再度パターンを補正する。
【００２５】
補正後の配線パターンがデザインルールを満たしている場合は、補正後の配線パターンの必要な箇所に対して近接効果補正（ＯＰＣ）をおこなう（ステップＳ１０６）。
【００２６】
最後に、補正された設計パターンデータに基づいて露光マスクを作成している（ステップＳ１０７）。
【００２７】
また、別の実施の形態では、コンタクトホールパターンと隣接するコンタクトホールパターン間のスペースとの関係に着目し、そのコンタクトホールパターンのプロセス裕度が基準値を満たさないパターンを抽出して、それがプロセス裕度を満たすように補正する方法を開示している。
【００２８】
以上説明したように、特許文献１に開示されたパターンの作成方法は、同一の露光マスク上に配置される配線パターン（ラインパターン）あるいはコンタクトホールパターンのように同一露光マスク中のパターンのプロセス裕度を改善するものである。
【００２９】
従って、半導体基板へのパターン転写の高精度化が要求され、高集積化される半導体装置の製造にはさらなる技術の開発が必要であった。
【００３０】
【特許文献１】
特開２００２−１３１８８２号公報（５−８頁、図２）
【００３１】
【発明が解決しようとする課題】
上述のパターン作成方法では、複数の露光マスクに跨って配置される配線パターン間のプロセス裕度の向上には適用できない問題がある。
【００３２】
本発明は、上記問題点を解決するためになされたもので、複数の露光マスクに跨って配置される配線パターン間のプロセス裕度を向上させることができるパターン作成方法、該パターン作成システム、および該方法を用いた半導体装置の製造方法を提供することを目的とする。
【００３３】
【課題を解決するための手段】
上記目的を達成するために、本発明の一態様のパターン作成方法では、所定のデザインルールに従って作成した複数の露光マスクを使用して半導体装置を製造するためのパターン作成方法において、第１の露光マスクに配置される配線パターンから第１のターゲットパターンを抽出する第１の工程と、第２の露光マスクに配置される配線パターンから前記第１のターゲットパターンと近接して配置される第２のターゲットパターンを抽出する第２の工程と、前記第１および第２のターゲットパターンをそれぞれ半導体基板に転写するに際し、前記第１および第２のターゲットパターンが、露光量と焦点距離の変動に対するプロセス裕度の基準値を満たすか否かを判定する第３の工程と、前記基準値を満たさない場合に、前記基準値を満たすように前記第１および第２のターゲットパターンのいずれか一方、または両方のターゲットパターンを補正する第４の工程とを有することを特徴としている。
【００３４】
また、本発明の一態様のパターン作成システムでは、所定のデザインルールに従って作成した複数の露光マスクを使用して半導体装置を製造するためのパターン作成システムにおいて、第１の露光マスクに配置される配線パターンから第１のターゲットパターンを抽出する手段と、第２の露光マスクに配置される配線パターンから前記第１のターゲットパターンと近接して配置される第２のターゲットパターンを抽出する手段とを有するパターン抽出部と、前記第１および第２のターゲットパターンが、露光量と焦点距離の変動に対するプロセス裕度の基準値を満たすか否かを判定する手段を有するパターン判定部と、前記基準値を満たさない場合に、前記基準値を満たすように前記第１および第２のターゲットパターンのどちらか一方、または両方のターゲットパターンを変更する手段を有するパターン変更部とを具備することを特徴としている。
【００３５】
更に、本発明の一態様の半導体装置の製造方法では、所定のデザインルールに従って作成した複数の露光マスクを使用して製造する半導体装置の製造方法において、第１の露光マスクに配置される配線パターンから第１のターゲットパターンを抽出する第１工程と、第２の露光マスクに配置される配線パターンから前記第１のターゲットパターンに近接して配置される第２のターゲットパターンを抽出する第２工程と、前記第１および第２のターゲットパターンが、露光量と焦点距離の変動に対するプロセス裕度の基準値を満たすか否かを判定する第３工程と、前記基準値を満たさない場合に、前記基準値を満たすように前記第１および第２のターゲットパターンのどちらか一方、または両方を変更する第４工程と、前記変更されたパターンに基づいて露光マスクを製作する第５工程と、前記露光マクスを用いたリソグラフィー工程を含む所定の半導体製造工程により半導体装置を製造する第６工程とを有することを特徴としている。
【００３６】
【発明の実施の形態】
以下、本発明の実施の形態に係わるパターン作成方法について、図面を参照しながら説明する。
【００３７】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係わるパターン作成方法で、半導体装置の設計パターンデータから露光マスク描画データが作成されるまでの工程を示すフローチャートである。
【００３８】
図１に示すように、まず、所定のデザインルールに従って半導体基板に形成される半導体装置のレイアウトパターンの設計データが設計パターンデータ記録装置から入手され（ステップＳ０１）、その設計データから、任意の配線パターンが選び出だされる。この選出された配線パターンは、複数の露光マクスにそれぞれ配置されるパターンデータから構成されている。
【００３９】
始めに、第１の露光マクスに配置されるパターンの中から、プロセス裕度がチェックされる第１のターゲットパターンが抽出される（ステップＳ０２）。
【００４０】
次に、第１のターゲットパターンに近接して第２の露光マスクに配置される第２のターゲットパターンが抽出される（ステップＳ０３）。
【００４１】
そして、第１および第２のターゲットパターンがウェーハ上に転写される際に、露光パラメータの条件変動により生じるパターンの変動量に対してプロセス裕度を求める（ステップＳ０４）。
【００４２】
このプロセス裕度とは、例えば、リソグラフィー・シミュレーションにより露光量や焦点距離を所定範囲内で振ったときの最大パターン寸法と最小パターン寸法との差から求まるものである。
【００４３】
次に、ステップＳ０５において、このプロセス裕度が予め与えられた基準値を満たすか否かが判定され、基準値を満たしていない場合には、パターンを補正する必要があり、ステップＳ０６へ進み、基準値を満たしている場合には、パターンを補正する必要がないので、ステップＳ１０へジャンプする。
【００４４】
次に、プロセス裕度が基準値を満たしていない場合には、第１のターゲットパターンと第２のターゲットパターン間の距離が求められ（ステップＳ０６）、その距離が最小デザインルールより大きいか否かがさらに判定される（ステップＳ０７）。
【００４５】
ここでの最小デザインルールとは、ターゲットパターンが存在する半導体装置のデザインルールのうち、ターゲットパターンの存在するレイヤー中のデザインルールの最小値のことを言う。
【００４６】
そして、この距離が最小デザインルールより大きい場合には、プロセス裕度が基準値より広がるようにパターンエッジを移動させて補正された新しいパターンを形成し（ステップＳ０８）、一方、最小デザインルールより小さい場合には、予めリソグラフィー・シミュレーション、あるいは、実験によりデバイス特性に影響を及ぼさない範囲でパターンを補正するためのルールを作成し、その所定ルールに従いパターンエッジが補正される（ステップＳ０９）。
【００４７】
いずれの場合においても最後に、パターンの近接効果補正（ＯＰＣ）が施され（ステップＳ１０）、露光マスク描画データが作成される（ステップＳ１１）。
【００４８】
さらに、上述したパターン形成工程は、設計データにある全ての配線パターンに対して繰り返され、最終的に露光マスクに描画される露光マスクデータとなる。
【００４９】
次に、上述のパターン作成方法により配線パターンを補正し、プロセス裕度を改善する場合について、具体的に説明する。
【００５０】
図２は、半導体装置のリソグラフィー工程で用いられる露光マスクを示す図で、図２（ａ）は、３数の露光マスクにそれぞれ形成される配線パターンの要部を示す外観図、図２（ｂ）は、図２（ａ）の露光マスクを重ねて得られる配線パターンで、イオン注入による拡散層と、ゲート配線と、コンタクトホールが近接して配置されたパターンの例である。
【００５１】
図２（ａ）に示すように、第１の露光マスク１１にイオン注入による拡散層を形成するためのイオン注入層パターン１２と、第２の露光マスク１３にゲート配線を形成するためのゲート配線パターン１４と、および第３の露光マスク１５にコンタクトホールを形成するためのコンタクトホールパターン１６がそれぞれ形成されている。
【００５２】
即ち、リソグラフィー技術により、第１の露光マスク１１を用いて、レジスト膜を形成した半導体基板の所定領域にイオン注入層パターン１２が開口されてイオン注入および活性化処理がなされ、次に、半導体基板に絶縁膜およびゲート配線膜を形成した後、第２の露光マスク１３を用いてゲート配線膜にゲート配線パターン１４が加工され、更に、第３の露光マスク１５を用いて絶縁膜にコンタクトホールパターン１６が開口される。
【００５３】
ここで、図２（ｂ）に示すように、第１の露光マスク１１のコンタクトホールパターン１６の各エッジ１６ａ、１６ｂ、１６ｃ、１６ｄと、それぞれに近接して対向配置される第２の露光マスク１３のゲート配線パターン１４の各エッジ１４ａ、１４ｂ、および第３の露光マスク１５のイオン注入パターン１２の各エッジ１２ａ、１２ｂ、１２ｃ、１２ｄとから構成される配線パターンにおいて、コンタクトホールパターン１６のエッジ１６ａとゲート配線パターン１４のエッジ１４ａの距離をＬ１、同じくエッジ１６ｂとエッジ１２ｂの距離をＬ２、同じくエッジ１６ｃとエッジ１２ｃの距離をＬ３、同じくエッジ１６ｄとエッジ１２ｄの距離をＬ４とする。
【００５４】
図１に示したフローチャートに従い、第３の露光マスク１５のコンタクトホールパターン１６がリソグラフィー工程でプロセス裕度が基準値より少ないと判断された場合には、露光マスク間の設計パターン距離（Ｌ１、Ｌ２、Ｌ３、Ｌ４）が求められ、その結果に基づいてプロセス裕度が大きくなるように新しい配線パターンを形成するのための補正処理が行われる。
【００５５】
図３は配線パターンの変更ルールを説明するための図で、例えば、図３（ａ）に示すように、Ｌ１、Ｌ２、Ｌ３、Ｌ４が全て最小デザインルール（Ｌｍｉｎ）より大きい場合には、コンタクトホールパターン１６の各エッジ１６ａ、１６ｂ、１６ｃ、１６ｄをそれぞれエッジ１２ａ、１２ｂ、１２ｃ、１２ｄの方向へ移動してコンタクトホールパターン１６の寸法を大きくして、プロセス裕度を基準値より大きくする。
【００５６】
また、図３（ｂ）に示すように、コンタクトホールパターン１６のエッジ１６ａとゲート配線パターン１４のエッジ１４ａの距離Ｌ１がＬｍｉｎである場合には、エッジ１６ａを固定し、他のエッジ１６ｂ、１６ｃ、１６ｄをそれぞれエッジ１２ｂ、１２ｃ、１２ｄの方向へ移動してコンタクトホールパターン１６の寸法を大きくすることにより、プロセス裕度を基準値より大きくする。
【００５７】
更に、図３（ｃ）に示すように、コンタクトホールパターン１６のエッジ１６Ｃとイオン注入パターン１２のエッジ１２ｃとの距離Ｌ３がＬｍｉｎである場合には、エッジ１６ｃを固定し、他のエッジ１６ａ、１６ｂ、１６ｄをそれぞれエッジ１２ａ、１２ｂ、１２ｄの方向へ移動してコンタクトホールパターン１６の寸法を大きくすることにより、プロセス裕度を基準値より大きくする。
【００５８】
更に、また、コンタクトホールパターン１６のエッジ１６ｂとイオン注入パターン１２のエッジ１２ｂとの距離Ｌ２やコンタクトホールパターン１６のエッジ１６ｄとイオン注入パターン１２のエッジ１２ｄとの距離Ｌ４、あるいは複数のＬがＬｍｉｎである場合には、同様に他のＬがＬｍｉｎより大きなエッジを移動してコンタクトホールパターン１６の寸法を大きくして、プロセス裕度を基準値より大きくする。
【００５９】
ここで、各エッジの移動量は各距離Ｌ１、Ｌ２、Ｌ３、Ｌ４が最小デザインルールに等しくなるところを上限として、シミュレーションまた実験により状況に応じて定めている。
【００６０】
以上説明したように、本発明の第１の実施の形態に係わるパターン作成方法では、複数の露光マクスに跨がり、且つ、近接して配置される配線パターンを抽出して、その配線パターン間の距離に応じたパターンの補正を行うことにより、配線パターン間のプロセス裕度が向上する。従って、半導体基板への配線パターンの転写精度が向上し、半導体装置の製造が容易になる。
【００６１】
なお、上述の実施の形態では、第１の露光マスク１１にイオン注入層パターン１２と、第２の露光マスク１３にゲート配線パターン１４と、および第３の露光マスク１５にコンタクトホールパターン１６がそれぞれ形成されている場合について説明したが、パターンをビア層、メタル層、素子分離層、ゲート層等としても構わない。以下に、これらの変形例を説明する。
【００６２】
（第１の実施の形態の変形例１）
図４は本発明の第１の実施の形態の変形例１を示す配線パターンである。本変形例が第１の実施の形態と異なる点は、メタル配線ラインにビアホールが形成される配線パターンとしたことにあり、第２の露光マスク１３にメタル配線パターン２４、および第３の露光マスク１５にビアホールパターン２６が形成されている。なお、本変形例においては、第１の実施の形態に対応させて配線パターンが設けられる露光マスクを第２の露光マスク、またホールパターンが形成される露光マスクを第３の露光マスクと呼称しているが、３枚の露光マスクが存在するのではなく、２枚の露光マスクからなる。
【００６３】
即ち、図４に示すように、リソグラフィー技術により、メタル配線膜を形成した半導体基板の所定領域に第２の露光マスク１３を用いてメタル配線パターン２４が加工され、第３の露光マスク１５を用いてメタル配線にビアホールパターン２６が開口される。
【００６４】
ここで、第２の露光マスク１３のメタル配線パターン２４の各エッジ２４ａ、２４ｂ、２４ｃ、２４ｄと、第３の露光マスク１５のビアホールパターン２６の各エッジ２６ａ、２６ｂ、２６ｃ、２６ｄとから構成される配線パターンにおいて、エッジ２４ａとエッジ２６ａの距離をＬ１、エッジ２４ｂとエッジ２６ｂの距離をＬ２、エッジ２４ｃとエッジ２６ｃの距離をＬ３、エッジ２４ｄとエッジ２６ｄの距離をＬ４とする。
【００６５】
図１に示したフローチャートに従って、第３の露光マスク１５のビアホールパターン２６がリソグラフィー工程でプロセス裕度が基準値より少ないと判断されると、第２露光マスク１３と第３の露光マスク１５間の設計パターン距離（Ｌ１、Ｌ２、Ｌ３、Ｌ４）が求められ、その結果に基づいてプロセス裕度が基準値より大きくなるように新しいパターンを形成するのための補正処理が行われる。
【００６６】
例えば、メタル配線パターン２４のエッジ２４ｂとビアホールパターン２６のエッジ２６ｂとの距離Ｌ２およびメタル配線パターン２４のエッジ２４ｄとビアホールパターン２６のエッジ２６ｄとの距離Ｌ４がともにＬｍｉｎである場合には、エッジ２６ｂとエッジ２６ｄを固定し、他のエッジ２６ａ、２６ｃをそれぞれエッジ２４ａ、２４ｃの方向に移動してビアホールパターン２６の寸法を大きくして、プロセス裕度を基準値より大きくする。
【００６７】
以上説明したように、上述の変形例１では、複数の露光マクスに跨がり、且つ、近接して配置されるメタル配線とビアホールから構成される配線パターンを抽出して、その配線パターン間の距離に応じたパターンの補正を行うことにより、配線パターン間のプロセス裕度が向上する。従って、半導体基板への配線パターンの転写精度が向上し、半導体装置の製造が容易になる。
【００６８】
なお、ここでは、Ｌ２、Ｌ４がＬｍｉｎの場合にエッジ２６ａ、２６ｃを補正する場合について説明したが、補正の対象となるエッジは、上述した場合に限定されるものではなく、各エッジ間の距離Ｌ１、Ｌ２、Ｌ３、Ｌ４が最小デザインルールＬｍｉｎより大きい条件を満たす範囲で移動するエッジを種々選択しても構わない。
【００６９】
（第１の実施の形態の変形例２）
図５は、本発明の第１の実施の形態の変形例２を示す配線パターンである。本変形例が第１の実施の形態と異なる点は、２つのゲート配線ラインに挟まれてコンタクトホールが形成されるパターンとしたことにあり、第２の露光マスク１３に２つのゲート配線パターン３４、３８が、第３の露光マスク１５にコンタクトホールパターン３６が形成されている。なお、本変形例においては、第１の実施の形態に対応させてゲート配線パターンが設けられる露光マスクを第２の露光マスク、またコンタクトホールが形成される露光マスクを第３の露光マスクと呼称しているが、３枚の露光マスクが存在するのではなく、２枚の露光マスクからなる。
【００７０】
即ち、図５に示すように、リソグラフィー技術により、ゲート配線膜を形成した半導体基板の所定領域に第２の露光マスク１３を用いて２つのゲート配線パターン３４、３８が加工され、次に、第３の露光マスク１５を用いて２つのゲート配線ラインに挟まれたコンタクトホールパターン３６が開口される。
【００７１】
ここで、第２の露光マスク１３のゲート配線パターン３４、３８の各エッジ３４ａ、３８ａと第３の露光マスク１５のコンタクトホールパターン３６の各エッジ３６ａ、３６ｂ、３６ｃ、３６ｄとから構成される配線パターンにおいて、エッジ３４ａとエッジ３６ａの距離をＬ１、エッジ３８ａとエッジ３６ｃの距離をＬ２とする。
【００７２】
図１に示したフローチャートに従って、第３露光マスク１５のコンタクトホールパターン３６が露光工程でプロセス裕度が基準値より少ないと判断された場合には、露光マスク間の設計パターン距離（Ｌ１、Ｌ２）が求められ、その結果に基づいてプロセス裕度が基準値より広がるように新しいパターンを形成するのための補正処理が行われる。
【００７３】
例えば、ゲート配線パターン３４のエッジ３４ａとコンタクトホールパターン３６のエッジ３６ａの距離Ｌ１およびゲート配線パターン３８のエッジ３８ａとコンタクトホールパターン３６のエッジ３６ｃの距離Ｌ２がＬｍｉｎである場合には、エッジ３６ａ、３６ｃを固定して、他のエッジ３６ｂ、３６ｄをエッジ３４ａ、３８ａと平行な方向へ移動させてコンタクトホールパターン３６の寸法を大きくして、プロセス裕度を基準値より大きくする。
【００７４】
以上説明したように、上述の変形例２では、複数の露光マクスに跨がり、且つ、近接して配置される２つのゲート配線ラインと、その間に挟まれたコンタクトホールから構成される配線パターンを抽出して、その配線パターン間の距離に応じたパターンの補正を行うことにより、配線パターン間のプロセス裕度が向上する。従って、半導体基板への配線パターンの転写精度が向上し、半導体装置の製造が容易になる。
【００７５】
（第１の実施の形態の変形例３）
図６は、本発明の第１の実施の形態の変形例３を示す配線パターンで、図６（ａ）は配線パターンの補正前の状態を示すレイアウト図、図６（ｂ）は図６（ａ）に示した配線パターンの補正後の状態を示すレイアウト図である。
【００７６】
本変形例が第１の実施の形態と異なる点は、近接して配置された２つのイオン注入拡散層にそれぞれコンタクトホールが形成されるパターンとしたことである。
【００７７】
即ち、第１の露光マスク１１に２つのイオン注入拡散層パターン４１、４２が配置され、第３の露光マスク１５に２つのコンタクトホールパターン４６、４７が配置されている。なお、本変形例においては、第１の実施の形態に対応させて拡散層パターンが設けられる露光マスクを第１の露光マスク、またコンタクトホールパターンが形成される露光マスクを第３の露光マスクと呼称しているが、３枚の露光マスクが存在するのではなく、２枚の露光マスクからなる。
【００７８】
図６（ａ）に示すように、リソグラフィー技術により、レジスト膜を形成した半導体基板の所定領域に、第１の露光マスク１１を用いて２つのイオン注入パターン４１、４２が開口した後、イオン注入および活性化処理がなされ、次に、半導体基板に絶縁膜を形成した後、第３の露光マスク１５を用いて絶縁膜に２つのコンタクトホールパターン４６、４７が開口される。
【００７９】
ここで、イオン注入パターン４１の各エッジ４１ａ、４１ｂ、４１ｃ、４１ｄと、イオン注入パターン４２の各エッジ４２ａ、４２ｂ、４２ｃ、４２ｄ、およびコンタクトホールパターン４６の各エッジ４６ａ、４６ｂ、４６ｃ、４６ｄと、コンタクトホールパターン４７の各エッジ４７ａ、４７ｂ、４７ｃ、４７ｄとから構成される配線パターンにおいて、エッジ４１ｃとエッジ４６ｃの距離をＬ１、エッジ４２ａとエッジ４７ａの距離をＬ２、エッジ４１ｃとエッジ４２ａの距離をＬ３とする。
【００８０】
図１に示したフローチャートに従って、第１の露光マスク１１の２つのイオン注入パターン４１、４２がリソグラフィー工程でプロセス裕度が基準値より少ないと判断された場合には、露光マスク間の設計パターン距離（Ｌ１、Ｌ２、Ｌ３）が求められ、その結果に基づいてプロセス裕度が基準値より広がるように新しいパターンを形成するのための補正処理が行われる。
【００８１】
例えば、図６（ｂ）に示すように、イオン注入パターン４１のエッジ４１ｃとコンタクトホールパターン４６のエッジ４６ｃの距離Ｌ１およびイオン注入パターン４２のエッジ４２ａとコンタクトホールパターン４７のエッジ４７ａの距離Ｌ２がＬｍｉｎである場合には、エッジ４１ｃとエッジ４２ａの一部をイオン注入パターン４１、４２の内側に移動させて、エッジ４１ｃとエッジ４２ａの距離をＬ３からＬ４に拡げて、プロセス裕度を基準値より大きくする。
【００８２】
ここで、エッジ４１ｃ、４２ａの移動量は、シミュレーションまたは実験により定められ、パターン４１、４２とパターン４６、４７の最小デザインルールを維持するために、エッジ４６ｂとエッジ４１ｅの距離Ｌ５およびエッジ４７ｂとエッジ４２ｅの距離Ｌ６はＬｍｉｎより大きく設定される。
【００８３】
以上説明したように、上述の変形例３では、複数の露光マクスに跨がり、且つ、近接して配置される２つのイオン注入拡散層とコンタクトホールから構成される配線パターンを抽出して、その配線パターン間の距離に応じたイオン注入パターンの補正を行うことにより、配線パターン間のプロセス裕度が向上する。従って、半導体基板への配線パターンの転写精度が向上し、半導体装置の製造が容易になる。
【００８４】
（第２の実施の形態）
図７および図８は、本発明の第２の実施の形態に係わるパターン作成方法で、設計パターンデータから露光マクス描画データが作成されるまでの工程を示すフローチャートである。本実施の形態において、上記第１の実施の形態と同一の構成部分には、同一符号を付してその説明を省略し、異なる部分のみ説明する。
【００８５】
本実施の形態が第１の実施の形態と異なる点は、第１および第２の露光マスクに配置される配線パターンが共にプロセス裕度が少ないと判定された場合に、第１および第２ターゲットパターンの両方のパターンを補正することである。
【００８６】
図７に示すように、所定のデザインルールに従って、第１の露光マクスに配置される設計パターンデータ（ＧＤＳ１と称する）を設計パターンデータ記憶装置から入手し（ステップＳ２１）、続いて、第２の露光マクスに配置される設計パターンデータ（ＧＤＳ３と称する）を入手する（ステップＳ２２）。
【００８７】
次に、図１に示したフローチャートのステップＳ０４からステップＳ０９と同様にして、ＧＤＳ１から任意の配線パターンを選出して、そのプロセス裕度を求め、プロセス裕度が基準値より広がるようにパターンエッジが移動される（ステップＳ２３からステップＳ２８）。
【００８８】
次に、この補正された結果を基に、ＧＤＳ１の新しい露光マスクデータ（ＧＤＳ２と称する）が作成される（ステップＳ２９）。
【００８９】
次に、図１に示したフローチャートのステップＳ１０からステップＳ１１と同様にして、補正後の配線パターンの必要な箇所に対して、ＯＰＣパターンを付与して、近接効果補正をおこない、ＧＤＳ１の露光マスク描画データを得る（ステップＳ３０からステップＳ３１）。
【００９０】
次に、図８に示すように、図１に示したフローチャートのステップＳ０４からテップＳ０９と同様にして、ＧＤＳ３からステップＳ２３で選出されたＧＤＳ１のパターンに対応するパターンを選出して、そのプロセス裕度を求め、プロセス裕度が基準値より広がるようにパターンエッジが移動される（ステップＳ３２からステップＳ３７）。
【００９１】
ここでの違いは、ステップＳ２９で作成されたＧＤＳ２を用いて、ＧＤＳ２とＧＤＳ３のパターン間の距離を求めることである（ステップＳ３４）。
【００９２】
次に、この補正された結果を基に、ＧＤＳ３の新しい露光マスクデータ（ＧＤＳ４と称する）が作成される（ステップＳ３８）。
【００９３】
最後に、図１に示したフローチャートのステップＳ１０からステップＳ１１と同様にして、補正後の配線パターンの必要な箇所に対して、ＯＰＣパターンを付与して、近接効果補正をおこない、ＧＤＳ３の露光マスク描画データを得る（ステップＳ３９からステップＳ４０）。
【００９４】
さらに、上述したパターン形成工程は、設計データＧＤＳ１、ＧＤＳ３にある全ての配線パターンに対して繰り返され、最終的に露光マスク描画データとなる。
【００９５】
次に、上述のパターン作成方法により配線パターンを補正し、プロセス裕度を改善する場合について、具体的に説明する。
【００９６】
図９は、２枚の露光マスクを重ね合わせて得られる配線パターンの要部を示す図で、メタル電極とコンタクトホールパターンが同芯相似形に重なって配置されたパターンの例である。
【００９７】
図に示すように、第１の露光マスク１１にＧＤＳ１として、例えばメタル電極パターン５１と、第２の露光マスク１３にＧＤＳ３として、例えばコンタクトホールパターン５２がそれぞれ配置されている。
【００９８】
即ち、図に示すように、リソグラフィー技術により、半導体基板に金属膜を形成した後、第１の露光マスク１１を用いてメタル電極パターン５１が形成され、次に、半導体基板に絶縁膜を形成した後、第２の露光マスク１３を用いて絶縁膜にコンタクトホールパターン５２が開口される。
【００９９】
ここで、メタル電極パターン５１のエッジ５１ａとコンタクトホールパターン５２のエッジ５２ａの距離をＬ１とする。
【０１００】
図７に示したフローチャートに従い、第１露光マスク１１のメタル電極パターン５１が、リソグラフィー工程でプロセス裕度が基準値より少ないと判断された場合には、メタル電極パターン５１の各エッジ５１ａ、５１ｂ、５１ｃ、５１ｄをΔＬ１だけ外側へ移動して、メタル電極パターン５１の寸法を大きくすることにより、プロセス裕度を基準値より大きくする。
【０１０１】
これにより想像線で示す補正された新しいメタル電極パターン（ＧＤＳ２）５３が得られ、これを基に第１の露光マクス描画データが作成される。
【０１０２】
同様に、図８に示したフローチャートに従い、第２の露光マスク１３のコンタクトホールパターン５２がリソグラフィー工程でプロセス裕度が基準値より少ないと判断された場合には、露光マスク間の設計パターン距離Ｌ１を求め、その結果に基づいてプロセス裕度が広がるように新しいパターンを形成するための補正処理が行われる。
【０１０３】
例えば、メタル電極パターン５１のエッジ５１ａとコンタクトホールパターン５２のエッジ５２ａの距離Ｌ１がＬｍｉｎである場合には、エッジ５２ａを移動することは出来ないため、上述した補正された新しいメタル電極パターン（ＧＤＳ２）５３のエッジ５３ａとコンタクトホールパターン５２のエッジ５２ａとの距離Ｌ２を測定して、コンタクトホールパターン５２の各エッジ５２ａ、５２ｂ、５２ｃ、５２ｄを外側にΔＬ２だけ移動してコンタクトホールパターン５２の寸法を大きくすることにより、プロセス裕度を基準値より大きくする。
【０１０４】
これにより想像線で示す補正された新しいコンタクトホールパターン（ＧＤＳ４）５４が得られ、これを基に第２の露光マクス描画データが作成される。
【０１０５】
以上説明したように、本発明の第２の実施の形態に係わるパターン作成方法では、２つの露光マクスに跨って形成され、且つ、同芯相似形に配置される配線パターン間の距離に応じたパターンの補正を行うことにより、配線パターン間のプロセス裕度が向上する。従って、半導体基板への配線パターンの転写精度が向上し、半導体装置の製造が容易になる。
【０１０６】
（第３の実施の形態）
次に、本発明の第３の実施の形態に係わるパターン作成システムについて、図１０を用いて説明する。本実施の形態のパターン作成システムは、第１および第２の実施の形態で示したパターン作成方法を実現するためのものである。
【０１０７】
図１０は、本発明のパターン作成システムの構成を示すブロック図である。
【０１０８】
図に示すように、本発明のパターン作成システム６１は、半導体装置のレイアウト設計パターンデータを格納した設計パターンデータ記憶部６２と、露光マクスパターンを補正して新しいパターンを形成するプログラムなどを格納したプログラム格納部６３、得られた露光マスク描画データを格納するマクス描画データ記憶部６４と、一連のマクスパターン補正処理を実行するための手段を備えた処理制御部６５と、入出力制御部６６を介して処理結果を出力する出力装置６７と、処理制御部６５への指示等を入力する入力装置６８とで構成されている。
【０１０９】
設計パターンデータ記憶部６２、プログラム格納部６３、および露光マスク描画データ記憶部６４は、一部はコンピュータ内部の主記憶装置で構成しても良いし、このコンピュータに接続された半導体メモリー、磁気ディスク、磁気テープ、光ディスクなどの記憶装置で構成しても構わない。
【０１１０】
また、処理制御部６５は、コンピュータシステムの中央演算処理装置の一部を構成しており、集中処理方式または分散処理方式のコンピュータシステムで実行される。
【０１１１】
この処理制御部６５は、第１および第２の露光マスクに配置される配線パターンを設計パターンデータ記憶部６２から読み込んで、第１および第２の露光マスクに配置される配線パターンの中から、第１および第２のターゲットパターンを抽出するパターン抽出部６９と、露光パラメータの変動に対してプロセス裕度が予め定めた基準値を満たすか否かを判定するパターン判定部７０と、基準値を満たさないと判定されたパターンのプロセス裕度を拡大するようにパターンを補正するパターン補正部７１と、補正後の設計パターンの必要な箇所に対して、ＯＰＣパターンを付与して、近接効果補正（ＯＰＣ）をおこなう近接効果補正部７２と、プロセス裕度が基準値より改善され、且つ、近接効果補正がなされた最終のパターンを露光マスク上に形成するための露光マスク描画データを作成するマクス描画データ作成部７３から構成されている。
【０１１２】
これらのパターン抽出部６９、パターン判定部７０、パターン補正部７１、近接効果補正部７２、マクス描画データ作成部７３は、ソフトウェアとしてプログラム格納部６３に予め格納されており、その手順に従ってコンピュータシステムの中央演算処理装置にて実行されるが、専用のハードウェーアで実行されるものでも構わない。
【０１１３】
以上説明したように、本発明のパターン作成システムによれば、複数の露光マクスに跨って形成され、且つ、近接して配置される配線パターン間の距離に応じたパターンの補正を行うことにより、プロセス裕度の高い配線パターンを有する露光マスクが得られる。
【０１１４】
（第４の実施の形態）
次に、本発明の第４の実施の形態に係わる半導体装置の製造方法について、図１１を用いて説明する。本実施の形態の半導体装置の製造方法は、第３の実施の形態で示したパターン作成システムを用いて、半導体装置を製造する場合の例である。図１１は、本発明の半導体装置の製造方法を示すフローチャートである。
【０１１５】
まず、製造する半導体装置の機能設計、論理回路設計およびレイアウトパターン設計が行われる（ステップＳ７１）。
【０１１６】
即ち、製造する半導体装置の目的や作用効果を実現するために必要な機能を明らかにし、その機能を生み出すためのロジック・メモリ、入出力インターフェイスなどの各部の機能と互いのつながりを設計する機能設計が行われる。
【０１１７】
次に、各部の機能および相互関係から具体的な電子回路を設計する論理回路設計が行われる。そして、各電子回路を半導体チップ上にどのように配置するかレイアウト設計が行われ、半導体ウェーハの一連の製造工程で使用される複数の露光マスク上に配置される配線パターンがデザインルールを満たすように設計される。
【０１１８】
このレイアウトの設計パターンデータは、設計パターン記憶部に送られ、第１および第２の実施の形態で説明したプロセス裕度が基準値より少ない配線パターンを抽出して、プロセス裕度が基準値より広がるように配線パターンの補正が行われる。
【０１１９】
即ち、第１の露光マスクに配置される配線パターンの中から第１のターゲットパターンを抽出し（ステップＳ７２）、第２の露光マスクに配置される配線パターンの中から第１のターゲットパターンと近接して配置される第２のターゲットパターンが抽出される（ステップＳ７３）。
【０１２０】
次に、第１ターゲットパターンと第２ターゲットパターンのプロセス変動に対するプロセス裕度が予め与えられた基準値を満たさないパターンが抽出され（ステップＳ７４）、プロセス裕度が広がるように第１または第２ターゲットパターンのエッジを移動してパターンが補正される（ステップＳ７５）。
【０１２１】
次に、補正後の設計パターンの必要な部分に対して近接効果補正（ＯＰＣ）パターンを付加して近接効果が補正される（ステップＳ７６）。
【０１２２】
次に、全ての配線パターンに対してプロセス裕度がチェックされるまで上述した工程が繰り返される（ステップＳ７７）。
【０１２３】
次に、プロセス裕度改善と近接効果補正がなされた最終バターンを露光マスク上に形成するための露光マスク描画データが作成され、これに基づいて露光マスクが製作される（ステップＳ７８）。
【０１２４】
次に、半導体基板に対して絶縁膜、半導体膜、金属膜などの成膜工程、上述した露光マスクを用いたリソグラフィー工程、エッチング工程、イオン注入工程などを繰り返す一連のウェーハ製造工程（前工程）により、半導体ウェーハ上に半導体装置が一括して形成される。そして、ダイシング工程、ボンディング工程、検査工程（後工程）を経て、半導体装置が製造される（ステップＳ７９）。
【０１２５】
以上説明したように、本発明の半導体装置の製造方法によれば、配線パターン間のプロセス裕度の高い露光マスクにより半導体基板へ配線パターンが転写できるので、高い歩留まりで半導体装置を製造することができる。
【０１２６】
【発明の効果】
以上説明したように、本発明によれば、複数の露光マスクに跨って配置される配線パターン間のプロセス裕度を向上し得るパターン作成方法、該パターン形成システムを提供することができる。また、該パターンを用いた半導体装置の製造方法によれば、高い歩留まりを提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係わるパターン作成方法を示すフローチャート。
【図２】本発明の第１の実施の形態に係わる露光マクスを示す図で、図２（ａ）は複数の露光マスクにそれぞれ形成されるパターンの要部を示す外観図、図２（ｂ）は図２（ａ）の配線パターンを示す図。
【図３】本発明の第１の実施の形態に係わる配線パターンを示す図。
【図４】本発明の第１の実施の形態の変形例１に係わる配線パターンを示す図。
【図５】本発明の第１の実施の形態の変形例２に係わる配線パターンを示す図。
【図６】本発明の第１の実施の形態の変形例３に係わる配線パターンを示す図で、図６（ａ）は配線パターンの補正前の状態を示すレイアウト図、図６（ｂ）は図６（ａ）に示した配線パターンの補正後の状態を示すレイアウト図。
【図７】本発明の第２の実施の形態に係わるパターン作成方法を示すフローチャート。
【図８】本発明の第２の実施の形態に係わるパターン作成方法を示すフローチャート。
【図９】本発明の第２の実施の形態に係わる配線パターンを示す図。
【図１０】本発明の第３の実施の形態に係わるパターン作成システムを示すブロック図。
【図１１】本発明の第４の実施の形態に係わる半導体装置の製造方法を示すフローチャート。
【図１２】従来のパターン作成方法を示す概略フローチャート。
【図１３】従来のパターン作成方法により補正された配線パターンを示す図。
【符号の説明】
１１ 第１の露光マスク
１２、４１、４２ イオン注入パターン
１２ａ、１２ｂ、１２ｃ、１２ｄ、４１ａ、４１ｂ、４１ｃ、４１ｄ、４２ａ、４２ｂ、４２ｃ、４２ｄ イオン注入パターンのエッジ
１３ 第２の露光マスク
１４、３４、３８ ゲート配線パターン
１４ａ、１４ｂ、３４ａ、３４ｂ、３８ａ、３８ｂ ゲート配線パターンのエッジ
１５ 第３の露光マスク
１６、３６、４６、４７、５２、５４ コンタクトホールパターン
１６ａ、１６ｂ、１６ｃ、１６ｄ、３６ａ、３６ｂ、３６ｃ、３６ｄ、４６ａ、４６ｂ、４６ｃ、４６ｄ、４７ａ、４７ｂ、４７ｃ、４７ｄ、５２ａ、５２ｂ、５２ｃ、５２ｄ、５４ａ、５４ｂ、５４ｃ、５４ｄ コンタクトホールパターンのエッジ
２４ メタル配線パターン
２４ａ、２４ｂ、２４ｃ、２４ｄ メタル配線パターンのエッジ
２６ ビアホールパターン
２６ａ、２６ｂ、２６ｃ、２６ｄ ビアホールパターンのエッジ
３４ａ、３８ａ ゲート配線パターンのエッジ
５１、５３ メタル電極パターン
５１ａ、５１ｂ、５１ｃ、５１ｄ、５３ａ、５３ｂ、５３ｃ、５３ｄ メタル電極パターンのエッジ
６１ パターン形成システム
６２ 補正処理制御部
６３ 設計パターンデータ記憶部
６４ プログラム格納部
６５ 露光マスク描画データ記憶部
６６ 入出力制御部
６７ 出力部
６８ 入力部
６９ パターン抽出部
７０ パターン判定部
７１ パターン変更部
７２ 近接効果補正部
７３ 露光マスク描画データ作成部
【発明の属する技術分野】
本発明は、マクスパターンに係わり、特に十分なプロセス裕度を有するパターンを形成するのに好適なパターン作成方法、該パターン作成システム、および該方法を用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の高集積化、高速化に伴い半導体集積回路のパターン形成に対する要求は非常に厳しいものがある。
【０００３】
半導体集積回路において、設計製造が可能な最小の線幅を示すデザインルールは微細加工技術の向上と共に縮小され、１００ｎｍ以下の線幅を有する半導体集積回路が製造されている。
【０００４】
このデザインルールを満たす範囲であれば、設計者は自由に回路パターンを設計して配置することができる。
【０００５】
半導体集積回路は、半導体基板に形成された各種の膜材料をリソグラフィー技術によって形成したレジストパターンを用いて加工することを繰り返して製造される。このため、各露光マスクのパターン寸法や異なる露光マスク間の相対パターン寸法には一定の規則（パターンルール）が必要である。
【０００６】
例えば、半導体集積回路のレイアウトを設計する際のパターン配置の規則として、最小加工寸法、加工前後の寸法変化（加工変換差）、異なる露光マスクを重ねる時の合わせ精度などの規定が設けられる。
【０００７】
しかし、回路パターンが微細になるにつれて、半導体装置のリソグラフィー工程で、露光マクス上に形成されたパターンを半導体基板に転写する際に、光近接効果（ＯＰＥ：Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｅｆｆｅｃｔ）により回路の設計寸法と実際に半導体基板に転写された寸法とのずれが無視できなくなり、半導体装置の特性に影響を与えるようになってきた。
【０００８】
例えば、デザインルールを満たすパターンであっても、パターン中の鋭利な部分は転写されずに角がとれて丸くなり、あるいはラインパターンの疎密分布によりライン寸法が変化してしまうことがある。
【０００９】
このずれを減ずる方法として、光学シミュレーションにより露光マクス上のパターン寸法を、例えば、部分的にパターン幅を太くしたり、あるいはダミーパターンを配したりして、補正する方法（ＯＰＣ：Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ）が知られている。
【００１０】
しかしながら、このＯＰＣは半導体基板に形成されるパターンが設計パターン寸法通りになるように露光マスク上のパターン寸法を補正するものであり、リソグラフィー工程でのプロセスマージンを増加させるものではない。
【００１１】
従って、パターンを半導体基板に転写する際に、露光パラメータ、例えば、露光量や焦点距離が適正値から変動しても、そのパターンが半導体装置の特性上問題にならない寸法で形成される許容範囲を示すプロセス裕度が基準値に満たないパターンに対しては効果がない。
【００１２】
この問題を解決するパターン作成方法が知られている（例えば、特許文献１参照。）。
【００１３】
この特許文献１に開示されたパターン作成方法について、図１２および図１３を用いて説明する。図１２はこのパターン作成方法の全体構成を示すフローチャート、図１３（ａ）は配線パターンの補正前の状態を示すレイアウト図、図１３（ｂ）は図１３（ａ）に示した配線パターンに対して露光量および焦点距離の条件を振ったときの最大ライン寸法および最小ライン寸法の転写パターンを示すレイアウト図、図１３（ｃ）は図１３（ａ）に示した配線パターンの補正後の状態を示すレイアウト図である。
【００１４】
図１２および図１３に示すように、この配線パターンはラインとスペースで構成されており、露光マスク１０１上に、ライン寸法Ｌ１の配線パターン１０２と、スペース寸法Ｓ１を隔てたライン寸法Ｌ２の配線パターン１０３と、スペース寸法Ｓ２を隔てたライン寸法Ｌ３の配線パターン１０４が平行に配置されている。
【００１５】
初めに、この設計パターンデータをデータ記録装置から読み込み、ラインとスペースの関係から得られるプロセス裕度が基準値に達していない配線パターンを設計パターンから抽出する。
【００１６】
即ち、露光量と焦点距離を所定量振ったリソグラフィー・シミュレーションをおこない、配線パターン１０２のライン寸法Ｌ１の変動量δ１、配線パターン１０３のライン寸法Ｌ２の変動量δ２、および配線パターン１０４のライン寸法Ｌ３の変動量δ３を求める。
【００１７】
特許文献では、δ１よりδ２、δ３が大きく、配線パターン１０３、１０４のプロセス裕度が基準値を満たしていないと判定されるものとしている（ステップＳ１０１）。
【００１８】
次に、プロセス裕度が基準値を満たすように、配線パターン１０３の両側のエッジ１０３ａ、１０３ｂを移動してライン寸法Ｌ２をＬ２´に拡げ、配線パターン１０４の片側のエッジ１０４ａを移動してライン寸法Ｌ３をＬ３´に拡げて、配線パターンを補正している（ステップＳ１０２）。
【００１９】
そして、配線パターンを補正した後、配線パターンのピッチが一定に保持されているか否かのチェックがおこなわれる（ステップＳ１０３）。
【００２０】
配線パターンのピッチが一定に保持されていない場合は、ステップＳ１０２に戻り、補正前後で配線パターンのピッチが一定に保持されるように、ライン寸法の補正量に応じてスペース寸法Ｓ１をＳ１´に狭め、スペース寸法Ｓ２をＳ２´に狭めて、再度パターンの補正がおこなわれる。
【００２１】
次に、補正後の配線パターンの配線容量が許容範囲に収まっているか否かを判定する。配線パターンのプロセス裕度を補正する場合、ライン寸法を拡げることで多層配線においては、上層あるいは下層の配線間で生じる寄生容量（配線容量）が許容値を超えてしまうことが考えられるためである（ステップＳ１０４）。
【００２２】
配線容量が許容範囲に収まっていない場合は、ステップＳ１０２に戻り、配線容量が許容範囲に収まるように再度パターンを補正する。
【００２３】
配線容量が許容範囲に収まっている場合は、補正後の配線パターンがデザインルールを満たしているか否かを判定する。即ち、補正後の配線パターンのライン寸法およびスペース寸法がデザインルールで規定する最小ライン寸法および最小スペース寸法以上であるかを判定する（ステップＳ１０５）。
【００２４】
補正後の配線パターンがデザインルールを満たしていない場合は、ステップＳ１０２に戻り、デザインルールを満たすように再度パターンを補正する。
【００２５】
補正後の配線パターンがデザインルールを満たしている場合は、補正後の配線パターンの必要な箇所に対して近接効果補正（ＯＰＣ）をおこなう（ステップＳ１０６）。
【００２６】
最後に、補正された設計パターンデータに基づいて露光マスクを作成している（ステップＳ１０７）。
【００２７】
また、別の実施の形態では、コンタクトホールパターンと隣接するコンタクトホールパターン間のスペースとの関係に着目し、そのコンタクトホールパターンのプロセス裕度が基準値を満たさないパターンを抽出して、それがプロセス裕度を満たすように補正する方法を開示している。
【００２８】
以上説明したように、特許文献１に開示されたパターンの作成方法は、同一の露光マスク上に配置される配線パターン（ラインパターン）あるいはコンタクトホールパターンのように同一露光マスク中のパターンのプロセス裕度を改善するものである。
【００２９】
従って、半導体基板へのパターン転写の高精度化が要求され、高集積化される半導体装置の製造にはさらなる技術の開発が必要であった。
【００３０】
【特許文献１】
特開２００２−１３１８８２号公報（５−８頁、図２）
【００３１】
【発明が解決しようとする課題】
上述のパターン作成方法では、複数の露光マスクに跨って配置される配線パターン間のプロセス裕度の向上には適用できない問題がある。
【００３２】
本発明は、上記問題点を解決するためになされたもので、複数の露光マスクに跨って配置される配線パターン間のプロセス裕度を向上させることができるパターン作成方法、該パターン作成システム、および該方法を用いた半導体装置の製造方法を提供することを目的とする。
【００３３】
【課題を解決するための手段】
上記目的を達成するために、本発明の一態様のパターン作成方法では、所定のデザインルールに従って作成した複数の露光マスクを使用して半導体装置を製造するためのパターン作成方法において、第１の露光マスクに配置される配線パターンから第１のターゲットパターンを抽出する第１の工程と、第２の露光マスクに配置される配線パターンから前記第１のターゲットパターンと近接して配置される第２のターゲットパターンを抽出する第２の工程と、前記第１および第２のターゲットパターンをそれぞれ半導体基板に転写するに際し、前記第１および第２のターゲットパターンが、露光量と焦点距離の変動に対するプロセス裕度の基準値を満たすか否かを判定する第３の工程と、前記基準値を満たさない場合に、前記基準値を満たすように前記第１および第２のターゲットパターンのいずれか一方、または両方のターゲットパターンを補正する第４の工程とを有することを特徴としている。
【００３４】
また、本発明の一態様のパターン作成システムでは、所定のデザインルールに従って作成した複数の露光マスクを使用して半導体装置を製造するためのパターン作成システムにおいて、第１の露光マスクに配置される配線パターンから第１のターゲットパターンを抽出する手段と、第２の露光マスクに配置される配線パターンから前記第１のターゲットパターンと近接して配置される第２のターゲットパターンを抽出する手段とを有するパターン抽出部と、前記第１および第２のターゲットパターンが、露光量と焦点距離の変動に対するプロセス裕度の基準値を満たすか否かを判定する手段を有するパターン判定部と、前記基準値を満たさない場合に、前記基準値を満たすように前記第１および第２のターゲットパターンのどちらか一方、または両方のターゲットパターンを変更する手段を有するパターン変更部とを具備することを特徴としている。
【００３５】
更に、本発明の一態様の半導体装置の製造方法では、所定のデザインルールに従って作成した複数の露光マスクを使用して製造する半導体装置の製造方法において、第１の露光マスクに配置される配線パターンから第１のターゲットパターンを抽出する第１工程と、第２の露光マスクに配置される配線パターンから前記第１のターゲットパターンに近接して配置される第２のターゲットパターンを抽出する第２工程と、前記第１および第２のターゲットパターンが、露光量と焦点距離の変動に対するプロセス裕度の基準値を満たすか否かを判定する第３工程と、前記基準値を満たさない場合に、前記基準値を満たすように前記第１および第２のターゲットパターンのどちらか一方、または両方を変更する第４工程と、前記変更されたパターンに基づいて露光マスクを製作する第５工程と、前記露光マクスを用いたリソグラフィー工程を含む所定の半導体製造工程により半導体装置を製造する第６工程とを有することを特徴としている。
【００３６】
【発明の実施の形態】
以下、本発明の実施の形態に係わるパターン作成方法について、図面を参照しながら説明する。
【００３７】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係わるパターン作成方法で、半導体装置の設計パターンデータから露光マスク描画データが作成されるまでの工程を示すフローチャートである。
【００３８】
図１に示すように、まず、所定のデザインルールに従って半導体基板に形成される半導体装置のレイアウトパターンの設計データが設計パターンデータ記録装置から入手され（ステップＳ０１）、その設計データから、任意の配線パターンが選び出だされる。この選出された配線パターンは、複数の露光マクスにそれぞれ配置されるパターンデータから構成されている。
【００３９】
始めに、第１の露光マクスに配置されるパターンの中から、プロセス裕度がチェックされる第１のターゲットパターンが抽出される（ステップＳ０２）。
【００４０】
次に、第１のターゲットパターンに近接して第２の露光マスクに配置される第２のターゲットパターンが抽出される（ステップＳ０３）。
【００４１】
そして、第１および第２のターゲットパターンがウェーハ上に転写される際に、露光パラメータの条件変動により生じるパターンの変動量に対してプロセス裕度を求める（ステップＳ０４）。
【００４２】
このプロセス裕度とは、例えば、リソグラフィー・シミュレーションにより露光量や焦点距離を所定範囲内で振ったときの最大パターン寸法と最小パターン寸法との差から求まるものである。
【００４３】
次に、ステップＳ０５において、このプロセス裕度が予め与えられた基準値を満たすか否かが判定され、基準値を満たしていない場合には、パターンを補正する必要があり、ステップＳ０６へ進み、基準値を満たしている場合には、パターンを補正する必要がないので、ステップＳ１０へジャンプする。
【００４４】
次に、プロセス裕度が基準値を満たしていない場合には、第１のターゲットパターンと第２のターゲットパターン間の距離が求められ（ステップＳ０６）、その距離が最小デザインルールより大きいか否かがさらに判定される（ステップＳ０７）。
【００４５】
ここでの最小デザインルールとは、ターゲットパターンが存在する半導体装置のデザインルールのうち、ターゲットパターンの存在するレイヤー中のデザインルールの最小値のことを言う。
【００４６】
そして、この距離が最小デザインルールより大きい場合には、プロセス裕度が基準値より広がるようにパターンエッジを移動させて補正された新しいパターンを形成し（ステップＳ０８）、一方、最小デザインルールより小さい場合には、予めリソグラフィー・シミュレーション、あるいは、実験によりデバイス特性に影響を及ぼさない範囲でパターンを補正するためのルールを作成し、その所定ルールに従いパターンエッジが補正される（ステップＳ０９）。
【００４７】
いずれの場合においても最後に、パターンの近接効果補正（ＯＰＣ）が施され（ステップＳ１０）、露光マスク描画データが作成される（ステップＳ１１）。
【００４８】
さらに、上述したパターン形成工程は、設計データにある全ての配線パターンに対して繰り返され、最終的に露光マスクに描画される露光マスクデータとなる。
【００４９】
次に、上述のパターン作成方法により配線パターンを補正し、プロセス裕度を改善する場合について、具体的に説明する。
【００５０】
図２は、半導体装置のリソグラフィー工程で用いられる露光マスクを示す図で、図２（ａ）は、３数の露光マスクにそれぞれ形成される配線パターンの要部を示す外観図、図２（ｂ）は、図２（ａ）の露光マスクを重ねて得られる配線パターンで、イオン注入による拡散層と、ゲート配線と、コンタクトホールが近接して配置されたパターンの例である。
【００５１】
図２（ａ）に示すように、第１の露光マスク１１にイオン注入による拡散層を形成するためのイオン注入層パターン１２と、第２の露光マスク１３にゲート配線を形成するためのゲート配線パターン１４と、および第３の露光マスク１５にコンタクトホールを形成するためのコンタクトホールパターン１６がそれぞれ形成されている。
【００５２】
即ち、リソグラフィー技術により、第１の露光マスク１１を用いて、レジスト膜を形成した半導体基板の所定領域にイオン注入層パターン１２が開口されてイオン注入および活性化処理がなされ、次に、半導体基板に絶縁膜およびゲート配線膜を形成した後、第２の露光マスク１３を用いてゲート配線膜にゲート配線パターン１４が加工され、更に、第３の露光マスク１５を用いて絶縁膜にコンタクトホールパターン１６が開口される。
【００５３】
ここで、図２（ｂ）に示すように、第１の露光マスク１１のコンタクトホールパターン１６の各エッジ１６ａ、１６ｂ、１６ｃ、１６ｄと、それぞれに近接して対向配置される第２の露光マスク１３のゲート配線パターン１４の各エッジ１４ａ、１４ｂ、および第３の露光マスク１５のイオン注入パターン１２の各エッジ１２ａ、１２ｂ、１２ｃ、１２ｄとから構成される配線パターンにおいて、コンタクトホールパターン１６のエッジ１６ａとゲート配線パターン１４のエッジ１４ａの距離をＬ１、同じくエッジ１６ｂとエッジ１２ｂの距離をＬ２、同じくエッジ１６ｃとエッジ１２ｃの距離をＬ３、同じくエッジ１６ｄとエッジ１２ｄの距離をＬ４とする。
【００５４】
図１に示したフローチャートに従い、第３の露光マスク１５のコンタクトホールパターン１６がリソグラフィー工程でプロセス裕度が基準値より少ないと判断された場合には、露光マスク間の設計パターン距離（Ｌ１、Ｌ２、Ｌ３、Ｌ４）が求められ、その結果に基づいてプロセス裕度が大きくなるように新しい配線パターンを形成するのための補正処理が行われる。
【００５５】
図３は配線パターンの変更ルールを説明するための図で、例えば、図３（ａ）に示すように、Ｌ１、Ｌ２、Ｌ３、Ｌ４が全て最小デザインルール（Ｌｍｉｎ）より大きい場合には、コンタクトホールパターン１６の各エッジ１６ａ、１６ｂ、１６ｃ、１６ｄをそれぞれエッジ１２ａ、１２ｂ、１２ｃ、１２ｄの方向へ移動してコンタクトホールパターン１６の寸法を大きくして、プロセス裕度を基準値より大きくする。
【００５６】
また、図３（ｂ）に示すように、コンタクトホールパターン１６のエッジ１６ａとゲート配線パターン１４のエッジ１４ａの距離Ｌ１がＬｍｉｎである場合には、エッジ１６ａを固定し、他のエッジ１６ｂ、１６ｃ、１６ｄをそれぞれエッジ１２ｂ、１２ｃ、１２ｄの方向へ移動してコンタクトホールパターン１６の寸法を大きくすることにより、プロセス裕度を基準値より大きくする。
【００５７】
更に、図３（ｃ）に示すように、コンタクトホールパターン１６のエッジ１６Ｃとイオン注入パターン１２のエッジ１２ｃとの距離Ｌ３がＬｍｉｎである場合には、エッジ１６ｃを固定し、他のエッジ１６ａ、１６ｂ、１６ｄをそれぞれエッジ１２ａ、１２ｂ、１２ｄの方向へ移動してコンタクトホールパターン１６の寸法を大きくすることにより、プロセス裕度を基準値より大きくする。
【００５８】
更に、また、コンタクトホールパターン１６のエッジ１６ｂとイオン注入パターン１２のエッジ１２ｂとの距離Ｌ２やコンタクトホールパターン１６のエッジ１６ｄとイオン注入パターン１２のエッジ１２ｄとの距離Ｌ４、あるいは複数のＬがＬｍｉｎである場合には、同様に他のＬがＬｍｉｎより大きなエッジを移動してコンタクトホールパターン１６の寸法を大きくして、プロセス裕度を基準値より大きくする。
【００５９】
ここで、各エッジの移動量は各距離Ｌ１、Ｌ２、Ｌ３、Ｌ４が最小デザインルールに等しくなるところを上限として、シミュレーションまた実験により状況に応じて定めている。
【００６０】
以上説明したように、本発明の第１の実施の形態に係わるパターン作成方法では、複数の露光マクスに跨がり、且つ、近接して配置される配線パターンを抽出して、その配線パターン間の距離に応じたパターンの補正を行うことにより、配線パターン間のプロセス裕度が向上する。従って、半導体基板への配線パターンの転写精度が向上し、半導体装置の製造が容易になる。
【００６１】
なお、上述の実施の形態では、第１の露光マスク１１にイオン注入層パターン１２と、第２の露光マスク１３にゲート配線パターン１４と、および第３の露光マスク１５にコンタクトホールパターン１６がそれぞれ形成されている場合について説明したが、パターンをビア層、メタル層、素子分離層、ゲート層等としても構わない。以下に、これらの変形例を説明する。
【００６２】
（第１の実施の形態の変形例１）
図４は本発明の第１の実施の形態の変形例１を示す配線パターンである。本変形例が第１の実施の形態と異なる点は、メタル配線ラインにビアホールが形成される配線パターンとしたことにあり、第２の露光マスク１３にメタル配線パターン２４、および第３の露光マスク１５にビアホールパターン２６が形成されている。なお、本変形例においては、第１の実施の形態に対応させて配線パターンが設けられる露光マスクを第２の露光マスク、またホールパターンが形成される露光マスクを第３の露光マスクと呼称しているが、３枚の露光マスクが存在するのではなく、２枚の露光マスクからなる。
【００６３】
即ち、図４に示すように、リソグラフィー技術により、メタル配線膜を形成した半導体基板の所定領域に第２の露光マスク１３を用いてメタル配線パターン２４が加工され、第３の露光マスク１５を用いてメタル配線にビアホールパターン２６が開口される。
【００６４】
ここで、第２の露光マスク１３のメタル配線パターン２４の各エッジ２４ａ、２４ｂ、２４ｃ、２４ｄと、第３の露光マスク１５のビアホールパターン２６の各エッジ２６ａ、２６ｂ、２６ｃ、２６ｄとから構成される配線パターンにおいて、エッジ２４ａとエッジ２６ａの距離をＬ１、エッジ２４ｂとエッジ２６ｂの距離をＬ２、エッジ２４ｃとエッジ２６ｃの距離をＬ３、エッジ２４ｄとエッジ２６ｄの距離をＬ４とする。
【００６５】
図１に示したフローチャートに従って、第３の露光マスク１５のビアホールパターン２６がリソグラフィー工程でプロセス裕度が基準値より少ないと判断されると、第２露光マスク１３と第３の露光マスク１５間の設計パターン距離（Ｌ１、Ｌ２、Ｌ３、Ｌ４）が求められ、その結果に基づいてプロセス裕度が基準値より大きくなるように新しいパターンを形成するのための補正処理が行われる。
【００６６】
例えば、メタル配線パターン２４のエッジ２４ｂとビアホールパターン２６のエッジ２６ｂとの距離Ｌ２およびメタル配線パターン２４のエッジ２４ｄとビアホールパターン２６のエッジ２６ｄとの距離Ｌ４がともにＬｍｉｎである場合には、エッジ２６ｂとエッジ２６ｄを固定し、他のエッジ２６ａ、２６ｃをそれぞれエッジ２４ａ、２４ｃの方向に移動してビアホールパターン２６の寸法を大きくして、プロセス裕度を基準値より大きくする。
【００６７】
以上説明したように、上述の変形例１では、複数の露光マクスに跨がり、且つ、近接して配置されるメタル配線とビアホールから構成される配線パターンを抽出して、その配線パターン間の距離に応じたパターンの補正を行うことにより、配線パターン間のプロセス裕度が向上する。従って、半導体基板への配線パターンの転写精度が向上し、半導体装置の製造が容易になる。
【００６８】
なお、ここでは、Ｌ２、Ｌ４がＬｍｉｎの場合にエッジ２６ａ、２６ｃを補正する場合について説明したが、補正の対象となるエッジは、上述した場合に限定されるものではなく、各エッジ間の距離Ｌ１、Ｌ２、Ｌ３、Ｌ４が最小デザインルールＬｍｉｎより大きい条件を満たす範囲で移動するエッジを種々選択しても構わない。
【００６９】
（第１の実施の形態の変形例２）
図５は、本発明の第１の実施の形態の変形例２を示す配線パターンである。本変形例が第１の実施の形態と異なる点は、２つのゲート配線ラインに挟まれてコンタクトホールが形成されるパターンとしたことにあり、第２の露光マスク１３に２つのゲート配線パターン３４、３８が、第３の露光マスク１５にコンタクトホールパターン３６が形成されている。なお、本変形例においては、第１の実施の形態に対応させてゲート配線パターンが設けられる露光マスクを第２の露光マスク、またコンタクトホールが形成される露光マスクを第３の露光マスクと呼称しているが、３枚の露光マスクが存在するのではなく、２枚の露光マスクからなる。
【００７０】
即ち、図５に示すように、リソグラフィー技術により、ゲート配線膜を形成した半導体基板の所定領域に第２の露光マスク１３を用いて２つのゲート配線パターン３４、３８が加工され、次に、第３の露光マスク１５を用いて２つのゲート配線ラインに挟まれたコンタクトホールパターン３６が開口される。
【００７１】
ここで、第２の露光マスク１３のゲート配線パターン３４、３８の各エッジ３４ａ、３８ａと第３の露光マスク１５のコンタクトホールパターン３６の各エッジ３６ａ、３６ｂ、３６ｃ、３６ｄとから構成される配線パターンにおいて、エッジ３４ａとエッジ３６ａの距離をＬ１、エッジ３８ａとエッジ３６ｃの距離をＬ２とする。
【００７２】
図１に示したフローチャートに従って、第３露光マスク１５のコンタクトホールパターン３６が露光工程でプロセス裕度が基準値より少ないと判断された場合には、露光マスク間の設計パターン距離（Ｌ１、Ｌ２）が求められ、その結果に基づいてプロセス裕度が基準値より広がるように新しいパターンを形成するのための補正処理が行われる。
【００７３】
例えば、ゲート配線パターン３４のエッジ３４ａとコンタクトホールパターン３６のエッジ３６ａの距離Ｌ１およびゲート配線パターン３８のエッジ３８ａとコンタクトホールパターン３６のエッジ３６ｃの距離Ｌ２がＬｍｉｎである場合には、エッジ３６ａ、３６ｃを固定して、他のエッジ３６ｂ、３６ｄをエッジ３４ａ、３８ａと平行な方向へ移動させてコンタクトホールパターン３６の寸法を大きくして、プロセス裕度を基準値より大きくする。
【００７４】
以上説明したように、上述の変形例２では、複数の露光マクスに跨がり、且つ、近接して配置される２つのゲート配線ラインと、その間に挟まれたコンタクトホールから構成される配線パターンを抽出して、その配線パターン間の距離に応じたパターンの補正を行うことにより、配線パターン間のプロセス裕度が向上する。従って、半導体基板への配線パターンの転写精度が向上し、半導体装置の製造が容易になる。
【００７５】
（第１の実施の形態の変形例３）
図６は、本発明の第１の実施の形態の変形例３を示す配線パターンで、図６（ａ）は配線パターンの補正前の状態を示すレイアウト図、図６（ｂ）は図６（ａ）に示した配線パターンの補正後の状態を示すレイアウト図である。
【００７６】
本変形例が第１の実施の形態と異なる点は、近接して配置された２つのイオン注入拡散層にそれぞれコンタクトホールが形成されるパターンとしたことである。
【００７７】
即ち、第１の露光マスク１１に２つのイオン注入拡散層パターン４１、４２が配置され、第３の露光マスク１５に２つのコンタクトホールパターン４６、４７が配置されている。なお、本変形例においては、第１の実施の形態に対応させて拡散層パターンが設けられる露光マスクを第１の露光マスク、またコンタクトホールパターンが形成される露光マスクを第３の露光マスクと呼称しているが、３枚の露光マスクが存在するのではなく、２枚の露光マスクからなる。
【００７８】
図６（ａ）に示すように、リソグラフィー技術により、レジスト膜を形成した半導体基板の所定領域に、第１の露光マスク１１を用いて２つのイオン注入パターン４１、４２が開口した後、イオン注入および活性化処理がなされ、次に、半導体基板に絶縁膜を形成した後、第３の露光マスク１５を用いて絶縁膜に２つのコンタクトホールパターン４６、４７が開口される。
【００７９】
ここで、イオン注入パターン４１の各エッジ４１ａ、４１ｂ、４１ｃ、４１ｄと、イオン注入パターン４２の各エッジ４２ａ、４２ｂ、４２ｃ、４２ｄ、およびコンタクトホールパターン４６の各エッジ４６ａ、４６ｂ、４６ｃ、４６ｄと、コンタクトホールパターン４７の各エッジ４７ａ、４７ｂ、４７ｃ、４７ｄとから構成される配線パターンにおいて、エッジ４１ｃとエッジ４６ｃの距離をＬ１、エッジ４２ａとエッジ４７ａの距離をＬ２、エッジ４１ｃとエッジ４２ａの距離をＬ３とする。
【００８０】
図１に示したフローチャートに従って、第１の露光マスク１１の２つのイオン注入パターン４１、４２がリソグラフィー工程でプロセス裕度が基準値より少ないと判断された場合には、露光マスク間の設計パターン距離（Ｌ１、Ｌ２、Ｌ３）が求められ、その結果に基づいてプロセス裕度が基準値より広がるように新しいパターンを形成するのための補正処理が行われる。
【００８１】
例えば、図６（ｂ）に示すように、イオン注入パターン４１のエッジ４１ｃとコンタクトホールパターン４６のエッジ４６ｃの距離Ｌ１およびイオン注入パターン４２のエッジ４２ａとコンタクトホールパターン４７のエッジ４７ａの距離Ｌ２がＬｍｉｎである場合には、エッジ４１ｃとエッジ４２ａの一部をイオン注入パターン４１、４２の内側に移動させて、エッジ４１ｃとエッジ４２ａの距離をＬ３からＬ４に拡げて、プロセス裕度を基準値より大きくする。
【００８２】
ここで、エッジ４１ｃ、４２ａの移動量は、シミュレーションまたは実験により定められ、パターン４１、４２とパターン４６、４７の最小デザインルールを維持するために、エッジ４６ｂとエッジ４１ｅの距離Ｌ５およびエッジ４７ｂとエッジ４２ｅの距離Ｌ６はＬｍｉｎより大きく設定される。
【００８３】
以上説明したように、上述の変形例３では、複数の露光マクスに跨がり、且つ、近接して配置される２つのイオン注入拡散層とコンタクトホールから構成される配線パターンを抽出して、その配線パターン間の距離に応じたイオン注入パターンの補正を行うことにより、配線パターン間のプロセス裕度が向上する。従って、半導体基板への配線パターンの転写精度が向上し、半導体装置の製造が容易になる。
【００８４】
（第２の実施の形態）
図７および図８は、本発明の第２の実施の形態に係わるパターン作成方法で、設計パターンデータから露光マクス描画データが作成されるまでの工程を示すフローチャートである。本実施の形態において、上記第１の実施の形態と同一の構成部分には、同一符号を付してその説明を省略し、異なる部分のみ説明する。
【００８５】
本実施の形態が第１の実施の形態と異なる点は、第１および第２の露光マスクに配置される配線パターンが共にプロセス裕度が少ないと判定された場合に、第１および第２ターゲットパターンの両方のパターンを補正することである。
【００８６】
図７に示すように、所定のデザインルールに従って、第１の露光マクスに配置される設計パターンデータ（ＧＤＳ１と称する）を設計パターンデータ記憶装置から入手し（ステップＳ２１）、続いて、第２の露光マクスに配置される設計パターンデータ（ＧＤＳ３と称する）を入手する（ステップＳ２２）。
【００８７】
次に、図１に示したフローチャートのステップＳ０４からステップＳ０９と同様にして、ＧＤＳ１から任意の配線パターンを選出して、そのプロセス裕度を求め、プロセス裕度が基準値より広がるようにパターンエッジが移動される（ステップＳ２３からステップＳ２８）。
【００８８】
次に、この補正された結果を基に、ＧＤＳ１の新しい露光マスクデータ（ＧＤＳ２と称する）が作成される（ステップＳ２９）。
【００８９】
次に、図１に示したフローチャートのステップＳ１０からステップＳ１１と同様にして、補正後の配線パターンの必要な箇所に対して、ＯＰＣパターンを付与して、近接効果補正をおこない、ＧＤＳ１の露光マスク描画データを得る（ステップＳ３０からステップＳ３１）。
【００９０】
次に、図８に示すように、図１に示したフローチャートのステップＳ０４からテップＳ０９と同様にして、ＧＤＳ３からステップＳ２３で選出されたＧＤＳ１のパターンに対応するパターンを選出して、そのプロセス裕度を求め、プロセス裕度が基準値より広がるようにパターンエッジが移動される（ステップＳ３２からステップＳ３７）。
【００９１】
ここでの違いは、ステップＳ２９で作成されたＧＤＳ２を用いて、ＧＤＳ２とＧＤＳ３のパターン間の距離を求めることである（ステップＳ３４）。
【００９２】
次に、この補正された結果を基に、ＧＤＳ３の新しい露光マスクデータ（ＧＤＳ４と称する）が作成される（ステップＳ３８）。
【００９３】
最後に、図１に示したフローチャートのステップＳ１０からステップＳ１１と同様にして、補正後の配線パターンの必要な箇所に対して、ＯＰＣパターンを付与して、近接効果補正をおこない、ＧＤＳ３の露光マスク描画データを得る（ステップＳ３９からステップＳ４０）。
【００９４】
さらに、上述したパターン形成工程は、設計データＧＤＳ１、ＧＤＳ３にある全ての配線パターンに対して繰り返され、最終的に露光マスク描画データとなる。
【００９５】
次に、上述のパターン作成方法により配線パターンを補正し、プロセス裕度を改善する場合について、具体的に説明する。
【００９６】
図９は、２枚の露光マスクを重ね合わせて得られる配線パターンの要部を示す図で、メタル電極とコンタクトホールパターンが同芯相似形に重なって配置されたパターンの例である。
【００９７】
図に示すように、第１の露光マスク１１にＧＤＳ１として、例えばメタル電極パターン５１と、第２の露光マスク１３にＧＤＳ３として、例えばコンタクトホールパターン５２がそれぞれ配置されている。
【００９８】
即ち、図に示すように、リソグラフィー技術により、半導体基板に金属膜を形成した後、第１の露光マスク１１を用いてメタル電極パターン５１が形成され、次に、半導体基板に絶縁膜を形成した後、第２の露光マスク１３を用いて絶縁膜にコンタクトホールパターン５２が開口される。
【００９９】
ここで、メタル電極パターン５１のエッジ５１ａとコンタクトホールパターン５２のエッジ５２ａの距離をＬ１とする。
【０１００】
図７に示したフローチャートに従い、第１露光マスク１１のメタル電極パターン５１が、リソグラフィー工程でプロセス裕度が基準値より少ないと判断された場合には、メタル電極パターン５１の各エッジ５１ａ、５１ｂ、５１ｃ、５１ｄをΔＬ１だけ外側へ移動して、メタル電極パターン５１の寸法を大きくすることにより、プロセス裕度を基準値より大きくする。
【０１０１】
これにより想像線で示す補正された新しいメタル電極パターン（ＧＤＳ２）５３が得られ、これを基に第１の露光マクス描画データが作成される。
【０１０２】
同様に、図８に示したフローチャートに従い、第２の露光マスク１３のコンタクトホールパターン５２がリソグラフィー工程でプロセス裕度が基準値より少ないと判断された場合には、露光マスク間の設計パターン距離Ｌ１を求め、その結果に基づいてプロセス裕度が広がるように新しいパターンを形成するための補正処理が行われる。
【０１０３】
例えば、メタル電極パターン５１のエッジ５１ａとコンタクトホールパターン５２のエッジ５２ａの距離Ｌ１がＬｍｉｎである場合には、エッジ５２ａを移動することは出来ないため、上述した補正された新しいメタル電極パターン（ＧＤＳ２）５３のエッジ５３ａとコンタクトホールパターン５２のエッジ５２ａとの距離Ｌ２を測定して、コンタクトホールパターン５２の各エッジ５２ａ、５２ｂ、５２ｃ、５２ｄを外側にΔＬ２だけ移動してコンタクトホールパターン５２の寸法を大きくすることにより、プロセス裕度を基準値より大きくする。
【０１０４】
これにより想像線で示す補正された新しいコンタクトホールパターン（ＧＤＳ４）５４が得られ、これを基に第２の露光マクス描画データが作成される。
【０１０５】
以上説明したように、本発明の第２の実施の形態に係わるパターン作成方法では、２つの露光マクスに跨って形成され、且つ、同芯相似形に配置される配線パターン間の距離に応じたパターンの補正を行うことにより、配線パターン間のプロセス裕度が向上する。従って、半導体基板への配線パターンの転写精度が向上し、半導体装置の製造が容易になる。
【０１０６】
（第３の実施の形態）
次に、本発明の第３の実施の形態に係わるパターン作成システムについて、図１０を用いて説明する。本実施の形態のパターン作成システムは、第１および第２の実施の形態で示したパターン作成方法を実現するためのものである。
【０１０７】
図１０は、本発明のパターン作成システムの構成を示すブロック図である。
【０１０８】
図に示すように、本発明のパターン作成システム６１は、半導体装置のレイアウト設計パターンデータを格納した設計パターンデータ記憶部６２と、露光マクスパターンを補正して新しいパターンを形成するプログラムなどを格納したプログラム格納部６３、得られた露光マスク描画データを格納するマクス描画データ記憶部６４と、一連のマクスパターン補正処理を実行するための手段を備えた処理制御部６５と、入出力制御部６６を介して処理結果を出力する出力装置６７と、処理制御部６５への指示等を入力する入力装置６８とで構成されている。
【０１０９】
設計パターンデータ記憶部６２、プログラム格納部６３、および露光マスク描画データ記憶部６４は、一部はコンピュータ内部の主記憶装置で構成しても良いし、このコンピュータに接続された半導体メモリー、磁気ディスク、磁気テープ、光ディスクなどの記憶装置で構成しても構わない。
【０１１０】
また、処理制御部６５は、コンピュータシステムの中央演算処理装置の一部を構成しており、集中処理方式または分散処理方式のコンピュータシステムで実行される。
【０１１１】
この処理制御部６５は、第１および第２の露光マスクに配置される配線パターンを設計パターンデータ記憶部６２から読み込んで、第１および第２の露光マスクに配置される配線パターンの中から、第１および第２のターゲットパターンを抽出するパターン抽出部６９と、露光パラメータの変動に対してプロセス裕度が予め定めた基準値を満たすか否かを判定するパターン判定部７０と、基準値を満たさないと判定されたパターンのプロセス裕度を拡大するようにパターンを補正するパターン補正部７１と、補正後の設計パターンの必要な箇所に対して、ＯＰＣパターンを付与して、近接効果補正（ＯＰＣ）をおこなう近接効果補正部７２と、プロセス裕度が基準値より改善され、且つ、近接効果補正がなされた最終のパターンを露光マスク上に形成するための露光マスク描画データを作成するマクス描画データ作成部７３から構成されている。
【０１１２】
これらのパターン抽出部６９、パターン判定部７０、パターン補正部７１、近接効果補正部７２、マクス描画データ作成部７３は、ソフトウェアとしてプログラム格納部６３に予め格納されており、その手順に従ってコンピュータシステムの中央演算処理装置にて実行されるが、専用のハードウェーアで実行されるものでも構わない。
【０１１３】
以上説明したように、本発明のパターン作成システムによれば、複数の露光マクスに跨って形成され、且つ、近接して配置される配線パターン間の距離に応じたパターンの補正を行うことにより、プロセス裕度の高い配線パターンを有する露光マスクが得られる。
【０１１４】
（第４の実施の形態）
次に、本発明の第４の実施の形態に係わる半導体装置の製造方法について、図１１を用いて説明する。本実施の形態の半導体装置の製造方法は、第３の実施の形態で示したパターン作成システムを用いて、半導体装置を製造する場合の例である。図１１は、本発明の半導体装置の製造方法を示すフローチャートである。
【０１１５】
まず、製造する半導体装置の機能設計、論理回路設計およびレイアウトパターン設計が行われる（ステップＳ７１）。
【０１１６】
即ち、製造する半導体装置の目的や作用効果を実現するために必要な機能を明らかにし、その機能を生み出すためのロジック・メモリ、入出力インターフェイスなどの各部の機能と互いのつながりを設計する機能設計が行われる。
【０１１７】
次に、各部の機能および相互関係から具体的な電子回路を設計する論理回路設計が行われる。そして、各電子回路を半導体チップ上にどのように配置するかレイアウト設計が行われ、半導体ウェーハの一連の製造工程で使用される複数の露光マスク上に配置される配線パターンがデザインルールを満たすように設計される。
【０１１８】
このレイアウトの設計パターンデータは、設計パターン記憶部に送られ、第１および第２の実施の形態で説明したプロセス裕度が基準値より少ない配線パターンを抽出して、プロセス裕度が基準値より広がるように配線パターンの補正が行われる。
【０１１９】
即ち、第１の露光マスクに配置される配線パターンの中から第１のターゲットパターンを抽出し（ステップＳ７２）、第２の露光マスクに配置される配線パターンの中から第１のターゲットパターンと近接して配置される第２のターゲットパターンが抽出される（ステップＳ７３）。
【０１２０】
次に、第１ターゲットパターンと第２ターゲットパターンのプロセス変動に対するプロセス裕度が予め与えられた基準値を満たさないパターンが抽出され（ステップＳ７４）、プロセス裕度が広がるように第１または第２ターゲットパターンのエッジを移動してパターンが補正される（ステップＳ７５）。
【０１２１】
次に、補正後の設計パターンの必要な部分に対して近接効果補正（ＯＰＣ）パターンを付加して近接効果が補正される（ステップＳ７６）。
【０１２２】
次に、全ての配線パターンに対してプロセス裕度がチェックされるまで上述した工程が繰り返される（ステップＳ７７）。
【０１２３】
次に、プロセス裕度改善と近接効果補正がなされた最終バターンを露光マスク上に形成するための露光マスク描画データが作成され、これに基づいて露光マスクが製作される（ステップＳ７８）。
【０１２４】
次に、半導体基板に対して絶縁膜、半導体膜、金属膜などの成膜工程、上述した露光マスクを用いたリソグラフィー工程、エッチング工程、イオン注入工程などを繰り返す一連のウェーハ製造工程（前工程）により、半導体ウェーハ上に半導体装置が一括して形成される。そして、ダイシング工程、ボンディング工程、検査工程（後工程）を経て、半導体装置が製造される（ステップＳ７９）。
【０１２５】
以上説明したように、本発明の半導体装置の製造方法によれば、配線パターン間のプロセス裕度の高い露光マスクにより半導体基板へ配線パターンが転写できるので、高い歩留まりで半導体装置を製造することができる。
【０１２６】
【発明の効果】
以上説明したように、本発明によれば、複数の露光マスクに跨って配置される配線パターン間のプロセス裕度を向上し得るパターン作成方法、該パターン形成システムを提供することができる。また、該パターンを用いた半導体装置の製造方法によれば、高い歩留まりを提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係わるパターン作成方法を示すフローチャート。
【図２】本発明の第１の実施の形態に係わる露光マクスを示す図で、図２（ａ）は複数の露光マスクにそれぞれ形成されるパターンの要部を示す外観図、図２（ｂ）は図２（ａ）の配線パターンを示す図。
【図３】本発明の第１の実施の形態に係わる配線パターンを示す図。
【図４】本発明の第１の実施の形態の変形例１に係わる配線パターンを示す図。
【図５】本発明の第１の実施の形態の変形例２に係わる配線パターンを示す図。
【図６】本発明の第１の実施の形態の変形例３に係わる配線パターンを示す図で、図６（ａ）は配線パターンの補正前の状態を示すレイアウト図、図６（ｂ）は図６（ａ）に示した配線パターンの補正後の状態を示すレイアウト図。
【図７】本発明の第２の実施の形態に係わるパターン作成方法を示すフローチャート。
【図８】本発明の第２の実施の形態に係わるパターン作成方法を示すフローチャート。
【図９】本発明の第２の実施の形態に係わる配線パターンを示す図。
【図１０】本発明の第３の実施の形態に係わるパターン作成システムを示すブロック図。
【図１１】本発明の第４の実施の形態に係わる半導体装置の製造方法を示すフローチャート。
【図１２】従来のパターン作成方法を示す概略フローチャート。
【図１３】従来のパターン作成方法により補正された配線パターンを示す図。
【符号の説明】
１１ 第１の露光マスク
１２、４１、４２ イオン注入パターン
１２ａ、１２ｂ、１２ｃ、１２ｄ、４１ａ、４１ｂ、４１ｃ、４１ｄ、４２ａ、４２ｂ、４２ｃ、４２ｄ イオン注入パターンのエッジ
１３ 第２の露光マスク
１４、３４、３８ ゲート配線パターン
１４ａ、１４ｂ、３４ａ、３４ｂ、３８ａ、３８ｂ ゲート配線パターンのエッジ
１５ 第３の露光マスク
１６、３６、４６、４７、５２、５４ コンタクトホールパターン
１６ａ、１６ｂ、１６ｃ、１６ｄ、３６ａ、３６ｂ、３６ｃ、３６ｄ、４６ａ、４６ｂ、４６ｃ、４６ｄ、４７ａ、４７ｂ、４７ｃ、４７ｄ、５２ａ、５２ｂ、５２ｃ、５２ｄ、５４ａ、５４ｂ、５４ｃ、５４ｄ コンタクトホールパターンのエッジ
２４ メタル配線パターン
２４ａ、２４ｂ、２４ｃ、２４ｄ メタル配線パターンのエッジ
２６ ビアホールパターン
２６ａ、２６ｂ、２６ｃ、２６ｄ ビアホールパターンのエッジ
３４ａ、３８ａ ゲート配線パターンのエッジ
５１、５３ メタル電極パターン
５１ａ、５１ｂ、５１ｃ、５１ｄ、５３ａ、５３ｂ、５３ｃ、５３ｄ メタル電極パターンのエッジ
６１ パターン形成システム
６２ 補正処理制御部
６３ 設計パターンデータ記憶部
６４ プログラム格納部
６５ 露光マスク描画データ記憶部
６６ 入出力制御部
６７ 出力部
６８ 入力部
６９ パターン抽出部
７０ パターン判定部
７１ パターン変更部
７２ 近接効果補正部
７３ 露光マスク描画データ作成部
Claims (10)
- 所定のデザインルールに従って作成した複数の露光マスクを使用して半導体装置を製造するためのパターン作成方法において、
第１の露光マスクに配置される配線パターンから第１のターゲットパターンを抽出する第１の工程と、
第２の露光マスクに配置される配線パターンから前記第１のターゲットパターンと近接して配置される第２のターゲットパターンを抽出する第２の工程と、
前記第１および第２のターゲットパターンをそれぞれ半導体基板に転写するに際し、前記第１および第２のターゲットパターンが、露光量と焦点距離の変動に対するプロセス裕度の基準値を満たすか否かを判定する第３の工程と、
前記基準値を満たさない場合に、前記基準値を満たすように前記第１および第２のターゲットパターンのいずれか一方、または両方のターゲットパターンを補正する第４の工程と、
を有することを特徴とするパターン作成方法。 - 前記第４の工程において、補正後の第１および第２のターゲットパターンが前記デザインルールを満たすように、前記第１および第２のターゲットパターンを補正することを特徴とする請求項１記載のパターン作成方法。
- 前記第４の工程においては、前記第１の露光マスクの配線パターンのエッジと前記第２の露光マスクの配線パターンのエッジの距離を移動させることにより補正することを特徴とする請求項１記載のパターン作成方法。
- 前記エッジの移動は、前記エッジの距離が予め定められた最小幅を満たしているエッジを移動させることを特徴とする請求項３記載のパターン作成方法。
- 前記予め定めたルールは、シミュレーションまたは実験により定められることを特徴とする請求項１または請求項２のいずれか１項に記載のパターン作成方法。
- 前記第２の工程において、前記第２のターゲットパターンが前記第１の露光マスクを除く複数の露光マスクのいずれか１つの露光マスクに配置されている配線パターン、または複数の露光マスクに跨って配置されている配線パターンを含むことを特徴とする請求項１乃至請求項５のいずれか１項に記載のパターン作成方法。
- 前記第１のターゲットパターンが、コンタクト層、ビア層、メタル層、素子分離層、イオン注入層、またはゲート層の内のいずれかの層からなり、前記第２のターゲットパターンがコンタクト層、ビア層、メタル層、素子分離層、イオン注入層、またはゲート層の内から、前記第１のターゲットパターンとは異なるいずれかの層、または複数の層からなることを特徴とする請求項１乃至請求項６のいずれか１項に記載のパターン作成方法。
- 前記第１または第２の露光マスクに配置され、前記補正された第１または第２のターゲットパターンとは別の第１および第２のターゲットパターンを選択して、前記第１乃至第４の工程を繰り返すことを特徴とする前記請求項１乃至請求項７のいずれか１項に記載のパターン作成方法。
- 所定のデザインルールに従って作成した複数の露光マスクを使用して半導体装置を製造するためのパターン作成システムにおいて、
第１の露光マスクに配置される配線パターンから第１のターゲットパターンを抽出する手段と、第２の露光マスクに配置される配線パターンから前記第１のターゲットパターンと近接して配置される第２のターゲットパターンを抽出する手段とを有するパターン抽出部と、
前記第１および第２のターゲットパターンが、露光量と焦点距離の変動に対するプロセス裕度の基準値を満たすか否かを判定する手段を有するパターン判定部と、
前記基準値を満たさない場合に、前記基準値を満たすように前記第１および第２のターゲットパターンのどちらか一方、または両方のターゲットパターンを変更する手段を有するパターン変更部と、
を具備することを特徴とするパターン形成システム。 - 所定のデザインルールに従って作成した複数の露光マスクを使用して製造する半導体装置の製造方法において、
第１の露光マスクに配置される配線パターンから第１のターゲットパターンを抽出する第１工程と、
第２の露光マスクに配置される配線パターンから前記第１のターゲットパターンに近接して配置される第２のターゲットパターンを抽出する第２工程と、
前記第１および第２のターゲットパターンが、露光量と焦点距離の変動に対するプロセス裕度の基準値を満たすか否かを判定する第３工程と、
前記基準値を満たさない場合に、前記基準値を満たすように前記第１および第２のターゲットパターンのどちらか一方、または両方を変更する第４工程と、
前記変更された配線パターンに基づいて露光マスクを製作する第５工程と、
前記露光マクスを用いたリソグラフィー工程を含む所定の半導体製造工程により半導体装置を製造する第６工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003110254A JP2004317718A (ja) | 2003-04-15 | 2003-04-15 | パターン作成方法、パターン作成システム、および半導体装置の製造方法 |
| US10/823,539 US7402363B2 (en) | 2003-04-15 | 2004-04-14 | Pattern forming method and system, and method of manufacturing a semiconductor device |
| US12/216,220 US8042067B2 (en) | 2003-04-15 | 2008-07-01 | Pattern forming method and system, and method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003110254A JP2004317718A (ja) | 2003-04-15 | 2003-04-15 | パターン作成方法、パターン作成システム、および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004317718A true JP2004317718A (ja) | 2004-11-11 |
| JP2004317718A5 JP2004317718A5 (ja) | 2005-07-28 |
Family
ID=33471165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003110254A Pending JP2004317718A (ja) | 2003-04-15 | 2003-04-15 | パターン作成方法、パターン作成システム、および半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7402363B2 (ja) |
| JP (1) | JP2004317718A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007034207A (ja) * | 2005-07-29 | 2007-02-08 | Canon Inc | マスク作成方法及びマスクパターン設計装置 |
| US7539962B2 (en) | 2004-09-08 | 2009-05-26 | Kabushiki Kaisha Toshiba | Pattern data correcting method, photo mask manufacturing method, semiconductor device manufacturing method, program and semiconductor device |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6667385B2 (en) * | 2002-01-28 | 2003-12-23 | Energenetics International, Inc. | Method of producing aminium lactate salt as a feedstock for dilactic acid or dimer production |
| US7503028B2 (en) * | 2006-01-10 | 2009-03-10 | International Business Machines Corporation | Multilayer OPC for design aware manufacturing |
| KR100807229B1 (ko) * | 2006-07-31 | 2008-02-28 | 삼성전자주식회사 | 마스크의 설계 패턴 보정 방법 |
| CN101681388A (zh) * | 2007-07-06 | 2010-03-24 | 萨格昂泰克以色列有限公司 | 用于修改包含固定和自由布图实体的电路布图的布图修正引擎 |
| KR20090032293A (ko) * | 2007-09-27 | 2009-04-01 | 삼성전자주식회사 | 모델 베이스 광 근접 효과 보정을 이용한 마스크 제조방법및 이를 이용한 반도체 소자의 제조방법 |
| US10157804B2 (en) * | 2011-07-20 | 2018-12-18 | Carl Zeiss Sms Ltd. | Method and apparatus for determining a critical dimension variation of a photolithographic mask |
| CN110221514B (zh) * | 2018-03-02 | 2022-12-16 | 中芯国际集成电路制造(上海)有限公司 | 光学邻近校正方法及掩膜版的制作方法 |
| US20220390828A1 (en) * | 2021-06-07 | 2022-12-08 | United Microelectronics Corp. | Method of making mask pattern and method of forming pattern in layer |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3934719B2 (ja) | 1995-12-22 | 2007-06-20 | 株式会社東芝 | 光近接効果補正方法 |
| JPH1055059A (ja) | 1996-08-09 | 1998-02-24 | Hitachi Ltd | フォトマスクの製造方法および半導体集積回路装置の製造方法 |
| US6316163B1 (en) * | 1997-10-01 | 2001-11-13 | Kabushiki Kaisha Toshiba | Pattern forming method |
| JP3278057B2 (ja) * | 1998-12-14 | 2002-04-30 | 日本電気株式会社 | 半導体製造プロセスの光近接効果補正方法およびマスクデータ形成方法 |
| JP4115615B2 (ja) | 1999-03-11 | 2008-07-09 | 株式会社東芝 | マスクパターン設計方法 |
| JP4352498B2 (ja) | 1999-03-26 | 2009-10-28 | ソニー株式会社 | パターン露光方法とこれに用いる処理装置 |
| JP2001083689A (ja) | 1999-09-14 | 2001-03-30 | Toshiba Corp | 半導体製造用マスクのパターン補正方法およびそのパターン補正方法を記録した記録媒体 |
| JP3805936B2 (ja) * | 1999-12-28 | 2006-08-09 | 株式会社東芝 | マスクパターン補正方法及びマスクパターン作成システム |
| JP4064617B2 (ja) | 2000-10-26 | 2008-03-19 | 株式会社東芝 | マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法 |
| JP2003133417A (ja) * | 2001-10-26 | 2003-05-09 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置及びその設計方法 |
| US7804994B2 (en) * | 2002-02-15 | 2010-09-28 | Kla-Tencor Technologies Corporation | Overlay metrology and control method |
-
2003
- 2003-04-15 JP JP2003110254A patent/JP2004317718A/ja active Pending
-
2004
- 2004-04-14 US US10/823,539 patent/US7402363B2/en not_active Expired - Fee Related
-
2008
- 2008-07-01 US US12/216,220 patent/US8042067B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7539962B2 (en) | 2004-09-08 | 2009-05-26 | Kabushiki Kaisha Toshiba | Pattern data correcting method, photo mask manufacturing method, semiconductor device manufacturing method, program and semiconductor device |
| JP2007034207A (ja) * | 2005-07-29 | 2007-02-08 | Canon Inc | マスク作成方法及びマスクパターン設計装置 |
| JP4642584B2 (ja) * | 2005-07-29 | 2011-03-02 | キヤノン株式会社 | マスク作成方法及び露光方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080276216A1 (en) | 2008-11-06 |
| US20040259005A1 (en) | 2004-12-23 |
| US7402363B2 (en) | 2008-07-22 |
| US8042067B2 (en) | 2011-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11126774B2 (en) | Layout optimization of a main pattern and a cut pattern | |
| CN100521204C (zh) | 半导体集成电路、标准单元、标准单元库、设计方法及设计装置 | |
| KR100632328B1 (ko) | 패턴 데이터의 작성 방법, 패턴 검증 방법, 포토 마스크의작성 방법, 및 반도체 장치의 제조 방법 | |
| KR100542532B1 (ko) | 프로세스 파라미터를 결정하는 방법과, 프로세스 파라미터 및 디자인 룰 중 적어도 한쪽을 결정하는 방법, 및 그를 위한 시스템 및 프로그램 저장 매체 | |
| US8103977B2 (en) | Semiconductor device and its manufacturing method, semiconductor manufacturing mask, and optical proximity processing method | |
| US9613177B2 (en) | Methods of generating circuit layouts that are to be manufactured using SADP routing techniques | |
| KR100847842B1 (ko) | 반도체 소자의 마스크 제작방법 | |
| TWI287179B (en) | Method for manufacturing mask pattern, method for manufacturing semiconductor device, manufacturing system of mask pattern, cell library, and method for manufacturing mask | |
| JP5341399B2 (ja) | パターン検証方法、パターン検証装置、プログラム、及び半導体装置の製造方法 | |
| US7669172B2 (en) | Pattern creation method, mask manufacturing method and semiconductor device manufacturing method | |
| US20060033049A1 (en) | Design pattern data preparing method, mask pattern data preparing method, mask manufacturing method, semiconductor device manufacturing method, and program recording medium | |
| TW200532398A (en) | Design pattern correction method, mask producing method , semiconductor device producing method, mask pattern producing method, design pattern correction system and recording media | |
| JP2008176303A (ja) | マスク生成方法、マスク形成方法、パターン形成方法および半導体装置 | |
| JP4357287B2 (ja) | 修正指針の発生方法、パターン作成方法、マスクの製造方法、半導体装置の製造方法及びプログラム | |
| US20080276216A1 (en) | Pattern forming method and system, and method of manufacturing a semiconductor device | |
| JP3914085B2 (ja) | プロセスパラメータの作成方法、プロセスパラメータの作成システム及び半導体装置の製造方法 | |
| JP2010016044A (ja) | 設計レイアウトデータ作成方法および半導体装置の製造方法 | |
| US6727028B2 (en) | Pattern formation method, mask for exposure used for pattern formation, and method of manufacturing the same | |
| KR20050077167A (ko) | 멀티 시뮬레이션 모델을 이용한 광 근접 보정을 통한마스크 레이아웃 보정 방법 | |
| JP4195825B2 (ja) | プロセスパラメータまたはデザインルールとプロセスパラメータとの両方を決定する方法、半導体集積回路装置の製造方法、プロセスパラメータまたはデザインルールとプロセスパラメータとの両方を決定するシステム、および、プログラム | |
| JP2010169853A (ja) | パターン補正方法、露光用マスク、露光用マスクの製造方法および半導体装置の製造方法 | |
| KR100834234B1 (ko) | 반도체 장치 제조용 마스크 패턴 결정 방법 | |
| US11989496B2 (en) | Method and structure for mandrel patterning | |
| JP2006038896A (ja) | マスクパターン作製方法 | |
| JP4768980B2 (ja) | 露光用マスク及び配線層マスクのパターン設計方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041220 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071203 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080613 |