JP3278057B2 - 半導体製造プロセスの光近接効果補正方法およびマスクデータ形成方法 - Google Patents
半導体製造プロセスの光近接効果補正方法およびマスクデータ形成方法Info
- Publication number
- JP3278057B2 JP3278057B2 JP35523998A JP35523998A JP3278057B2 JP 3278057 B2 JP3278057 B2 JP 3278057B2 JP 35523998 A JP35523998 A JP 35523998A JP 35523998 A JP35523998 A JP 35523998A JP 3278057 B2 JP3278057 B2 JP 3278057B2
- Authority
- JP
- Japan
- Prior art keywords
- correction
- design pattern
- pattern
- corrected
- manufacturing process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012937 correction Methods 0.000 title claims description 214
- 238000000034 method Methods 0.000 title claims description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 51
- 230000003287 optical effect Effects 0.000 title claims description 51
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 238000013461 design Methods 0.000 claims description 147
- 230000000694 effects Effects 0.000 claims description 37
- 238000012217 deletion Methods 0.000 claims description 5
- 230000037430 deletion Effects 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000007547 defect Effects 0.000 description 20
- 238000007689 inspection Methods 0.000 description 16
- 238000012546 transfer Methods 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000012795 verification Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001393 microlithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
【０００１】
【発明が属する技術分野】本発明は、半導体製造プロセ
スの光近接効果補正方法およびマスクデータ形成方法に
関する。
スの光近接効果補正方法およびマスクデータ形成方法に
関する。
【０００２】
【従来の技術】半導体装置製造工程の光リソグラフィー
工程では、露光転写の際に、互いに近接する近接光部分
どうしの光干渉により精密に同形転写されない光近接効
果が生じる。このような光近接効果により発生するパタ
ーン寸法誤差の低減が求められている。パターン寸法誤
差の低減は、特開平５−８０４８６号公報で知られてい
るように、近接効果を補正することにより行われてい
る。その補正の技術は、日本国特許２６１６４６７号公
報で知られているように、補正対象パターンの線幅の修
正を計算により行う計算技術である。
工程では、露光転写の際に、互いに近接する近接光部分
どうしの光干渉により精密に同形転写されない光近接効
果が生じる。このような光近接効果により発生するパタ
ーン寸法誤差の低減が求められている。パターン寸法誤
差の低減は、特開平５−８０４８６号公報で知られてい
るように、近接効果を補正することにより行われてい
る。その補正の技術は、日本国特許２６１６４６７号公
報で知られているように、補正対象パターンの線幅の修
正を計算により行う計算技術である。
【０００３】また、近接効果補正技術については、「Ｏ
ｐｔｉｃａｌ／Ｌａｓｅｒ Ｍｉｃｒｏｌｉｔｈｏｇｒ
ａｐｈｙ ＶＩＩ，Ｖｏｌ２１９７，ＳＰＩＥ Ｓｙｍ
ｐｏｓｉｕｍ ｏｎ Ｍｉｃｒｏｌｉｔｈｏｇｒａｐｈ
ｙ １９９４」のｐａｇｅ１からｐａｇｅ１６に、「Ａ
ｕｔｏｍａｔｅｄ ｏｐｔｉｃａｌ ｐｒｏｘｉｍｉｔ
ｙ ｃｏｒｒｅｃｔｉｏｎ − ａ ｒｕｌｅｓ−ｂａ
ｓｅｄ ａｐｐｒｏａｃｈ」と題するＯｂｅｒｄａｎ
Ｗ．Ｏｔｔｏらが開示した技術が知られている。
ｐｔｉｃａｌ／Ｌａｓｅｒ Ｍｉｃｒｏｌｉｔｈｏｇｒ
ａｐｈｙ ＶＩＩ，Ｖｏｌ２１９７，ＳＰＩＥ Ｓｙｍ
ｐｏｓｉｕｍ ｏｎ Ｍｉｃｒｏｌｉｔｈｏｇｒａｐｈ
ｙ １９９４」のｐａｇｅ１からｐａｇｅ１６に、「Ａ
ｕｔｏｍａｔｅｄ ｏｐｔｉｃａｌ ｐｒｏｘｉｍｉｔ
ｙ ｃｏｒｒｅｃｔｉｏｎ − ａ ｒｕｌｅｓ−ｂａ
ｓｅｄ ａｐｐｒｏａｃｈ」と題するＯｂｅｒｄａｎ
Ｗ．Ｏｔｔｏらが開示した技術が知られている。
【０００４】
【発明が解決しようとする課題】実際のパターン設計に
おいて、設計パターンの大きさ（配線幅）は、様々であ
り、また、設計パターン同士のスペース幅や位置関係も
様々である。ここで、配線パターンとコンタクトパター
ンとが組み合わさると、さらにそのパターン形状は多様
なものとなる。
おいて、設計パターンの大きさ（配線幅）は、様々であ
り、また、設計パターン同士のスペース幅や位置関係も
様々である。ここで、配線パターンとコンタクトパター
ンとが組み合わさると、さらにそのパターン形状は多様
なものとなる。
【０００５】このような状況において、近接効果補正を
行う場合、設計パターンに対して一律に一定形状の補正
パターンを付加するだけでは、十分な近接効果補正が行
われない場合がある。この場合、一定形状の補正パター
ンを付加するのみでは十分な補正が行われないものが生
じないように、設計ルールで制限することも考えられ
る。しかしながら、設計ルールの制限方法や、設計ルー
ルの検証方法が確立していない。また、このような制
限、検証は、設計効率を低下させ、検証処理時間も大幅
に増加するものと思われる。
行う場合、設計パターンに対して一律に一定形状の補正
パターンを付加するだけでは、十分な近接効果補正が行
われない場合がある。この場合、一定形状の補正パター
ンを付加するのみでは十分な補正が行われないものが生
じないように、設計ルールで制限することも考えられ
る。しかしながら、設計ルールの制限方法や、設計ルー
ルの検証方法が確立していない。また、このような制
限、検証は、設計効率を低下させ、検証処理時間も大幅
に増加するものと思われる。
【０００６】本発明は、上記の事情に鑑みてなされたも
ので、設計パターンの大きさ・形状や、設計パターン同
士のスペース幅や位置関係が多様な状況下においても、
十分な光近接効果補正を行うことのできる、半導体製造
プロセスの光近接効果補正方法およびマスクデータ形成
方法を提供することを目的としている。
ので、設計パターンの大きさ・形状や、設計パターン同
士のスペース幅や位置関係が多様な状況下においても、
十分な光近接効果補正を行うことのできる、半導体製造
プロセスの光近接効果補正方法およびマスクデータ形成
方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】その課題を解決するため
の手段が請求項に対応して表現される次の記載中に現れ
る（）つきの数字は、請求項の記載事項が詳しく後述さ
れる実施の複数の形態のうちの少なくとも１つの形態の
部材、工程、動作に対応することを示すが、本発明の解
決手段がそれらの数字が示す実施の形態の部材に限定し
て解釈されるためのものではなく、その対応関係を明白
にするためのものである。
の手段が請求項に対応して表現される次の記載中に現れ
る（）つきの数字は、請求項の記載事項が詳しく後述さ
れる実施の複数の形態のうちの少なくとも１つの形態の
部材、工程、動作に対応することを示すが、本発明の解
決手段がそれらの数字が示す実施の形態の部材に限定し
て解釈されるためのものではなく、その対応関係を明白
にするためのものである。
【０００８】本発明による半導体製造プロセスの光近接
効果補正方法は、第１の設計パターン（Ｐｄ）の第２の
設計パターン（Ｐｄ）と対向する位置に第１の補正領域
（１１）を付加してなる、第１の補正済設計パターンを
作成するステップと、前記第１の補正済設計パターン
と、前記第２の設計パターン（Ｐｄ）との間隔を検出す
るステップと、前記検出された前記間隔が設定値（ｓｐ
１）以下であるかを判定するステップと、前記判定の結
果、前記間隔が設定値（ｓｐ１）以下であると判定され
たときに、前記間隔が前記設定値（ｓｐ１）を超えるよ
うに、前記第１の補正領域（１１）の少なくとも一部を
削除するステップとを備えている。
効果補正方法は、第１の設計パターン（Ｐｄ）の第２の
設計パターン（Ｐｄ）と対向する位置に第１の補正領域
（１１）を付加してなる、第１の補正済設計パターンを
作成するステップと、前記第１の補正済設計パターン
と、前記第２の設計パターン（Ｐｄ）との間隔を検出す
るステップと、前記検出された前記間隔が設定値（ｓｐ
１）以下であるかを判定するステップと、前記判定の結
果、前記間隔が設定値（ｓｐ１）以下であると判定され
たときに、前記間隔が前記設定値（ｓｐ１）を超えるよ
うに、前記第１の補正領域（１１）の少なくとも一部を
削除するステップとを備えている。
【０００９】本発明による半導体製造プロセスの光近接
効果補正方法は、第１の設計パターン（Ｐｄ）の第２の
設計パターン（Ｐｄ）と対向する位置に第１の補正領域
（１１）を付加してなる、第１の補正済設計パターンを
作成するステップと、前記第２の設計パターン（Ｐｄ）
の前記第１の設計パターン（Ｐｄ）と対向する位置に第
２の補正領域（１１）を付加してなる、第２の補正済設
計パターンを作成するステップと、前記第１の補正済設
計パターンと、前記第２の補正済設計パターンとの間隔
を検出するステップと、前記検出された前記間隔が設定
値（ｓｐ１）以下であるかを判定するステップと、前記
判定の結果、前記間隔が設定値（ｓｐ１）以下であると
判定されたときに、前記間隔が前記設定値（ｓｐ１）を
超えるように、前記第１の補正領域（１１）および前記
第２の補正領域（１１）のうちの少なくともいずれか一
方の少なくとも一部を削除するステップとを備えてい
る。
効果補正方法は、第１の設計パターン（Ｐｄ）の第２の
設計パターン（Ｐｄ）と対向する位置に第１の補正領域
（１１）を付加してなる、第１の補正済設計パターンを
作成するステップと、前記第２の設計パターン（Ｐｄ）
の前記第１の設計パターン（Ｐｄ）と対向する位置に第
２の補正領域（１１）を付加してなる、第２の補正済設
計パターンを作成するステップと、前記第１の補正済設
計パターンと、前記第２の補正済設計パターンとの間隔
を検出するステップと、前記検出された前記間隔が設定
値（ｓｐ１）以下であるかを判定するステップと、前記
判定の結果、前記間隔が設定値（ｓｐ１）以下であると
判定されたときに、前記間隔が前記設定値（ｓｐ１）を
超えるように、前記第１の補正領域（１１）および前記
第２の補正領域（１１）のうちの少なくともいずれか一
方の少なくとも一部を削除するステップとを備えてい
る。
【００１０】本発明の半導体製造プロセスの光近接効果
補正方法において、前記設定値（ｓｐ１）は、前記第１
の補正済設計パターンおよび前記第２の設計パターン
（Ｐｄ）に対して露光する露光装置の実用解像度に基づ
く値である。
補正方法において、前記設定値（ｓｐ１）は、前記第１
の補正済設計パターンおよび前記第２の設計パターン
（Ｐｄ）に対して露光する露光装置の実用解像度に基づ
く値である。
【００１１】本発明の半導体製造プロセスの光近接効果
補正方法において、前記設定値（ｓｐ１）は、前記第１
の補正済設計パターンおよび前記第２の補正済設計パタ
ーンに対して露光する露光装置の実用解像度に基づく値
である。
補正方法において、前記設定値（ｓｐ１）は、前記第１
の補正済設計パターンおよび前記第２の補正済設計パタ
ーンに対して露光する露光装置の実用解像度に基づく値
である。
【００１２】本発明の半導体製造プロセスの光近接効果
補正方法において、前記第１の設計パターン（Ｐｄ）
は、実質的に短辺部および長辺部とを有する矩形状に形
成され、更に、前記第１の補正領域（１１）において、
寸法が特定値（ｗ２）以下である領域を検出するステッ
プと、前記検出された前記領域（１５ａ，１５ｂ）を前
記第１の補正領域（１１）から削除するステップとを備
えている。
補正方法において、前記第１の設計パターン（Ｐｄ）
は、実質的に短辺部および長辺部とを有する矩形状に形
成され、更に、前記第１の補正領域（１１）において、
寸法が特定値（ｗ２）以下である領域を検出するステッ
プと、前記検出された前記領域（１５ａ，１５ｂ）を前
記第１の補正領域（１１）から削除するステップとを備
えている。
【００１３】本発明の半導体製造プロセスの光近接効果
補正方法において、更に、前記第１の補正領域（１１）
および前記第２の補正領域（１１）のそれぞれにおい
て、寸法が特定値（ｗ２）以下である領域を検出するス
テップと、前記検出された前記領域（１５ａ，１５ｂ）
を前記第１の補正領域（１１）および前記第２の補正領
域（１１）のそれぞれから削除するステップとを備えて
いる。
補正方法において、更に、前記第１の補正領域（１１）
および前記第２の補正領域（１１）のそれぞれにおい
て、寸法が特定値（ｗ２）以下である領域を検出するス
テップと、前記検出された前記領域（１５ａ，１５ｂ）
を前記第１の補正領域（１１）および前記第２の補正領
域（１１）のそれぞれから削除するステップとを備えて
いる。
【００１４】本発明の半導体製造プロセスの光近接効果
補正方法において、前記検出された前記領域（１５ａ，
１５ｂ）は、前記判定結果に基づいて前記第１の補正領
域（１１）の少なくとも一部を削除した結果として生じ
た、突起形状を有している。
補正方法において、前記検出された前記領域（１５ａ，
１５ｂ）は、前記判定結果に基づいて前記第１の補正領
域（１１）の少なくとも一部を削除した結果として生じ
た、突起形状を有している。
【００１５】本発明の半導体製造プロセスの光近接効果
補正方法において、前記検出された前記領域（１５ａ，
１５ｂ）は、前記判定結果に基づいて前記第１の補正領
域（１１）および前記第２の補正領域（１１）のうちの
少なくともいずれか一方の少なくとも一部を削除した結
果として生じた、突起形状を有している。
補正方法において、前記検出された前記領域（１５ａ，
１５ｂ）は、前記判定結果に基づいて前記第１の補正領
域（１１）および前記第２の補正領域（１１）のうちの
少なくともいずれか一方の少なくとも一部を削除した結
果として生じた、突起形状を有している。
【００１６】本発明の半導体製造プロセスの光近接効果
補正方法において、前記第１の補正領域（１１）は、前
記第１の設計パターン（Ｐｄ）の末端部分を包囲する単
一領域として付加される。
補正方法において、前記第１の補正領域（１１）は、前
記第１の設計パターン（Ｐｄ）の末端部分を包囲する単
一領域として付加される。
【００１７】本発明の半導体製造プロセスの光近接効果
補正方法において、前記第１の補正領域（１１）は、前
記第１の設計パターン（Ｐｄ）の末端部分を包囲する単
一領域として付加され、前記第２の補正領域（１１）
は、前記第２の設計パターン（Ｐｄ）の末端部分を包囲
する単一領域として付加される。
補正方法において、前記第１の補正領域（１１）は、前
記第１の設計パターン（Ｐｄ）の末端部分を包囲する単
一領域として付加され、前記第２の補正領域（１１）
は、前記第２の設計パターン（Ｐｄ）の末端部分を包囲
する単一領域として付加される。
【００１８】本発明の半導体製造プロセスの光近接効果
補正方法は、パターン（２１）に含まれる複数のコーナ
ー部分（２４）を検出するステップと、前記複数のコー
ナー部分（２４）に挟まれた前記パターン（２１）に含
まれる第１の辺（２５）を検出するステップと、前記第
１の辺（２５）に平行な前記パターン（２１）に含まれ
る第２の辺（２８）を検出するステップと、前記複数の
コーナー部分（２４）のうち前記第１の辺（２５）およ
び前記第２の辺（２８）のいずれかに接するコーナー部
分（α）を特定コーナー部分（α）として検出するステ
ップと、前記第１の辺（２５）または前記第２の辺（２
８）と隣接する垂直な辺の長さ（Ｌｓ１，Ｌｓ２）を検
出するステップと、前記検出された前記長さ（Ｌｓ１，
Ｌｓ２）が設定値（ｈｅｉｇｈｔ）以上であるか否かを
判定するステップと、前記判定された結果、前記長さ
（Ｌｓ１，Ｌｓ２）が設定値（ｈｅｉｇｈｔ）以上であ
る場合に、前記隣接する垂直な辺に接する前記特定コー
ナー部分（α）に相当する位置まで、前記第１の辺（２
５）を、前記第１の辺（２５）の延在方向に延長するス
テップと、前記延長されてなる第３の辺（２９）に基づ
いて、補正領域（３６）を決定するステップと、前記補
正領域（３６）を前記パターン（２１）に付加するステ
ップとを備えている。
補正方法は、パターン（２１）に含まれる複数のコーナ
ー部分（２４）を検出するステップと、前記複数のコー
ナー部分（２４）に挟まれた前記パターン（２１）に含
まれる第１の辺（２５）を検出するステップと、前記第
１の辺（２５）に平行な前記パターン（２１）に含まれ
る第２の辺（２８）を検出するステップと、前記複数の
コーナー部分（２４）のうち前記第１の辺（２５）およ
び前記第２の辺（２８）のいずれかに接するコーナー部
分（α）を特定コーナー部分（α）として検出するステ
ップと、前記第１の辺（２５）または前記第２の辺（２
８）と隣接する垂直な辺の長さ（Ｌｓ１，Ｌｓ２）を検
出するステップと、前記検出された前記長さ（Ｌｓ１，
Ｌｓ２）が設定値（ｈｅｉｇｈｔ）以上であるか否かを
判定するステップと、前記判定された結果、前記長さ
（Ｌｓ１，Ｌｓ２）が設定値（ｈｅｉｇｈｔ）以上であ
る場合に、前記隣接する垂直な辺に接する前記特定コー
ナー部分（α）に相当する位置まで、前記第１の辺（２
５）を、前記第１の辺（２５）の延在方向に延長するス
テップと、前記延長されてなる第３の辺（２９）に基づ
いて、補正領域（３６）を決定するステップと、前記補
正領域（３６）を前記パターン（２１）に付加するステ
ップとを備えている。
【００１９】本発明の半導体製造プロセスの光近接効果
補正方法において、更に、前記パターン（２１）にその
少なくとも一部が接している特定パターン（２２）の周
囲を囲む周域（２３）を指定するステップを備え、前記
光近接効果補正方法を構成する複数の前記ステップのそ
れぞれは、前記指定された前記周域（２３）内で行い、
前記パターン（２１）は、配線パターンであり、前記特
定パターン（２２）は、コンタクトパターンまたはスル
ーホールパターンである。
補正方法において、更に、前記パターン（２１）にその
少なくとも一部が接している特定パターン（２２）の周
囲を囲む周域（２３）を指定するステップを備え、前記
光近接効果補正方法を構成する複数の前記ステップのそ
れぞれは、前記指定された前記周域（２３）内で行い、
前記パターン（２１）は、配線パターンであり、前記特
定パターン（２２）は、コンタクトパターンまたはスル
ーホールパターンである。
【００２０】本発明の半導体製造プロセスの光近接効果
補正方法において、更に、前記パターン（２１）にその
少なくとも一部が接している特定パターン（２２）の周
囲を囲む周域（２３）を指定するステップを備え、前記
光近接効果補正方法を構成する複数の前記ステップのそ
れぞれは、前記指定された前記周域（２３）内で行い、
前記パターン（２１）は、コンタクトパターンであり、
前記特定パターン（２２）は、ゲートパターンである。
補正方法において、更に、前記パターン（２１）にその
少なくとも一部が接している特定パターン（２２）の周
囲を囲む周域（２３）を指定するステップを備え、前記
光近接効果補正方法を構成する複数の前記ステップのそ
れぞれは、前記指定された前記周域（２３）内で行い、
前記パターン（２１）は、コンタクトパターンであり、
前記特定パターン（２２）は、ゲートパターンである。
【００２１】本発明の半導体製造プロセスの光近接効果
補正方法において、前記周域（２３）は、前記特定パタ
ーン（２２）を完全に包囲する輪環状領域である。
補正方法において、前記周域（２３）は、前記特定パタ
ーン（２２）を完全に包囲する輪環状領域である。
【００２２】本発明の半導体製造プロセスのマスクデー
タ形成方法は、設計パターン（Ｐｄ，２１）における少
なくとも一部を示すデータ（２５）に基づいて前記設計
パターン（Ｐｄ，２１）に補正領域（１１，３１ｇ，３
１ｌ，３１ｑ）を付加してなる第１次補正済パターンを
作成するステップと、前記第１次補正済パターンの前記
補正領域（１１，３１ｇ，３１ｌ，３１ｑ）に相当する
部分を、前記データとは異なる設定データ（ＥＰ２）に
基づいて修正してなる、第２次補正済パターンを作成す
るステップと、前記第２次補正済パターンに基づいてマ
スクデータを作成するステップと、前記マスクデータの
欠陥検査を行うステップとを備え、前記第２次補正済パ
ターンを作成するステップは、前記欠陥検査を行うステ
ップにおいて所定の大きさ（ｗ２）以下の凹部（Ｅ，
Ｄ）および凸部（１５ａ，１５ｂ，Ｍ）のいずれかを示
すデータが不良として検出されないように、前記第１次
補正済パターンを修正する。
タ形成方法は、設計パターン（Ｐｄ，２１）における少
なくとも一部を示すデータ（２５）に基づいて前記設計
パターン（Ｐｄ，２１）に補正領域（１１，３１ｇ，３
１ｌ，３１ｑ）を付加してなる第１次補正済パターンを
作成するステップと、前記第１次補正済パターンの前記
補正領域（１１，３１ｇ，３１ｌ，３１ｑ）に相当する
部分を、前記データとは異なる設定データ（ＥＰ２）に
基づいて修正してなる、第２次補正済パターンを作成す
るステップと、前記第２次補正済パターンに基づいてマ
スクデータを作成するステップと、前記マスクデータの
欠陥検査を行うステップとを備え、前記第２次補正済パ
ターンを作成するステップは、前記欠陥検査を行うステ
ップにおいて所定の大きさ（ｗ２）以下の凹部（Ｅ，
Ｄ）および凸部（１５ａ，１５ｂ，Ｍ）のいずれかを示
すデータが不良として検出されないように、前記第１次
補正済パターンを修正する。
【００２３】本発明の半導体製造プロセスのマスクデー
タ形成方法は、設計パターン（Ｐｄ）における少なくと
も一部を示すデータに基づいて、前記設計パターン（Ｐ
ｄ）に補正領域（１１）を付加してなる第１次補正済パ
ターンを作成するステップと、前記第１次補正済パター
ンの前記補正領域（１１）に相当する部分を、前記デー
タとは異なる設定データ（ＥＰ２）に基づいて修正して
なる、第２次補正済パターンを作成するステップと、前
記第２次補正済パターンに基づいてマスクデータを作成
するステップとを備え、前記第２次補正済パターンを作
成するステップは、前記第１次補正済パターンの前記補
正領域（１１）に相当する部分と、他の設計パターン
（Ｐｄ）および他の第１次補正済パターンのいずれかと
の間の間隔が設定値（ｓｐ１，Ｗ１）以下とならないよ
うに、前記第１次補正済パターンの前記補正領域（１
１）に相当する部分の少なくとも一部を削除して、前記
第２次補正済パターンを作成する。
タ形成方法は、設計パターン（Ｐｄ）における少なくと
も一部を示すデータに基づいて、前記設計パターン（Ｐ
ｄ）に補正領域（１１）を付加してなる第１次補正済パ
ターンを作成するステップと、前記第１次補正済パター
ンの前記補正領域（１１）に相当する部分を、前記デー
タとは異なる設定データ（ＥＰ２）に基づいて修正して
なる、第２次補正済パターンを作成するステップと、前
記第２次補正済パターンに基づいてマスクデータを作成
するステップとを備え、前記第２次補正済パターンを作
成するステップは、前記第１次補正済パターンの前記補
正領域（１１）に相当する部分と、他の設計パターン
（Ｐｄ）および他の第１次補正済パターンのいずれかと
の間の間隔が設定値（ｓｐ１，Ｗ１）以下とならないよ
うに、前記第１次補正済パターンの前記補正領域（１
１）に相当する部分の少なくとも一部を削除して、前記
第２次補正済パターンを作成する。
【００２４】
【発明の実施の形態】以下、添付図面を参照して、本発
明の光近接効果補正方法の一実施形態について説明す
る。
明の光近接効果補正方法の一実施形態について説明す
る。
【００２５】まず、第１の実施形態について説明する。
本実施形態は、半導体製造プロセスの光近接効果補正方
法に係り、修正前のレイアウトデータの中の配線パター
ンを修正し、修正された配線パターンからマスク描画デ
ータを作成する技術である。
本実施形態は、半導体製造プロセスの光近接効果補正方
法に係り、修正前のレイアウトデータの中の配線パター
ンを修正し、修正された配線パターンからマスク描画デ
ータを作成する技術である。
【００２６】図１に示すように、コンピュータ６６に
は、修正前のレイアウトデータが格納されている。その
修正前のレイアウトデータには、配線層パターン又はそ
の要素である配線（設計パターン）Ｐｄと、コンタクト
層パターン又はその要素であるコンタクトＣｔとが含ま
れている。
は、修正前のレイアウトデータが格納されている。その
修正前のレイアウトデータには、配線層パターン又はそ
の要素である配線（設計パターン）Ｐｄと、コンタクト
層パターン又はその要素であるコンタクトＣｔとが含ま
れている。
【００２７】設計パターンＰｄは、最小設計ルールで定
められた最小スペース幅ｓｐ２（例えば０．１８μｍま
たは０．２４μｍ）以上の間隔で設計される。前記設計
パターンＰｄの端部に対して、前記端部の三辺を囲うよ
うに平面視コ字状の単一の補正パターン１１が付加され
て、近接効果補正が行われる。
められた最小スペース幅ｓｐ２（例えば０．１８μｍま
たは０．２４μｍ）以上の間隔で設計される。前記設計
パターンＰｄの端部に対して、前記端部の三辺を囲うよ
うに平面視コ字状の単一の補正パターン１１が付加され
て、近接効果補正が行われる。
【００２８】前記補正パターン１１の幅をＷ３とする
と、前記補正パターン１１が付加される結果、最小スペ
ース幅ｓｐ３は、設計時の最小スペース幅ｓｐ２よりも
２＊Ｗ３だけ狭くなる。なお、ここでスペース幅とは、
図中左右方向の幅であり、パターン幅とは図中上下方向
の幅である。
と、前記補正パターン１１が付加される結果、最小スペ
ース幅ｓｐ３は、設計時の最小スペース幅ｓｐ２よりも
２＊Ｗ３だけ狭くなる。なお、ここでスペース幅とは、
図中左右方向の幅であり、パターン幅とは図中上下方向
の幅である。
【００２９】上記の場合、前記近接効果補正が行われた
マスクでは、マスク転写時に解像度が劣化するという問
題があった。設計当初の設計パターンＰｄでは、前記最
小設計ルールにより前記設計パターンＰｄ間のスペース
（ｓｐ２）が、露光装置の実用解像度を下回らないよう
に設計される。しかしながら、前記近接効果補正が行わ
れた後は、前記補正パターン１１間の最小スペース幅
（ｓｐ３＝ｓｐ２−２＊Ｗ３）が前記実用解像度を下回
るためである。
マスクでは、マスク転写時に解像度が劣化するという問
題があった。設計当初の設計パターンＰｄでは、前記最
小設計ルールにより前記設計パターンＰｄ間のスペース
（ｓｐ２）が、露光装置の実用解像度を下回らないよう
に設計される。しかしながら、前記近接効果補正が行わ
れた後は、前記補正パターン１１間の最小スペース幅
（ｓｐ３＝ｓｐ２−２＊Ｗ３）が前記実用解像度を下回
るためである。
【００３０】そこで、まず、図２に示すように、設計パ
ターンＰｄに補正パターン１１が付加された近接効果補
正マスクに対して、前記補正パターン１１間のスペース
幅を検査する。前記検査した結果、前記補正パターン１
１間のスペース幅がｓｐ１以下である箇所をエラーパタ
ーン１（ＥＰ１）として抽出する。
ターンＰｄに補正パターン１１が付加された近接効果補
正マスクに対して、前記補正パターン１１間のスペース
幅を検査する。前記検査した結果、前記補正パターン１
１間のスペース幅がｓｐ１以下である箇所をエラーパタ
ーン１（ＥＰ１）として抽出する。
【００３１】次いで、図３に示すように、エラーパター
ン１の周囲、すなわちスペース幅およびパターン幅を一
定幅Ｗ１だけ拡大させてなるエラーパターン２（ＥＰ
２）を作成する。
ン１の周囲、すなわちスペース幅およびパターン幅を一
定幅Ｗ１だけ拡大させてなるエラーパターン２（ＥＰ
２）を作成する。
【００３２】そして、図４に示すように、前記補正パタ
ーン１１，１１からエラーパターン２と重なる部分を削
除することにより、前記補正パターン１１，１１間のス
ペース幅が拡大するように前記補正パターン１１，１１
を修正する（この修正された補正パターンを符号１１
ａ，１１ｂで示す）。これにより、前記補正パターン１
１ａ，１１ｂ間のスペースが、露光装置の実用解像度を
下回ることが無く、マスク転写時の解像度の劣化が防止
される。
ーン１１，１１からエラーパターン２と重なる部分を削
除することにより、前記補正パターン１１，１１間のス
ペース幅が拡大するように前記補正パターン１１，１１
を修正する（この修正された補正パターンを符号１１
ａ，１１ｂで示す）。これにより、前記補正パターン１
１ａ，１１ｂ間のスペースが、露光装置の実用解像度を
下回ることが無く、マスク転写時の解像度の劣化が防止
される。
【００３３】コンピュータ６６は、次のステップで、こ
れら補正パターン１１ａ，１１ｂを修正配線部分とし、
この修正配線部分１１ａ，１１ｂを配線パターンＰｄに
付加して修正配線パターンを作成し、コンピュータ６６
の中の修正後レイアウトデータ格納部（図示せず）にそ
の修正配線パターンを格納する。コンピュータ６６は、
次のステップで、修正配線パターンからマスク描画用デ
ータを作成する。
れら補正パターン１１ａ，１１ｂを修正配線部分とし、
この修正配線部分１１ａ，１１ｂを配線パターンＰｄに
付加して修正配線パターンを作成し、コンピュータ６６
の中の修正後レイアウトデータ格納部（図示せず）にそ
の修正配線パターンを格納する。コンピュータ６６は、
次のステップで、修正配線パターンからマスク描画用デ
ータを作成する。
【００３４】ここで、図５を参照して、補正パターン１
１の幅Ｌｋ（図１０参照）および前記一定幅Ｗ１の値の
求め方について説明する。
１の幅Ｌｋ（図１０参照）および前記一定幅Ｗ１の値の
求め方について説明する。
【００３５】図５のグラフ図は、補正幅における後退量
変化を示したものである。同グラフ図において縦軸は、
後退量（ｎｍ）を示している。ここで、後退量とは、図
９に示すように、補正パターンＰｈを付加した設計パタ
ーンＰが、露光転写後、光近接効果により短縮したとき
に、設計パターンＰから短縮した量Ｌｂを示す。後退量
Ｌｂが０であるとは、補正が最適に行われて露光転写後
に設計通りのパターンが得られた状態を意味している。
つまり、後退量Ｌｂが０であるとは、補正パターンＰｈ
の部分のみが短縮した状態である。
変化を示したものである。同グラフ図において縦軸は、
後退量（ｎｍ）を示している。ここで、後退量とは、図
９に示すように、補正パターンＰｈを付加した設計パタ
ーンＰが、露光転写後、光近接効果により短縮したとき
に、設計パターンＰから短縮した量Ｌｂを示す。後退量
Ｌｂが０であるとは、補正が最適に行われて露光転写後
に設計通りのパターンが得られた状態を意味している。
つまり、後退量Ｌｂが０であるとは、補正パターンＰｈ
の部分のみが短縮した状態である。
【００３６】横軸は、補正幅（μｍ）を示している。こ
こで、補正幅とは、図１０に示すように、設計パターン
Ｐに付加される補正パターンＰｈの幅Ｌｋである。補正
パターンＰｈは、単一の平面視コ字状に形成され、設計
パターンＰの短辺Ｐｓと長辺Ｐｌとに対してそれぞれ、
同じ隔離距離Ｌｋを有するものである。
こで、補正幅とは、図１０に示すように、設計パターン
Ｐに付加される補正パターンＰｈの幅Ｌｋである。補正
パターンＰｈは、単一の平面視コ字状に形成され、設計
パターンＰの短辺Ｐｓと長辺Ｐｌとに対してそれぞれ、
同じ隔離距離Ｌｋを有するものである。
【００３７】この図５において、パラメータは、設計パ
ターンＰの配置状態と、その設計パターンＰの配線幅Ｈ
ｋの組み合わせである。すなわち、「孤立０．２４」と
は、設計パターンＰが図１０に示すように単独で配置さ
れ、その設計パターンＰの配線幅Ｈｋが０．２４μｍで
あることを示している。「対向０．３０」とは、図１１
に示すように、設計パターンＰが互いに対向配置され、
それらの設計パターンＰの各配線幅Ｈｋが０．３０μｍ
であることを示している。この対向配置において、設計
パターンＰ同士の短辺Ｐｓ間距離および長辺Ｐｌ間距離
Ｈｌは、共に最小設計ルールで定められた値（例えば
０．２４μｍ）である。
ターンＰの配置状態と、その設計パターンＰの配線幅Ｈ
ｋの組み合わせである。すなわち、「孤立０．２４」と
は、設計パターンＰが図１０に示すように単独で配置さ
れ、その設計パターンＰの配線幅Ｈｋが０．２４μｍで
あることを示している。「対向０．３０」とは、図１１
に示すように、設計パターンＰが互いに対向配置され、
それらの設計パターンＰの各配線幅Ｈｋが０．３０μｍ
であることを示している。この対向配置において、設計
パターンＰ同士の短辺Ｐｓ間距離および長辺Ｐｌ間距離
Ｈｌは、共に最小設計ルールで定められた値（例えば
０．２４μｍ）である。
【００３８】前記補正パターン１１の幅Ｌｋおよび前記
一定幅Ｗ１の値は、次の観点から求められる。設計パタ
ーンＰ（Ｐｄ）の配線幅Ｈｋや、配置状態（孤立か対向
か）は一律ではないため、全てのケースの設計パターン
Ｐに対して、より望ましい状態、すなわち、後退量が少
ない状態となるような値とする。
一定幅Ｗ１の値は、次の観点から求められる。設計パタ
ーンＰ（Ｐｄ）の配線幅Ｈｋや、配置状態（孤立か対向
か）は一律ではないため、全てのケースの設計パターン
Ｐに対して、より望ましい状態、すなわち、後退量が少
ない状態となるような値とする。
【００３９】図５に示すように、「孤立０．２４」、
「対向０．２４」および「孤立０．３０」の状態では、
補正パターン１１の幅Ｌｋが、「０．０６μｍ」である
ときに、後退量がいずれも「０」に接近している。例え
ば、「０．２４μｍ幅孤立パターン」では、補正量が
「０．０６μｍ」であるとき、後退量は５０ｎｍにまで
低減している。したがって、ここではまず、補正パター
ン１１の幅Ｌｋを、一律「０．０６μｍ」に設定する。
「対向０．２４」および「孤立０．３０」の状態では、
補正パターン１１の幅Ｌｋが、「０．０６μｍ」である
ときに、後退量がいずれも「０」に接近している。例え
ば、「０．２４μｍ幅孤立パターン」では、補正量が
「０．０６μｍ」であるとき、後退量は５０ｎｍにまで
低減している。したがって、ここではまず、補正パター
ン１１の幅Ｌｋを、一律「０．０６μｍ」に設定する。
【００４０】しかしながら、「０．３０μｍ幅対向パタ
ーン」では、逆に７０ｎｍパターンが伸びる。つまり、
補正オーバー（後退方向とは反対向きの設計（パター
ン）値を超えた位置に配線パターンが形成され、解像度
が低下する）となり、僅かな露光量の変動でパターンが
解像されなくなる。
ーン」では、逆に７０ｎｍパターンが伸びる。つまり、
補正オーバー（後退方向とは反対向きの設計（パター
ン）値を超えた位置に配線パターンが形成され、解像度
が低下する）となり、僅かな露光量の変動でパターンが
解像されなくなる。
【００４１】したがって、図２から図４に示した例が、
「０．３０μｍ幅対向パターン」である場合には、前記
一定幅Ｗ１を「０．０２μｍ」に設定する。これによ
り、補正パターン１１の幅Ｌｋが、当初の０．０６μｍ
から０．０４μｍまで減り、後退量が０（パターン値通
り）となって、対向する他の配線パターンとの誤接続が
防止される。
「０．３０μｍ幅対向パターン」である場合には、前記
一定幅Ｗ１を「０．０２μｍ」に設定する。これによ
り、補正パターン１１の幅Ｌｋが、当初の０．０６μｍ
から０．０４μｍまで減り、後退量が０（パターン値通
り）となって、対向する他の配線パターンとの誤接続が
防止される。
【００４２】なお、ここで、設計パターンＰｄ（Ｐ）が
「対向」状態にあるかどうかを調べるのが上記図２に示
したステップ（前記補正パターン１１間のスペース幅を
検査するステップ）である。
「対向」状態にあるかどうかを調べるのが上記図２に示
したステップ（前記補正パターン１１間のスペース幅を
検査するステップ）である。
【００４３】上記のように、前記補正パターン１１を修
正した状態においては、図４に示すように、前記修正さ
れた補正パターン１１ａ、１１ｂの端部に微小な突起部
１５ａ，１５ｂが残る。この突起部１５ａ、１５ｂは、
マスク欠陥検査時に、例えばマスクに付着したゴミとし
て検出される（疑似欠陥）ことがあり、良好なマスク欠
陥検査を妨げる要因となっていた。
正した状態においては、図４に示すように、前記修正さ
れた補正パターン１１ａ、１１ｂの端部に微小な突起部
１５ａ，１５ｂが残る。この突起部１５ａ、１５ｂは、
マスク欠陥検査時に、例えばマスクに付着したゴミとし
て検出される（疑似欠陥）ことがあり、良好なマスク欠
陥検査を妨げる要因となっていた。
【００４４】ここで、突起部１５ａ、１５ｂがマスク欠
陥検査時に前記疑似欠陥となり易いのは、次の理由によ
るものである。マスクパターンの突起部分１５ａ、１５
ｂの大きさが微小であり、マスク製造の実用解像度以下
となることから、マスク転写時のパターン形状劣化が著
しく、さらにマスク欠陥検査用のＣＣＤカメラ等の撮像
手段の解像度の限界とも相俟って、撮像画像とマスク転
写前の基準パターン（リファレンスパターン）との差が
大きいものとして検出されるからである。
陥検査時に前記疑似欠陥となり易いのは、次の理由によ
るものである。マスクパターンの突起部分１５ａ、１５
ｂの大きさが微小であり、マスク製造の実用解像度以下
となることから、マスク転写時のパターン形状劣化が著
しく、さらにマスク欠陥検査用のＣＣＤカメラ等の撮像
手段の解像度の限界とも相俟って、撮像画像とマスク転
写前の基準パターン（リファレンスパターン）との差が
大きいものとして検出されるからである。
【００４５】そこで、第１の実施形態では、前記修正さ
れた補正パターン１１ａ，１１ｂに対して、パターン幅
が一定幅ｗ２以下である箇所を抽出し、その箇所を前記
修正された補正パターン１１ａ，１１ｂから削除するこ
ととした。
れた補正パターン１１ａ，１１ｂに対して、パターン幅
が一定幅ｗ２以下である箇所を抽出し、その箇所を前記
修正された補正パターン１１ａ，１１ｂから削除するこ
ととした。
【００４６】これにより、マスク欠陥検査時に前記疑似
欠陥を誤検出することが無く、マスク欠陥検査を容易に
することができる。
欠陥を誤検出することが無く、マスク欠陥検査を容易に
することができる。
【００４７】すなわち、第１の実施形態では、以下の技
術を開示する。
術を開示する。
【００４８】設計パターンＰｄ，Ｐｄに補正パターン１
１，１１が付加された近接効果補正マスクに対して、補
正パターン１１，１１間のスペース幅が設定値ｓｐ１以
下である箇所を、エラーパターン１（ＥＰ１）として抽
出する。次いで、エラーパターン１（ＥＰ１）を一定幅
Ｗ１だけ大きくしたエラーパターン２（ＥＰ２）を作成
し、補正パターン１１，１１からエラーパターン２（Ｅ
Ｐ２）と重なる部分を削除することにより、補正パター
ン１１，１１間のスペース幅を修正する。次に、修正さ
れた補正パターン１１ａ，１１ｂ間のパターン幅が設定
値ｗ２以下である箇所を抽出し、修正された補正パター
ン１１ａ，１１ｂから削除する。
１，１１が付加された近接効果補正マスクに対して、補
正パターン１１，１１間のスペース幅が設定値ｓｐ１以
下である箇所を、エラーパターン１（ＥＰ１）として抽
出する。次いで、エラーパターン１（ＥＰ１）を一定幅
Ｗ１だけ大きくしたエラーパターン２（ＥＰ２）を作成
し、補正パターン１１，１１からエラーパターン２（Ｅ
Ｐ２）と重なる部分を削除することにより、補正パター
ン１１，１１間のスペース幅を修正する。次に、修正さ
れた補正パターン１１ａ，１１ｂ間のパターン幅が設定
値ｗ２以下である箇所を抽出し、修正された補正パター
ン１１ａ，１１ｂから削除する。
【００４９】上記第１の実施形態において、マスク欠陥
検査時の前記疑似欠陥となり易い前記突起部１５ａ、１
５ｂが生じるのは、図１に示すように、互いに対向する
前記設計パターンＰｄ，Ｐｄの軸線Ｌｃ，Ｌｃ同士がず
れているからである。図６に示すように、前記設計パタ
ーンＰｄ，Ｐｄの軸線Ｌｃ，Ｌｃ同士が同一線上にある
場合には、前記エラーパターン２（ＥＰ２）と重なる部
分を削除した後に、前記突起部１５ａ、１５ｂが残るこ
とはない。符号Ｋで示す箇所が削除されるのみで、前記
突起部１５ａ、１５ｂは残らない。
検査時の前記疑似欠陥となり易い前記突起部１５ａ、１
５ｂが生じるのは、図１に示すように、互いに対向する
前記設計パターンＰｄ，Ｐｄの軸線Ｌｃ，Ｌｃ同士がず
れているからである。図６に示すように、前記設計パタ
ーンＰｄ，Ｐｄの軸線Ｌｃ，Ｌｃ同士が同一線上にある
場合には、前記エラーパターン２（ＥＰ２）と重なる部
分を削除した後に、前記突起部１５ａ、１５ｂが残るこ
とはない。符号Ｋで示す箇所が削除されるのみで、前記
突起部１５ａ、１５ｂは残らない。
【００５０】ここで、マスク欠陥検査時の前記疑似欠陥
となり易いのは、図１から図４に示した、前記設計パタ
ーンＰｄ，Ｐｄの軸線Ｌｃ，Ｌｃがずれているケースに
加えて次のものが考えられる。
となり易いのは、図１から図４に示した、前記設計パタ
ーンＰｄ，Ｐｄの軸線Ｌｃ，Ｌｃがずれているケースに
加えて次のものが考えられる。
【００５１】第１に、図７に示すように、前記設計パタ
ーンＰｄ，Ｐｄが同軸であっても、付加される補正パタ
ーン１１ｃ，１１ｄの幅が異なる場合、前記補正パター
ン１１ｃ，１１ｄの削除修正後、幅が大きい方の補正パ
ターン１１ｄの両側に微小な突起部１６ａ，１６ｂが残
る。それらの突起部１６ａ，１６ｂが前記疑似欠陥とし
て検出されることがある。この図７の場合、突起部１６
ａ，１６ｂを削除するには、図４において突起部１５
ａ，１５ｂを削除した方法と同様の方法を採ればよい。
ーンＰｄ，Ｐｄが同軸であっても、付加される補正パタ
ーン１１ｃ，１１ｄの幅が異なる場合、前記補正パター
ン１１ｃ，１１ｄの削除修正後、幅が大きい方の補正パ
ターン１１ｄの両側に微小な突起部１６ａ，１６ｂが残
る。それらの突起部１６ａ，１６ｂが前記疑似欠陥とし
て検出されることがある。この図７の場合、突起部１６
ａ，１６ｂを削除するには、図４において突起部１５
ａ，１５ｂを削除した方法と同様の方法を採ればよい。
【００５２】第２に、図８に示すように、前記設計パタ
ーンＰｄ，Ｐｄの軸線Ｌｃ、Ｌｃが大きくずれており、
その結果、前記補正パターン１１ｅ，１１ｆの削除修正
では、図中１７ａ、１７ｂで示した微小領域のみが削除
される。このとき、その削除部分１７ａ，１７ｂが微小
であるために、マスク欠陥検査では、マスクに”欠け”
（疑似欠陥）が生じているとして誤検出されることが考
えられる。ここで、微小な削除部分１７ａ、１７ｂが発
生しないようにするには、次のようにすればよい。図２
において、補正パターン間のスペース幅がｓｐ１以下で
ある箇所をエラーパターン１（ＥＰ１）として抽出する
場合、抽出されたエラーパターン１の幅（パターン幅）
がｗ２以下である場合には、当該エラーパターン１を削
除し、その後の図３、図４の処理を行わない。このよう
な場合には、補正パターンの削除処理が行われないた
め、微小な削除部分１７ａ，１７ｂが生じることはな
い。
ーンＰｄ，Ｐｄの軸線Ｌｃ、Ｌｃが大きくずれており、
その結果、前記補正パターン１１ｅ，１１ｆの削除修正
では、図中１７ａ、１７ｂで示した微小領域のみが削除
される。このとき、その削除部分１７ａ，１７ｂが微小
であるために、マスク欠陥検査では、マスクに”欠け”
（疑似欠陥）が生じているとして誤検出されることが考
えられる。ここで、微小な削除部分１７ａ、１７ｂが発
生しないようにするには、次のようにすればよい。図２
において、補正パターン間のスペース幅がｓｐ１以下で
ある箇所をエラーパターン１（ＥＰ１）として抽出する
場合、抽出されたエラーパターン１の幅（パターン幅）
がｗ２以下である場合には、当該エラーパターン１を削
除し、その後の図３、図４の処理を行わない。このよう
な場合には、補正パターンの削除処理が行われないた
め、微小な削除部分１７ａ，１７ｂが生じることはな
い。
【００５３】次に、第２の実施形態について説明する。
【００５４】上記第１の実施形態では、前記設計パター
ンＰｄの端部の三辺を囲うように平面視コ字状の補正パ
ターン１１を形成し、その補正パターン１１に対して上
記所定の修正を行った。
ンＰｄの端部の三辺を囲うように平面視コ字状の補正パ
ターン１１を形成し、その補正パターン１１に対して上
記所定の修正を行った。
【００５５】これに対して、第２の実施形態で述べる補
正図形は、以下の背景をもとに付加されるものである。
正図形は、以下の背景をもとに付加されるものである。
【００５６】図１２に示すように、パターン設計では、
コンタクトＣｔと配線Ｐｄが重ねられたパターン４１
と、配線Ｐｄのみのパターン４２とを用いて設計される
ことが多い。パターン４１のうちのコンタクトＣｔを、
配線Ｐｄのパターン４２に接続するには、パターン４１
とパターン４２が接してさえいればよいので、符号４３
で示すように、配線パターン４２の配線幅Ｈａ等とは異
なる配線幅Ｈｂでパターン４１の一部分のみが突き出て
いるようなパターン配置も可能であり、実際にこのよう
な配置に設計されている場合もある。このために、細か
な切り欠き状のパターン４３が生じる。
コンタクトＣｔと配線Ｐｄが重ねられたパターン４１
と、配線Ｐｄのみのパターン４２とを用いて設計される
ことが多い。パターン４１のうちのコンタクトＣｔを、
配線Ｐｄのパターン４２に接続するには、パターン４１
とパターン４２が接してさえいればよいので、符号４３
で示すように、配線パターン４２の配線幅Ｈａ等とは異
なる配線幅Ｈｂでパターン４１の一部分のみが突き出て
いるようなパターン配置も可能であり、実際にこのよう
な配置に設計されている場合もある。このために、細か
な切り欠き状のパターン４３が生じる。
【００５７】細かな切り欠き状のパターンを禁止する
と、ＣＡＤのチェック項目が多くなり、演算速度が低下
するから禁止されない。このため、パターンＰｄの終端
部等でコンタクトＣｔがパターン４２のインラインに無
いようなパターン配置４３が生じる。
と、ＣＡＤのチェック項目が多くなり、演算速度が低下
するから禁止されない。このため、パターンＰｄの終端
部等でコンタクトＣｔがパターン４２のインラインに無
いようなパターン配置４３が生じる。
【００５８】このようなパターン４３が生じないよう
に、設計ルールで制限することも考えられるが、設計ル
ールの制限方法や、設計ルールの検証方法が確立してい
ない。また、このような制限、検証は設計効率を低下さ
せ、検証処理時間も大幅に増えるものと考えられる。し
たがって、特に、パターン４１の一部分のみが突き出て
いるようなパターン４３の近接効果補正をどのように行
うかが問題となる。
に、設計ルールで制限することも考えられるが、設計ル
ールの制限方法や、設計ルールの検証方法が確立してい
ない。また、このような制限、検証は設計効率を低下さ
せ、検証処理時間も大幅に増えるものと考えられる。し
たがって、特に、パターン４１の一部分のみが突き出て
いるようなパターン４３の近接効果補正をどのように行
うかが問題となる。
【００５９】第２の実施形態では、上記第１の実施形態
と異なり、次のようにして補正パターン（補正図形）の
付加を行う。
と異なり、次のようにして補正パターン（補正図形）の
付加を行う。
【００６０】図１３および図１４に示すように、コンピ
ュータ６６には、修正前のレイアウトデータが格納され
ている。この修正前のレイアウトデータに対し、以下の
手順で補正図形を付加する。
ュータ６６には、修正前のレイアウトデータが格納され
ている。この修正前のレイアウトデータに対し、以下の
手順で補正図形を付加する。
【００６１】修正前のレイアウトデータには、図１３お
よび図１４に示されるように、配線層パターン又はその
要素である配線２１と、コンタクト層パターン又はその
要素であるコンタクト２２とが含まれている。
よび図１４に示されるように、配線層パターン又はその
要素である配線２１と、コンタクト層パターン又はその
要素であるコンタクト２２とが含まれている。
【００６２】（１）まず、第１ステップでは、コンタク
ト２２の互いに隣接する直線状特定辺２２ａ、２２ｂか
ら距離Ｃだけ離れた領域２３が、角マージン領域２３と
して設定される。 （２）次に、コンピュータ６６は、第２ステップで、角
マージン領域２３にある配線パターン２１の９０°の角
２４，２４…を検出する。
ト２２の互いに隣接する直線状特定辺２２ａ、２２ｂか
ら距離Ｃだけ離れた領域２３が、角マージン領域２３と
して設定される。 （２）次に、コンピュータ６６は、第２ステップで、角
マージン領域２３にある配線パターン２１の９０°の角
２４，２４…を検出する。
【００６３】上記（１）および（２）のステップで、正
方形コンタクト２２を包囲する幅がＣである矩形状輪環
領域２３の中にある角２４，２４…に対してのみ、近接
効果補正が行われるので、コンタクト２２が無い配線部
分では、近接効果補正は行われない。これにより、補正
が不要なコンタクト２２の無い部分での修正パターンの
図形数を減らすことができるため、マスクデータのデー
タサイズの増大を低減することができる。
方形コンタクト２２を包囲する幅がＣである矩形状輪環
領域２３の中にある角２４，２４…に対してのみ、近接
効果補正が行われるので、コンタクト２２が無い配線部
分では、近接効果補正は行われない。これにより、補正
が不要なコンタクト２２の無い部分での修正パターンの
図形数を減らすことができるため、マスクデータのデー
タサイズの増大を低減することができる。
【００６４】（３）第３ステップでコンピュータ６６
は、検出された角２４，２４…に挟まれた辺２５を、配
線パターン２１の終端辺２５であるとみなす。
は、検出された角２４，２４…に挟まれた辺２５を、配
線パターン２１の終端辺２５であるとみなす。
【００６５】（４）次に、第４ステップで、図１５およ
び図１６に示すように、終端辺２５および終端辺２５に
隣り合う辺２６，２６…に対して一定幅Ｈ、一定長Ｌの
補正図形３１ｇ，３１ｌ，３１ｑを付加する。 （５）コンピュータ６６は、第５ステップで、これら補
正図形３１ｇ，３１ｌ，３１ｑを修正配線部分とし、こ
の修正配線部分３１ｇ，３１ｌ，３１ｑを配線パターン
２１に付加して修正配線パターンを作成し、コンピュー
タ６６の中の修正後レイアウトデータ格納部（図示せ
ず）にその修正配線パターンを格納する。 （６）コンピュータ６６は、第６ステップで、修正配線
パターンからマスク描画用データを作成する。
び図１６に示すように、終端辺２５および終端辺２５に
隣り合う辺２６，２６…に対して一定幅Ｈ、一定長Ｌの
補正図形３１ｇ，３１ｌ，３１ｑを付加する。 （５）コンピュータ６６は、第５ステップで、これら補
正図形３１ｇ，３１ｌ，３１ｑを修正配線部分とし、こ
の修正配線部分３１ｇ，３１ｌ，３１ｑを配線パターン
２１に付加して修正配線パターンを作成し、コンピュー
タ６６の中の修正後レイアウトデータ格納部（図示せ
ず）にその修正配線パターンを格納する。 （６）コンピュータ６６は、第６ステップで、修正配線
パターンからマスク描画用データを作成する。
【００６６】また、図１５に示すように、仮に切り欠き
が無い場合では、補正図形３１ｌは、配線パターン２１
の側辺２９ａからの幅が、例えば０．０６μｍ程度とな
る（符号Ｈｎ参照）。しかしながら、図１５の例では、
配線パターン２１の幅Ｈｐよりも短い終端辺２５の幅Ｈ
ｍをもとに、補正図形３１ｌが設定されていることか
ら、付加される補正図形３１ｌは、側辺２９ａからの幅
Ｈｅが、０．０１〜０．０２μｍ程度のものとなる。
が無い場合では、補正図形３１ｌは、配線パターン２１
の側辺２９ａからの幅が、例えば０．０６μｍ程度とな
る（符号Ｈｎ参照）。しかしながら、図１５の例では、
配線パターン２１の幅Ｈｐよりも短い終端辺２５の幅Ｈ
ｍをもとに、補正図形３１ｌが設定されていることか
ら、付加される補正図形３１ｌは、側辺２９ａからの幅
Ｈｅが、０．０１〜０．０２μｍ程度のものとなる。
【００６７】配線パターン２１の側辺２９ａから０．０
１〜０．０２μｍ程度の補正図形３１ｌの部分Ｍが、マ
スクの欠陥検査の際に、補正図形３１ｌとは認識されず
に、ゴミであると誤検出される場合があった。この場
合、補正図形３１ｌにおける側辺２９ａからの突き出し
幅Ｈｅ（上記図１５の例では０．０１〜０．０２μｍ）
は、配線幅Ｈｐと終端辺の幅Ｈｍとの差（配線パターン
２１の終端部に生じた切り欠きＫｒ）により変動し、一
定値ではない。このことがマスクの欠陥検査をより一層
難しくしていた。
１〜０．０２μｍ程度の補正図形３１ｌの部分Ｍが、マ
スクの欠陥検査の際に、補正図形３１ｌとは認識されず
に、ゴミであると誤検出される場合があった。この場
合、補正図形３１ｌにおける側辺２９ａからの突き出し
幅Ｈｅ（上記図１５の例では０．０１〜０．０２μｍ）
は、配線幅Ｈｐと終端辺の幅Ｈｍとの差（配線パターン
２１の終端部に生じた切り欠きＫｒ）により変動し、一
定値ではない。このことがマスクの欠陥検査をより一層
難しくしていた。
【００６８】また、図１６に示すように、２つの終端辺
２５，２５の関係から、補正図形３１ｑと補正図形３１
ｇとの隣接する部分では、符号Ｅに示すような補正図形
３１ｇ，３１ｑで覆われない領域が生じることがある。
この領域Ｅについても、マスク検査の際に、”欠け”で
あると誤認識されることがあった。前述した領域Ｄにつ
いても同様に、マスク検査の際に、”欠け”であると誤
認識されることがあった。
２５，２５の関係から、補正図形３１ｑと補正図形３１
ｇとの隣接する部分では、符号Ｅに示すような補正図形
３１ｇ，３１ｑで覆われない領域が生じることがある。
この領域Ｅについても、マスク検査の際に、”欠け”で
あると誤認識されることがあった。前述した領域Ｄにつ
いても同様に、マスク検査の際に、”欠け”であると誤
認識されることがあった。
【００６９】そこで、第２の実施形態では、以下の技術
を開示する。配線パターン２１の終端を補正する場合
に、配線パターン２１の終端にある微小な凹凸（コンタ
クトパターン２２の一部など）を無視して作成したパタ
ーンの辺をもとにして、補正図形３１を発生するもので
ある。
を開示する。配線パターン２１の終端を補正する場合
に、配線パターン２１の終端にある微小な凹凸（コンタ
クトパターン２２の一部など）を無視して作成したパタ
ーンの辺をもとにして、補正図形３１を発生するもので
ある。
【００７０】つまり、図１７に示すように、本来、配線
幅Ｗ１１の配線パターンＰｄに対しては、長さＬ１の補
正図形３３が付加される。これに対し、図１８に示すよ
うに、コンタクトと配線２２の一部のみがパターン配線
Ｐｄの終端部から突き出ている場合には、その突き出た
コンタクト２２の幅Ｗ２２を基準に（配線パターンＰｄ
の終端辺２５として）、補正図形３４の大きさが決定さ
れるため、長さＬ２（Ｌ２＜Ｌ１）の補正図形３４しか
付加されない。したがって、図１８に示すような場合に
は、突き出たコンタクト２２の幅Ｗ２２ではなく、配線
パターンの幅Ｗ １１を基準に補正図形の大きさを決定す
る。
幅Ｗ１１の配線パターンＰｄに対しては、長さＬ１の補
正図形３３が付加される。これに対し、図１８に示すよ
うに、コンタクトと配線２２の一部のみがパターン配線
Ｐｄの終端部から突き出ている場合には、その突き出た
コンタクト２２の幅Ｗ２２を基準に（配線パターンＰｄ
の終端辺２５として）、補正図形３４の大きさが決定さ
れるため、長さＬ２（Ｌ２＜Ｌ１）の補正図形３４しか
付加されない。したがって、図１８に示すような場合に
は、突き出たコンタクト２２の幅Ｗ２２ではなく、配線
パターンの幅Ｗ １１を基準に補正図形の大きさを決定す
る。
【００７１】以下、図１９から図２１を参照して、詳細
に説明する。
に説明する。
【００７２】（１）図１９から図２１に示すように、ま
ず従来の方法を用いて、コンタクトパターン２２に基づ
いて、角マージン２３を指定する。 （２）この指定された角マージン２３内にある配線パタ
ーン２１の角２４，２４…を検出する。 （３）検出された角２４，２４…に挟まれた辺２５を配
線パターン２１の終端辺２５とする。図１９および図２
０では、１つの終端辺２５が検出され、図２１では、２
つの終端辺２５（２５ａ、２５ｂ）が検出される。上記
（１）から（３）までは、上記従来の方法と同じであ
る。
ず従来の方法を用いて、コンタクトパターン２２に基づ
いて、角マージン２３を指定する。 （２）この指定された角マージン２３内にある配線パタ
ーン２１の角２４，２４…を検出する。 （３）検出された角２４，２４…に挟まれた辺２５を配
線パターン２１の終端辺２５とする。図１９および図２
０では、１つの終端辺２５が検出され、図２１では、２
つの終端辺２５（２５ａ、２５ｂ）が検出される。上記
（１）から（３）までは、上記従来の方法と同じであ
る。
【００７３】（４）図１９から図２１に示すように、角
マージン２３内で、着目した１つの終端辺２５（２５
ａ）に平行な辺２８を探す。 （５）着目終端辺２５（２５ａ）または前記平行な辺２
８にある内側９０度の角αを探す。ここで、角が「内
側」であるとは、当該角の頂部（角を形成する凸部）が
図１９から図２１において上側（左上側か右上側のいず
れか）を向いているものを指し、下側（左下側か右下側
のいずれか）を除外する意味である。
マージン２３内で、着目した１つの終端辺２５（２５
ａ）に平行な辺２８を探す。 （５）着目終端辺２５（２５ａ）または前記平行な辺２
８にある内側９０度の角αを探す。ここで、角が「内
側」であるとは、当該角の頂部（角を形成する凸部）が
図１９から図２１において上側（左上側か右上側のいず
れか）を向いているものを指し、下側（左下側か右下側
のいずれか）を除外する意味である。
【００７４】（６）着目終端辺２５（２５ａ）または前
記平行な辺２８に接し垂直な辺の長さＬｓ１，Ｌｓ２
が、予め設定された値ｈｅｉｇｈｔ以上か否かを調べ
る。ここで、「垂直な辺」とは、図１９から図２１にお
いて、上下方向に延びる辺を指し、左右方向に延びる辺
を除外する意味である。ここで、設定値ｈｅｉｇｈｔと
は、例えば０．０４μｍである。
記平行な辺２８に接し垂直な辺の長さＬｓ１，Ｌｓ２
が、予め設定された値ｈｅｉｇｈｔ以上か否かを調べ
る。ここで、「垂直な辺」とは、図１９から図２１にお
いて、上下方向に延びる辺を指し、左右方向に延びる辺
を除外する意味である。ここで、設定値ｈｅｉｇｈｔと
は、例えば０．０４μｍである。
【００７５】（７）前記垂直な辺の長さＬｓ（Ｌｓ１，
Ｌｓ２）が設定値ｈｅｉｇｈｔ以上であれば、前記垂直
な辺に接する内側の角αを、基準角θとして認定する。
ここで、図１９，図２１における前記長さＬｓ１および
図２０における前記長さＬｓは、設定値ｈｅｉｇｈｔを
下回るため、これらの長さＬｓ１，Ｌｓを有する辺に接
する内側の角αは、基準角θとして認定されない。 （８）次に、図１９および図２１に示すように、終端辺
２５（２５ａ，２５ｂ）を、終端辺２５（２５ａ，２５
ｂ）の延在方向に前記基準角θに相当する位置まで延長
する。その延長された辺を補正基準辺２９とする。
Ｌｓ２）が設定値ｈｅｉｇｈｔ以上であれば、前記垂直
な辺に接する内側の角αを、基準角θとして認定する。
ここで、図１９，図２１における前記長さＬｓ１および
図２０における前記長さＬｓは、設定値ｈｅｉｇｈｔを
下回るため、これらの長さＬｓ１，Ｌｓを有する辺に接
する内側の角αは、基準角θとして認定されない。 （８）次に、図１９および図２１に示すように、終端辺
２５（２５ａ，２５ｂ）を、終端辺２５（２５ａ，２５
ｂ）の延在方向に前記基準角θに相当する位置まで延長
する。その延長された辺を補正基準辺２９とする。
【００７６】（９）この補正基準辺２９をもとに、従来
の方法で補正図形３６を付加する。補正基準辺２９をも
とに作成された補正図形３６を、図２２および図２３に
示す。図２２は、図１９に対応し、図１５が修正された
ものである。図２３は、図２１に対応し、図１６が修正
されたものである。
の方法で補正図形３６を付加する。補正基準辺２９をも
とに作成された補正図形３６を、図２２および図２３に
示す。図２２は、図１９に対応し、図１５が修正された
ものである。図２３は、図２１に対応し、図１６が修正
されたものである。
【００７７】（１０）コンピュータ６６は、次のステッ
プで、これら補正図形３６を修正配線部分とし、この修
正配線部分を配線パターン２１に付加して修正配線パタ
ーンを作成し、コンピュータ６６の中の修正後レイアウ
トデータ格納部（図示せず）にその修正配線パターンを
格納する。 （１１）コンピュータ６６は、次のステップで、修正配
線パターンからマスク描画用データを作成する。
プで、これら補正図形３６を修正配線部分とし、この修
正配線部分を配線パターン２１に付加して修正配線パタ
ーンを作成し、コンピュータ６６の中の修正後レイアウ
トデータ格納部（図示せず）にその修正配線パターンを
格納する。 （１１）コンピュータ６６は、次のステップで、修正配
線パターンからマスク描画用データを作成する。
【００７８】以上のステップにより、パターン終端にあ
る微小な凹凸による影響が除去されて、適切な近接効果
補正が可能となる。
る微小な凹凸による影響が除去されて、適切な近接効果
補正が可能となる。
【００７９】ここで、図２０に示すように、上記
（６），（７）のステップの結果、基準角θが存在しな
い場合には、補正図形は付加されない。ここで、図２０
のように、前記距離Ｌｓが設定値ｈｅｉｇｈｔ以下であ
る場合に補正しない理由について説明する。
（６），（７）のステップの結果、基準角θが存在しな
い場合には、補正図形は付加されない。ここで、図２０
のように、前記距離Ｌｓが設定値ｈｅｉｇｈｔ以下であ
る場合に補正しない理由について説明する。
【００８０】図２４に示すように、図２０のような、終
端辺２５の突起量が設定値ｈｅｉｇｈｔ以下である配線
パターン２１が互いに対向している場合、補正図形３６
を付加すると、補正過剰となり、配線パターン２１，２
１間の隙間Ｓの一部を埋めるように接続してしまうから
である（符号５１参照）。
端辺２５の突起量が設定値ｈｅｉｇｈｔ以下である配線
パターン２１が互いに対向している場合、補正図形３６
を付加すると、補正過剰となり、配線パターン２１，２
１間の隙間Ｓの一部を埋めるように接続してしまうから
である（符号５１参照）。
【００８１】図２５のように、互いに対向する補正図形
３６，３６間の距離が、図２４と同じＱであるケースと
比較して説明する。図２４では、図２５に比べて、配線
パターン２１，２１同士が高範囲に亘って対向してお
り、隙間Ｓがこの高範囲に亘って向かい合う間に形成さ
れているため、隙間Ｓの一部を埋めるように接続されや
すいのである。
３６，３６間の距離が、図２４と同じＱであるケースと
比較して説明する。図２４では、図２５に比べて、配線
パターン２１，２１同士が高範囲に亘って対向してお
り、隙間Ｓがこの高範囲に亘って向かい合う間に形成さ
れているため、隙間Ｓの一部を埋めるように接続されや
すいのである。
【００８２】
【発明の効果】本発明の半導体製造プロセスの光近接効
果補正方法は、第１の設計パターン（Ｐｄ）の第２の設
計パターン（Ｐｄ）と対向する位置に第１の補正領域
（１１）を付加してなる、第１の補正済設計パターンを
作成するステップと、前記第１の補正済設計パターン
と、前記第２の設計パターン（Ｐｄ）との間隔を検出す
るステップと、前記検出された前記間隔が設定値（ｓｐ
１）以下であるかを判定するステップと、前記判定の結
果、前記間隔が設定値（ｓｐ１）以下であると判定され
たときに、前記間隔が前記設定値（ｓｐ１）を超えるよ
うに、前記第１の補正領域（１１）の少なくとも一部を
削除するステップとを備えているため、前記間隔が露光
装置の実用解像度を下回ることが無く、マスク転写時の
解像度の劣化が防止される。
果補正方法は、第１の設計パターン（Ｐｄ）の第２の設
計パターン（Ｐｄ）と対向する位置に第１の補正領域
（１１）を付加してなる、第１の補正済設計パターンを
作成するステップと、前記第１の補正済設計パターン
と、前記第２の設計パターン（Ｐｄ）との間隔を検出す
るステップと、前記検出された前記間隔が設定値（ｓｐ
１）以下であるかを判定するステップと、前記判定の結
果、前記間隔が設定値（ｓｐ１）以下であると判定され
たときに、前記間隔が前記設定値（ｓｐ１）を超えるよ
うに、前記第１の補正領域（１１）の少なくとも一部を
削除するステップとを備えているため、前記間隔が露光
装置の実用解像度を下回ることが無く、マスク転写時の
解像度の劣化が防止される。
【図１】図１は、本発明による半導体製造プロセスの光
近接効果補正方法の第１の実施形態の一のステップを示
す平面図である。
近接効果補正方法の第１の実施形態の一のステップを示
す平面図である。
【図２】図２は、第１の実施形態の他のステップを示す
平面図である。
平面図である。
【図３】図３は、第１の実施形態の更に他のステップを
示す平面図である。
示す平面図である。
【図４】図４は、第１の実施形態の更に他のステップを
示す平面図である。
示す平面図である。
【図５】図５は、第１の実施形態の補正幅と後退量との
関係を示すグラフ図である。
関係を示すグラフ図である。
【図６】図６は、第１の実施形態の変形例を説明するた
めの平面図である。
めの平面図である。
【図７】図７は、第１の実施形態の変形例を説明するた
めの平面図である。
めの平面図である。
【図８】図８は、第１の実施形態の変形例を説明するた
めの平面図である。
めの平面図である。
【図９】図９は、図５のグラフ図のパラメータを説明す
るための平面図である。
るための平面図である。
【図１０】図１０は、図５のグラフ図のパラメータを説
明するための平面図である。
明するための平面図である。
【図１１】図１１は、図５のグラフ図のパラメータを説
明するための平面図である。
明するための平面図である。
【図１２】図１２は、本発明による半導体製造プロセス
の光近接効果補正方法の第２の実施形態の背景を説明す
るための平面図である。
の光近接効果補正方法の第２の実施形態の背景を説明す
るための平面図である。
【図１３】図１３は、第２の実施形態を説明するための
平面図である。
平面図である。
【図１４】図１４は、第２の実施形態を説明するための
他の平面図である。
他の平面図である。
【図１５】図１５は、第２の実施形態を説明するための
更に他の平面図である。
更に他の平面図である。
【図１６】図１６は、第２の実施形態を説明するための
更に他の平面図である。
更に他の平面図である。
【図１７】図１７は、第２の実施形態を説明するための
更に他の平面図である。
更に他の平面図である。
【図１８】図１８は、第２の実施形態を説明するための
更に他の平面図である。
更に他の平面図である。
【図１９】図１９は、第２の実施形態の一ステップを説
明するための平面図である。
明するための平面図である。
【図２０】図２０は、第２の実施形態の一ステップを説
明するための他の平面図である。
明するための他の平面図である。
【図２１】図２１は、第２の実施形態の一ステップを説
明するための更に他の平面図である。
明するための更に他の平面図である。
【図２２】図２２は、第２の実施形態の他のステップを
説明するための平面図である。
説明するための平面図である。
【図２３】図２３は、第２の実施形態の他のステップを
説明するための他の平面図である。
説明するための他の平面図である。
【図２４】図２４は、第２の実施形態を説明するための
平面図である。
平面図である。
【図２５】図２５は、第２の実施形態を説明するための
他の平面図である。
他の平面図である。
１１ 補正パターン １１ａ 修正された補正パターン（修正配線部分） １１ｂ 修正された補正パターン（修正配線部分） １１ｃ 補正パターン １１ｄ 補正パターン １１ｅ 補正パターン １１ｆ 補正パターン １５ａ 突起部（突起部分） １５ｂ 突起部（突起部分） １６ａ 突起部（突起部分） １６ｂ 突起部（突起部分） １７ａ 削除部分 １７ｂ 削除部分 ２１ 配線 ２２ コンタクト ２２ａ 特定辺 ２２ｂ 特定辺 ２３ 角マージン領域（矩形状輪環領域） ２４ 角 ２５ 終端辺 ２５ａ 終端辺 ２５ｂ 終端辺 ２６ 辺 ２８ 辺 ２９ 補正基準辺 ２９ａ 側辺 ３１ｇ 補正図形 ３１ｌ 補正図形 ３１ｑ 補正図形 ３３ 補正図形 ３４ 補正図形 ３６ 補正図形 ４１ パターン ４２ パターン ４３ パターン ６６ コンピュータ Ｃ 距離 Ｃｔ コンタクト Ｄ 領域 Ｅ 領域 ＥＰ１ エラーパターン１ ＥＰ２ エラーパターン２ Ｈ 一定幅 Ｈａ 配線幅 Ｈｂ 配線幅 Ｈｅ 幅 Ｈｋ 配線幅 Ｈｌ 距離 Ｈｍ 幅 Ｈｎ 幅 Ｈｐ 幅 ｈｅｉｇｈｔ 設定値 Ｋ 箇所 Ｋｒ 切り欠き Ｌ 一定長 Ｌｂ 後退量 Ｌｃ 軸線 Ｌｋ 幅（隔離距離） Ｌｓ 長さ Ｌｓ１ 長さ Ｌｓ２ 長さ Ｌ１ 長さ Ｌ２ 長さ Ｍ 部分 Ｓ 隙間 ｓｐ１ スペース幅（設定値） ｓｐ２ 最小スペース幅 ｓｐ３ 最小スペース幅 Ｐ 設計パターン Ｐｄ 配線（設計パターン） Ｐｈ 補正パターン Ｐｌ 長辺 Ｐｓ 短辺 Ｑ 距離 Ｗ１ 一定幅 ｗ２ 一定幅（設定値） Ｗ３ 補正パターンの幅 Ｗ１１ 幅 Ｗ２２ 幅 α 角 θ 基準角
Claims (15)
- 【請求項１】 第１の設計パターンの第２の設計パター
ンと対向する位置に第１の補正領域を付加してなる、第
１の補正済設計パターンを作成するステップと、前記第
１の補正済設計パターンと、 前記第２の設計パターンとの間隔を検出するステップ
と、前記検出された前記間隔が設定値以下であるかを判
定するステップと、 前記判定の結果、前記間隔が設定値以下であると判定さ
れたときに、前記間隔が前記設定値を超えるように、前
記第１の補正領域の少なくとも一部を削除するステップ
とを備え、 前記設定値は、前記第１の補正済設計パターンおよび前
記第２の設計パターンに対して露光する露光装置の実用
解像度に基づく値である半導体製造プロセスの光近接効
果補正方法。 - 【請求項２】 第１の設計パターンの第２の設計パター
ンと対向する位置に第１の補正領域を付加してなる、第
１の補正済設計パターンを作成するステップと、 前記第１の補正済設計パターンと、前記第２の設計パタ
ーンとの間隔を検出するステップと、 前記検出された前記間隔が設定値以下であるかを判定す
るステップと、 前記判定の結果、前記間隔が設定値以下であると判定さ
れたときに、前記間隔が前記設定値を超えるように、前
記第１の補正領域の少なくとも一部を削除するステップ
とを備え、 前記第１の補正領域は、前記第１の設計パターンの末端
部分を包囲する単一領域として付加される半導体製造プ
ロセスの光近接効果補正方法。 - 【請求項３】 請求項１または２に記載の半導体製造プ
ロセスの光近接効果補正方法において、 前記第１の設計パターンは、実質的に短辺部および長辺
部とを有する矩形状に形成され、 更に、 前記第１の補正領域において、寸法が特定値以下である
領域を検出するステップと、 前記検出された前記領域を前記第１の補正領域から削除
するステップとを備え、 前記検出された前記領域は、前記判定結果に基づいて前
記第１の補正領域の少なくとも一部を削除した結果とし
て生じた、突起形状を有している半導体製造プロセスの
光近接効果補正方法。 - 【請求項４】 第１の設計パターンの第２の設計パター
ンと対向する位置に第１の補正領域を付加してなる、第
１の補正済設計パターンを作成するステップと、 前記第２の設計パターンの前記第１の設計パターンと対
向する位置に第２の補正領域を付加してなる、第２の補
正済設計パターンを作成するステップと、 前記第１の補正済設計パターンと、前記第２の補正済設
計パターンとの間隔を検出するステップと、 前記検出された前記間隔が設定値以下であるかを判定す
るステップと、 前記判定の結果、前記間隔が設定値以下であると判定さ
れたときに、前記間隔が前記設定値を超えるように、前
記第１の補正領域および前記第２の補正領域のうちの少
なくともいずれか一方の少なくとも一部を削除するステ
ップとを備え、 前記設定値は、前記第１の補正済設計パターンおよび前
記第２の補正済設計パターンに対して露光する露光装置
の実用解像度に基づく値である半導体製造プロセスの光
近接効果補正方法。 - 【請求項５】 第１の設計パターンの第２の設計パター
ンと対向する位置に第１の補正領域を付加してなる、第
１の補正済設計パターンを作成するステップと、 前記第２の設計パターンの前記第１の設計パターンと対
向する位置に第２の補正領域を付加してなる、第２の補
正済設計パターンを作成するステップと、 前記第１の補正済設計パターンと、前記第２の補正済設
計パターンとの間隔を検出するステップと、 前記検出された前記間隔が設定値以下であるかを判定す
るステップと、 前記判定の結果、前記間隔が設定値以下であると判定さ
れたときに、前記間隔が前記設定値を超えるように、前
記第１の補正領域および前記第２の補正領域のうちの少
なくともいずれか一方の少なくとも一部を削除するステ
ップとを備え、 前記第１の補正領域は、前記第１の設計パターンの末端
部分を包囲する単一領域として付加され、 前記第２の補正領域は、前記第２の設計パターンの末端
部分を包囲する単一領域として付加される半導体製造プ
ロセスの光近接効果補正方法。 - 【請求項６】 請求項４または５に記載の半導体製造プ
ロセスの光近接効果補正方法において、 更に、 前記第１の補正領域および前記第２の補正領域のそれぞ
れにおいて、寸法が特定値以下である領域を検出するス
テップと、 前記検出された前記領域を前記第１の補正領域および前
記第２の補正領域のそれぞれから削除するステップとを
備え、 前記検出された前記領域は、前記判定結果に基づいて前
記第１の補正領域および前記第２の補正領域のうちの少
なくともいずれか一方の少なくとも一部を削除した結果
として生じた、突起形状を有している半導体製造プロセ
スの光近接効果補正方法。 - 【請求項７】 半導体製造プロセスの露光工程で用いる
フォトマスク製造用に設計されたレイアウトデータ内の
第１の設計パターンの角を有する辺に対して概ね平行な
辺を持つ第１の補正領域を前記第１の設計パターンに付
加してなる、第１の補正済設計パターンを作成するステ
ップと、 前記レイアウトデータ内であって前記第１の設計パター
ンと隣り合う位置にある第２の設計パターンと、前記第
１の補正済設計パターンとの間隔を検出するステップ
と、 前記第１の設計パターンおよび前記第２の設計パターン
を示すデータに基づいて、設定値と、前記第１の補正領
域の少なくとも一部が削除されるときに前記第１の補正
領域から削除されるべき削除幅を設定するステップと、 前記検出された間隔が前記設定値以下であるかを判定す
るステップと、 前記判定の結果、前記間隔が前記設定値以下であると判
定されたときに、前記間隔が前記設定値を超えるよう
に、前記第１の補正領域の少なくとも一部を前記削除幅
だけ削除するステップとを備えた半導体製造プロセスの
光近接効果補正方法。 - 【請求項８】 請求項７記載の半導体製造プロセスの光
近接効果補正方法において、 前記設定値は、前記第１の補正済設計パターンおよび前
記第２の設計パターンに対して露光するときの露光装置
の実用解像度に基づく値である半導体製造プロセスの光
近接効果補正方法。 - 【請求項９】 請求項７または８に記載の半導体製造プ
ロセスの光近接効果補正方法において、 前記第１の補正領域は、前記第１の設計パターンの末端
部分を包囲する単一領域として付加される半導体製造プ
ロセスの光近接効果補正方法。 - 【請求項１０】 請求項７から９のいずれか１項に記載
の半導体製造プロセスの光近接効果補正方法において、 更に、 特定値を設定するステップと、 前記第１の補正領域内で幅が前記特定値以下である領域
を検出するステップと、 前記検出された前記領域を前記第１の補正領域から削除
するステップとを備えた半導体製造プロセスの光近接効
果補正方法。 - 【請求項１１】 半導体製造プロセスの露光工程で用い
るフォトマスク製造用に設計されたレイアウトデータ内
の第１の設計パターンの角を有する辺に対して概ね平行
な辺を持つ第１の補正領域を前記第１の設計パターンに
付加してなる、第１の補正済設計パターンを作成するス
テップと、 前記レイアウトデータ内であって前記第１の設計パター
ンと隣り合う位置にある第２の設計パターンの角を有す
る辺に対して概ね平行な辺を持つ第２の補正領域を前記
第２の設計パターンに付加してなる、第２の補正済設計
パターンを作成するステップと、 前記第１の補正済設計パターンと、前記第２の補正済設
計パターンとの間隔を検出するステップと、 前記第１の設計パターンおよび前記第２の設計パターン
を示すデータに基づいて、設定値と、前記第１の補正領
域と前記第２の補正領域のうちの少なくともいずれか一
方の少なくとも一部が削除されるときに前記第１の補正
領域と前記第２の補正領域のうちの一方又は両方から削
除されるべき削除幅を設定するステップと、 前記検出された間隔が前記設定値以下であるかを判定す
るステップと、 前記判定の結果、前記間隔が前記設定値以下であると判
定されたときに、前記間隔が前記設定値を超えるよう
に、前記第１の補正領域と前記第２の補正領域のうちの
少なくともいずれか一方の少なくとも一部を前記削除幅
だけ削除するステップとを備えた半導体製造プロセスの
光近接効果補正方法。 - 【請求項１２】 請求項１１記載の半導体製造プロセス
の光近接効果補正方法において、 前記設定値は、前記第１の補正済設計パターンおよび前
記第２の補正済設計パターンに対して露光するときの露
光装置の実用解像度に基づく値である半導体製造プロセ
スの光近接効果補正方法。 - 【請求項１３】 請求項１１または１２に記載の半導体
製造プロセスの光近接効果補正方法において、 前記第１の補正領域は、前記第１の設計パターンの末端
部分を包囲する単一領域として付加され、 前記第２の補正領域は、前記第２の設計パターンの末端
部分を包囲する単一領域として付加される半導体製造プ
ロセスの光近接効果補正方法。 - 【請求項１４】 請求項１１から１３のいずれか１項に
記載の半導体製造プロセスの光近接効果補正方法におい
て、 更に、 特定値を設定するステップと、 前記第１の補正領域および前記第２の補正領域のうちの
少なくともいずれか一方内で幅が前記特定値以下である
領域を検出するステップと、 前記検出された前記領域を前記第１の補正領域および前
記第２の補正領域のうちの少なくともいずれか一方から
削除するステップとを備えた半導体製造プロセスの光近
接効果補正方法。 - 【請求項１５】 設計パターンにおける少なくとも端部
を示すデータに基づいて、前記設計パターンに前記設計
パターンの末端部分を包囲する補正領域を付加してなる
第１次補正済パターンを作成するステップと、 前記第１次補正済パターンの前記補正領域に相当する部
分を修正してなる、第２次補正済パターンを作成するス
テップと、 前記第２次補正済パターンに基づいてマスクデータを作
成するステップとを備え、 前記第２次補正済パターンを作成するステップは、前記
第１次補正済パターンの前記補正領域に相当する部分
と、他の設計パターンおよび他の第１次補正済パターン
のいずれかとの間の間隔が、前記設計パターンと前記他
の設計パターンおよび前記他の第１次補正済パターンの
いずれかに対して露光するときの露光装置の実用解像度
に基づく設定値以下とならないように、前記第１次補正
済パターンの前記補正領域に相当する部分の少なくとも
一部を削除して、前記第２次補正済パターンを作成する
半導体製造プロセスのマスクデータ形成方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35523998A JP3278057B2 (ja) | 1998-12-14 | 1998-12-14 | 半導体製造プロセスの光近接効果補正方法およびマスクデータ形成方法 |
| US09/458,625 US6570174B1 (en) | 1998-12-14 | 1999-12-10 | Optical proximity effect correcting method in semiconductor manufacturing process, which can sufficiently correct optical proximity effect, even under various situations with regard to size and shape of design pattern, and space width and position relation between design patterns |
| KR1019990056910A KR20000057051A (ko) | 1998-12-14 | 1999-12-11 | 설계패턴의 형태와 크기, 그리고 설계패턴간의 간격폭과위치관계에 관한 다양한 상황에서도 충분히 광근접효과를보정할 수 있는, 반도체 제조공정의 광근접효과 보정방법및 마스크데이타 형성방법 |
| US10/011,421 US7058923B2 (en) | 1998-12-14 | 2001-12-04 | Optical proximity effect correcting method and mask data forming method in semiconductor manufacturing process, which can sufficiently correct optical proximity effect, even under various situations with regard to size and shape of design pattern, and space width and position relation between design patterns |
| US10/011,420 US20020047089A1 (en) | 1998-12-14 | 2001-12-04 | Optical proximity effect correcting method and mask data forming method in semiconductor manufacturing process, which can sufficiently correct optical proximity effect, even under various situations with regard to size and shape of design pattern, and space width and position relation between design patterns |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35523998A JP3278057B2 (ja) | 1998-12-14 | 1998-12-14 | 半導体製造プロセスの光近接効果補正方法およびマスクデータ形成方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001377686A Division JP3506688B2 (ja) | 2001-12-11 | 2001-12-11 | 半導体製造プロセスの光近接効果補正方法およびマスクデータ形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000181046A JP2000181046A (ja) | 2000-06-30 |
| JP3278057B2 true JP3278057B2 (ja) | 2002-04-30 |
Family
ID=18442781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35523998A Expired - Fee Related JP3278057B2 (ja) | 1998-12-14 | 1998-12-14 | 半導体製造プロセスの光近接効果補正方法およびマスクデータ形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US6570174B1 (ja) |
| JP (1) | JP3278057B2 (ja) |
| KR (1) | KR20000057051A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7655904B2 (en) | 2006-08-10 | 2010-02-02 | Advanced Mask Inspection Technology Inc. | Target workpiece inspection apparatus, image alignment method, and computer-readable recording medium with program recorded thereon |
| US7809181B2 (en) | 2006-08-10 | 2010-10-05 | Advanced Mask Inspection Technology Inc. | Pattern inspection apparatus, image alignment method, displacement amount estimation method, and computer-readable recording medium with program recorded thereon |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100437817B1 (ko) * | 1997-10-25 | 2004-07-16 | 주식회사 하이닉스반도체 | 반도체소자의제조를위한노광방법 |
| JP3278057B2 (ja) * | 1998-12-14 | 2002-04-30 | 日本電気株式会社 | 半導体製造プロセスの光近接効果補正方法およびマスクデータ形成方法 |
| JP2002311561A (ja) * | 2001-04-11 | 2002-10-23 | Sony Corp | パターン形成方法、パターン処理装置および露光マスク |
| JP3708873B2 (ja) | 2001-12-27 | 2005-10-19 | 株式会社東芝 | パターン補正方法および半導体装置の製造方法 |
| JP3871949B2 (ja) * | 2002-03-27 | 2007-01-24 | 株式会社東芝 | マスクデータ作成装置及びマスクデータ作成方法 |
| US6842889B2 (en) * | 2002-08-06 | 2005-01-11 | Micron Technology, Inc. | Methods of forming patterned reticles |
| JP2004145152A (ja) * | 2002-10-25 | 2004-05-20 | Sharp Corp | マスク欠陥検査方法、マスク製作方法及び半導体集積回路の製造方法 |
| JP2004294551A (ja) * | 2003-03-25 | 2004-10-21 | Toshiba Corp | 光近接効果補正方法、光近接効果補正装置、及びプログラム |
| JP4335563B2 (ja) * | 2003-03-31 | 2009-09-30 | Ｎｅｃエレクトロニクス株式会社 | マスクパターン検証方法、マスクパターン検証用プログラム、及びマスク製造方法 |
| JP2004317718A (ja) * | 2003-04-15 | 2004-11-11 | Toshiba Corp | パターン作成方法、パターン作成システム、および半導体装置の製造方法 |
| JP4177722B2 (ja) | 2003-07-02 | 2008-11-05 | 株式会社東芝 | パターン補正方法、パターン補正システム、マスク製造方法、半導体装置製造方法、及びパターン補正プログラム |
| JP2005316135A (ja) * | 2004-04-28 | 2005-11-10 | Toshiba Corp | 設計パターン補正方法と設計パターン作成方法及びプロセス近接効果補正方法 |
| JP4728676B2 (ja) * | 2005-03-30 | 2011-07-20 | 富士通セミコンダクター株式会社 | フォトマスクの製造方法、及びそのフォトマスクを用いた半導体装置の製造方法 |
| CN1940714B (zh) * | 2005-09-28 | 2010-12-15 | 中芯国际集成电路制造(上海)有限公司 | 用于选择性光学图形补偿的方法与系统 |
| JP2007240949A (ja) * | 2006-03-09 | 2007-09-20 | Elpida Memory Inc | マスクデータ作成方法及びマスク |
| KR101319304B1 (ko) * | 2006-11-29 | 2013-10-16 | 엘지디스플레이 주식회사 | 액정표시장치용 마스크 및 이를 이용한 액정표시장치의제조 방법 |
| US7694268B2 (en) * | 2007-08-03 | 2010-04-06 | International Business Machines Corporation | Method for optimization of optical proximity correction |
| WO2009025015A1 (ja) * | 2007-08-17 | 2009-02-26 | Fujitsu Microelectronics Limited | フォトマスクの形成方法および半導体装置の製造方法 |
| US20090108305A1 (en) * | 2007-10-30 | 2009-04-30 | Riviere-Cazaux Lionel J | Semiconductor having a corner compensation feature and method |
| US20090191468A1 (en) * | 2008-01-29 | 2009-07-30 | International Business Machines Corporation | Contact Level Mask Layouts By Introducing Anisotropic Sub-Resolution Assist Features |
| US20090250760A1 (en) * | 2008-04-02 | 2009-10-08 | International Business Machines Corporation | Methods of forming high-k/metal gates for nfets and pfets |
| US7975246B2 (en) * | 2008-08-14 | 2011-07-05 | International Business Machines Corporation | MEEF reduction by elongation of square shapes |
| JP5182641B2 (ja) * | 2008-12-01 | 2013-04-17 | 凸版印刷株式会社 | フォトマスクのパターンデータ生成方法、フォトマスクのパターンデータ生成装置、およびプログラム |
| US8146025B2 (en) * | 2009-07-30 | 2012-03-27 | United Microelectronics Corp. | Method for correcting layout pattern using rule checking rectangle |
| CN101989309B (zh) * | 2009-08-05 | 2013-11-06 | 联华电子股份有限公司 | 修正布局图案的方法 |
| JP2011154117A (ja) * | 2010-01-26 | 2011-08-11 | Renesas Electronics Corp | 半導体装置の設計方法、半導体装置の製造方法、半導体設計装置、及びプログラム |
| JP4840517B2 (ja) * | 2010-02-22 | 2011-12-21 | ソニー株式会社 | 露光方法、並びに、半導体装置及びその製造方法 |
| JP5606932B2 (ja) * | 2011-01-18 | 2014-10-15 | ルネサスエレクトロニクス株式会社 | マスクの製造方法ならびに光近接効果補正の補正方法および半導体装置の製造方法 |
| US8661372B1 (en) * | 2013-02-04 | 2014-02-25 | United Microelectronics Corp. | Optical proximity correction method |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2797362B2 (ja) | 1989-01-18 | 1998-09-17 | 日本電気株式会社 | 半導体装置のパターン形成方法 |
| US5208124A (en) | 1991-03-19 | 1993-05-04 | Hewlett-Packard Company | Method of making a mask for proximity effect correction in projection lithography |
| JP2616467B2 (ja) | 1994-07-05 | 1997-06-04 | 日本電気株式会社 | フォトマスクの製造方法 |
| JPH08202020A (ja) | 1995-01-31 | 1996-08-09 | Sony Corp | フォトマスクにおけるパターン形状評価方法、フォトマスク、フォトマスクの作製方法、フォトマスクのパターン形成方法、並びに露光方法 |
| US5682323A (en) * | 1995-03-06 | 1997-10-28 | Lsi Logic Corporation | System and method for performing optical proximity correction on macrocell libraries |
| JP3454970B2 (ja) | 1995-05-24 | 2003-10-06 | 富士通株式会社 | マスクパターン補正方法、パターン形成方法及びフォトマスク |
| JP2917879B2 (ja) | 1995-10-31 | 1999-07-12 | 日本電気株式会社 | フォトマスク及びその製造方法 |
| JPH09292701A (ja) | 1996-03-01 | 1997-11-11 | Fujitsu Ltd | マスクの製造方法 |
| US5707765A (en) | 1996-05-28 | 1998-01-13 | Microunity Systems Engineering, Inc. | Photolithography mask using serifs and method thereof |
| US5740068A (en) | 1996-05-30 | 1998-04-14 | International Business Machines Corporation | Fidelity enhancement of lithographic and reactive-ion-etched images by optical proximity correction |
| KR0165524B1 (ko) | 1996-07-16 | 1999-03-20 | 김광호 | 포토리소그래피 공정의 노광방법 |
| JP3583559B2 (ja) | 1996-09-30 | 2004-11-04 | 株式会社ルネサステクノロジ | 光近接効果補正方法 |
| JP2959496B2 (ja) | 1996-11-20 | 1999-10-06 | 日本電気株式会社 | Ｏｐｃマスク |
| JPH10189409A (ja) | 1996-12-20 | 1998-07-21 | Sony Corp | 露光パターンの補正方法、露光パターンの補正装置、露光用マスク、露光方法および半導体装置 |
| JPH10239826A (ja) | 1997-02-25 | 1998-09-11 | Toppan Printing Co Ltd | フォトマスクパターン設計装置およびフォトマスクパターン設計方法 |
| JPH10289861A (ja) | 1997-04-16 | 1998-10-27 | Nikon Corp | マスクパターン形成方法 |
| JPH1184625A (ja) | 1997-07-07 | 1999-03-26 | Matsushita Electron Corp | 半導体装置製造用マスクおよび半導体装置の製造方法 |
| US6470489B1 (en) * | 1997-09-17 | 2002-10-22 | Numerical Technologies, Inc. | Design rule checking system and method |
| US5958635A (en) * | 1997-10-20 | 1999-09-28 | Motorola, Inc. | Lithographic proximity correction through subset feature modification |
| US5994009A (en) * | 1997-11-17 | 1999-11-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interlayer method utilizing CAD for process-induced proximity effect correction |
| US6081658A (en) * | 1997-12-31 | 2000-06-27 | Avant! Corporation | Proximity correction system for wafer lithography |
| JP3475321B2 (ja) | 1998-04-13 | 2003-12-08 | 大日本印刷株式会社 | 図形データ発生装置 |
| JP2000112113A (ja) | 1998-10-06 | 2000-04-21 | Matsushita Electric Ind Co Ltd | 図形パターン生成方法 |
| US6214494B1 (en) * | 1998-10-07 | 2001-04-10 | International Business Machines Corporation | Serif mask design methodology based on enhancing high spatial frequency contribution for improved printability |
| JP3278057B2 (ja) * | 1998-12-14 | 2002-04-30 | 日本電気株式会社 | 半導体製造プロセスの光近接効果補正方法およびマスクデータ形成方法 |
| US6519759B2 (en) * | 2000-04-19 | 2003-02-11 | Nec Corporation | Photomask pattern shape correction method and corrected photomask |
-
1998
- 1998-12-14 JP JP35523998A patent/JP3278057B2/ja not_active Expired - Fee Related
-
1999
- 1999-12-10 US US09/458,625 patent/US6570174B1/en not_active Expired - Lifetime
- 1999-12-11 KR KR1019990056910A patent/KR20000057051A/ko active IP Right Grant
-
2001
- 2001-12-04 US US10/011,421 patent/US7058923B2/en not_active Expired - Fee Related
- 2001-12-04 US US10/011,420 patent/US20020047089A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7655904B2 (en) | 2006-08-10 | 2010-02-02 | Advanced Mask Inspection Technology Inc. | Target workpiece inspection apparatus, image alignment method, and computer-readable recording medium with program recorded thereon |
| US7809181B2 (en) | 2006-08-10 | 2010-10-05 | Advanced Mask Inspection Technology Inc. | Pattern inspection apparatus, image alignment method, displacement amount estimation method, and computer-readable recording medium with program recorded thereon |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020043615A1 (en) | 2002-04-18 |
| US6570174B1 (en) | 2003-05-27 |
| KR20000057051A (ko) | 2000-09-15 |
| JP2000181046A (ja) | 2000-06-30 |
| US7058923B2 (en) | 2006-06-06 |
| US20020047089A1 (en) | 2002-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3278057B2 (ja) | 半導体製造プロセスの光近接効果補正方法およびマスクデータ形成方法 | |
| JP3934719B2 (ja) | 光近接効果補正方法 | |
| JP4510118B2 (ja) | 光近接効果補正方法と装置、光近接効果検証方法と装置、露光用マスクの製造方法、更に光近接効果補正プログラムと光近接効果検証プログラム | |
| US7673258B2 (en) | Design data creating method, design data creating program product, and manufacturing method of semiconductor device | |
| US8332784B2 (en) | Semiconductor device | |
| US20080212869A1 (en) | Pattern correcting method of mask for manufacturing a semiconductor device | |
| JP3506688B2 (ja) | 半導体製造プロセスの光近接効果補正方法およびマスクデータ形成方法 | |
| TWI575308B (zh) | 修正輔助圖案的方法 | |
| US6413688B2 (en) | Plate pattern forming method and its inspecting method | |
| JP2005026360A (ja) | フォトマスクの欠陥検査方法、半導体装置の製造方法、およびフォトマスクの製造方法 | |
| US8127257B2 (en) | Designing method of photo-mask and method of manufacturing semiconductor device using the photo-mask | |
| JP2000258892A (ja) | マスクパターン設計方法 | |
| JP3659242B2 (ja) | マスクパターン補正方法 | |
| US7222327B2 (en) | Photo mask, method of manufacturing photo mask, and method of generating mask data | |
| KR100393716B1 (ko) | 포토마스크 위에 형성된 노광패턴들의 점검방법 | |
| JP2004020577A (ja) | マスクの製造方法 | |
| JP3134857B2 (ja) | 電子線露光方法 | |
| JP4181205B2 (ja) | 光近接効果補正方法 | |
| US20070285728A1 (en) | Inspection apparatus, inspection method and manufacturing method of mask for exposure, and mask for exposure | |
| JP4074329B2 (ja) | 光近接効果補正方法 | |
| JP4006013B2 (ja) | 光近接効果補正方法 | |
| JP2000047361A (ja) | レクチル描画の補正方法 | |
| LaCour | Detection and impact of mask manufacturing constraints on OPC efficacy | |
| JP2004078115A (ja) | パターン補正方法 | |
| JP2001189259A (ja) | パターンデータ作成方法及びパターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080215 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090215 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140215 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |