JP2797362B2 - 半導体装置のパターン形成方法 - Google Patents
半導体装置のパターン形成方法Info
- Publication number
- JP2797362B2 JP2797362B2 JP1009213A JP921389A JP2797362B2 JP 2797362 B2 JP2797362 B2 JP 2797362B2 JP 1009213 A JP1009213 A JP 1009213A JP 921389 A JP921389 A JP 921389A JP 2797362 B2 JP2797362 B2 JP 2797362B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mask
- dimensions
- dimension
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に半導体基
体への微細パターンの形成方法に関する。
体への微細パターンの形成方法に関する。
従来、ICおよびLSIなどの半導体基板に微細パターン
を形成する方法として、半導体基板上にフォトレジスト
を0.5μｍないし3.0μｍの膜厚で塗布し、ステッパと呼
ばれる縮小型投影露光装置によってパターンを露光し、
現像等の処理を行うことにより、該フォトレジストのパ
ターンを形成する方法が用いられている。この場合、ス
テッパでは、マスクパターンを転写することで露光を行
っており、マスクとしては５倍および10倍のレチクルが
用いられている。
を形成する方法として、半導体基板上にフォトレジスト
を0.5μｍないし3.0μｍの膜厚で塗布し、ステッパと呼
ばれる縮小型投影露光装置によってパターンを露光し、
現像等の処理を行うことにより、該フォトレジストのパ
ターンを形成する方法が用いられている。この場合、ス
テッパでは、マスクパターンを転写することで露光を行
っており、マスクとしては５倍および10倍のレチクルが
用いられている。
上述した従来の半導体装置のパターン形成方法では、
同一形状，同一寸法の繰り返しパターンを形成する際
に、各部のパターン寸法にばらつきが生じるという問題
がある。即ち、ステッパを用いて縮小投影露光を行う場
合、マスクを透過した光が主にフラウンホーファー回折
により横方向に広がり、隣接する光が相互に干渉する。
このため、ウェハ上に投影される光の強度分布は１ある
いは０で示される不連続な値ではなく連続的になり、隣
接したパターンの配置の具合によって露光される光の強
度にばらつきが生じ、本来同一の寸法で転写されるべき
パターンが、パターンの繰り返し部と繰り返しの端部、
更には孤立部との間で互いに寸法が異なってしまう。
同一形状，同一寸法の繰り返しパターンを形成する際
に、各部のパターン寸法にばらつきが生じるという問題
がある。即ち、ステッパを用いて縮小投影露光を行う場
合、マスクを透過した光が主にフラウンホーファー回折
により横方向に広がり、隣接する光が相互に干渉する。
このため、ウェハ上に投影される光の強度分布は１ある
いは０で示される不連続な値ではなく連続的になり、隣
接したパターンの配置の具合によって露光される光の強
度にばらつきが生じ、本来同一の寸法で転写されるべき
パターンが、パターンの繰り返し部と繰り返しの端部、
更には孤立部との間で互いに寸法が異なってしまう。
したがって、繰り返しパターンの多い半導体装置で
は、各素子のパターン寸法が半導体基板上で相違し、均
一な電気特性を得ることができなくなり、信頼性の高い
半導体装置の製造が困難になる。
は、各素子のパターン寸法が半導体基板上で相違し、均
一な電気特性を得ることができなくなり、信頼性の高い
半導体装置の製造が困難になる。
本発明は繰り返しパターンのパターン寸法の均一化を
可能にしたパターン形成方法を提供することを目的とす
る。
可能にしたパターン形成方法を提供することを目的とす
る。
本発明の半導体装置のパターン形成方法は、近接効果
が生じるマスクパターンを予め種々の寸法に形成したも
のを用いて予備的にパターン形成を行う工程と、これら
マスク寸法と形成されたパターンの実測定寸法との関係
を求める工程と、得られた関係から要求されるパターン
寸法に対応するマスク寸法を求め、これら両パターン寸
法の差に基づいて前記マスクパターンの寸法を補正する
工程とを含んでいる。
が生じるマスクパターンを予め種々の寸法に形成したも
のを用いて予備的にパターン形成を行う工程と、これら
マスク寸法と形成されたパターンの実測定寸法との関係
を求める工程と、得られた関係から要求されるパターン
寸法に対応するマスク寸法を求め、これら両パターン寸
法の差に基づいて前記マスクパターンの寸法を補正する
工程とを含んでいる。
上述した製造方法では、近接効果を影響を予備的に測
定し、生じた誤差分を補正値として予めマスクパターン
の寸法を補正することにより、実際に形成されるパター
ン寸法の均一化を可能とする。
定し、生じた誤差分を補正値として予めマスクパターン
の寸法を補正することにより、実際に形成されるパター
ン寸法の均一化を可能とする。
次に、本発明を図面を参照して説明する。
第１図は本発明の第１実施例を示す図であり、MOS集
積回路製造時の素子分離工程に用いるマスクの平面図で
ある。
積回路製造時の素子分離工程に用いるマスクの平面図で
ある。
同図において、クロムパタン１は透明ガラス板等にク
ロム薄膜を所要形状に設けたマスクとして構成してお
り、製造するMOS素子に対応した繰り返しパターンとし
て形成している。一方、クロムパターン２は、前記クロ
ムパターン１の端部に設けたパターンであり、その一方
側にはクロムパターンが存在しない状態となっている。
ロム薄膜を所要形状に設けたマスクとして構成してお
り、製造するMOS素子に対応した繰り返しパターンとし
て形成している。一方、クロムパターン２は、前記クロ
ムパターン１の端部に設けたパターンであり、その一方
側にはクロムパターンが存在しない状態となっている。
前記クロムパターン１は、ａ（μｍ）×ｂ（μｍ）の
パターン寸法であり、クロムパターン２はｘ（μｍ）×
ｂ（μｍ）のパターン寸法である。
パターン寸法であり、クロムパターン２はｘ（μｍ）×
ｂ（μｍ）のパターン寸法である。
ここで、半導体集積回路製造上で近接効果が問題とな
るのは素子寸法が略５μｍ程度以下の微細パターンの場
合であり、５対１縮小投影露光においてａ＝4.0μｍお
よびｂ＝15.0μｍの場合について示す。
るのは素子寸法が略５μｍ程度以下の微細パターンの場
合であり、５対１縮小投影露光においてａ＝4.0μｍお
よびｂ＝15.0μｍの場合について示す。
先ず、ｘ＝ａとして作成したマスクでは、ウェハ上に
適当な露光時間で投影され形成されたレジストパターン
の寸法は、上述したように近接効果によってa/5（＝0.
8）μｍとはならない。そこで、ｘで示された部分の寸
法を0.25μｍ刻みで4.0±1.5μｍの範囲で変化させたマ
スクを予め作成し、被加工膜、例えば窒化膜上にポジ型
フォトレジストを1.0μｍの厚さで塗布し、露光，現像
して予備的にレジストパターンを形成し、そのパターン
寸法を測定する。
適当な露光時間で投影され形成されたレジストパターン
の寸法は、上述したように近接効果によってa/5（＝0.
8）μｍとはならない。そこで、ｘで示された部分の寸
法を0.25μｍ刻みで4.0±1.5μｍの範囲で変化させたマ
スクを予め作成し、被加工膜、例えば窒化膜上にポジ型
フォトレジストを1.0μｍの厚さで塗布し、露光，現像
して予備的にレジストパターンを形成し、そのパターン
寸法を測定する。
そして、この得られたパターン寸法と本来の寸法との
関係を求め、第２図に実線Ａで示すように、ｘ寸法と測
定された実素子の寸法との関係を求める。
関係を求め、第２図に実線Ａで示すように、ｘ寸法と測
定された実素子の寸法との関係を求める。
しかる後、得られた同図の特性Ａを利用して繰り返し
パターンの端部のクロムパターン２の幅寸法ｘを求め
る。即ち、このクロムパターン２では、他の繰り返しパ
ターンのクロムパターン１と同様に0.8μｍの実素子寸
法を得るためには、特性Ａから求めた寸法a1としなけれ
ばならない。この結果から、クロムパターン２の幅寸法
をｘ＝a1としたマスクを用いることによって、近接効果
によるパターン寸法の変動が抑制される。
パターンの端部のクロムパターン２の幅寸法ｘを求め
る。即ち、このクロムパターン２では、他の繰り返しパ
ターンのクロムパターン１と同様に0.8μｍの実素子寸
法を得るためには、特性Ａから求めた寸法a1としなけれ
ばならない。この結果から、クロムパターン２の幅寸法
をｘ＝a1としたマスクを用いることによって、近接効果
によるパターン寸法の変動が抑制される。
尚、本実施例では繰り返しの端部一列のみをマスク補
正の対象としたが、端部２列以上を対象とすることも可
能である。また、マスクの補正値を得るために実験を行
っているが、リソグラフィー形状シュミレーターを用い
ることも原理的に可能である。
正の対象としたが、端部２列以上を対象とすることも可
能である。また、マスクの補正値を得るために実験を行
っているが、リソグラフィー形状シュミレーターを用い
ることも原理的に可能である。
第３図は本発明の第２実施例を示しており、MOS集積
回路製造時のゲート電極形成工程に用いるマスクの平面
図である。
回路製造時のゲート電極形成工程に用いるマスクの平面
図である。
同図において、クロムパターン３は繰り返しゲート電
極パターン、クロムパターン４は繰り返し端部のゲート
電極パターン、クロムパターン５は寸法モニタ用の孤立
ゲート電極パターンである。クロムパタン３の幅はｃμ
ｍ、クロムパターン４の幅はｚμｍ、クロムパターン５
の幅ｙμｍであり、またクロムパターン５はクロムパタ
ーン４から十分離れており近接効果の影響はない。
極パターン、クロムパターン４は繰り返し端部のゲート
電極パターン、クロムパターン５は寸法モニタ用の孤立
ゲート電極パターンである。クロムパタン３の幅はｃμ
ｍ、クロムパターン４の幅はｚμｍ、クロムパターン５
の幅ｙμｍであり、またクロムパターン５はクロムパタ
ーン４から十分離れており近接効果の影響はない。
ここで、５対１の縮小投影系を用いて、ｃ＝3.5μ
ｍ、即ち実素子上のパタン寸法が0.7μｍの場合につい
て、繰り返し端部のクロムパターン４と孤立ゲート電極
のクロムパターン５の各幅ｚおよびｙを変化させ、第４
図の実線B,Cのように実素子上のパターン寸法の関係を
求める。
ｍ、即ち実素子上のパタン寸法が0.7μｍの場合につい
て、繰り返し端部のクロムパターン４と孤立ゲート電極
のクロムパターン５の各幅ｚおよびｙを変化させ、第４
図の実線B,Cのように実素子上のパターン寸法の関係を
求める。
同図より孤立ゲート電極のクロムパターン５について
はマスク寸法をc1、繰り返し端部のクロムパターン４に
ついてはマスク寸法をc2とすることによって近接効果に
よる寸法の変動を補正することが可能になる。
はマスク寸法をc1、繰り返し端部のクロムパターン４に
ついてはマスク寸法をc2とすることによって近接効果に
よる寸法の変動を補正することが可能になる。
この得られたデータにより補正を行ったマスクを用い
てゲート電極パタンを形成すれば、近接効果を解消して
ゲート電極パターンにおける寸法変動を抑制することが
できる。
てゲート電極パタンを形成すれば、近接効果を解消して
ゲート電極パターンにおける寸法変動を抑制することが
できる。
以上説明したように本発明は、予め近接効果の生じる
パターンを用いて予備的にパターン形成を行い、そのパ
ターン寸法と実際の測定寸法との関係に基づいてパター
ン寸法を補正したマスクを用いて半導体基板上のパター
ン形成を行っているので、近接効果を解消でき、繰り返
し部と繰り返し端部および孤立パタン部のパタン寸法変
動を抑制して均一化を図り、半導体装置の電気的特性の
均一化及び信頼性の向上を図ることができる効果があ
る。
パターンを用いて予備的にパターン形成を行い、そのパ
ターン寸法と実際の測定寸法との関係に基づいてパター
ン寸法を補正したマスクを用いて半導体基板上のパター
ン形成を行っているので、近接効果を解消でき、繰り返
し部と繰り返し端部および孤立パタン部のパタン寸法変
動を抑制して均一化を図り、半導体装置の電気的特性の
均一化及び信頼性の向上を図ることができる効果があ
る。
第１図は本発明の第１実施例のマスクの平面図、第２図
は第１図のマスクパターンにおけるマスク寸法と実素子
測定寸法の関係を示すグラフ、第３図は本発明の第２実
施例のマスクの平面図、第４図は第２図のマスクパター
ンにおけるマスク寸法と実素子測定寸法の関係を示すグ
ラフである。 １……繰り返しクロムパターン、２……繰り返し端部ク
ロムパターン、３……繰り返しゲート電極クロムパター
ン、４……繰り返し端部ゲート電極クロムパターン、５
……寸法モニタ用孤立ゲート電極クロムパターン、A,B,
C……マスク寸法と実素子測定寸法の関係線。
は第１図のマスクパターンにおけるマスク寸法と実素子
測定寸法の関係を示すグラフ、第３図は本発明の第２実
施例のマスクの平面図、第４図は第２図のマスクパター
ンにおけるマスク寸法と実素子測定寸法の関係を示すグ
ラフである。 １……繰り返しクロムパターン、２……繰り返し端部ク
ロムパターン、３……繰り返しゲート電極クロムパター
ン、４……繰り返し端部ゲート電極クロムパターン、５
……寸法モニタ用孤立ゲート電極クロムパターン、A,B,
C……マスク寸法と実素子測定寸法の関係線。
Claims (1)
- 【請求項１】近接効果が生ずるマスクパターンと、近接
効果が生じないマスクパターンとを含むマスクを用いて
半導体装置をパターン形成するに際し、近接効果が生じ
るマスクパターンを予め種々の寸法に形成したものを用
いて予備的にパターン形成を行う工程と、これらのマス
ク寸法と形成されたパターンの実測定寸法との関係を求
める工程と、得られた関係から要求されるパターン寸法
に対応するマスク寸法を求め、これら両パターン寸法の
差に基づいて前記マスクパターンの寸法を補正する工程
とを含むことを特徴とする半導体装置のパターン形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1009213A JP2797362B2 (ja) | 1989-01-18 | 1989-01-18 | 半導体装置のパターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1009213A JP2797362B2 (ja) | 1989-01-18 | 1989-01-18 | 半導体装置のパターン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02189913A JPH02189913A (ja) | 1990-07-25 |
| JP2797362B2 true JP2797362B2 (ja) | 1998-09-17 |
Family
ID=11714182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1009213A Expired - Fee Related JP2797362B2 (ja) | 1989-01-18 | 1989-01-18 | 半導体装置のパターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2797362B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08297692A (ja) * | 1994-09-16 | 1996-11-12 | Mitsubishi Electric Corp | 光近接補正装置及び方法並びにパタン形成方法 |
| JP3406506B2 (ja) | 1997-03-24 | 2003-05-12 | シャープ株式会社 | フォトマスクのパターン補正方法およびフォトマスクのパターン補正装置 |
| JP3241010B2 (ja) | 1998-11-18 | 2001-12-25 | 日本電気株式会社 | 半導体製造プロセスの光近接効果補正方法 |
| JP3278057B2 (ja) | 1998-12-14 | 2002-04-30 | 日本電気株式会社 | 半導体製造プロセスの光近接効果補正方法およびマスクデータ形成方法 |
| JP6098055B2 (ja) * | 2012-07-10 | 2017-03-22 | 富士通セミコンダクター株式会社 | 半導体装置の設計方法 |
-
1989
- 1989-01-18 JP JP1009213A patent/JP2797362B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02189913A (ja) | 1990-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3518275B2 (ja) | フォトマスクおよびパターン形成方法 | |
| JP2896347B2 (ja) | フォトマスク | |
| JP2001022051A (ja) | レチクル及び半導体装置の製造方法 | |
| JP2980580B2 (ja) | フォトマスクおよび電子コンポーネントの製造方法 | |
| KR20040005859A (ko) | 포토리소그래피 마스크 및 프로젝션 장치에서의 웨이퍼노출 방법 | |
| US6420077B1 (en) | Contact hole model-based optical proximity correction method | |
| JP2797362B2 (ja) | 半導体装置のパターン形成方法 | |
| WO2001084237A2 (en) | Semiconductor device fabrication using a photomask designed using modeling and empirical testing | |
| JPH031522A (ja) | レジストパターン形成法 | |
| US20020182549A1 (en) | Alternate exposure method for improving photolithography resolution | |
| JPH10254122A (ja) | 露光用フォトマスク | |
| JP2000138160A (ja) | Ｘ線露光方法および該方法用ｘ線マスク構造体 | |
| CN1833205B (zh) | 测量耀斑对线宽的影响 | |
| JPH01186617A (ja) | 半導体装置 | |
| JPH05243115A (ja) | 半導体装置の製造方法 | |
| JPH0448715A (ja) | 半導体装置の製造方法 | |
| US7186484B2 (en) | Method for determining the relative positional accuracy of two structure elements on a wafer | |
| US5616438A (en) | Reticle and a method for measuring blind setting accuracy using the same | |
| JP2995061B2 (ja) | フォトマスク | |
| JPH08254812A (ja) | 位相シフトマスク、パターン形成方法及び半導体装置の製造方法 | |
| JP3734450B2 (ja) | エッジ粗さ解析用レチクル、およびそれを用いたエッジ粗さ解析方法 | |
| JP2001223155A (ja) | フォトリソグラフィ方法 | |
| JP2820039B2 (ja) | 半導体装置の製造方法およびフォトマスク | |
| JPS63275115A (ja) | 半導体装置のパタ−ン形成方法 | |
| JP2892014B2 (ja) | 光露光用マスク及び露光方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070703 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080703 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |