JP3241010B2 - 半導体製造プロセスの光近接効果補正方法 - Google Patents
半導体製造プロセスの光近接効果補正方法Info
- Publication number
- JP3241010B2 JP3241010B2 JP32808098A JP32808098A JP3241010B2 JP 3241010 B2 JP3241010 B2 JP 3241010B2 JP 32808098 A JP32808098 A JP 32808098A JP 32808098 A JP32808098 A JP 32808098A JP 3241010 B2 JP3241010 B2 JP 3241010B2
- Authority
- JP
- Japan
- Prior art keywords
- correction
- layer
- pattern
- optical proximity
- layer pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012937 correction Methods 0.000 title claims description 118
- 238000000034 method Methods 0.000 title claims description 52
- 230000003287 optical effect Effects 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 230000000694 effects Effects 0.000 claims description 26
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 238000012545 processing Methods 0.000 description 9
- 238000013500 data storage Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体製造プロセ
スの光近接効果補正方法に関し、特に、２層が電気的に
接続する接続部分でのパターンの短縮を防止するための
半導体製造プロセスの光近接効果補正方法に関する。
スの光近接効果補正方法に関し、特に、２層が電気的に
接続する接続部分でのパターンの短縮を防止するための
半導体製造プロセスの光近接効果補正方法に関する。
【０００２】
【従来の技術】パターンがより微細化される半導体回路
を製造するためのプロセスの１ステップである光リソグ
ラフィー工程で、その露光転写の際に、互いに近接する
近接光部分どうしの光干渉により厳密に同形転写しない
光近接効果が生じる。このような光近接効果により発生
するパターン寸法誤差の低減が求められている。パター
ン寸法誤差の低減は、特開平５−８０４８６号公報で知
られているように、近接効果を補正することにより行わ
れている。その補正の技術は、日本国特許２６１６４６
７号公報で知られているように、補正対象パターンの線
幅の修正を計算により行う計算技術である。
を製造するためのプロセスの１ステップである光リソグ
ラフィー工程で、その露光転写の際に、互いに近接する
近接光部分どうしの光干渉により厳密に同形転写しない
光近接効果が生じる。このような光近接効果により発生
するパターン寸法誤差の低減が求められている。パター
ン寸法誤差の低減は、特開平５−８０４８６号公報で知
られているように、近接効果を補正することにより行わ
れている。その補正の技術は、日本国特許２６１６４６
７号公報で知られているように、補正対象パターンの線
幅の修正を計算により行う計算技術である。
【０００３】配線パターン、ゲートパターンのような回
路パターンのライン端がコンタクト、スルーホールのよ
うな電気的接続部分に接続されている場合に特に、その
配線、ゲートのライン端が近接効果により短縮してその
接続面積が設計値よりも減少し、接続不良を招くことが
問題になる。このような電気的接続部分のライン端の短
縮を解消することによりマスクパターンの修正を行う技
術が、図７に示されるように知られている。本発明者
は、図７に示される技術が本発明に対して公知の引用例
としての先行技術であることを表明する。
路パターンのライン端がコンタクト、スルーホールのよ
うな電気的接続部分に接続されている場合に特に、その
配線、ゲートのライン端が近接効果により短縮してその
接続面積が設計値よりも減少し、接続不良を招くことが
問題になる。このような電気的接続部分のライン端の短
縮を解消することによりマスクパターンの修正を行う技
術が、図７に示されるように知られている。本発明者
は、図７に示される技術が本発明に対して公知の引用例
としての先行技術であることを表明する。
【０００４】この先行技術では、配線パターンの１つの
配線１０１の端部の２つのコーナーＣ１，Ｃ２を含み幅
がａであり長さがｂである追加配線部分（修正パター
ン）１０２，１０３が形成される。このような追加配線
部分１０２，１０３が近接効果により短縮してちょうど
設計通りの形状の配線１０１が結果的に得られることに
なる。
配線１０１の端部の２つのコーナーＣ１，Ｃ２を含み幅
がａであり長さがｂである追加配線部分（修正パター
ン）１０２，１０３が形成される。このような追加配線
部分１０２，１０３が近接効果により短縮してちょうど
設計通りの形状の配線１０１が結果的に得られることに
なる。
【０００５】この技術は、図８に示されるように、コン
タクトがある複数・接続部分１０４ではない複数・非接
続部分１０５の全ての複数・コーナーにも修正パターン
１０６が付加され、修正・補正が必要でない部分に対し
ても修正・補正が行われる。コンタクトの有無に関係し
ないで修正を行うこのような技術は、修正パターンの図
形数が著しく増大して、マスクパターンデータのデータ
サイズが著しく増加してしまう。更に、その接続部分１
０４の辺の長短に関係せずに同じ幅の修正パターン幅が
付加され、密集したパターンの短辺側の修正量が過剰に
なって、その短辺側の解像度が劣化する。
タクトがある複数・接続部分１０４ではない複数・非接
続部分１０５の全ての複数・コーナーにも修正パターン
１０６が付加され、修正・補正が必要でない部分に対し
ても修正・補正が行われる。コンタクトの有無に関係し
ないで修正を行うこのような技術は、修正パターンの図
形数が著しく増大して、マスクパターンデータのデータ
サイズが著しく増加してしまう。更に、その接続部分１
０４の辺の長短に関係せずに同じ幅の修正パターン幅が
付加され、密集したパターンの短辺側の修正量が過剰に
なって、その短辺側の解像度が劣化する。
【０００６】辺の長短に関係して近接効果補正を行う技
術は、図９に示されるように知られている。図９に示さ
れる技術も、本発明に対して先行する公知の引用技術で
ある。この技術は、修正対象パターン１０１の両辺の幅
Ｗ１，Ｗ２に対応して異なる幅ａ，ｄを持つ修正パター
ン１０７を付加する。このような技術は、短辺側の修正
量が過剰にならないが、修正対象パターンの両辺の幅を
求める必要があり、その処理に多大な時間がかかって、
パターン修正の処理時間が著しく増大してしまうという
問題を包含している。
術は、図９に示されるように知られている。図９に示さ
れる技術も、本発明に対して先行する公知の引用技術で
ある。この技術は、修正対象パターン１０１の両辺の幅
Ｗ１，Ｗ２に対応して異なる幅ａ，ｄを持つ修正パター
ン１０７を付加する。このような技術は、短辺側の修正
量が過剰にならないが、修正対象パターンの両辺の幅を
求める必要があり、その処理に多大な時間がかかって、
パターン修正の処理時間が著しく増大してしまうという
問題を包含している。
【０００７】修正量が適正であり、パターン修正処理時
間の著しい増大を招かず、必要部分のみで修正を行うこ
とができる近接効果補正が望まれる。
間の著しい増大を招かず、必要部分のみで修正を行うこ
とができる近接効果補正が望まれる。
【０００８】
【発明が解決しようとする課題】本発明の課題は、パタ
ーン修正処理時間の著しい増大を招かない半導体製造プ
ロセスの光近接効果補正方法を提供することにある。本
発明の他の課題は、修正量が適正であり、パターン修正
処理時間の著しい増大を招かない半導体製造プロセスの
光近接効果補正方法を提供することにある。本発明の更
に他の課題は、修正量が適正であり、必要部分のみで修
正を行うことによりパターン修正処理時間の著しい増大
を招かない半導体製造プロセスの光近接効果補正方法を
提供することにある。
ーン修正処理時間の著しい増大を招かない半導体製造プ
ロセスの光近接効果補正方法を提供することにある。本
発明の他の課題は、修正量が適正であり、パターン修正
処理時間の著しい増大を招かない半導体製造プロセスの
光近接効果補正方法を提供することにある。本発明の更
に他の課題は、修正量が適正であり、必要部分のみで修
正を行うことによりパターン修正処理時間の著しい増大
を招かない半導体製造プロセスの光近接効果補正方法を
提供することにある。
【０００９】
【課題を解決するための手段】その課題を解決するため
の手段が請求項に対応して表現される次の記載中に現れ
る（）つきの数字は、請求項の記載事項が詳しく後述さ
れる実施の複数の形態のうちの少なくとも１つの形態の
部材、工程、動作に対応することを示すが、本発明の解
決手段がそれらの数字が示す実施の形態の部材に限定し
て解釈されるためのものではなく、その対応関係を明白
にするためのものである。
の手段が請求項に対応して表現される次の記載中に現れ
る（）つきの数字は、請求項の記載事項が詳しく後述さ
れる実施の複数の形態のうちの少なくとも１つの形態の
部材、工程、動作に対応することを示すが、本発明の解
決手段がそれらの数字が示す実施の形態の部材に限定し
て解釈されるためのものではなく、その対応関係を明白
にするためのものである。
【００１０】本発明による半導体製造プロセスの光近接
効果補正方法は、第１層（２）の周囲を囲む第１周域
（３４）を指定するためのステップと、第１周域（３
４）に属する第２層（１）のコーナー部分（７，７’，
８，８’）を発見するためのステップと、コーナー部分
（７，７’，８，８’）の周囲を囲む第２周域（１３，
１３’，１４，１４’，４１，４４）を設定するための
ステップと、第２周域（１３，１３’，１４，１４’，
４１，４４）を第１層（２）に付加する補正領域とする
ためのステップとからなり、第１層が存在しない所の第
２層の補正が行われないので、近接効果補正のデータ処
理の増大が抑制される。
効果補正方法は、第１層（２）の周囲を囲む第１周域
（３４）を指定するためのステップと、第１周域（３
４）に属する第２層（１）のコーナー部分（７，７’，
８，８’）を発見するためのステップと、コーナー部分
（７，７’，８，８’）の周囲を囲む第２周域（１３，
１３’，１４，１４’，４１，４４）を設定するための
ステップと、第２周域（１３，１３’，１４，１４’，
４１，４４）を第１層（２）に付加する補正領域とする
ためのステップとからなり、第１層が存在しない所の第
２層の補正が行われないので、近接効果補正のデータ処
理の増大が抑制される。
【００１１】第１層（２）は、コンタクト層、スルーホ
ール層のような正方形状・円形状の電気接続層に相当す
る。第２層（１）は、ゲート層、配線層のような長い電
気接続層が相当する。コンタクト層、スルーホール層
は、ゲート層、配線層に電気的に接続する。
ール層のような正方形状・円形状の電気接続層に相当す
る。第２層（１）は、ゲート層、配線層のような長い電
気接続層が相当する。コンタクト層、スルーホール層
は、ゲート層、配線層に電気的に接続する。
【００１２】第１周域（３４）は、第１層（２）を完全
に包囲する輪環でなく、第１層（２）を部分的に包囲し
て接する領域として設定され得る。コーナー部分（７，
７’，８，８’）は、直角的に曲がる周囲線によっての
み限定されのではなく、円形線のような滑らかな曲線に
より限定されることもできる。
に包囲する輪環でなく、第１層（２）を部分的に包囲し
て接する領域として設定され得る。コーナー部分（７，
７’，８，８’）は、直角的に曲がる周囲線によっての
み限定されのではなく、円形線のような滑らかな曲線に
より限定されることもできる。
【００１３】第２周域（１３，１３’，１４，１４’，
４１，４４）は、複数・コーナー部分（７，７’，８，
８’，３１）にそれぞれに対応する複数領域として限定
されることもあり、複数・コーナー部分（７，７’，
８，８’，３１）を包囲する単一領域（４１，４４）と
して設定されることもできる。
４１，４４）は、複数・コーナー部分（７，７’，８，
８’，３１）にそれぞれに対応する複数領域として限定
されることもあり、複数・コーナー部分（７，７’，
８，８’，３１）を包囲する単一領域（４１，４４）と
して設定されることもできる。
【００１４】第２周域（１３，１３’，１４，１４’，
４１，４４）は、第２層（１）の終端辺である短辺に平
行な短辺側修正領域（例えば、４２’）と第２層（１）
の終端辺に直交して隣り合う長辺側修正領域（例えば、
４３，４３’）とから形成されている。短辺側修正領域
（４２’）の幅をｄで表し、長辺側修正領域（４３，４
３’）の幅をａで表せば、幅ａと幅ｄは異なることが望
ましい。特に、次式が好ましい：ｄ＜ａ。このような大
小関係は、第２層（１）の終端部分又は第１層（２）が
密集している場合に、その所のスペースの解像度の劣化
を防止することができる点で特に好ましい。
４１，４４）は、第２層（１）の終端辺である短辺に平
行な短辺側修正領域（例えば、４２’）と第２層（１）
の終端辺に直交して隣り合う長辺側修正領域（例えば、
４３，４３’）とから形成されている。短辺側修正領域
（４２’）の幅をｄで表し、長辺側修正領域（４３，４
３’）の幅をａで表せば、幅ａと幅ｄは異なることが望
ましい。特に、次式が好ましい：ｄ＜ａ。このような大
小関係は、第２層（１）の終端部分又は第１層（２）が
密集している場合に、その所のスペースの解像度の劣化
を防止することができる点で特に好ましい。
【００１５】
【発明の実施の形態】図に一致対応して、本発明の半導
体製造プロセスの光近接効果補正方法による実施の形態
は、修正前のレイアウトデータの中の配線層パターンを
修正し、修正された配線パターンからマスク描画データ
を作成する技術である。図１に示されるように、当該コ
ンピュータ６６には、修正前のレイアウトデータが格納
されている。その修正前のレイアウトデータには、図１
に示されるように、配線層パターン又はその要素である
配線１と、コンタクト層パターン又はその要素であるコ
ンタクト２とが含まれている。第１ステップでは、コン
タクト２の平行な２つの直線状特定辺３，４から距離ｃ
だけ離れた領域５，６がコンピュータ６６により設定さ
れる。
体製造プロセスの光近接効果補正方法による実施の形態
は、修正前のレイアウトデータの中の配線層パターンを
修正し、修正された配線パターンからマスク描画データ
を作成する技術である。図１に示されるように、当該コ
ンピュータ６６には、修正前のレイアウトデータが格納
されている。その修正前のレイアウトデータには、図１
に示されるように、配線層パターン又はその要素である
配線１と、コンタクト層パターン又はその要素であるコ
ンタクト２とが含まれている。第１ステップでは、コン
タクト２の平行な２つの直線状特定辺３，４から距離ｃ
だけ離れた領域５，６がコンピュータ６６により設定さ
れる。
【００１６】コンピュータ６６は、第２ステップで、領
域５，６にそれぞれに含まれる配線１の２つの第１，２
コーナー部分７，８を見つける。コンピュータ６６は、
第３ステップで、第１コーナー部分７と第２コーナー部
分８との間を結ぶ辺が配線１の終端部分であるとみな
す。この辺を基準辺９という。コンピュータ６６は、第
４ステップで、基準辺９と基準辺９に隣り合う隣辺１
１，１２に対してそれぞれに幅ａを持ちそれぞれに長さ
がｂである第１，２修正領域１３，１４を設定する。
域５，６にそれぞれに含まれる配線１の２つの第１，２
コーナー部分７，８を見つける。コンピュータ６６は、
第３ステップで、第１コーナー部分７と第２コーナー部
分８との間を結ぶ辺が配線１の終端部分であるとみな
す。この辺を基準辺９という。コンピュータ６６は、第
４ステップで、基準辺９と基準辺９に隣り合う隣辺１
１，１２に対してそれぞれに幅ａを持ちそれぞれに長さ
がｂである第１，２修正領域１３，１４を設定する。
【００１７】矩形状配線１の基準辺９は、その隣辺１
１，１２に対して直交している。第１，２修正領域１
３，１４は、基準辺９の一部を共有する第１，２短辺側
共有線１５，１６と、隣辺１１，１２の一部をそれぞれ
に共有する第１，２長辺側共有線１７，１８と、第１，
２短辺側共有線１５，１６にそれぞれに平行でありその
離隔距離がそれぞれにａである第１，２短辺側輪郭線１
９，２１と、第１，２長辺側共有線１７，１８にそれぞ
れに平行でありその離隔距離がそれぞれにａである第
１，２長辺側輪郭線２２，２３と、それぞれの第１，２
両端線２４，２５，２６，２７とによりそれぞれに囲ま
れる領域である。
１，１２に対して直交している。第１，２修正領域１
３，１４は、基準辺９の一部を共有する第１，２短辺側
共有線１５，１６と、隣辺１１，１２の一部をそれぞれ
に共有する第１，２長辺側共有線１７，１８と、第１，
２短辺側共有線１５，１６にそれぞれに平行でありその
離隔距離がそれぞれにａである第１，２短辺側輪郭線１
９，２１と、第１，２長辺側共有線１７，１８にそれぞ
れに平行でありその離隔距離がそれぞれにａである第
１，２長辺側輪郭線２２，２３と、それぞれの第１，２
両端線２４，２５，２６，２７とによりそれぞれに囲ま
れる領域である。
【００１８】第１，２端線２４，２６は基準辺９に直交
し、他の第１，２端線２５，２７は第１，２長辺側共有
線１７，１８にそれぞれに直交している。言い換えれ
ば、第１，２修正領域１３，１４は、配線１の第１，２
コーナー部分７，８にそれぞれに接してそれらをそれぞ
れに囲むように直角に曲がる接続領域である。
し、他の第１，２端線２５，２７は第１，２長辺側共有
線１７，１８にそれぞれに直交している。言い換えれ
ば、第１，２修正領域１３，１４は、配線１の第１，２
コーナー部分７，８にそれぞれに接してそれらをそれぞ
れに囲むように直角に曲がる接続領域である。
【００１９】コンピュータ６６は、第５ステップで、こ
のような第１，２修正領域１３，１４を修正配線部分と
みなし、この修正配線部分を配線１に付加して修正配線
パターンを作成し、コンピュータ６６の中の修正後レイ
アウトデータ格納部（図示せず）にその修正配線パター
ンを格納する。コンピュータ６６は、第６ステップで、
修正配線パターンからマスク描画用データを作成する。
のような第１，２修正領域１３，１４を修正配線部分と
みなし、この修正配線部分を配線１に付加して修正配線
パターンを作成し、コンピュータ６６の中の修正後レイ
アウトデータ格納部（図示せず）にその修正配線パター
ンを格納する。コンピュータ６６は、第６ステップで、
修正配線パターンからマスク描画用データを作成する。
【００２０】図２は、本発明による半導体製造プロセス
の光近接効果補正方法の実施の他の形態を示している。
修正対象配線パターンの要素である配線は、配線１’と
コンタクト部配線１”とから形成されている。コンタク
ト２の正方形領域は、コンタクト部配線１”の領域に含
まれている。配線１’の幅がコンタクト部配線１”の幅
より広いために、第１，２コーナー部分７’，８’の他
に、第３コーナー部分３１が新たに生じている。第１コ
ーナー部分７’に対応する第１修正領域１３’と、第２
コーナー部分８’に対応する第２修正領域１４’とは、
図１に示される実施の形態の第１修正領域１３、第２修
正領域１４とを形成するための既述の第１〜第４ステッ
プスと全く同じステップにより形成されている。
の光近接効果補正方法の実施の他の形態を示している。
修正対象配線パターンの要素である配線は、配線１’と
コンタクト部配線１”とから形成されている。コンタク
ト２の正方形領域は、コンタクト部配線１”の領域に含
まれている。配線１’の幅がコンタクト部配線１”の幅
より広いために、第１，２コーナー部分７’，８’の他
に、第３コーナー部分３１が新たに生じている。第１コ
ーナー部分７’に対応する第１修正領域１３’と、第２
コーナー部分８’に対応する第２修正領域１４’とは、
図１に示される実施の形態の第１修正領域１３、第２修
正領域１４とを形成するための既述の第１〜第４ステッ
プスと全く同じステップにより形成されている。
【００２１】コンピュータ６６は、第５ステップで、こ
のような第１，２修正領域１３’，１４’を修正配線部
分とし、この修正配線部分を配線１”に付加して修正配
線パターンを作成し、コンピュータ６６の中の修正後レ
イアウトデータ格納部（図示せず）にその修正配線パタ
ーンを格納する。コンピュータ６６は、第６ステップ
で、その修正配線パターンからマスク描画用データを作
成する。
のような第１，２修正領域１３’，１４’を修正配線部
分とし、この修正配線部分を配線１”に付加して修正配
線パターンを作成し、コンピュータ６６の中の修正後レ
イアウトデータ格納部（図示せず）にその修正配線パタ
ーンを格納する。コンピュータ６６は、第６ステップ
で、その修正配線パターンからマスク描画用データを作
成する。
【００２２】第３コーナー部分３１に対応する修正領域
３２も、既述の第１〜４ステップスと全く同じステップ
スにより形成されている。コーナー部分３１に対応する
マスク描画用データも既述の第５〜６ステップスと全く
同じステップスにより作成される。このように、３つの
コーナーが３つの修正配線部分により囲まれ、３つの修
正配線部分が光近接効果により短縮して、設計通りの配
線”が露光工程で転写され形成される。
３２も、既述の第１〜４ステップスと全く同じステップ
スにより形成されている。コーナー部分３１に対応する
マスク描画用データも既述の第５〜６ステップスと全く
同じステップスにより作成される。このように、３つの
コーナーが３つの修正配線部分により囲まれ、３つの修
正配線部分が光近接効果により短縮して、設計通りの配
線”が露光工程で転写され形成される。
【００２３】コンタクト２の平行な２つの直線状特定辺
から距離ｃだけ離れた領域がコンピュータに設定される
既述の第１ステップ、その領域にそれぞれに含まれる配
線の複数のコーナー部分をコンピュータが見つける既述
の第２ステップとは、正方形コンタクトを包囲する幅が
ｃである矩形状輪環領域３４の中にあるコーナーのみに
対して近接効果補正が行われるので、図３に示されるよ
うに、コンタクトがない配線部分の複数・コーナー部分
３３では近接効果補正は行われない。このように、マス
クデータサイズの増大を低減することができる。
から距離ｃだけ離れた領域がコンピュータに設定される
既述の第１ステップ、その領域にそれぞれに含まれる配
線の複数のコーナー部分をコンピュータが見つける既述
の第２ステップとは、正方形コンタクトを包囲する幅が
ｃである矩形状輪環領域３４の中にあるコーナーのみに
対して近接効果補正が行われるので、図３に示されるよ
うに、コンタクトがない配線部分の複数・コーナー部分
３３では近接効果補正は行われない。このように、マス
クデータサイズの増大を低減することができる。
【００２４】図４は、本発明による半導体製造プロセス
の光近接効果補正方法の実施の更に他の形態を示してい
る。コンタクト２を囲む矩形状輪環領域３４がコンピュ
ータ６６により設定される点は、既述の実施の形態と全
く同じである。矩形状輪環領域３４の中のコーナー部分
７，８を見つけるステップは、既述の第２ステップと同
じである。コーナー部分７，８を囲む修正領域４１が単
一である点で、既述の実施の形態とは異なっている。
の光近接効果補正方法の実施の更に他の形態を示してい
る。コンタクト２を囲む矩形状輪環領域３４がコンピュ
ータ６６により設定される点は、既述の実施の形態と全
く同じである。矩形状輪環領域３４の中のコーナー部分
７，８を見つけるステップは、既述の第２ステップと同
じである。コーナー部分７，８を囲む修正領域４１が単
一である点で、既述の実施の形態とは異なっている。
【００２５】修正領域４１は、単一の短辺側修正領域４
２と両側の長辺側修正領域４３，４３とから形成されて
いる。単一の短辺側修正領域４２は、その両側で長辺側
修正領域４３，４３に接続している。短辺側修正領域４
２と両側の長辺側修正領域４３，４３の線幅は、同じで
ありａである。
２と両側の長辺側修正領域４３，４３とから形成されて
いる。単一の短辺側修正領域４２は、その両側で長辺側
修正領域４３，４３に接続している。短辺側修正領域４
２と両側の長辺側修正領域４３，４３の線幅は、同じで
ありａである。
【００２６】コンピュータ６６は、第５ステップで、こ
のような単一の修正領域４１を修正配線部分とし、この
修正配線部分を配線１に付加して修正配線パターンを作
成し、コンピュータ６６の中の修正後レイアウトデータ
格納部にその修正配線パターンを格納する。コンピュー
タ６６は、第６ステップで、その修正配線パターンから
マスク描画用データを作成する。
のような単一の修正領域４１を修正配線部分とし、この
修正配線部分を配線１に付加して修正配線パターンを作
成し、コンピュータ６６の中の修正後レイアウトデータ
格納部にその修正配線パターンを格納する。コンピュー
タ６６は、第６ステップで、その修正配線パターンから
マスク描画用データを作成する。
【００２７】図５は、本発明による半導体製造プロセス
の光近接効果補正方法の実施の更に他の形態を示してい
る。図４に示される実施の形態の第１〜第６ステップ
は、１点を除き、そのままこの実施の形態に適用され
る。その１点は、この実施の形態の単一修正領域４４
は、図４に示される実施の形態の単一修正領域４１とサ
イズの点で異なっている。単一修正領域４４は、単一の
短辺側修正領域４２’と両側の長辺側修正領域４３’，
４３’とから形成されている。短辺側修正領域４２’
は、両側の長辺側修正領域４３’，４３’に接続してい
る。両側の長辺側修正領域４３’，４３’の線幅と長さ
は、図４の実施の形態のそれらの線幅ａと長さｂに等し
いが、短辺側修正領域４２’は図４の実施の形態の線幅
ａより短い線幅ｄで形成されている。密集度、散乱点間
距離により異なる光近接効果の短縮度に対応して、線幅
ａ，ｂが決定される。
の光近接効果補正方法の実施の更に他の形態を示してい
る。図４に示される実施の形態の第１〜第６ステップ
は、１点を除き、そのままこの実施の形態に適用され
る。その１点は、この実施の形態の単一修正領域４４
は、図４に示される実施の形態の単一修正領域４１とサ
イズの点で異なっている。単一修正領域４４は、単一の
短辺側修正領域４２’と両側の長辺側修正領域４３’，
４３’とから形成されている。短辺側修正領域４２’
は、両側の長辺側修正領域４３’，４３’に接続してい
る。両側の長辺側修正領域４３’，４３’の線幅と長さ
は、図４の実施の形態のそれらの線幅ａと長さｂに等し
いが、短辺側修正領域４２’は図４の実施の形態の線幅
ａより短い線幅ｄで形成されている。密集度、散乱点間
距離により異なる光近接効果の短縮度に対応して、線幅
ａ，ｂが決定される。
【００２８】図６は、本発明による半導体製造プロセス
の光近接効果補正方法の実施の更に他の形態を示してい
る。この実施の形態は、パターンの密集度に対応する修
正方法を示している。図１に関して述べた基準辺９を短
辺という。図１に関して述べた隣辺１１，１２を長辺と
いう。補正前の複数・配線１の長辺間幅Ｄとその短辺間
隔Ｄは等しく、最小設計値として与えられている。
の光近接効果補正方法の実施の更に他の形態を示してい
る。この実施の形態は、パターンの密集度に対応する修
正方法を示している。図１に関して述べた基準辺９を短
辺という。図１に関して述べた隣辺１１，１２を長辺と
いう。補正前の複数・配線１の長辺間幅Ｄとその短辺間
隔Ｄは等しく、最小設計値として与えられている。
【００２９】短辺側修正領域４２’の幅ｄは、長辺側修
正領域４３’の幅ａよりも小さい。従って、修正後の短
辺側スペースの幅Ｓ１は、修正後の長辺側スペースの幅
Ｓ２よりも広い。このようにスペース幅を調整すること
により、修正後のパターンの長辺側スペースに比べて短
辺側スペースの解像度が劣化することを防止することが
できる。修正領域の単一化により、修正対象パターンの
各辺で修正パターンの幅を変更するためにその修正パタ
ーンの各辺の寸法を求める必要がなく、パターン修正処
理時間の増加がない。
正領域４３’の幅ａよりも小さい。従って、修正後の短
辺側スペースの幅Ｓ１は、修正後の長辺側スペースの幅
Ｓ２よりも広い。このようにスペース幅を調整すること
により、修正後のパターンの長辺側スペースに比べて短
辺側スペースの解像度が劣化することを防止することが
できる。修正領域の単一化により、修正対象パターンの
各辺で修正パターンの幅を変更するためにその修正パタ
ーンの各辺の寸法を求める必要がなく、パターン修正処
理時間の増加がない。
【００３０】
【発明の効果】本発明による半導体製造プロセスの光近
接効果補正方法は、修正処理時間の増大を抑制すること
ができる。付加的には、解像度の劣化を防止することが
できる。
接効果補正方法は、修正処理時間の増大を抑制すること
ができる。付加的には、解像度の劣化を防止することが
できる。
【図１】図１は、本発明による半導体製造プロセスの光
近接効果補正方法の実施の形態を示す仮想空間上での平
面図である。
近接効果補正方法の実施の形態を示す仮想空間上での平
面図である。
【図２】図２は、本発明による半導体製造プロセスの光
近接効果補正方法の実施の他の形態を示す仮想空間上で
の平面図である。
近接効果補正方法の実施の他の形態を示す仮想空間上で
の平面図である。
【図３】図３は、本発明による半導体製造プロセスの光
近接効果補正方法の実施の更に他の形態を示す仮想空間
上での平面図である。
近接効果補正方法の実施の更に他の形態を示す仮想空間
上での平面図である。
【図４】図４は、本発明による半導体製造プロセスの光
近接効果補正方法の実施の更に他の形態を示す仮想空間
上での平面図である。
近接効果補正方法の実施の更に他の形態を示す仮想空間
上での平面図である。
【図５】図５は、本発明による半導体製造プロセスの光
近接効果補正方法の実施の更に他の形態を示す仮想空間
上での平面図である。
近接効果補正方法の実施の更に他の形態を示す仮想空間
上での平面図である。
【図６】図６は、本発明による半導体製造プロセスの光
近接効果補正方法の実施の更に他の形態を示す仮想空間
上での平面図である。
近接効果補正方法の実施の更に他の形態を示す仮想空間
上での平面図である。
【図７】図７は、公知の半導体製造プロセスの光近接効
果補正方法を示す仮想空間上での平面図である。
果補正方法を示す仮想空間上での平面図である。
【図８】図８は、公知の他の半導体製造プロセスの光近
接効果補正方法を示す仮想空間上での平面図である。
接効果補正方法を示す仮想空間上での平面図である。
【図９】図９は、公知の更に他の半導体製造プロセスの
光近接効果補正方法を示す仮想空間上での平面図であ
る。
光近接効果補正方法を示す仮想空間上での平面図であ
る。
１…配線層（第２層） ２…コンタクト（第１層） ７，７’，８，８’，３１…コーナー部分 １３，１３’，１４，１４’，４１，４４…（第１，
２）修正領域（第２周域） ３４…矩形状輪環領域（第１周域） ４２，４２’…短辺側修正領域 ４３，４３’…長辺側修正領域
２）修正領域（第２周域） ３４…矩形状輪環領域（第１周域） ４２，４２’…短辺側修正領域 ４３，４３’…長辺側修正領域
Claims (9)
- 【請求項１】第１層パターンと第２層パターンを有する
マスクパターンデータをコンピュータに入力するステッ
プと、 前記第１層パターンの閉じた輪郭線を囲む第１周域を指
定するためのステップと、 前記第１周域に含まれ前記第１層パターンを含む第２層
パターンのコーナー部分を発見するためのステップと、 前記コーナー部分を囲む第２周域を設定するためのステ
ップと、 前記第２周域を前記第２層パターンに付加する補正領域
とするためのステップとからなり、 前記第１層パターンは前記第２層パターンに電気的に接
続する 半導体製造プロセスの光近接効果補正方法。 - 【請求項２】請求項１において、 前記第１層パターンは第１電気接続層であり、 前記第２層パターンは第２電気接続層であることを特徴
とする半導体製造プロセスの光近接効果補正方法。 - 【請求項３】請求項２において、 前記第１電気接続層はコンタクト層であり、 前記第２電気接続層は配線層であることを特徴とする半
導体製造プロセスの光近接効果補正方法。 - 【請求項４】請求項２において、 前記第１電気接続層はコンタクト層であり、 前記第２電気接続層はゲート層であることを特徴とする
半導体製造プロセスの光近接効果補正方法。 - 【請求項５】請求項１におて、 前記コーナー部分が第２層パターンの１つの末端部分の
複数のコーナー部分である場合に、前記第２周域は前記
複数の前記コーナー部分にそれぞれに対応する複数領域
として設定されることを特徴とする半導体製造プロセス
の光近接効果補正方法。 - 【請求項６】請求項１において、 前記コーナー部分が前記第２層パターンの１つの末端部
分の複数のコーナー部分である場合に、前記第２周域は
前記複数の前記コーナー部分を包囲する単一領域として
設定されることを特徴とする半導体製造プロセスの光近
接効果補正方法。 - 【請求項７】請求項１において、 前記第２周域は、前記第２層パターンの終端辺である短
辺に平行な短辺側修正領域と前記終端辺に隣り合う長辺
側修正領域とから形成され、前記短辺側修正領域の幅を
ｄで表し前記長辺側修正領域の幅をａで表せば、前記幅
ａと前記幅ｄは異なることを特徴とする半導体製造プロ
セスの光近接効果補正方法。 - 【請求項８】請求項７において、 前記ｄ＜前記ａであることを特徴とする半導体製造プロ
セスの光近接効果補正方法。 - 【請求項９】請求項８において、 前記コーナー部分が前記第２層パターンの１つの末端部
分の複数のコーナー部分である場合に、前記第２周域は
前記複数の前記コーナー部分を包囲する単一領域として
設定されることを特徴とする半導体製造プロセスの光近
接効果補正方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32808098A JP3241010B2 (ja) | 1998-11-18 | 1998-11-18 | 半導体製造プロセスの光近接効果補正方法 |
| US09/441,487 US6174633B1 (en) | 1998-11-18 | 1999-11-17 | Method for correcting photocontiguous effect during manufacture of semiconductor device |
| KR1019990051101A KR100359461B1 (ko) | 1998-11-18 | 1999-11-17 | 반도체 장치 제조 프로세스의 광근접 효과 보정 방법 |
| GB9927301A GB2344436B (en) | 1998-11-18 | 1999-11-18 | Method of manufacture of a semiconductor device |
| TW088120292A TW463233B (en) | 1998-11-18 | 1999-11-18 | Method for correcting photo-contiguous effect during manufacture of semiconductor device |
| CN99123947A CN1130755C (zh) | 1998-11-18 | 1999-11-18 | 在生产半导体器件期间用于校正光－邻接效应的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32808098A JP3241010B2 (ja) | 1998-11-18 | 1998-11-18 | 半導体製造プロセスの光近接効果補正方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000147744A JP2000147744A (ja) | 2000-05-26 |
| JP3241010B2 true JP3241010B2 (ja) | 2001-12-25 |
Family
ID=18206299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32808098A Expired - Fee Related JP3241010B2 (ja) | 1998-11-18 | 1998-11-18 | 半導体製造プロセスの光近接効果補正方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6174633B1 (ja) |
| JP (1) | JP3241010B2 (ja) |
| KR (1) | KR100359461B1 (ja) |
| CN (1) | CN1130755C (ja) |
| GB (1) | GB2344436B (ja) |
| TW (1) | TW463233B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6467076B1 (en) | 1999-04-30 | 2002-10-15 | Nicolas Bailey Cobb | Method and apparatus for submicron IC design |
| US6584609B1 (en) | 2000-02-28 | 2003-06-24 | Numerical Technologies, Inc. | Method and apparatus for mixed-mode optical proximity correction |
| EP1164432A1 (en) * | 2000-06-13 | 2001-12-19 | ASML Masktools Netherlands B.V. | Optical proximity correction method utilizing serifs having variable dimensions |
| US6523162B1 (en) | 2000-08-02 | 2003-02-18 | Numerical Technologies, Inc. | General purpose shape-based layout processing scheme for IC layout modifications |
| US6557162B1 (en) | 2000-09-29 | 2003-04-29 | Numerical Technologies, Inc. | Method for high yield reticle formation |
| US7159197B2 (en) | 2001-12-31 | 2007-01-02 | Synopsys, Inc. | Shape-based geometry engine to perform smoothing and other layout beautification operations |
| US7172838B2 (en) | 2002-09-27 | 2007-02-06 | Wilhelm Maurer | Chromeless phase mask layout generation |
| JP4335563B2 (ja) * | 2003-03-31 | 2009-09-30 | Ｎｅｃエレクトロニクス株式会社 | マスクパターン検証方法、マスクパターン検証用プログラム、及びマスク製造方法 |
| SG116600A1 (en) | 2004-04-09 | 2005-11-28 | Asml Masktools Bv | Optical proximity correction using chamfers and rounding at corners. |
| EP1759321A4 (en) * | 2004-05-01 | 2009-10-28 | Cadence Design Systems Inc | METHOD AND APPARATUS FOR THE DESIGN OF TOPOLOGIES OF INTEGRATED CIRCUITS |
| JP5187309B2 (ja) | 2007-08-17 | 2013-04-24 | 富士通セミコンダクター株式会社 | フォトマスクの形成方法および半導体装置の製造方法 |
| JP5606932B2 (ja) * | 2011-01-18 | 2014-10-15 | ルネサスエレクトロニクス株式会社 | マスクの製造方法ならびに光近接効果補正の補正方法および半導体装置の製造方法 |
| US8464193B1 (en) * | 2012-05-18 | 2013-06-11 | International Business Machines Corporation | Optical proximity correction (OPC) methodology employing multiple OPC programs |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2797362B2 (ja) | 1989-01-18 | 1998-09-17 | 日本電気株式会社 | 半導体装置のパターン形成方法 |
| US5208124A (en) | 1991-03-19 | 1993-05-04 | Hewlett-Packard Company | Method of making a mask for proximity effect correction in projection lithography |
| JP2616467B2 (ja) | 1994-07-05 | 1997-06-04 | 日本電気株式会社 | フォトマスクの製造方法 |
| JP3454970B2 (ja) | 1995-05-24 | 2003-10-06 | 富士通株式会社 | マスクパターン補正方法、パターン形成方法及びフォトマスク |
| US5707765A (en) | 1996-05-28 | 1998-01-13 | Microunity Systems Engineering, Inc. | Photolithography mask using serifs and method thereof |
| KR0165524B1 (ko) | 1996-07-16 | 1999-03-20 | 김광호 | 포토리소그래피 공정의 노광방법 |
| JPH1060583A (ja) | 1996-08-20 | 1998-03-03 | Hitachi Metals Ltd | 熱間の耐摩耗性に優れた鋳造工具 |
| JP3583559B2 (ja) | 1996-09-30 | 2004-11-04 | 株式会社ルネサステクノロジ | 光近接効果補正方法 |
| JPH10239826A (ja) | 1997-02-25 | 1998-09-11 | Toppan Printing Co Ltd | フォトマスクパターン設計装置およびフォトマスクパターン設計方法 |
-
1998
- 1998-11-18 JP JP32808098A patent/JP3241010B2/ja not_active Expired - Fee Related
-
1999
- 1999-11-17 US US09/441,487 patent/US6174633B1/en not_active Expired - Lifetime
- 1999-11-17 KR KR1019990051101A patent/KR100359461B1/ko not_active IP Right Cessation
- 1999-11-18 GB GB9927301A patent/GB2344436B/en not_active Expired - Fee Related
- 1999-11-18 CN CN99123947A patent/CN1130755C/zh not_active Expired - Fee Related
- 1999-11-18 TW TW088120292A patent/TW463233B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| GB9927301D0 (en) | 2000-01-12 |
| JP2000147744A (ja) | 2000-05-26 |
| KR100359461B1 (ko) | 2002-11-04 |
| KR20000047667A (ko) | 2000-07-25 |
| CN1254180A (zh) | 2000-05-24 |
| GB2344436B (en) | 2001-03-21 |
| TW463233B (en) | 2001-11-11 |
| GB2344436A (en) | 2000-06-07 |
| CN1130755C (zh) | 2003-12-10 |
| US6174633B1 (en) | 2001-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3241010B2 (ja) | 半導体製造プロセスの光近接効果補正方法 | |
| KR100284104B1 (ko) | 반도체장치및그제조방법,로직셀라이브러리및그제조방법,반도체집적회로및폴리데이터 | |
| JP3327394B2 (ja) | 光近接効果補正方法 | |
| US10670958B2 (en) | Method for forming a layout pattern | |
| JP5325162B2 (ja) | 半導体装置 | |
| TWI588595B (zh) | 光學鄰近修正方法 | |
| US7853913B2 (en) | Minimizing number of masks to be changed when changing existing connectivity in an integrated circuit | |
| US20110298138A1 (en) | Standard cell and semiconductor device including the same | |
| JP5979908B2 (ja) | フォトマスク及び半導体装置の製造方法 | |
| JP2004093705A (ja) | マスクパターンの補正方法 | |
| US6638664B2 (en) | Optical mask correction method | |
| JP2004012722A (ja) | フォトマスク及びパターン作製方法及び半導体装置 | |
| JP2011039346A (ja) | 半導体装置の設計方法、半導体装置、プログラム、及び半導体設計装置 | |
| US10474026B2 (en) | Method for correcting bevel corners of a layout pattern | |
| CN115145111A (zh) | 图形设计方法及系统、掩膜版组合、设备及存储介质 | |
| KR20080018039A (ko) | 오프 그리드 방지를 위한 ｏｐｃ 처리방법 | |
| WO2011145242A1 (ja) | 半導体集積回路装置、および標準セルの端子構造 | |
| US6057249A (en) | Method for improving optical proximity effect in storage node pattern | |
| JP3064925B2 (ja) | レイアウト方法 | |
| TWI799148B (zh) | 光罩設計方法 | |
| CN115688669A (zh) | 一种金属层连接通孔的版图设计方法、装置及设备 | |
| JP2002006477A (ja) | フォトマスクのパターン形状補正方法および補正されたフォトマスク | |
| TWI299819B (en) | Method of forming the photo resist pattern | |
| CN114384754A (zh) | 曝光辅助图案、掩膜版以及半导体器件的制造方法 | |
| CN117930580A (zh) | 一种光罩图案、光学邻近校正方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010918 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |