CN1130755C - 在生产半导体器件期间用于校正光－邻接效应的方法 - Google Patents
在生产半导体器件期间用于校正光－邻接效应的方法 Download PDFInfo
- Publication number
- CN1130755C CN1130755C CN99123947A CN99123947A CN1130755C CN 1130755 C CN1130755 C CN 1130755C CN 99123947 A CN99123947 A CN 99123947A CN 99123947 A CN99123947 A CN 99123947A CN 1130755 C CN1130755 C CN 1130755C
- Authority
- CN
- China
- Prior art keywords
- zone
- layer
- electric connection
- connection layer
- outstanding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000694 effects Effects 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 230000002093 peripheral effect Effects 0.000 abstract 4
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000012937 correction Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000001915 proofreading effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004807 localization Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种在生产半导体器件期间用于校正光-邻接效应的方法，包含如下的步骤：指定围绕第一层的第一周边区域；对属于第一周边区域的第二层的至少一个角进行定位；形成围绕第二角的第二周边区域；并将第二周边区域加入到第一层中。该方法可不仅抑制数据和用于校正光-邻接效应的时间周期的增大，而且可防止分辨率的降低。
Description
技术领域
本发明涉及一种用于在生产半导体器件期间校正光-邻接效应的方法，更具体的说，涉及用于校正光-邻接效应并防止在两层被电连接的节点处所不希望的图形长度的降低的方法。
背景技术
在用于生产具有小型图形的半导体器件生产过程中的光刻步骤中，由于在曝光步骤和转换步骤期间，在彼此相邻的光线间所产生的光干扰，可能会发生光-邻接效应，其无法进行精确的图形转换。需要降低由于光-邻接效应所产生的图形尺寸的误差。正如在JP-A-5(1993)-80468中所描述的，通过校正光-邻接效应可减少图形尺寸误差。通过在JP-B-2616467中所描述的计算技术修改要被校正的图形的投影而进行校正过程。
当诸如互连图形或门电路图形等电路图形的线端被与诸如插塞或通孔等连接节点相连时，会产生一个问题，即互连线或门电路的线端长度会降低，这是因为光-邻接效应，从而使连接面积下降到小于设计面积，结果导致连接故障。
在图1中示出了传统的用于消除连接节点的线端减少的修改掩膜图形的技术。
在传统的技术中，在互连图形的互连101的端点的各个角C1和C2处设置一对具有突出a和长度b的附加图形102和103。
突出a意味着附加图形相对于互连的对应边的边延伸出的长度。
为了使具有整体图形的互连101与原始的图形相吻合，由于邻接效应附加图形102和103同样被减小。
在图2中所示的传统的技术中，除了具有插塞和两个相邻的自由角连接节点104外，同样对具有一个自由角的非连接节点105的每个弯折提供一个附加图形106。同样对不需要修正的节点进行此种的修正或校正。此种与是否存在插塞无关的修正技术可大大的提高掩膜图形数据的尺寸，其原因在于其增加了附加图形的图形数。此外，在与连接节点104的长度无关的情况下加入具有相同突出长度的附加图形，增大了对图形较短边的修改量，并降低了短边的分辨率。
图3示出校正与边的长度相关的光-邻接效应的公知技术。该技术加入一个附加图形107，该图形具有对应要被修正的图形101的两边宽度W1和W2的彼此不同的突出a和d。虽然在该技术中对短边的修改量并不过量，对两边的突出的计算导致一个问题，即为了获得突出需要很长的时间周期。
相应的，需要一种用于校正光-邻接效应的方法，其中修改量适宜，为修改图形所增加的时间周期并不太大，并只需对所需要的节点进行修正。
发明内容
通过前面的描述，本发明的目的是提供一种在生产半导体器件期间用于校正光-邻接效应的方法，其不会过大的增加用于修正图形所需的时间周期。
本发明的另外一个目的是提供一种方法，其中的修改量适宜。
本发明的另外的一个目的是提供一种方法，其中只对所需的节点进行修正。
本发明提供一种在半导体器件生产过程中用于校正光-邻接效应的方法，其包含如下的步骤：通过第一层掩膜的第一掩膜图形形成的一第一周边区；在属于所述第一周边区的第二层掩膜中的第二掩膜图形中寻找出第二电连接层的至少一个角；定位用于围绕所述角的第二周边区；及通过将所述第二周边区加入到所述第一周边区中校正所述第一掩膜图形以在所述第一层掩膜中形成被校正的第一掩膜；其中第一周边区为围绕所述第一电连接层的圆形区，第二周边区包含平行于第二电连接层的短边端的短边附加区和与短边端相邻的长边附加区，且短边附加区的突出d与长边附加区的突出a不同，短边附加区的突出d小于长边附加区的突出a。
根据用于校正本发明的光-邻接效应的方法，由于对不存在第一电连接层的第二电连接层的地方未进行校正，从而可抑制用于校正光-邻接效应的数据和时间周期的增大。另外，可防止分辨率的降低。
附图说明
通过下面的描述将会对本发明的上述的和其他的目的、特点和优点有更清楚的了解。
图1为传统的在生产半导体器件期间用于校正光-邻接效应的方法的平面示意图；
图2为应用图1所示的方法的图形布局的俯视平面图；
图3为另外一个用于校正光-邻接效应的传统方法的俯视平面图；
图4为根据本发明的第一实施例的在生产半导体器件期间用于校正光-邻接效应的方法的俯视示意平面图；
图5为本发明的第二实施例的俯视平面示意图；
图6为应用本发明的第二方法的图形布局的俯视平面示意图；
图7为本发明的第三实施例的俯视平面示意图；
图8为本发明的第四实施例的俯视平面示意图；
图9为本发明的第五实施例的俯视平面示意图。
具体实施方式
下面将参考相应的附图对本发明的实施例进行详细的描述。
下面将描述根据本发明的实施例的用于说明使用通过修正在布局数据中的预-修正互连图形而获得的互连图形的掩膜的制备数据的技术。
首先，这里所用的术语只是为了更好的理解并简化描述的目的，本发明并不仅限于此。
第一层为诸如插塞层或通孔层的方形或圆形的连接层。第二层为诸如门电路层或互连层的较长的连接层。插塞层和通孔层与门电路层和互连层电连接。
第一周边区除了为整体围绕第一层的圆形区外，还可部分的围绕或接触第一层。除了可形成向内折线的直角的形状外还可形成为拱形的形状。
第二周边区可形成为对应多个角的多个分割的区域或形成为围绕多个角的一个单区。
在图4中，其示出了根据本发明的第一实施例，在修正前计算机存储布局数据。布局数据包含在第一层掩膜中的插塞12和在第二层掩膜中的互连11，其中互连11为互连层图形或其构成，而插塞12为插塞层图形或其构成。在第一步骤中，通过计算机形成与彼此平行的特定的线性边13和14分别分开距离c的区域15和16。
在第二步骤中，计算机66分别定位包含在区域15和16中的互连11的第一和第二角17和18。在第三步骤中，计算机66将形成在第一角17和第二角18之间的边作为互连11的端节点。该边是指水平边19。在第四步骤中，计算机66在第一层掩膜中建立一校正的掩膜图形，其具有与水平边19和两相邻边21和22中的一个接触的具有突出a和长度b的第一和第二附加区23和24。
长方形互连11的水平边19与相邻边21和22垂直设置。
通过共享水平线19的第一和第二短边公共线25和26、共享相邻边21和22的节点的第一和第二长边公共线27和28、平行于第一和第二短边公共线25和26并分别与其距离为a的第一和第二短边轮廓线29和31、平行于第一和第二长边公共线27和28的并分别与其距离为a的第一和第二长边轮廓线32和33、和第一和第二两组端线34、35、36和37包围第一和第二附加区23和24。
第一和第二端线34和36与水平线19垂直设置，而其他的端线35和37分别与第一和第二长边公共线27和28垂直设置。换句话说，第一和第二附加区23和24具有与第一和第二角17和18接触的用于分别围绕角的直角向内弯曲部分。
计算机66在第五步骤将第一和第二附加区23和24作为附加互连节点，并将附加互连节点加到互连11中，用于形成附加互连图形，其然后被存储在计算机66中的用于存储节点(未示出)的后-修正布局数据中。计算机66在第六步骤中通过附加互连图形形成用于描述掩膜的数据。
在示出了本发明的第二实施例的图5中，作为要被修正的互连图形的构成的互连结构包括一个互连11a和一个插塞互连11b。插塞12的方形区被包含在插塞互连11b的区域中。由于互连11a的突出小于插塞互连11b的突出长度，除了第一和第二角17a和18a外还形成第三角41。对应第一角17a的第一附加区23a和对应第二角18a的第二附加区24a以与图4中所示的第一实施例的第一到第四步骤相类似的步骤形成。
计算机66将第一和第二附加区23a和24a在第五步骤中作为附加互连节点，并将附加互连节点加到互连11b中用于形成附加互连图形，其然后被存储在计算机66中的用于存储节点(未示出)的后-修正布局数据中。计算机66在第六步骤中从附加互连图形形成用于描述掩膜的数据。
在与第一到第四步骤类似的步骤中形成对应第三角41的附加区42。在与第五和第六步骤相类似的步骤中形成用于描述对应第三角41的掩膜的数据。在此情况下，通过降低围绕三个角的三个附加图形并借助光-邻接效应，转换并形成与原始设计图形相吻合的互连11b。
由于上述的形成与平行的特定的线性边分开距离c的第一步骤是在计算机中进行的，而上述的计算机定位包含在上述区域中的互连的多个角的第二步骤仅对长方形轮廓区44中的角进行，其中用于校正光-邻接效应的长方形轮廓区44具有围绕方形插塞的突出c，因此不会对图6中所示的不具有插塞的互连的多个角43进行校正，在此情况下，可抑制掩膜数据尺寸的增大。
在示出本发明的第三实施例的图7中，通过计算机类似的形成围绕插塞12的长方形轮廓区44。在长方形轮廓区44中用于定位角17和18的步骤与上述的第二步骤类似。第三实施例与前面的实施例的不同之处在于围绕角17和18的附加区51是单个元件。
附加区51包含单短边附加区52和与短边附加区52的两边接触的长边附加区53。短边附加区52和长边附加区53具有相同的突出长度a。
计算机66在第五步骤中将当附加区51作为附加互连节点，并将附加互连节点加到互连11中用于形成附加互连图形，其然后被存储在计算机66中的用于存储节点(未示出)的后-修正布局数据中。计算机66在第六步骤中从附加互连图形形成用于描述掩膜的数据。
在示出本发明的第四实施例的图8中，其基本上与第三实施例相同，区别在于基本上与第三实施例的突出a相同的单附加区54的单长边附加区53a的突出a小于单短边附加区52a的突出b。突出a和b是根据由于光-邻接效应所造成的长度减少的程度所确定的，其中光-邻接效应受图形的密度和所分布节点间的距离的影响。
在图9中示出了作为第五实施例的用于克服由于图形的高密度所导致的问题的过程。在此实施例中，在第一实施例中所述的水平边和相邻边分别是指短边和长边。互连11的相邻长边间的距离D和互连11的相邻短边间的距离D在校正前基本上是相同的，并被设计成具有最小值。
当短边附加区52a的突出d小于长边附加区53a的突出a。相应的，在校正后相邻短边附加区间的突出S1比校正后相邻长边附加区间的突出S2宽。通过按此方式调整区域间的距离，与长边空间图形相比，可防止短边空间图形的分辨率的降低。由于附加图形的各个边的突出长度被改变，从而在不用获得附加图形的各个长度值的情况下，附加图形的统一不会增加用于校正图形的时间周期。由于上述的实施例只是对具体的实例的描述，本发明并不限于上述的实施例，对本领域中的技术人员而言所做的各种的修改和变化都在本发明的范围之内。
Claims (5)
1.一种在半导体器件生产过程中用于校正光-邻接效应的方法，其特征在于包含如下的步骤：
通过第一层掩膜的第一掩膜图形形成的一第一周边区；
在属于所述第一周边区的第二层掩膜中的第二掩膜图形中寻找出第二电连接层的至少一个角；
定位用于围绕所述角的第二周边区；及
通过将所述第二周边区加入到所述第一周边区中校正所述第一掩膜图形以在所述第一层掩膜中形成被校正的第一掩膜；
其中第一周边区为围绕所述第一电连接层的圆形区，第二周边区包含平行于第二电连接层的短边端的短边附加区和与短边端相邻的长边附加区，且短边附加区的突出(d)与长边附加区的突出(a)不同，短边附加区的突出(d)小于长边附加区的突出(a)。
2.根据权利要求1所述的用于校正光-邻接效应的方法，其特征在于所述第一电连接层为插塞层，而所述第二电连接层为互连层。
3.根据权利要求1所述的用于校正光-邻接效应的方法，其特征在于所述第一电连接层为插塞层，而所述第二电连接层为门电路层。
4.根据权利要求1所述的用于校正光-邻接效应的方法，其特征在于当在所述第二电连接层的端部存在多个角时，第二周边区被形成为对应各个角的多个区域。
5.根据权利要求1所述的用于校正光-邻接效应的方法，其特征在于当在所述第二电连接层的端部存在多个角时，第二周边区被形成为用于围绕多个角的单个区域。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32808098A JP3241010B2 (ja) | 1998-11-18 | 1998-11-18 | 半導体製造プロセスの光近接効果補正方法 |
| JP328080/1998 | 1998-11-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1254180A CN1254180A (zh) | 2000-05-24 |
| CN1130755C true CN1130755C (zh) | 2003-12-10 |
Family
ID=18206299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN99123947A Expired - Fee Related CN1130755C (zh) | 1998-11-18 | 1999-11-18 | 在生产半导体器件期间用于校正光－邻接效应的方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6174633B1 (zh) |
| JP (1) | JP3241010B2 (zh) |
| KR (1) | KR100359461B1 (zh) |
| CN (1) | CN1130755C (zh) |
| GB (1) | GB2344436B (zh) |
| TW (1) | TW463233B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6467076B1 (en) | 1999-04-30 | 2002-10-15 | Nicolas Bailey Cobb | Method and apparatus for submicron IC design |
| US6584609B1 (en) | 2000-02-28 | 2003-06-24 | Numerical Technologies, Inc. | Method and apparatus for mixed-mode optical proximity correction |
| US6670081B2 (en) | 2000-06-13 | 2003-12-30 | Asml Masktools Netherlands B.V. | Optical proximity correction method utilizing serifs having variable dimensions |
| US6523162B1 (en) | 2000-08-02 | 2003-02-18 | Numerical Technologies, Inc. | General purpose shape-based layout processing scheme for IC layout modifications |
| US6557162B1 (en) * | 2000-09-29 | 2003-04-29 | Numerical Technologies, Inc. | Method for high yield reticle formation |
| US7159197B2 (en) | 2001-12-31 | 2007-01-02 | Synopsys, Inc. | Shape-based geometry engine to perform smoothing and other layout beautification operations |
| US7172838B2 (en) | 2002-09-27 | 2007-02-06 | Wilhelm Maurer | Chromeless phase mask layout generation |
| JP4335563B2 (ja) * | 2003-03-31 | 2009-09-30 | Ｎｅｃエレクトロニクス株式会社 | マスクパターン検証方法、マスクパターン検証用プログラム、及びマスク製造方法 |
| TWI327685B (en) | 2004-04-09 | 2010-07-21 | Asml Masktools Bv | Optical proximity correction using chamfers and rounding at corners |
| WO2005109256A2 (en) * | 2004-05-01 | 2005-11-17 | Cadence Design Systems, Inc. | Methos and apparatus for designing integrated circuit layouts |
| WO2009025015A1 (ja) * | 2007-08-17 | 2009-02-26 | Fujitsu Microelectronics Limited | フォトマスクの形成方法および半導体装置の製造方法 |
| JP5606932B2 (ja) * | 2011-01-18 | 2014-10-15 | ルネサスエレクトロニクス株式会社 | マスクの製造方法ならびに光近接効果補正の補正方法および半導体装置の製造方法 |
| US8464193B1 (en) * | 2012-05-18 | 2013-06-11 | International Business Machines Corporation | Optical proximity correction (OPC) methodology employing multiple OPC programs |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2797362B2 (ja) | 1989-01-18 | 1998-09-17 | 日本電気株式会社 | 半導体装置のパターン形成方法 |
| US5208124A (en) | 1991-03-19 | 1993-05-04 | Hewlett-Packard Company | Method of making a mask for proximity effect correction in projection lithography |
| JP2616467B2 (ja) | 1994-07-05 | 1997-06-04 | 日本電気株式会社 | フォトマスクの製造方法 |
| JP3454970B2 (ja) | 1995-05-24 | 2003-10-06 | 富士通株式会社 | マスクパターン補正方法、パターン形成方法及びフォトマスク |
| US5707765A (en) | 1996-05-28 | 1998-01-13 | Microunity Systems Engineering, Inc. | Photolithography mask using serifs and method thereof |
| KR0165524B1 (ko) | 1996-07-16 | 1999-03-20 | 김광호 | 포토리소그래피 공정의 노광방법 |
| JPH1060583A (ja) | 1996-08-20 | 1998-03-03 | Hitachi Metals Ltd | 熱間の耐摩耗性に優れた鋳造工具 |
| JP3583559B2 (ja) | 1996-09-30 | 2004-11-04 | 株式会社ルネサステクノロジ | 光近接効果補正方法 |
| JPH10239826A (ja) | 1997-02-25 | 1998-09-11 | Toppan Printing Co Ltd | フォトマスクパターン設計装置およびフォトマスクパターン設計方法 |
-
1998
- 1998-11-18 JP JP32808098A patent/JP3241010B2/ja not_active Expired - Fee Related
-
1999
- 1999-11-17 KR KR1019990051101A patent/KR100359461B1/ko not_active IP Right Cessation
- 1999-11-17 US US09/441,487 patent/US6174633B1/en not_active Expired - Lifetime
- 1999-11-18 TW TW088120292A patent/TW463233B/zh not_active IP Right Cessation
- 1999-11-18 CN CN99123947A patent/CN1130755C/zh not_active Expired - Fee Related
- 1999-11-18 GB GB9927301A patent/GB2344436B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000047667A (ko) | 2000-07-25 |
| JP3241010B2 (ja) | 2001-12-25 |
| GB2344436B (en) | 2001-03-21 |
| GB9927301D0 (en) | 2000-01-12 |
| US6174633B1 (en) | 2001-01-16 |
| KR100359461B1 (ko) | 2002-11-04 |
| CN1254180A (zh) | 2000-05-24 |
| TW463233B (en) | 2001-11-11 |
| GB2344436A (en) | 2000-06-07 |
| JP2000147744A (ja) | 2000-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1130755C (zh) | 在生产半导体器件期间用于校正光－邻接效应的方法 | |
| KR101739709B1 (ko) | 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현 | |
| US8607183B2 (en) | Method of making in an integrated circuit including simplifying metal shapes | |
| JPH05120373A (ja) | 設計検証装置 | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| JP2007115959A (ja) | 冗長ビア構造を有する半導体装置 | |
| JP3420631B2 (ja) | 半導体集積回路のレイアウト・コンパクション方法 | |
| US20070044050A1 (en) | Method for searching for potential faults in a layout of an integrated circuit | |
| US6274934B1 (en) | Semiconductor device and method of manufacturing thereof | |
| CN112415864B (zh) | 一种确定opc最小分割长度的方法 | |
| JPH05243535A (ja) | 半導体集積回路及びその設計方法 | |
| JP2002289695A (ja) | 半導体集積回路のレイアウト方法 | |
| JP3068892B2 (ja) | 自動配線方法 | |
| CN112987487B (zh) | 具有不同图形密度端的图形结构的opc修正方法 | |
| CN111162081B (zh) | 一种台阶区形成方法和一种半导体器件的制造方法 | |
| CN116776813B (zh) | 集成电路制造刻蚀效应建模方法、装置、设备及存储介质 | |
| US6605397B2 (en) | Method of preparing pattern data to be used for different exposure methods | |
| JP3064925B2 (ja) | レイアウト方法 | |
| JP3184132B2 (ja) | 階層レイアウト設計手法 | |
| JPH0529459A (ja) | 端子位置決定方法 | |
| CN114692549A (zh) | 填充单元的版图设计方法 | |
| JP3130689B2 (ja) | 自動配置システム | |
| CN115688669A (zh) | 一种金属层连接通孔的版图设计方法、装置及设备 | |
| CN116305355A (zh) | 光伏组件的排布方法、装置和光伏系统 | |
| CN115755521A (zh) | 一种提高掩模图形优化收敛性方法、装置及计算机设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20031210 Termination date: 20131118 |