TW463233B - Method for correcting photo-contiguous effect during manufacture of semiconductor device - Google Patents

Method for correcting photo-contiguous effect during manufacture of semiconductor device Download PDF

Info

Publication number
TW463233B
TW463233B TW088120292A TW88120292A TW463233B TW 463233 B TW463233 B TW 463233B TW 088120292 A TW088120292 A TW 088120292A TW 88120292 A TW88120292 A TW 88120292A TW 463233 B TW463233 B TW 463233B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor device
corner
area
manufacturing process
Prior art date
Application number
TW088120292A
Other languages
English (en)
Inventor
Keiichiro Tounai
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW463233B publication Critical patent/TW463233B/zh

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

4 6323 3__ 五、發明說明(l) 〔發明背景〕 〔發明領域〕 本發明係關於一種半導體裝置製程中之光近接效應 (photo- contiguous effect)修正方法’詳細而言’係關 於一種光近接效應修正方法’用以防止節點處之圖案長度 之縮短,該節點係二層相互電連接之處。 〔相關技藝之說明〕 在具有細微圖案之半導體裝置之製造方法所使用之光 微影印刷步驟(photolithographic step)中,於曝光步驟 與轉移步驟時,由於相互近接之射線間所產生之光千涉, 光近接效應會發生,而無法實行精確的'圊案轉移。因此, 需要降低由光近接效應所產生之錯誤考量的圖案尺寸。如 JP-A-5( 1 993)-8 0 486中所描述,藉由修正光近接效應,可 降低該圖案尺寸誤差。如JP-B-26 1 6467中所描述,藉由一 計算技術,修改圖案之突出以進行修正。 當一電路圖案,例如一交互連接圖案與一閘極圖案, 之線末端連接於一連接節點例如一插塞與一介層洞時,會 發生下列問題:由於光近接效應,交互連接或閘極之線末 端之長度減少,使連接面積減縮至小於設計面積,導致連 接缺陷。 圖1顯示一種調整遮罩圖案之習知技術’用以抵銷連 接節點之線末端之縮減。 在習知技術中,於交互連接圖案中’ 一對額外圖案
五、發明說明(2) 102與103分別設置於交互連接1〇1末端之角隅部以與以, 該對額外圖案102與103具有一突出,'a "與一長度” b"。 突出"aH代表額外圖案之邊相對於交互連接之對應邊 之突出量。 由於近接效應,此等額外圖案1〇2與1〇3亦縮減,以形 成具有遵守原始設計之整個圖案的交互連接1〇1。 在如圖2所示之習知技術中’除了具有插塞與二個相 鄰的自由角隅部之連接節點丨〇4之外,額外圖案丨〇6亦設置 於具有一自由角隅部之非連接節點1〇5之每一彎曲線。此 調整或修正亦施行於需要調整之節點。不論插塞之存在,一、· 由於額外圖案之圖數目之增加,施行調整之技術顯著地增 加遮罩圖案資料之尺寸。再者,不論連接節點i 〇4之邊之 長度,皆添加具有相同突出長度之額外圖案,對於圖案之 較短邊增加調整量’使較短邊之解析度變差。 圖3顯示一修正光近接效應之習知技術,其關聯於邊 之長度。此技術附加具有彼此不同的突出"a „與,,d ”之額外 圖案107作為調整,該二突出” y與μ d”係對應於圖案1〇1之 兩邊的寬度W1與W2。雖然在此技術中較短邊之調整量不致 過度’但對於一邊所作之突出計算,卻弓丨起一問題:必須 花費一長時間以獲得此等突出。 據此’期望有一種光近接效應修正方法,其中調整量 係適當的’調整圖案所增加之時間不會如此大,且調整可 僅應用於必須的節點。
463233 五,發明說明(3) 〔發明概述〕 有鑑於此 置製程中之光 整圖案之時間 本發明之 係適當的。 本發明之 應用於必須的 本發明提 方法,包含下 ’本發明之一 近接效應修正 目的在於:提供一種半導體裝 方法’不會顯著地增加用以調 另一目的在於:提供-種方法,其中調整量 又一目的在於 節點。 供一種半導體 列步 標出 一第一階遮罩之一第一遮罩 遮罩圖案中發 二個遮罩時, 二區域,用以 藉由附加該第 一遮罩圖案於 明之光近接效 第一層施行修 時間週期之增 遮罩之一第二 當垂直觀看該 域;定位一第 一遮罩圖案, 成一修正的第 據本發 處不對 資料與 依 存在之 所需之 差。 下 及優點 :提供 裝置製 ―第一 圖案所 現一第二層之 該至少一角隅 環繞該 一區域 該第一 應修正 正,故 加。此 種方法,其中調整僅 程中之光近接效應修正 區域’該第一區域係由 具體指明,·從一第二階 至少一角隅部, 部屬於該第一區 角隅部;以及修正該第 於該第一區域上,以形 階遮罩中。 方法’既然於第一層不 可抑制修正光近接效應 外,可防止解析度變 文之說 更明顯 明將使本發明之前述與其他目的、特徵、以 〔較佳實施例之詳細說明〕
463233 -^______ 五、發明說明(4) ~ 〜 茲將參照所附圖示具體明確說明本發明。 下文中說明,依據本發明實施例之準備描繪遮罩用之 資料的技=,該遮罩使用交互連接圖案,該交互連接圖 係藉由調整在佈局資料中 > 〜 接圖案而獲得。枓中之调整則(㈣-modi f ied)交互連 •η Ϊ 5ί 5 了解起見’簡短說明此處所使用之語 詞,此2 3D闺不應僅限於此說明。 一介】形的連接層’例如-插塞層與 -交互連接層。插塞^盘人^的連接層,例如一閘極層與 交互連接層。 層^ ;1層洞層係電性連接於閘極層與 一周緣區 得部分環 外,亦得 一周緣區 域,或環 顯不本發 之佈局資 接11,其 二階遮罩 域除了 '燒且接 形成為 域得形 繞複數 明第-料。佈 係'~~交 中之_ 。在第一步騍中 與相互平行之線 第二步驟中,電 隅部1 7與1 8,該
第8頁 第 外,亦 彎曲線 第 分割區 在 調整前 交互連 位於第 分元件 其分別 在 係一完全環繞第一 觸第一層。角隅部 弧形。 成為對應於複數個 個角隅部之單一區 實施例之圖4中,_ 局資料包含位於第 互連接層囷案或其 插塞1 2,其係一插 ’藉由電腦66,形 性邊1 3與1 4相距一 腦6 6分別定位交互 交互連接係包含於 層之圓形區域 除了係内側直角 角隅部之複數個 域。 '電腦66儲存有 一階遮罩中之— 成份元件,以及 塞層圖案或其成 成區域15與16 , 距離"c"。 連接11之第~與_ 區域15與16中。 4 63 23 3 五、發明說明(5) 在第三步驟中,電腦66以第一角隅部17盥 所形成之邊作為交互連接U之終端節點:、以::巧 -階遮罩t,該修正用遮軍圖案具有用乂罩= 第一與第二額外區域23與24 ’其接 邊;,b : 鄰邊21與22中之一邊。 不旱邊W以及二相 Ϊ形連接U之標準邊19係垂直於相鄰邊21句2。 第—與第二額外區域23與24由第— 邊 線25與26,其共用標準線19之節點、第一與第二較 用線27與28,其共用相鄰邊21與22之節點、以及第; 二末端線34,35,36與37所環繞,其中第一與第二較短邊 輪廓線29與31平行於第一與第二較短邊共用線以與“且其 間之距離為,第一與第二較長邊輪廓線32與33平行於、 第一與第二較長邊共用線27與28且其間之距離為',a,i。 第與第二末端線34與36係垂直於標準線ig,且其他 末端線35與37係分別垂直於第一與第二較長邊共用線&與 28。換言之,第一與第二額外區域23與24具有直角狀向内 f曲部分’分別接觸於第一與第二角隅部丨7與丨8,以環繞 該角隅部。 、 在第五步驟中,電腦66以第一與第二額外區域23與24 作為額外交互連接節點’且附加該額外交互連接節點於交 互連接11上,以形成一額外交互連接圖案,其隨後被儲存 於電腦66内之調整後(post_modif ied)佈局資料儲存節點 C未圖示)中。在第六步驟中,電腦66使用額外交互連接圖 463233 五、發明說明(6) 案,形成描繪遮罩用之資料。 在顯示本發明第二實施例之圖5中,交互連接結構, 其為交互連接圖案之一被調整的成分元件,包含—交互連 接11a與一插塞交互連接11b ^ —插塞12之方形區域被包含 於插塞交互連接lib之區域中。既然交互連接lla之突出小 於插塞交互連接lib之突出,故除了第一與第二角隅部17a 與18a之外,更形成第三角隅部41。以相似於圖4所示第一 實施例中之第一至第四步驟之步驟,形成—對應於第一角 隅部17a之第一額外區域23a與一對應於第二角隅部18a之 第二額外區域24a。 ° 在第五步驟令,電腦66以第一與第二額外區域23&盥 作為額外交互連接節點,且附加額外交互連接於 接UbjL ’用以形成一額外交互連接圖案,其隨後 f儲存於電腦66内之調整後佈局資料儲存節點(未圖示) 中也在第六步驟中,電腦66使用額外交互連接圖案,形成 描繪遮罩用之資料。 ’、 角隅二二似於第—至第四步驟之步驟’亦形成對應於第三 $隅。P41之一額外區域42。以相似於第五與第六步驟之步 驟,亦形成描繪對應於第三角隅部41用之遮罩。於此方式 =,藉由光近接效應,使環繞三個角隅部之三個額外交互 連接區域減縮,而轉移且形成遵守原始設計之交互連接 11 b 〇 如圖6中所示,既然前述的第一步驟,其中與平行線 性邊相距一距離c”之區域形成於電腦中,以及前述的第
第10頁 463233 五、發明說明¢7) 二步驟,其中電腦定位包含於前述區域中之交互連接的複 數個角隅部,僅率行於矩形輪廓區域44中之角隅部,該矩 形輪廓區域44具有一突出H c" ’環繞方形插塞,用以修正 光近接效應’故此声正不施加於不具插塞之交互連接的複 數個角隅部Μ 3。在此方式下,可抑制遮翠資料量之增加。 在顯示本發明第三實施例之圖7中,藉由電腦6 6,以 類似的方式形成一環繞插塞12之矩形輪廓區域44。用以定 位角隅部17與18於矩形輪廓區域44中之步驟相似於前述的 第二步驟。第三實施例不同於前述實施例之處在於,環繞 角隅部1 7與1 8之額外區域5 1係單一元件。 額外區域51包括單一個較短邊額外區域5 2,以及接觸 於較短邊額外區域5 2之兩邊的二個較長邊額外區域53。較 短邊額外區域52與較長邊額外區域53具有相同的突出長度 "a"- 在第五步驟中,電腦66以單一額外區域51作為額外交 互連接節點,且附加額外交互連接節點於交互連接丨丨,用 以形成額外交互連接圖案,其隨後被儲存於電腦66内之調 整後佈局資料儲存節點中。在第六步驟中,電腦66使用額 外交互連接圖案,形成描繪遮罩用之資料。 在顯示本發明第四實施例之圖8中,除了單一額外區 域5 4之單一較長邊額外區域5 3a之突出,,a,,小於單—較短邊 額外區域52a之突出"b"外,該第四實施例實質上相同於第 二實施例’該突出"a"實質上相同於第三實施例之突出 11 a1'。突出” a"與"b"之決定係依據由於光近接效應使長度
463233 五、發明說明(8) 減縮之程度,該光近接效應係受圖案之密度與分散的節點 間之距離所影響。 ‘ 如圖9中所示之第五實施例,係用以克服高密度圓案 所引起之問題的方法。在此實施例中,第一實施例中所說 明之標準邊與相鄰邊分別被稱為較短邊與較長邊。在修正 前,交互連接11之相鄰的較長邊間之距離” Dll ’以及交>互 連接11之相鄰的較短邊間之距離” D ”係實質上相 設計成最小值。 單一較短邊額外區域52a之突出d”小 二間之突出 η M , -r ^ t 门之解析度,藉由此方式調整區域 各空r解析度變差。因為 值。需之時間週期,不需獲得額外圖案之各長度數 既然刖述實施例僅為例示,故本發明不粑# If施 例,且熟悉此項技蘢夕Z丄,不赞明不限於别述實施 換,此等修改或替換比 可輕易地完成各種修改或替 或替換白不偏離本發明之範圍。
4 63 233 圖式簡單說明 〔圖示之簡單說明〕 圖1係顯示半導體裝置製程中之習知的光近接效應修 正方法之頂面平視圖。 圖2係顯示圖案佈局之頂面平視圖,圖1之方法得應用 於該圖案佈局。 圖3係顯示半導體裝置製程中之另一習知的光近接效 應修正方法之頂面平視圖。 圖4係顯示依據本發明第一實施例之半導體裝置製程 中之光近接效應修正方法之頂面平視圖。 圖5係顯示依據本發明第二實施例之頂面平視圖。 圖6係顯示圖案佈局之頂面平視圖,第二實施例之方 法得應用於該圖案佈局。 圖7係顯示依據本發明第三實施例之頂面平視圖。 圖8係顯示依據本發明第四實施例之頂面平視圖。 圖9係顯示依據本發明第五實施例之頂面平視圖。 〔符號說明〕 11〜 交互連接 11 a〜 交互連接 lib〜 插塞交互連 12 - 插塞 15〜 區域 16 - 區域 17 - 第一角隅部
第13頁 463233 圖式簡單說明
第14頁 17a〜 第_ -角隅部 18 ~ 第 二 角 隅部 1 8a〜 第二角隅部 19 ~ 4© fe 準 邊 21〜 相 鄰 邊 22 ~ 相 鄰 邊 2 3〜 第 一 額 外區域 24〜 第 二 額 外區域 2 3a ~ 第一 -額外區域 24a ~ 第二 二額外區域 25 ~ 第 較 短邊共 用 線 26〜 第 較 短邊共 用 線 27〜 第 — 較 長邊共 用 線 2 8 ~ 第 較 長邊共 用 線 29〜 第 一 較 短邊輪 廓 線 31〜 第 二 較 短邊輪 廓 線 32 ~ 第 一 較 長邊輪 廓 線 33〜 第 二 較 長邊輪 廓 線 34 - 第 甲 末 端線 35〜 末 端 線 36〜 第 二 末 端線 37〜 末 端 線 41〜 第 三 角 隅部 42〜 額 外 區 域 463233 圖式簡單說明 43 - 角隅部 4 4〜 矩形輪廓區域 51〜 額外區域 52 ~ 較短邊額外區域 52a〜 較短邊額外區域 53〜 較長邊額外區域 5 3 a〜 較長邊額外區域 54〜 額外區域 66〜 電腦 101 - 交互連接 102〜 額外圖案 103〜 額外圖案 104〜 連接節點 105〜 非連接節點 106〜 額外圖案 107〜 額外圖案 1 第15頁

Claims (1)

  1. 463233 τ、申請專利範圍 1. 一種半導體裝置製程中之光近接效應修正方法,包含 下列步驟: 標出一第一區域,該第一區域係由一第一階遮罩之一 第一遮罩圖案所具體指明; 從一第二階遮罩之一第二遮罩圖案中發現一第二層之 至少一角隅部,當垂直觀看該二個遮罩時,該至少一角隅 部屬於該第一區域; 定位一第二區域,用以環繞該角隅部;以及 藉由附加該第二區域於該第一區域上,修正該第一遮 罩圖案,以形成一修正的第一遮罩圖案於該第一階遮罩 中 〇 2. 如申請專利範圍第1項之半導體裝置製程中之光近接效 應修正方法,其中該第一層係一第一電連接層,且該第二 層係一第二電連接層。 3. 如申請專利範圍第2項之半導體裝置製程中之光近接效 應修正方法,其中該第一電連接層係一插塞層,且該第二 電連接層係一交互連接層。 4. 如申請專利範圍第2項之半導體裝置製程中之光近接效 應修正方法,其中該第一電連接層係一插塞層,且該第二 電連接層係一閘極層。
    第16頁 dS3233
    5.如申請專利範圍第j 應修正方法,其中該第 圓形區域。 項之半導體裝置製程中之光近接效 一周緣區域係一環繞整個第一層之 6應修如正申Λ專利,圍第1項之半導體裝置製程中之光近接效 ^日#’访:其中當複數個角隅部存在於該第二層之一末 個區域r 一周緣區域係形成為對應於各個角隅部之複數 庠修α 5利紅圍第1項之半導體裝置製程中之光近接效 二二,二其中當複數個角隅部存在於該第二層之—末 星 二一周緣區域係形成為一環繞該複數個角隅部之 早一區域。 8庙彼如中請專利範園第1項之半導體裝置製程中之光近接效 二 >正=法,其中該第二周緣區域包括一較短邊額外區 二a平行於該第—層之—較短終端邊,以及—較長邊額外 A”郯近於垓較紐終端邊,且該較短邊額外區域之一突 出d不同於該較長邊額外區域之一突出π ^。 9 ’如申明專利範圍第8項之半導體裝置製程中之光近接效 應修正方法’其中該突出,,d”小於該突出” a"。 10·如申請專利範圍第9項之半導體裝置製程中之光近接
    第17頁 4 63 233
    第18頁
TW088120292A 1998-11-18 1999-11-18 Method for correcting photo-contiguous effect during manufacture of semiconductor device TW463233B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32808098A JP3241010B2 (ja) 1998-11-18 1998-11-18 半導体製造プロセスの光近接効果補正方法

Publications (1)

Publication Number Publication Date
TW463233B true TW463233B (en) 2001-11-11

Family

ID=18206299

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088120292A TW463233B (en) 1998-11-18 1999-11-18 Method for correcting photo-contiguous effect during manufacture of semiconductor device

Country Status (6)

Country Link
US (1) US6174633B1 (zh)
JP (1) JP3241010B2 (zh)
KR (1) KR100359461B1 (zh)
CN (1) CN1130755C (zh)
GB (1) GB2344436B (zh)
TW (1) TW463233B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6467076B1 (en) 1999-04-30 2002-10-15 Nicolas Bailey Cobb Method and apparatus for submicron IC design
US6584609B1 (en) 2000-02-28 2003-06-24 Numerical Technologies, Inc. Method and apparatus for mixed-mode optical proximity correction
US6670081B2 (en) 2000-06-13 2003-12-30 Asml Masktools Netherlands B.V. Optical proximity correction method utilizing serifs having variable dimensions
US6523162B1 (en) 2000-08-02 2003-02-18 Numerical Technologies, Inc. General purpose shape-based layout processing scheme for IC layout modifications
US6557162B1 (en) * 2000-09-29 2003-04-29 Numerical Technologies, Inc. Method for high yield reticle formation
US7159197B2 (en) 2001-12-31 2007-01-02 Synopsys, Inc. Shape-based geometry engine to perform smoothing and other layout beautification operations
US7172838B2 (en) 2002-09-27 2007-02-06 Wilhelm Maurer Chromeless phase mask layout generation
JP4335563B2 (ja) * 2003-03-31 2009-09-30 Necエレクトロニクス株式会社 マスクパターン検証方法、マスクパターン検証用プログラム、及びマスク製造方法
TWI327685B (en) 2004-04-09 2010-07-21 Asml Masktools Bv Optical proximity correction using chamfers and rounding at corners
WO2005109256A2 (en) * 2004-05-01 2005-11-17 Cadence Design Systems, Inc. Methos and apparatus for designing integrated circuit layouts
WO2009025015A1 (ja) * 2007-08-17 2009-02-26 Fujitsu Microelectronics Limited フォトマスクの形成方法および半導体装置の製造方法
JP5606932B2 (ja) * 2011-01-18 2014-10-15 ルネサスエレクトロニクス株式会社 マスクの製造方法ならびに光近接効果補正の補正方法および半導体装置の製造方法
US8464193B1 (en) * 2012-05-18 2013-06-11 International Business Machines Corporation Optical proximity correction (OPC) methodology employing multiple OPC programs

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2797362B2 (ja) 1989-01-18 1998-09-17 日本電気株式会社 半導体装置のパターン形成方法
US5208124A (en) 1991-03-19 1993-05-04 Hewlett-Packard Company Method of making a mask for proximity effect correction in projection lithography
JP2616467B2 (ja) 1994-07-05 1997-06-04 日本電気株式会社 フォトマスクの製造方法
JP3454970B2 (ja) 1995-05-24 2003-10-06 富士通株式会社 マスクパターン補正方法、パターン形成方法及びフォトマスク
US5707765A (en) 1996-05-28 1998-01-13 Microunity Systems Engineering, Inc. Photolithography mask using serifs and method thereof
KR0165524B1 (ko) 1996-07-16 1999-03-20 김광호 포토리소그래피 공정의 노광방법
JPH1060583A (ja) 1996-08-20 1998-03-03 Hitachi Metals Ltd 熱間の耐摩耗性に優れた鋳造工具
JP3583559B2 (ja) 1996-09-30 2004-11-04 株式会社ルネサステクノロジ 光近接効果補正方法
JPH10239826A (ja) 1997-02-25 1998-09-11 Toppan Printing Co Ltd フォトマスクパターン設計装置およびフォトマスクパターン設計方法

Also Published As

Publication number Publication date
KR20000047667A (ko) 2000-07-25
JP3241010B2 (ja) 2001-12-25
GB2344436B (en) 2001-03-21
CN1130755C (zh) 2003-12-10
GB9927301D0 (en) 2000-01-12
US6174633B1 (en) 2001-01-16
KR100359461B1 (ko) 2002-11-04
CN1254180A (zh) 2000-05-24
GB2344436A (en) 2000-06-07
JP2000147744A (ja) 2000-05-26

Similar Documents

Publication Publication Date Title
TW463233B (en) Method for correcting photo-contiguous effect during manufacture of semiconductor device
JP3311244B2 (ja) 基本セルライブラリ及びその形成方法
US11397842B2 (en) Method for generating layout diagram including protruding pin cell regions and semiconductor device based on same
US6753611B1 (en) Semiconductor device, designing method thereof, and recording medium storing semiconductor designing program
JP3327394B2 (ja) 光近接効果補正方法
US20220317557A1 (en) Optical proximity correction method and apparatus
US20020142597A1 (en) Mask for a photolithography process and method of fabricating the same
CN110728107A (zh) 半导体装置以及用于产生其布局图的方法和系统
JP3466852B2 (ja) 半導体装置の製造方法
US8143724B2 (en) Standard cell and semiconductor device including the same
US6638664B2 (en) Optical mask correction method
US6821683B2 (en) Method for correcting design pattern of semiconductor circuit, a photomask fabricated using the corrected design pattern data, a method for inspecting the photomask and a method for generating pattern data for inspection of photomask
US6560767B2 (en) Process for making photomask pattern data and photomask
JP3102384B2 (ja) 露光方法及び露光用マスク
JP3255476B2 (ja) 回路パターン
US6982222B2 (en) Method of generating interconnection pattern
US12100655B2 (en) Integrated circuits having signal lines formed with double patterning
US6449758B1 (en) Apparatus for and method of automatically placing and routing
KR100400967B1 (ko) 반도체 집적 회로 패턴의 설계
JP3373382B2 (ja) 半導体装置の製造方法
US6605397B2 (en) Method of preparing pattern data to be used for different exposure methods
CN115440660A (zh) 集成电路及其制造方法
JPH04155833A (ja) 素子の製造方法
JP2009271261A (ja) 回路構造とそれを定義するためのフォトマスク
TW201009491A (en) Method for compensating critical dimension variations in photomasks

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees