KR100359461B1 - 반도체 장치 제조 프로세스의 광근접 효과 보정 방법 - Google Patents
반도체 장치 제조 프로세스의 광근접 효과 보정 방법 Download PDFInfo
- Publication number
- KR100359461B1 KR100359461B1 KR1019990051101A KR19990051101A KR100359461B1 KR 100359461 B1 KR100359461 B1 KR 100359461B1 KR 1019990051101 A KR1019990051101 A KR 1019990051101A KR 19990051101 A KR19990051101 A KR 19990051101A KR 100359461 B1 KR100359461 B1 KR 100359461B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- region
- corners
- peripheral region
- additional
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 230000000694 effects Effects 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 230000003287 optical effect Effects 0.000 claims abstract description 25
- 230000002093 peripheral effect Effects 0.000 claims abstract description 17
- 238000012937 correction Methods 0.000 claims description 16
- 230000006866 deterioration Effects 0.000 abstract description 3
- 238000005389 semiconductor device fabrication Methods 0.000 abstract 1
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000013500 data storage Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
제1의 층(12)을 둘러싸는 제1의 주변 영역(44)을 지정하는 단계와; 상기 제1의 주변 영역(44)에 속하는 제2의 층(11)의 적어도 하나의 코너(17, 18)를 설정하는 단계와; 상기 코너(17, 18)를 둘러싸는 제1의 추가 영역(23)과 제2의 추가 영역으로 형성된 제2의 주변 영역을 형성하는 단계; 및 상기 제2의 주변 영역을 상기 제1의 층(12)에 부가하는 단계를 포함하는 반도체 장치 제조 중의 광근접 효과를 보정하기 위한 방법이 개시된다. 상기 방법은 광근접 효과를 보정하기 위한 시간 주기 및 데이터의 증가를 억제할 뿐만 아니라 해상도의 악화를 방지할 수 있다.
Description
(a) 발명의 분야
본 발명은 반도체 장치의 제조 중의 광근접 효과(photo-contiguous effect)를 보정하기 위한 방법에 관한 것으로, 특히, 두 개의 층이 전기적으로 접속되는 노드에서 패턴 길이의 감소를 방지하는 광근접 효과를 보정하기 위한 방법에 관한 것이다.
(b) 관련 기술의 설명
미세화된 패턴을 구비하는 반도체 장치를 제조하기 위한 프로세스에서 사용되는 포토리소그래픽 단계에서, 노광 단계와 전사(transfer) 단계 동안 서로 근접하는 광사이에서 생성되는 광 간섭으로 인해 패턴의 정확한 전사를 수행하지 못하는 광근접 효과가 발생할 수도 있다. 이러한 광근접 효과에 의해 생성되는 패턴 크기에 관한 에러를 감소시킬 필요가 있다. 패턴 크기 에러는 JP-A-5(1993)-80486에서 상술되는 바와 같이 광근접 효과를 보정함으로써 감소될 수 있다. 상기 보정은 JP-B-2616467에서 상술된 바와 같은 계산 기술에 의해 보정 대상 패턴의선폭(projection)을 수정함으로써 수행된다.
배선 패턴 및 게이트 패턴과 같은 회로 패턴의 라인 단부(line end)가 플러그 및 비어 홀과 같은 접속 홀에 연결될 때, 게이트 또는 배선의 라인 단부가 광근접 효과로 인해 길이가 감소되어 접속 면적을 설계 면적보다 감소시켜, 접속 결함을 유발시키는 문제점이 발생한다.
접속 노드의 라인 단부의 감소를 상쇄하기 위한 마스크 패턴을 수정하는 종래의 기술은 도 1에 도시된다.
종래의 기술에 있어서, "a"의 선폭과 "b"의 길이를 갖는 한 쌍의 부가적인 패턴(102 및 103)이 배선 패턴의 배선(101)의 단부의 각 코너(C1 및 C2)에 제공된다.
선폭(a)은 배선의 대응하는 변(side)에 대한 부가적인 패턴의 변의 선폭의 양을 의미한다.
이러한 부가적인 패턴(102 및 103)은 근접 효과로 인해 또한 감소되어 원래의 설계에 일치하는 전체적인 형상을 갖는 배선(101)을 달성하게 된다.
도 2에 도시된 종래의 기술에 있어서, 플러그와 두 개의 인접한 자유 코너를 갖는 접속 노드(104)에 부가해서, 하나의 자유 코너를 갖는 비접속 노드(105)의 각각의 만곡부(bent)에도 부가적인 패턴(106)이 제공된다. 이러한 수정 또는 보정은 수정이 불필요한 노드에도 수행된다. 플러그의 존재에 무관하게 수정을 수행하는 기술은 부가적인 패턴의 도면의 수의 증가로 인해 마스크 패턴 데이터의 크기를 상당히 증가시킨다. 또한, 동일한 길이의 선폭을 갖는 부가적인 패턴이 접속노드(104)의 변의 길이에 무관하게 부가되어, 패턴의 짧은 변에 대한 수정의 양을 증가시켜 짧은 변에서의 해상도를 악화시킨다.
도 3은 변의 길이와 관련해서 광근접 효과를 보정하는 공지의 기술을 도시한다. 상기 기술은 보정 대상 패턴(101)의 양변의 폭(W1 및 W2)에 대응하여 서로 상이한 선폭(a 및 d)을 갖는 부가적인 패턴(107)을 부가한다. 짧은 변에서의 수정의 양이 상기 기술에서 과도하지는 않지만, 양변에 대한 선폭의 계산은 선폭을 얻기 위해 긴 시간 주기가 필요하다는 문제점을 유발시킨다.
따라서, 광근접 효과를 보정하기 위한 방법은 수정의 양이 적절하고, 패턴을 수정하기 위한 시간 주기의 증가가 그렇게 크지 않으며, 요구되어지는 노드에 대해서만 수정이 적용될 수 있는 경우에 요망된다.
상기의 관점에서, 본 발명의 목적은 반도체 장치의 제조 중의 광근접 효과를 보정하기 위한 방법을 제공하는 것으로, 상기 방법은 패턴을 수정하기 위한 시간의 주기를 크게 증가시키지 않는다.
본 발명의 다른 목적은 수정의 양이 적절한 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 요구되어지는 노드에 대해서만 수정이 적용되는 방법을 제공하는 것이다.
본 발명은 반도체 장치를 제조하는 동안 광근접 효과를 보정하기 위한 방법을 제공하는데, 제1의 레벨 마스크의 제1의 마스크 패턴에 의해 특정되고 제1의 층(12)을 둘러싸는 제1의 영역을 지정하는 단계와; 상기 제1의 영역에 속하는 제2의 레벨 마스크의 제2의 마스크 패턴으로부터 상기 두 마스크에 수직하게 관측되는 적어도 하나의 코너를 발견하기 위한 단계와; 상기 코너를 둘러싸기 위한 제2의 영역을 설정하는 단계; 및 상기 제2의 영역을 상기 제1의 영역에 부가하여 상기 제1의 레벨 마스크 내에 보정된 제1의 마스크 패턴을 형성하는 단계를 포함한다.
본 발명의 광근접 효과를 보정하기 위한 방법에 따르면, 제1의 층이 존재하지 않는 곳에서 제2의 층에 대한 어떠한 보정도 수행되지 않기 때문에, 광근접 효과를 보정하기 위한 시간 주기와 데이터의 증가는 억제될 수 있다. 또한, 해상도의 악화가 방지될 수 있다.
본 발명의 상기 및 다른 목적, 특징 및 이점은 하기의 설명으로부터 더욱 명백해질 것이다.
도 1은 반도체 장치의 제조 중의 광근접 효과를 보정하기 위한 종래의 방법을 도시하는 개략적인 평면도.
도 2는 도 1의 방법이 적용될 수 있는 패턴의 레이아웃을 도시하는 개략적인 평면도.
도 3은 광근접 효과를 보정하기 위한 종래의 다른 방법을 도시하는 개략적인 평면도.
도 4는 본 발명의 제1의 실시예에 따른 반도체 장치의 제조 중의 광근접 효과를 보정하기 위한 방법을 도시하는 개략적인 평면도.
도 5는 본 발명의 제2의 실시예를 도시하는 개략적인 평면도.
도 6은 본 발명의 제2의 실시예가 적용될 수 있는 패턴의 레이아웃을 도시하는 개략적인 평면도.
도 7은 본 발명의 제3의 실시예를 도시하는 평면도.
도 8은 본 발명의 제4의 실시예를 도시하는 평면도.
도 9는 본 발명의 제5의 실시예를 도시하는 평면도.
♠도면의 주요 부부에 대한 부호의 설명♠
11 : 배선층(제2의 층) 12 : 플러그층(제1의 층)
17, 18 : 코너 23, 24 : 제2의 주변 영역
44 : 제1의 주변 영역 66 : 컴퓨터
이제, 첨부된 도면을 참조하여 본 발명이 상세히 설명될 것이다.
본 발명의 실시예에 따른 레이아웃 데이터에서 전수정된(pre-modified) 배선 패턴을 수정함으로써 얻어지는 배선 패턴을 활용하여 마스크를 묘사하기 위한 데이터 작성 기술이 설명될 것이다.
먼저, 본원에서 사용된 용어는 명백한 이해를 위해서 간략히 설명되지만 그에 제한되는 것은 아니다.
제1의 층은 플러그 층 또는 비어 홀 층과 같은 정방형 또는 원형 접속층이다. 제2의 층은 게이트 층 또는 배선 층과 같은 긴 접속 층이다. 상기 플러그 층과 비어 홀 층은 게이트 층과 배선 층에 전기적으로 접속된다.
제1의 주변 영역(peripheral region)은 제1의 층을 완전히 둘러싸고 있는 원형 영역에 부가해서 제1의 층과 접촉하여 부분적으로 둘러싸고 있다. 코너는 직각으로 내부로 향해 굽은 라인에 부가해서 호 모양으로 형성될 것이다.
제2의 주변 영역은 다수의 코너에 대응하는 다수의 분할된 영역 또는 다수의 코너를 둘러싸고 있는 단일 영역으로서 형성될 것이다.
본 발명의 제1의 실시예를 도시하는 도 4에서, 컴퓨터(66)는 수정 전의 레이아웃 데이터를 저장한다. 상기 레이아웃 데이터는 배선 층 패턴 또는 그 성분인 제1의 레벨 마스크 내의 배선(11)과 플러그 층 패턴 또는 그 성분인 제2의 레벨 마스크 내의 플러그(12)를 포함한다. 제1의 단계에서, 서로 평행한 특정된 선형 변(linear sides; 13 및 14)으로부터 각각 간격(c) 만큼 떨어진 영역(15 및 16)은 컴퓨터(66)에 의해 형성된다.
상기 컴퓨터(66)는 각각 영역(15 및 16)에 포함된 배선(11)의 제1 및 제2의 코너(17, 18)를 제2의 단계에서 설정한다. 컴퓨터(66)는 제3의 단계에서 제1의 코너(17) 및 제2의 코너(18) 사이에 형성된 변을 배선(11)의 종단 노드(terminal node)로 간주한다. 상기 측면은 기준 변(19)으로서 언급된다. 컴퓨터(66)는 상기 기준 변(19) 및 두 개의 인접한 변(21 및 22)과 접촉하여 "a"의 선폭과 "b"의 길이를 갖는 제1 및 제2의 부가 영역(23 및 24)을 구비하는 보정된 패턴을 상기 제1의 레벨 마스크 내에 제4의 단계에서 설정한다.
직사각형 배선(11)의 기준 변(19)은 인접한 변(21 및 22)에 수직으로 배치된다.
제1 및 제2의 부가 영역(23 및 24)은 기준 라인(19)의 노드를 공유하는 제1 및 제2의 짧은 변 공통 라인(25)과, 인접한 변(21 및 22)의 노드를 공유하는 제1 및 제2의 긴 변 공통 라인(27 및 28)과, 상기 제1 및 제2의 긴 변 공통 라인(25 및 26)과 간격(a)만큼 떨어져 평행한 제1 및 제2의 짧은 변 윤곽선(contour lines)(29 및 31)과, 상기 제1 및 제2의 긴 변 공통 라인(27 및 28)과 간격(a)만큼 떨어져 평행한 제1 및 제2의 긴 변 윤곽선(32 및 33), 및 제1 및 제2의 양단 라인(both end line)(34, 35, 36 및 37)에 의해 둘러싸인다.
제1 및 제2의 단부 라인(end line)(34 및 36)은 기준 라인(19)에 수직하게 배치되고, 나머지 단부 라인(35 및 37)은 각각 제1 및 제2의 긴 변 공통 라인(27 및 28)에 수직하게 배치된다. 다시 말하면, 제1 및 제2의 부가 영역(23 및 24) 각각은 코너를 둘러싸기 위한 제1 및 제2의 코너(17, 18)와 접촉하는 직각의 내부적으로 굽은 부분을 구비한다.
컴퓨터(66)는 제5의 단계에서 상기 제1 및 제2의 부가 영역(23 및 24)을 부가적인 배선 노드로서 간주하고, 컴퓨터(66)의 후수정된(post-modified) 레이아웃 데이터 저장 노드(도시되지 않음)에 저장되는 부가적인 배선 패턴을 형성하기 위해 상기 부가적인 배선 노드를 배선(11)에 부가한다. 컴퓨터(66)는 제6의 단계에서 부가적인 배선 패턴으로부터 마스크를 묘사하기 위한 데이터를 형성한다.
본 발명의 제2의 실시예를 도시하는 도 5에서, 수정될 배선 패턴의 성분인 배선 구조는 배선(11a)과 플러그 배선(11b)을 포함한다. 플러그(12)의 장방형 영역은 플러그 배선(11b)의 영역에 포함된다. 배선(11a)의 선폭이 플러그 배선(11b)의 선폭보다 작기 때문에, 제3의 코너(41)가 제1 및 제2의 코너(17a 및 18a)에 부가하여 형성된다. 제1의 코너(17a)에 대응하는 제1의 부가 영역(23a)과 제2의 코너(18a)에 대응하는 제2의 부가 영역(24a)은 도 4에 도시된 제1의 실시예의 제1 내지 제4 단계와 유사한 단계에서 형성된다.
컴퓨터(66)는 제5의 단계에서 제1 및 제2의 부가 영역(23a 및 24a)을 부가적인 배선 노드로 간주하고, 컴퓨터(66)의 후수정된 레이아웃 데이터 저장 노드(도시되지 않음)를 형성하기 위해 부가적인 배선 노드를 배선(11b)에 부가한다. 컴퓨터(66)는 제6의 단계에서 부가적인 배선 패턴으로부터 마스크를 묘사하기 위한 데이터를 형성한다.
제3의 코너(41)에 대응하는 부가 영역(42)도 제1의 단계 내지 제4의 단계와 유사한 단계에서 또한 형성된다. 제3의 코너(41)에 대응하는 마스크를 묘사하기 위한 데이터도 또한 제5의 단계 및 제6의 단계와 유사한 단계에서 형성된다. 이러한 방식으로, 원래 설계에 일치하는 배선(11b)이 광근접 효과에 의해 세 개의 코너를 둘러싸는 부가적인 배선 영역의 감소에 의해 전사되고 형성된다.
특정 선형 변에서 간격(c) 만큼 평행하게 떨어진 영역이 컴퓨터에서 형성되는 상기 상술된 제1의 단계와, 상기 영역에 포함된 배선의 다수의 코너를 컴퓨터가 설정하는 상기 상술된 제2의 단계가 광근접 효과를 보정하기 위한 정방형 플러그를 둘러싸는 선폭(c)을 갖는 직사각형의 윤곽선 영역(44) 내의 코너에 대해서만 수행되기 때문에, 도 6에 도시된 바와 같이 플러그를 갖지 않는 배선의 다수의 코너(43)에 대해서 보정이 수행되지 않는다. 이러한 방식으로, 마스크 데이터 크기의 증가는 억제될 수 있다.
본 발명의 제3의 실시예를 도시하는 도 7에서, 플러그(12)를 둘러싸는 직사각형의 윤곽선 영역(44)은 컴퓨터(66)에 의해 유사하게 형성된다. 직사각형의 윤곽선 영역(44) 내에 코너(17, 18)를 설정하기 위한 단계는 상기 제2의 단계와 유사하다. 제3의 실시예는 코너(17, 18)를 둘러싸는 부가 영역(51)이 단일의 요소라는 점에서 앞의 실시예와 상이하다.
부가 영역(51)은 단일의 짧은 변 부가 영역(52)과 상기 짧은 변 부가 영역(52)의 양변과 접촉하는 긴 변 부가 영역(53)을 포함한다. 짧은 변 부가 영역(52)과 긴 변 부가 영역(53)은 동일한 길이의 선폭(a)을 갖는다.
컴퓨터(66)는 제5의 단계에서 단일의 부가 영역(51)을 부가 배선 노드로 간주하고, 컴퓨터(66)의 후수정된 레이아웃 데이터 저장 노드에 저장되는 부가적인 배선 패턴을 형성하기 위해 배선(11)에 부가적인 배선 노드를 부가한다. 컴퓨터(66)는 제6의 단계에서 부가적인 배선 패턴으로부터 마스크를 묘사하기 위한 데이터를 형성한다.
제3의 실시예의 선폭(a)과 실질적으로 동일한, 단일 부가 영역(54)의 단일의 긴 변 부가 영역(53a)의 선폭(a)이 단일의 짧은 변 부가 영역(52a)의 선폭(b)보다 더 작다는 점을 제외하면 제3의 실시예와 실질적으로 동일한 본 발명의 제4의 실시예가 도 8에 도시된다. 선폭(a 및 b)은 패턴의 밀도와 흩어진 노드 사이의 간격에 의해 영향을 받는 광근접 효과에 의한 길이의 감소도에 따라 결정된다.
패턴의 고밀도로부터 유발되는 문제점을 극복하기 위한 프로세스는 제5의 실시예로서 도 9에 도시된다. 이 실시예에 있어서, 제1의 실시예에서 상술된 인접한 변과 기준 변은 각각 긴 변과 짧은 변으로 언급된다. 배선(11)의 인접한 긴 변 사이의 간격(D)과 보정 전의 배선(11)의 인접한 짧은 변 사이의 간격(D)은 실질적으로 동일하며, 최소값을 갖도록 설계된다.
단일의 짧은 변 부가 영역(52a)의 선폭(d)은 긴 변 부가 영역(53a)의 선폭(a)보다 더 작다. 따라서, 보정 후의 인접한 짧은 변 부가 영역 사이의 선폭(S1)은 수정 후의 인접한 긴 변 부가 영역 사이의 선폭(S2)보다 더 넓다. 이러한 방식으로 영역 사이의 간격을 조정함으로써, 긴 변 공간의 해상도와 비교해서 패턴의 짧은 변 공간의 해상도의 악화가 방지될 수 있다. 부가 영역의 단일화는 부가적인 패턴의 각 변의 선폭이 변경되기 때문에 부가적인 패턴의 각각의 길이 값을 얻지 않고서도 패턴을 보정하기 위한 시간 주기를 증가시키지 않는다.
상기 실시예가 예시로서만 상술되었기 때문에, 본 발명은 상기 실시예에 제한되지 않으며 여러 수정예 또는 변형예가 본 발명의 영역을 벗어나지 않으면서 종래 기술에서 능숙한 자에 의해 상기 실시예로부터 쉽게 행해질 수 있다.
Claims (10)
- 반도체 장치 제조 중의 광근접 효과를 보정하기 위한 방법에 있어서,제1의 레벨 마스크의 제1의 마스크 패턴에 의해 특정되고 제1의 층(12)을 둘러싸고 접하는 제1의 주변 영역(44)을 지정하는 단계와;상기 제1의 주변 영역(44)에 속하는 제2의 레벨 마스크의 제2의 마스크 패턴으로부터 상기 두 마스크에 수직하게 관측되는 제2의 층(11)의 적어도 하나의 코너(17, 18)를 발견하는 단계와;상기 코너(17, 18)를 둘러싸는 제1의 부가 영역(23) 및 제2의 부가 영역(24)으로 형성된 제2의 주변 영역을 설정하는 단계; 및상기 제2의 주변 영역을 상기 제2의 층(11)에 부가함으르써 상기 제2의 마스크 패턴을 보정하여 상기 제2의 레벨 마스크 내에 보정된 제2의 마스크 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 광근접 효과 보정 방법.
- 제1항에 있어서,상기 제1의 층(12)은 제1의 전기적 접속층이고, 상기 제2의 층(11)은 제2의 전기적 접속층인 것을 특징으로 하는 광근접 효과 보정 방법.
- 제2항에 있어서,상기 제1의 전기적 접속층은 플러그 층이고, 상기 제2의 전기적 접속층은 배선층(interconnect layer)인 것을 특징으로 하는 광근접 효과 보정 방법.
- 제2항에 있어서,상기 제1의 전기적 접속층은 플러그 층이고, 상기 제2의 전기적 접속층은 게이트 층인 것을 특징으로 하는 광근접 효과 보정 방법.
- 제1항에 있어서,상기 제1의 주변 영역(44)은 상기 제1의 층(12)을 전부 둘러싸는 원형 영역인 것을 특징으로 하는 광근접 효과 보정 방법.
- 제1항에 있어서,다수의 코너(17, 18)가 상기 제2의 층(11)의 단부에 존재하는 경우, 상기 제2의 주변 영역은 각각의 코너(17, 18)에 대응하는 다수의 영역으로 형성되는 것을 특징으로 하는 광근접 효과 보정 방법.
- 제1항에 있어서,다수의 코너(17, 18)가 상기 제2의 층(11)의 단부에 존재하는 경우, 상기 제2의 주변 영역은 상기 다수의 코너(17, 18)를 둘러싸는 단일 영역으로 형성되는 것을 특징으로 하는 광근접 효과 보정 방법.
- 제1항에 있어서,상기 제2의 주변 영역은 상기 제2의 층(11)의 짧은 종단변에 평행한 짧은 변 부가 영역(52)과 상기 짧은 종단변에 인접한 긴 변 부가 영역(53)을 포함하고, 상기 짧은 변 부가 영역(52)의 선폭(d)은 상기 긴 변 부가 영역(53)의 선폭(a)과 상이한 것을 특징으로 하는 광근접 효과 보정 방법.
- 제 8항에 있어서,상기 선폭(d)은 상기 선폭(a)보다 작은 것을 특징으로 하는 광근접 효과 보정 방법.
- 제 9항에 있어서,다수의 코너(17, 18)가 상기 제2의 층(11)의 단부에 존재하는 경우, 상기 제2의 주변 영역은 상기 다수의 코너(17, 18)를 둘러싸는 단일 영역으로 형성되는 것을 특징으로 하는 광근접 효과 보정 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32808098A JP3241010B2 (ja) | 1998-11-18 | 1998-11-18 | 半導体製造プロセスの光近接効果補正方法 |
| JPJP-P-1998-00328080 | 1998-11-18 | ||
| JP??10?????3280 | 1998-11-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000047667A KR20000047667A (ko) | 2000-07-25 |
| KR100359461B1 true KR100359461B1 (ko) | 2002-11-04 |
Family
ID=18206299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990051101A KR100359461B1 (ko) | 1998-11-18 | 1999-11-17 | 반도체 장치 제조 프로세스의 광근접 효과 보정 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6174633B1 (ko) |
| JP (1) | JP3241010B2 (ko) |
| KR (1) | KR100359461B1 (ko) |
| CN (1) | CN1130755C (ko) |
| GB (1) | GB2344436B (ko) |
| TW (1) | TW463233B (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6467076B1 (en) | 1999-04-30 | 2002-10-15 | Nicolas Bailey Cobb | Method and apparatus for submicron IC design |
| US6584609B1 (en) | 2000-02-28 | 2003-06-24 | Numerical Technologies, Inc. | Method and apparatus for mixed-mode optical proximity correction |
| KR100428884B1 (ko) * | 2000-06-13 | 2004-04-28 | 에이에스엠엘 마스크툴즈 비.브이. | 가변치수를 갖는 세리프를 이용하는 광근접 보정방법 |
| US6523162B1 (en) | 2000-08-02 | 2003-02-18 | Numerical Technologies, Inc. | General purpose shape-based layout processing scheme for IC layout modifications |
| US6557162B1 (en) * | 2000-09-29 | 2003-04-29 | Numerical Technologies, Inc. | Method for high yield reticle formation |
| US7159197B2 (en) | 2001-12-31 | 2007-01-02 | Synopsys, Inc. | Shape-based geometry engine to perform smoothing and other layout beautification operations |
| US7172838B2 (en) | 2002-09-27 | 2007-02-06 | Wilhelm Maurer | Chromeless phase mask layout generation |
| JP4335563B2 (ja) * | 2003-03-31 | 2009-09-30 | Ｎｅｃエレクトロニクス株式会社 | マスクパターン検証方法、マスクパターン検証用プログラム、及びマスク製造方法 |
| US7355681B2 (en) | 2004-04-09 | 2008-04-08 | Asml Masktools B.V. | Optical proximity correction using chamfers and rounding at corners |
| JP2007535715A (ja) * | 2004-05-01 | 2007-12-06 | ケイデンス デザイン システムズ インコーポレイテッド | 集積回路レイアウトを設計する方法及び機器 |
| JP5187309B2 (ja) * | 2007-08-17 | 2013-04-24 | 富士通セミコンダクター株式会社 | フォトマスクの形成方法および半導体装置の製造方法 |
| JP5606932B2 (ja) * | 2011-01-18 | 2014-10-15 | ルネサスエレクトロニクス株式会社 | マスクの製造方法ならびに光近接効果補正の補正方法および半導体装置の製造方法 |
| US8464193B1 (en) * | 2012-05-18 | 2013-06-11 | International Business Machines Corporation | Optical proximity correction (OPC) methodology employing multiple OPC programs |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2797362B2 (ja) | 1989-01-18 | 1998-09-17 | 日本電気株式会社 | 半導体装置のパターン形成方法 |
| US5208124A (en) | 1991-03-19 | 1993-05-04 | Hewlett-Packard Company | Method of making a mask for proximity effect correction in projection lithography |
| JP2616467B2 (ja) | 1994-07-05 | 1997-06-04 | 日本電気株式会社 | フォトマスクの製造方法 |
| JP3454970B2 (ja) | 1995-05-24 | 2003-10-06 | 富士通株式会社 | マスクパターン補正方法、パターン形成方法及びフォトマスク |
| US5707765A (en) | 1996-05-28 | 1998-01-13 | Microunity Systems Engineering, Inc. | Photolithography mask using serifs and method thereof |
| KR0165524B1 (ko) | 1996-07-16 | 1999-03-20 | 김광호 | 포토리소그래피 공정의 노광방법 |
| JPH1060583A (ja) | 1996-08-20 | 1998-03-03 | Hitachi Metals Ltd | 熱間の耐摩耗性に優れた鋳造工具 |
| JP3583559B2 (ja) | 1996-09-30 | 2004-11-04 | 株式会社ルネサステクノロジ | 光近接効果補正方法 |
| JPH10239826A (ja) | 1997-02-25 | 1998-09-11 | Toppan Printing Co Ltd | フォトマスクパターン設計装置およびフォトマスクパターン設計方法 |
-
1998
- 1998-11-18 JP JP32808098A patent/JP3241010B2/ja not_active Expired - Fee Related
-
1999
- 1999-11-17 KR KR1019990051101A patent/KR100359461B1/ko not_active IP Right Cessation
- 1999-11-17 US US09/441,487 patent/US6174633B1/en not_active Expired - Lifetime
- 1999-11-18 GB GB9927301A patent/GB2344436B/en not_active Expired - Fee Related
- 1999-11-18 CN CN99123947A patent/CN1130755C/zh not_active Expired - Fee Related
- 1999-11-18 TW TW088120292A patent/TW463233B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP3241010B2 (ja) | 2001-12-25 |
| GB9927301D0 (en) | 2000-01-12 |
| CN1130755C (zh) | 2003-12-10 |
| KR20000047667A (ko) | 2000-07-25 |
| GB2344436A (en) | 2000-06-07 |
| JP2000147744A (ja) | 2000-05-26 |
| CN1254180A (zh) | 2000-05-24 |
| TW463233B (en) | 2001-11-11 |
| US6174633B1 (en) | 2001-01-16 |
| GB2344436B (en) | 2001-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100284104B1 (ko) | 반도체장치및그제조방법,로직셀라이브러리및그제조방법,반도체집적회로및폴리데이터 | |
| KR100359461B1 (ko) | 반도체 장치 제조 프로세스의 광근접 효과 보정 방법 | |
| KR100309301B1 (ko) | 노광 패턴 마스크 및 그 제조 방법 | |
| JP3327394B2 (ja) | 光近接効果補正方法 | |
| US10670958B2 (en) | Method for forming a layout pattern | |
| JP2011238746A (ja) | 半導体装置及びそのレイアウト作成方法 | |
| US20040073885A1 (en) | Mask pattern correction apparatus, mask pattern correction method, mask manufacturing method, and semiconductor device manufacturing method | |
| KR100502797B1 (ko) | 액정 표시 장치 및 그의 제조 방법 | |
| JP2002341513A (ja) | 露光用マスク及びそれを用いた半導体装置の製造方法 | |
| JP2009076677A (ja) | 半導体装置の製造方法及びフォトマスクの設計方法 | |
| KR100924707B1 (ko) | 노광용 마스크 및 패턴 전사 방법 | |
| JP3708037B2 (ja) | 半導体装置 | |
| CN113392617A (zh) | 一种半导体集成电路设计方法及装置 | |
| US8022549B2 (en) | Standard cell and semiconductor device including the same | |
| US10474026B2 (en) | Method for correcting bevel corners of a layout pattern | |
| JP2013174728A (ja) | フォトマスク及び半導体装置の製造方法 | |
| JP2011238713A (ja) | 半導体集積回路の設計方法 | |
| KR19990030309A (ko) | 반도체장치 | |
| KR100400967B1 (ko) | 반도체 집적 회로 패턴의 설계 | |
| KR100303799B1 (ko) | 반도체소자용마스크패턴 | |
| KR20090071733A (ko) | 반도체 소자 형성 방법 | |
| JP2002006477A (ja) | フォトマスクのパターン形状補正方法および補正されたフォトマスク | |
| KR20050002380A (ko) | 반도체 소자의 소자 분리 패턴 형성 방법 | |
| KR20070106211A (ko) | 반도체 소자의 레이아웃 및 그 제조방법 | |
| JP2005141104A (ja) | フォトマスク |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |