KR100924707B1 - 노광용 마스크 및 패턴 전사 방법 - Google Patents
노광용 마스크 및 패턴 전사 방법 Download PDFInfo
- Publication number
- KR100924707B1 KR100924707B1 KR1020087002474A KR20087002474A KR100924707B1 KR 100924707 B1 KR100924707 B1 KR 100924707B1 KR 1020087002474 A KR1020087002474 A KR 1020087002474A KR 20087002474 A KR20087002474 A KR 20087002474A KR 100924707 B1 KR100924707 B1 KR 100924707B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- mask
- mask pattern
- width
- auxiliary pattern
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/76—Patterning of masks by imaging
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
원 패턴이 해상 한계보다 좁은 간격을 띄워 배치되는 적어도 2개의 부분 패턴으로 분리된 형상의 마스크 패턴을 형성한 마스크를 준비한다. 부분 패턴을 띄우는 간격의 폭과, 그 마스크 패턴을 전사했을 때에 형성되는 기판상의 패턴의 치수의 제 1 관계를 취득한다. 기판상에 형성해야 하는 패턴의 치수와 제 1 관계로부터, 마스크 패턴을 구성하는 부분 패턴을 서로 띄우는 간격의 폭을 결정한다. 결정된 간격의 폭에 의거하여, 마스크상에 적어도 2개의 부분 패턴으로 분리된 마스크 패턴을 형성한다.
글래스 기판, 마스크 패턴, 전사 패턴, 노광용 마스크, 층간 절연막
Description
본 발명은 노광용 마스크, 그 제조 방법, 패턴 전사 방법, 패턴 형성 방법, 및 SRAM의 제조 방법에 관한 것이며, 특히 반도체 제조 프로세스 중 하나인 포토리소그래피 공정에서 이용되는 노광용 마스크, 그 제조 방법, 패턴 전사 방법, 패턴 형성 방법, 및 SRAM의 제조 방법에 관한 것이다.
최근, 반도체 디바이스의 고속화, 고밀도화의 요구에 응하기 위하여, 반도체 기판상에 형성되는 배선 등의 패턴의 폭이 점점 좁아지고 있다. 패턴의 미세화는 포토리소그래피에 이용되는 노광 광의 파장을 단파장화함으로써 실현되고 있다. 현재, 반도체 디바이스의 패턴 룰은 100㎚ 이하의 레벨까지 도달해 있다. 이 치수는 노광 광의 파장보다 짧다. 예를 들면, 노광용의 광원으로서 이용되는 ArF 엑시머레이저의 파장은 193㎚이다.
패턴 룰이 노광 광의 파장보다 짧기 때문에, 회절 등에 의한 광 근접 효과의 영향을 무시할 수 없게 되어, 광 근접 효과에 의한 패턴의 열화가 현저해지고 있다. 마스크상의 패턴의 선 폭이 같아도, 웨이퍼상에 전사된 패턴의 선 폭이 패턴 이 분포하는 밀도에 의해 달라지는 현상이 발생하고 있다.
하기의 특허문헌 1에, 패턴이 분포하는 밀도의 상위(相違)에 기인하는 선 폭의 편차를 보정하는 기술이 개시되어 있다. 이하, 특허문헌 1에 개시된 마스크상의 패턴에 대하여 설명한다.
차광 패턴이 조밀하게 배치된 영역에서는 각 차광 패턴의 내부에 슬릿을 배치한다. 차광 패턴이 성긴 영역에서는 각 차광 패턴에 슬릿을 배치하지 않는다. 슬릿을 광이 투과하기 때문에, 차광 패턴이 조밀한 영역과 성긴 영역으로 광 밀도를 정돈할 수 있다. 이처럼, 광 밀도를 정돈함으로써 광 근접 효과에 의한 패턴의 열화를 방지할 수 있다.
또한, 광 근접 효과에 의해, 패턴의 선단 부분의 형상이 열화하기 쉽다. 특히 선 폭이 좁아지면, 직선 형상 패턴의 선단이 후퇴하여 패턴이 짧아지는 쇼트닝이라고 불리는 현상이 현저해진다. 이러한 광 근접 효과에 의한 마스크 패턴과 전사 패턴의 형상의 차를 보정하는 방법으로서, 광 근접 보정(OPC: Optical Proximity Correction)이라고 불리는 보정 방법이 제안되어 있다. OPC법에서는, 마스크 패턴을 웨이퍼상에 전사한 때에 발생하는 패턴의 변형 방향과는 역방향으로, 미리 마스크 패턴을 부분적으로 굵게 하거나, 더미 패턴을 배치함으로써, 전사 패턴의 치수나 형상의 변화를 보정한다.
하기의 특허문헌 2 및 특허문헌 3에, OPC법을 이용하여 쇼트닝을 억제하는 기술이 개시되어 있다. 예를 들면, 가늘고 긴 마스크 패턴의 선단이 그 중앙 부분보다 굵어지도록 패턴을 설계한다. 이 굵어진 부분은 해머 헤드라고 불린다. 가 늘고 긴 패턴의 선단에 해머 헤드를 형성함으로써, 쇼트닝을 억제할 수 있다.
[특허문헌 1] 일본 공개특허 2005-10635호 공보
[특허문헌 2] 일본 공개특허 2004-302263호 공보
[특허문헌 3] 일본 공개특허 2004-196963호 공보
ArF 엑시머 레이저, 및 위상 시프트 마스크를 이용하여, 폭 90㎚의 직선 형상의 패턴을 축소 투영 노광에 의해 전사하는 경우에 대하여 고찰한다. 마스크상에 형성되는 마스크 패턴의 치수는, 본 명세서에서 특별히 명시하지 않는 한, 축소율을 고려한 웨이퍼상에서의 치수로 환산하여 표기하는 것으로 한다. 예를 들면, 축소율이 1/4인 경우에는, 웨이퍼상에서 폭 90㎚의 직선 형상의 패턴에 대응하는 마스크 패턴의 실측 폭은 360㎚가 되지만, 마스크 패턴의 폭을, 그 환산 치수인 90㎚로 표기한다.
본원 발명자는 마스크 패턴의 폭이 1㎚ 변동하면 웨이퍼상에 전사되는 패턴의 폭이 약 4㎚ 변동한다는 것을 발견했다. 즉, 마스크상의 패턴의 치수의 변동이 약 4배로 확대되어 웨이퍼상에 전사되는 것이다. 일반적으로, 마스크 패턴의 치수는 1㎚의 간격 폭으로 설계된다. 이 때문에, 웨이퍼상에서 4㎚보다 미세한 간격 폭으로 패턴의 치수를 변화시킬 수 없다. 예를 들면, 선 폭 90㎚의 직선 형상 패턴과, 선 폭 92㎚의 직선 형상 패턴을 동시에 웨이퍼상에 전사할 수 없다.
본 발명의 일 목적은, 미세한 간격 폭으로 원하는 치수의 패턴을 전사하는 것이 가능한 노광용 마스크를 제공하는 것이다. 본 발명의 다른 목적은, 그 노광용 마스크의 제조 방법, 및 그 노광용 마스크를 이용한 패턴의 전사 방법을 제공하는 것이다.
가늘고 긴 패턴의 쇼트닝을 억제하기 위하여, 마스크 패턴의 선단에 해머 헤드를 형성하면, 패턴의 정점의 수가 증가한다. 예를 들면, 가늘고 긴 직사각형의 패턴의 양단에 굵기가 2단계로 변화하는 해머 헤드를 형성하면, 정점의 수가 4로부터 20으로 증가한다. 정점 수의 증가는 마스크 패턴의 설계 데이터의 증대로 연결된다.
본 발명의 다른 목적은, 가늘고 긴 패턴의 쇼트닝을 억제할 수 있고, 또한 마스크 패턴의 설계 데이터의 증대를 억제하는 것이 가능한 노광용 마스크 및 그것을 이용한 패턴 전사 방법을 제공하는 것이다.
삭제
삭제
삭제
본 발명의 일 관점에 의하면,
마스크 기판과,
상기 마스크 기판에 형성되고, 내부에 보조 패턴을 포함하는 마스크 패턴을 갖고,
상기 마스크 패턴의 내부이며, 또한 상기 보조 패턴의 외측의 영역의 광 투과율이, 상기 보조 패턴의 내부의 광 투과율 및 상기 마스크 패턴의 외측의 광 투과율 중 어느 것보다도 낮거나, 또는 어느 것보다도 높고, 상기 마스크 패턴의 외형은 상기 보조 패턴보다 정점의 수가 적은 다각형이며, 상기 보조 패턴의 치수는 해상 한계보다 작고,상기 마스크 패턴은 제 1 방향으로 긴 등폭(等幅)의 형상을 가지며, 상기 보조 패턴도 상기 제 1 방향으로 긴 형상을 갖고, 상기 보조 패턴은 그 적어도 한쪽의 단(端)에 중앙보다 폭이 좁은 부분을 포함하는 노광용 마스크가 제공된다.
마스크 기판과,
상기 마스크 기판에 형성되고, 내부에 보조 패턴을 포함하는 마스크 패턴을 갖고,
상기 마스크 패턴의 내부이며, 또한 상기 보조 패턴의 외측의 영역의 광 투과율이, 상기 보조 패턴의 내부의 광 투과율 및 상기 마스크 패턴의 외측의 광 투과율 중 어느 것보다도 낮거나, 또는 어느 것보다도 높고, 상기 마스크 패턴의 외형은 상기 보조 패턴보다 정점의 수가 적은 다각형이며, 상기 보조 패턴의 치수는 해상 한계보다 작고,상기 마스크 패턴은 제 1 방향으로 긴 등폭(等幅)의 형상을 가지며, 상기 보조 패턴도 상기 제 1 방향으로 긴 형상을 갖고, 상기 보조 패턴은 그 적어도 한쪽의 단(端)에 중앙보다 폭이 좁은 부분을 포함하는 노광용 마스크가 제공된다.
본 발명의 다른 관점에 의하면,
내부에 보조 패턴을 포함하는 마스크 패턴으로서, 상기 마스크 패턴의 내부이며, 또한 상기 보조 패턴의 외측의 영역의 광 투과율이 상기 보조 패턴의 내부의 광 투과율 및 상기 마스크 패턴의 외측의 광 투과율 중 어느 것보다도 낮거나, 또는 어느 것보다도 높고, 상기 마스크 패턴의 외형은 상기 보조 패턴보다 정점의 수가 적은 다각형이며, 상기 보조 패턴의 치수는 해상 한계보다 작은 상기 마스크 패턴을 통하여 감광막을 노광하는 공정과,
노광된 상기 감광막을 현상하는 공정을 갖고,
상기 마스크 패턴은 제 1 방향으로 긴 등폭의 형상을 가지며, 상기 보조 패턴도 상기 제 1 방향으로 긴 형상을 갖고, 상기 보조 패턴은 그 적어도 한쪽의 단에 중앙보다 폭이 좁은 부분을 포함하는 패턴 전사 방법이 제공된다.
내부에 보조 패턴을 포함하는 마스크 패턴으로서, 상기 마스크 패턴의 내부이며, 또한 상기 보조 패턴의 외측의 영역의 광 투과율이 상기 보조 패턴의 내부의 광 투과율 및 상기 마스크 패턴의 외측의 광 투과율 중 어느 것보다도 낮거나, 또는 어느 것보다도 높고, 상기 마스크 패턴의 외형은 상기 보조 패턴보다 정점의 수가 적은 다각형이며, 상기 보조 패턴의 치수는 해상 한계보다 작은 상기 마스크 패턴을 통하여 감광막을 노광하는 공정과,
노광된 상기 감광막을 현상하는 공정을 갖고,
상기 마스크 패턴은 제 1 방향으로 긴 등폭의 형상을 가지며, 상기 보조 패턴도 상기 제 1 방향으로 긴 형상을 갖고, 상기 보조 패턴은 그 적어도 한쪽의 단에 중앙보다 폭이 좁은 부분을 포함하는 패턴 전사 방법이 제공된다.
삭제
마스크 패턴 내에 배치된 보조 패턴의 정점의 수를 마스크 패턴의 외형보다 적게 함으로써, 원하는 패턴을 전사하기 위해 외형의 형상을 조정한 마스크 패턴에 비하여 정점의 총 수를 감소시킬 수 있다. 이에 의해, 패턴의 설계 데이터의 사이즈를 작게 하는 것이 가능해진다.
도 1A 및 도 1B는 각각 제 1 실시예에 의한 마스크 패턴의 평면도 및 단면도.
도 2는 제 1 마스크 패턴을 전사하여 형성되는 전사 패턴의 평면도.
도 3은 전사 패턴의 폭과, 마스크 패턴을 구성하는 부분 패턴의 간격의 관계를 나타내는 그래프.
도 4A는 제 1 실시예에 의한 마스크를 이용하여 반도체 장치를 제조하는 방법을 설명하기 위한 제조 도중의 장치의 제 1 단면도.
도 4B는 제 1 실시예에 의한 마스크를 이용하여 반도체 장치를 제조하는 방법을 설명하기 위한 제조 도중의 장치의 제 2 단면도.
도 4C는 제 1 실시예에 의한 마스크를 이용하여 반도체 장치를 제조하는 방법을 설명하기 위한 제조 도중의 장치의 제 3 단면도.
도 4D는 제 1 실시예에 의한 마스크를 이용하여 반도체 장치를 제조하는 방법을 설명하기 위한 제조 도중의 장치의 제 4 단면도.
도 4E는 제 1 실시예에 의한 마스크를 이용하여 반도체 장치를 제조하는 방법을 설명하기 위한 제조 도중의 장치의 제 5 단면도.
도 4F는 제 1 실시예에 의한 마스크를 이용하여 반도체 장치를 제조하는 방법을 설명하기 위한 제조 도중의 장치의 제 6 단면도.
도 5A~도 5I는 제 1 실시예에 의한 마스크 패턴의 변형예에 의한 마스크 패턴의 평면도.
도 6A는 제 2 실시예에 의한 마스크 패턴의 평면도이며, 도 6B는 종래의 해머 헤드형 마스크 패턴의 평면도이고, 도 6C 및 도 6D는 각각 도 6A 및 도 6B의 마스크 패턴을 전사하여 형성되는 패턴의 평면도.
도 7A는 제 3 실시예에 의한 마스크 패턴의 평면도이며, 도 7B는 종래의 해머 헤드형 마스크 패턴을 변형시킨 패턴의 평면도이고, 도 7C 및 도 7D는 각각 도 7A 및 도 7B의 마스크 패턴을 전사하여 형성되는 패턴의 평면도.
도 1A에 제 1 실시예에 의한 마스크 패턴의 평면도를 나타내고, 도 1B에 도 1A의 일점쇄선(B1-B1)에서의 단면도를 나타낸다. 글래스 기판(1)의 표면상에 MoSi로 이루어지는 차광막(2)이 형성되어 있다. 차광막(2)에 설치된 개구에 의해, 마 스크 패턴(3~5)이 형성되어 있다.
마스크 패턴(3~5)의 내부(개구가 형성된 영역)는 ArF 엑시머 레이저를 광원으로 하는 파장 193㎚의 자외선을 거의 100% 투과시킨다. 마스크 패턴(3~5)의 외측의 영역(차광막(2)이 형성된 영역)은 이 자외선을 약 6% 투과시킨다. 차광막(2)이 형성된 영역을 투과한 자외선의 위상이, 개구가 형성된 영역을 투과한 자외선의 위상보다 180° 지연되도록, 차광막(2)의 막 두께가 설정되어 있다.
글래스 기판(1)의 표면상에 XY 직교 좌표계를 정의한다. 마스크 패턴(3)은 Y 방향으로 긴 직사각형이다. 마스크 패턴(4)은 마스크 패턴(3)과 동일 형상의 원(原) 패턴이, Y 방향으로 연장하는 좁은 간격을 띄워 배치된 2개의 부분 패턴(4A 및 4B)으로 분리된 형상을 갖는다. 부분 패턴(4A와 4B)의 간격은, 해상(解像) 한계보다 좁다. 또한, 부분 패턴(4A와 4B)의 폭의 합계는 원 패턴의 폭과 동등하다.
또 하나의 마스크 패턴(5)도, 마스크 패턴(4)과 동일하게 2개의 부분 패턴(5A 및 5B)으로 구성되어 있다. 부분 패턴(5A와 5B)의 간격은, 마스크 패턴(4)의 부분 패턴(4A와 4B)의 간격보다 넓다. 단, 부분 패턴(5A과 5B)의 간격도 해상 한계보다 좁다.
예를 들면, 마스크 패턴(3)의 길이는 1000㎚, 폭은 90㎚이다. 마스크 패턴(4 및 5)의 부분 패턴의 간격은, 각각 3㎚ 및 6㎚이다.
도 1A 및 도 1B에 나타낸 마스크를 이용해서 축소율 1/4인 축소 투영 노광을 행하여, 웨이퍼상에 형성된 포지티브형의 화학 증폭형 레지스트막에 레지스트 패턴을 형성하였다. 사용한 광원은 파장 193㎚인 ArF 엑시머 레이저이다. 레지스 트막의 두께는 250㎚이며, 그 아래에 노볼락(novolac)계 수지로 이루어지는 두께 80㎚인 반사 방지막이 형성되어 있다. 노광은 선 폭 90㎚인 마스크 패턴(3)이 전사된 웨이퍼상의 패턴(이하, 「전사 패턴」이라고 표기함)의 폭이 정확히 90㎚가 되는 조건에서 행하였다.
도 2에 마스크 패턴(3~5)에 의해 웨이퍼상에 형성된 전사 패턴(13~15)의 평면도를 나타낸다. 마스크 패턴(4 및 5)의 부분 패턴의 간격이 해상 한계보다 좁기 때문에, 그에 대응하는 전사 패턴(14 및 15)은 두 개로 분리되지 않고, 하나의 패턴이 된다. 전사 패턴(13~15)의 단부는 둥그스름한 형상을 나타낸다. 전사 패턴(13~15)의 폭은 각각 90㎚, 88㎚, 및 86㎚였다.
도 3에 마스크 패턴을 구성하는 부분 패턴의 간격과, 전사 패턴의 폭의 관계를 나타낸다. 횡축은 부분 패턴의 간격을 단위 「㎚」로 표시하고, 종축은 전사 패턴의 폭을 단위 「㎚」로 표시한다. 부분 패턴의 간격이 넓어짐에 따라 전사 패턴의 폭이 좁아지는 것을 알 수 있다. 부분 패턴의 간격이 해상 한계보다 좁은 범위 내에서 이 경향이 나타낸다고 생각된다.
부분 패턴의 간격을 조절함으로써, 전사 패턴의 폭을 90㎚~86㎚ 사이에서 임의로 조절할 수 있다는 것을 알 수 있다. 폭 89㎚인 마스크 패턴이 전사되어 형성된 전사 패턴의 폭은 89㎚가 아니라 86㎚였다. 일반적으로, 마스크 패턴의 치수는 1㎚ 간격으로 조절되기 때문에, 마스크 패턴(3)과 같은 하나의 마스크 패턴을 이용하여 폭 86㎚보다 굵고, 폭 90㎚보다 가는 전사 패턴을 형성할 수는 없다.
제 1 실시예의 마스크 패턴(4 및 5)과 같이, 원 패턴을 2개의 부분 패턴으로 분리한 형상을 채용함으로써, 전사 패턴의 굵기를 4㎚보다 미세한 간격으로 조절하는 것이 가능해진다.
부분 패턴으로 분리하기 전의 원 패턴의 폭을 90㎚보다 굵게 하고, 이 원 패턴이 분리된 마스크 패턴을 형성함으로써, 90㎚보다 굵은 영역에서도 전사 패턴의 폭을 4㎚보다 미세한 간격으로 조절하는 것이 가능해진다. 예를 들면, 원 패턴의 폭을 94㎚로 하고, 이 원 패턴이 분리된 마스크 패턴을 이용함으로써, 90㎚ 이상 94㎚ 이하의 임의의 폭의 전사 패턴을 형성할 수 있다.
다음으로, 제 1 실시예에 의한 노광용 마스크의 제조 방법에 대하여 설명한다. 먼저, 원 패턴이 해상 한계보다 미세한 간격을 띄워 배치되는 2개의 부분 패턴으로 분리된 형상의 마스크 패턴을 형성한 평가용 마스크를 준비한다. 평가용 마스크에는 부분 패턴의 간격이 서로 다른 복수의 마스크 패턴이 형성되어 있다.
이 평가용 마스크를 이용하여 웨이퍼상에 전사 패턴을 형성하고, 전사 패턴의 폭을 측정한다. 이 측정 결과로부터, 마스크 패턴을 구성하는 부분 패턴의 간격과, 그 마스크 패턴에 의해 형성되는 전사 패턴의 폭의 관계를 구한다. 이하, 이 관계를 「제 1 관계」라고 부른다.
웨이퍼상에 형성해야 하는 전사 패턴의 폭과, 상기 제 1 관계에 의거하여, 마스크 패턴의 치수를 결정한다. 예를 들면, 전사 패턴의 폭이 90㎚인 경우에는, 마스크 패턴을 하나의 직선 형상으로 하고, 그 폭을 90㎚로 한다. 전사 패턴의 폭이 86㎚보다 굵고, 또한 90㎚보다 가는 경우에는, 마스크 패턴을 두께 90㎚인 원 패턴이 폭 방향으로 분리된 2개의 부분 패턴으로 구성한다. 부분 패턴의 간격은, 상기 제 1 관계로부터 결정할 수 있다.
마스크 패턴의 형상 및 치수가 결정되면, 주지(周知)의 방향에 의해 도 1A 및 도 1B에 나타낸 위상 시프트 마스크를 제조할 수 있다.
다음으로, 도 4A~도 4F를 참조하여, 제 1 실시예에 의한 노광용 마스크를 이용하여 반도체 장치를 제조하는 방법에 대하여 설명한다.
도 4A에 나타낸 바와 같이, 실리콘으로 이루어지는 반도체 기판(20)의 표면에 MOS 트랜지스터(21 및 22)를 형성한다. 또한, 도 4A에는 나타나 있지 않지만, 반도체 기판(20)의 표층부에 STI(Shallow Trench Isolation) 등에 의한 분자 분리 절연막이 형성되어 있고, 활성 영역의 표층부에는 MOS 트랜지스터(21 및 22)의 소스 및 드레인 영역이 형성되어 있다.
반도체 기판(20)의 위에, SiOC 등으로 이루어지는 층간 절연막(23), SiN 등으로 이루어지는 캡막(24)을 형성한다. 이들 막은, 예를 들면 화학 기상 성장(CVD)에 의해 형성할 수 있다. 이 2층에 비어 홀을 형성하여, 비어 홀 내에 도전 플러그를 충전한다. 도전 플러그(25, 26, 및 27)가 MOS 트랜지스터(21 및 22)의 소스 및 드레인 영역에 접속된다.
캡막(24)의 위에, SiOC로 이루어지는 두께 300㎚인 층간 절연막(30)을 형성한다. 층간 절연막(30)의 위에, SiN으로 이루어지는 두께 150㎚인 캡막(31)을 형성한다. 캡막(31)의 위에, 노볼락 수지 등으로 이루어지는 반사 방지막(32)을 형성하고, 그 위에, 포지티브형의 화학 증폭형 레지스트로 이루어지는 감광막(33)을 형성한다. 반사 방지막(32) 및 감광막(33)의 두께는 각각 80㎚ 및 250㎚로 한다.
노광용 마스크에 마스크 패턴(51~53)이 형성되어 있다. 마스크 패턴(51)은 도 1A 및 도 1B에 나타낸 마스크 패턴(3)과 마찬가지로, 하나의 직선 형상을 갖는다. 마스크 패턴(52 및 53)은, 도 1A 및 도 1B에 나타낸 마스크 패턴(4 및 5)과 마찬가지로, 분리된 2개의 부분 패턴으로 구성된다. 마스크 패턴(51)의 폭은, 예를 들면 90㎚이다. 마스크 패턴(52 및 53)의 부분 패턴의 각각의 폭은 45㎚이며, 부분 패턴의 간격은 각각 3㎚ 및 6㎚이다.
노광용 마스크(50)를 통하여, 감광막(33)을 노광한다. 감광막(33)이 형성된 반도체 기판(20)과 마스크(50) 사이에는, 축소 투영 광학계(60)가 배치되어 있다. 실제로는 노광용 마스크(50)상의 마스크 패턴(51~53)이, 축소율 1/4로 감광막(33)에 전사되지만, 도 4A에서는, 이해를 용이하게 하기 위하여, 마스크 패턴(51~53)을 1/4로 축소하고, 그 환산 치수에 의거한 크기로 표시하고 있다. 노광용 마스크(50)를 통하여, 감광막(33)을 노광한다.
도 4B에 나타낸 바와 같이, 노광된 감광막(33)을 현상한다. 감광막(33)에 마스크 패턴(51~53)이 각각 전사된 개구(34~36)가 형성된다. 개구(34~36)는 층간 절연막(30)에 형성해야 하는 배선 홈에 대응한다. 개구(34~36)의 폭은 각각 90㎚, 88㎚, 및 86㎚가 된다.
도 4C에 나타낸 바와 같이, 감광막(33)을 에칭 마스크로 하여, 개구(34~36)를 통하여 반사 방지막(32) 및 캡막(31)을 에칭한다. 이에 의해, 캡막(31)에 배선 홈에 대응하는 개구(34~36)가 형성된다. 반사 방지막(32)의 에칭에는 에칭 가스로서 플루오로카본을 이용하고, 캡막(31)의 에칭에는 에칭 가스로서 플루오로카본과 산소의 혼합 가스를 이용한다. 도 4D에 나타낸 바와 같이, 산소 가스, 또는 산소나 질소나 아르곤 등으로 이루어지는 혼합 가스를 이용하여, 감광막(33) 및 반사 방지막(32)을 애싱 제거한다.
도 4E에 나타낸 바와 같이, 캡막(31)을 에칭 마스크로 하여, 플로오로카본에 산소와 일산화탄소를 첨가한 에칭 가스를 이용하여, 층간 절연막(30)을 에칭한다. 이에 의해, 개구(34~36)에 대응하는 배선 홈(37~39)이 형성된다. 배선 홈(37~39)의 저면에, 각각 도전 플러그(25~27)의 상면이 노출된다.
도 4F에 나타낸 바와 같이, 배선홈(37~39) 내에, 각각 동(銅)배선(40~42)을 충전한다. 이에 의해, 굵기가 90㎚, 88㎚, 및 86㎚인 동배선(40~42)을 얻을 수 있다. 도 4A에 나타낸 마스크 패턴(52 및 53) 각각은 마스크 패턴(51)과 동일한 패턴을 원 패턴으로 하는 2개의 부분 패턴으로 구성되어 있다. 마스크 패턴(52 및 53)에 대응하는 전사 패턴의 폭 방향의 치수는, 그 원 패턴과 동일한 마스크 패턴(51)에 대응하는 전사 패턴의 폭 방향의 치수보다 작다.
이처럼, 2개의 부분 패턴으로 구성되는 마스크 패턴을 이용함으로써, 그 원 패턴을 마스크 패턴으로 한 경우에 비하여, 부분 패턴을 띄우는 방향에 관하여 치수가 작은 전사 패턴을 형성할 수 있다.
도 4A~도 4F에서는 다마신법에 의한 동 배선을 형성하는 경우를 나타냈지만, 제 1 실시예에 의한 노광용 마스크는 그 외의 패턴, 예를 들면 MOS 트랜지스터의 게이트 패턴의 형성에도 적용하는 것이 가능하다. 게이트 패턴을 형성하는 경우에는, 기판의 전면(全面)에 폴리실리콘막을 형성하고, 그 위에 반사 방지막과 감광막 을 형성한다. 게이트 패턴을 형성할 때에는, 도 1A 및 도 1B에 나타낸 마스크 패턴(3~5)의 차광 영역과 투과 영역을 반전시킨 마스크 패턴을 이용한다. 이에 의해, 게이트 패턴에 대응하는 영역에 감광막의 패턴을 남길 수 있다.
제 1 실시예에 의한 노광용 마스크를 이용함으로써, 게이트 길이를 미세하게 조정할 수 있다.
도 5A~도 5I에, 제 1 실시예의 변형예에 의한 마스크 패턴을 나타낸다. 도 5A에 나타낸 바와 같이, 가늘고 긴 직사각형 형상의 원 패턴을 그 폭 방향으로 분리된 3개의 부분 패턴으로 구성해도 된다. 서로 이웃하는 2개의 부분 패턴의 간격은 해상 한계보다 좁다.
도 5B에 나타낸 바와 같이, 2개의 부분 패턴을 서로 연결하는 연결부를 설치해도 된다. 연결부의 치수가 부분 패턴의 길이에 비하여 충분히 작은 경우에는, 연결부가 전사 패턴의 형상이나 치수에 미치는 영향은 무시할 수 있다. 도 5C에 나타낸 바와 같이, 원 패턴을 그 하나의 대각선을 따라 절단하여 2개의 부분 패턴으로 분리하고, 그것을 폭 방향으로 해상 한계보다 좁은 거리만큼 떨어뜨려도 된다. 도 5D에 나타낸 바와 같이, 도 5C의 2개의 부분 패턴을 연결부로 서로 연결해도 된다.
도 5E에 나타낸 바와 같이, 원 패턴을 그 두 개의 대각선을 따라 절단하여 4개의 부분 패턴으로 분리하고, 서로 이웃하는 부분 패턴을 폭 방향으로 해상 한계보다 좁은 거리만큼 떨어뜨려도 된다. 도 5F에 나타낸 바와 같이, 원 패턴을 그 하나의 대각선에 평행한 두 개의 직선으로 절단하여 3개의 부분 패턴으로 분리하 고, 폭 방향으로 해상 한계보다 좁은 거리만큼 떨어뜨려도 된다. 또한, 원 패턴에 쇼트닝을 억제하기 위한 해머 헤드를 형성해도 된다.
도 5G~도 5I에, 원 패턴의 종횡비가 1에 가까운 경우, 즉 정사각형에 가까운 형상인 경우의 마스크 패턴의 평면도를 나타낸다. 도 5G에 나타낸 마스크 패턴은 원 패턴을 종방향으로 2등분하고, 또한 횡방향으로도 2등분하여 얻어진 4개의 부분 패턴으로 구성된다. 서로 이웃하는 분리 패턴의 간격은 해상 한계보다 좁다. 도 5H에 나타낸 바와 같이, 도 5G의 서로 이웃하는 2개의 부분 패턴을 연결부로 연결해도 된다.
도 5I에 나타낸 바와 같이, 원 패턴을 그 두 개의 대각선을 따라 분리한 4개의 부분 패턴으로 구성해도 된다. 이 경우도, 서로 이웃하는 분리 패턴의 간격은 해상 한계보다 좁다.
도 5G~도 5I에 나타낸 패턴은, 예를 들면 비어 홀 등의 패턴에 적용된다. 특히, 원 패턴의 종횡비가 1:3보다 1에 가까운 경우, 원 패턴을 그 종방향과 횡방향의 2방향으로 분리시켜도 된다.
다음으로, 도 6A~도 7D를 참조하여, 제 2 실시예에 의한 마스크 패턴에 대하여 설명한다.
도 6A에 제 2 실시예에 의한 마스크 패턴(70)의 평면도를 나타낸다. 제 2 실시예에서는 마스크 패턴(70)의 내부에 보조 패턴(71)이 배치되어 있다. 마스크 패턴(70)의 외측의 영역, 및 보조 패턴(71)의 내부가 차광 영역으로 되어 있다. 차광 영역에는 도 1B에 나타낸 MoSi로 이루어지는 차광막(2)이 형성되어 있다. 마 스크 패턴(70)의 내부이며, 또한 보조 패턴(71)의 외측의 영역은, ArF 엑시머 레이저를 광원으로 하는 자외선을 거의 100% 투과시킨다.
마스크 패턴(70)의 외형은 가늘고 긴 직사각형 형상이며, 예를 들면, 그 길이(L)가 1000㎚, 폭(W)이 106㎚이다. 보조 패턴(71)은 마스크 패턴(70)의 길이 방향을 따른 중심선에 따라 배치되고, 중심선 방향으로 가늘고 긴 형상을 갖는다. 보조 패턴(71)의 치수는 해상 한계보다 작다. 보조 패턴(71)은 가늘고 긴 직사각형 형상의 주부(主部)(71A)와, 주부(71A)의 단변(短邊)의 중앙으로부터 외측을 향하여 돌출한 직사각형 형상의 협폭부(狹幅部)(71B)로 구성된다.
주부(71A)의 길이(LM)는 760㎚이며, 폭(WA)은 10㎚이다. 협폭부(71B)의 각각의 길이(LP)는 60㎚, 폭(WP)은 4㎚이다. 보조 패턴(71)은 마스크 패턴(70)의 길이 방향 및 폭 방향에 관하여 중심에 배치되어 있다. 즉, 협폭부(71B)의 선단으로부터 마스크 패턴(70)의 단변까지의 거리는 60㎚가 되며, 주부(71A)의 장변(長邊)으로부터 마스크 패턴(70)의 대응하는 장변까지의 거리는 48㎚가 된다. 또한, 주부(71A)와 협폭부(71B)의 접속 부분의 단차는 3㎚가 된다.
이들 치수는, 전사 패턴의 폭이 90㎚가 되고, 또한 쇼트닝이 억제되도록, 시뮬레이션 베이스 OPC라고 불리는 보정 방법을 이용하여 산출한 것이다.
이처럼, 마스크 패턴(70)은 디자인 룰 이하의 개구 폭을 갖고, 내부가 차광 영역이 된 개구(보조 패턴)를 내부에 포함하고 있다. 여기서, 「차광 영역」이란, 노광 광을 100% 차광하는 영역뿐 아니라, 하프톤(half-tone) 위상 시프트 마스크와 같이, 투과 영역과 부분 투과 영역이 형성되어 있는 경우에, 상대적으로 투과율 이 낮은 영역도 의미한다.
도 6B에 종래의 해머 헤드를 형성한 마스크 패턴(80)의 예를 나타낸다. 마스크 패턴(80)은 가늘고 긴 직사각형 형상의 주부(80A)와, 그 장변의 양단 근방으로부터 폭 방향으로 돌출한 1단째 해머 헤드부(80B), 및 2단째 해머 헤드부(80C)에 의해 구성된다. 주부(80A)의 길이(L1)는 1000㎚, 폭(W1)은 90㎚이다.
제 2단째 해머 헤드부(80C)는 주부(80A)의 장변의 단점(端点)을 포함하는 길이(LH)의 영역에 배치되어 있다. 제 1단째 해머 헤드부(80B)는 제 2단째 해머 헤드부(80C)가 배치된 영역에 연속하는 길이(LH)의 영역에 배치되어 있다. 길이(LH)는 60㎚이다. 제 1단째 해머 헤드부(80B)의 폭 방향의 치수(WH1)는 6㎚이며, 제 2단째 해머 헤드부(80C)의 폭 방향의 치수(WH2)는 12㎚이다. 즉, 제 1단째 해머 헤드부(81B)와 제 2단째 해머 헤드부(80C)와의 접속 개소의 단차는 6㎚로 된다. 이들 치수도, 도 6A에 나타낸 제 2 실시예의 마스크 패턴의 경우와 마찬가지로, 전사 패턴의 폭이 90㎚가 되고, 또한 쇼트닝이 억제되도록, 시뮬레이션 베이스 OPC라고 불리는 보정 방법을 이용하여 산출한 것이다.
도 6C 및 도 6D는 각각 도 6A에 나타낸 제 2 실시예에 의한 마스크 패턴(70)에 의해 형성되는 전사 패턴, 및 도 6B의 종래의 마스크 패턴(80)에 의해 형성되는 전사 패턴을 나타낸다. 이들 전사 패턴은 시뮬레이션에 의해 구하는 것이다. 시뮬레이션에 사용한 노광 파장은 ArF 엑시머 레이저의 파장과 동일한 193㎚이다. 제 2 실시예의 경우에도, 종래의 해머 헤드를 형성한 마스크 패턴을 이용한 경우와 마찬가지의 양질의 패턴이 형성되어 있는 것을 알 수 있다.
도 6A에 나타낸 제 2 실시예에 의한 마스크 패턴(70)에서는, 그 길이 방향에 관하여, 주부(71A)가 배치된 범위의 투과 영역의 합계의 폭이 96㎚가 되고, 협폭부(71B)가 배치된 범위의 투과 영역의 합계의 폭이 102㎚가 되며, 보조 패턴(71)이 배치되지 않은 범위의 투과 영역의 폭이 106㎚가 된다. 이처럼, 투과 영역이 3종류의 폭을 갖는다. 이 때문에, 2단의 해머 헤드부를 형성한 도 6B의 마스크 패턴(80)과 동일한 전사 패턴 형상의 변형 억제 효과가 얻어지고 있다고 생각할 수 있다.
도 6A에 나타낸 제 2 실시예에 의한 마스크 패턴(70)의 외형은 4개의 정점을 갖고, 보조 패턴(71)은 12개의 정점을 갖는다. 즉, 합계로 16개의 정점을 갖는다. 이에 대하여, 도 6B에 나타낸 종래의 해머 헤드형의 마스크 패턴(80)은 20개의 정점을 갖는다. 이 때문에, 제 2 실시예에 의한 마스크 패턴(70)은 종래의 해머 헤드를 이용한 마스크 패턴(80)에 비하여, 전사 패턴의 형상의 품질을 열화시키지 않고, 마스크 패턴의 설계 데이터 사이즈를 작게 할 수 있다.
다음으로, 도 7A~도 7D를 참조하여, 제 3 실시예에 의한 마스크 패턴에 대하여 설명한다.
도 7A에 제 3 실시예에 의한 마스크 패턴(75)의 평면도를 나타낸다. 이하, 도 6A에 나타낸 제 2 실시예에 의한 마스크 패턴(70)과의 상위점에 착안하여 설명한다. 제 3 실시예에서는, 제 2 실시예의 보조 패턴(71) 대신에, 보조 패턴(71)과는 형상이 다른 보조 패턴(76)이 형성되어 있다.
제 2 실시예의 보조 패턴(71)은 주부(71A)의 단변의 중앙으로부터 협폭 부(71B)가 돌출해 있었지만, 제 3 실시예에서는 협폭부(76B)의 1개의 장변과, 주부(76A)의 1개의 장변이 하나의 직선을 형성하도록, 협폭부(76B)가 주부(76A)의 단변의 끝에 편중되어 있다. 즉, 보조 패턴(76)의 길이 방향에 따른 한쪽의 가장자리는 일단으로부터 타단까지 하나의 직선으로 구성되고, 다른쪽 가장자리는 계단 형상이 된다. 이 때문에, 정점의 수가 제 2 실시예의 경우에 비하여 4개 적어진다.
마스크 패턴(75)의 외형 및 크기는 제 2 실시예에 의한 마스크 패턴(70)과 동일하다. 제 3 실시예의 보조 패턴(76)의 주부(76A)의 길이 및 굵기도 제 2 실시예의 보조 패턴(71)의 주부(71A)와 동일하다. 제 3 실시예의 보조 패턴(76)의 협폭부(76B)의 길이는 제 2 실시예의 보조 패턴(71)의 협폭부(71B)의 길이와 동일하며, 그 폭(WP1)은 제 2 실시예의 보조 패턴(71)의 협폭부(71B)보다 굵은 5㎚이다.
참고를 위해, 도 7B에 해머 헤드부(7B)를 한쪽에만 형성한 마스크 패턴(85)의 평면도를 나타낸다. 주부(85A)의 길이 및 폭은 도 6B에 나타낸 마스크 패턴(80)의 주부(80A)와 동일하다. 주부(85A)의 길이 방향에 관한 제 1단째 및 제 2단째 해머 헤드부(85B 및 85C)의 치수(LH)는 도 6B에 나타낸 제 1 및 제 2 해머 헤드부(80B 및 80C)와 동일하다. 제 1단째 해머 헤드부(85B) 및 제 2단째 해머 헤드부(85C)의 폭 방향의 치수(WH3 및 WH4)는 각각 6㎚ 및 18㎚이다. 즉, 제 1단째 해머 헤드부(85B)와 제 2단째 해머 헤드부(85C)의 접속 개소의 단차는 12㎚가 된다.
도 7C 및 도 7D에 각각 도 7A 및 도 7B의 마스크 패턴(75 및 85)에 의해 형성되는 전사 패턴의 시뮬레이션 결과를 나타낸다. 도 7D에 나타낸 전사 패턴은 도 7B의 마스크 패턴(85)의 제 1단째 및 제 2단째 해머 헤드부(85B 및 85C)의 형상을 반영하고, 단부가 약간 만곡(彎曲)된 형상이 되어 있다. 이에 대하여, 도 7C에 나타낸 전사 패턴은 중심축에 대하여 거의 대상(對象)이 되어 있어, 도 6C 및 도 6D에 나타낸 전사 패턴과 마찬가지의 것이 되어 있다.
제 3 실시예와 같이, 보조 패턴(75)을 마스크 패턴(75)의 외형의 중심축에 관하여 비대칭으로 해서 정점의 수를 저감시킴으로써, 패턴 설계 데이터의 데이터량을 적게 할 수 있다. 이때, 전사 패턴의 형상은 도 6A에 나타낸 마스크 패턴(70)에 대응하는 전사 패턴의 형상과 동등한 품질을 유지하고 있다.
상기 제 2 실시예에서는 도 6A에 나타낸 바와 같이, 마스크 패턴(70)의 외형을 사각형으로 하여, 보조 패턴(71)의 정점의 수를 12로 하였다. 제 3 실시예에서는 도 7A에 나타낸 바와 같이, 마스크 패턴(75)의 외형을 사각형으로 하여, 보조 패턴(76)의 정점의 수를 8로 하였다. 이처럼, 마스크 패턴(75)의 외형을 보조 패턴의 정점의 수보다 정점의 수가 적은 다각형으로 함으로써, 해머 헤드를 형성하는 경우에 비하여, 전사 패턴의 형상을 유지하면서, 설계 데이터의 사이즈를 작게 할 수 있다.
보조 패턴의 정점의 수를 적어도 8개로 하면, 도 7A 및 도 7C에 나타낸 제 3 실시예의 경우와 같이, 전사 패턴의 형상 및 치수를 2단 구성의 해머 헤드부를 갖는 마스크 패턴을 이용하는 경우와 같은 정도로 유지할 수 있다. 보조 패턴의 한쪽 단(端)만을 2단 구성으로 해도 된다. 이 경우에는, 보조 패턴의 정점의 수는 6개가 된다.
상기 제 2 및 제 3 실시예에서는, 마스크 패턴의 외형을 가늘고 긴 직사각형으로 했지만, 직사각형에 한하지 않고, 한 방향으로 긴 등폭(等幅)의 형상으로 해도 된다. 또한, 보조 패턴은 외형의 길이 방향과 같은 방향으로 길고, 적어도 한쪽의 단에 중앙보다 폭이 좁은 부분을 갖는 형상으로 해도 된다.
상기 제 1~제 3 실시예에서는 마스크 패턴을 하프톤 위상 시프트 마스크에 적용하였지만, 그 외의 마스크에 적용해도 마찬가지의 효과를 얻을 수 있을 것이다. 예를 들면, 도 6A에 나타낸 제 2 실시예에 의한 마스크 패턴(70)에서, 더 일반적으로는, 마스크 패턴(70)의 내부이며, 또한 보조 패턴(71)의 외측의 영역의 광 투과율이 보조 패턴(71)의 내부의 광 투과율 및 마스크 패턴(70)의 외측의 광 투과율 중 어느 쪽보다도 낮거나, 또는 어느 쪽보다도 높아지도록 마스크 패턴의 광 투과율이 설정된다.
또한, 상기 실시예에 의한 마스크 패턴은 반도체 장치의 SRAM 셀 레이아웃 구조와 같이, 2개의 직사각형 패턴의 선단이 서로 돌출되어, 협애(狹隘)한 간격을 형성하고 있는 개소에 바람직하게 이용할 수 있다. 실시예에 의한 마스크 패턴을 이용함으로써, 근접 효과 보정을 행할 때에 비선형적인 거동을 나타낼 정도로 미세한 패턴의 가공의 재현성을 높일 수 있다.
이상 실시예에 따라 본 발명을 설명하였지만, 본 발명은 이들로 제한되는 것은 아니다. 예를 들면, 다양한 변경, 개량, 조합 등이 가능한 것은 당 업자에게 자명하다.
Claims (16)
- 마스크 기판과,상기 마스크 기판에 형성되고, 내부에 보조 패턴을 포함하는 마스크 패턴을 갖고,상기 마스크 패턴의 내부이며, 또한 상기 보조 패턴의 외측의 영역의 광 투과율이, 상기 보조 패턴의 내부의 광 투과율 및 상기 마스크 패턴의 외측의 광 투과율 모두보다 높고, 상기 마스크 패턴의 외형은 상기 보조 패턴보다 정점의 수가 적은 다각형이며, 상기 보조 패턴의 치수는 해상 한계보다 작고,상기 마스크 패턴은 제 1 방향으로 긴 등폭(等幅)의 형상을 가지며, 상기 보조 패턴도 상기 제 1 방향으로 긴 형상을 갖고, 상기 보조 패턴은 그 적어도 한쪽의 단(端)에 중앙보다 폭이 좁은 부분을 포함하는 노광용 마스크.
- 제 1 항에 있어서,상기 보조 패턴의 정점의 수는 적어도 6개인 노광용 마스크.
- 제 1 항에 있어서,상기 보조 패턴의 길이 방향을 따른 한쪽의 가장자리는 일단(一端)으로부터 타단(他端)까지 하나의 직선으로 구성되고, 다른쪽의 가장자리는 계단 형상인 노광용 마스크.
- 내부에 보조 패턴을 포함하는 마스크 패턴으로서, 상기 마스크 패턴의 내부이며, 또한 상기 보조 패턴의 외측의 영역의 광 투과율이 상기 보조 패턴의 내부의 광 투과율 및 상기 마스크 패턴의 외측의 광 투과율 모두보다 높고, 상기 마스크 패턴의 외형은 상기 보조 패턴보다 정점의 수가 적은 다각형이며, 상기 보조 패턴의 치수는 해상 한계보다 작은 상기 마스크 패턴을 통하여 감광막을 노광하는 공정과,노광된 상기 감광막을 현상하는 공정을 갖고,상기 마스크 패턴은 제 1 방향으로 긴 등폭의 형상을 가지며, 상기 보조 패턴도 상기 제 1 방향으로 긴 형상을 갖고, 상기 보조 패턴은 그 적어도 한쪽의 단에 중앙보다 폭이 좁은 부분을 포함하는 패턴 전사 방법.
- 제 4 항에 있어서,상기 보조 패턴의 정점의 수는 적어도 6개인 패턴 전사 방법.
- 제 4 항에 있어서,상기 보조 패턴의 길이 방향을 따른 한쪽의 가장자리는 일단으로부터 타단까지 하나의 직선으로 구성되고, 다른쪽의 가장자리는 계단 형상인 패턴 전사 방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2005/014746 WO2007017947A1 (ja) | 2005-08-11 | 2005-08-11 | 露光用マスク、その製造方法、パターン転写方法、パターン形成方法、及びsramの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080022227A KR20080022227A (ko) | 2008-03-10 |
KR100924707B1 true KR100924707B1 (ko) | 2009-11-03 |
Family
ID=37727143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020087002474A KR100924707B1 (ko) | 2005-08-11 | 2005-08-11 | 노광용 마스크 및 패턴 전사 방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7887977B2 (ko) |
JP (1) | JP4340319B2 (ko) |
KR (1) | KR100924707B1 (ko) |
CN (1) | CN101238412B (ko) |
WO (1) | WO2007017947A1 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007240949A (ja) * | 2006-03-09 | 2007-09-20 | Elpida Memory Inc | マスクデータ作成方法及びマスク |
CN102103325B (zh) * | 2009-12-22 | 2013-06-19 | 株式会社Lg化学 | 用于形成精细图案的光掩模及使用该光掩模形成精细图案的方法 |
JP6076593B2 (ja) * | 2011-09-30 | 2017-02-08 | Hoya株式会社 | 表示装置製造用多階調フォトマスク、表示装置製造用多階調フォトマスクの製造方法、パターン転写方法及び薄膜トランジスタの製造方法 |
JP5684168B2 (ja) * | 2012-02-15 | 2015-03-11 | 株式会社東芝 | フレア計測方法、反射型マスクおよび露光装置 |
CN108363270B (zh) * | 2018-02-11 | 2023-05-26 | 京东方科技集团股份有限公司 | 一种相移掩模板、阵列基板、其制备方法及显示装置 |
US11372324B2 (en) * | 2019-02-11 | 2022-06-28 | United Microelectronics Corporation | Method for correcting mask pattern and mask pattern thereof |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07248612A (ja) * | 1994-03-08 | 1995-09-26 | Nippon Telegr & Teleph Corp <Ntt> | 投影露光用原図基板および投影露光方法 |
JPH07301908A (ja) * | 1994-05-06 | 1995-11-14 | Nippon Telegr & Teleph Corp <Ntt> | 投影露光用原図基板および投影露光方法 |
KR0165471B1 (ko) * | 1995-11-14 | 1999-03-20 | 김광호 | 반도체장치의 미세패턴 형성에 사용되는 포토마스크 |
JPH11109603A (ja) | 1997-10-06 | 1999-04-23 | Mitsubishi Electric Corp | フォトマスクおよび半導体装置の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3708877B2 (ja) * | 2001-05-01 | 2005-10-19 | 松下電器産業株式会社 | フォトマスク |
CN100559270C (zh) * | 2002-06-25 | 2009-11-11 | Hoya株式会社 | 灰调掩模 |
JP2004302263A (ja) | 2003-03-31 | 2004-10-28 | Sharp Corp | マスクパターン補正方法およびフォトマスク |
WO2005040919A1 (ja) | 2003-10-23 | 2005-05-06 | Matsushita Electric Industrial Co., Ltd. | フォトマスク、そのフォトマスクを用いたパターン形成方法及びマスクデータ作成方法 |
KR100801060B1 (ko) * | 2006-08-03 | 2008-02-04 | 삼성전자주식회사 | 오버레이 마크 및 이의 형성 방법 |
-
2005
- 2005-08-11 JP JP2007529444A patent/JP4340319B2/ja not_active Expired - Fee Related
- 2005-08-11 CN CN2005800512827A patent/CN101238412B/zh not_active Expired - Fee Related
- 2005-08-11 WO PCT/JP2005/014746 patent/WO2007017947A1/ja active Application Filing
- 2005-08-11 KR KR1020087002474A patent/KR100924707B1/ko not_active IP Right Cessation
-
2008
- 2008-02-11 US US12/068,694 patent/US7887977B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07248612A (ja) * | 1994-03-08 | 1995-09-26 | Nippon Telegr & Teleph Corp <Ntt> | 投影露光用原図基板および投影露光方法 |
JPH07301908A (ja) * | 1994-05-06 | 1995-11-14 | Nippon Telegr & Teleph Corp <Ntt> | 投影露光用原図基板および投影露光方法 |
KR0165471B1 (ko) * | 1995-11-14 | 1999-03-20 | 김광호 | 반도체장치의 미세패턴 형성에 사용되는 포토마스크 |
JPH11109603A (ja) | 1997-10-06 | 1999-04-23 | Mitsubishi Electric Corp | フォトマスクおよび半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2007017947A1 (ja) | 2007-02-15 |
US7887977B2 (en) | 2011-02-15 |
JP4340319B2 (ja) | 2009-10-07 |
CN101238412B (zh) | 2012-07-18 |
CN101238412A (zh) | 2008-08-06 |
KR20080022227A (ko) | 2008-03-10 |
JPWO2007017947A1 (ja) | 2009-02-19 |
US20080138722A1 (en) | 2008-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7257790B2 (en) | Layout structure of semiconductor integrated circuit and method for forming the same | |
US8173544B2 (en) | Integrated circuit having interleaved gridded features, mask set and method for printing | |
US7670755B2 (en) | Photomask correcting method and manufacturing method of semiconductor device | |
KR100924707B1 (ko) | 노광용 마스크 및 패턴 전사 방법 | |
CN108957943B (zh) | 形成布局图案的方法 | |
KR100306446B1 (ko) | 마이크로디바이스 및 그 구조부분 | |
US20060134532A1 (en) | Method for correcting mask pattern, photomask, method for fabricating photomask, electron beam writing method for fabricating photomask, exposure method, semiconductor device, and method for fabricating semiconductor device | |
JP5233219B2 (ja) | 半導体装置の製造方法及びフォトマスクの設計方法 | |
KR101489329B1 (ko) | 포토키 및 이를 이용한 반도체 소자의 제조방법 | |
KR100462516B1 (ko) | 반도체 장치 | |
JP4961750B2 (ja) | 半導体装置の製造方法及び露光方法 | |
KR20000035176A (ko) | 전자 디바이스 및 반도체 장치, 및 전극 형성 방법 | |
US6767672B2 (en) | Method for forming a phase-shifting mask for semiconductor device manufacture | |
CN102520577B (zh) | 曝光用掩模、图案复制方法 | |
JP5120100B2 (ja) | 半導体装置の製造方法及びレチクルの形成方法 | |
JP4589681B2 (ja) | 半導体デバイスの形成方法 | |
US7323277B2 (en) | Photomask | |
US8241836B2 (en) | Method of fabricating a line pattern in a photoresist layer by using a photomask having slanted unit patterns | |
KR100760916B1 (ko) | 반도체 소자의 레티클 제조 방법 | |
KR20030033808A (ko) | 반도체소자의 얼라인개선용 얼라인키 구조 및 그 제조방법 | |
JP2005141104A (ja) | フォトマスク | |
KR20040099616A (ko) | 반도체소자의 레이아웃방법 | |
KR20060074975A (ko) | 반도체소자의 레이아웃 방법 | |
KR20060076661A (ko) | 반도체소자의 제조방법 | |
JPH04291344A (ja) | フォトマスク |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121002 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20131001 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20141007 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20151002 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160929 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |