CN102520577B - 曝光用掩模、图案复制方法 - Google Patents
曝光用掩模、图案复制方法 Download PDFInfo
- Publication number
- CN102520577B CN102520577B CN201210020733.2A CN201210020733A CN102520577B CN 102520577 B CN102520577 B CN 102520577B CN 201210020733 A CN201210020733 A CN 201210020733A CN 102520577 B CN102520577 B CN 102520577B
- Authority
- CN
- China
- Prior art keywords
- pattern
- mask
- mask pattern
- auxiliary patterns
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
准备形成有掩模图案的掩模,其中所述掩模图案具有将原图案分离为至少两个部分图案的形状,所述至少两个部分图案是隔着比分辨率极限细的间隔而配置的。获得第一关系,所述第一关系为隔开部分图案的间隔宽度和在复制该掩模图案时形成于衬底上的的图案的尺寸之间的关系。根据需形成在衬底上的图案尺寸和第一关系,决定使构成掩模图案的部分图案相互隔开的间隔宽度。基于所决定的间隔宽度,在掩模上形成分离为至少两个部分图案的掩模图案。
Description
本申请是申请号为200580051282.7、申请日为2005年8月11日、发明名称为“曝光用掩模及其制造方法、图案复制方法、图案形成方法及SRAM的制造方法”的专利申请的分案申请。
技术领域
本发明涉及一种曝光用掩模及其制造方法、图案复制方法、图案形成方法及SRAM的制造方法,尤其涉及一种在作为半导体制造工艺之一的光刻工序中采用的曝光用掩模及其制造方法、图案复制方法、图案形成方法及SRAM的制造方法。
背景技术
近年来,为了满足半导体器件对高速度、高密度化的要求,形成在半导体衬底上的配线等图案的宽度变得越来越细。通过在光刻法中所用的曝光用光采用短波长,能够实现图案的微细化。目前,半导体器件的图案规则(patternrule)已达到100nm以下的水平。该尺寸比曝光用光的波长还短。例如,用为曝光用光源的ArF准分子激光器的波长为193nm。
由于图案规则比曝光用光的波长还短,所以不能忽视由衍射等导致的光学邻近效应的影响,而且由光学邻近效应导致图案显著劣化。发生如下的现象,即使掩模上图案的线宽相同,复制在晶片上的图案的线宽也因图案分布的密度而不同。
下述的专利文献1公开了,修正由图案分布的密度不同所导致的线宽误差的技术。下面,说明专利文献1所公开的掩模上的图案。
在以高密度配置有遮光图案的区域,在各遮光图案的内部配置狭缝。在遮光图案稀疏的区域,则不在各遮光图案中配置狭缝。由于光能透过狭缝,所以在遮光图案稠密的区域和稀疏的区域,能够使光密度一致。这样,通过使光密度一致,能够防止由光学邻近效应所引起的图案的劣化。
另外,由于光学邻近效应,图案的顶端部分的形状易劣化。尤其是若线宽变细,则直线状图案的顶端下降导致图案变短的、被称作缩短(shortening)的现象变得显著。作为修正由这种光学邻近效应所引起的掩模图案与复制图案之间的形状差异的方法,提出了称为光学邻近修正(OPC:Optical ProximityCorrection)的修正方法。在OPC法中,在图案的变形方向相反的方向上,其中该图案的变形方向是在将掩模图案复制在晶片上时发生的,通过事先局部地加粗掩模图案、或配置虚设图案,从而修正复制图案的尺寸及形状的变化。
下述的专利文献2及专利文献3公开了,利用OPC法抑制缩短的技术。例如,以细长的掩模图案的前端变得比其中央部分还要粗的方式设计图案。该变粗的部分被称作锤头(hammer head)。通过在细长的图案的前端形成锤头,能够抑制缩短。
专利文献1:JP特开2005-10635号公报
专利文献2:JP特开2004-302263号公报
专利文献3:JP特愿2004-196963号说明书
发明内容
发明所要解决的问题
针对利用ArF准分子激光器(excimer laser)及移相掩模,将90nm宽度的直线状图案通过缩小投影曝光来复制的情况,进行了考察。在本说明书中,若没有特别事先声明,则将掩模上所形成的掩模图案的尺寸换算为考虑缩小率的晶片上的尺寸,并进行标记。例如,在缩小率为1/4的情况下,晶片上与90nm宽度的直线状图案相对应的掩模图案的实际尺寸宽度为360nm,但是将掩模图案的宽度标记成作为其换算尺寸的90nm。
本申请发明人发现,若掩模图案的宽度变化1nm,则复制在晶片上的图案宽度变化约4nm。即,掩模上的图案尺寸的变化会放大4倍而复制到晶片上。通常,以1nm为步长(step size)来设计掩模图案的尺寸。因此,在晶片上,能够用比4nm还小的步长来变化图案的尺寸。例如,能够将线宽为90nm的直线状图案和线宽为92nm的直线状图案同时复制到晶片上。
本发明的一个目的是,提供一种能够用细小的步长来复制所希望的尺寸图案的曝光用掩模。本发明的其它目的是,提供一种其曝光用掩模的制造方法及采用其曝光用掩模的图案复制方法。
为了抑制细长图案的缩短,若在掩模图案的顶端形成锤头,则图案的顶点数目增加。例如,若在细长的长方形图案的两端形成粗细变化成两级的锤头,则顶点数目会从4增加到20。顶点数目的增加与掩模图案的设计数据的增大有关。
本发明的其它目的是,提供一种能够抑制细长图案的缩短且还能够抑制掩模图案的设计数据的增大的曝光用掩模及采用这些的图案复制方法。
用于解决问题的方法
根据本发明的一个观点,提供了一种曝光用掩模的制造方法,其特征在于,包括:工序a,形成掩模图案,并获得第一关系,其中,所述掩模图案具有将原图案分离为至少两个部分图案的形状,所述至少两个部分图案相隔比分辨率极限还细的间隔而配置,所述第一关系为隔开部分图案的间隔宽度和在复制该掩模图案时形成于衬底上的图案的尺寸之间的关系;工序b,根据需形成在衬底上的图案的尺寸和所述第一关系,决定使构成掩模图案的部分图案相互隔开的间隔宽度;工序c,基于在所述工序b中所决定的间隔宽度,在掩模上形成分离为至少两个部分图案的掩模图案。
根据本发明的其它的观点,提供一种曝光用掩模,其特征在于,具有:掩模衬底;掩模图案,其形成在所述掩模衬底上,而且,所述掩模图案包括至少两个部分图案,所述至少两个部分图案与需复制在衬底上的图案相对应,并且所述至少两个部分图案以隔开比分辨率极限还细的间隔的方式相互分离。
根据本发明的另外其它的观点,提供一种图案复制方法,其特征在于,包括:工序a,经由具有掩模图案的曝光用掩模来曝光感光膜,其中,所述掩模图案是通过将原图案沿第一方向分离为至少两个部分图案而得到的,所述至少两个部分图案相隔以比分辨率极限还细的间隔而配置;工序b,显影所述感光膜,从而形成复制有所述掩模图案的第一图案,而且,在所述第一图案在所述第一方向上的尺寸比第二图案在所述第一方向上的尺寸还小,其中,所述第二图案是在与所述工序a的条件相同的曝光条件下复制所述原图案而形成的。
根据本发明的另外其它的观点,提供一种曝光用掩模,其特征在于,具有:掩模衬底;掩模图案,其形成在所述掩模衬底,而且在内部包括辅助图案,而且,在即位于该掩模图案的内部又位于该辅助图案外侧的区域的光透射率比该辅助图案内部的光透射率以及该掩模图案外侧的光透射率都低或者都高,该掩模图案的外形为顶点数目比该辅助图案还少的多角形,该辅助图案的尺寸比分辨率极限还小。
根据本发明的另外其它的观点,提供一种图案复制方法,其特征在于,包括:经由掩模图案来曝光感光膜的工序,其中,所述掩模图案在内部包括辅助图案,而且,在即位于该掩模图案内部又位于该辅助图案外侧的区域的光透射率,比该辅助图案内部的光透射率以及该掩模图案外侧的光透射率都低或者都高,该掩模图案的外形为顶点数目比该辅助图案还少的多角形,该辅助图案的尺寸比分辨率极限还小,;显影被曝光的所述感光膜的工序。
发明效果
由于隔开比分辨率极限还细的间隔来配置两个部分图案,所以由两个部分图案复制一个图案。被复制的一个图案的尺寸与复制原图案而得到的图案的尺寸不同。通过变化部分图案的间隔,能够形成各种尺寸的复制图案。
通过将配置在掩模图案内的辅助图案的顶点数目比配置在掩模图案的外形变少,从而与为了复制所要的图案而调整过外形形状的掩模图案相比,能够减少顶点的总数。由此,能够变小图案的设计数据的大小。
附图说明
图1A及图1B分别是第一实施例的掩模图案的俯视图及剖视图。
图2是复制第一掩模图案而形成的复制图案的俯视图。
图3是表示复制图案的宽度与构成掩模图案的部分图案的间隔之间的关系的曲线图。
图4A是制造中途的器件的剖视图,其用于说明按照第一实施例且利用掩模制造半导体器件的方法(其一)。
图4B是制造中途的器件的剖视图,其用于说明按照第一实施例且利用掩模制造半导体器件的方法(其二)。
图4C是制造中途的器件的剖视图,其用于说明按照第一实施例且利用掩模制造半导体器件的方法(其三)。
图4D是制造中途的器件的剖视图,其用于说明按照第一实施例且利用掩模制造半导体器件的方法(其四)。
图4E是制造中途的器件的剖视图,其用于说明利用第一实施例的掩模制造半导体器件的方法(其五)。
图4F是制造中途的器件的剖视图,其用于说明按照第一实施例且利用掩模制造半导体器件的方法(其六)。
图5A~图5I是第一实施例的掩模图案的变形例的掩模图案的俯视图。
图6A是第二实施例的掩模图案的俯视图,图6B是现有锤头型掩模图案的俯视图,图6C及图6D分别是复制图6A及图6B的掩模图案而形成的图案的俯视图。
图7A是第三实施例的掩模图案的俯视图,图7B是使现有锤头型掩模图案变形了的俯视图,图7C及图7D分别是复制图7A及图7B的掩模图案而形成的图案的俯视图。
具体实施方式
图1A是表示第一实施例的掩模图案的俯视图,图1B是表示图1A的点划线B1-B1的剖视图。在玻璃衬底1的表面上,形成由MoSi构成的遮光膜2。根据设置在遮光膜2的开口,形成掩模图案3~5。
掩模图案3~5的内部(形成有开口的区域)几乎100%透射以ArF准分子激光器作为光源的193nm波长的紫外光。掩模图案3~5的外侧区域(形成有遮光膜的区域)透射约6%的该紫外光。设定遮光膜2的膜厚,以便使在形成有遮光膜2的区域透射了的紫外光的相位比在形成有开口的区域透射了的紫外光的相位延迟180°。
在玻璃衬底1的表面上,定义XY直角坐标系。掩模图案3为Y方向上长的长方形。掩模图案4具有如下形状,即将与掩模图案3相同形状的原图案分离成两个部分图案4A及4B的形状,其中这两个部分图案4A及4B是隔着沿Y方向延伸的细间隔而配置的。部分图案4A与4B之间的间隔比分辨率极限(resolution limit)细。而且,部分图案4A与4B的宽度的总和原图案的宽度相等。
另一个掩模图案5也与掩模图案4同样地,由两个部分图案5A及5B构成。部分图案5A与5B之间的间隔比掩模图案4的部分图案4A与4B之间的间隔宽。但是,部分图案5A与5B之间的间隔也比分辨率极限细。
例如,掩模图案3的长度为1000nm、宽度为90nm。掩模图案4及5的部分图案的间隔分别为3nm及6nm。
利用图1A及图1B所示的掩模,进行缩小率为1/4的缩小投影曝光,将抗蚀图案形成在正(posi)型化学增幅抗蚀膜上,其中该正型化学增幅抗蚀膜形成在晶片上。所使用的光源为193nm波长的ArF准分子激光器。抗蚀膜的厚度为250nm,并在其下方形成由热塑性酚醛类树脂构成的80nm厚度的反射防止膜。在复制有90nm线宽的掩模图案3的晶片上的图案(下面,标记为“复制图案”)的宽度正好为90nm的条件下进行曝光。
图2是表示通过掩模图案3~5而形成在晶片上的复制图案13~15的俯视图。由于掩模图案4及5的部分图案的间隔比分辨率极限细,因此与此相对应的复制图案14及15不会被分离成两个图案,而成为一个图案。复制图案13~15的端部呈现出带有圆形的形状。复制图案13~15的宽度分别为90nm、88nm及86nm。
图3示出了构成掩模图案的部分图案的间隔与复制图案的宽度之间的关系。横轴以“nm”单位来表示部分图案的间隔,纵轴以“nm”单位来表示复制图案的宽度。可知,随着部分图案的间隔的变宽,复制图案的宽度变窄。可以认为在部分图案的间隔细于分辨率极限的范围内,显现出该趋势。
可知,通过调节部分图案的间隔,能够在90nm~86nm之间任意地调节复制图案的宽度。将89nm宽度的掩模图案复制所形成的复制图案的宽度为86nm而不是89nm。通常,用1nm步长来调节掩模图案的尺寸,因此利用如掩模图案3这样的一个掩模图案,不能形成比86nm宽度粗且比90nm宽度细的复制图案。
如第一实施例的掩模图案4及5一样,通过采用将原图案分离成两个部分图案的形状,能够将复制图案的粗细用比4nm细的步长来调节。
通过将分离成部分图案前的原图案的宽度设成比90nm还粗,并形成分离了该原图案的掩模图案,从而在比90nm还粗的区域,也可以用比4nm细的步长来调节复制图案的宽度。例如,通过将原图案的宽度设为94nm,且利用分离了该原图案的掩模图案,所以能够形成90nm以上94nm以下的任意宽度的复制图案。
接着,对第一实施例的曝光用掩模的制造方法进行说明。首先,准备形成有掩模图案的评价用掩模,其中该掩模图案具有将原图案分离为隔着比分辨率极细的间隔而配置两个部分图案的形状。在评价用掩模中,形成部分图案的间隔不同的多个掩模图案。
利用该评价用掩模将复制图案形成在晶片上,并测定复制图案的宽度。根据该测定结果,求出构成掩模图案的部分图案的间隔与由该掩模图案形成的复制图案的宽度之间的关系。下面,将此关系称作“第一关系”。
基于应形成在晶片上的复制图案的宽度和所述第一关系,决定掩模图案的尺寸。例如,在复制图案的宽度为90nm的情况下,将掩模图案设为一条直线的形状,且其宽度设成90nm。在复制图案的宽度比86nm粗且比90nm细的情况下,用两个部分图案来构成掩模图案,所述两个部分图案是将粗细为90nm的原图案在宽度方向上分离而成的。部分图案的间隔能够根据所述第一关系来决定。
如果决定了掩模图案的形状及尺寸,则能够在公知的方向上制造如图1A及图1B所示的移相掩模。
接着,参照图4A~图4F,说明利用第一实施例的曝光用掩模制造半导体器件的方法。
如图4A所示,在由硅构成的半导体衬底20的表面,形成MOS晶体管21及22。此外,虽未图示在图4A中,但是通过浅沟槽隔离(shallow trenchisolation:STI)等,将元件分离绝缘膜形成在半导体衬底20的表层部,在有源区域的表层部,形成MOS晶体管21及22的源极及漏极区域。
在半导体衬底20上,形成由SiOC等构成的层间绝缘膜23和由SiN等构成的盖膜24。这些膜能够通过例如化学气相沉积(CVD)来形成。在这两层中形成通孔,并向通孔内充填导电插件。将导电插件25、26及27连接到MOS晶体管21及22的源极及漏极区域。
在盖膜24上,形成由SiOC构成的300nm膜厚的层间绝缘膜30。在层间绝缘膜30上,形成由SiN构成的150nm膜厚的盖膜31。在盖膜31上,形成由热塑性酚醛树脂等构成的反射防止膜32,并在其上形成由正型化学增幅抗蚀剂构成的感光膜33。将反射防止膜32及感光膜33的厚度分别设为80nm及250nm。
在曝光用掩模形成掩模图案51~53。掩模图案51与图1A及图1B所示的掩模图案3同样地具有一个直线形状。掩模图案52及53与图1A及图1B所示的掩模图案4及5同样地由被分离的两个部分图案构成。掩模图案51的宽度例如为90nm。掩模图案52及53的部分图案的各个宽度为45nm,部分图案的间隔分别为3nm及6nm。
经由曝光用掩模50,曝光感光膜33。在形成有感光膜33的半导体衬底20与掩模50之间,配置有缩小投影光学系统60。虽然实际上,曝光用掩模50上的掩模图案51~53以缩小率1/4复制到感光膜33,但是在图4A中,为了易于理解,将掩模图案51~53缩小为1/4,并利用基于该换算尺寸的大小来表示。经由曝光用掩模50,曝光感光膜33。
如图4B所示,显影被曝光的感光膜33。在感光膜33形成分别复制了掩模图案51~53的开口34~36。开口34~36与应形成在绝缘膜30的配线槽相对应。开口34~36的宽度分别为90nm,88nm及86nm。
如图4C所示,以感光膜33作为蚀刻掩模,通过开口34~36,蚀刻反射防止膜32及盖膜31。由此,在盖膜31形成对应于配线槽的开口34~36。在反射防止膜32的蚀刻工序中,作为蚀刻气体采用碳氟化合物,在盖膜31的蚀刻工序中,采用碳氟化合物与氧的混合气体作为蚀刻气体。如图4D所示,利用氧气或者由氧、氮及氩等构成的混合气体,灰化去除感光膜33及反射防止膜32。
如图4E所示,将盖膜31作为蚀刻掩模,利用将氧和一氧化碳添加到碳氟化合物的蚀刻气体,蚀刻层间绝缘膜30。由此,形成对应于开口34~36的配线槽37~39。在配线槽37~39的底面,分别露出导电插件25~27的上表面。
如图4F所示,向配线槽37~39内,分别充填铜配线40~42。由此,能够获得粗细为90nm、88nm及86nm的铜配线40~42。图4A所示的各掩模图案52及53由两个部分图案构成,其中所述两个部分图案将与掩模图案51相同的图案作为原图案。对应于掩模图案52及53的复制图案的宽度方向的尺寸,比对应于掩模图案51的复制图案的宽度方向的尺寸小,其中该掩模图案51与所述原图案相同。
这样,通过采用由两个部分图案构成的掩模图案,与将该原图案作为掩模图案的情况相比,能够在部分图案相隔开的方向上形成尺寸小的复制图案。
在图4A~图4F中,表示了由金属镶嵌法形成铜配线的情况,但是第一实施例的曝光用掩模也能够应用到其它图案、例如MOS晶体管的栅极图案的形成。在形成栅极图案的情况下,在衬底的整个面上形成多晶硅膜,并在其上方形成反射防止膜和感光膜。在形成栅极图案时,采用使图1A及图1B所示的掩模图案3~5的遮光区域和透射区域反转了的掩模图案。由此,能够在与栅极图案对应的区域残留感光膜的图案。
通过采用第一实施例的曝光用掩模,能够将栅极长度调整为细。
图5A~图5I示出了第一实施例的变形例的掩模图案。如图5A所示,也可以由将细长的长方形原图案在其宽度方向上分离的三个部分图案来构成。相互邻接的两个部分图案的间隔比分辨率极限细。
如图5B所示,也可以设置相互连接两个部分图案的连接部。在连接部的尺寸与部分图案的长度相比充分小的情况下,能够忽视连接部对复制图案的形状及尺寸的影响。如图5C所示,也可以将原图案沿着其一条对角线切断而分离成两个部分图案,并所述部分图案沿宽度方向隔开比分辨率极限还小的距离。如图5D所示,也可以用连接部相互连接图5C的两个部分图案。
如图5E所示,也可以将原图案沿着其两条对角线切断而分离成四个部分图案,并将相互邻接的部分图案沿宽度方向隔开比分辨率极限还小的距离。如图5F所示,也可以将原图案用平行于其一条对角线的两条直线来切断而分离成三个部分图案,并沿宽度方向隔开比分辨率极限还小的距离。而且,也可以在原图案形成将用于抑制缩短的锤头。
图5G~图5I示出了,在原图案的长宽比接近于1的情况下即接近于正方形形状的情况下的掩模图案的俯视图。图5G所示的掩模图案由四个部分图案构成,其中所述四个部分图案是通过将原图案沿纵向二等分,且沿横向二等分而得到的。相互邻接的分离图案的间隔比分辨率极限细。如图5H所示,也可以用连接部连接图5G的相互邻接的两个部分图案。
如图5I所示,也可以由将原图案沿着其两条对角线分离的四个部分图案构成。在此情况下,相互邻接的分离图案的间隔也比分辨率极限还细。
将图5G~图5I所示的图案应用于例如通孔等的图案。特别是在原图案的长宽比相对1∶3更接近于1的情况下,使原图案向其纵向及横向的两个方向分离也可以。
接下来,参照图6A~图7D,说明第二实施例的掩模图案。
图6A示出了第二实施例的掩模图案70的俯视图。在第二实施例中,将辅助图案71配置在掩模图案70内部。将掩模图案70的外侧区域及辅助图案71的内部设为遮光区域。在遮光区域形成如图1B所示的、由MoSi构成的遮光膜2。在即位于掩模图案70内部又位于辅助图案71外侧的区域,使以ArF准分子激光器作为光源的紫外光几乎100%透射。
掩模图案70的外形是细长的长方形,例如其长度L为1000nm、宽度W为106nm。辅助图案71沿着中心线配置,并且在中心线方向上具有细长的形状,其中该中心线沿着掩模图案70的长度方向。辅助图案71的尺寸比分辨率极限小。辅助图案71由主要部71A和窄宽部71B构成,其中,该主要部71A为细长的长方形,该窄宽部71B为从主要部71A的短边的中央起向外侧突出的长方形。
主要部71A的长度LM为760mm,宽度WA为10nm。窄宽部71B的每一个的长度LP为60mm,宽度WP为4nm。辅助图案71相对掩模图案70的长度方向及宽度方向配置在中心部。即,从窄宽部71B的前端到掩模图案70的短边的距离为60mm,从主要部71A的长边到掩模图案70对应的长边的距离为48nm。而且,主要部71A与窄宽部71B之间的连接部分的段差为3nm。
为了复制图案的宽度成为90nm且能够抑制缩短,采用被称作基于模拟的OPC的修正方法算出这些尺寸。
这样,掩模图案70具有设计规则以下的开口宽度,且内部包括将内部做成遮光区域的开口(辅助图案)。在此,所谓“遮光区域”不仅是指将曝光用光100%遮光的区域,而且是指如半色调(half tone)移相掩模一样地,在形成有透射区域和部分透射区域的情况下,透射率相对低的区域。
图6B示出了形成了现有锤头的掩模图案80的例子。掩模图案80由细长的长方形的主要部80A、从其长边的两端附近向宽度方向突出的第一级锤头部80B及第二级锤头部80C构成。主要部80A的长度L1为1000nm,宽度W1为90nm。
将第二级锤头部80C配置在长度LH的区域,其中该长度LH的区域包括主要部80A的长边的端点。将第一级锤头部80B配置在长度LH的区域,其中该长度LH的区域与配置了第二级锤头部80C的区域相连接。长度LH为60mm。第一级锤头部80B的宽度方向的尺寸WH1为6nm,第二级锤头部80C的宽度方向的尺寸WH2为12nm。即,第一级锤头部81B与第二级锤头部80C之间的连接部位的段差为6nm。与图6A所示的第二实施例的掩模图案的情况一样,为了复制图案的宽度成为90nm且能够抑制缩短,这些尺寸也是采用被称为基于模拟的OPC的修正方法算出的。
图6C及图6D分别示出了,由图6A所示的第二实施例的掩模图案70形成的复制图案,以及由图6B的现有掩模图案80形成的复制图案。这些复制图案是通过模拟求得的。模拟所使用的曝光波长为与ArF准分子激光器的波长相同为193nm。可知,在第二实施例的情况下,也能够形成与采用现有掩模图案的情况一样的优质图案,其中该掩模图案形成有锤头。
在图6A所示的第二实施例的掩模图案70中,在其长度方向上,配置有主要部71A的范围的透过区域的总计宽度为96nm,配置有窄宽部71B的范围的透射区域的宽度为102nm,没有配置辅助图案的范围的透射区域的宽度为106nm。这样,透射区域具有3种宽度。因此,可以认为能够获得,与形成了两级的锤头部的图6B的掩模图案80同样的抑制复制图案形状变形的效果。
图6A所示的第二实施例的掩模图案70的外形具有四个顶点,辅助图案71具有12个顶点。即,总计具有16个顶点。相对与此,图6B所示的现有锤头型掩模图案80具有20个顶点。因此,第二实施例的掩模图案70与采用现有锤头的掩模图案80相比,不会使复制图案形状的品质劣化,就能够变小掩模图案的设计数据的大小。
接下来,参照图7A~图7D,说明第三实施例的掩模图案。
图7A示出了第三实施例的掩模图案75的俯视图。下面,着眼于与图6A所示的第二实施例的掩模图案70的不同点进行说明。在第三实施例中,代替第二实施例的辅助图案71,形成与辅助图案71形状不同的辅助图案76。
第二实施例的辅助图案71从主要部71A的短边的中央突出窄宽部71B,但是,在第三实施例中,为了使窄宽部76B的一个长边与主要部76A的一个长边形成一条直线,使窄宽部76B偏向主要部76A的短边的一端。即,辅助图案76的沿长度方向一侧的边从一端到另一端由一条直线构成,另一侧的边为阶梯状。因此,顶点数目相比较于第二实施例的情况少4个。
掩模图案75的外形及大小与第二实施例的掩模图案70相同。第三实施例的辅助图案76的主要部76A的长度及粗细也与第二实施例的辅助图案71的主要部71A相同。第三实施例的辅助图案76的窄宽部76B的长度与第二实施例的辅助图案71的窄宽部71B的长度相同,并且其宽度WP1比第二实施例的辅助图案71的窄宽部71B粗为5nm。
为了参考,图7B示出了将锤头部7B仅形成在一侧的掩模图案85的俯视图。主要部85A的长度及宽度与图6B所示的掩模图案80的主要部80A相同。有关主要部85A的长度方向的第一级及第二级锤头部85B及85C的尺寸LH,与图6B所示的第一及第二锤头部80B及80C相同。第一级锤头部85B及第二级锤头部85C的宽度方向的尺寸WH3及WH4分别为6nm及18nm。即,第一段锤头部85B与第二段锤头部85C之间的连接部位的段差为12nm。
图7C及图7D分别示出了,通过图7A及图7B的掩模图案75及85所形成的复制图案的模拟结果。图7D所示的复制图案反映图7B的掩模图案85的第一级及第二级锤头部85B及85C的形状,且端部成稍稍弯曲的形状。相对与此,图7C所示的复制图案,相对中心轴大致成为对象,且不逊色于图6C及图6D所示的复制图案。
如第三实施例,通过使辅助图案75在掩模图案75的外形的中心轴不对称从而减少顶点数目,能够减少图案设计数据的数据量。此时,复制图案的形状保持着与对应于图6A所示掩模图案70的复制图案的形状同样的品质。
在上述第二实施例中,如图6A所示,将掩模图案70的外形设为四角形,将辅助图案71的顶点数目设为12。在第三实施例中,如图7A所示,将掩模图案75的外形设为四角形,将辅助图案76的顶点数目设为8。这样,通过将掩模图案75的外形设为顶点数目比辅助图案的顶点数目少的多角形,从而与形成锤头的情况相比,能够保持复制图案的形状且减少设计数据的大小。
若将辅助图案的顶点数目至少设为8个,则如图7A及图7C所示的第三实施例的情况那样,能够将复制图案的形状及尺寸维持在采用掩模图案的情况同样的程度,其中,该掩模图案具有两级结构的锤头部。仅仅将辅助图案的一端设成两级结构也可以。在此情况下,辅助图案的顶点数目为6个。
虽然在上述第二及第三实施例中,将掩模图案的外形设成细长的长方形,但是不局限于长方形,也可以设为在一个方向上长的等宽度的形状。而且,辅助图案也可以设成在与外形的长度方向相同的方向上长,且在至少一侧端具有比中央宽度窄的部分的形状。
在上述第一~第三实施例中,虽然将掩模图案应用到半色调(half tone)移相掩模,但是,即使应用到其它的掩模也能够获得相同的效果。例如,在图6A所示的第二实施例的掩模图案70中,一般地,以即位于掩模图案70内部又位于辅助图案71外侧的区域的光透射率比辅助图案71内部的光透射率以及掩模图案70外侧的光透射率都低或者都高的方式设定掩模图案的光透射率。
另外,与半导体器件的SRAM单元布局结构一样地,上述实施例的掩模图案,两个矩形图案的前端相互突起,并优先能够用在形成狭小间隔的部位。通过采用实施例的掩模图案,能够提高进行邻近效应修正时呈现出非线性举动程度的微细图案的加工的再现性。
按照以上实施例对本发明进行了说明,但是本发明并不局限于此。例如可以进行各种各样的变化、改进、组合等,对于本领域的技术人员来说是显而易见的。
Claims (6)
1.一种曝光用掩模,其特征在于,具有:
掩模衬底,
掩模图案,其形成在所述掩模衬底上,而且在内部包括一个辅助图案;而且,
在既位于该掩模图案内部又位于该辅助图案外侧的区域的光透射率,比该辅助图案内部的光透射率以及该掩模图案外侧的光透射率都低或者都高,该掩模图案的外形为顶点数目比该辅助图案还少的多角形,该辅助图案的尺寸比分辨率极限还小,
所述掩模图案具有在第一方向上长的等宽的形状,所述辅助图案也具有在第一方向上长的形状,该辅助图案在其至少一侧端包括宽度比中央部还窄的端部部分,
所述辅助图案的所述中央部的第一方向上的长度,长于所述辅助图案的所述端部部分的宽度,
所述中央部为细长的长方形,
所述端部部分为长方形,且从所述中央部的两短边突出。
2.根据权利要求1所述的曝光用掩模,其特征在于,所述辅助图案的顶点数目至少为6个。
3.根据权利要求1所述的曝光用掩模,其特征在于,所述辅助图案的沿着长度方向的一侧边,从一端到另一端为止,由一条直线构成,而另一侧边为阶梯状。
4.一种图案复制方法,其特征在于,包括:
经由掩模图案来曝光感光膜的工序,其中,所述掩模图案在内部包括一个辅助图案,而且,在既位于该掩模图案内部又位于该辅助图案外侧的区域的光透射率,比该辅助图案内部的光透射率以及该掩模图案外侧的光透射率都低或者都高,该掩模图案的外形为顶点数目比该辅助图案还少的多角形,该辅助图案的尺寸比分辨率极限还小,
显影被曝光的所述感光膜的工序;
所述掩模图案具有在第一方向上长的等宽的形状,所述辅助图案也具有在第一方向上长的形状,该辅助图案在其至少一侧端包括宽度比中央部还窄的端部部分,
所述辅助图案的所述中央部的第一方向上的长度,长于所述辅助图案的所述端部部分的宽度,
所述中央部为细长的长方形,
所述端部部分为长方形,且从所述中央部的两短边突出。
5.根据权利要求4所述的图案复制方法,其特征在于,所述辅助图案的顶点数目至少为6个。
6.根据权利要求4所述的图案复制方法,其特征在于,所述辅助图案的沿着长度方向的一侧边,从一端到另一端为止,由一条直线构成,而另一侧边为阶梯状。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210020733.2A CN102520577B (zh) | 2005-08-11 | 2005-08-11 | 曝光用掩模、图案复制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210020733.2A CN102520577B (zh) | 2005-08-11 | 2005-08-11 | 曝光用掩模、图案复制方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2005800512827A Division CN101238412B (zh) | 2005-08-11 | 2005-08-11 | 曝光用掩模的制造方法、图案复制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102520577A CN102520577A (zh) | 2012-06-27 |
CN102520577B true CN102520577B (zh) | 2014-10-29 |
Family
ID=46291546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210020733.2A Expired - Fee Related CN102520577B (zh) | 2005-08-11 | 2005-08-11 | 曝光用掩模、图案复制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102520577B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5686216B1 (ja) * | 2013-08-20 | 2015-03-18 | 大日本印刷株式会社 | マスクブランクス、位相シフトマスク及びその製造方法 |
US20170031239A1 (en) * | 2015-07-30 | 2017-02-02 | Infineon Technologies Ag | Structuring over topography |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5989756A (en) * | 1997-10-06 | 1999-11-23 | Mitsubishi Denki Kabushiki Kaisha | Photo mask and method for fabricating semiconductor devices using the photo mask |
WO2002091079A1 (en) * | 2001-05-01 | 2002-11-14 | Matsushita Electric Industrial Co., Ltd. | Photo mask, production method of the same, pattern forming method using the photo mask |
TW558746B (en) * | 2001-03-30 | 2003-10-21 | Samsung Electronics Co Ltd | Mask for a photolithography process and method of fabricating the same |
CN1621947A (zh) * | 2003-11-27 | 2005-06-01 | 因芬尼昂技术股份公司 | 屏蔽的避免像差屏蔽布局的制造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07248612A (ja) * | 1994-03-08 | 1995-09-26 | Nippon Telegr & Teleph Corp <Ntt> | 投影露光用原図基板および投影露光方法 |
JPH07301908A (ja) * | 1994-05-06 | 1995-11-14 | Nippon Telegr & Teleph Corp <Ntt> | 投影露光用原図基板および投影露光方法 |
US7001693B2 (en) * | 2003-02-28 | 2006-02-21 | International Business Machines Corporation | Binary OPC for assist feature layout optimization |
-
2005
- 2005-08-11 CN CN201210020733.2A patent/CN102520577B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5989756A (en) * | 1997-10-06 | 1999-11-23 | Mitsubishi Denki Kabushiki Kaisha | Photo mask and method for fabricating semiconductor devices using the photo mask |
TW558746B (en) * | 2001-03-30 | 2003-10-21 | Samsung Electronics Co Ltd | Mask for a photolithography process and method of fabricating the same |
WO2002091079A1 (en) * | 2001-05-01 | 2002-11-14 | Matsushita Electric Industrial Co., Ltd. | Photo mask, production method of the same, pattern forming method using the photo mask |
CN1621947A (zh) * | 2003-11-27 | 2005-06-01 | 因芬尼昂技术股份公司 | 屏蔽的避免像差屏蔽布局的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102520577A (zh) | 2012-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11748540B2 (en) | Method and structure for mandrel and spacer patterning | |
JP5154733B2 (ja) | ライン型パターンを有する半導体素子 | |
US8158306B2 (en) | Method and system for combining photomasks to form semiconductor devices | |
US8869079B2 (en) | Semiconductor device and layout design method for the same | |
US20130260557A1 (en) | Process for semiconductor circuit | |
US7670755B2 (en) | Photomask correcting method and manufacturing method of semiconductor device | |
CN101238412B (zh) | 曝光用掩模的制造方法、图案复制方法 | |
KR100857728B1 (ko) | 포토마스크 제조 방법, 포토마스크 및 그의 노광 방법 | |
US20070194466A1 (en) | Overlay measurement mark and pattern formation method for the same | |
JP5233219B2 (ja) | 半導体装置の製造方法及びフォトマスクの設計方法 | |
KR20020076821A (ko) | 마스크 및 그 형성방법 | |
US7536671B2 (en) | Mask for forming fine pattern and method of forming the same | |
US8273522B2 (en) | Exposure mask and method for manufacturing semiconductor device using the same | |
CN102520577B (zh) | 曝光用掩模、图案复制方法 | |
US6998205B2 (en) | Optical proximity correction method | |
US7465615B1 (en) | Polyconductor line end formation and related mask | |
JP4961750B2 (ja) | 半導体装置の製造方法及び露光方法 | |
US7851137B2 (en) | Method of manufacturing semiconductor device | |
US20080076047A1 (en) | Method of forming image contour for predicting semiconductor device pattern | |
JP2008116506A (ja) | マスクデータ処理方法と半導体装置の製造方法 | |
KR20050010392A (ko) | 서로 다른 층이 중첩된 반도체용 마스크 및 그 설계방법 | |
KR20040045690A (ko) | 오버레이 판독 정확도 개선용 오버레이 버어니어 및 그제조방법 | |
JP2000114236A (ja) | 半導体装置の製造方法 | |
JP2009025646A (ja) | フォトマスク及び半導体装置の製造方法 | |
KR20100001818A (ko) | 반도체 소자의 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141029 Termination date: 20180811 |
|
CF01 | Termination of patent right due to non-payment of annual fee |