JP2000114236A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000114236A JP2000114236A JP28141798A JP28141798A JP2000114236A JP 2000114236 A JP2000114236 A JP 2000114236A JP 28141798 A JP28141798 A JP 28141798A JP 28141798 A JP28141798 A JP 28141798A JP 2000114236 A JP2000114236 A JP 2000114236A
- Authority
- JP
- Japan
- Prior art keywords
- film
- mask
- etching
- photomask
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 被エッチング膜を所望の形状により正確にパ
ターニングできるような半導体装置の製造方法を提供す
る。 【構成】 被エッチング膜に角αを有するパターン１０
０を形成する工程を含み、前記工程を、辺β´を有する
マスクパターン１０１が形成された第１のフォトマスク
と、辺γ´を有するマスクパターン１０２が形成された
第２のフォトマスクとを、両フォトマスクを重ね合わせ
たとき辺β´と辺γ´とが交差することにより角αに対
応した角α´が形成されるように作製する工程と、被エ
ッチング膜上に形成したシリコン酸化膜を前記第１のフ
ォトマスクを用いてパターニングする工程と、前記シリ
コン酸化膜を前記第２のフォトマスクを用いてパターニ
ングする工程と、パターニングされた前記酸化膜をマス
クとして被エッチング膜をエッチングする工程とを含む
こととした。
ターニングできるような半導体装置の製造方法を提供す
る。 【構成】 被エッチング膜に角αを有するパターン１０
０を形成する工程を含み、前記工程を、辺β´を有する
マスクパターン１０１が形成された第１のフォトマスク
と、辺γ´を有するマスクパターン１０２が形成された
第２のフォトマスクとを、両フォトマスクを重ね合わせ
たとき辺β´と辺γ´とが交差することにより角αに対
応した角α´が形成されるように作製する工程と、被エ
ッチング膜上に形成したシリコン酸化膜を前記第１のフ
ォトマスクを用いてパターニングする工程と、前記シリ
コン酸化膜を前記第２のフォトマスクを用いてパターニ
ングする工程と、パターニングされた前記酸化膜をマス
クとして被エッチング膜をエッチングする工程とを含む
こととした。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するものであり、更に詳しくは、基板上に形成
された薄膜をパターニングする工程に特徴を有する半導
体装置の製造方法に関するものである。
方法に関するものであり、更に詳しくは、基板上に形成
された薄膜をパターニングする工程に特徴を有する半導
体装置の製造方法に関するものである。
【０００２】
【従来の技術】半導体装置の製造における主要な工程の
１つとして、基板上に形成されたポリシリコン膜、絶縁
膜、金属膜などの各種薄膜を所望の形状にパターニング
する工程がある。この薄膜のパターニングには、通常、
フォトリソグラフィー法が採用されている。
１つとして、基板上に形成されたポリシリコン膜、絶縁
膜、金属膜などの各種薄膜を所望の形状にパターニング
する工程がある。この薄膜のパターニングには、通常、
フォトリソグラフィー法が採用されている。
【０００３】従来の半導体装置の製造方法における薄膜
のパターニングについて、トランジスタのゲート電極を
形成する場合を例に挙げて説明する。図６は従来の製造
方法によって形成されたゲート電極を示す平面図であ
る。また、図７（ａ）〜（ｅ）は従来のゲート電極の形
成方法を説明するための工程断面図であり、左側に配し
た図が図６のＸ−Ｘ´方向に、右側に配した図が図６の
Ｙ−Ｙ´方向に各々対応している。
のパターニングについて、トランジスタのゲート電極を
形成する場合を例に挙げて説明する。図６は従来の製造
方法によって形成されたゲート電極を示す平面図であ
る。また、図７（ａ）〜（ｅ）は従来のゲート電極の形
成方法を説明するための工程断面図であり、左側に配し
た図が図６のＸ−Ｘ´方向に、右側に配した図が図６の
Ｙ−Ｙ´方向に各々対応している。
【０００４】まず、シリコン基板３０上に熱酸化によっ
てフィールド絶縁膜３３およびゲート絶縁膜３２を形成
する（図７（ａ））。次に、ゲート絶縁膜３２上に、減
圧ＣＶＤ法によって被エッチング膜であるポリシリコン
膜３４を成長させる（図７（ｂ））。このポリシリコン
膜３４上にレジストを塗布し、フォトマスクを介して露
光する。このフォトマスクには、ポジ型レジストを用い
る場合は、所望のゲート電極パターン（図６の３４ｂ）
と同一の形状である矩形のマスクパターンが形成されて
いる。次に、露光によってレジスト中に形成された潜像
を現像液を用いて顕在化し、レジストパターン３６を形
成する（図７（ｃ））。このレジストパターン３６をマ
スクとしてポリシリコン膜３４をエッチングした後（図
７（ｄ））、レジストパターン３６を除去することによ
り、ゲート電極３４ａが形成される（図７（ｅ））。
てフィールド絶縁膜３３およびゲート絶縁膜３２を形成
する（図７（ａ））。次に、ゲート絶縁膜３２上に、減
圧ＣＶＤ法によって被エッチング膜であるポリシリコン
膜３４を成長させる（図７（ｂ））。このポリシリコン
膜３４上にレジストを塗布し、フォトマスクを介して露
光する。このフォトマスクには、ポジ型レジストを用い
る場合は、所望のゲート電極パターン（図６の３４ｂ）
と同一の形状である矩形のマスクパターンが形成されて
いる。次に、露光によってレジスト中に形成された潜像
を現像液を用いて顕在化し、レジストパターン３６を形
成する（図７（ｃ））。このレジストパターン３６をマ
スクとしてポリシリコン膜３４をエッチングした後（図
７（ｄ））、レジストパターン３６を除去することによ
り、ゲート電極３４ａが形成される（図７（ｅ））。
【０００５】
【発明が解決しようとする課題】上記従来の製造方法に
おいては、以下に説明するような問題があった。
おいては、以下に説明するような問題があった。
【０００６】第１の問題は、図６に示すように、形成さ
れるゲート電極３４ａの角部が後退して丸くなったり、
所望パターン３４ｂに比べてゲート電極３４ａの寸法が
減少するという問題である。従来の製造方法において、
使用するフォトマスクのマスクパターンには所望パター
ン端に存在する角部の形状が形成されている。このよう
な角部は露光の際にパターン端で生じる回折光の影響を
２方向から受けるため、形成されるレジストパターンは
角部が他の部分に比べて大きく後退した形状となる。更
に、角部における後退量がパターン寸法と同程度である
場合には、レジストパターン寸法の減少が生じる。この
ようなレジストパターンをマスクとしてエッチングする
ため、被エッチング膜に形成されるパターンは角部が丸
くなり、更には寸法が減少するのである。
れるゲート電極３４ａの角部が後退して丸くなったり、
所望パターン３４ｂに比べてゲート電極３４ａの寸法が
減少するという問題である。従来の製造方法において、
使用するフォトマスクのマスクパターンには所望パター
ン端に存在する角部の形状が形成されている。このよう
な角部は露光の際にパターン端で生じる回折光の影響を
２方向から受けるため、形成されるレジストパターンは
角部が他の部分に比べて大きく後退した形状となる。更
に、角部における後退量がパターン寸法と同程度である
場合には、レジストパターン寸法の減少が生じる。この
ようなレジストパターンをマスクとしてエッチングする
ため、被エッチング膜に形成されるパターンは角部が丸
くなり、更には寸法が減少するのである。
【０００７】正確に所望の形状にパターニングすること
が困難であるという問題は、ゲート電極に限らずフォト
リソグラフィー法によって形成されるあらゆる部材（各
種電極および配線など）においても同様に発生する。い
ずれの部材に関しても、その形状の変動は半導体装置の
特性に多大な影響を与えるため、上記問題は半導体装置
特性の劣化を招くという問題を派生させるおそれがあ
る。また、マスクを設計する際には、前述のような寸法
の減少を考慮したプロセスマージンを設定する必要が生
じるため、素子縮小を図ることが困難となるという問題
も派生する。
が困難であるという問題は、ゲート電極に限らずフォト
リソグラフィー法によって形成されるあらゆる部材（各
種電極および配線など）においても同様に発生する。い
ずれの部材に関しても、その形状の変動は半導体装置の
特性に多大な影響を与えるため、上記問題は半導体装置
特性の劣化を招くという問題を派生させるおそれがあ
る。また、マスクを設計する際には、前述のような寸法
の減少を考慮したプロセスマージンを設定する必要が生
じるため、素子縮小を図ることが困難となるという問題
も派生する。
【０００８】この問題を解決する方法として、フォトマ
スクの角部分に補助パターン（セリフ）を設ける方法が
提案されている。しかし、このような方法によれば、角
部の後退および寸法の減少を軽減することはできるもの
の、その効果は十分ではない。また、補助パターンは、
形成するパターンの寸法や形状に応じて調整する必要が
あるが、この補助パターンの最適化は困難であるばかり
か、形成するパターンの寸法によっては補助パターンを
形成することが不可能な場合もある。
スクの角部分に補助パターン（セリフ）を設ける方法が
提案されている。しかし、このような方法によれば、角
部の後退および寸法の減少を軽減することはできるもの
の、その効果は十分ではない。また、補助パターンは、
形成するパターンの寸法や形状に応じて調整する必要が
あるが、この補助パターンの最適化は困難であるばかり
か、形成するパターンの寸法によっては補助パターンを
形成することが不可能な場合もある。
【０００９】第２の問題は、フォトリソグラフィーの解
像度未満の寸法のパターニングは非常に困難であるとい
う問題である。そのため、近年の半導体装置の小型化、
高集積化の要求を十分に満足させることが困難となって
きている。
像度未満の寸法のパターニングは非常に困難であるとい
う問題である。そのため、近年の半導体装置の小型化、
高集積化の要求を十分に満足させることが困難となって
きている。
【００１０】本発明は、基板上に形成された薄膜を、よ
り正確に所望の形状にパターニングできる半導体装置の
製造方法を提供することを第１の目的とする。また、本
発明は、基板上に形成された薄膜を、より微細な寸法に
パターニングできる半導体装置の製造方法を提供するこ
とを第２の目的とする。
り正確に所望の形状にパターニングできる半導体装置の
製造方法を提供することを第１の目的とする。また、本
発明は、基板上に形成された薄膜を、より微細な寸法に
パターニングできる半導体装置の製造方法を提供するこ
とを第２の目的とする。
【００１１】
【課題を解決するための手段】前記第１の目的を達成す
るため、本発明の第１の半導体装置の製造方法は、第１
のフォトマスクおよび第２のフォトマスクを、両フォト
マスクを重ね合わせたときマスクパターン同士が重なる
領域が、前記第１のフォトマスクのマスクパターンを構
成する一辺と前記第２のフォトマスクのマスクパターン
を構成する一辺とが交差してなる角を有するように作製
する工程と、半導体基板上に被エッチング膜を形成する
工程と、前記被エッチング膜上にエッチングマスク形成
膜を形成する工程と、前記エッチングマスク形成膜上に
塗布した第１のレジストを前記第１のフォトマスクを用
いて露光し現像する工程と、前記エッチングマスク形成
膜を前記第１のレジストをマスクとしてエッチングする
工程と、前記エッチングマスク形成膜上に塗布した第２
のレジストを前記第２のフォトマスクを用いて露光し現
像する工程と、前記エッチングマスク形成膜を前記第２
のレジストをマスクとしてエッチングする工程と、前記
第１のレジストおよび前記第２のレジストをマスクとし
てエッチングされた前記エッチングマスク形成膜をマス
クとして前記被エッチング膜をエッチングする工程とを
含むことを特徴とする。
るため、本発明の第１の半導体装置の製造方法は、第１
のフォトマスクおよび第２のフォトマスクを、両フォト
マスクを重ね合わせたときマスクパターン同士が重なる
領域が、前記第１のフォトマスクのマスクパターンを構
成する一辺と前記第２のフォトマスクのマスクパターン
を構成する一辺とが交差してなる角を有するように作製
する工程と、半導体基板上に被エッチング膜を形成する
工程と、前記被エッチング膜上にエッチングマスク形成
膜を形成する工程と、前記エッチングマスク形成膜上に
塗布した第１のレジストを前記第１のフォトマスクを用
いて露光し現像する工程と、前記エッチングマスク形成
膜を前記第１のレジストをマスクとしてエッチングする
工程と、前記エッチングマスク形成膜上に塗布した第２
のレジストを前記第２のフォトマスクを用いて露光し現
像する工程と、前記エッチングマスク形成膜を前記第２
のレジストをマスクとしてエッチングする工程と、前記
第１のレジストおよび前記第２のレジストをマスクとし
てエッチングされた前記エッチングマスク形成膜をマス
クとして前記被エッチング膜をエッチングする工程とを
含むことを特徴とする。
【００１２】なお、前記エッチングマスク形成膜は、フ
ォトリソグラフィーおよびエッチングによってパターニ
ングされることにより、被エッチング膜のエッチングマ
スクとなる膜を意味する。よって、エッチングマスク形
成膜は、エッチングマスク形成膜のエッチング時におけ
るエッチング速度をレジストよりも大きく、且つ、被エ
ッチング膜のエッチング時におけるエッチング速度を被
エッチング膜よりも小さくできるような材料で構成され
る膜であればよく、例えば、シリコン酸化膜、シリコン
窒化膜またはシリコン酸窒化膜が使用できる。
ォトリソグラフィーおよびエッチングによってパターニ
ングされることにより、被エッチング膜のエッチングマ
スクとなる膜を意味する。よって、エッチングマスク形
成膜は、エッチングマスク形成膜のエッチング時におけ
るエッチング速度をレジストよりも大きく、且つ、被エ
ッチング膜のエッチング時におけるエッチング速度を被
エッチング膜よりも小さくできるような材料で構成され
る膜であればよく、例えば、シリコン酸化膜、シリコン
窒化膜またはシリコン酸窒化膜が使用できる。
【００１３】前記第１の製造方法においては、例えば、
第１のフォトマスクおよび第２のフォトマスクを、両フ
ォトマスクを重ね合わせたときマスクパターン同士が重
なる領域が、前記第１のフォトマスクのマスクパターン
を構成する一辺と前記第２のフォトマスクのマスクパタ
ーンを構成する一辺とが略直角に交差してなる角を有す
るように作製することができる。
第１のフォトマスクおよび第２のフォトマスクを、両フ
ォトマスクを重ね合わせたときマスクパターン同士が重
なる領域が、前記第１のフォトマスクのマスクパターン
を構成する一辺と前記第２のフォトマスクのマスクパタ
ーンを構成する一辺とが略直角に交差してなる角を有す
るように作製することができる。
【００１４】このような構成にしたことにより、各フォ
トマスクのマスクパターンに所望パターン端に存在する
角の少なくとも１つを形成することなく、被エッチング
膜に所望パターンを形成することができる。よって、パ
ターン端の前記角が丸くなることやパターン寸法が後退
することを抑制でき、被エッチング膜をより正確に所望
の形状にパターニングすることが可能となる。
トマスクのマスクパターンに所望パターン端に存在する
角の少なくとも１つを形成することなく、被エッチング
膜に所望パターンを形成することができる。よって、パ
ターン端の前記角が丸くなることやパターン寸法が後退
することを抑制でき、被エッチング膜をより正確に所望
の形状にパターニングすることが可能となる。
【００１５】また、本発明の製造方法で使用するフォト
マスクと同様にして作製した２枚のフォトマスクを使用
して被エッチング膜をパターニングする別の方法として
は、被エッチング膜上にレジストを直接塗布し、これを
１枚目のフォトマスクを用いて露光・現像したものをマ
スクとして、被エッチング膜に対して１回目のエッチン
グを実施した後、被エッチング膜上に新たなレジストを
直接塗布し、これを２枚目のフォトマスクを用いて露光
・現像したものをマスクとして、被エッチング膜に対し
て２回目のエッチングを実施する方法が考えられる。ま
た、更に別の方法としては、被エッチング膜上にレジス
トを直接塗布し、これを１枚目のフォトマスクを用いて
１回目の露光を実施し、続けて同じレジストに対して２
枚目のフォトマスクを用いて２回目の露光を実施した後
現像し、これをマスクとして被エッチング膜をエッチン
グする方法も考えられる。
マスクと同様にして作製した２枚のフォトマスクを使用
して被エッチング膜をパターニングする別の方法として
は、被エッチング膜上にレジストを直接塗布し、これを
１枚目のフォトマスクを用いて露光・現像したものをマ
スクとして、被エッチング膜に対して１回目のエッチン
グを実施した後、被エッチング膜上に新たなレジストを
直接塗布し、これを２枚目のフォトマスクを用いて露光
・現像したものをマスクとして、被エッチング膜に対し
て２回目のエッチングを実施する方法が考えられる。ま
た、更に別の方法としては、被エッチング膜上にレジス
トを直接塗布し、これを１枚目のフォトマスクを用いて
１回目の露光を実施し、続けて同じレジストに対して２
枚目のフォトマスクを用いて２回目の露光を実施した後
現像し、これをマスクとして被エッチング膜をエッチン
グする方法も考えられる。
【００１６】しかし、前者の方法においては、１回目の
エッチングによって、被エッチング膜下の薄膜または基
板（以下、「下地」とする。）の一部が露出する。２回
目のエッチング時には、被エッチング膜だけでなく、こ
の露出した下地表面がエッチングの影響を受けるため、
下地表面の損傷や厚みの減少を招くという問題があっ
た。また、後者の方法では、１回目の露光によりレジス
トの膜厚が変化するため、２回目の露光においてマスク
パターンを正確に転写することが困難となるという問題
があった。
エッチングによって、被エッチング膜下の薄膜または基
板（以下、「下地」とする。）の一部が露出する。２回
目のエッチング時には、被エッチング膜だけでなく、こ
の露出した下地表面がエッチングの影響を受けるため、
下地表面の損傷や厚みの減少を招くという問題があっ
た。また、後者の方法では、１回目の露光によりレジス
トの膜厚が変化するため、２回目の露光においてマスク
パターンを正確に転写することが困難となるという問題
があった。
【００１７】しかしながら、本発明の製造方法によれ
ば、被エッチング膜上に形成したエッチングマスク形成
膜を前記第１および第２のフォトマスクを用いて所望の
形状にパターニングし、このエッチングマスク形成膜を
マスクとして被エッチング膜をエッチングするため、上
記問題を解決し、より正確に所望の寸法および形状に被
エッチング膜をパターニングでき、且つ、下地表面の損
傷および下地膜厚の減少を回避することができる。
ば、被エッチング膜上に形成したエッチングマスク形成
膜を前記第１および第２のフォトマスクを用いて所望の
形状にパターニングし、このエッチングマスク形成膜を
マスクとして被エッチング膜をエッチングするため、上
記問題を解決し、より正確に所望の寸法および形状に被
エッチング膜をパターニングでき、且つ、下地表面の損
傷および下地膜厚の減少を回避することができる。
【００１８】前記第２の目的を達成するため、本発明の
第２の半導体装置の製造方法は、第１のフォトマスクお
よび第２のフォトマスクを、両フォトマスクを重ね合わ
せたときマスクパターン同士が重なる領域が、前記第１
のフォトマスクのマスクパターンを構成する一辺と前記
第２のフォトマスクのマスクパターンを構成する一辺と
が解像度未満の間隔で対向する部分を有するように作製
する工程と、半導体基板上に被エッチング膜を形成する
工程と、前記被エッチング膜上にエッチングマスク形成
膜を形成する工程と、前記エッチングマスク形成膜上に
塗布した第１のレジストを前記第１のフォトマスクを用
いて露光し現像する工程と、前記エッチングマスク形成
膜を前記第１のレジストをマスクとしてエッチングする
工程と、前記エッチングマスク形成膜上に塗布した第２
のレジストを前記第２のフォトマスクを用いて露光し現
像する工程と、前記エッチングマスク形成膜を前記第２
のレジストをマスクとしてエッチングする工程と、前記
第１のレジストおよび前記第２のレジストをマスクとし
てエッチングされた前記エッチングマスク形成膜をマス
クとして前記被エッチング膜をエッチングする工程とを
含むことを特徴とする。
第２の半導体装置の製造方法は、第１のフォトマスクお
よび第２のフォトマスクを、両フォトマスクを重ね合わ
せたときマスクパターン同士が重なる領域が、前記第１
のフォトマスクのマスクパターンを構成する一辺と前記
第２のフォトマスクのマスクパターンを構成する一辺と
が解像度未満の間隔で対向する部分を有するように作製
する工程と、半導体基板上に被エッチング膜を形成する
工程と、前記被エッチング膜上にエッチングマスク形成
膜を形成する工程と、前記エッチングマスク形成膜上に
塗布した第１のレジストを前記第１のフォトマスクを用
いて露光し現像する工程と、前記エッチングマスク形成
膜を前記第１のレジストをマスクとしてエッチングする
工程と、前記エッチングマスク形成膜上に塗布した第２
のレジストを前記第２のフォトマスクを用いて露光し現
像する工程と、前記エッチングマスク形成膜を前記第２
のレジストをマスクとしてエッチングする工程と、前記
第１のレジストおよび前記第２のレジストをマスクとし
てエッチングされた前記エッチングマスク形成膜をマス
クとして前記被エッチング膜をエッチングする工程とを
含むことを特徴とする。
【００１９】ここで「解像度」とは、前記第１のフォト
マスクおよび前記第２のフォトマスクを用いてレジスト
を露光する際に使用する露光器の解像度、すなわち、使
用する露光器によってレジストに転写することが可能な
マスクパターンの最小寸法である。よって、解像度は露
光器によって異なるが、例えば、ｇ線スパッタにおいて
は０．５μｍ程度、ｉ線スパッタにおいては０．３μｍ
程度、ＫｒＦエキシマレーザーにおいては０．１５μｍ
程度、ＡｒＦエキシマレーザーにおいては０．１０μｍ
程度である。
マスクおよび前記第２のフォトマスクを用いてレジスト
を露光する際に使用する露光器の解像度、すなわち、使
用する露光器によってレジストに転写することが可能な
マスクパターンの最小寸法である。よって、解像度は露
光器によって異なるが、例えば、ｇ線スパッタにおいて
は０．５μｍ程度、ｉ線スパッタにおいては０．３μｍ
程度、ＫｒＦエキシマレーザーにおいては０．１５μｍ
程度、ＡｒＦエキシマレーザーにおいては０．１０μｍ
程度である。
【００２０】このような構成にしたことにより、各フォ
トマスクのマスクパターンに解像度未満の寸法を有する
領域を形成することなく、被エッチング膜を解像度未満
の寸法にパターニングすることが可能であり、パターン
の微細化を図ることができる。また、前記第１の製造方
法と同様に、被エッチング膜上に形成したエッチングマ
スク形成膜を前記第１および第２のフォトマスクを用い
て所望の形状にパターニングし、このエッチングマスク
形成膜をマスクとして被エッチング膜をエッチングする
ため、より正確に所望の寸法および形状に被エッチング
膜をパターニングすることができ、且つ、下地表面の損
傷および下地膜厚の減少を回避することができる。
トマスクのマスクパターンに解像度未満の寸法を有する
領域を形成することなく、被エッチング膜を解像度未満
の寸法にパターニングすることが可能であり、パターン
の微細化を図ることができる。また、前記第１の製造方
法と同様に、被エッチング膜上に形成したエッチングマ
スク形成膜を前記第１および第２のフォトマスクを用い
て所望の形状にパターニングし、このエッチングマスク
形成膜をマスクとして被エッチング膜をエッチングする
ため、より正確に所望の寸法および形状に被エッチング
膜をパターニングすることができ、且つ、下地表面の損
傷および下地膜厚の減少を回避することができる。
【００２１】なお、前記エッチングマスク形成膜は、前
記第１の製造方法と同様、エッチングマスク形成膜のエ
ッチング時におけるエッチング速度をレジストよりも大
きく、且つ、被エッチング膜のエッチング時におけるエ
ッチング速度を被エッチング膜よりも小さくできるよう
な材料で構成される膜であればよく、例えば、シリコン
酸化膜、シリコン窒化膜またはシリコン酸窒化膜が使用
できる。
記第１の製造方法と同様、エッチングマスク形成膜のエ
ッチング時におけるエッチング速度をレジストよりも大
きく、且つ、被エッチング膜のエッチング時におけるエ
ッチング速度を被エッチング膜よりも小さくできるよう
な材料で構成される膜であればよく、例えば、シリコン
酸化膜、シリコン窒化膜またはシリコン酸窒化膜が使用
できる。
【００２２】前記第１および第２の製造方法において
は、前記エッチングマスク形成膜をエッチングする工程
が、ドライエッチングによって実施されることが好まし
い。また、前記製造方法においては、前記被エッチング
膜をエッチングする工程が、ドライエッチングによって
実施されることが好ましい。これらの好ましい例によれ
ば、被エッチング膜により正確に所望パターンを形成す
ることができる。
は、前記エッチングマスク形成膜をエッチングする工程
が、ドライエッチングによって実施されることが好まし
い。また、前記製造方法においては、前記被エッチング
膜をエッチングする工程が、ドライエッチングによって
実施されることが好ましい。これらの好ましい例によれ
ば、被エッチング膜により正確に所望パターンを形成す
ることができる。
【００２３】
【発明の実施の形態】（第１の実施形態）以下に、トラ
ンジスタのゲート電極を形成する場合を例に挙げて、本
発明の第１の実施形態に係る半導体装置の製造方法につ
いて説明する。
ンジスタのゲート電極を形成する場合を例に挙げて、本
発明の第１の実施形態に係る半導体装置の製造方法につ
いて説明する。
【００２４】まず、図１を用いて、本実施形態において
使用するフォトマスクについて説明する。図１（ａ）
は、本実施形態における所望のゲート電極パターンを示
す図であり、図１（ｂ）および（ｃ）は、本実施形態に
おいて使用するフォトマスクに形成されるマスクパター
ンを示す図である。
使用するフォトマスクについて説明する。図１（ａ）
は、本実施形態における所望のゲート電極パターンを示
す図であり、図１（ｂ）および（ｃ）は、本実施形態に
おいて使用するフォトマスクに形成されるマスクパター
ンを示す図である。
【００２５】フォトマスクは、透明基板表面にマスクパ
ターンを形成することによって作製される。本発明にお
いては、複数のフォトマスクを、全てのフォトマスクを
重ね合わせたときに各フォトマスクに形成されたマスク
パターン同士が重なり合う部分の形状が、所望パターン
と同一の形状となるように作製する。換言すれば、複数
のフォトマスクのマスクパターンの論理積が、所望パタ
ーンと同一の形状となるように作製する。
ターンを形成することによって作製される。本発明にお
いては、複数のフォトマスクを、全てのフォトマスクを
重ね合わせたときに各フォトマスクに形成されたマスク
パターン同士が重なり合う部分の形状が、所望パターン
と同一の形状となるように作製する。換言すれば、複数
のフォトマスクのマスクパターンの論理積が、所望パタ
ーンと同一の形状となるように作製する。
【００２６】図１（ａ）に示すような矩形のゲート電極
パターン１００を形成する場合、その端部に直角な形状
を形成する必要がある。本実施形態においては、ゲート
電極パターン１００端の直角な形状を構成する２辺に対
応する部分は、各々別のフォトマスクのマスクパターン
に形成される。例えば、図１（ａ）における辺βと辺γ
とによって構成される角αに関していえば、図１（ｂ）
に示すように、第１のフォトマスクには辺βに対応する
辺（辺β´）を有するマスクパターン１０１を形成し、
第２のフォトマスクには辺γに対応する辺（辺γ´）を
有するマスクパターン１０２を形成する。よって、第１
のフォトマスクおよび第２のフォトマスクの各々のマス
クパターンには、ゲート電極パターン端の角αに対応す
るような形状は含まれないが、これらのフォトマスクを
重ね合わせたとき、マスクパターン１０１の辺β´とマ
スクパターン１０２の辺γ´とが交差することによっ
て、マスクパターン同士が重なり合う部分（図１（ｃ）
の斜線部分）に角αに対応する形状（角α´）が形成さ
れることとなる。
パターン１００を形成する場合、その端部に直角な形状
を形成する必要がある。本実施形態においては、ゲート
電極パターン１００端の直角な形状を構成する２辺に対
応する部分は、各々別のフォトマスクのマスクパターン
に形成される。例えば、図１（ａ）における辺βと辺γ
とによって構成される角αに関していえば、図１（ｂ）
に示すように、第１のフォトマスクには辺βに対応する
辺（辺β´）を有するマスクパターン１０１を形成し、
第２のフォトマスクには辺γに対応する辺（辺γ´）を
有するマスクパターン１０２を形成する。よって、第１
のフォトマスクおよび第２のフォトマスクの各々のマス
クパターンには、ゲート電極パターン端の角αに対応す
るような形状は含まれないが、これらのフォトマスクを
重ね合わせたとき、マスクパターン１０１の辺β´とマ
スクパターン１０２の辺γ´とが交差することによっ
て、マスクパターン同士が重なり合う部分（図１（ｃ）
の斜線部分）に角αに対応する形状（角α´）が形成さ
れることとなる。
【００２７】なお、フォトマスクの材料および作製方法
としては、従来からフォトマスクの材料および作製方法
として使用されているものを適用することができる。例
えば、透明基板として石英ガラス基板を使用し、マスク
パターンにはクロム膜を使用することができる。
としては、従来からフォトマスクの材料および作製方法
として使用されているものを適用することができる。例
えば、透明基板として石英ガラス基板を使用し、マスク
パターンにはクロム膜を使用することができる。
【００２８】本実施形態に係る製造方法は、上記のよう
な第１および第２のフォトマスクを使用して実施され
る。図２および図３は、本実施形態に係る半導体装置の
製造方法の一例を示す工程断面図であり、左側に配した
図は図１（ａ）のＸ−Ｘ´方向に、右側に配した図は図
１（ａ）のＹ−Ｙ´方向に各々対応している。
な第１および第２のフォトマスクを使用して実施され
る。図２および図３は、本実施形態に係る半導体装置の
製造方法の一例を示す工程断面図であり、左側に配した
図は図１（ａ）のＸ−Ｘ´方向に、右側に配した図は図
１（ａ）のＹ−Ｙ´方向に各々対応している。
【００２９】まず、ｐ型シリコン基板１０上に、トラン
ジスタを形成する領域（フィールド領域）とその他の素
子を形成する領域とを分離するためのフィールド絶縁膜
１３を形成する。フィールド絶縁膜１３は、フィールド
領域をシリコン窒化膜で保護した状態で熱酸化を行うＬ
ＯＣＯＳ（local oxidation of silicon）法によって形
成することができ、その膜厚は４００ｎｍ程度とするの
が適当である。次に、フィールド領域にボロンなどのｐ
型不純物をイオン注入してｐ型ウェルを形成する。ｐ型
ウェルの不純物濃度は、４×１０12〜６×１０12ｃｍ-3
程度とするのが適当である。次に、熱酸化によってゲー
ト絶縁膜１２を形成する。ゲート絶縁膜１２の膜厚は、
５〜１０ｎｍ程度とするのが適当である。このゲート絶
縁膜１２上に、被エッチング膜であるポリシリコン膜１
４を成長させる（図２（ａ））。ポリシリコン膜１４の
形成は、減圧ＣＶＤ法などによって実施することができ
る。また、ポリシリコン膜１４には、リンなどを（例え
ば、２．０×１０20ｃｍ-3程度）ドープしてもよい。な
お、以上の工程は、従来のｎチャネルトランジスタの製
造方法と同様に実施することができる。
ジスタを形成する領域（フィールド領域）とその他の素
子を形成する領域とを分離するためのフィールド絶縁膜
１３を形成する。フィールド絶縁膜１３は、フィールド
領域をシリコン窒化膜で保護した状態で熱酸化を行うＬ
ＯＣＯＳ（local oxidation of silicon）法によって形
成することができ、その膜厚は４００ｎｍ程度とするの
が適当である。次に、フィールド領域にボロンなどのｐ
型不純物をイオン注入してｐ型ウェルを形成する。ｐ型
ウェルの不純物濃度は、４×１０12〜６×１０12ｃｍ-3
程度とするのが適当である。次に、熱酸化によってゲー
ト絶縁膜１２を形成する。ゲート絶縁膜１２の膜厚は、
５〜１０ｎｍ程度とするのが適当である。このゲート絶
縁膜１２上に、被エッチング膜であるポリシリコン膜１
４を成長させる（図２（ａ））。ポリシリコン膜１４の
形成は、減圧ＣＶＤ法などによって実施することができ
る。また、ポリシリコン膜１４には、リンなどを（例え
ば、２．０×１０20ｃｍ-3程度）ドープしてもよい。な
お、以上の工程は、従来のｎチャネルトランジスタの製
造方法と同様に実施することができる。
【００３０】次に、被エッチング膜であるポリシリコン
膜１４上に、エッチングマスク形成膜としてシリコン酸
化膜１５を形成する（図２（ｂ））。シリコン酸化膜１
５の形成は、例えば、テトラエチルオルトシリケイト
（ＴＥＯＳ）を使用した減圧ＣＶＤ法によって実施する
ことができる。シリコン酸化膜１５の膜厚は、後工程で
あるポリシリコン膜１４のエッチングにおいてマスクと
して機能し得る膜厚であれば特に限定するものではない
が、好ましくは５０〜１００ｎｍ程度に調整する。
膜１４上に、エッチングマスク形成膜としてシリコン酸
化膜１５を形成する（図２（ｂ））。シリコン酸化膜１
５の形成は、例えば、テトラエチルオルトシリケイト
（ＴＥＯＳ）を使用した減圧ＣＶＤ法によって実施する
ことができる。シリコン酸化膜１５の膜厚は、後工程で
あるポリシリコン膜１４のエッチングにおいてマスクと
して機能し得る膜厚であれば特に限定するものではない
が、好ましくは５０〜１００ｎｍ程度に調整する。
【００３１】シリコン酸化膜１５上にフォトレジストを
塗布する。ここで使用されるレジストはポジ型レジスト
である。これを第１のフォトマスクを介して露光し、レ
ジストに第１のフォトマスクに形成されたパターンを転
写する。露光には、ｇ線スパッタ、ｉ線スパッタ、Ｋｒ
Ｆエキシマレーザー、ＡｒＦエキシマレーザーなど、従
来から慣用されている露光器を使用することができる。
露光後、適当な現像液を用いて現像し、レジストパター
ン１６を形成する（図２（ｃ））。
塗布する。ここで使用されるレジストはポジ型レジスト
である。これを第１のフォトマスクを介して露光し、レ
ジストに第１のフォトマスクに形成されたパターンを転
写する。露光には、ｇ線スパッタ、ｉ線スパッタ、Ｋｒ
Ｆエキシマレーザー、ＡｒＦエキシマレーザーなど、従
来から慣用されている露光器を使用することができる。
露光後、適当な現像液を用いて現像し、レジストパター
ン１６を形成する（図２（ｃ））。
【００３２】次に、レジストパターン１６をエッチング
マスクとしてシリコン酸化膜１５をエッチングし、シリ
コン酸化膜パターン１５ａを形成する（図２（ｄ））。
エッチングにはドライエッチングを使用することが好ま
しく、例えば、ＣＨＦ3ガスを用いたドライエッチング
が採用できる。
マスクとしてシリコン酸化膜１５をエッチングし、シリ
コン酸化膜パターン１５ａを形成する（図２（ｄ））。
エッチングにはドライエッチングを使用することが好ま
しく、例えば、ＣＨＦ3ガスを用いたドライエッチング
が採用できる。
【００３３】レジストパターン１６を除去した後（図２
（ｅ））、シリコン酸化膜パターン１５ａおよびポリシ
リコン膜１４上に再度レジストを塗布する。ここで使用
されるレジストは、先と同様にポジ型レジストである。
これを第２のフォトマスクを介して露光し、レジストに
第２のフォトマスクに形成されたパターンを転写する。
これを適当な現像液を用いて現像し、レジストパターン
１７を形成する（図３（ｆ））。
（ｅ））、シリコン酸化膜パターン１５ａおよびポリシ
リコン膜１４上に再度レジストを塗布する。ここで使用
されるレジストは、先と同様にポジ型レジストである。
これを第２のフォトマスクを介して露光し、レジストに
第２のフォトマスクに形成されたパターンを転写する。
これを適当な現像液を用いて現像し、レジストパターン
１７を形成する（図３（ｆ））。
【００３４】続いて、レジストパターン１７をエッチン
グマスクとしてシリコン酸化膜パターン１５ａをエッチ
ングし、シリコン酸化膜パターン１５ｂを形成する（図
３（ｇ））。このエッチングにより形成されるシリコン
酸化膜パターン１５ｂは、第１のフォトマスクおよび第
２のフォトマスクを重ね合わせたときにマスクパターン
同士が重なり合う部分（図１（ｃ）の斜線部分）の形状
とほぼ同一の形状となる。エッチングには、前述のエッ
チングと同様のドライエッチングを採用することができ
る。但し、このエッチングは、露出しているポリシリコ
ン膜１４がエッチングされないように、シリコン酸化膜
のポリシリコン膜に対する選択性が十分に得られるよう
な条件で実施することが好ましい。
グマスクとしてシリコン酸化膜パターン１５ａをエッチ
ングし、シリコン酸化膜パターン１５ｂを形成する（図
３（ｇ））。このエッチングにより形成されるシリコン
酸化膜パターン１５ｂは、第１のフォトマスクおよび第
２のフォトマスクを重ね合わせたときにマスクパターン
同士が重なり合う部分（図１（ｃ）の斜線部分）の形状
とほぼ同一の形状となる。エッチングには、前述のエッ
チングと同様のドライエッチングを採用することができ
る。但し、このエッチングは、露出しているポリシリコ
ン膜１４がエッチングされないように、シリコン酸化膜
のポリシリコン膜に対する選択性が十分に得られるよう
な条件で実施することが好ましい。
【００３５】次に、レジストパターン１７を除去した後
（図３（ｈ））、シリコン酸化膜パターン１５ｂをエッ
チングマスクとして、ポリシリコン膜１４をエッチング
し、ゲート電極１４ａを形成する（図３（ｉ））。エッ
チングにはドライエッチングを使用することが好まし
く、例えば、塩素系ガスを使用したドライエッチングが
採用できる。また、マスクとして使用したシリコン酸化
膜パターン１５ｂは、エッチングによって除去してもよ
いが、そのまま残存させて層間絶縁膜の一部として使用
することができる。
（図３（ｈ））、シリコン酸化膜パターン１５ｂをエッ
チングマスクとして、ポリシリコン膜１４をエッチング
し、ゲート電極１４ａを形成する（図３（ｉ））。エッ
チングにはドライエッチングを使用することが好まし
く、例えば、塩素系ガスを使用したドライエッチングが
採用できる。また、マスクとして使用したシリコン酸化
膜パターン１５ｂは、エッチングによって除去してもよ
いが、そのまま残存させて層間絶縁膜の一部として使用
することができる。
【００３６】続いて、形成されたゲート電極１４ａを注
入マスクとして、シリコン基板内の所定の領域にリンや
ヒ素などのｎ型不純物をイオン注入し、トランジスタの
ソース領域およびドレイン領域を形成する。更に、層間
絶縁膜、金属配線などを形成することにより、ｎチャネ
ルトランジスタが得られる。
入マスクとして、シリコン基板内の所定の領域にリンや
ヒ素などのｎ型不純物をイオン注入し、トランジスタの
ソース領域およびドレイン領域を形成する。更に、層間
絶縁膜、金属配線などを形成することにより、ｎチャネ
ルトランジスタが得られる。
【００３７】上記方法によれば、使用するフォトマスク
のマスクパターンには所望パターン端の角が形成されて
ないため、これらのフォトマスクを使用して複数回（本
実施形態においては２回）のフォトリソグラフィー工程
およびエッチング工程を実施することにより、パターン
端の角の形状やパターン寸法に関してもマスクパターン
同士が重なり合う部分（本実施形態では図１（ｃ）の斜
線部分）とほぼ同一の形状、つまり、所望パターンとほ
ぼ同一形状の酸化膜パターンを形成することができる。
このようなシリコン酸化膜パターンをエッチングマスク
として使用するため、被エッチング膜に、各マスクパタ
ーン同士が重なり合う部分（本実施形態では図１（ｃ）
の斜線部分）とほぼ同一の形状、つまり、パターン端部
の角がほぼ直角に保たれ且つパターン寸法の後退のな
い、所望のパターンを形成することができる。
のマスクパターンには所望パターン端の角が形成されて
ないため、これらのフォトマスクを使用して複数回（本
実施形態においては２回）のフォトリソグラフィー工程
およびエッチング工程を実施することにより、パターン
端の角の形状やパターン寸法に関してもマスクパターン
同士が重なり合う部分（本実施形態では図１（ｃ）の斜
線部分）とほぼ同一の形状、つまり、所望パターンとほ
ぼ同一形状の酸化膜パターンを形成することができる。
このようなシリコン酸化膜パターンをエッチングマスク
として使用するため、被エッチング膜に、各マスクパタ
ーン同士が重なり合う部分（本実施形態では図１（ｃ）
の斜線部分）とほぼ同一の形状、つまり、パターン端部
の角がほぼ直角に保たれ且つパターン寸法の後退のな
い、所望のパターンを形成することができる。
【００３８】なお、本実施形態においては、エッチング
マスク形成膜としてシリコン酸化膜を例示しているが、
エッチングマスク形成膜のエッチング時におけるエッチ
ング速度をレジストよりも大きく、且つ、被エッチング
膜のエッチング時におけるエッチング速度を被エッチン
グ膜よりも小さくできるような材料で構成される膜であ
れば、これに限定されるものではない。例えば、シリコ
ン窒化膜、シリコン酸窒化膜などを使用することができ
る。
マスク形成膜としてシリコン酸化膜を例示しているが、
エッチングマスク形成膜のエッチング時におけるエッチ
ング速度をレジストよりも大きく、且つ、被エッチング
膜のエッチング時におけるエッチング速度を被エッチン
グ膜よりも小さくできるような材料で構成される膜であ
れば、これに限定されるものではない。例えば、シリコ
ン窒化膜、シリコン酸窒化膜などを使用することができ
る。
【００３９】また、本実施形態は、本発明をｎチャンル
トランジスタのゲート電極形成に適用した場合を例示し
ているが、本発明の製造方法はこれに限定されるもので
はなく、半導体装置のあらゆる部材の形成に適用するこ
とができる。例えば、スタックドビア構造（層間接続の
ための第１ビアと第２ビアの位置が重なった構造）の多
層配線基板におけるパッドメタル部の形成、キャパシタ
下部電極の形成、金属配線の形成などに適用することが
できる。
トランジスタのゲート電極形成に適用した場合を例示し
ているが、本発明の製造方法はこれに限定されるもので
はなく、半導体装置のあらゆる部材の形成に適用するこ
とができる。例えば、スタックドビア構造（層間接続の
ための第１ビアと第２ビアの位置が重なった構造）の多
層配線基板におけるパッドメタル部の形成、キャパシタ
下部電極の形成、金属配線の形成などに適用することが
できる。
【００４０】（第２の実施形態）以下に、本発明の第２
の実施形態に係る半導体装置の製造方法について説明す
る。
の実施形態に係る半導体装置の製造方法について説明す
る。
【００４１】まず、図４を用いて、本実施形態において
使用するフォトマスクについて説明する。図４（ａ）
は、本実施形態における所望パターンを示す図であり、
図４（ｂ）および（ｃ）は、本実施形態において使用す
るフォトマスクに形成されるマスクパターンを示す図で
ある。
使用するフォトマスクについて説明する。図４（ａ）
は、本実施形態における所望パターンを示す図であり、
図４（ｂ）および（ｃ）は、本実施形態において使用す
るフォトマスクに形成されるマスクパターンを示す図で
ある。
【００４２】本実施形態は、被エッチング膜に、図４
（ａ）に示すように、互いに対向する２辺の間隔が使用
する露光器の解像度未満の寸法を有するパターンを形成
するものである。本実施形態においても、第１の実施形
態と同様に、複数のフォトマスクを、全てのフォトマス
クを重ね合わせたときに各フォトマスクに形成されたマ
スクパターン同士が重なり合う部分の形状が、所望パタ
ーンと同一の形状となるように作製する。換言すれば、
複数のフォトマスクのマスクパターンの論理積が、所望
パターンと同一の形状となるように作製する。
（ａ）に示すように、互いに対向する２辺の間隔が使用
する露光器の解像度未満の寸法を有するパターンを形成
するものである。本実施形態においても、第１の実施形
態と同様に、複数のフォトマスクを、全てのフォトマス
クを重ね合わせたときに各フォトマスクに形成されたマ
スクパターン同士が重なり合う部分の形状が、所望パタ
ーンと同一の形状となるように作製する。換言すれば、
複数のフォトマスクのマスクパターンの論理積が、所望
パターンと同一の形状となるように作製する。
【００４３】図４（ｂ）に示すように、所望パターンに
おける解像度未満の間隔で互いに対向する２辺は、各々
別のフォトマスクのマスクパターンに形成される。図４
（ａ）に示す辺βと辺γとによって構成される線幅αの
パターン２００に関していえば、第１のフォトマスクに
は辺βに対応する辺（辺β´）を有するマスクパターン
２０１が形成され、第２のフォトマスクには辺γに対応
する辺（辺γ´）を有するマスクパターン２０２が形成
される。よって、第１および第２のフォトマスクの各々
のマスクパターンには、解像度未満の寸法である線幅α
が形成されないが、これらのフォトマスクを重ね合わせ
たとき、マスクパターン２０１の辺β´とマスクパター
ン２０２の辺γ´とが間隔α´で対向することにより、
マスクパターン同士が重なり合う部分（図４（ｃ）の斜
線部分）に所望パターンの線幅αと同等の線幅のパター
ンが形成されることとなる。
おける解像度未満の間隔で互いに対向する２辺は、各々
別のフォトマスクのマスクパターンに形成される。図４
（ａ）に示す辺βと辺γとによって構成される線幅αの
パターン２００に関していえば、第１のフォトマスクに
は辺βに対応する辺（辺β´）を有するマスクパターン
２０１が形成され、第２のフォトマスクには辺γに対応
する辺（辺γ´）を有するマスクパターン２０２が形成
される。よって、第１および第２のフォトマスクの各々
のマスクパターンには、解像度未満の寸法である線幅α
が形成されないが、これらのフォトマスクを重ね合わせ
たとき、マスクパターン２０１の辺β´とマスクパター
ン２０２の辺γ´とが間隔α´で対向することにより、
マスクパターン同士が重なり合う部分（図４（ｃ）の斜
線部分）に所望パターンの線幅αと同等の線幅のパター
ンが形成されることとなる。
【００４４】なお、フォトマスクの材料および作製方法
は、第１の実施形態と同様に、従来からフォトマスクの
材料および作製方法として使用されているものを適用す
ることができる。
は、第１の実施形態と同様に、従来からフォトマスクの
材料および作製方法として使用されているものを適用す
ることができる。
【００４５】本実施形態に係る製造方法は、上記のよう
な第１および第２のフォトマスクを使用すること以外
は、第１の実施形態におけるパターニング工程と同様に
して実施することができる。図５は、本実施形態に係る
半導体装置の製造方法の一例を示す工程断面図であり、
図４（ａ）のＸ−Ｘ´方向に対応している。
な第１および第２のフォトマスクを使用すること以外
は、第１の実施形態におけるパターニング工程と同様に
して実施することができる。図５は、本実施形態に係る
半導体装置の製造方法の一例を示す工程断面図であり、
図４（ａ）のＸ−Ｘ´方向に対応している。
【００４６】まず、必要に応じて不純物拡散領域および
絶縁膜２２などを形成したシリコン基板２０の上方に、
被エッチング膜２４を形成する（図５（ａ））。この被
エッチング膜２４上に、減圧ＣＶＤ法などによってエッ
チング形成膜であるシリコン酸化膜２５を堆積する（図
５（ｂ））。次に、シリコン酸化膜２５上にフォトレジ
ストを塗布し、第１のフォトマスクを介して露光した後
これを現像してレジストパターン２６を形成する（図５
（ｃ））。次に、レジストパターン２６をエッチングマ
スクとしてシリコン酸化膜２５をエッチングし、シリコ
ン酸化膜パターン２５ａを形成する（図５（ｄ））。レ
ジストパターン２６を除去した後（図５（ｅ））、再び
レジストを塗布し、第２のマスクを介して露光した後こ
れを現像してレジストパターン２７を形成する（図５
（ｆ））。次に、レジストパターン２７をエッチングマ
スクとしてシリコン酸化膜パターン２５ａをエッチング
し、シリコン酸化膜パターン２５ｂを形成する（図５
（ｇ））。レジストパターン２７を除去した後（図５
（ｈ））、シリコン酸化膜パターン２５ｂをエッチング
マスクとして被エッチング膜２４をエッチングし、被エ
ッチング膜パターン２４ａを形成する（図５（ｉ））。
絶縁膜２２などを形成したシリコン基板２０の上方に、
被エッチング膜２４を形成する（図５（ａ））。この被
エッチング膜２４上に、減圧ＣＶＤ法などによってエッ
チング形成膜であるシリコン酸化膜２５を堆積する（図
５（ｂ））。次に、シリコン酸化膜２５上にフォトレジ
ストを塗布し、第１のフォトマスクを介して露光した後
これを現像してレジストパターン２６を形成する（図５
（ｃ））。次に、レジストパターン２６をエッチングマ
スクとしてシリコン酸化膜２５をエッチングし、シリコ
ン酸化膜パターン２５ａを形成する（図５（ｄ））。レ
ジストパターン２６を除去した後（図５（ｅ））、再び
レジストを塗布し、第２のマスクを介して露光した後こ
れを現像してレジストパターン２７を形成する（図５
（ｆ））。次に、レジストパターン２７をエッチングマ
スクとしてシリコン酸化膜パターン２５ａをエッチング
し、シリコン酸化膜パターン２５ｂを形成する（図５
（ｇ））。レジストパターン２７を除去した後（図５
（ｈ））、シリコン酸化膜パターン２５ｂをエッチング
マスクとして被エッチング膜２４をエッチングし、被エ
ッチング膜パターン２４ａを形成する（図５（ｉ））。
【００４７】上記方法によれば、使用するフォトマスク
のマスクパターンには解像度以下の線幅を有する領域は
形成されていないが、これらのフォトマスクを使用して
複数回（本実施形態においては２回）のフォトリソグラ
フィー工程およびエッチング工程を実施することによ
り、マスクパターン同士が重複する部分（図４（ｃ）の
斜線部分）の形状とほぼ同一の形状、つまり、解像度以
下の線幅を有するシリコン酸化膜パターンを形成するこ
とができる。このようなシリコン酸化膜パターンをエッ
チングマスクとして使用することにより、被エッチング
膜を、マスクパターン同士が重複する部分（図４（ｃ）
の斜線部分）の形状とほぼ同一の形状、つまり、解像度
以下の線幅を有する形状に加工することができる。
のマスクパターンには解像度以下の線幅を有する領域は
形成されていないが、これらのフォトマスクを使用して
複数回（本実施形態においては２回）のフォトリソグラ
フィー工程およびエッチング工程を実施することによ
り、マスクパターン同士が重複する部分（図４（ｃ）の
斜線部分）の形状とほぼ同一の形状、つまり、解像度以
下の線幅を有するシリコン酸化膜パターンを形成するこ
とができる。このようなシリコン酸化膜パターンをエッ
チングマスクとして使用することにより、被エッチング
膜を、マスクパターン同士が重複する部分（図４（ｃ）
の斜線部分）の形状とほぼ同一の形状、つまり、解像度
以下の線幅を有する形状に加工することができる。
【００４８】なお、本実施形態においても、エッチング
形成膜はシリコン酸化膜に限定されるものではなく、第
１の実施形態と同様にシリコン窒化膜、シリコン酸窒化
膜などを使用することも可能である。
形成膜はシリコン酸化膜に限定されるものではなく、第
１の実施形態と同様にシリコン窒化膜、シリコン酸窒化
膜などを使用することも可能である。
【００４９】また、本実施形態は半導体装置のあらゆる
部材形成のためのパターニングに適用することができ
る。例えば、トランジスタのゲート電極の形成、スタッ
クドビア構造の多層配線基板におけるパッドメタル部の
形成、キャパシタ下部電極の形成、金属配線の形成など
に適用することができる。
部材形成のためのパターニングに適用することができ
る。例えば、トランジスタのゲート電極の形成、スタッ
クドビア構造の多層配線基板におけるパッドメタル部の
形成、キャパシタ下部電極の形成、金属配線の形成など
に適用することができる。
【００５０】
【発明の効果】以上説明したように、本発明の第１の半
導体装置の製造方法によれば、第１のフォトマスクおよ
び第２のフォトマスクを、両フォトマスクを重ね合わせ
たときマスクパターン同士が重なる領域が、前記第１の
フォトマスクのマスクパターンを構成する一辺と前記第
２のフォトマスクのマスクパターンを構成する一辺とが
交差してなる角を有するように作製する工程と、半導体
基板上に被エッチング膜を形成する工程と、前記被エッ
チング膜上にエッチングマスク形成膜を形成する工程
と、前記エッチングマスク形成膜上に塗布した第１のレ
ジストを前記第１のフォトマスクを用いて露光し現像す
る工程と、前記エッチングマスク形成膜を前記第１のレ
ジストをマスクとしてエッチングする工程と、前記エッ
チングマスク形成膜上に塗布した第２のレジストを前記
第２のフォトマスクを用いて露光し現像する工程と、前
記エッチングマスク形成膜を前記第２のレジストをマス
クとしてエッチングする工程と、前記第１のレジストお
よび前記第２のレジストをマスクとしてエッチングされ
た前記エッチングマスク形成膜をマスクとして前記被エ
ッチング膜をエッチングする工程とを含むことにより、
被エッチング膜をより正確に所望の形状および寸法にパ
ターニングすることができる。
導体装置の製造方法によれば、第１のフォトマスクおよ
び第２のフォトマスクを、両フォトマスクを重ね合わせ
たときマスクパターン同士が重なる領域が、前記第１の
フォトマスクのマスクパターンを構成する一辺と前記第
２のフォトマスクのマスクパターンを構成する一辺とが
交差してなる角を有するように作製する工程と、半導体
基板上に被エッチング膜を形成する工程と、前記被エッ
チング膜上にエッチングマスク形成膜を形成する工程
と、前記エッチングマスク形成膜上に塗布した第１のレ
ジストを前記第１のフォトマスクを用いて露光し現像す
る工程と、前記エッチングマスク形成膜を前記第１のレ
ジストをマスクとしてエッチングする工程と、前記エッ
チングマスク形成膜上に塗布した第２のレジストを前記
第２のフォトマスクを用いて露光し現像する工程と、前
記エッチングマスク形成膜を前記第２のレジストをマス
クとしてエッチングする工程と、前記第１のレジストお
よび前記第２のレジストをマスクとしてエッチングされ
た前記エッチングマスク形成膜をマスクとして前記被エ
ッチング膜をエッチングする工程とを含むことにより、
被エッチング膜をより正確に所望の形状および寸法にパ
ターニングすることができる。
【００５１】また、本発明の第２の製造方法によれば、
第１のフォトマスクおよび第２のフォトマスクを、両フ
ォトマスクを重ね合わせたときマスクパターン同士が重
なる領域が、前記第１のフォトマスクのマスクパターン
を構成する一辺と前記第２のフォトマスクのマスクパタ
ーンを構成する一辺とが解像度未満の間隔で対向する部
分を有するように作製する工程と、半導体基板上に被エ
ッチング膜を形成する工程と、前記被エッチング膜上に
エッチングマスク形成膜を形成する工程と、前記エッチ
ングマスク形成膜上に塗布した第１のレジストを前記第
１のフォトマスクを用いて露光し現像する工程と、前記
エッチングマスク形成膜を前記第１のレジストをマスク
としてエッチングする工程と、前記エッチングマスク形
成膜上に塗布した第２のレジストを前記第２のフォトマ
スクを用いて露光し現像する工程と、前記エッチングマ
スク形成膜を前記第２のレジストをマスクとしてエッチ
ングする工程と、前記第１のレジストおよび前記第２の
レジストをマスクとしてエッチングされた前記エッチン
グマスク形成膜をマスクとして前記被エッチング膜をエ
ッチングする工程とを含むことにより、被エッチング膜
を解像度未満の寸法を有する所望の形状にパターニング
することができる。
第１のフォトマスクおよび第２のフォトマスクを、両フ
ォトマスクを重ね合わせたときマスクパターン同士が重
なる領域が、前記第１のフォトマスクのマスクパターン
を構成する一辺と前記第２のフォトマスクのマスクパタ
ーンを構成する一辺とが解像度未満の間隔で対向する部
分を有するように作製する工程と、半導体基板上に被エ
ッチング膜を形成する工程と、前記被エッチング膜上に
エッチングマスク形成膜を形成する工程と、前記エッチ
ングマスク形成膜上に塗布した第１のレジストを前記第
１のフォトマスクを用いて露光し現像する工程と、前記
エッチングマスク形成膜を前記第１のレジストをマスク
としてエッチングする工程と、前記エッチングマスク形
成膜上に塗布した第２のレジストを前記第２のフォトマ
スクを用いて露光し現像する工程と、前記エッチングマ
スク形成膜を前記第２のレジストをマスクとしてエッチ
ングする工程と、前記第１のレジストおよび前記第２の
レジストをマスクとしてエッチングされた前記エッチン
グマスク形成膜をマスクとして前記被エッチング膜をエ
ッチングする工程とを含むことにより、被エッチング膜
を解像度未満の寸法を有する所望の形状にパターニング
することができる。
【図１】 本発明の第１の実施形態に係るトランジスタ
のゲート電極パターンおよびマスクパターンを示す平面
図である。
のゲート電極パターンおよびマスクパターンを示す平面
図である。
【図２】 本発明の第１の実施形態に係る半導体装置の
製造方法の一例を示す工程断面図である。
製造方法の一例を示す工程断面図である。
【図３】 本発明の第１の実施形態に係る半導体装置の
製造方法の一例を示す工程断面図である。
製造方法の一例を示す工程断面図である。
【図４】 本発明の第２の実施形態に係る被エッチング
膜パターンおよびマスクパターンを示す平面図である。
膜パターンおよびマスクパターンを示す平面図である。
【図５】 本発明の第２の実施形態に係る半導体装置の
製造方法の一例を示す工程断面図である。
製造方法の一例を示す工程断面図である。
【図６】 従来の半導体装置の製造方法によって形成さ
れたトランジスタのゲート電極を示す平面図である。
れたトランジスタのゲート電極を示す平面図である。
【図７】 従来の半導体装置の製造方法を示す工程断面
図である。
図である。
１０、２０、３０ 半導体基板 １２、２２、３２ ゲート絶縁膜 １３、３３ フィールド絶縁膜 １４、２４、３４ 被エッチング膜 １４ａ、２４ａ、３４ａ 被エッチング膜パターン １５、２５ シリコン酸化膜 １５ａ、１５ｂ、２５ａ、２５ｂ シリコン酸
化膜パターン １６、１７、２６、２７ レジストパターン １００、２００ 所望の被エッチング膜パター
ン １０１、２０１ 第１のフォトマスクに形成さ
れるマスクパターン ２０１、２０２ 第２のフォトマスクに形成さ
れるマスクパターン
化膜パターン １６、１７、２６、２７ レジストパターン １００、２００ 所望の被エッチング膜パター
ン １０１、２０１ 第１のフォトマスクに形成さ
れるマスクパターン ２０１、２０２ 第２のフォトマスクに形成さ
れるマスクパターン
Claims (6)
- 【請求項１】 第１のフォトマスクおよび第２のフォト
マスクを、両フォトマスクを重ね合わせたときマスクパ
ターン同士が重なる領域が、前記第１のフォトマスクの
マスクパターンを構成する一辺と前記第２のフォトマス
クのマスクパターンを構成する一辺とが交差してなる角
を有するように作製する工程と、半導体基板上に被エッ
チング膜を形成する工程と、前記被エッチング膜上にエ
ッチングマスク形成膜を形成する工程と、前記エッチン
グマスク形成膜上に塗布した第１のレジストを前記第１
のフォトマスクを用いて露光し現像する工程と、前記エ
ッチングマスク形成膜を前記第１のレジストをマスクと
してエッチングする工程と、前記エッチングマスク形成
膜上に塗布した第２のレジストを前記第２のフォトマス
クを用いて露光し現像する工程と、前記エッチングマス
ク形成膜を前記第２のレジストをマスクとしてエッチン
グする工程と、前記第１のレジストおよび前記第２のレ
ジストをマスクとしてエッチングされた前記エッチング
マスク形成膜をマスクとして前記被エッチング膜をエッ
チングする工程とを含むことを特徴とする半導体装置の
製造方法。 - 【請求項２】 第１のフォトマスクおよび第２のフォト
マスクを、両フォトマスクを重ね合わせたときマスクパ
ターン同士が重なる領域が、前記第１のフォトマスクの
マスクパターンを構成する一辺と前記第２のフォトマス
クのマスクパターンを構成する一辺とが略直角に交差し
てなる角を有するように作製する請求項１に記載の半導
体装置の製造方法。 - 【請求項３】 第１のフォトマスクおよび第２のフォト
マスクを、両フォトマスクを重ね合わせたときマスクパ
ターン同士が重なる領域が、前記第１のフォトマスクの
マスクパターンを構成する一辺と前記第２のフォトマス
クのマスクパターンを構成する一辺とが解像度未満の間
隔で対向する部分を有するように作製する工程と、半導
体基板上に被エッチング膜を形成する工程と、前記被エ
ッチング膜上にエッチングマスク形成膜を形成する工程
と、前記エッチングマスク形成膜上に塗布した第１のレ
ジストを前記第１のフォトマスクを用いて露光し現像す
る工程と、前記エッチングマスク形成膜を前記第１のレ
ジストをマスクとしてエッチングする工程と、前記エッ
チングマスク形成膜上に塗布した第２のレジストを前記
第２のフォトマスクを用いて露光し現像する工程と、前
記エッチングマスク形成膜を前記第２のレジストをマス
クとしてエッチングする工程と、前記第１のレジストお
よび前記第２のレジストをマスクとしてエッチングされ
た前記エッチングマスク形成膜をマスクとして前記被エ
ッチング膜をエッチングする工程とを含むことを特徴と
する半導体装置の製造方法。 - 【請求項４】 前記エッチングマスク形成膜が、シリコ
ン酸化膜、シリコン窒化膜およびシリコン酸窒化膜より
選ばれる膜である請求項１〜３のいずれかに記載の半導
体装置の製造方法。 - 【請求項５】 前記エッチングマスク形成膜をエッチン
グする工程が、ドライエッチングによって実施される請
求項１〜４のいずれかに記載の半導体装置の製造方法。 - 【請求項６】 前記被エッチング膜をエッチングする工
程が、ドライエッチングによって実施される請求項１〜
５のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28141798A JP2000114236A (ja) | 1998-10-02 | 1998-10-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28141798A JP2000114236A (ja) | 1998-10-02 | 1998-10-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000114236A true JP2000114236A (ja) | 2000-04-21 |
Family
ID=17638879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28141798A Pending JP2000114236A (ja) | 1998-10-02 | 1998-10-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000114236A (ja) |
-
1998
- 1998-10-02 JP JP28141798A patent/JP2000114236A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10109486B2 (en) | Cut first self-aligned litho-etch patterning | |
| TW535209B (en) | Method of forming fine patterns in semiconductor device | |
| US8158306B2 (en) | Method and system for combining photomasks to form semiconductor devices | |
| JP2007081403A (ja) | 半導体素子の微細パターン形成方法 | |
| US20080268381A1 (en) | Pattern forming method performing multiple exposure so that total amount of exposure exceeds threshold | |
| JP5233219B2 (ja) | 半導体装置の製造方法及びフォトマスクの設計方法 | |
| US6969580B2 (en) | Method of manufacturing semiconductor device | |
| KR20050052213A (ko) | 반도체 소자의 미세 라인 형성방법 | |
| JPH10163203A (ja) | 半導体装置の製造方法 | |
| US10593551B2 (en) | Method to increase the process window in double patterning process | |
| JP2001188337A (ja) | フォトマスクの形成方法及び半導体装置の製造方法 | |
| JP4340319B2 (ja) | 露光用マスク及びパターン転写方法 | |
| US7122831B2 (en) | Method of forming a reflective electrode and a liquid crystal display device | |
| US6448179B2 (en) | Method for fabricating semiconductor device | |
| US6680163B2 (en) | Method of forming opening in wafer layer | |
| JPH05190809A (ja) | 半導体装置の製造方法 | |
| JP2007149768A (ja) | 半導体装置の製造方法 | |
| WO2022057534A1 (zh) | 半导体器件的制备方法 | |
| KR20010011143A (ko) | 반도체소자의 미세패턴 형성방법 | |
| US6767672B2 (en) | Method for forming a phase-shifting mask for semiconductor device manufacture | |
| JP2000114236A (ja) | 半導体装置の製造方法 | |
| KR100489360B1 (ko) | 불화아르곤 노광원을 이용한 반도체 소자 제조 방법 | |
| JP2000021978A (ja) | フォトマスクおよびパターン形成方法 | |
| JPH1140670A (ja) | 半導体装置およびその製造方法 | |
| KR20030073875A (ko) | 반도체소자의 소자분리패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060307 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060413 |