KR100857728B1 - 포토마스크 제조 방법, 포토마스크 및 그의 노광 방법 - Google Patents

포토마스크 제조 방법, 포토마스크 및 그의 노광 방법 Download PDF

Info

Publication number
KR100857728B1
KR100857728B1 KR1020010063956A KR20010063956A KR100857728B1 KR 100857728 B1 KR100857728 B1 KR 100857728B1 KR 1020010063956 A KR1020010063956 A KR 1020010063956A KR 20010063956 A KR20010063956 A KR 20010063956A KR 100857728 B1 KR100857728 B1 KR 100857728B1
Authority
KR
South Korea
Prior art keywords
correction
photomask
mask
line width
grid
Prior art date
Application number
KR1020010063956A
Other languages
English (en)
Other versions
KR20020030729A (ko
Inventor
오누마히데토시
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20020030729A publication Critical patent/KR20020030729A/ko
Application granted granted Critical
Publication of KR100857728B1 publication Critical patent/KR100857728B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441Optical proximity correction [OPC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 게이트 라인폭 웨이퍼들의 개선된 제어를 갖는 포토마스크들을 제조할 수 있는 방법에 관한 것이다. 특히, 포토리소그래픽 공정 및 에칭 공정에서 얻어진 패턴에서 패턴 스페이스 의존도(7)에 기초하여 마스크 보정 단위(3)를 결정하고, 마스크 보정 단위(3)를 이용하여 마스크 제조 설계 데이터(1)를 보정하며, 포토리소그래픽 장치를 사용하여 포토마스크들을 제조하는 방법이 제공된다.
보정 그리드, 설계 데이터, 패턴 스페이스 의존도, 마스크 보정

Description

포토마스크 제조 방법, 포토마스크 및 그의 노광 방법{Photomask fabrication method, photomask, and exposure method thereof}
도 1은 본 발명의 포토마스크 제조 방법 및 포토마스크를 사용하여 웨이퍼 상에 목적하는 패턴을 형성하는 것을 도시하는 흐름도.
도 2는 본 발명을 설명하기 위해 보정 테이블의 전형적인 필수 부분을 도시하는 구조도.
도 3은 본 발명을 설명하기 위해 보정 테이블의 다른 전형적인 필수 부분을 도시하는 구조도.
도 4는 본 발명을 설명하기 위해 보정 테이블의 또 다른 전형적인 필수 부분을 도시하는 구조도.
도 5는 본 발명을 설명하기 위해 제공된 실제 게이트 패턴 상의 X 및 Y 방향들의 게이트 라인폭의 구조도.
도 6은 본 발명의 실시예를 설명하기 위해, 스페이스 보정 값들(보정 테이블)과, 이들 스페이스 보정 값들(보정 테이블)의 전사 및 처리 후 라인폭과 타겟 라인폭 사이의 차(ΔCD)를 도시하는 그래프.
도 7은 본 발명의 실시예를 설명하기 위해 제공된 5nm 보정 그리드(correction grid)의 보정 값들로 보정을 요구하는 그래프.
도 8은 본 발명의 실시예를 설명하기 위해 제공된 5nm 보정 그리드의 보정 값들로 보정된 그래프.
도 9는 본 발명의 실시예를 설명하기 위해 제공된 2.5nm 보정 그리드의 보정 값들로 보정된 그래프.
도 10은 본 발명의 실시예를 설명하기 위해 제공된 보정 정밀도 체크 결과들에 의해 X 및 Y 방향들의 작은 차이를 도시하는 그래프.
도 11은 본 발명의 실시예를 설명하기 위해 제공된 보정 정밀도 체크 결과들에 의해 X 및 Y 방향들의 큰 차이를 도시하는 그래프.
도 12a는 본 발명을 설명하기 위해 게이트 라인폭의 칩내 발생 빈도에서 밀집 라인 및 고립 라인의 라인폭 간에 발생하는 차이를 도시하는 그래프.
도 12b는 본 발명을 설명하기 위해 게이트 라인폭의 칩내 발생 빈도에서 발생하는 X 및 Y 라인폭들의 차이의 예를 도시하는 그래프.
도 13a는 보정전 패턴 마스크 및 레지스트 패턴 이미지를 도시하는 도면.
도 13b는 보정후 패턴 마스크 및 레지스트 패턴 이미지를 도시하는 도면.
* 도면의 주요부분에 대한 부호의 설명 *
1: 설계 데이터
2: OPC(광학적 근접 효과 보정) 처리
3: 보정 그리드
4: 보정 테이블
5: 포토마스크
6: 웨이퍼
7: 패턴 스페이스 의존도
본 발명은 포토마스크 제조 방법 및, 예를 들면, 반도체 제조 공정에 사용되는 포토마스크, 및 그러한 포토마스크를 이용하는 노광 방법에 관한 것이다.
반도체 제조 공정에 이용되는 포토마스크는 유리 기판 상에 목적하는 패턴으로 형성된 차광 막(light-blocking film; 크롬 막과 같은)으로 구성된다. 반도체 디바이스를 제조하기 위해, 포토마스크 패턴이 포토리소그래픽 기술을 사용하여 포토레지스트 막이 형성된 반도체 웨이퍼 상으로 광을 투사함으로써 만들어지고, 패턴이 현상되고, 반도체 웨이퍼 상에 레지스트 패턴을 형성한 후, 그러한 레지스트 패턴은 기저막들(base films)을 에칭하는 것과 같은 공정들을 위한 마스크로서 이용된다.
포토마스크는 포토리소그래픽 장치를 사용하여 제작되는 것으로, 포토리소그래픽 데이터, 즉, CAD(computer aided design) 데이터는 포토리소그래픽 장치용 데이터로 변경되고, 이러한 데이터에 기초하여 유리 기판 상에 차광막을 패턴화함으로써 충실히 재생된다. 포토리소그래픽 공정에서, 반도체 웨이퍼는 포토마스크를 이용하여 광에 노출된다.
그러나, 반도체 제조에 사용된 포토리소그래픽 공정에서는, 라인폭이 노광 파장 근방에 패턴을 형성해야하는 필요성에 따라, 광의 간섭 효과(interference effect)가 현저하게 되며, 설계 패턴과 전사 패턴(transfer pattern) 사이에 큰 불일치가 발생함으로써 광학 근접 효과가 문제점으로 대두 되었다. 광학 근접 효과(optical proximity effect)는 고립 라인(separate lines)들 및 반복 라인들(repeating lines)의 라인폭 및 라인 에지들의 수축(contraction)에서 편차들과 같은 현상으로서 나타나고, 게이트 라인폭 제어성의 열화와 같은 문제점들을 야기하고, 정렬 마진들(alignment margins)의 감소를 초래한다. 마찬가지로 에칭 공정에 있어서도, 패턴들간의 스페이스의 차에 따른 테이퍼 각의 차로 인해 에칭 바닥 라인폭(etching bottom line width)이 변경하고, 게이트 라인폭의 제어성이 열화하는 현상을 야기한다.
이들 결과들은 트랜지스터 특성들의 편차들(불규칙성들)을 증가시키고, 궁극적으로 반도체 칩들의 생산 저하 및 동작 속도의 저하를 야기시키며, 생산 효율 및 칩 성능을 포함하는 설계 마진에 대한 극도의 역효과를 낸다. 이들 문제점들은 고집적성을 요구하는 0.8㎛ 세대의 논리 칩들에서 특히 현저하게 되어, 각각의 스페이스에 의존하는 보정 값들을 먼저 결정하고, 그러한 보정을 전체 칩 상에서 실행하여 게이트 라인폭의 제어성을 개선시켰다. 이러한 보정 방식을 광 근접 효과 보정(OPC) 또는 공정 근접 효과 보정(PPC)라 칭한다.
도 13a 및 13b는 광학적 근접 효과 보정(OPC) 또는 공정 근접 효과 보정(PPC) 후 포토마스크들(31)[311, 312] 각각의 도면들이고, 이들 포토마스크들(31)[311, 312]을 이용하여 노광하고, 현상하고, 얻어진 레지스트 패턴 이미지들(35)[351, 352]을 도시한다. 마스크 패턴으로서 라인(L)이 고립되어 있는 섹션으로 구성된 고립 라인(separate line)(32)과; 라인(L)과 스페이스(S)가 반복되는 섹션으로 구성된 밀집 라인(density line)(33)이 포토마스크들(31)[311, 312] 상에 형성된다.
도 13a에서 모두 동일한 라인폭(Wo)의 밀집 라인(33)과 고립 라인(32)으로 형성된 보정전 포토마스크(precorrection photomask; 311)에 의해 노광되고 현상될 때, 레지스트 패턴(351)의 레지스트 라인폭은 고립 라인(36)의 섹션에서 더 두꺼워진다.
이와는 대조적으로, 도 13b에서, 밀집 라인(33)보다 좁은 라인폭으로 형성된 고립 라인(32)을 갖는 보정후 포맷 마스크(postcorrection format mask; 312)에 의해 노광되고 현상될 때, 레지스트 패턴(352)의 레지스트 라인폭은 고립 라인(32) 및 밀집 라인(33) 모두와 동일한 라인폭으로 된다.
여기에서, 어떠한 마스크 보정들이 요구되는지를 명확히 하기 위해 보정 그리드가 필요하다. 보정 그리드는 보정 값들(소위 마스크 보정 단위들)을 결정하기 위한 개별 단위들을 보여준다. 최근에, 고정밀 마스크 리소그래픽 장치는 0.5nm의 리소그래픽 그리드(리소그래픽 장치에 대한 개별 단위)까지 웨이퍼 환산(즉, 웨이퍼 상에 노광하기 위해 광을 투사할 때의 치수)를 가능케 하고 있다. 보정 그리드도 역시 작아지고, 보정 정밀도는 개선되었다.
그러나, 보정 그리드 스케일을 0에 근접하게 축소시키려는 시도는 보정 테이블을 제조하기 위한 인력 시간 수의 거대한 증가 및 OPC(광학 근접 효과 보정)에 필요한 처리 시간의 증가라는 단점을 역시 야기하고 있고, 전체적인 체계로 보정 정밀도를 다루면서 보정 그리드를 확립할 것을 필요로 한다. 대부분의 연구들은 데이터 처리에 관하여 OPC(광학 근접 효과 보정) 만을 다루는 경향이 있고, 공정이 어느 정도까지 OPC(광학 근접 효과 보정)에 의해 개선될 수 있는지, 또는 어느 정도까지 게이트 라인폭이 제한될 수 있는지를 커버하지 못한다.
그러나, 보정 그리드를 가능한 한 0에 근접하게 하는 것은 보정 정밀도가 개선될 것임을 보장하지 못하고, 그러한 보정 그리드를 확립하기 위한 어떠한 기준들도 존재하지 않는다. 또한, 보정 그리드 크기를 0에 근접하게 하는 것으로 보정 정밀도를 얼마든지 개선시킬 수 있다는 착각으로, 불필요한 많은 인력 시간의 낭비와 마스크 비용을 초래할 위험성도 있으며, 결과적으로, 웨이퍼 상의 게이트 라인폭의 제어성이 개선되지 않기 때문에, 불량한 생산 수율이라는 상황이 장기간 동안 계속된다. 또한, 설계 작업은 공정의 실질적인 가능성을 파악하는 데 실패할 것이고, 고객은 만족스러운 반도체 칩을 제공받을 수 없다.
상기 상황들을 고려하여, 본 발명의 목적은 광학 근접 효과 보정 기술에서 보정 정밀도를 규정하고, 보정 그리드에 필요한 값들을 설정하는 방법을 제공할 뿐만 아니라, 웨이퍼 상의 라인폭의 제어성을 개선시키는 고정밀 포토마스크 제조 방법, 포토마스크 및 포토마스크를 이용한 노광 방법을 제공하는 것이다.
본 발명의 포토마스크 제조 방법은 포토리소그래픽 공정 및 에칭 공정에 의해 얻어진 패턴의 스페이스 의존도에 기초하여 보정 그리드 및 소위 마스크 보정 단위들을 확립하고, 이들 마스크 보정 단위들을 사용함으로써 포토마스크 제조 설계를 보정한다.
본 발명의 포토마스크 제조 방법은 포토리소그래픽 공정 및 에칭 공정에 의해 얻어진 패턴들의 스페이스 의존도에 기초하여 보정 그리드 및 소위 마스크 보정 단위들을 설정하기 때문에, 광학적 근접 효과 보정 및 공정 근접 효과 보정에 이상적인 마스크 보정 단위들을 설정할 수 있다. 이들 마스크 보정 단위를 피드백하고 이를 이용하여 설계 데이터를 보정함으로써 포토마스크들이 제조될 수 있기 때문에, 포토마스크를 제조하는 데 필요한 인력 시간의 수가 감소될 수 있다. 따라서, 웨이퍼 상의 라인폭의 제어성이 더욱 개선된 포토마스크가 제조될 수 있다.
따라서, 본 발명의 포토마스크는 포토리소그래픽 공정 및 에칭 공정에 의해 얻어진 패턴들의 스페이스 의존도에 기초하여 설정된 마스크 보정 단위들을 사용하여 보정된 설계 데이터에 의해 제조될 수 있다.
본 발명의 포토마스크는 패턴 스페이스 의존도에 기초하여 설정된 마스크 보정 단위들을 사용하여 보정된 설계 데이터에 의해 제조되기 때문에 요구되는 라인폭의 제어를 실현할 수 있는 고정밀 포토마스크를 구성할 수 있다. 본 발명의 노광 방법은 상기 포토마스크를 이용함으로써 웨이퍼 상에서 광 노출을 수행한다.
삭제
본 발명의 노광 방법은 상기한 바와 같은 포토마스크를 사용하여 웨이퍼가 광에 노출되기 때문에, 웨이퍼 상의 노광 패턴의 라인폭 제어성이 향상된다.
본 발명의 바람직한 실시예들은 첨부한 도면을 참조하여 아래 기재한다.
도 1은 본 발명의 포토마스크 및 포토마스크 제조 (방법)을 이용함으로써 웨이퍼 상에 목적하는 패턴의 형성을 보여주는 공정 흐름도이다.
포토마스크는 본 실시예에서 리소그래픽 장치를 사용하여 제조된다. 도 1에서, 참조 번호 1은 CAD 데이터 또는 다시 말해, 설계 데이터를 나타낸다. 참조 번호 2는 설계 데이터의 OPC(광학적 근접 효과 보정) 처리를 나타내고, 참조 번호 3은 보정 그리드(보정 값들, 소위 마스크 보정 단위들을 결정하기 위한 개별 단위들)를 나타낸다. 참조 번호 4는 보정 그리드에 열거된 보정 테이블을 나타내고, 참조 번호 5는 OPC(광학적 근접 효과 보정) 처리된 데이터에 기초하여 리소그래픽 장치에 의해 제조된 포토마스크를 나타낸다. 참조 번호 6은 현상되고 표면 상에 필요한 패턴을 형성하기 위해 추가로 에칭된 포토마스크(5)를 이용하는 노광 장치에 의해 광에 노출된 웨이퍼를 나타내고, 본 실시예에서는 필요한 게이트 라인폭의 게이트 전극들로 형성된 반도체 웨이퍼이다. 포토마스크(5)에 있어서는 편의적으로 리소그래픽 장치를 나타내는 경우도 있으며, 웨이퍼(6)에 있어서도 편의적으로 노광 장치를 나타내는 경우도 있다. 먼저, 본 실시예의 포토마스크의 제조를 기재한다.
삭제
먼저 보정 그리드(3)에서 특정의 보정 값들이 설정되고, 보정 테이블(4)은 이들 초기 보정 값들을 갖는 보정 그리드(3)로 만들어진다. 예를 들면 도 2에 나타낸 보정 테이블(41)(여기에서는 보정 그리드를 5nm로 한 경우의 보정 테이블의 주요부를 나타낸다. 또한, 스페이스 및 게이트 라인폭은 테이블에 열거된 수치 내에 있다.)이 만들어진다. OPC(광학적 근접 효과 보정) 처리(2)는 이러한 보정 테이블(4)에 기초하여 설계 데이터 상에서 수행되고, 리소그래픽 장치는 OPC 처리된 데이터에 기초하여 작동되고, 포토마스크(5)가 제조된다.
포토마스크(5)는 일반적으로 크롬 막 등의 차광 막으로 형성되고 유리 기판 등의 투명한 기판 상에 필요한 두께로 증착된 기저 재료와, 크롬 막 상에 형성된 포토레지스트 막을 이용하고, 리소그래픽 장치의 전자 빔을 주사하여 포토레지스트 막 상에 필요한 마스크 패턴을 생성(즉, 노광 및 현상)하고, 레지스트 마스크 패턴을 통해 크롬 막이 선택적으로 에칭되어 제조된다.
다음으로, 웨이퍼(6) 상의 포토레지스트 막은 상기한 바와 같이 제조된 포토마스크(5) 및 노광 장치를 사용하여 광에 노출된다. 현상(포토리소그래픽 공정)에 의해 레지스트 마스크를 형성하고 복수개의 게이트 전극 어레이가 이러한 포토레지스트 마스크를 사용하여 게이트 전극 재료 막 등의 기저막의 선택적 에칭에 의해 형성된다(에칭 공정).
다음으로, 여러 가지 스페이스를 갖는 실제 패턴들의 길이들(또는 단부들)이 칩 내의 웨이퍼(6) 상에서 측정되고, 각각의 스페이스에 대한 게이트 라인폭의 편차들(불규칙성들)의 분포(길이 측정 결과들)(7)가 얻어진다. 다시 말하면, 게이트 라인폭 편차가 샘플링되고, 치수 괴리량이 측정된다(이후 도 7에 기재됨).
여러 스페이스들에 대해 보정 수치들(correction figures)이 이미 확립되어 있기 때문에 각각의 스페이스에 대한 평균을 취하여 평균이 ±보정 그리드 값의 2배 미만인 경우(보정 후 라인폭이 보정 그리드의 2배로 변경), 보정 결과는 양호한 것으로 결정되고, 마스크를 제조하기 위한 조건으로서 사용된다.
그러나, 평균이 ±보정 그리드 값의 2배 미만인 수치 내에 속하지 않는 경우, 보정 값은 잘못된 것으로 판정되고, 보정 테이블(4)의 보정 결과는 도 1의 경로(11)에 나타낸 바의 길이 측정 결과(7)에 기초하여 수정(보정)된다. 다시 말하면, 예컨대, 도 2의 보정 테이블(41)로부터 도 3의 보정 테이블(42)로 수정된다(사각형으로 둘러싸인 보정 수치를 수정). 이들 보정 결과가 ±보정 그리드 값의 2배 미만 내로 제한되는 경우, 이들 결과는 만족스럽고 제 1 보정 그리드(도 8에 이후 기재됨)에 의해 보정된 결과로서 간주된다. 보정 값들을 추가로 보정하려는 시도는 전체적인 편차들(불규칙성들)을 훨씬 악화시키는 반대 효과를 갖는다. 만족스러운 것으로 판정된 보정 결과들은 마스크 제조를 위한 조건으로서 사용된다. OPC(광학적 근접 효과 보정) 처리(2)는 이들 수정된 보정 값들로 보정된 보정 테이블(42)에 기초하여 설계 데이터(1) 상에서 수행되고, 포토마스크(5)가 제조된다.
보정 그리드(3) 자체는 다음에 전체적인 게이트 라인폭의 편차들(불규칙성)을 제한시킬 때 변경되어야 한다. 즉, 도 1에서 경로 12에 나타낸 바와 같이, 길이 측정(7)에 기초하여, 보정 그리드(3)는 초기 보정 그리드보다 작은 값들을 갖는 보정 그리드로 변경되고(보정 그리드는 게이트 라인폭의 스페이스 의존도에 기초하여 설정됨), 이와 같이 변경된 보정 그리드(3)를 사용하여 보정 테이블(4)을 변경한다. 예를 들면, 도 3의 보정 테이블(42)은 도 4의 보정 테이블(43)로 변경된다. 설계 데이터(1)의 OPC(광학적 근접 효과 보정) 처리는 이러한 보정 테이블(43)에 기초하여 수행되고, 이어서, 포토마스크(5)가 제조된다. 따라서, 전체적인 게이트 라인폭의 편차들(불규칙성들)은 이러한 포토마스크(5)를 사용함으로써 억제될 수 있다(도 9 참조).
보정 그리드 자체를 변경하는 것은 리소그래픽 장치의 그리드 값들을 초과하지 않고 이루어져야 한다.
한편, 도 5에 나타낸 바와 같이, 게이트 전극들은 때때로 X 방향이 더 긴 게이트 전극(8x) 및 Y 방향이 더 긴 게이트 전극(8y)이 혼재하는 경우를 갖는다. 그러한 경우에, 포토마스크에 의해 동일한 라인폭을 갖도록 양쪽 게이트들이 설계된 경우라 하더라도, X 방향의 게이트 전극(8x)의 게이트 라인폭(Wx)과 Y 방향의 게이트 전극(8y)의 게이트 라인폭(Wy) 사이에 차이가 발생할 것이다.
상기 보정 테이블(4)은 동일한 조건을 갖는 (X 및 Y 방향들의) 게이트 전극들(8x 및 8y)에 대해 만들어진다. 따라서, 보정 그리드를 보다 작은 스케일로 하더라도, 게이트 라인폭들(Wx 및 Wy) 간의 차 또는 다시 말하면 XY 차가 큰 경우 게이트 라인 제어성에 어떠한 개선도 이루어지지 않을 것이다.
그 때문에, 칩 내에 여러 스페이스들을 갖는 실제 게이트 패턴의 라인폭의 길이 측정이 도 1의 상기 포토리소그래픽 공정 및 에칭 공정을 수행한 후 웨이퍼(6) 상에서 수행된다(길이 측정치(7)를 얻음). 보정 값들은 여러 스페이스들 각각에 대해 설정됨으로써 각각의 스페이스에 대한 평균이 취해지고, 평균이 ±보정 그리드 값의 2배 이내인 경우, 보정 결과는 만족스러운 것으로 판명된다. 동일한 조건 하에, X 방향의 게이트 라인폭(Wx) 및 Y 방향의 게이트 라인폭의 평균이 취해지고, XY 차가 평가된다. X와 Y 간의 차이가 ±보정 그리드 값의 2배보다 적은 경우, 포토마스크(5)의 XY 차는 미미한 것으로 판단된다(이후 도 10 참조).
그러나, XY 차가 ±보정 그리드의 2배보다 큰 경우, 포토마스크의 XY 차 또는 노광 장치의 XY 차는 너무 큰 것으로 판단된다(이후 도 11 참조). 예를 들면 도 1에서 경로 13 상에 나타낸 바의 길이 측정치(7)에 기초하여 마스크를 제조하기 위한 리소그래픽 디바이스의 설정 파라미터(예를 들면, 품질 보장 패턴, 개구 XY 시프트량 등)가 이 시점에서 보정된다. 더욱이, 노광 장치(웨이퍼 위치에 대응)(6)의 설정 파라미터(프레임 수차(frame aberration), 구면 수차, 동기 정밀도 등과 같은)가, 예를 들면, 도 1에서 경로 13 상에 나타낸 바의 길이 측정치(7)에 기초하여 보정된다.
이들 보정에 의해 보정 정밀도가 더욱 개선되고, 고정밀 게이트 패턴이 형성된다.
한편, 도 1의 경로들(11, 12)로 보정 테이블(4)을 수정 및 변경하고 동일한 마스크 데이터를 이용해 복수개의 포토마스크(5)를 제조하는 데 있어, 포토마스크들(5) 각각의 스페이스 의존성을 조사한 결과, 실제 게이트 라인 불규칙성의 원인이 마스크 CD(임계 치수(즉 마스크 라인폭 자체)), 포토마스크 투과(삼투)부에 투과하는 광과 차광부를 관통하는 광 간의 차, 및 (위상(phase) 시프트형 포토마스크를 사용하는 경우) 포토마스크 차광부의 투과(삼투)율 등의 인자들일 때, 포토마스크 제조 공정으로 실제 게이트 라인 불규칙성을 보정할 수 있다.
예를 들면, 마스크 CD의 경우, 예를 들면, 포토마스크 제조 공정을 위한 차광막을 형성하는 크롬 막의 에칭 조건들을 변경시킴으로써 보정들이 달성된다. 위상 시프트형 포토마스크들의 경우에, 크롬막 두께는 차광막의 투과율 및 위상 시프트 차를 보정하기 위해 변경된다.
본 실시예에서, 이와 같이 여러 스페이스들을 갖는 게이트 패턴들을 갖고, 게이트 라인폭 불규칙성이 감소된 웨이퍼(5)를 얻은 후, 반도체 디바이스는 추가의 필요 공정에 의해 제조된다.
다음으로 특정의 예가 더욱 상세히 기재한다. 포토마스크를 제조할 때, 보정 테이블(4)은 통상적으로 OPC(광학적 근접 효과 보정) 처리(2)를 수행하기 전에 만들어지지만, 보정 테이블(4)은 보정 그리드 단위들로 기입된다. 따라서, 새로운 공정을 개발할 때, 보정 그리드(3)는 먼저 확립되어야 한다. 본 실시예에서, 보정 그리드(3)는 먼저, 예를 들면, 필요한 값으로서 5nm로 설정된다. 5nm의 보정 그리드(3)에서, 스페이스 마다의 보정 값(보정 테이블(4)) 및 그 보정 후의 포토마스크(5)를 이용함으로써, 웨이퍼(6)에 대한 전사(현상 및 처리) 및 에칭 후 라인폭을 타겟 라인폭(설계 라인폭)으로부터 감산한 값을 도 6에 도시한다. 도 6에서, 곡선 I는 스페이스 마다의 보정 값(보정 테이블)이고, 곡선 II는 전사/처리후 라인폭과 타겟 라인폭 간의 차(□CD)이다. 라인폭 결과는 5개의 L/S(라인/스페이스들)에 의존하고, 스페이스들은 양측에서 동일함으로, 마스크 데이터는 한쪽에서 5m일 것이고 양측에서 10nm일 것임을 알 수 있다.
도 1의 보정 테이블(4)은 이러한 방식으로 만들어진다.
다음에 이러한 보정 테이블(4)에 기초하여 설계 데이터(1)에 대해 OPC(광학적 근접 효과 보정) 처리(2)가 수행되고, 리소그래픽 장치를 사용하여 보정후 포토마스크(5)가 제조된다.
이러한 보정 후 포토마스크(5)를 포함하는 리소그래픽 장치를 사용하여 웨이퍼(6)에 대한 전사(노광, 현상) 및 에칭이 수행되고, 웨이퍼 상에 복수개의 게이트 전극들이 형성된다. 이러한 시점에서 게이트 라인폭 불규칙성의 샘플링이 수행되고, 각각의 스페이스에서 치수 괴리량이 측정되고, 그 결과는 도 7의 실시예에 나타낸다. 도 7에서 볼 때 1.7㎛의 스페이스에 상당하는 게이트 라인폭은 전체와 비교하여 좁다는 것을 알 수 있다. 굵은 라인은 길이 측정 결과의 각각의 스페이스에 대한 평균값이다.
도 7의 데이터는 게이트 라인폭 편차들이 한쪽 측면이 5nm 및 양쪽 측면이 10nm 인 모든 스페이스들에 1.7㎛의 보정값을 더함으로써 개선됨을 예측할 수 있게 한다. 즉, 보정 정밀도는 보정 값을 수정함으로써 개선될 수 있다. 그러나, 보정 값의 수정은 충분한 데이터에 기초하여 판단되어야 함으로 마스크에서 발생하는 편차들(불규칙성들), 샷 공정(shot process) 및 웨이퍼는 여기서 반영되지 않을 것이다. 다시 말하면, 도 7은 5nm 보정 그리드로 보정 값들의 수정이 가능한 경우의 예를 보여준다.
이러한 보정 테이블(4)의 보정 값들을 수정함으로써 게이트 라인폭의 보정 정밀도를 개선시킨 예는 도 8에 나타낸다. 다시 말하면, 도 7의 데이터는 보정 테이블(4)로 피드백되고, 보정 값을 5nm 보정 그리드로 수정하고, OPC(광학적 근접 효과 보정) 처리(2)는 이와 같이 수정된 보정 테이블(4)에 기초하여 설계 데이터(1)에 대해 수행되고, 보정후 마스크(5)가 제조된다. 전사 및 에칭은 이러한 포토마스크를 사용하여 수행되고, 도 8의 결과가 얻어진다.
도 8에 나타낸 결과들에서, 전체 게이트 라인폭 불규칙성들(편차들)을 더욱 제한해야 하고 보정 정밀도를 추가로 개선해야할 필요가 있다. 이러한 경우에, 2.5㎛ 스페이스가 다른 것들보다 가늘기 때문에, 2.5㎛ 스페이스에 상당하는 보정 값이 한쪽 측면에 5nm 및 양쪽 측면에서 10nm만큼 굵게 되면, 반대로, 2.5㎛ 스페이스를 갖는 위치의 게이트 라인폭이 너무 두꺼워진다. 다시 말하면, 도 8의 5nm 보정 그리드에 대한 보정 값들은 수정되지 않아야 한다. 이를 다시 설명하기 위해, 도 8은 5nm 보정 그리드에 대한 보정 값들이 정확한 경우의 실시예를 보여준다.
게이트 라인폭 불규칙성의 추가의 개선이 바람직한 경우, 보다 좁은 보정 그리드의 사용이 검토될 수 있다. 도 9는 도 8의 게이트 라인 불규칙성들을 더욱 감소시키기 위해 보정 값들을 최적화시키는 실시예를 보여준다.
즉, 도 8의 데이터는 보정 그리드(3)로 피드백되고, 보정 그리드를 2.5nm 로 변경한다. 보정 테이블(4)은 변경된 보정 그리드를 사용하여 변경되고, 이와 같이 변경된 보정 테이블(4)에 기초하여 설계 데이터(1)에 대한 OPC(광학적 근접 효과 보정) 처리(2)가 수행되고, 보정후 마스크(5)가 제조된다. 에칭 및 현상은 이러한 포토마스크를 사용하여 수행되고, 도 9의 결과가 얻어진다. 도 9는 2.5nm 보정 그리드에 대한 적절한 보정 값들의 예이다.
이론적으로 보정 정밀도는 보정 그리드의 2배인 수치로 결정된다. 이와는 반대로, 모든 스페이스들에 대한 평균값으로서 보정 정밀도가 ±보정 그리드 값의 2배 이내인 경우, 보정 값은 문제가 되는 것으로 판정되지 않는다. 그러나, 트랜지스터 제어를 위해 중요한 것으로 판단되는 스페이스들 또는 많은 트랜지스터들을 갖는 스페이스들은 스페이스 구획들에서 샘플링 및 변경에 의해 특히 엄격한 보정 결과를 얻도록 구현될 수 있다. 사실상, 도 8 및 도 9 모두의 보정 그리드는 1배의 보정 정밀도를 달성한다. 이러한 방식의 하나의 칩 내의 게이트 라인폭의 스페이스 의존도를 조사하는 것은 보정 값을 수정시킬 필요가 있는지 여부를 결정하고, 보정 그리드 크기를 감소시킨 효과를 조사할 수 있다.
OPC(광학적 근접 효과 보정) 처리와 포토마스크 사양의 관계를 다음에 기재한다.
실제 게이트 패턴의 길이 측정은 상기한 바와 동일하게 수행된다. 여러 스페이스들 각각에 대한 보정 값들이 확립됨으로써 각각의 스페이스에 대한 평균이 취해지고, 평균이 ±보정 그리드의 2배 이내인 경우, 보정 결과들은 만족스러운 것으로 판단된다. 일 실시예를 도 10에 나타낸다.
보정 결과가 만족스러운 것으로 판정되었다는 사실과 무관하게, 다음에 동일한 마스크 데이터로 마스크를 제조할 때, 도 11에 나타낸 바의 결과가 얻어졌다. 전체 게이트 라인폭 편차들은 도 10에서 보다 악화되었기 때문에 이들 결과가 발생되었다. 도 10 및 도 11의 데이터를 보다 상세히 검토하면 Y 방향의 게이트 라인폭(도 5의 라인폭 Wy 참조)만이 도 11의 레이아웃에서 더 좁아지는 것을 나타낸다. 도 11의 결과가 설계 허용 오차를 초과하는 게이트 라인폭 불규칙성을 갖는 제품들인 경우, 포토마스크 출하 기준(photomask shipping criteria)은 보다 엄격해져야 한다.
다시 말하자면, 도 10은 보정 정밀도 체크 결과에 따른 작은 XY 차를 갖는 실시예를 나타낸다. 도 11은 보정 정밀도 체크 결과에 따른 큰 XY 차를 갖는 실시예를 나타낸다.
보정 그리드들 및 XY 차에 관한 사양이 상술되었다. 보정 그리드 및 XY 차의 상관 관계는 도 12에 나타낸다. 도 12a의 상태는 전체적인 게이트 라인폭 불규칙성들(또는 편차들) 내에서 넓게 괴리되어 있는 고립 라인 및 밀집 라인을 나타낸다. 2개의 수직선들(21 및 22)은 각각의 평균값들이다. 고립 라인 및 밀집 라인 패턴들에 대한 평균 값들은 OPC(광학적 근접 효과 보정) 처리에 의해 보다 근접해질 수 있다. 그러나, 그 값은 보정 그리드의 2배 이내로 제한된다.
한편, 도 12b는 넓게 괴리된 X 및 Y 방향의 게이트 라인폭들을 나타낸다. 2개의 수직선들(23 및 24)은 각각의 평균값들이다.
도 12a 및 12b 모두는 전체적인 게이트 라인폭 불규칙성에 대한 동일한 효과를 나타냄을 알 수 있다. XY 차의 효과는 마스크 CD(임계 치수), 리소그래픽 CD, 및 노광 장치 등의 여러 인자들에 대해 동일하다.
다시 말해, 보정 정밀도는 전체적인 마스크 및 웨이퍼 처리 능력에 의해 크게 영향을 받고, 이들 둘은 개별적으로 처리될 수 없다.
따라서, 마스크 및 웨이퍼 공정의 능력 이상의 보정 정밀도를 달성하기 위해 보다 미세한 보정 그리드를 제조하려는 것은 문제점들을 낳는다.
상기한 바의 본 실시예들에 의하면, 포토마스크를 제조할 때 광학적 근접 효과 보정(OPC) 및 공정 근접 효과 보정(PPC)에서 사용하기 적절한 보정 그리드를 확립하게 하고, 필요한 게이트 라인폭 제어를 달성하게 한다.
따라서, 웨이퍼 상의 게이트 라인폭 제어성을 개선하는 포토마스크가 얻어질 수 있으며, 그에 따라 고정밀 칩(반도체 디바이스)이 제조될 수 있고, 생산 수율이 역시 개선된다.
설계 마진 및 공정 마진 모두를 적절히 고려한 칩의 설계가 가능하여 고객이 만족하는 칩의 충분한 공급이 가능하다.
광학적 근접 효과 보정(OPC) 및 공정 근접 효과 보정(PPC) 정밀도를 명확히 할 수 있는 동시에, 포토마스크 치수 제어성에 관한 사양도 명확히 할 수 있고, 포토마스크 제조에 필요한 인력 시간이 감소될 수 있다.
따라서, 본 발명의 포토마스크 제조 방법은 포토마스크를 제조할 때 광학적 근접 효과 보정(OPC) 및 공정 근접 효과 보정(PPC)에 사용할 수 있는 보정 그리드를 확립할 수 있고 필요한 게이트 라인폭 제어를 달성할 수 있다.
본 발명은 광학적 근접 효과 보정(OPC) 및 공정 근접 효과 보정(PPC) 정밀도를 명확히 할 수 있는 동시에, 포토마스크 치수 제어성에 관한 사양도 명확히 할 수 있고, 포토마스크 제조에 필요한 인력 시간을 감소시킬 수 있다.
본 발명의 포토마스크는 웨이퍼들 상의 게이트 라인폭 제어성을 개선하고, 설계 마진 및 공정 마진 모두를 고려한 반도체 칩을 설계할 수 있게 함으로써, 고객을 만족시킬 수 있는 반도체 칩이 제조될 수 있고, 이 반도체 칩은 충분한 양으로 추가로 제공될 수 있다.
본 발명의 노광 방법은 상기 제조 방법에 의해 얻어진 포토마스크를 이용함으로써 패턴들은 고도의 정밀도로 광에 노출될 수 있고, 결과적으로 고도로 정확한 패턴이 포토리소그래픽 공정 및 에칭 공정 후에 웨이퍼 상에 형성될 수 있다. 따라서, 고객을 만족시킬 수 있는 반도체 칩이 제조될 수 있고, 반도체 칩은 충분한 양으로 추가로 제공될 수 있다.

Claims (6)

  1. 포토마스크 제조 방법에 있어서,
    포토리소그래픽 공정 및 에칭 공정을 통해 얻어진 패턴에 대해 실제로 측정된 스페이스 치수를 이용하여 마스크 보정 단위들을 보정하고,
    상기 보정된 마스크 보정 단위들을 이용하여 포토마스크 제조를 위한 설계 데이터를 보정하는, 포토마스크 제조 방법.
  2. 제 1 항에 있어서,
    상기 설계 데이터를 보정하는 것과 함께, 리소그래픽 장치에 대한 설정 파라미터들이 상기 패턴의 스페이스 의존도에 기초하여 XY 차에 따라 보정되는, 포토마스크 제조 방법.
  3. 포토리소그래픽 공정 및 에칭 공정을 통하여 얻어진 패턴에 대해 실제로 측정된 스페이스 치수를 이용하여 마스크 보정 단위들을 보정하고,
    상기 보정된 마스크 보정 단위들을 이용하여 보정된 설계 데이터에 의해 제조되는, 포토마스크.
  4. 제 3 항에 있어서,
    상기 마스크 보정 단위들에 의해 상기 설계 데이터를 보정하는 것과 함께, 상기 패턴의 스페이스 의존도에 기초하여 상기 패턴의 XY 차에 따라 설정 파라미터들이 보정된 마스크 리소그래픽 장치에 의해 제조되는, 포토마스크.
  5. 제 3 항에 따른 포토마스크를 이용하여 웨이퍼를 노광하는, 노광 방법.
  6. 제 3 항에 따른 포토마스크를 이용함과 함께, 포토리소그래픽 공정 및 에칭 공정에 의해 얻어진 패턴의 스페이스 의존도에 기초하여 상기 패턴의 XY 차에 따라 설정 파라미터들이 보정되고, 웨이퍼가 노광되는, 노광 방법.
KR1020010063956A 2000-10-17 2001-10-17 포토마스크 제조 방법, 포토마스크 및 그의 노광 방법 KR100857728B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00316803 2000-10-17
JP2000316803A JP2002122977A (ja) 2000-10-17 2000-10-17 フォトマスクの作成法、フォトマスク、並びに露光方法

Publications (2)

Publication Number Publication Date
KR20020030729A KR20020030729A (ko) 2002-04-25
KR100857728B1 true KR100857728B1 (ko) 2008-09-10

Family

ID=18795699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010063956A KR100857728B1 (ko) 2000-10-17 2001-10-17 포토마스크 제조 방법, 포토마스크 및 그의 노광 방법

Country Status (5)

Country Link
US (1) US6924068B2 (ko)
EP (1) EP1199601B1 (ko)
JP (1) JP2002122977A (ko)
KR (1) KR100857728B1 (ko)
TW (1) TWI283894B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002328460A (ja) * 2001-04-27 2002-11-15 Toshiba Corp パターン形成方法、露光用マスクの形成方法及び露光用マスク
JP4691840B2 (ja) * 2001-07-05 2011-06-01 ソニー株式会社 マスクパターン生成方法およびフォトマスク
US7774726B2 (en) * 2002-06-07 2010-08-10 Cadence Design Systems, Inc. Dummy fill for integrated circuits
US20030229875A1 (en) * 2002-06-07 2003-12-11 Smith Taber H. Use of models in integrated circuit fabrication
US7853904B2 (en) * 2002-06-07 2010-12-14 Cadence Design Systems, Inc. Method and system for handling process related variations for integrated circuits based upon reflections
US7152215B2 (en) 2002-06-07 2006-12-19 Praesagus, Inc. Dummy fill for integrated circuits
WO2003104921A2 (en) * 2002-06-07 2003-12-18 Praesagus, Inc. Characterization adn reduction of variation for integrated circuits
US7363099B2 (en) * 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology
US7124386B2 (en) 2002-06-07 2006-10-17 Praesagus, Inc. Dummy fill for integrated circuits
US7712056B2 (en) * 2002-06-07 2010-05-04 Cadence Design Systems, Inc. Characterization and verification for integrated circuit designs
US7393755B2 (en) * 2002-06-07 2008-07-01 Cadence Design Systems, Inc. Dummy fill for integrated circuits
JP4219718B2 (ja) * 2003-03-28 2009-02-04 Hoya株式会社 Euvマスクブランクス用ガラス基板の製造方法及びeuvマスクブランクスの製造方法
JP4818281B2 (ja) * 2003-08-28 2011-11-16 株式会社東芝 工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム
JP3993545B2 (ja) * 2003-09-04 2007-10-17 株式会社東芝 パターンの作製方法、半導体装置の製造方法、パターンの作製システム、セルライブラリ、フォトマスクの製造方法
US8124300B1 (en) * 2004-11-30 2012-02-28 Globalfoundries Inc. Method of lithographic mask correction using localized transmission adjustment
JP2006229147A (ja) * 2005-02-21 2006-08-31 Toshiba Corp 半導体装置のレイアウト最適化方法、フォトマスクの製造方法、半導体装置の製造方法およびプログラム
KR100694664B1 (ko) * 2006-02-15 2007-03-13 삼성전자주식회사 광 세기 조절 방법과 장치 및 반도체 기판 노광 장치 및방법
US8010915B2 (en) * 2008-07-10 2011-08-30 GlobalFoundries, Inc. Grid-based fragmentation for optical proximity correction in photolithography mask applications
JP5283452B2 (ja) * 2008-08-25 2013-09-04 大日本スクリーン製造株式会社 画像形成装置および画像形成方法
US7879727B2 (en) * 2009-01-15 2011-02-01 Infineon Technologies Ag Method of fabricating a semiconductor device including a pattern of line segments

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09319067A (ja) * 1995-12-22 1997-12-12 Toshiba Corp 光近接効果補正方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2726411B2 (ja) * 1986-05-09 1998-03-11 三菱電機株式会社 パターン描画方法
JP2606127B2 (ja) * 1994-04-22 1997-04-30 日本電気株式会社 電子線による描画方法および描画装置
JPH08264420A (ja) * 1995-03-24 1996-10-11 Jeol Ltd 荷電粒子ビーム描画装置
US5707765A (en) * 1996-05-28 1998-01-13 Microunity Systems Engineering, Inc. Photolithography mask using serifs and method thereof
JPH1152547A (ja) * 1997-08-01 1999-02-26 Sony Corp 検査装置
JP3284102B2 (ja) * 1997-08-22 2002-05-20 株式会社東芝 マスクパターン補正方法及び該補正方法に用いられる露光マスク並びに半導体装置の製造方法
WO1999014638A1 (en) * 1997-09-17 1999-03-25 Numerical Technologies, Inc. Design rule checking system and method
JP3576791B2 (ja) * 1998-03-16 2004-10-13 株式会社東芝 マスクパターン設計方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09319067A (ja) * 1995-12-22 1997-12-12 Toshiba Corp 光近接効果補正方法

Also Published As

Publication number Publication date
EP1199601B1 (en) 2006-04-12
JP2002122977A (ja) 2002-04-26
TWI283894B (en) 2007-07-11
US6924068B2 (en) 2005-08-02
KR20020030729A (ko) 2002-04-25
EP1199601A3 (en) 2003-12-03
EP1199601A2 (en) 2002-04-24
US20020045110A1 (en) 2002-04-18

Similar Documents

Publication Publication Date Title
KR100857728B1 (ko) 포토마스크 제조 방법, 포토마스크 및 그의 노광 방법
US7205077B2 (en) Method for producing photomask and method for producing photomask pattern layout
US7790335B2 (en) Photomask and manufacturing method of semiconductor device
KR100472267B1 (ko) 마스크의 제조 방법, 이 제조 방법에 의해 제조된 마스크,및 이 마스크를 이용한 반도체 장치의 제조 방법
US20090258302A1 (en) Sub-resolution assist feature of a photomask
KR100688893B1 (ko) 반도체 소자의 마스크 패턴 형성 방법
JP2002072442A (ja) 位相シフトマスクの製造方法、レジストパターンの形成方法および半導体装置の製造方法
JP2004163472A (ja) フォトマスクの設計方法、フォトマスク、及び半導体装置
US8092958B2 (en) Mask and method for patterning a semiconductor wafer
JP2000221662A (ja) パターン形成方法
JP2004040039A (ja) 露光方法の選択方法
US8617797B2 (en) Pattern forming method, semiconductor device manufacturing method and phase shift photomask having dummy gate patterns
KR20050024668A (ko) 반도체 소자 제조를 위한 포토마스크 레이아웃 및이로부터 얻어진 포토마스크
US20020177051A1 (en) Phase shift mask, method of exposure, and method of producing semiconductor device
JP2001223155A (ja) フォトリソグラフィ方法
KR100529428B1 (ko) 근접 효과 보정용 마스크를 이용한 패턴 형성용 마스크제작 방법
KR20070069994A (ko) 반도체 소자의 패턴 형성용 마스크 제작 방법
JP2004226542A (ja) フォトマスク及びパターン作製方法及び半導体装置
JP2008203398A (ja) フォトマスクのパターン補正方法及びフォトマスク
JPH10326743A (ja) 露光方法
US20050271949A1 (en) Reticle manipulations
JP2002357889A (ja) 位相シフトマスクの作製装置及び作製方法並びに位相シフトマスクを使用するパターン形成方法
KR20050069351A (ko) 포토마스크의 제조방법
JP4539061B2 (ja) 位相シフトマスクの製造方法及び位相シフトマスク並びに半導体素子の製造方法
KR20090068638A (ko) 반도체 소자의 패턴 형성용 마스크 제작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee