CN115145111A - 图形设计方法及系统、掩膜版组合、设备及存储介质 - Google Patents
图形设计方法及系统、掩膜版组合、设备及存储介质 Download PDFInfo
- Publication number
- CN115145111A CN115145111A CN202110339421.7A CN202110339421A CN115145111A CN 115145111 A CN115145111 A CN 115145111A CN 202110339421 A CN202110339421 A CN 202110339421A CN 115145111 A CN115145111 A CN 115145111A
- Authority
- CN
- China
- Prior art keywords
- pattern
- graph
- main
- splitting
- weak point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
一种图形设计方法及系统、掩膜版组合、设备及存储介质,图形设计方法包括:提供初始图形,包括多个主图形;定义相邻主图形之间的距离为间距;设置预设问题间距,包括违例间距和弱点间距,违例间距小于光刻分辨率极限,且弱点间距大于光刻分辨率极限;基于预设问题间距,配置预设问题图形,包括:由一对具有违例间距的相邻主图形组成的违例图形对,以及由位于中心位置的中心主图形、和与中心主图形之间具有弱点间距的至少两个边缘主图形组成的弱点图形组合;对初始图形进行拆分,且对违例图形对的拆分优先级高于对弱点图形组合的拆分优先级,获得多个子图形层。本发明实施例有利于增大子图形层的光刻工艺窗口,提高光刻工艺的成像质量。
Description
技术领域
本发明实施例涉及半导体制造领域,尤其涉及一种图形设计方法及系统、掩膜版组合、设备及存储介质。
背景技术
随着电路集成度的提高和规模的增大,电路中的单元器件尺寸不断缩小,对集成电路制造工艺的要求不断提高,例如关键尺寸持续减小,芯片制造对光刻分辨率要求越来越高。
为了解决传统光刻分辨率极限问题,提出了多重图形化(Multiple Patterning,MP)技术,以实现技术节点之间的收缩。多重图形化(Multiple Patterning,MP)技术的核心就是把原来一层光刻的图形拆分到两个或多个掩膜上,从而将一套高密度的图形分解为两套或多套分立的、密度更低的图形,进而利用多次光刻和刻蚀来实现原来一层设计的图形。
多重图形化技术在对图形进行拆分时,通常是基于设计规则定义一系列拆分规则,依据拆分规则完成图形的分解,以满足多重曝光工艺的要求。多重图形化的图形拆分将影响到后续光刻工艺的精度和质量,进而影响到整个半导体工艺流程的顺利进行。
但是,目前多重图形化技术中,在对初始图形进行拆分后,仍存在光刻工艺窗口较小的问题。
发明内容
本发明实施例解决的问题是提供一种图形设计方法及系统、掩膜版组合、设备及存储介质,有利于增大子图形层的光刻工艺窗口,提高光刻工艺的成像质量。
为解决上述问题,本发明实施例提供一种图形设计方法,包括:提供初始图形,包括多个主图形;定义相邻主图形之间的距离为间距;设置预设问题间距,包括违例间距和弱点间距,所述违例间距小于光刻分辨率极限,且所述弱点间距大于光刻分辨率极限;基于所述预设问题间距,配置预设问题图形,包括:由一对具有所述违例间距的相邻主图形组成的违例图形对,以及由位于中心位置的中心主图形、和与所述中心主图形之间具有所述弱点间距的至少两个边缘主图形组成的弱点图形组合;对所述初始图形进行拆分,且对所述违例图形对的拆分优先级高于对所述弱点图形组合的拆分优先级,获得多个子图形层。
可选的,所述弱点间距包括在禁止周期内的第一弱点间距。
可选的,所述弱点图形组合包括:中心主图形和四个与所述中心主图形之间具有所述第一弱点间距的边缘主图形。
可选的,所述预设弱点间距包括第二弱点间距;所述第二弱点间距大于所述光刻分辨率极限,且小于或等于光刻分辨率极限的103%。
可选的,设置预设问题间距的过程中,所述预设问题间距还包括次要问题间距,所述次要问题间距大于光刻分辨率极限;基于所述预设问题间距,配置预设问题图形的过程中,所述预设问题图形还包括:由一对具有所述次要问题间距的相邻主图形组成的次要问题图形对;对所述初始图形进行拆分的过程中,对所述次要问题图形对的拆分优先级,低于对所述弱点图形组合的拆分优先级。
可选的,对所述初始图形进行拆分包括:将每一所述违例图形对的主图形均拆分至不同的子图形层中,且将每一所述弱点图形组合中的多个主图形至少拆分至两张不同的子图形层中。
可选的,所述主图形为矩形图形。
可选的,所述主图形用于形成导电通孔、接触孔或金属线。
可选的,对所述初始图形进行拆分的过程中,所述子图形层的数量为2至5个。
相应的,本发明实施例还提供一种图形设计系统,包括:提供单元,用于提供初始图形,包括多个主图形;定义相邻主图形之间的距离为间距;问题图形配置单元,用于设置预设问题间距,包括违例间距和弱点间距,所述违例间距小于光刻分辨率极限,且所述弱点间距大于光刻分辨率极限;还用于基于所述预设问题间距,配置预设问题图形,包括:由一对具有所述违例间距的相邻主图形组成的违例图形对,以及由位于中心位置的中心主图形、和与所述中心主图形之间具有所述弱点间距的至少两个边缘主图形组成的弱点图形组合;图形拆分单元,用于对所述初始图形进行拆分,且对所述违例图形对的拆分优先级高于对所述弱点图形组合的拆分优先级,获得多个子图形层。
相应的,本发明实施例还提供一种掩膜板组合,包括:多个子掩膜版,每个所述子掩膜版具有对应的子图形层,,所述子图形层利用前述任一项所述的图形设计方法形成。
相应的,本发明实施例还提供一种设备,包括至少一个存储器和至少一个处理器,所述存储器存储一条或多条计算机指令,其中,所述一条或多条计算机指令被所述处理器执行以实现前述任一项所述的图形设计方法。
相应的,本发明实施例还提供一种存储介质,所述存储介质存储一条或多条计算机指令,所述一条或多条计算机指令用于实现前述任一项所述的图形设计方法。
与现有技术相比,本发明实施例的技术方案具有以下优点:
本发明实施例提供的图形设计方法,所配置的预设问题间距还包括弱点间距,所述弱点间距大于光刻分辨率极限,在配置预设问题图形时,所述预设问题图形还包括由位于中心位置的中心主图形、和与所述中心主图形之间具有所述弱点间距的至少两个边缘主图形组成的弱点图形组合,且在对所述初始图形进行拆分的过程中,对所述违例图形对的拆分优先级,高于对所述弱点图形组的拆分优先级,从而保证在将每一违例图形对的主图形均拆分到不同的子图形层中的同时,所述弱点图形组合中的多个主图形至少能被拆分到两张子图形层中,使得在同一子图形层中能够规避掉所述弱点图形组合,相应地,本发明实施例在拆分初始图形时,不仅考虑两两主图形之间的间距是否大于光刻分辨率极限,而且还考虑由多个具有弱点间距的主图形组成的弱点图形组合,以保证在拆分后的子图形层中,相邻主图形之间间距大于分辨率极限,并且子图形层中不存在容易产生弱点(Weakpoint)的图形组合,有利于增大子图形层的光刻工艺窗口,提高光刻工艺的成像质量。
可选方案中,所述弱点间距包括在禁止周期内的第一弱点间距,当相邻主图形之间间距在禁止周期范围内时,光刻工艺的分辨率和成像质量降低、工艺窗口小,通过使弱点间距包括所述第一弱点间距,从而在将所述每一违例图形对的主图形均拆分到不同的子图形层中的同时,还保证在同一所述子图形层中能够规避掉所述弱点图形组合,防止在子图形层中出现一个中心主图形和多个与中心主图形之间间距在禁止周期内的边缘主图形的情况,相应防止在所述中心主图形位置处产生坏点(Hot Spot),进而有利于显著增大子图形层的光刻工艺窗口,而且,还能够为在主图形周围设置辅助图形提供更多的设置空间,有利于增加能够设置辅助图形的数量,相应增强光刻工艺的分辨率。
附图说明
图1是一种图形设计方法的流程示意图;
图2至图3是图1中的图形设计方法各步骤对应的示意图;
图4是图3中的子图形层13(1)的光刻仿真轮廓示意图;
图5是本发明图形设计方法一实施例的流程示意图;
图6是本发明图形设计方法提供的初始图形一实施例的示意图;
图7是本发明实施例对图6中的初始图形进行拆分,所获得的子图形层的示意图;
图8是本发明图形设计系统一实施例的功能框图;
图9是本发明设备一实施例的硬件结构图。
具体实施方式
由背景技术可知,目前多重图形化技术中,在对初始图形进行拆分后,仍存在光刻工艺窗口较小的问题。现结合一种图形设计方法,分析在对初始图形进行拆分后,光刻工艺窗口仍较小的原因。
图1是一种图形设计方法的流程示意图。图2至图3是图1中的图形设计方法各步骤对应的示意图。
如图2所示,步骤s1:提供初始图形10,包括多个主图形11。
如图2所示,步骤s2:定义相邻主图形11之间小于光刻工艺分辨率极限的间距为违例间距S1;对所述初始图形10进行标记,用于将具有所述违例间距Sa的一对主图形11标记为违例图形对。如图2所示,用短直线连接所述违例图形对。
如图3(a)所示,步骤s3:对所述初始图形10进行拆分,获得多个子图形层13,用于将每一所述违例图形对的主图形11均拆分到不同的子图形层13中,从而使每个子图形层13均满足多重曝光工艺的要求。例如:如图3(a)所示,将初始图形10拆分至三个子图形13(1)、13(2)、13(3)中。
但是,上述方法中,对所述初始图形10进行拆分后,单个子图形层13仍可能具有光刻工艺窗口较小的问题。
经发明人分析,单个子图形层13中,虽然消除了违例间距,使得相邻主图形11之间的间距都能大于光刻工艺的分辨率极限,但是,所述方法在进行拆分时,仅考虑到两两主图形11之间的间距是否为违例间距,未考虑到在将每一违例图形对拆分到不同的子图形层13中时,在拆分后的每一子图形层13中,违例图形对的其中一个主图形11与相邻的其他主图形11之间可能会形成弱点图形组合,例如,如图3(b)所示,在其中一个子图形层13(1)中,位于中心位置的主图形11作为中心主图形11(1),所述中心主图形11(1)与相邻的主图形11之间的间距Sf在禁止周期(Forbidden Pitch)的范围内,导致光刻工艺的成像质量较差,光刻工艺窗口降低。
如图4所示,图4中的圆环示意出在不同工艺条件下,所述子图形层13(1)的主图形11的光刻仿真轮廓的范围,即光刻工艺变化带宽(PV band)。如图4所示,相较于其他的主图形11,所述中心主图形11(1)的光刻工艺变化带宽更大,而光刻工艺变化带宽太大意味着曝光时设备和工艺的不稳定性会导致较大的曝光偏差,光刻工艺窗口减小,所述中心主图形11(1)相应为问题主图形。
目前一种办法是增大问题主图形的尺寸,以减小其与相邻的所述主图形之间的间距,从而使所述间距不会落入到禁止周期的范围内。但是,这种方法容易导致问题主图形与其他的相邻主图形之间距离过近甚至桥连(Bridge)。
为了解决所述技术问题,本发明实施例提供一种图形设计方法,所配置的预设问题间距还包括弱点间距,所述弱点间距大于光刻分辨率极限,在配置预设问题图形时,所述预设问题图形还包括由位于中心位置的中心主图形、和与所述中心主图形之间具有所述弱点间距的至少两个边缘主图形组成的弱点图形组合,且在对所述初始图形进行拆分的过程中,对所述违例图形对的拆分优先级,高于对所述弱点图形组的拆分优先级,从而保证在将每一违例图形对的主图形均拆分到不同的子图形层中的同时,所述弱点图形组合中的多个主图形至少能被拆分到两张子图形层中,使得在同一子图形层中能够规避掉所述弱点图形组合,相应地,本发明实施例在拆分初始图形时,不仅考虑两两主图形之间的间距是否大于光刻分辨率极限,而且还考虑由多个具有弱点间距的主图形组成的弱点图形组合,以保证在拆分后的子图形层中,相邻主图形之间间距大于分辨率极限,并且子图形层中不存在容易产生弱点(Weak point)的图形组合,有利于增大子图形层的光刻工艺窗口,提高光刻工艺的成像质量。
图5是本发明图形设计方法一实施例的流程示意图。作为一种示例,本实施例所述图形设计方法包括以下基本步骤:
步骤S1:提供初始图形,包括多个主图形;定义相邻主图形之间的距离为间距;
步骤S2:设置预设问题间距,包括违例间距和弱点间距,所述违例间距SA小于光刻分辨率极限,且所述弱点间距大于光刻分辨率极限;
步骤S3:基于所述预设问题间距,配置预设问题图形,包括:由一对具有所述违例间距的相邻主图形组成的违例图形对,以及由位于中心位置的中心主图形、和与所述中心主图形之间具有所述弱点间距的至少两个边缘主图形组成的弱点图形组合;
步骤S4:对所述初始图形进行拆分,且对所述违例图形对的拆分优先级高于对所述弱点图形组合的拆分优先级,获得多个子图形层。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
参考图5和图6,图6是本实施例提供的一种初始图形100的示意图,步骤S1:提供初始图形100,包括多个主图形110;定义相邻主图形110之间的距离为间距。
所述初始图形100为待进行多重图形化(Mulitple patterning)拆分的初始设计图形(design layout patterns)。初始图形100中,多个主图形110间隔排列。
需要说明的是,本实施例中,所述多重图形化拆分可以是双重图形化拆分、三重图形化拆分、四重图形化拆分等,所述多重图形化拆分所获得的光罩数量大于或等于两个。
具体地,后续基于多重图形化拆分的规则,将初始图形100中的多个主图形110分别拆分到不同的子图形层中,以使子图形层满足曝光工艺承受能力。
作为一种示例,所述主图形110为矩形图形。所述初始图形100包括多个矩形图形的主图形110,从而对掩膜版制造工艺和光学邻近效应修正友好,且结果可控。
作为一实施例,所述主图形110用于形成导电通孔。在半导体制造工艺的过程中,导电通孔用于为形成导电插塞提供空间位置,导电插塞用于电连接相邻下一层和相邻上一层的金属线。
在半导体领域中,导电通孔的图形被拆分的几率高,通过对多个用于形成导电通孔的主图形110进行拆分,有利于显著地增大工艺窗口。
在其他实施例中,基于实际的工艺需求,所述主图形还可以用于形成接触孔(Contact Hole)或金属线等其他的图形。
需要说明的是,本实施例为方便示意和说明,在图6中仅示意出初始图形100的局部图形。
步骤S2:设置预设问题间距,包括违例间距SA和弱点间距,所述违例间距SA小于光刻分辨率极限(Resolution Limit),且所述弱点间距大于光刻分辨率极限。
所述预设问题间距为预设的、具有违反设计规则或降低光刻工艺窗口风险的间距类型,通过设置所述预设问题间距,以便后续能够基于预设问题间距,配置预设的问题图形组合。
所述违例间距SA小于光刻分辨率极限,具有违例间距SA的相邻主图形110相应违反曝光工艺承受能力,相应地,具有违例间距SA的相邻主图形110需要拆分至不同的子图形层中。
需要说明的是,所述光刻分辨率极限指的是,在进行光刻工艺时,曝光过程中所能分辨出的最小的图形之间的间距。
相应地,在具体的工艺中,所述光刻分辨率基于实际的光刻工艺设备、工艺条件而定,本实施例中不限定光刻分辨率极限的具体数值。
所述弱点间距大于光刻分辨率极限,且所述弱点间距为预设的、容易造成光刻工艺窗口减小的间距类型。
作为一种示例,所述弱点间距包括在禁止周期(Forbidden Pitch)内的第一弱点间距SB。
禁止周期大于光刻分辨率极限,但是,当相邻图形的间距在禁止周期(或禁止间距)内时,光刻工艺的成像质量明显较差、光刻工艺窗口缩小,且掩膜图形与晶圆图形之间的误差因子(MEEF)也较大。通过使预设问题间距还包括在所述禁止周期内的第一弱点间距SB,从而后续基于所述预设问题间距,配置预设问题图形时,能够考虑到间距在禁止周期内的图形组合,以便进一步改善光刻工艺窗口。
所述禁止周期与主图形之间的尺寸以及相邻主图形之间的间距相关,在具有不同尺寸和间距的图形中,所对应的禁止周期也不尽相同,因此,本实施例不对第一弱点间距SB的具体数值进行限定。
作为一种示例,当主图形的尺寸与间距之比在1:3左右时,将呈现一个禁止周期。
需要说明的是,在实际工艺中,所述弱点间距还可以包括接近光刻分辨率极限的第二弱点间距(图未示)。
其中,接近光刻分辨率极限指的是大于光刻分辨率极限,但是与光刻分辨率极限之间差值非常小的意思。
在半导体领域中,即使相邻主图形110之间间距大于光刻分辨率极限,但如果间距仅略大于光刻分辨率极限或者与光刻分辨率极限的差值极小,也会存在光刻工艺窗口减小的风险。因此,通过使所述弱点间距还包括所述第二弱点间距,从而可以考虑到更多容易降低光刻工艺窗口情况,以便在对初始图形进行拆分时,能够使得子图形层的光刻工艺窗口更大。
作为一种示例,所述第二弱点间距大于所述光刻分辨率极限,且小于或等于光刻分辨率极限的103%。
需要说明的是,本实施例中第二弱点间距与光刻分辨率极限的数值关系仅作为一种示例,在实际工艺中,还能够根据具体的工艺需求,合理设定第二弱点间距的数值范围。
还需要说明的是,以上以弱点间距包括所述第一弱点间距SB和所述第二弱点间距为示例进行说明,所述弱点间距所包括的间距类型不限于此。在实际工艺中,本领域技术人员可以基于实际的需求,设定不同的弱点间距类型。
作为一种示例,设置预设问题间距的过程中,所述预设问题间距还可以包括次要问题间距(图未示),所述次要问题间距大于光刻分辨率极限。
所述次要问题间距可以与弱点间距相同,也可以不同。相较于违例间距SA和弱点间距,后续基于次要问题间距配置的次要问题图形对的拆分优先级更低。
具体地,作为一实施例,所述次要问题间距可以设置为光刻分辨率极限的110%、120%、130%等,以便将主图形110能够均匀地拆分到不同的子图形层中,防止单张子图形层中出现密集度较高且距离较近的多个主图形110。
在其他实施例中,基于实际的需求,所述预设问题间距还可以不包括所述次要问题间距。
步骤S3:基于所述预设问题间距,配置预设问题图形,包括:由一对具有所述违例间距SA的相邻主图形110组成的违例图形对,以及由位于中心位置的中心主图形、和与所述中心主图形之间具有所述弱点间距的至少两个边缘主图形组成的弱点图形组合。
配置预设问题图形,以便后续在对初始图形100进行拆分时,在子图形层中能够规避所述预设问题图形,相应地有利于增大光刻工艺窗口。
所述违例图形对由一对具有所述违例间距SA的相邻主图形110组成,也就是说,所述违例图形对之间的间距违反曝光工艺承受能力,因此,所述违例图形对必须拆分至不同的子图形层中。
本实施例中,利用第一分解标记120(如图6中细实线所示),对所述违例图形对中的相邻主图形110进行标记。
在现有技术的进行多重图形化拆分时,通常仅以相邻两个主图形为组合进行拆分,使得间距小于光刻分辨率极限的相邻两个主图形能够被拆分至不同的子图形层中。但是,在拆分后的子图形层中,主图形与相邻其他主图形之间可能会构成弱点图形组合,导致光刻工艺窗口减小、光刻工艺成像质量降低。
本实施例中,通过使预设问题图形还包括所述弱点图形组合,从而在后续对所述初始图形100进行拆分的过程中,能够使得每一子图形层中能够规避掉所述弱点图形组合,相应地,在拆分初始图形100时,不仅考虑两两主图形110之间的间距是否大于光刻分辨率极限,而且还考虑由多个具有弱点间距的主图形110组成的弱点图形组合,以保证在拆分后的子图形层中,相邻主图形之间间距大于分辨率极限,并且子图形层中不存在容易产生弱点(Weak point)的图形组合,有利于增大子图形层的光刻工艺窗口,提高光刻工艺的成像质量。
所述弱点图形组合由位于中心位置的中心主图形110(1)、和与所述中心主图形110(1)之间具有所述弱点间距的至少两个边缘主图形110(2)组成。因此,在后续对初始图形100进行拆分时,考虑所述中心主图形110(1)和与其具有弱点间距的至少两个主图形110之间的情况,防止在拆分后获得的子图形层中,中心主图形110(1)与其他主图形之间构成弱点图形组合。
本实施例中,利用第二分解标记130(如图6中粗虚线所示),对所述弱点图形组合中的相邻主图形110进行标记。
作为一种示例,所述弱点间距包括在禁止周期内的第一弱点间距SA,所述弱点图形组合包括中心主图形110(1)和至少两个与所述中心主图形110(1)之间具有所述第一弱点间距SA的边缘主图形110(2)。当相邻主图形110之间间距在禁止周期范围内时,光刻工艺的分辨率和成像质量降低、工艺窗口小,通过使所述弱点图形组合包括中心主图形110(1)和至少两个与所述中心主图形110(1)之间具有所述第一弱点间距SA的边缘主图形110(2),从而在将所述每一违例图形对的主图形110均拆分到不同的子图形层中的同时,还保证在同一子图形层中能够规避掉所述弱点图形组合,防止在子图形层中出现一个中心主图形和多个与中心主图形之间间距在禁止周期内的边缘主图形的情况,防止在中心主图形110(1)位置处产生坏点(Hot Spot),进而有利于显著增大子图形层的光刻工艺窗口,而且,还能够为在主图形110周围设置辅助图形提供更多的设置空间,有利于增加能够设置辅助图形的数量,相应增强光刻工艺的分辨率。
作为一种示例,所述弱点图形组合包括:中心主图形110(1)和四个与所述中心主图形之间具有所述第一弱点间距SA的边缘主图形110(2)。
本实施例中,所述边缘主图形110(2)环绕在所述中心主图形110(1)的外周,且所述边缘主图形110(2)与所述中心主图形110(1)之间均具有所述第一弱点间距SB,导致所述中心主图形110(1)周围的空间均被所述边缘主图形110(2)占据,从而所述中心主图形110(1)周围不具有足够的空间用于添加辅助图形,相应导致光刻工艺窗口进一步降低、成像质量明显变差。
通过设置由所述中心主图形110(1)和四个边缘主图形110(2)构成的弱点图形组合,从而在后续对初始图形100进行拆分时能够规避掉所述弱点图形组合,相应有利于为设置辅助图形提供更多的空间,进而能够显著地增大光刻工艺窗口和提高成像质量。
需要说明的是,本实施例以所述弱点图形组合包括中心主图形110(1)和四个边缘主图形110(2),且边缘主图形110(2)与中心主图形110(1)之间具有第一弱点间距SB为示例进行说明。所述弱点图形组合的类型不仅限于此。
在其他实施例中,根据实际的工艺需求和适用场景,所述弱点图形组合中所包括的边缘主图形的数量、边缘主图形与中心主图形连接所构成的形状、以及弱点间距的类型还可以基于实际情况设定。
例如:所述弱点图形组合包括中心主图形和三个与所述中心主图形之间具有第二弱点间距的边缘主图形,其中,当边缘主图形与中心主图形之间的间距接近光刻分辨率极限时,较少数量的主图形的组合便容易造成光刻工艺窗口的减小,因此,通过设定所述类型的弱点图形组合,在后续对初始图形进行拆分以规避所述弱点图形组合时,也能够起到增大光刻工艺窗口的效果。
作为一种示例,基于所述预设问题间距,配置预设问题图形的过程中,所述预设问题图形还可以包括:由一对具有所述次要问题间距的相邻主图形组成的次要问题图形对。
相较于所述违例图形对和弱点图形组,后续对初始图形100进行拆分时,次要问题图形对的拆分优先级更低。多重图形化拆分算法运行的次数有限,通过使得违例图形对和弱点图形组的拆分优先级更高,从而保证能够优先规避掉所述违例图形对和弱点图形组,进而保证在拆分算法运行次数不至于过多,以缩短工艺周期、提高多重图形化拆分效率的同时,还能够起到明显增大光刻工艺窗口的效果。
参考图7,步骤S4:对初始图形100进行拆分,且对所述违例图形对的拆分优先级(Priority)高于对弱点图形组合的拆分优先级,获得多个子图形层140。
对初始图形100进行拆分,从而将原来初始图形100的图形,拆分至多个子图形层140中,以制作多个掩膜版或光罩(Mask),相应将初始图形100分解成多套分立的、密度更低的图形,以满足多重曝光的需求,实现技术节点之间的收缩。
本实施例中,所配置的预设问题间距还包括弱点间距,所述弱点间距大于光刻分辨率极限,在配置预设问题图形时,所述预设问题图形还包括由位于中心位置的中心主图形110(1)、和与所述中心主图形110(1)之间具有所述弱点间距的至少两个边缘主图形110(2)组成的弱点图形组合,且在对所述初始图形100进行拆分的过程中,对所述违例图形对的拆分优先级,高于对所述弱点图形组的拆分优先级,从而保证在将每一违例图形对的主图形110均拆分到不同的子图形层140中的同时,所述弱点图形组合中的多个主图形110至少能被拆分到两张子图形层140中,使得在同一子图形层140中能够规避掉所述弱点图形组合,相应地,本实施例在拆分初始图形100时,不仅考虑两两主图形110之间的间距是否大于光刻分辨率极限,而且还考虑由多个具有弱点间距的主图形110组成的弱点图形组合,以保证在拆分后的子图形层140中,相邻主图形110之间间距大于分辨率极限,并且子图形层140中不存在容易产生弱点(Weak point)的图形组合,有利于增大子图形层140的光刻工艺窗口,提高光刻工艺的成像质量。
作为一种示例,通过使所述弱点图形组合包括中心主图形110(1)和至少两个与所述中心主图形110(1)之间具有所述第一弱点间距SA的边缘主图形110(2),从而在将所述每一违例图形对的主图形110均拆分到不同的子图形层中的同时,还保证在同一所述子图形层中能够规避掉所述弱点图形组合,防止在子图形层中出现一个中心主图形和多个与中心主图形之间间距在禁止周期内的边缘主图形的情况,防止在所述中心主图形110(1)位置处产生坏点(Hot Spot),进而有利于显著增大子图形层140的光刻工艺窗口,而且,还能够为在主图形110周围设置辅助图形提供更多的设置空间,有利于增加能够设置辅助图形的数量,相应增强光刻工艺的分辨率。
本实施例,增大光刻工艺的工艺窗口和成像质量,相应有利于提高形成于晶圆上的图形与目标图形之间的匹配度。
作为一实施例,所述主图形110用于形成导电通孔,导电通孔用于为形成导电插塞提供空间位置,导电插塞用于电连接相邻下一层和相邻上一层的金属线。本实施例,增大光刻工艺的工艺窗口和成像质量,相应有利于提高导电通孔与目标图形之间的匹配度,进而提高导电插塞的图形质量,使得导电插塞不易与相邻的导电插塞之间桥连,相应保证导电插塞之间的电隔离性能,进而保证电路的电连接性能满足设计要求。
本实施例中,对所述初始图形进行拆分包括:将每一所述违例图形对的主图形110均拆分至不同的子图形层140中,且将每一所述弱点图形组合中的多个主图形110至少拆分至两张不同的子图形层140中。
其中,将每一所述弱点图形组合中的多个主图形110至少拆分至两张不同的子图形层140中,从而将所述弱点图形组合中的至少一个所述第二分解标记130打断,相应在拆分获得的子图形层140的个数有限的情况下,规避掉所述弱点图形组合。
本实施例中,对所述违例图形对的拆分优先级(Priority)高于对所述弱点图形组合的拆分优先级指的是,拆分所述违例图形对的重要性高于拆分弱点图形组合的重要性,优先对所述违例图形对进行拆分,且在拆分所述弱点图形组时,不能存在违例图形对。
作为一种示例,将所述违例图形对的优先级设置为0,将所述弱点图形组合的优先级设置为0.5。
具体地,在多重图形化拆分时,存在多种拆分方法,以将所述违例图形对的主图形110拆分至不同的子图形层140中。本实施例中,选择其中的一种拆分方法,以保证将所述弱点图形组合中的多个主图形110至少拆分至不两张不同的所述子图形层140中,同时还保证将所述违例图形对的主图形110拆分至不同的子图形层140中。
作为一种示例,对所述初始图形100进行拆分的过程中,对所述次要问题图形对的拆分优先级,低于对所述弱点图形组合的拆分优先级。作为一实施例,所述次要问题图形对的优先级可以设置为大于或等于1的正整数。
多重图形化拆分算法运行的次数有限,通过使得违例图形对和弱点图形组的拆分优先级更高,从而保证能够优先规避掉所述违例图形对和弱点图形组,进而保证在拆分算法运行次数不至于过多,以缩短工艺周期、提高多重图形化拆分效率的同时,还能够起到明显增大光刻工艺窗口的效果。
作为一种示例,对所述初始图形100进行拆分的过程中,所述子图形层140的数量为2至5个。所述子图形层140用于制作掩膜版(或光罩,Mask),掩膜版的成本较高,通过使所述子图形层140的数量为2至5个,从而保证在子图形层中规避所述违例图形对和弱点图形组合以增大光刻工艺窗口的同时,工艺成本不至于过高。
具体地,本实施例中,将所述初始图形100拆分至三张子图形层140(1)、140(2)、140(3)中。相应地,将所述弱点图形组合中的主图形110拆分至所述三张子图形层140(1)、140(2)、140(3)中。
相应地,本实施例中,在进行半导体工艺的制程中时,进行三重图形化(或三重曝光)。
在其他实施例中,基于实际的工艺需求和成本需求,还可以将初始图形拆分至其他数量的子图形层中,本实施例在此不做限定。
相应的,本发明还提供一种图形设计系统。图8是本发明图形设计系统一实施例的功能框图。
如图8所示,本实施例中,所述图形设计系统20,包括:提供单元201,用于提供初始图形,包括多个主图形;定义相邻主图形之间的距离为间距;问题图形配置单元202,用于设置预设问题间距,包括违例间距和弱点间距,所述违例间距小于光刻分辨率极限,且所述弱点间距大于光刻分辨率极限;还用于基于所述预设问题间距,配置预设问题图形,包括:由一对具有所述违例间距的相邻主图形组成的违例图形对,以及由位于中心位置的中心主图形、和与所述中心主图形之间具有所述弱点间距的至少两个边缘主图形组成的弱点图形组合;图形拆分单元203,用于对所述初始图形进行拆分,且对所述违例图形对的拆分优先级高于对所述弱点图形组合的拆分优先级,获得多个子图形层。
提供单元201,用于提供初始图形。
所述初始图形为待进行多重图形化拆分的初始设计图形(design layoutpatterns)。初始图形中,多个主图形间隔排列。
作为一种示例,所述主图形为矩形图形。所述设计图形包括多个矩形图形,从而对掩膜版制造工艺和光学邻近效应修正友好,且结果可控。
作为一实施例,所述主图形用于形成导电通孔。在半导体制造工艺的过程中,导电通孔用于为形成导电插塞提供空间位置,导电插塞用于电连接相邻下一层和相邻上一层的金属线。
在半导体领域中,导电通孔的图形被拆分的几率高,通过对多个用于形成导电通孔的主图形110进行拆分,有利于显著地增大工艺窗口。
在其他实施例中,基于实际的工艺需求,所述主图形还可以用于形成接触孔(Contact Hole)或金属线等其他的图形。
问题图形配置单元202,用于设置预设问题间距,包括违例间距和弱点间距,所述违例间距小于光刻分辨率极限(Resolution Limit),且所述弱点间距大于光刻分辨率极限。
所述预设问题间距为预设的、具有违反设计规则或降低光刻工艺窗口风险的间距类型,通过设置所述预设问题间距,以便后续能够基于预设问题间距,配置预设的问题图形组合。
所述违例间距小于光刻分辨率极限,从而具有违例间距的相邻主图形违反曝光工艺承受能力,相应地,具有违例间距的相邻主图形需要拆分至不同的子图形层中。
需要说明的是,所述光刻分辨率极限指的是,在进行光刻工艺时,曝光过程中所能分辨出的最小的图形之间的间距。
相应地,在具体的工艺中,所述光刻分辨率基于实际的光刻工艺设备、工艺条件而定,本实施例中不限定光刻分辨率极限的具体数值。
所述弱点间距大于光刻分辨率极限,且所述弱点间距为预设的、容易造成光刻工艺窗口减小的间距类型。
作为一种示例,所述弱点间距包括在禁止周期(Forbidden Pitch)内的第一弱点间距。
禁止周期大于光刻分辨率极限,但是,当相邻图形的间距在禁止周期(或禁止间距)内时,光刻工艺的成像质量明显较差、光刻工艺窗口缩小,且掩膜图形与晶圆图形之间的误差因子(MEEF)也较大。通过使预设问题间距还包括在所述禁止周期内的第一弱点间距,从而后续基于所述预设问题间距,配置预设问题图形时,能够考虑到间距在禁止周期内的图形组合,从而进一步改善光刻工艺窗口。
所述禁止周期与主图形之间的尺寸以及相邻主图形之间的间距相关,在不同的工艺条件下和不同的光学设备中,所对应的禁止周期也不尽相同,因此,本实施例不对第一弱点间距SB的具体数值进行限定。
需要说明的是,在实际工艺中,所述弱点间距还可以包括接近光刻分辨率极限的第二弱点间距(图未示)。
其中,接近光刻分辨率极限指的是大于光刻分辨率极限,但是与光刻分辨率极限之间差值非常小的意思。
在半导体领域中,即使相邻主图形之间间距大于光刻分辨率极限,但是如果间距仅略大于光刻分辨率极限或者与光刻分辨率极限的差值极小,也会存在光刻工艺窗口减小的风险。因此,通过使所述弱点间距还包括所述第二弱点间距,从而可以考虑到更多容易降低光刻工艺窗口情况,以便在对初始图形进行拆分时,能够使得子图形层的光刻工艺窗口更大。
作为一种示例,所述第二弱点间距大于所述光刻分辨率极限,且小于或等于光刻分辨率极限的103%。
需要说明的是,本实施例中第二弱点间距与光刻分辨率极限的数值关系仅作为一种示例,在实际工艺中,还能够根据具体地工艺需求,合理设定第二弱点间距的数值范围。
还需要说明的是,以上以弱点间距包括所述第一弱点间距和所述第二弱点间距为示例进行说明,所述弱点间距所包括的间距类型不限于此。在实际工艺中,本领域技术人员可以基于实际的需求,设定不同的弱点间距类型。
作为一种示例,设置预设问题间距的过程中,所述预设问题间距还可以包括次要问题间距(图未示),所述次要问题间距大于光刻分辨率极限。
所述次要问题间距可以与所述弱点间距相同,也可以不同。相较于所述违例间距和弱点间距,基于次要问题间距配置的次要问题图形对的拆分优先级更低。
具体地,作为一实施例,所述次要问题间距可以设置为光刻分辨率极限的110%、120%、130%等,以便将主图形110能够均匀地拆分到不同的子图形层中,防止单张子图形层中出现密集度较高且距离较近的多个主图形110。
在其他实施例中,基于实际的需求,所述预设问题间距还可以不包括所述次要问题间距。
所述问题图形配置单元202,还用于基于所述预设问题间距,配置预设问题图形,包括:由一对具有所述违例间距的相邻主图形组成的违例图形对,以及由位于中心位置的中心主图形、和与所述中心主图形之间具有所述弱点间距的至少两个边缘主图形组成的弱点图形组合。
所述问题图形配置单元202配置预设问题图形,以便后续在对初始图形进行拆分时,能够规避所述预设问题图形,相应地有利于增大光刻工艺窗口。
所述违例图形对由一对具有所述违例间距SA的相邻主图形组成,也就是说,所述违例图形对之间的间距违反曝光工艺承受能力,因此,所述违例图形对必须拆分至不同的子图形层中。
在进行多重图形化拆分时,通常仅以相邻两个主图形为组合进行拆分,使得间距小于光刻分辨率极限的相邻两个主图形能够被拆分至不同的子图形层中。但是,在拆分后的子图形层中,主图形与相邻其他主图形之间可能会构成弱点图形组合,导致光刻工艺窗口减小、光刻工艺成像质量降低。
本实施例中,通过使所述预设问题图形还包括所述弱点图形组合,从而在后续对所述初始图形进行拆分的过程中,能够使得每一子图形层中能够规避掉所述弱点图形组合,相应地,在拆分初始图形时,不仅考虑两两主图形之间的间距是否大于光刻分辨率极限,而且还考虑由多个具有弱点间距的主图形组成的弱点图形组合,以保证在拆分后的子图形层中,相邻主图形之间间距大于分辨率极限,并且子图形层中不存在容易产生弱点(Weak point)的图形组合,有利于增大子图形层的光刻工艺窗口,提高光刻工艺的成像质量。
所述弱点图形组合由位于中心位置的中心主图形、和与所述中心主图形之间具有所述弱点间距的至少两个边缘主图形组成。因此,在后续对初始图形进行拆分时,考虑所述中心主图形和与其具有弱点间距的至少两个主图形之间的情况,防止在拆分后获得的子图形层中,中心主图形与其他主图形之间构成弱点图形组合。
作为一种示例,所述弱点间距包括在禁止周期内的第一弱点间距,所述弱点图形组合包括中心主图形和至少两个与所述中心主图形之间具有所述第一弱点间距的边缘主图形。当相邻主图形之间间距在禁止周期范围内时,光刻工艺的分辨率和成像质量降低、工艺窗口小,通过使所述弱点图形组合包括中心主图形和至少两个与所述中心主图形之间具有所述第一弱点间距的边缘主图形,从而在将所述每一违例图形对的主图形均拆分到不同的子图形层中的同时,还保证在同一所述子图形层中能够规避掉所述弱点图形组合,防止在子图形层中出现一个中心主图形和多个与中心主图形之间间距在禁止周期内的边缘主图形的情况,防止在所述中心主图形位置处产生坏点(Hot Spot),进而有利于显著增大子图形层的光刻工艺窗口,而且,还能够为在主图形周围设置辅助图形提供更多的设置空间,有利于增加能够设置辅助图形的数量,相应增强光刻工艺的分辨率。
作为一种示例,所述弱点图形组合包括:中心主图形和四个与所述中心主图形之间具有所述第一弱点间距SA的边缘主图形。
本实施例中,所述边缘主图形环绕在所述中心主图形的外周,且所述边缘主图形与所述中心主图形之间均具有所述第一弱点间距,导致所述中心主图形周围的空间均被所述边缘主图形占据,从而所述中心主图形周围不具有足够的空间用于添加辅助图形,相应导致光刻工艺窗口进一步降低、成像质量明显变差。
通过设置由所述中心主图形和四个边缘主图形构成的弱点图形组合,从而在后续对初始图形进行拆分时能够规避掉所述弱点图形组合,相应有利于为设置辅助图形提供更多的空间,进而能够显著地增大光刻工艺窗口和提高成像质量。
需要说明的是,本实施例以所述弱点图形组合包括中心主图形和四个边缘主图形,且边缘主图形与中心主图形之间具有第一弱点间距为示例进行说明。所述弱点图形组合的类型不仅限于此。
在其他实施例中,根据实际的工艺需求和适用场景,所述弱点图形组合中所包括的边缘主图形的数量、边缘主图形与中心主图形连接所构成的形状、以及弱点间距的类型还可以基于实际情况设定。
例如:所述弱点图形组合包括中心主图形和三个与所述中心主图形之间具有第二弱点间距的边缘主图形,其中,当边缘主图形与中心主图形之间的间距接近光刻分辨率极限时,较少数量的主图形的组合便容易造成光刻工艺窗口的减小,因此,通过设定所述类型的弱点图形组合,在后续对初始图形进行拆分以规避所述弱点图形组合时,也能够起到增大光刻工艺窗口的效果。
作为一种示例,基于所述预设问题间距,配置预设问题图形的过程中,所述预设问题图形还可以包括:由一对具有所述次要问题间距的相邻主图形组成的次要问题图形对。
相较于所述违例图形对和弱点图形组,对初始图形进行拆分时,次要问题图形对的拆分优先级更低。多重图形化拆分算法运行的次数有限,通过使得违例图形对和弱点图形组的拆分优先级更高,从而保证能够优先规避掉所述违例图形对和弱点图形组,进而保证在拆分算法运行次数不至于过多的同时,还能够起到明显增大光刻工艺窗口的效果。
图形拆分单元203,用于对所述初始图形进行拆分,且对所述违例图形对的拆分优先级高于对所述弱点图形组合的拆分优先级,获得多个子图形层
对所述初始图形进行拆分,从而将原来初始图形的图形,拆分至多个子图形层中,以制作多个掩膜版或光罩,相应将初始图形分解成多套分立的、密度更低的图形,以满足多重曝光的需求,实现技术节点之间的收缩。
本实施例中,所述问题图形配置单元202配置的预设问题间距还包括弱点间距,所述弱点间距大于光刻分辨率极限,在配置预设问题图形时,所述预设问题图形还包括由位于中心位置的中心主图形、和与所述中心主图形之间具有所述弱点间距的至少两个边缘主图形组成的弱点图形组合,且在对所述初始图形进行拆分的过程中,对所述违例图形对的拆分优先级,高于对所述弱点图形组的拆分优先级,从而保证在将每一违例图形对的主图形均拆分到不同的子图形层中的同时,所述弱点图形组合中的多个主图形至少能被拆分到两张子图形层中,使得在同一子图形层中能够规避掉所述弱点图形组合,相应地,本实施例在拆分初始图形时,不仅考虑两两主图形之间的间距是否大于光刻分辨率极限,而且还考虑由多个具有弱点间距的主图形组成的弱点图形组合,以保证在拆分后的子图形层中,相邻主图形之间间距大于分辨率极限,并且子图形层中不存在容易产生弱点(Weak point)的图形组合,有利于增大子图形层的光刻工艺窗口,提高光刻工艺的成像质量。
作为一种示例,通过使所述弱点图形组合包括中心主图形和至少两个与所述中心主图形之间具有所述第一弱点间距的边缘主图形,从而在将所述每一违例图形对的主图形均拆分到不同的子图形层中的同时,还保证在同一所述子图形层中能够规避掉所述弱点图形组合,防止在子图形层中出现一个中心主图形和多个与中心主图形之间间距在禁止周期内的边缘主图形的情况,防止在所述中心主图形位置处产生坏点(Hot Spot),进而有利于显著增大子图形层的光刻工艺窗口,而且,还能够为在主图形周围设置辅助图形提供更多的设置空间,有利于增加能够设置辅助图形的数量,相应增强光刻工艺的分辨率。
本实施例,增大光刻工艺的工艺窗口和成像质量,相应有利于提高形成于晶圆上的图形与目标图形之间的匹配度。
作为一实施例,所述主图形用于形成导电通孔,导电通孔用于为形成导电插塞提供空间位置,导电插塞用于电连接相邻下一层和相邻上一层的金属线。本实施例,增大光刻工艺的工艺窗口和成像质量,相应有利于提高导电通孔与目标图形之间的匹配度,进而提高导电插塞的图形质量,使得导电插塞不易与相邻的导电插塞之间桥连,相应保证导电插塞之间的电隔离性能。
本实施例中,对所述初始图形进行拆分包括:将每一所述违例图形对的主图形均拆分至不同的子图形层中,且将每一所述弱点图形组合中的多个主图形至少拆分至两张不同的子图形层中。
其中,将每一所述弱点图形组合中的多个主图形至少拆分至两张不同的子图形层中,从而将所述弱点图形组合中的至少一个所述第二分解标记打断,相应在拆分的子图形层的个数有限的情况下,规避掉所述弱点图形组合。
本实施例中,对所述违例图形对的拆分优先级(Priority)高于对所述弱点图形组合的拆分优先级指的是,拆分所述违例图形对的重要性高于拆分弱点图形组合的重要性,在拆分所述弱点图形组时,不能存在违例图形对。
作为一种示例,将所述违例图形对的优先级设置为0,将所述弱点图形组合的优先级设置为0.5。
具体地,在多重图形化拆分时,存在多种拆分方法,以将所述违例图形对的主图形拆分至不同的子图形层中。本实施例中,选择其中的一种拆分方法,以保证将所述弱点图形组合中的多个主图形至少拆分至不两张不同的所述子图形层中,同时还将所述违例图形对的主图形拆分至不同的子图形层中。
作为一种示例,所述图形拆分单元203对所述次要问题图形对的拆分优先级,低于对所述弱点图形组合的拆分优先级。
多重图形化拆分算法运行的次数有限,通过使得违例图形对和弱点图形组的拆分优先级更高,从而保证能够优先规避掉所述违例图形对和弱点图形组,进而保证在拆分算法运行次数不至于过多的同时,还能够起到明显增大光刻工艺窗口的效果。
作为一种示例,图形拆分单元203将所述初始图形拆分至2至5个所述子图形层中。所述子图形层用于制作掩膜版(或光罩,Mask),掩膜版的成本较高,通过使所述子图形层的数量为至个,从而保证在规避所述违例图形对和弱点图形组合以增大光刻工艺窗口的同时,工艺成本不至于过高。
具体地,将所述初始图形拆分至三张子图形层中。相应地,将所述弱点图形组合中的主图形拆分至所述三张子图形层中。
相应地,在进行半导体工艺的制程中时,进行三重图形化(或三重曝光)。
在其他实施例中,基于实际的工艺需求和成本需求,还可以将初始图形拆分至其他数量的子图形层中,本实施例在此不做限定。
相应的,本发明还提供一种掩膜版组合,包括多个掩膜版,每个所述掩膜版具有对应的子图形层,所述子图形层利用前述的图形设计方法形成。
由前述记载可知,利用本发明实施例提供的图形设计方法,在同一子图形层中能够规避掉所述弱点图形组合,以保证在拆分后的子图形层中,相邻主图形之间间距大于分辨率极限,并且子图形层中不存在容易产生弱点(Weak point)的图形组合,有利于增大子图形层的光刻工艺窗口,提高光刻工艺的成像质量。
可选方案中,所述弱点间距包括在禁止周期内的第一弱点间距,当相邻主图形之间间距在禁止周期范围内时,光刻工艺的分辨率和成像质量降低、工艺窗口小,通过使弱点间距包括所述第一弱点间距,从而在将所述每一违例图形对的主图形均拆分到不同的子图形层中的同时,还保证在同一所述子图形层中能够规避掉所述弱点图形组合,防止在子图形层中出现一个中心主图形和多个与中心主图形之间间距在禁止周期内的边缘主图形的情况,防止在所述中心主图形位置处产生坏点(Hot Spot),进而有利于显著增大子图形层的光刻工艺窗口,而且,还能够为在主图形周围设置辅助图形提供更多的设置空间,有利于增加能够设置辅助图形的数量,相应增强光刻工艺的分辨率。
作为一种示例,所述掩膜版组合包括2至5张掩膜版。
在其他实施例中,所述掩膜版组合中的掩膜版数量还可以为其他数量。
本发明实施例还提供一种设备,该设备可以通过装载程序形式的上述图形设计方法,以实现本发明实施例提供的图形设计方法。
本发明实施例提供的终端设备的一种可选硬件结构可以如图9所示,包括:至少一个处理器01,至少一个通信接口02,至少一个存储器03和至少一个通信总线04。
本实施例中,处理器01、通信接口02、存储器03、通信总线04的数量为至少一个,且处理器01、通信接口02、存储器03通过通信总线04完成相互间的通信。通信接口02可以为用于进行网络通信的通信模块的接口,如GSM模块的接口。处理器01可能是中央处理器CPU,或者是特定集成电路(Application Specific Integrated Circuit,ASIC),或者是被配置成实施本发明实施例的一个或多个集成电路。存储器03可能包含高速RAM存储器,也可能还包括非易失性存储器(non-volatile memory,NVM),例如至少一个磁盘存储器。
其中,存储器03存储有一条或多条计算机指令,所述一条或多条计算机指令被处理器01执行以实现本发明实施例提供的图形设计方法。
本发明实施例还提供一种存储介质,所述存储介质存储有一条或多条计算机指令,所述一条或多条计算机指令用于实现本发明实施例提供的图形设计方法。
本发明的实施方式可通过例如硬件、固件、软件或其组合的各种手段来实现。在硬件配置方式中,根据本发明示例性实施方式的方法可通过一个或更多个专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理器件(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、处理器、控制器、微控制器、微处理器等来实现。
在固件或软件配置方式中,本发明的实施方式可以模块、过程、功能等形式实现。软件代码可存储在存储器单元中并由处理器执行。存储器单元位于处理器的内部或外部,并可经由各种己知手段向处理器发送数据以及从处理器接收数据。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (13)
1.一种图形设计方法,其特征在于,包括:
提供初始图形,包括多个主图形;定义相邻主图形之间的距离为间距;
设置预设问题间距,包括违例间距和弱点间距,所述违例间距小于光刻分辨率极限,且所述弱点间距大于光刻分辨率极限;
基于所述预设问题间距,配置预设问题图形,包括:由一对具有所述违例间距的相邻主图形组成的违例图形对,以及由位于中心位置的中心主图形、和与所述中心主图形之间具有所述弱点间距的至少两个边缘主图形组成的弱点图形组合;
对所述初始图形进行拆分,且对所述违例图形对的拆分优先级高于对所述弱点图形组合的拆分优先级,获得多个子图形层。
2.如权利要求1所述的图形设计方法,其特征在于,所述弱点间距包括在禁止周期内的第一弱点间距。
3.如权利要求2所述的图形设计方法,其特征在于,所述弱点图形组合包括:中心主图形和四个与所述中心主图形之间具有所述第一弱点间距的边缘主图形。
4.如权利要求1所述的图形设计方法,其特征在于,所述预设弱点间距包括第二弱点间距;所述第二弱点间距大于所述光刻分辨率极限,且小于或等于光刻分辨率极限的103%。
5.如权利要求1所述的图形设计方法,其特征在于,设置预设问题间距的过程中,所述预设问题间距还包括次要问题间距,所述次要问题间距大于光刻分辨率极限;
基于所述预设问题间距,配置预设问题图形的过程中,所述预设问题图形还包括:由一对具有所述次要问题间距的相邻主图形组成的次要问题图形对;
对所述初始图形进行拆分的过程中,对所述次要问题图形对的拆分优先级,低于对所述弱点图形组合的拆分优先级。
6.如权利要求1所述的图形设计方法,其特征在于,对所述初始图形进行拆分包括:将每一所述违例图形对的主图形均拆分至不同的子图形层中,且将每一所述弱点图形组合中的多个主图形至少拆分至两张不同的子图形层中。
7.如权利要求1所述的图形设计方法,其特征在于,所述主图形为矩形图形。
8.如权利要求1所述的图形设计方法,其特征在于,所述主图形用于形成导电通孔、接触孔或金属线。
9.如权利要求1所述的图形设计方法,其特征在于,对所述初始图形进行拆分的过程中,所述子图形层的数量为2至5个。
10.一种图形设计系统,其特征在于,包括:
提供单元,用于提供初始图形,包括多个主图形;定义相邻主图形之间的距离为间距;
问题图形配置单元,用于设置预设问题间距,包括违例间距和弱点间距,所述违例间距小于光刻分辨率极限,且所述弱点间距大于光刻分辨率极限;还用于基于所述预设问题间距,配置预设问题图形,包括:由一对具有所述违例间距的相邻主图形组成的违例图形对,以及由位于中心位置的中心主图形、和与所述中心主图形之间具有所述弱点间距的至少两个边缘主图形组成的弱点图形组合;
图形拆分单元,用于对所述初始图形进行拆分,且对所述违例图形对的拆分优先级高于对所述弱点图形组合的拆分优先级,获得多个子图形层。
11.一种掩膜版组合,其特征在于,包括多个掩膜版,每个所述掩膜版具有对应的子图形层,所述子图形层利用如权利要求1至9任一项所述的图形设计方法形成。
12.一种设备,其特征在于,包括至少一个存储器和至少一个处理器,所述存储器存储一条或多条计算机指令,其中,所述一条或多条计算机指令被所述处理器执行以实现如权利要求1至9任一项所述的图形设计方法。
13.一种存储介质,其特征在于,所述存储介质存储一条或多条计算机指令,所述一条或多条计算机指令用于实现如权利要求1至9任一项所述的图形设计方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110339421.7A CN115145111A (zh) | 2021-03-30 | 2021-03-30 | 图形设计方法及系统、掩膜版组合、设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110339421.7A CN115145111A (zh) | 2021-03-30 | 2021-03-30 | 图形设计方法及系统、掩膜版组合、设备及存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115145111A true CN115145111A (zh) | 2022-10-04 |
Family
ID=83403775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110339421.7A Pending CN115145111A (zh) | 2021-03-30 | 2021-03-30 | 图形设计方法及系统、掩膜版组合、设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115145111A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113064328A (zh) * | 2021-02-26 | 2021-07-02 | 中国科学院微电子研究所 | 一种光刻工艺禁止周期确定方法及装置 |
-
2021
- 2021-03-30 CN CN202110339421.7A patent/CN115145111A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113064328A (zh) * | 2021-02-26 | 2021-07-02 | 中国科学院微电子研究所 | 一种光刻工艺禁止周期确定方法及装置 |
CN113064328B (zh) * | 2021-02-26 | 2024-04-02 | 中国科学院微电子研究所 | 一种光刻工艺禁止周期确定方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9613177B2 (en) | Methods of generating circuit layouts that are to be manufactured using SADP routing techniques | |
US7934177B2 (en) | Method and system for a pattern layout split | |
US20080148218A1 (en) | Mask data generation method, mask formation method, pattern formation method | |
US9009633B2 (en) | Method of correcting assist feature | |
US8423923B2 (en) | Optical proximity correction method | |
TW201708933A (zh) | 光學鄰近修正之執行方法 | |
US8261214B2 (en) | Pattern layout creation method, program product, and semiconductor device manufacturing method | |
US10262099B2 (en) | Methodology for model-based self-aligned via awareness in optical proximity correction | |
CN109696797B (zh) | Lele双重图形工艺方法 | |
KR20150024676A (ko) | 반도체 프로세스의 포토 마스크를 변형하여 puf를 생성하는 방법 및 장치 | |
CN115145111A (zh) | 图形设计方法及系统、掩膜版组合、设备及存储介质 | |
JP2008078467A (ja) | 特定用途向け半導体集積回路及びその製造方法 | |
TW201443555A (zh) | 修正輔助圖案的方法 | |
US8701052B1 (en) | Method of optical proximity correction in combination with double patterning technique | |
US11592751B2 (en) | Method of manufacturing photo masks | |
KR100815953B1 (ko) | 오프 그리드 방지를 위한 opc 처리방법 | |
US9443055B2 (en) | Methods for retargeting circuit design layouts and for fabricating semiconductor devices using retargeted layouts | |
CN114326286A (zh) | 光学邻近矫正方法及其系统、掩膜版、设备及存储介质 | |
CN112415864A (zh) | 一种确定opc最小分割长度的方法 | |
CN114167681A (zh) | 缺陷检测方法、掩膜版制作方法及半导体结构形成方法 | |
JP2007258366A (ja) | パターン処理方法 | |
US11372324B2 (en) | Method for correcting mask pattern and mask pattern thereof | |
Pikus | Decomposition technologies for advanced nodes | |
US10170309B2 (en) | Dummy pattern addition to improve CD uniformity | |
JP2010003991A (ja) | 半導体装置の製造方法及びレチクルの形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |