TW201708933A - 光學鄰近修正之執行方法 - Google Patents

Abstract

光學鄰近修正之執行方法包含接收積體電路設計佈局，此積體電路設計佈局包含複數積體電路佈局圖案。群組化二或多個積體電路佈局圖案。對群組化的積體電路佈局圖案，切割或設置複數定位點。依據群組化的積體電路佈局圖案，進行光學鄰近修正處理。

Description

光學鄰近修正之執行方法

本揭露係關於一種半導體元件之製造方法，特別係關於一種半導體元件之光學鄰近修正之執行方法。

半導體積體電路(integrated circuit，IC)歷經了快速的成長。受惠於積體電路材料和設計的進步，積體電路一代比一代具有體積更小且元件分佈更密集的優勢。於積體電路之發展過程之中，當其幾何尺寸(亦即，利用製程所製造之最小元件(或導線))縮小時，則功能密度(亦即，每一晶片區域所包含之內連接元件的數量)係隨之增加。此尺寸縮小的過程通常藉由生產效率的提高及相關成本的降低來提供優勢。此尺寸縮小的過程亦提高了積體電路製程的複雜度。

為了實現積體電路尺寸之縮小，積體電路製程中類似之上述發展係必須的。舉例而言，當設計圖案傳送至晶圓時，光學鄰近修正(optical proximity correction；OPC)可被使用以提高成像效果。設計圖案可被調整以於晶圓上產生具有較佳解析度的圖案。然而，傳統之光學鄰近修 正處理並無周全地考慮佈局圖案之周圍環境。因此，傳統之光學鄰近修正處理無法周全地考慮鄰近佈局圖案之間的潛在相互作用。這樣的狀況可能會造成性能下降以及元件失效等問題。

因此，傳統之光學鄰近修正處理可滿足其原本欲達到之目的，但並不能滿足所有的狀況。光學鄰近修正處理需考慮鄰近之佈局圖案之間的相互作用。

依據本案之一些實施方式之光學鄰近修正之執行方法，包含接收積體電路設計佈局，此積體電路設計佈局包含複數積體電路佈局圖案。群組化二或多個積體電路佈局圖案。對群組化的積體電路佈局圖案，切割或設置複數定位點。依據群組化的積體電路佈局圖案，進行光學鄰近修正處理。

依據本案之另一些實施方式之光學鄰近修正之執行方法，包含接收積體電路設計佈局，此積體電路設計佈局包含複數積體電路特徵。識別此些積體電路特徵的子集合，此些積體電路特徵係彼此相隔預定距離，或此些積體電路特徵實質上具有不同的負載。群組化積體電路特徵的子集合。對群組化的積體電路佈局圖案，藉此指定複數切割位置或複數定位點。對積體電路特徵之群組化的子集合，生複數模擬輪廓。

依據本案之再一些實施方式之光學鄰近修正之 執行方法包含接收積體電路設計佈局，此積體電路設計佈局包含複數多邊形，此些多邊形係不能藉由雙重圖案化製程來解析。對此些多邊形之至少一子集合決定相互作用區域，其中此決定包含識別實體鄰近的此些多邊形，或識別實質上具有不同之幾何尺寸的此些多邊形。對此些多邊形之子集合切割複數邊緣或設置複數定位點位置，其中在相互作用區域之中的此切割或此些定位點位置的設置係不同於在相互作用區域之外的此切割或此些定位點位置的設置。進行光學鄰近修正模擬。

100‧‧‧積體電路佈局圖案

101‧‧‧積體電路佈局圖案

102‧‧‧積體電路佈局圖案

110‧‧‧相互作用區域

120‧‧‧切割位置

121‧‧‧切割位置

130‧‧‧定位點

131‧‧‧定位點

132‧‧‧定位點

133‧‧‧定位點

200‧‧‧積體電路佈局圖案

201‧‧‧積體電路佈局圖案

210‧‧‧邊緣

220‧‧‧邊緣

230‧‧‧定位點

240‧‧‧定位點

250‧‧‧輪廓

260‧‧‧輪廓

270‧‧‧相互作用區域

280‧‧‧部位

281‧‧‧部位

290‧‧‧輔助定位點

291‧‧‧輔助定位點

300‧‧‧導孔

301‧‧‧導孔

310‧‧‧輪廓

310A‧‧‧部位

311‧‧‧輪廓

311A‧‧‧部位

330‧‧‧定位點

330A‧‧‧定位點

340‧‧‧尺寸

341‧‧‧尺寸

360‧‧‧定位點

400‧‧‧導孔

401‧‧‧導孔

402‧‧‧導孔

410‧‧‧導孔

411‧‧‧導孔

412‧‧‧導孔

413‧‧‧導孔

414‧‧‧導孔

430‧‧‧輪廓

430A‧‧‧部位

500‧‧‧積體電路佈局圖案

501‧‧‧積體電路佈局圖案

502‧‧‧積體電路佈局圖案

503‧‧‧積體電路佈局圖案

504‧‧‧積體電路佈局圖案

505‧‧‧積體電路佈局圖案

600‧‧‧方法

610~670‧‧‧步驟

800‧‧‧方法

910~950‧‧‧步驟

第1至4圖、第5A至5B圖、第6A至6B圖以及第7圖繪示依據本揭露之一些實施方式之積體電路佈局圖案的上視示意圖，以幫助說明光學鄰近修正處理。

第8至9圖繪示依據本揭露之一些實施方式之光學鄰近修正之執行方法的流程圖。

以下的說明將接收許多不同的實施方式或實施例來實施本揭露的主題。元件或排列的具體範例將在以下討論以簡化本揭露。當然，這些描述僅為部分範例且本揭露並不以此為限。例如，將第一特徵形成在第二特徵上或上方，此一敘述不但包含第一特徵與第二特徵直接接觸的實施方式，也包含其 他特徵形成在第一特徵與第二特徵之間，且在此情形下第一特徵與第二特徵不會直接接觸的實施方式。此外，本揭露可能會在不同的範例中重複標號或文字。重複的目的是為了簡化及明確敘述，而非界定所討論之不同實施方式及配置間的關係。

此外，空間相對用語如「下面」、「下方」、「低於」、「上面」、「上方」及其他類似的用語，在此是為了方便描述圖中的一個元件或特徵與另一個元件或特徵的關係。空間相對用語除了涵蓋圖中所描繪的方位外，該用語更涵蓋裝置在使用或操作時的其他方位。也就是說，當該裝置的方位與圖式不同(旋轉90度或在其他方位)時，在本文中所使用的空間相對用語同樣可相應地進行解釋。

於半導體製造中，晶圓製造工廠可從設計公司接收積體電路佈局設計檔案(例如：檔案格式為圖形數據庫系統格式(Graphic Database System；GDS)的檔案)。積體電路佈局設計係包含多個的積體電路佈局圖案，其可包含圓形、矩形或其他多邊形。晶圓製造工廠可進行光微影製程，將佈局圖案之影像從光罩轉移至晶圓上。然而，由於繞射或半導體製程所造成之影響，影像可能會發生錯誤。因此，實際上的積體電路佈局圖案可能會不夠相似於其原始設計。光學鄰近修正可用來補償此些影像錯誤，其可修正上述之問題。舉例而言，光學鄰近修正可移除積體電路佈局圖案之邊緣或重塑光罩上之積體電路佈局圖案(例如：可藉由加入額外的元件)。光學鄰近修正可使得實際製造出的積體電路佈局圖案更相似於其原始的設計。

然而，於一些情況下，即使採用高性能的光學鄰近修正模型仍不足以完成預期的設計。舉例而言，於先進製程中可藉由間距分割(pitch splitting)法來進行雙重圖案化製程。定位佈局可分割成多層，以放寬曝光機(scanner)之圖案化製程的保真度(fidelity)預算，且亦可放寬光學鄰近修正之操作條件。然而，對於一些特殊的定位佈局而言(例如：極小的特徵或彼此極靠近之特徵)，三重或四重間距分割法仍無法解析此些定位佈局。換句話說，即使利用高性能的光學鄰近修正模型，圖案特徵仍會融合在一起。本揭露可處理藉由一定數量的間距分割法仍無法滿足製程規格的此類特徵。

於一些光學鄰近修正處理，積體電路佈局圖案之邊緣可切割為複數區段，而定位點可被設置以使得此些區段可通過定位點。經過模擬可理解後續所製造的積體電路佈局圖案會是什麼樣子。依據模擬結果，切割與定位點可被調整。接著，可重複進行模擬。然而，傳統的光學鄰近修正處理並未周全地考慮鄰近積體電路佈局圖案之間的相互作用。舉例而言，這些積體電路佈局圖案係為藉由雙重圖案化製程(包含三重或四重間距分割法)亦無法解析之積體電路佈局圖案。換句話說，傳統的光學鄰近修正處理並未周全地考慮此類積體電路佈局圖案的周圍環境，此類積體電路佈局圖案係難以藉由雙重圖案化製程所解析的。

當半導體積體電路一代比一代具有更小的體積時，臨界尺寸及/或線寬亦會隨之變小。因此，鄰近積體電 路佈局圖案之間的相互作用亦會變得更加顯著。由於傳統的光學鄰近修正處理並不周全地考慮此相互作用，故此光學鄰近修正結果係不適當的。舉例而言，不鄰近於其他電路佈局圖案之一積體電路佈局圖案所實際製造的結果，係不同於當同樣的積體電路佈局圖案係鄰近於一個或多個積體電路佈局圖案時所實際製造的結果。換句話說，積體電路佈局圖案所在位置的環境(例如：周圍)可對於製造之外形產生顯著的影響，而此影響並未被傳統的光學鄰近修正處理所充分考慮。

參照第1至4圖、第5A至5B圖、第6A至6B圖以及第7圖至第9圖，本揭露之光學鄰近修正處理係考慮積體電路佈局圖案之周圍或環境，其可克服上述關於傳統的光學鄰近修正處理的缺點。

第1圖繪示複數例示性的積體電路佈局圖案100至102的上視示意圖。於一些實施方式中，積體電路佈局圖案100至102係為藉由上述之雙重圖案化製程或間距分割法所難以解析之圖案。本揭露之積體電路佈局圖案100至102之形狀係為矩形。於不同的實施方式中，本發明所屬之技術領域中具有通常知識者可理解到積體電路佈局圖案100至102亦可為其他的形狀。於光學鄰近修正處理之一步驟中，每一積體電路佈局圖案100至102之長邊緣係切割為複數區段(於其他實施方式中，短邊緣亦可切割為複數區段)。定位點亦沿著積體電路佈局圖案100至102之邊緣所設置。接著，積體電路佈局圖案可進行光學鄰近修正模擬。理 想的情況下，光學鄰近修正模擬結果會顯示此積體電路佈局圖案100至102之切割區段或切割邊緣係分別通過(或重合於)其對應之定位點。若為上述情況，光學鄰近修正模擬之結果則可被接受。

如第1圖所示，積體電路佈局圖案102係充分地遠離積體電路佈局圖案100至101。因此，積體電路佈局圖案100至101較不容易影響積體電路佈局圖案102之光學鄰近修正。然而，體電路佈局圖案100與體電路佈局圖案101之間的鄰近程度(例如：小於約100奈米)會對彼此之光學鄰近修正造成影響。舉例而言，此鄰近程度可能會造成光學成像問題，使得積體電路佈局圖案100至101之模擬邊緣或切割區段錯過其對應之定位點。由於積體電路佈局圖案100之右上角係鄰近於其他積體電路佈局圖案，且積體電路佈局圖案101之左下角係鄰近於其他積體電路佈局圖案，因此，積體電路佈局圖案100之右上角以及積體電路佈局圖案101之左下角容易被鄰近之積體電路佈局圖案所影響。

第2圖繪示如第1圖所示之相同積體電路佈局圖案100至102之上視示意圖，但其切割與定位點可依據本揭露一些實施方式被調整。如第2圖所示，位於積體電路佈局圖案100與積體電路佈局圖案101之間的鄰近程度可形成相互作用區域110。此相互作用區域110中之切割與定位點可被移動或調整，以說明鄰近之積體電路佈局圖案所造成的影響。

舉例而言，積體電路佈局圖案100之切割位置 120與積體電路佈局圖案101之切割位置121係位於相互作用區域110之中。此外，積體電路佈局圖案100之定位點130至131與積體電路佈局圖案101之定位點132至133亦位於相互作用區域110之中。相較於第1圖來說，切割位置120至121與定位點130至133係較靠近於相互作用區域110之中心。換句話說，積體電路佈局圖案100之切割位置120與定位點130至131係較靠近於積體電路佈局圖案101，而積體電路佈局圖案101之切割位置121與定位點132至133係較靠近於積體電路佈局圖案100。

值得注意的是，於第1圖中之複數積體電路佈局圖案101至102之對稱分佈的切割位置與定位點係不對稱地分佈於第2圖中。第2圖所示之切割位置與定位點的調整會造成此些切割位置與定位點像是被「吸引」至相互作用區域110。因此，本揭露所述之光學鄰近修正處理包含可不對稱地移動受鄰近效應影響之積體電路佈局圖案中的切割位置與定位點。

位於相互作用區域110中之切割位置120至121與定位點130至133的調整可幫助定義較佳的積體電路佈局圖案100至101之輪廓邊緣，特別可幫助定義於相互作用區域110中之輪廓邊緣。由於積體電路佈局圖案100與積體電路佈局圖案101之間的鄰近程度，故積體電路佈局圖案100與積體電路佈局圖案101係可「拉動」彼此。若未移動切割位置與定位點(如第1圖所示)，則積體電路佈局圖案100可「拉動」積體電路佈局圖案101，而積體電路佈局圖 案101可「拉動」積體電路佈局圖案100。當上述之情況發生時，雖然積體電路佈局圖案100至101之最終輪廓邊緣仍會通過指定的定位點，但輪廓形狀會被不必要的伸展，且橋接風險(積體電路佈局圖案100與積體電路佈局圖案101實際上彼此接觸)也會提高。

積體電路佈局圖案100至101可群組化在一起，藉此可克服本揭露上述之問題。亦即，在設置一積體電路佈局圖案之光學鄰近修正的切割位置與定位點時，可考慮其他鄰近的積體電路佈局圖案。特別地，可藉由在相互作用區域110之中移動切割位置與定位點，使得最終輪廓邊緣可具有更仔細定義的位置。這樣的方式可補償由鄰近的積體電路佈局圖案100至101所造成之影響。因此，橋接風險可被降低。

同時，由於積體電路佈局圖案102係充分地遠離積體電路佈局圖案100至101，故積體電路佈局圖案102與積體電路佈局圖案100至101之間所造成的影響不致於造成光學鄰近修正的問題。因此，積體電路佈局圖案102之切割位置與定位點可不被調整。

第3至4圖以及以下敘述可提供本揭露之光學鄰近修正概念的進一步說明。更詳細地說，第3圖繪示傳統之光學鄰近修正之兩個相鄰之積體電路佈局圖案200至201的上視圖，第4圖繪示本揭露所改良之光學鄰近修正之兩個相同之積體電路佈局圖案200至201的上視圖。於一些實施方式中，積體電路佈局圖案200至201係為藉由上述之雙重 圖案化製程或間距分割法所難以解析之圖案。

參照第3圖，依據原始積體電路佈局設計(例如：設計公司之圖形數據庫系統檔案)，積體電路佈局圖案200具有彼此相互垂直之複數直邊緣210，而積體電路佈局圖案201具有彼此相互垂直之複數直邊緣220。理想的情況下，製造的積體電路圖案會保持此形狀。然而，於實際的情況下，由於光學的限制與其他相關製程的影響，這樣的形狀幾乎不可能會被製造出來。因此，晶圓製造工廠之工程師試著透過光學鄰近修正處理來使得實際做出的圖案相似於原始設計所指定之多邊形形狀。

舉例而言，複數定位點230係設置於積體電路圖案200之邊緣210上，而複數定位點240係設置於積體電路圖案201之邊緣220上。定位點230與定位點240可位於其對應之切割區段上。為了簡化之緣故，切割位置係不特別繪示於本揭露。值得注意的是，為了簡化之緣故，於第3圖中非全部之定位點皆標示元件符號。

藉由光學鄰近修正模擬可產生預測的積體電路佈局圖案200之輪廓250以及積體電路佈局圖案201之輪廓260。如第3圖所示，輪廓250與輪廓260具有曲率，且此曲率係不完全相符於原始設計所指定的多邊形(例如：直邊緣210與直邊緣220)。對於大部分區域而言，輪廓250與輪廓260係一定程度上相符於原始多邊形設計，使得此大部分區域不會產生問題。

然而，積體電路佈局圖案200與積體電路佈局 圖案201之鄰近程度產生了相互作用區域270。雖然模擬輪廓250與模擬輪廓260係通過全部指定的定位點，但相互作用區域270中之輪廓250之部位280係仍被「拉動」而靠近積體電路佈局圖案201，而相互作用區域270中之輪廓260之部位281係仍被「拉動」而靠近積體電路佈局圖案200。由於輪廓250之部位280與輪廓260之部位281可被「拉出」，故位於積體電路佈局圖案200與積體電路佈局圖案201之間可能會有較高的機率產生橋接，而此橋接會造成不必要的電性短路連接。換句話說，因為第3圖中所進行之光學鄰近修正模擬係未考慮積體電路佈局圖案200至201之周圍環境，故雖然光學鄰近修正模擬可通過測試，但諸如橋接等問題於仍會存在於實際產品中。

第4圖繪示本揭露之可避免諸如第3圖所示之橋接等問題的光學鄰近修正處理。由於相互作用區域270係為敏感區域，故輔助定位點290可加入積體電路佈局圖案200，而輔助定位點291可加入積體電路佈局圖案201，藉此可較佳地定義輪廓250與輪廓260之形狀及/或位置。這樣較佳的定義係由於光學鄰近修正模擬可確定輪廓250會通過輔助定位點290，而輪廓260會通過輔助定位點291。

當積體電路佈局圖案200之中的輔助定位點290與積體電路佈局圖案201之中的輔助定位點291係設置於預定的位置(例如：鄰近於角落)時，鄰近於積體電路佈局圖案200之角落區域的輪廓250會呈現圓的曲線，而鄰近於積體電路佈局圖案201之角落區域的輪廓260亦會呈現圓的 曲線，而非如第3圖所示之鄰近於積體電路佈局圖案200之角落區域的輪廓250會被「拉出」而靠近積體電路佈局圖案201，而鄰近於積體電路佈局圖案201之角落區域的輪廓260會被「拉出」而靠近積體電路佈局圖案200。於此實施方式中，輔助定位點290與輔助定位點291係有效地幫助鎖定輪廓位置的至少一部分，上述係可降低位如第3圖所示之「失控」的輪廓行為，而此「失控」的輪廓行為係積體電路佈局圖案200與積體電路佈局圖案201之間之鄰近程度所造成的。因此，橋接風險可被降低。

本發明所屬技術領域中具有通常知識者可理解到傳統的光學鄰近修正條件係不允許將任何個別特徵融合在一起(例如：橋接)，然而，本揭露並不受限於此限制。換句話說，當群組化的鄰近特徵符合可被群組化及可被設置定位點的需求/標準時，本揭露係允許一些特徵可橋接在一起。於顯影後檢視(After Development Inspection；ADI)之過程中，圖案/特徵之橋接實際上可被觀察到，但當經過其他後續製程之後，最終輪廓不會具有任何圖案橋接問題。

本發明所屬技術領域中具有通常知識者亦可理解到雖然第4圖所示之實施方式可應用額外的輔助定位點來幫助定義輪廓形狀，但亦可藉由依據上述第3圖所示之調整原始定位點及切割位置來幫助定義輪廓形狀，而不加入額外的定位點。舉例而言，一些定位點230可移動而更靠近積體電路佈局圖案200之角落區域(例如：更靠近輔助定位點290所設置的位置)，一些定位點240可移動而更靠近積體電 路佈局圖案201之角落區域(例如：更靠近輔助定位點291所設置的位置)，而切割位置亦可因此被調整。依據上述之操作，可完成如同加入輔助定位點290與輔助定位點291所得到的結果。亦即，可產生更相似於多邊形(例如：積體電路佈局圖案200至201的原始設計)之較佳的輪廓250與較佳的輪廓260。

第5A及5B圖以及以下敘述提供另一實施例，以說明本揭露之概念。進一步來說，第5A及5B圖繪示鄰近之導孔300及導孔301(例示性的積體電路佈局圖案)的上視圖。然而，第5A圖亦繪示依據傳統之光學鄰近修正處理的導孔300及導孔301的模擬輪廓310，而第5B圖繪示依據本揭露之光學鄰近修正處理之實施方式的導孔300及導孔301的模擬輪廓311。於一些實施方式中，導孔300及導孔301可為藉由上述之雙重圖案化製程或間距分割法所難以解析之圖案。

如第5A圖所示，藉由複數定位點330(非全部之定位點皆標示元件符號)以幫助形成輪廓310的形狀。於理想的情況下，輪廓310應為兩個分離的部位，分別對應於導孔300與導孔301。然而，由於導孔300及導孔301之鄰近程度(例如：於10奈米製程世代中導孔300之中心點與導孔301之中心點的距離係小於90奈米)，故導孔300及導孔301會對彼此「拉動」，而最終輪廓310實際上會將導孔300及導孔301連接在一起。換句話說，於理想之情況下，輪廓310之部位310A應不存在，但鄰近之導孔300及導孔301之間的鄰 近程度會形成輪廓310之部位310A。由於輪廓310之部位310A係為不必要的(其會於導孔300與導孔301之間造成橋接)，故於後續的製程中，輪廓310之部位310A會被移除，而移除的方法可為蝕刻製程。換句話說，諸如蝕刻等後續製程可「斷開」位於部位310A之輪廓310，藉此避免於導孔300與導孔301之間產生橋接。因此，本揭露係不限制於傳統之光學鄰近修正規則，而此傳統之光學鄰近修正規則係不允許將個別特徵融合在一起。

然而，若輪廓310之部位310A之最窄部分的橫向尺寸340係仍太寬，則後續製程仍不能斷開輪廓310。因此，輪廓310之部位310A係充分地細以使得可藉由後續製程來斷開輪廓310，藉此避免導孔300與導孔301之間的橋接。不幸的是，儘管利用許多定位點以定義輪廓310之形狀，然而於第5A圖中之傳統之光學鄰近修正處理並未充分地考慮輪廓310之部位310A的形狀或尺寸，因此尺寸340可能會太寬以致於造成橋接問題。

參照第5B圖，本揭露利用定位點360以定義輪廓311之部位311A的形狀和尺寸。由於導孔300與導孔301之間的鄰近程度，故導孔300與導孔301之間的區域(亦即，位於部位310A之區域)可視為相互作用區域，此相互作用區域係相似於如第3至4圖所述之相互作用區域270。因此，可將導孔300與導孔301群組化在一起，並可考慮導孔300與導孔301對彼此之相互作用效果。

於上述之實施方式中，定位點360係位於相互 作用區域之中以降低對最終輪廓311的負面影響。具體來說，複數定位點360的位置係足夠近到可定義輪廓311之部位311A的橫向尺寸341。這樣的配置使得輪廓311會通過定位點360，而幫助將輪廓311之形狀重塑為具有最窄部位311A之形狀。尺寸341係小於尺寸340(如第5圖所示)。於一些實施方式中，尺寸341係設定為足夠小以致於輪廓311可藉由後續諸如蝕刻等製程斷開而形成二分離的部位。

本發明所屬技術領域中具有通常知識者可理解到在不同之實施方式中，定位點360之位置並非精確的。只要最終輪廓311之部位311A係足夠窄以致於可在後續製程中被斷開，則定位點360之位置可於相互作用區域之中些微地上/下/左/右移動。此外，於其他實施方式中，兩個以上的定位點360可被使用。舉例而言，在輪廓311需要被更具體地定義的實施方式中，可使用兩個以上的定位點360。

如第5B圖所示，一些先前的定位點(例如：六個定位點330A)可依據本揭露而被移除。一些定位點330A的移除可包含多個原因。其中一移除原因係由於輪廓311之相關部位的形狀係藉由新加入的定位點360所定義的，故此些定位點330A係不必要的。另一移除原因係因為，若留下定位點330A，實際上其會對於輪廓311之形狀有負面的影響。於任何情況下，定位點330A的移除可幫助加速光學鄰近修正模擬的運算。此外，當剩餘之定位點330的位置不易被肉眼所察覺時，剩餘之定位點330的位置亦可從第5A及5B圖中所移除，藉此產生較佳的輪廓311。

第5A及5B圖繪示兩個鄰近之導孔300及導孔301的相互作用效果、後續的群組化以及光學鄰近修正的調整，本揭露之概念不限於兩個鄰近之導孔(或不限於兩個鄰近之圖案/多邊形)。舉例而言，第6A及6B圖繪示複數圖案之間的相互作用效果。第6A圖繪示導孔400、導孔401以及導孔402的上視圖。然而，導孔400、導孔401以及導孔402係充分地遠離彼此。因此，不需將導孔400、導孔401以及導孔400群組化在一起，且不需額外的修正光學鄰近調整(亦即，可採用原始的光學鄰近修正)。

第6B圖繪示導孔410、導孔411、導孔412、導孔413以及導孔414的上視圖。於一些實施方式中，導孔410至414係藉由上述之雙重圖案化製程或間距分割法所難以解析之圖案。於此實施方式中，導孔410與導孔411係充分地靠近彼此(例如：於10奈米製程世代中複數導孔之中心點之彼此之間的距離係小於90奈米)而可影響彼此的最終輪廓，而上述之情形亦可發生在導孔411與導孔412之間、導孔412與導孔413之間以及導孔413與導孔414之間。因此，依據光學鄰近修正模擬之導孔410至414可產生單一輪廓430，而非產生五個不同之輪廓。再者，只要鄰近之複數導孔之間的部位430A並未太厚或太寬，則輪廓430可於後續製程中所斷開。

依據本揭露之實施方式，可將導孔410至414群組化在一起，以適當地考慮導孔410至414彼此之間的相互作用影響。具體來說，定位點係設置於相鄰之導孔之間的 部位430A中，並依據類似上述第5B圖之方法而控制輪廓430之形狀。因此，對於群組化的導孔來說，部位430A之最終輪廓430仍可形成足夠窄的形狀，使得諸如蝕刻等後續製程可斷開輪廓430，藉此避免導孔410至414之間產生橋接。

本發明所屬技術領域中具有通常知識者可理解到本揭露之概念係不限於特定之積體電路佈局圖案的數量或不限於特定之積體電路佈局圖案的形式。舉例而言，所群組化在一起之積體電路佈局圖案的數量可大於如第4B圖及第5B圖所示之兩個導孔或大於如第6B圖所示之五個導孔，且圖案之形式可不完全為導孔(例如：複數圖案之其中一些圖案可為一類型的積體電路元件，而複數圖案之其中另一些圖案可為另一類型的積體電路元件)，而積體電路佈局圖案相對於另一積體電路佈局圖案可為任何適當的方位或角度。

參照第1至6圖，由於實體的鄰近程度，故積體電路佈局圖案可群組化在一起。依據本揭露之一些態樣，由於圖案密度差異(pattern density discrepancies；亦可稱之為負載)，故積體電路佈局圖案可群組化在一起(如第7圖所示)。第7圖繪示積體電路佈局圖案500至505之上視示意圖。積體電路佈局圖案500至505之形狀為矩形，且可為閘極線、金屬線、接觸墊或其他適合的積體電路元件。

積體電路佈局圖案500至505彼此之間的距離實質上相等(如第7圖所示之垂直方向上之距離)，且積體電 路佈局圖案500至505具有實質上相似的尺寸。然而，積體電路佈局圖案500之尺寸實質上係大於積體電路佈局圖案501至505之尺寸。於一些實施方式中，積體電路佈局圖案500之尺寸至少為每一積體電路佈局圖案501至505之尺寸的5倍。於其他實施方式中，積體電路佈局圖案500之尺寸至少為每一積體電路佈局圖案501至505之尺寸的10倍。

由於積體電路佈局圖案500之尺寸遠大於積體電路佈局圖案501至505之尺寸(亦即，積體電路佈局圖案500具有較大的負載)，故即使電路佈局圖案500與其最鄰近之積體電路佈局圖案501之間的距離不小，積體電路佈局圖案500對於積體電路佈局圖案501仍會造成顯著的影響。換句話說，若積體電路佈局圖案500之尺寸相當於積體電路佈局圖案501至505之尺寸，則積體電路佈局圖案500對於其最鄰近之積體電路佈局圖案501之輪廓係並不會造成如此顯著的影響，可藉此維持傳統的光學鄰近修正之設定/架構的調整方法。積體電路佈局圖案500所造成的影響係沿著垂直向下之方向而減弱。亦即，積體電路佈局圖案500可些微地影響積體電路佈局圖案502，而其對積體電路佈局圖案503至505之影響則可忽略。

因此，由於「大的」積體電路佈局圖案500不會顯著影響積體電路佈局圖案503至505，且積體電路佈局圖案500至505彼此之間的距離並不會太近而影響彼此之輪廓的產生，故傳統的或「常規的」光學鄰近修正之設定/架構可用於積體電路佈局圖案503至505。對於積體電路佈局 圖案502來說，由於其較鄰近於「大的」積體電路佈局圖案500而會受到影響，故其係依據多個其他因素(例如：積體電路佈局圖案502的臨界尺寸或與其他鄰近圖案之間的確切距離等)，來決定是否可調整其光學鄰近修正的設定。對於「大的」積體電路佈局圖案500來說，由於其實質上為較大的尺寸，故需進行特別的光學鄰近修正之設定或架構。

積體電路佈局圖案500至501需群組化在一起藉此補償「大的」積體電路佈局圖案500對相對小的積體電路佈局圖案501所造成之影響。於不同之實施方式中，積體電路佈局圖案501與「大的」積體電路佈局圖案500之部位的切割位置與定位點需被調整。舉例而言，積體電路佈局圖案501之頂邊緣可切割為較小的區段，而額外的定位點可設置於此些較小的區段上，以較佳地定義出積體電路佈局圖案501之最終輪廓。否則，積體電路佈局圖案500與積體電路佈局圖案501之間的尺寸或負載差異可能會扭曲積體電路佈局圖案500之輪廓，以致於定位點不再滿足設計規則，或積體電路佈局圖案500與積體電路佈局圖案501之間可能會產生橋接。為了簡化之緣故，第7圖係不具體繪示切割位置與定位點。

第8圖繪示依據本揭露之一些實施方式之光學鄰近修正流程之方法600的流程圖。於方法600之步驟610中，從設計者接收積體電路設計佈局(或積體電路設計圖案)做為一輸入。於一實施例中，設計者可為設計公司(design house)。於另一實施例中，設計者可為從半導體製造商分 出的設計團隊，而此半導體製造商係依據積體電路設計佈局而被分配所製造的積體電路產品。於不同之實施方式中，半導體製造商能夠製造光罩、半導體晶圓或以上兩者。積體電路設計佈局包含不同的幾何圖案，而此幾何圖案係為了積體電路產品所設計的，並依據積體電路之產品規格而設計此些幾何圖案。

積體電路設計佈局可存在於一或多個資料檔案中，此資料檔案具有幾何圖案的資訊。於一實施例中，本發明所屬技術領域之具有通常知識者可理解到積體電路設計佈局的檔案格式可為圖形數據庫系統格式(Graphic Database System format；GDS)。設計者依據欲製造之產品規格可執行適當的設計步驟，藉此進行積體電路設計佈局。設計步驟可包含邏輯設計、物理設計、及/或佈局與佈線。舉例而言，積體電路設計佈局之部位包含多個積體電路特徵(亦稱為主要特徵)，例如：主動區域、閘極電極、源極與汲極、層間內連接之金屬導線或導孔、以及接合墊之開口。此些積體電路特徵係形成於半導體基材之中(例如：矽晶圓)，而不同的材料層可位於半導體基材上方。積體電路設計佈局可包含一些輔助特徵，諸如為了成像效果、幫助製程及/或遮罩識別信息之特徵。

接著，於方法600之步驟620中，積體電路圖案/特徵之至少一子集合可群組化在一起。此群組化之進行係依據預定群組化之複數特徵之間的實體鄰近程度，或依據像是負載或圖案密度差異等其他因素。對於群組化在一起之積 體電路圖案或特徵來說，其中之一者對於其他圖案或特徵所造成的環境影響需被考慮，反之亦然。

接著，於方法600之步驟630中，對群組化的積體電路圖案/特徵來說，切割及/或定位點可被調整。於一些實施方式中，對群組化的積體電路圖案/特徵來說，相互作用區域可被定義，而切割位置或定位點可於相互作用區域中被改變，藉此形成模擬輪廓之形狀。於一些實施方式中，額外的輔助定位點可被加入以產生較佳的定義輪廓。

接著，於方法600之步驟640中，群組化的積體電路圖案/特徵可進行光學鄰近修正處理。於方法600之步驟650中，單一的積體電路圖案/特徵可進行光學鄰近修正處理。光學鄰近修正的進行可藉由積體電路設計佈局的調整來修正圖案錯誤。於一些實施方式中，光學鄰近修正處理包含基於模型的光學鄰近修正模擬。當每一光學鄰近修正模擬完成之後，方法600可重複進行步驟630之切割與再定位。接著，光學鄰近修正模擬可再被進行。此重複之製程可持續到修正的積體電路設計佈局可從各自光罩所對應的晶片上製造出可接受之圖案。

接著，於方法600之步驟660中，進行後-光學鄰近修正檢查。於步驟660中，積體電路設計佈局係藉由一或多個遮罩規則來檢查。接著，積體電路設計佈局可被調整。於一實施方式中，不同的遮罩規則源自於遮罩的製造過程。不同之遮罩製造資料係收集於遮罩的製造過程，並於圖案成像於遮罩時，將遮罩製造資料加入積體電路設計佈局的 規則。

接著，於方法600之步驟670中，產生輸出。於一些實施方式中，此輸出係包含調整的積體電路設計佈局檔案，此檔案之格式係可被遮罩製造機器(例如：遮罩電子束直寫機；e-beam mask writer)所接受。於一實施方式中，調整的積體電路設計佈局檔案格式可為圖形數據庫系統格式。調整的積體電路設計佈局包含由上述步驟所調整之多個光學鄰近修正。於一些實施方式中，依據調整的積體電路設計佈局，此輸出可包含遮罩的製造。於一實施方式中，依據積體電路設計佈局，電子束或多重電子束之機器可於遮罩(例如：光罩)上形成圖案。遮罩可使用各種適當的製程來形成。於一實施方式中，遮罩可使用二元製程來形成。於此實施方式中，遮罩圖案包含遮光區域與透光區域。輻射光束(例如：紫外線或紫外線光束)係用來暴露覆於晶圓上之圖案敏感的材料層(例如：光阻)。輻射光束被遮光區域所阻擋，且通過透光區域。於一實施例中，二元遮罩係包含透光基材(例如：熔融石英)以及覆於遮罩之遮光區域中之遮光材料(例如：鉻)。於另一實施方式中，遮罩之形成方法可為相偏移製程(phase shift mask；PSM)。於相偏移遮罩中，形成於遮罩上之圖案中的各種特徵係配置為具有適當的相位差，藉此可提高解析度與成像品質。於一些實施例中，本發明所屬技術領域之具有通常知識者可理解到相偏移遮罩可為衰減的相偏移遮罩或交替式相偏移遮罩。

當遮罩形成之後可進行其他的製程步驟。舉例 而言，半導體晶圓的製造可使用遮罩或複數遮罩，此遮罩之形成方法如本揭露之上述。半導體晶圓包含矽基材或其他適當之基材及形成於基材上之材料。此外，其他適當之基材的材料可包含一些適當的元素半導體(例如：鑽石或鍺)、適當的化合物半導體(例如：矽碳化物、銦砷化物或銦磷化物)或適當的合金半導體(例如：矽鍺碳化物、鎵砷磷化物或鎵銦磷化物)。

半導體晶圓可進一步包含不同的摻雜區域、介電特徵以及多層內連接(或於後續製程步驟中所形成的特徵)。於一實施例中，遮罩可使用於離子植入製程中，藉此於半導體晶圓中形成不同的摻雜區域。於另一實施例中，遮罩可使用於蝕刻製程中，藉此於半導體晶圓中形成不同的蝕刻區域。於再一實施例中，遮罩可使用於沉積製程(例如：化學氣相沉積製程(chemical vapor deposition；CVD)或物理氣相沉積製程(physical vapor deposition；PVD))中，藉此於半導體晶圓之的多個區域中形成薄膜。不同的製造資料可收集於不同的製程(例如：化學氣相沉積製程、物理氣相沉積製程、蝕刻製程、離子植入製程以及微影製程)與預先處理之半導體晶圓、製程機台以及量測機台。

第9圖繪示光學鄰近修正之執行方法800的流程圖。於方法800之步驟910中，接收積體電路設計佈局。此積體電路設計佈局係包含複數積體電路佈局圖案。積體電路佈局圖案可為多邊形。

於方法800之步驟920中，群組化二或多個積體 電路佈局圖案。於一些實施方式中，鄰近之積體電路佈局圖案可群組化在一起，或實質上具有不同之負載的積體電路佈局圖案可群組化在一起。

於方法800之步驟930中，對群組化的積體電路佈局圖案進行切割或設置定位點。於一些實施方式中，切割或設置定位點包含對群組化的積體電路佈局圖案中的每一積體電路佈局圖案進行非對稱地切割或設置定位點。

於方法800之步驟940中，依據群組化的積體電路佈局圖案來進行光學鄰近修正處理。於一些實施方式中，光學鄰近修正處理包含進行光學鄰近修正模擬。

於方法800之步驟950中，依據光學鄰近修正處理來產生調整的積體電路設計佈局。

於一些實施方式中，鄰近之積體電路佈局圖案可被識別。此些積體電路佈局圖案可被群組化在一起。於一些實施方式中，相互作用區域可識別於鄰近之積體電路佈局圖案之間。於相互作用區域中可進行切割或設置定位點。於一些實施方式中，於相互作用區域中的切割位置或定位點可被移動。於一些實施方式中，於相互作用區域中可加入一或多個輔助定位點。

本發明所屬技術領域中之具有通常知識者可理解到可在步驟910至950進行之前、步驟910至950進行中或步驟910至950進行之後提供額外的處理。舉例而言，方法900可包含在光學鄰近修正模擬完成之後，進行後-光學鄰近修正檢查。為了簡化之緣故，其他的處理係不特別地於本 揭露敘述。

依據以上敘述可知，相較於傳統之光學鄰近修正，本揭露提供許多優點。然而，本發明所屬技術領域中之具有通常知識者可理解到不需於本揭露討論所有的優點，而其他實施方式亦可提供不同之優點，且沒有一個特定的優點對於所有的實施方式係必須的。其中一優點為本揭露之光學鄰近修正處理係考慮積體電路佈局圖案的周圍環境。這樣的優點係由於積體電路佈局圖案的輪廓可被諸如鄰近之圖案/特徵的實體鄰近程度或負載(例如：周圍環境具有明顯較大的積體電路圖案)等因素所影響。相互作用區域可藉由容易互相影響輪廓產生的圖案所定義。此些圖案可群組化在一起，並可於相互作用區域之中或附近來調整切割位置及/或定位點，以致於可於輪廓的形成過程中降低相互作用之負面影響。因此，實際上的製造圖案較不易發生諸如橋接等問題，且可更相似於其原始設計。其中另一優點為本揭露之光學鄰近修正處理可使用現有的流程來進行，藉此可使得本揭露容易被執行。

前述多個實施例的特徵使此技術領域中具有通常知識者可更佳的理解本案之各方面，在此技術領域中具有通常知識者應瞭解，為了達到相同之目的及/或本案所提及之實施例相同之優點，其可輕易利用本案為基礎，進一步設計或修飾其他製程及結構，在此技術領域中具有通常知識者亦應瞭解，該等相同之結構並未背離本案之精神及範圍，而在不背離本案之精神及範圍下，其可在此進行各種改變、取 代及修正。

300‧‧‧導孔

301‧‧‧導孔

330‧‧‧定位點

330A‧‧‧定位點

311‧‧‧部位

311A‧‧‧部位

341‧‧‧尺寸

360‧‧‧定位點

Claims (10)

1. 一種光學鄰近修正之執行方法，包含：接收一積體電路設計佈局，該積體電路設計佈局包含複數積體電路佈局圖案；群組化二或多個該些積體電路佈局圖案；對群組化的該些積體電路佈局圖案切割或設置複數定位點；以及依據群組化的該些積體電路佈局圖案，進行一光學鄰近修正處理。
2. 如請求項1所述之光學鄰近修正之執行方法，其中該群組化係包含：識別鄰近的該些積體電路佈局圖案；以及群組化已識別的該些積體電路佈局圖案的至少一子集合。
3. 如請求項2所述之光學鄰近修正之執行方法，其中該群組化更包含：識別一相互作用區域，該相互作用區域係位於鄰近之該些積體電路佈局圖案之間。
4. 如請求項1所述之光學鄰近修正之執行方法，更包含：依據該光學鄰近修正處理，產生一調整的積體電路設計佈局。
5. 一種光學鄰近修正之執行方法，包含：接收一積體電路設計佈局，該積體電路設計佈局包含複數積體電路特徵；識別該些積體電路特徵的一子集合，該些積體電路特徵係彼此相隔預定距離，或該些積體電路特徵實質上具有不同的負載；群組化該些積體電路特徵的該子集合；對群組化的該些積體電路佈局圖案，指定複數切割位置或複數定位點；以及對該些積體電路特徵之群組化的該子集合，產生複數模擬輪廓。
6. 如請求項5所述之光學鄰近修正之執行方法，更包含：依據產生的該些模擬輪廓，修正該些切割位置或該些定位點。
7. 如請求項5所述之光學鄰近修正之執行方法，更包含：依據該識別、該群組化、該指定以及該些模擬輪廓的該產生，產生一調整的積體電路設計佈局；以及傳送調整的該積體電路設計佈局至一光罩製造設備。
8. 一種光學鄰近修正之執行方法，包含：接收一積體電路(integrated circuit；IC)設計佈局，該 積體電路設計佈局包含複數多邊形，該些多邊形係不能藉由雙重圖案化製程來解析；對該些多邊形之至少一子集合決定一相互作用區域，其中該決定包含識別實體鄰近的該些多邊形，或識別實質上具有不同之幾何尺寸的該些多邊形；對該些多邊形之該子集合切割複數邊緣或設置複數定位點位置，其中在一相互作用區域之中的該切割或該些定位點位置的該設置係不同於在該相互作用區域之外的該切割或該些定位點位置的該設置；以及進行一光學鄰近修正模擬。
9. 如請求項8所述之光學鄰近修正之執行方法，更包含：依據該光學鄰近修正模擬，藉由調整該切割或該些定位點位置，重複該切割或該些定位點的該設置。
10. 如請求項8所述之光學鄰近修正之執行方法，更包含：依據該光學鄰近修正模擬，藉此產生一輸出檔案；以及依據該輸出檔案，製造一光罩。