KR20220018296A - 에러 패턴에 대응하여 마스크 레이아웃을 설계하는 방법 및 그 방법을 이용한 마스크 형성 방법 - Google Patents

에러 패턴에 대응하여 마스크 레이아웃을 설계하는 방법 및 그 방법을 이용한 마스크 형성 방법 Download PDF

Info

Publication number
KR20220018296A
KR20220018296A KR1020200098633A KR20200098633A KR20220018296A KR 20220018296 A KR20220018296 A KR 20220018296A KR 1020200098633 A KR1020200098633 A KR 1020200098633A KR 20200098633 A KR20200098633 A KR 20200098633A KR 20220018296 A KR20220018296 A KR 20220018296A
Authority
KR
South Korea
Prior art keywords
pattern
target
final
mask layout
segments
Prior art date
Application number
KR1020200098633A
Other languages
English (en)
Inventor
안흥배
박상오
양승훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200098633A priority Critical patent/KR20220018296A/ko
Priority to US17/185,140 priority patent/US11506983B2/en
Priority to CN202110724790.8A priority patent/CN114063381A/zh
Publication of KR20220018296A publication Critical patent/KR20220018296A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/72—Repair or correction of mask defects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76—Patterning of masks by imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/7065—Defects, e.g. optical inspection of patterned layer for defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H01L27/0274—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the electrical biasing of the gate electrode of the field effect transistor, e.g. gate coupled transistors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

마스크 형성 방법은 최종 패턴들의 에러 패턴을 식별하고; 상기 에러 패턴을 고려하여 제1 타겟 패턴을 보정하고, 상기 보정된 제1 타겟 패턴을 기초로 제1 마스크 레이아웃을 복수의 제1 세그먼트로 분할하고; 및 상기 복수의 세그먼트 중 제1 최종 타겟에 대응하는 제1 타겟 세그먼트들을 바이어스하여 상기 제1 마스크 레이아웃을 보정하는 것을 포함할 수 있다. 상기 제1 마스크 레이아웃은 제1 연장 패턴 및 지그재그로 배치되는 최종 타겟들 및 상기 에러 패턴에 대응하는 제1 최종 타겟을 포함하며, 상기 각 세그먼트는 하나의 상기 최종 타겟에 대응한다.

Description

에러 패턴에 대응하여 마스크 레이아웃을 설계하는 방법 및 그 방법을 이용한 마스크 형성 방법{Design method for mask layout corresponding to an error pattern and methods for manufacturing mask using the same}
본 개시의 기술적 사상은 마스크 레이아웃을 설계하는 방법 및 그 방법을 이용한 마스크 형성 방법에 관한 것이다.
반도체 공정에서, 웨이퍼 등과 같은 반도체 기판상에 패턴을 형성하기 위하여 마스크를 이용한 포토 리소그래피 공정이 수행될 수 있다. 서로 다른 방향으로 연장하는 두 개의 라인 패턴을 사용하여 콘택 형상 또는 점 형상의 최종 패턴이 반도체 기판 상에 구현될 수 있다.
본 개시의 기술적 사상의 실시예들에 따른 과제는 에러 패턴을 고려하여 타겟 패턴 및 마스크 레이아웃을 보정하는 것을 포함하는 마스크 형성 방법을 제공하는 데 있다.
본 개시의 실시예들에 따른 마스크 형성 방법은 기판상에 형성된 최종 패턴들의 에러 패턴을 식별하고; 상기 에러 패턴을 고려하여 제1 타겟 패턴을 보정하고, 상기 보정된 제1 타겟 패턴을 기초로 제1 마스크 레이아웃을 복수의 제1 세그먼트로 분할하고, 상기 제1 마스크 레이아웃은 제1 수평 방향으로 연장하는 제1 연장 패턴 및 상기 최종 패턴들에 대응하며 지그재그로 배치되는 최종 타겟들 및 상기 에러 패턴에 대응하는 제1 최종 타겟을 포함하며, 상기 각 제1 세그먼트는 하나의 상기 최종 타겟에 대응하며; 및 상기 복수의 세그먼트 중 상기 제1 최종 타겟에 대응하는 제1 타겟 세그먼트들을 바이어스하여 상기 제1 마스크 레이아웃을 보정하는 것을 포함할 수 있다.
본 개시의 실시예들에 따른 마스크 형성 방법은 기판상에 형성된 최종 패턴들의 에러 패턴을 식별하고; 상기 에러 패턴을 고려하여 제1 타겟 패턴을 보정하고, 상기 보정된 제1 타겟 패턴을 기초로 제1 마스크 레이아웃을 복수의 제1 세그먼트로 분할하고, 상기 제1 마스크 레이아웃은 제1 수평 방향으로 연장하는 제1 연장 패턴 및 상기 최종 패턴들에 대응하는 최종 타겟들 및 상기 에러 패턴에 대응하며 격자 구조로 배치되는 제1 최종 타겟을 포함하며, 상기 각 제1 세그먼트는 하나의 상기 최종 타겟에 대응하며; 및 상기 복수의 세그먼트 중 상기 제1 최종 타겟에 대응하는 제1 타겟 세그먼트들을 바이어스하여 상기 제1 마스크 레이아웃을 보정하는 것을 포함할 수 있다.
본 개시의 실시예들에 따른 반도체 소자 형성 방법은 기판상에 형성된 최종 패턴들의 에러 패턴을 식별하고; 상기 에러 패턴을 고려하여 제1 타겟 패턴을 보정하고, 상기 보정된 제1 타겟 패턴을 기초로 제1 마스크 레이아웃을 복수의 제1 세그먼트로 분할하고, 상기 제1 마스크 레이아웃은 제1 수평 방향으로 연장하는 제1 연장 패턴 및 상기 최종 패턴들에 대응하는 최종 타겟들 및 상기 에러 패턴에 대응하며 지그재그로 배치되는 제1 최종 타겟을 포함하며, 상기 각 제1 세그먼트는 하나의 상기 최종 타겟에 대응하며; 상기 복수의 세그먼트 중 상기 제1 최종 타겟에 대응하는 제1 타겟 세그먼트들을 바이어스하여 상기 제1 마스크 레이아웃을 보정하고; 상기 보정된 제1 마스크 레이아웃을 기초로 포토 마스크를 형성하고 상기 포토 마스크를 사용하여 포토 레지스트 패턴을 형성하고 상기 포토 레지스트 패턴을 사용하여 상기 기판 상에 반도체 패턴을 형성하는 것을 포함할 수 있다.
본 개시의 실시예들에 따르면 에러 패턴을 고려하여 타겟 패턴 및 마스크 레이아웃이 보정되므로, 최종 타겟의 CD를 정밀하게 조절할 수 있으며, 각 최종 타겟에 대해 독립적으로 레이아웃 보정이 가능하다.
도 1은 본 개시의 일 실시예에 따른 포토 리소그래피 시스템을 도시하는 개념도이다.
도 2는 본 개시의 일 실시예에 따른 반도세 소자 형성 방법의 과정을 보여주는 플로우 차트이다.
도 3은 본 개시의 일 실시예에 따른 제1 타겟 패턴의 보정 방법의 과정을 보여주는 플로우 차트이다.
도 4 및 도 5는 본 개시의 일 실시예에 따른 제1 타겟 패턴을 보정하는 방법의 개념도이다.
도 6 내지 도 9는 본 개시의 일 실시예에 따른 제1 마스크 레이아웃을 보정하는 방법의 개념도이다.
도 10 내지 도 13은 본 개시의 일 실시예에 따른 제1 타겟 패턴 및 제1 마스크 레이아웃을 보정하는 방법의 개념도이다.
도 14 내지 도 16은 본 개시의 일 실시예에 따른 제1 타겟 패턴 및 제1 마스크 레이아웃을 보정하는 방법의 개념도이다.
도 17은 본 개시의 일 실시예에 따른 제2 타겟 패턴의 보정 방법의 과정을 보여주는 플로우 차트이다.
도 18 내지 도 21은 본 개시의 일 실시예에 따른 제2 타겟 패턴을 보정하는 방법의 개념도이다.
도 22 내지 도 25는 본 개시의 일 실시예에 따른 제2 마스크 레이아웃을 보정하는 방법의 개념도이다.
도 26 내지 도 30은 본 개시의 일 실시예에 따른 제1 타겟 패턴 및 제1 마스크 레이아웃을 보정하는 방법의 개념도이다.
도 31 내지 도 34는 본 개시의 일 실시예에 따른 제2 타겟 패턴 및 제2 마스크 레이아웃을 보정하는 방법의 개념도이다.
도 35 내지 도 37은 본 발명 기술적 사상의 실시예들에 따른 마스크 제작 방법을 설명하기 위한 단면도들이다.
도 1은 본 개시의 일 실시예에 따른 포토 리소그래피 시스템을 도시하는 개념도이다.
도 1을 참조하면, 포토 리소그래피 시스템(10)은 광원(20), 포토 마스크(30), 포토 레지스트(40), 하드 마스크(50), 타겟층(60), 및 기판(70)을 포함할 수 있다. 일 실시예에서, 포토 리소그래피 시스템(10)은 축소 투영 장치(미도시)를 더 포함할 수 있다. 축소 투영 장치는 광원(20)과 포토 마스크(30) 사이 및/또는 포토 마스크(30)과 포토 레지스트(40) 사이에 배치될 수 있다.
광원(20)은 광을 방출할 수 있다. 광원(20)으로부터 방출된 광은 포토 마스크(30)로 조사될 수 있다. 예를 들어, 광 초점을 조절하기 위해, 광원(20)과 포토 마스크(30) 사이에 렌즈 또는 미러가 제공될 수 있다. 광원(20)은 자외선 광원(20)을 포함할 수 있다. 광원(20)은 하나의 점 광원(PS)을 포함할 수 있으나, 이에 제한되지 않는다. 다른 실시예들에서, 광원(20)은 복수의 점 광원(PS)을 포함할 수 있다.
포토 마스크(30)의 레이아웃을 인쇄(구현)하기 위하여, 포토 마스크(30)는 이미지 패턴들(Image Patterns)을 포함할 수 있다. 이미지 패턴들은 레이아웃 설계 및 광 근접 보정을 통해서 얻어진 레이아웃 패턴들을 기반으로 형성될 수 있다. 이미지 패턴들은 투명 영역 및 불투명 영역에 의해 정의될 수 있다. 투명 영역은 포토 마스크(30)상의 금속 층을 식각함으로써 형성될 수 있다. 투명 영역은 광원(20)으로부터 방출된 광을 통과시킬 수 있다. 반면, 불투명 영역은 광을 통과시키지 않고 차단할 수 있다.
포토 마스크(30)의 레이아웃은 복수개의 레이어들을 포함할 수 있다. 예를 들어, 광 근접 보정은 단일 레이어의 레이아웃을 조정하도록 수행될 수 있다. 즉, 광 근접 보정은 복수개의 레이어들 각각에 대해 독립적으로 수행될 수 있다. 복수개의 레이어들이 반도체 공정을 통해 기판(70) 상에 순차적으로 구현됨으로써 반도체 소자가 형성될 수 있다. 예를 들어, 반도체 소자는 특정 회로를 구현하기 위해, 적층된 복수의 금속 레이어들을 포함할 수 있다.
포토 마스크(30)의 레이아웃은 포토 레지스트(40) 상에 구현될 수 있다. 예를 들어, 포토 마스크(30)의 레이아웃이 리소그래피 공정에 의해 포토 레지스트(40) 상에 전사될 수 있다. 일 실시예에서, 타겟 패턴은 두 개의 레이어를 포함할 수 있다. 예를 들어, 제1 타겟 패턴(TP1) 및 제2 타겟 패턴(TP2)이 사용될 수 있으며, 제1 타겟 패턴(TP1) 및 제2 타겟 패턴(TP2)이 구현되도록 두 개의 포토레지스트가 사용될 수 있다. 제1 타겟 패턴(TP1)은 제2 타겟 패턴(TP2)과 사선 방향으로 교차할 수 있으나, 이에 제한되지 않는다. 다른 실시예에서, 제1 타겟 패턴(TP1)은 제2 타겟 패턴(TP2)과 직교할 수 있다.
여기에서, 마스크 레이아웃은 포토 마스크(30) 상에 형성되는 패턴에 대한 레이아웃을 의미한다. 타겟 패턴은 마스크 레이아웃을 통해 포토 레지스트(40) 상에 형성하고자 하는 형상을 의미한다. 예를 들어, 타겟 패턴은 포토 마스크(30)를 통한 리소그래피 공정, 및 현상(development) 공정 후 포토 레지스트(40)에 나타나는 이미지를 의미할 수 있다. 리소그래피 공정의 특성상 마스크 레이아웃과 타겟 패턴의 형상은 부분적으로 다를 수 있다.
포토 레지스트(40)의 패턴은 패터닝된 하드 마스크(55) 상에 최종 패턴(FP)으로 구현될 수 있다. 예를 들어, 제1 타겟 패턴(TP1)이 구현된 포토 레지스트(40)와 제2 타겟 패턴(TP2)이 구현된 포토 레지스트(40)를 식각 마스크로 하드 마스크(50)를 식각하여 최종 패턴(FP)이 구현될 수 있다. 최종 패턴(FP)은 홀 형상 또는 기둥 형상일 수 있다. 여기에서, 최종 패턴(FP)은 식각 공정 및 세정(cleaning) 공정 후의 이미지를 의미할 수 있다. 식각되는 물질, 웨이퍼 상에서의 상대적 위치 등의 공정 조건에 의해, 최종 패턴(FP)은 포토 레지스트(40) 상의 타겟 패턴과 다를 수 있다.
타겟층(60)은 기판(70) 상에 배치될 수 있으며, 하드 마스크(50)의 패턴은 식각 공정에 의해 타겟층(60) 상에 구현될 수 있다. 예를 들어, 하드 마스크(50) 패턴을 식각 마스크로 타겟층(60)을 식각하여 반도체 패턴이 구현될 수 있다.
도 2는 본 개시의 일 실시예에 따른 반도체 소자 형성 방법의 과정을 보여주는 플로우 차트이다.
도 2를 참조하면, 본 개시의 일 실시예에 따른 반도체 소자 형성 방법은, 기판상에 형성된 최종 패턴들의 에러 패턴을 식별하는 것(S110), 에러 패턴을 고려하여 제1 타겟 패턴을 보정하는 것(S120a), 보정된 제1 타겟 패턴을 기초로 제1 마스크 레이아웃을 복수의 세그먼트로 분할(dissection)하는 것(S130a), 제1 마스크 레이아웃을 보정하는 것(S140a), 에러 패턴을 고려하여 제2 타겟 패턴을 보정하는 것(S120b), 보정된 제2 타겟 패턴을 기초로 제2 마스크 레이아웃을 복수의 세그먼트로 분할하는 것(S130b), 제2 마스크 레이아웃을 보정하는 것(S140b), 마스크를 형성하는 것(S150) 및 반도체 소자를 형성하는 것(S160)을 포함할 수 있다.
최종 패턴들의 에러 패턴을 식별하는 것(S110)과 관련하여, 기판상에 형성되는 최종 패턴은 콘택 패턴 또는 점(dot) 패턴일 수 있다. 콘택 패턴은 예를 들어 홀 형상을 가질 수 있으며, 점 패턴은 기둥 형상을 가질 수 있다.
최종 패턴의 에러 패턴을 식별하는 것은 SEM(Scanning Electron Microscope) 이미지를 측정하는 것을 포함할 수 있다. 최종 패턴은, 예를 들어 평면도에서 보았을 때, 원형일 수 있다. 그러나 이에 제한되지 않는다. 본 명세서에서, 에러 패턴은 형성하고자 하는 최종 패턴보다 사이즈가 크거나 작은 패턴 또는 다른 최종 패턴들과 오정렬된 패턴을 의미할 수 있다.
에러 패턴의 식별(S110) 이후에, 에러 패턴을 고려하여 제1 타겟 패턴을 보정하는 것(S120a) 및 에러 패턴을 고려하여 제2 타겟 패턴을 보정하는 것(S120b)이 수행될 수 있다. 일 실시예에서, 단계 S120a와 S120b는 병렬적으로 또는 선택적으로 수행될 수 있다. 예를 들어, 단계 S120a, S130a, 140a만이 수행되고 단계 S120b, S130b, 140b는 수행되지 않을 수 있다. 혹은, 그 반대의 경우도 가능하며, 단계 S120a, S130a, 140a, S120b, S130b, 및 140b이 모두 수행될 수도 있다. 다른 실시예에서, 단계 S120a, S130a, 140a, S120b, S130b, 및 140b이 순차적으로 수행될 수 있다.
도 3은 본 개시의 일 실시예에 따른 제1 타겟 패턴의 보정 방법의 과정을 보여주는 플로우 차트이다. 즉, 도 3은 에러 패턴을 고려하여 제1 타겟 패턴을 보정하는 것(S120a)을 수행하는 방법을 보여주는 플로우 차트이다. 도 4 및 도 5는 본 개시의 일 실시예에 따른 제1 타겟 패턴을 보정하는 방법의 개념도이다.
도 3을 참조하면, 단계 S120a는 제1 최종 타겟과 오버랩되는 마커 레이어를 형성하는 것(S121a), 마커 레이어로부터 제1 에러 영역을 선택하는 것(S122a), 에러 패턴과 제1 타겟 패턴의 스큐값을 고려하여 제1 에러 영역을 보정하는 것(S123a), 및 보정된 제1 에러 영역을 제1 타겟 패턴에 반영하는 것(S124a)을 포함할 수 있다.
도 4는 마커 레이어(MRK)를 형성하는 것(S121a) 및 제1 에러 영역(ER1)을 선택하는 것(S122a)을 보여준다. 도 4를 참조하면, 제1 타겟 패턴(TP1)은 복수의 제1 연장 패턴(EP1)을 포함할 수 있다. 일 실시예에서, 복수의 제1 연장 패턴(EP1)은 제1 수평 방향(D1)으로 연장될 수 있으며, 서로 제2 수평 방향(D2)으로 이격될 수 있다. 일 실시예에서, 제1 연장 패턴(EP1)은 라인 패턴일 수 있으나 이제 제한되지 않는다. 예를 들어, 제1 연장 패턴(EP1)은 하나 이상의 돌출 패턴 및/또는 함몰 패턴을 포함하는 라인 패턴일 수 있다.
최종 타겟(FT)은 식각 및 세정 공정 후에 기판상에 형성하고자 하는 최종 패턴의 위치를 나타낸다. 도 4에는 각 최종 타겟(FT)이 사각형인 것이 도시되어 있으나, 이에 제한되지 않는다. 일 실시예에서, 최종 타겟(FT)은 원형, 타원형, 육각형, 팔각형 등의 형상을 가질 수 있다. 실제로 기판상에 구현되는 최종 패턴은 원형일 수 있다. 최종 타겟들(FT)은 행(row)을 이루며 일정한 간격으로 배치될 수 있으며, 인접하는 행들은 지그재그로 배치될 수 있다. 예를 들어, 최종 타겟들(FT)은 허니콤 구조로 배치될 수 있다.
일 실시예에서, 일부 최종 타겟(FT)은 제1 연장 패턴(EP1)과 오버랩되지 않을 수 있다. DPT(double patterning technology)를 사용하는 경우, 식각 후의 최종 패턴은 리소그래피 공정에서 형성된 포토 레지스트 상의 패턴보다 미세한 피치를 가질 수 있다. 즉, 제1 연장 패턴들(EP1)의 피치보다 최종 타겟(FT)의 피치가 더 작을 수 있으며, 일부 최종 타겟들(FT)은 제1 연장 패턴(EP1)과 오버랩되지 않을 수 있다.
제1 최종 타겟(FT1)은 최종 타겟들(FT) 중에서, 식별된 에러 패턴에 대응하는 것을 의미한다. 일 실시예에서, 제1 최종 타겟(FT1)은 제1 연장 패턴(EP1)과 오버랩될 수 있다.
마커 레이어(MRK)를 형성하는 것(S121a)과 관련하여, 마커 레이어(MRK)는 에러 패턴과 대응하는 제1 최종 타겟(FT1)과 오버랩되도록 형성될 수 있다. 예를 들어, 마커 레이어(MRK)는 제1 연장 패턴(EP1)을 가로질러 제2 수평 방향(D2)으로 연장할 수 있으며, 제1 최종 타겟(FT1)과 부분적으로 오버랩되도록 형성될 수 있다. 마커 레이어(MRK)는 제1 타겟 패턴(TP1)과는 다른 레이어일 수 있다.
제1 에러 영역(ER1)을 선택하는 것(S122a)과 관련하여, 마커 레이어(MRK)가 제1 연장 패턴(EP1)과 오버랩되는 부분이 선택될 수 있다. 예를 들어, 불 연산(boolean operation)(예를 들어, AND operation)을 이용하여 제1 에러 영역(ER1)이 선택될 수 있다.
도 5는 제1 에러 영역(ER1)을 보정하는 것(S123a) 및 보정된 제1 에러 영역(ER1)을 제1 타겟 패턴(TP1)에 반영하는 것(S124a)을 보여주는 개념도이다.
일 실시예에서, 에러 패턴은 최종 타겟(FT)보다 작게 형성된 패턴일 수 있다. 이 경우 제1 에러 영역(ER1)을 보정하는 것(S123a)은 제1 에러 영역(ER1)의 크기를 증가시키는 것일 수 있다. 예를 들어, 제1 수평 방향(D1)으로 연장하는 제1 연장 패턴(EP1)을 보정하는 경우, 제1 에러 영역(ER1)은 제1 수평 방향(D1)과 직교하는 제2 수평 방향(D2)으로 연장될 수 있다.
상기 보정에서 에러 패턴과 최종 타겟(FT)의 차이가 고려될 수 있다. 예를 들어, 에러 패턴의 CD(critical dimension)와 최종 타겟(FT)의 CD의 스큐값이 고려될 수 있다. 제1 에러 영역(ER1)이 연장되는 길이는 에러 패턴의 CD와 최종 타겟(FT)의 CD 차이와 동일하거나 또는 다를 수 있다.
보정된 제1 에러 영역(ER1)을 제1 타겟 패턴(TP1)에 반영하는 것(S124a)과 관련하여, 불 연산(예를 들어, OR operation)을 이용하여 보정된 제1 에러 영역(ER1)이 제1 타겟 패턴(TP1)에 반영될 수 있다. 도 5는 보정된 제1 타겟 패턴(TP1')을 도시한다. 제1 타겟 패턴(TP1')은 제1 최종 타겟(FT1)에 대응하는 부분이 보정될 수 있다. 예를 들어, 제1 타겟 패턴(TP1')은 제1 최종 타겟(FT1) 상의 돌출 패턴(210) 및 제1 최종 타겟(FT1) 아래의 돌출 패턴(212)을 포함할 수 있다.
도 6 내지 도 9는 본 개시의 일 실시예에 따른 제1 마스크 레이아웃을 보정하는 방법의 개념도들이다.
도 6은 보정된 제1 타겟 패턴(TP1)을 기초로 제1 마스크 레이아웃(L1)을 분할하는 방법을 보여주는 개념도이다. 제1 마스크 레이아웃(L1)은 포토 레지스트 상에 구현하고자 하는 제1 타겟 패턴(TP1)에 대한 레이아웃을 의미한다. 도 7 및 도 8은 제1 마스크 레이아웃(L1)을 보정하는 것(S140a)을 보여주는 개념도이다. 상술한 바와 같이, 리소그래피 공정의 특성상 포토 레지스트 상에 구현하고자 하는 타겟 패턴은 포토 마스크의 레이아웃과 다를 수 있으며, 제1 타겟 패턴(TP1)이 보정됨에 따라 제1 마스크 레이아웃(L1)도 보정되어야 한다.
도 6을 참조하면, 보정된 제1 타겟 패턴을 기초로 제1 마스크 레이아웃을 복수의 세그먼트로 분할하는 것(S130a)과 관련하여, 제1 마스크 레이아웃(L1)의 제1 연장 패턴(EP1)은 복수의 세그먼트(SG)로 분할될 수 있다. 각 세그먼트(SG)는 동일한 길이를 가질 수 있다. 도 7을 참조하면, 각 세그먼트(SG)는 최종 타겟(FT)의 위치를 고려하여 위치할 수 있으며 하나의 최종 타겟(FT)에만 대응하도록 배치될 수 있다. 예를 들어, 복수의 세그먼트(SG) 중에서 제1 최종 타겟(FT1)에 대응하는 세그먼트(SG)의 중점은 제1 최종 타겟(FT1)의 중점과 제2 수평 방향(D2)으로 정렬될 수 있다. 또한, 각 최종 타겟들(FT)은 2개의 세그먼트(SG)에 대응할 수 있다. 최종 타겟들(FT)은 지그재그 형태로 배치되므로, 제1 최종 타겟(FT1)에 대응하는 세그먼트(SG)를 바이어스하는 경우 인접하는 최종 타겟들(FT)에 영향을 줄 수 있다. 따라서, 세그먼트(SG)의 끝점(end point)은, 상기 제1 최종 타겟(FT1)과 제2 수평 방향(D2)으로 인접하는 최종 타겟(FT)의 에지와 제1 최종 타겟(FT1)의 에지 사이에 배치될 수 있다. 예를 들어, 제1 최종 타겟(FT1)은 인접하는 최종 타겟(FT)과 제2 수평 방향(D2)으로 소정의 폭(W1)만큼 오버랩될 수 있으며, 세그먼트(SG)의 끝점은 오버랩되는 부분의 중간지점에 위치할 수 있다. 또한, 세그먼트(SG)는 도 5에 도시된 돌출 패턴(210, 212)에 대응할 수 있다. 본 명세서에서 제1 최종 타겟(FT1)에 대응하는 세그먼트(SG)는 타겟 세그먼트로 지칭될 수 있다.
상술한 바와 같이 세그먼트(SG)가 위치하도록 제1 마스크 레이아웃(L1)을 분함함으로써, 에러 패턴이 보다 정밀하게 조절될 수 있다. 또한, 각 세그먼트(SG)는 하나의 최종 타겟(FT)에만 대응되므로, 각 최종 타겟(FT)에 대해서 독립적으로 레이아웃이 보정될 수 있다.
제1 마스크 레이아웃(L1)을 보정하는 것(S140a)은 타겟 포인트(P)를 생성하는 것 및 세그먼트(SG)를 바이어스하는 것을 포함할 수 있다. 다시 도 7을 참조하면, 타겟 포인트(P)(또는, evaluation point)는 제1 타겟 패턴(TP1)을 따라 각 세그먼트(SG) 상에 생성될 수 있다.
도 8을 참조하면, 세그먼트(SG)가 바이어스되어 보정된 제1 마스크 레이아웃(L1')이 생성될 수 있다. 예를 들어, 바이어스된 세그먼트(SG)를 기초로 하는 시뮬레이션이 수행될 수 있으며, 시뮬레이션 컨투어(SC)가 타겟 포인트(P)에 매칭되도록 제1 마스크 레이아웃(L1)이 보정될 수 있다. 예를 들어, 시뮬레이션 컨투어(SC)와 타겟 포인트(P)의 거리가 소정값 이하가 되도록 세그먼트(SG)가 바이어스될 수 있다. 일 실시예에서, 세그먼트들(SG)은 양의 방향으로 바이어스될 수 있다. 여기에서, 양의 방향으로 바이어스하는 것은 제1 연장 패턴(EP1)(또는 제2 연장 패턴(EP2))의 폭을 늘리는 방향으로 세그먼트(SG)를 이동시키는 것을 의미한다. 음의 방향으로 바이어스하는 것은 제1 연장 패턴(EP1)(또는 제2 연장 패턴(EP2))의 폭을 줄이는 방향으로 세그먼트(SG)를 이동시키는 것을 의미한다.
도 9는 보정된 제1 마스크 레이아웃(L1')을 도시한다. 보정된 제1 마스크 레이아웃(L1')은 제1 연장 패턴들(EP1')을 포함할 수 있다. 보정된 제1 연장 패턴(EP1')은 제1 최종 타겟(FT1) 상의 돌출 패턴(220) 및 제1 최종 타겟(FT1) 아래의 돌출 패턴(222)을 포함할 수 있다. 일 실시예에서, 돌출 패턴들(220, 222)과 대향하는 제1 연장 패턴들(EP1)은 함몰 패턴들(224, 226)을 포함할 수 있다. 함몰 패턴들(224, 226)은 상기 돌출 패턴들(220, 222)에 인접하는 제1 연장 패턴(EP1)의 변형을 방지 및 감소시킬 수 있다. 다른 실시예에서, 보정된 제1 마스크 레이아웃(L1)에 함몰 패턴이 형성되지 않을 수 있다.
도 10 내지 도 13은 본 개시의 일 실시예에 따른 제1 타겟 패턴 및 제1 마스크 레이아웃을 보정하는 방법의 개념도이다.
도 10 및 도 11은 제1 타겟 패턴(TP1a)을 보정하는 것을 도시한다. 제1 타겟 패턴(TP1a)을 보정하는 것은 도 3 및 도 4에서 설명된 마커 레이어(MRK)를 형성하는 것(S121a), 제1 에러 영역(ER1)을 선택하는 것(S122a), 제1 에러 영역(ER1)을 보정하는 것(S123a)을 포함할 수 있다. 일 실시예에서, 에러 패턴은 최종 타겟(FT)에 대해 패턴 시프트가 발생한 패턴일 수 있다. 즉, 에러 패턴은 다른 최종 패턴들과 오정렬될 수 있다. 이 경우 제1 에러 영역(ER1)을 보정하는 것(S123a)은 제1 에러 영역(ER1)을 에러 패턴이 오정렬된 방향과 반대 방향으로 이동시키는 것일 수 있다.
도 11은 보정된 제1 타겟 패턴(TP1'a)을 도시한다. 제1 타겟 패턴(TP1a)은 제1 최종 타겟(FT1)에 대응하는 부분이 보정될 수 있다. 에러 패턴이 다른 최종 타겟들(FT)보다 아래에 위치하는 경우, 제1 타겟 패턴(TP1a)은 제1 최종 타겟(FT1)에 대응하는 부분을 제2 수평 방향(D2)을 따라 위로 보정될 수 있다. 예를 들어, 제1 타겟 패턴(TP1'a)은 제1 최종 타겟(FT1) 상의 돌출 패턴 및 제1 최종 타겟(FT1) 아래의 함몰 패턴을 포함할 수 있다.
도 12는 보정된 제1 타겟 패턴(TP1a)을 기초로 제1 마스크 레이아웃(L1a)을 분할하는 방법을 보여주는 개념도이다. 제1 마스크 레이아웃(L1a)은 에러 패턴을 고려하여 분할될 수 있으며, 분할 방법은 도 6 및 도 7에서 설명된 방법과 같을 수 있다. 예를 들어, 각 세그먼트(SG)는 동일한 길이를 가질 수 있으며, 제2 수평 방향(D2)으로 인접하는 두 최종 타겟(FT) 사이의 세그먼트(SG)는, 세그먼트(SG)의 끝점이 상기 두 개의 최종 타겟(FT)의 에지 사이에 위치하도록 배치될 수 있다.
도 13은 보정된 제1 마스크 레이아웃(L1'a)을 도시한다. 보정된 제1 마스크 레이아웃(L1'a)은 제1 연장 패턴들(EP1')을 포함할 수 있다. 세그먼트(SG)는 에러 패턴이 오정렬된 방향과 반대 방향으로 바이어스될 수 있다. 예를 들어, 보정된 제1 연장 패턴(EP1')은 제1 최종 타겟(FT1) 상의 돌출 패턴(220a) 및 제1 최종 타겟(FT1) 아래의 함몰 패턴(222a)을 포함할 수 있다.
도 14 내지 도 16은 본 개시의 일 실시예에 따른 제1 타겟 패턴 및 제1 마스크 레이아웃을 보정하는 방법의 개념도이다.
도 14는 보정된 제1 타겟 패턴(TP1'b)을 도시한다. 일 실시예에서, 에러 패턴은 제1 연장 패턴(EP1)과 오버랩되지 않을 수 있으며 최종 타겟(FT)보다 작게 형성된 패턴일 수 있다. 즉, 제1 최종 타겟(FT1)은 제1 연장 패턴(EP1)과 오버랩되지 않는다. 제1 타겟 패턴(TP1'b)을 보정하는 것은 도 4에서 설명된 방법과 유사하게 진행될 수 있다. 보정된 제1 타겟 패턴(TP1'b)은 제1 최종 타겟(FT1) 상의 함몰 패턴(210b) 및 제1 최종 타겟(FT1) 아래의 함몰 패턴(212b)을 포함할 수 있다.
도 15 및 도 16은 제1 마스크 레이아웃을 보정하는 방법의 개념도이다.
도 15를 참조하면, 제1 마스크 레이아웃(L1b)이 세그먼트들(SG)에 의해 분할될 수 있으며 타겟 포인트(P)는 제1 타겟 패턴(TP1)을 따라 각 세트먼트 상에 생성될 수 있다. 제1 마스크 레이아웃(L1b)의 제1 연장 패턴(EP1)을 분할하는 방법은 도 6 및 도 7에서 설명된 바와 동일할 수 있다. 일 실시예에서, 제1 최종 타겟(FT1)에 대응하는 세그먼트(SG)는 음의 방향으로 바이어스 될 수 있다.
도 16은 보정된 제1 마스크 레이아웃(L1'b)을 도시한다. 보정된 제1 마스크 레이아웃(L1'b)은 제1 연장 패턴들(EP1')을 포함할 수 있다. 보정된 제1 연장 패턴(EP1')은 제1 최종 타겟(FT1) 상의 함몰 패턴(220b) 및 제1 최종 타겟(FT1) 아래의 함몰 패턴(222b)을 포함할 수 있다.
도 17은 본 개시의 일 실시예에 따른 제2 타겟 패턴의 보정 방법의 과정을 보여주는 플로우 차트이다. 즉, 도 17은 에러 패턴을 고려하여 제2 타겟 패턴을 보정하는 것(S120b)을 수행하는 방법을 보여주는 플로우 차트이다. 도 18 내지 도 20은 본 개시의 일 실시예에 따른 제2 타겟 패턴을 보정하는 방법의 개념도이다.
도 17을 참조하면, 단계 S120b는 제1 최종 타겟과 오버랩되는 마커 레이어를 형성하는 것(S121b), 마커 레이어로부터 제2 에러 영역을 선택하는 것(S122b), 에러 패턴과 제2 타겟 패턴의 스큐값을 고려하여 제2 에러 영역을 보정하는 것(S123b), 및 보정된 제2 에러 영역을 제2 타겟 패턴에 반영하는 것(S124b)을 포함할 수 있다.
도 18 내지 도 21은 본 개시의 일 실시예에 따른 제2 타겟 패턴을 보정하는 방법의 개념도이다.
도 18은 제2 타겟 패턴(TP2)을 도시한다. 제2 타겟 패턴(TP2)은 제1 타겟 패턴(TP1)과는 다른 레이어이며, 제1 타겟 패턴(TP1)과 다른 형상을 가질 수 있다. 예를 들어, 제2 타겟 패턴(TP2)은 제1 수평 방향(D1)과 교차하는 방향으로 연장하는 복수의 제2 연장 패턴(EP2)을 포함할 수 있다. 일 실시예에서, 제2 연장 패턴(EP2)은 사선 방향으로 연장하는 라인 패턴일 수 있다. 예를 들어, 제2 연장 패턴(EP2)은 제1 연장 패턴(EP1)과 비스듬한 방향으로 연장할 수 있다.
도 19를 참조하면, 제2 타겟 패턴(TP2)이 회전될 수 있다. 회전된 제2 타겟 패턴(TP2-R)은 회전된 제2 연장 패턴(EP2-R), 회전된 최종 타겟(FT-R) 및 회전된 제1 최종 타겟(FT1-R)을 포함할 수 있다. 예를 들어, 복수의 제2 연장 패턴들(EP2)은 제1 수평 방향(D1)으로 배향하도록(또는, 제1 수평 방향(D1)과 나란하게 되도록) 회전될 수 있다. 최종 타겟들(FT)은, 예를 들어 사각형의 에지가 제1 수평 방향(D1)과 나란하게 되도록 회전될 수 있다.
도 20은 마커 레이어(MRK)를 형성하는 것(S121b) 및 제2 에러 영역(ER2)을 선택하는 것(S122b)을 보여주는 개념도이다.
마커 레이어(MRK)를 형성하는 것(S121b)과 관련하여, 마커 레이어(MRK)는 에러 패턴과 대응하는 제1 최종 타겟(FT1-R)과 오버랩되도록 형성될 수 있다. 예를 들어, 마커 레이어(MRK)는 제2 연장 패턴(EP2-R)을 가로질러 제2 수평 방향(D2)으로 연장할 수 있으며, 제1 최종 타겟(FT1-R)과 부분적으로 오버랩되도록 형성될 수 있다. 제2 에러 영역(ER2)을 선택하는 것(S122b)과 관련하여, 마커 레이어(MRK)가 제2 연장 패턴(EP2-R)과 오버랩되는 제2 에러 영역(ER2)이 선택될 수 있다.
이어서, 제2 에러 영역(ER2)을 보정하는 것(S123b), 및 보정된 제2 에러 영역(ER2)을 제2 타겟 패턴(TP2-R)에 반영하는 것(S124b)이 진행될 수 있다. 일 실시예에서, 에러 패턴은 최종 타겟(FT-R)보다 작게 형성된 패턴일 수 있다. 이 경우 제2 에러 영역(ER2)을 보정하는 것(S123b)은 제2 에러 영역(ER2)의 크기를 증가시키는 것일 수 있다.
도 21은 보정된 제2 타겟 패턴(TP2'-R)을 도시한다. 제2 타겟 패턴(TP2'-R)은 보정된 제2 에러 영역(ER2)을 반영하여 제1 최종 타겟(FT1-R)에 대응하는 부분이 보정될 수 있다. 예를 들어, 제2 타겟 패턴(TP2'-R)은 제1 최종 타겟(FT1-R) 상의 돌출 패턴(310) 및 제1 최종 타겟(FT1-R) 아래의 돌출 패턴(312)을 포함할 수 있다.
도 22 내지 도 25는 본 개시의 일 실시예에 따른 제2 마스크 레이아웃(L2)을 보정하는 방법의 개념도이다.
도 22는 보정된 제2 타겟 패턴(TP2'-R)을 기초로 제2 마스크 레이아웃(L2-R)을 분할하는 방법을 보여주는 개념도이다. 도 23은 제2 마스크 레이아웃(L2-R)을 보정하는 것(S140b)을 보여주는 개념도이다. 제2 마스크 레이아웃(L2-R)은 포토 레지스트 상에 구현하고자 하는 제2 타겟 패턴(TP2-R)에 대한 레이아웃을 의미한다.
도 22 및 도 23을 참조하면, 제2 마스크 레이아웃(L2-R)의 제2 연장 패턴(EP2-R)은 복수의 세그먼트(SG)로 분할될 수 있으며 제2 타겟 패턴(TP2'-R)을 따라 각 세그먼트(SG) 상에 타겟 포인트(P)가 생성될 수 있다. 제2 연장 패턴(EP2-R)을 분할하는 방법은 도 6 및 도 7에서 설명된 바와 동일할 수 있다. 세그먼트(SG)의 끝점은, 제2 수평 방향(D2)으로 인접하는 최종 타겟(FT-R)의 에지와 제1 최종 타겟(FT1-R)의 에지 사이에 배치될 수 있다. 예를 들어, 제1 최종 타겟(FT1-R)은 인접하는 최종 타겟(FT-R)과 제2 수평 방향(D2)으로 소정의 폭(W1) 만큼 오버랩될 수 있으며, 세그먼트(SG)의 끝점은 오버랩되는 부분의 중간지점에 위치할 수 있다. 세그먼트들(SG)은 양의 방향으로 바이어스될 수 있다.
도 24는 보정된 제2 마스크 레이아웃(L2'-R)을 도시한다. 보정된 제2 마스크 레이아웃(L2'-R)은 제2 연장 패턴들(EP2-R)을 포함할 수 있다. 보정된 제2 연장 패턴(EP2-R)은 제1 최종 타겟(FT1-R) 상의 돌출 패턴(320) 및 제1 최종 타겟(FT1-R) 아래의 돌출 패턴(322)을 포함할 수 있다.
도 25는 회전된 제2 마스크 레이아웃(L2')을 도시한다. 제2 마스크 레이아웃(L2'-R)을 다시 회전시킴으로써 제2 마스크 레이아웃(L2) 보정이 완료될 수 있다.
제2 연장 패턴(EP2)이 제1 수평 방향(D1) 및 제2 수평 방향(D2)과 나란하지 않은 사선 방향으로 연장하는 경우, 도 18 내지 도 25를 참조하여 설명한 바와 같이, 제2 타겟 패턴(TP2) 및 제2 마스크 레이아웃(L2)을 회전시켜서 보정이 진행될 수 있다. 그러나, 이에 제한 되지 않으며, 다른 실시예에서는 제2 타겟 패턴(TP2) 및 제2 마스크 레이아웃(L2)이 회전되지 않을 수 있다. 다른 실시예에서, 복수의 제2 연장 패턴들(EP2) 및 최종 타겟들(FT)의 에지는 제2 수평 방향(D2)으로 나란하게 되도록 회전될 수 있다.
도 26 내지 도 30은 본 개시의 일 실시예에 따른 제1 타겟 패턴 및 제1 마스크 레이아웃을 보정하는 방법의 개념도이다.
일 실시예에서, 제1 타겟 패턴(TP1c)의 최종 타겟들(FT)은 격자 구조로 배치될 수 있다. 예를 들어, 최종 타겟들(FT)은 제1 수평 방향(D1) 및 제2 수평 방향(D2)을 따라 일정한 간격으로 이격될 수 있다. 도 31에서 후술되는 바와 같이, 제2 연장 패턴(EP2)이 제1 연장 패턴(EP1)과 직교하는 경우 최종 타겟들(FT)은 격자 구조로 배치될 수 있다.
도 26은 마커 레이어(MRK)를 형성하는 것(S121a) 및 제1 에러 영역(ER1)을 선택하는 것(S122a)을 보여주는 개념도이다. 마커 레이어(MRK)를 형성하는 것(S121a) 및 제1 에러 영역(ER1)을 선택하는 것(S122a)은 도 4에서 설명된 바와 유사하게 진행될 수 있다.
이어서, 제1 에러 영역(ER1)을 보정하는 것(S123a), 및 보정된 제1 에러 영역(ER1)을 제1 타겟 패턴(TP1)에 반영하는 것(S124a)이 진행될 수 있다. 일 실시예에서, 에러 패턴은 최종 타겟(FT)보다 작게 형성된 패턴일 수 있다. 이 경우 제2 에러 영역(ER2)을 보정하는 것(S123a)은 제1 에러 영역(ER1)의 크기를 증가시키는 것일 수 있다.
도 27은 보정된 제1 타겟 패턴(TP1'c)을 도시한다. 제1 타겟 패턴(TP1)은 제1 최종 타겟(FT1)에 대응하는 부분이 보정될 수 있다. 예를 들어, 제1 타겟 패턴(TP1'c)은 제1 최종 타겟(FT1) 상의 돌출 패턴(210c) 및 제1 최종 타겟(FT1) 아래의 돌출 패턴(212c)을 포함할 수 있다.
도 28은 보정된 제1 타겟 패턴(TP1)을 기초로 제1 마스크 레이아웃(L1c)을 분할하는 방법을 보여주는 개념도이다. 도 29는 제1 마스크 레이아웃(L1c)을 보정하는 것(S140a)을 보여주는 개념도이다.
도 28 및 도 29를 참조하면, 제1 마스크 레이아웃(L1c)의 제1 연장 패턴(EP1)은 복수의 세그먼트(SG)로 분할될 수 있으며 제1 타겟 패턴(TP1'c)을 따라 각 세그먼트(SG) 상에 타겟 포인트(P)가 생성될 수 있다. 각 세그먼트(SG)는 최종 타겟(FT)의 위치를 고려하여 위치할 수 있다. 예를 들어, 복수의 세그먼트(SG) 중에서 제1 최종 타겟(FT1)에 대응하는 세그먼트(SG)의 중점은 제1 최종 타겟(FT1)의 중점과 제2 수평 방향(D2)으로 정렬될 수 있다. 일 실시예에서, 세그먼트(SG)의 끝점(end point)은, 제1 수평 방향(D1)으로 인접하는 최종 타겟(FT)의 에지와 제1 최종 타겟(FT1)의 에지 중간지점에 배치될 수 있다. 예를 들어, 제1 최종 타겟(FT1)은 인접하는 최종 타겟(FT)과 제1 수평 방향(D1)으로 소정의 폭(W2) 만큼 이격될 수 있으며, 세그먼트(SG)의 끝점은 상기 폭(W2)을 반분하도록 위치할 수 있다. 또한, 세그먼트(SG)는 도 27에 도시된 돌출 패턴(210c, 212c)에 대응할 수 있다. 세그먼트들(SG)은 양의 방향으로 바이어스될 수 있다.
도 30은 보정된 제1 마스크 레이아웃(L1'c)을 도시한다. 보정된 제1 마스크 레이아웃(L1'c)은 제1 연장 패턴들(EP1')을 포함할 수 있다. 보정된 제1 연장 패턴(EP1')은 제1 최종 타겟(FT1) 상의 돌출 패턴(220c) 및 제1 최종 타겟(FT1) 아래의 돌출 패턴(222c)을 포함할 수 있다.
도 31 내지 도 34는 본 개시의 일 실시예에 따른 제2 타겟 패턴 및 제2 마스크 레이아웃을 보정하는 방법의 개념도이다.
도 31은 보정된 제2 타겟 패턴(TP2'c)을 도시한다. 제2 타겟 패턴(TP2'c)은 복수의 제2 연장 패턴(EP2)을 포함할 수 있다. 일 실시예에서, 복수의 제2 연장 패턴(EP2)은 제2 수평 방향(D2)으로 연장될 수 있으며, 서로 제1 수평 방향(D1)으로 이격될 수 있다. 일 실시예에서, 제1 최종 패턴에 대응하는 에러 패턴은 최종 타겟(FT)보다 작게 형성된 패턴일 수 있다. 제2 타겟 패턴(TP2)은 제1 최종 타겟(FT1)에 대응하는 부분이 보정될 수 있다. 예를 들어, 제2 타겟 패턴(TP2'c)은 제1 최종 타겟(FT1) 좌측의 돌출 패턴(310c) 및 제1 최종 타겟(FT1) 우측의 돌출 패턴(312c)을 포함할 수 있다.
도 32는 보정된 제2 타겟 패턴(TP2'c)을 기초로 제2 마스크 레이아웃(L2c)을 분할하는 방법을 보여주는 개념도이다. 도 33은 제2 마스크 레이아웃(L2c)을 보정하는 것(S140b)을 보여주는 개념도이다.
도 32 및 도 33을 참조하면, 제2 마스크 레이아웃(L2c)의 제2 연장 패턴(EP2)은 복수의 세그먼트(SG)로 분할될 수 있으며 제2 타겟 패턴(TP2'c)을 따라 각 세그먼트(SG) 상에 타겟 포인트(P)가 생성될 수 있다. 각 세그먼트(SG)는 최종 타겟(FT)의 위치를 고려하여 위치할 수 있다. 예를 들어, 복수의 세그먼트(SG) 중에서 제1 최종 타겟(FT1)에 대응하는 세그먼트(SG)의 중점은 제1 최종 타겟(FT1)의 중점과 제1 수평 방향(D1)으로 정렬될 수 있다. 일 실시예에서, 세그먼트(SG)의 끝점(end point)은, 제2 수평 방향(D2)으로 인접하는 최종 타겟(FT)의 에지와 제1 최종 타겟(FT1)의 에지 중간지점에 배치될 수 있다. 예를 들어, 제1 최종 타겟(FT1)은 인접하는 최종 타겟(FT)과 제2 수평 방향(D2)으로 소정의 폭(W2) 만큼 이격될 수 있으며, 세그먼트(SG)의 끝점은 상기 폭(W2)을 반분하도록 위치할 수 있다. 또한, 세그먼트(SG)는 도 31에 도시된 돌출 패턴(310c, 312c)에 대응할 수 있다. 세그먼트들(SG)은 양의 방향으로 바이어스될 수 있다.
도 34는 보정된 제2 마스크 레이아웃(L2'c)을 도시한다. 보정된 제2 마스크 레이아웃(L2'c)은 제2 연장 패턴들(EP2')을 포함할 수 있다. 보정된 제2 연장 패턴(EP2')은 제1 최종 타겟(FT1) 좌측의 돌출 패턴(320c) 및 제1 최종 타겟(FT1) 우측의 돌출 패턴(322c)을 포함할 수 있다.
도 29 및 도 33에서 설명된 바와 같이 제1 마스크 레이아웃(L2c) 및 제2 마스크 레이아웃(L2c)을 분함함으로써, 에러 패턴이 보다 정밀하게 조절될 수 있다. 또한, 각 세그먼트(SG)는 하나의 최종 타겟(FT)에만 대응되므로, 각 최종 타겟(FT)에 대해서 독립적으로 레이아웃이 보정될 수 있다.
다시 도 1 및 도 2를 참조하면, 마스크를 형성하는 것(S150)과 관련하여, 설계된 마스크 레이아웃을 기초로 마스크가 형성될 수 있다 예를 들어, 단계S140a, S140b에서 보정된 제1 마스크 레이아웃(L1) 및 제2 마스크 레이아웃(L2)을 기초로 하는 제1 포토 마스크 및 제2 포토 마스크가 형성될 수 있다. 제1 포토 마스크는 제2 포토 마스크와 서로 다른 레이어에 대한 것이다. 반도체 소자를 형성하는 것(S160)과 관련하여, 제1 포토 마스크 및 제1 포토 마스크를 사용하여 제1 포토 레지스트 패턴 및 제2 포토 레지스트 패턴이 형성될 수 있다. 예를 들어, 제1 포토 레지스트 패턴 형성 후에 상기 제1 포토 레지스트 패턴을 덮는 하드 마스크 및 제2 포토 레지스트를 형성하고 제2 포토 마스크를 이용하여 제2 포토 레지스트 패턴이 형성될 수 있다. 제1 포토 레지스트 패턴 및 제2 포토 레지스트 패턴을 식각 마스크로 하여 하드 마스크을 식각하여 최종 패턴들이 구현될 수 있다. 최종 패턴들은 식각 공정에 의해 타겟층에 반도체 패턴으로 구현될 수 있다.
도 35 내지 도 37은 본 발명 기술적 사상의 실시예들에 따른 포토 마스크 제작 방법을 설명하기 위한 단면도들이다.
도 35를 참조하면, 본 발명 기술적 사상의 실시예들에 따른 포토 마스크 제작 방법은 마스크 기판(410) 상에 반사층(420, 430)을 형성하고 상기 반사층(420, 430) 상에 캐핑층(440)을 형성하는 것을 포함할 수 있다.
일 실시예에서, 상기 포토 마스크는 이유브이(Extreme Ultraviolet; EUV) 리소그래피 마스크일 수 있다. 상기 마스크 기판(410)은 실리콘 층을 포함할 수 있다. 상기 반사층(420, 430)은 다수의 제1 물질 층(420) 및 다수의 제2 물질 층(430)이 번갈아 가며 반복적으로 적층된 것일 수 있다. 상기 반사층(420, 430)은 상기 다수의 제1 물질 층(420) 및 상기 다수의 제2 물질 층(430)이 인터리빙(Interleaving) 방식으로 적층된 것일 수 있다. 상기 다수의 제2 물질 층(430)은 상기 다수의 제1 물질 층(420)과 다른 물질을 포함할 수 있다. 상기 다수의 제1 물질 층(420)의 각각은 실리콘 층을 포함할 수 있다. 상기 다수의 제2 물질 층(430)의 각각은 몰리브덴(Mo) 층을 포함할 수 있다. 상기 캐핑층(440)은 루테늄(Ru) 층을 포함할 수 있다.
도 36을 참조하면, 상기 캐핑층(440) 상에 마스크 패턴(450)이 형성될 수 있다. 포토 마스크(400)는 상기 마스크 패턴(450), 상기 캐핑층(440), 상기 반사층(420, 430), 및 상기 마스크 기판(410)을 포함할 수 있다. 상기 마스크 패턴(450)은 도 1 내지 도 34를 통하여 설명된 제1 마스크 레이아웃 및 제2 마스크 레이아웃에 기초하여 형성될 수 있다.
상기 캐핑층(440) 상에 상기 마스크 패턴(450)을 형성하는 것은 박막 형성 공정 및 패터닝 공정을 포함할 수 있다. 상기 마스크 패턴(450)은 흡수제(460), 반사 방지층(470), 및 개구부(460T)를 포함할 수 있다. 상기 흡수제(460)는 상기 캐핑층(440) 상에 직접적으로 접촉될 수 있다. 상기 흡수제(460)는 탄탈 붕소 질화물(TaBN)을 포함할 수 있다. 상기 반사 방지층(470)은 상기 흡수제(460) 상을 덮을 수 있다. 상기 반사 방지층(470)은 로렌슘(Lr)을 포함할 수 있다. 상기 개구부(460T)는 상기 반사 방지층(470) 및 상기 흡수제(460)를 관통하여 상기 캐핑층(440)의 상면을 노출할 수 있다.
도 37을 참조하면, 상기 포토 마스크(400)는 이유브이(Extreme Ultraviolet; EUV) 리소그래피 마스크일 수 있다.
일 실시예에서, 이유브이(EUV) 리소그래피 시스템에서 광(480) (예를 들어, 광원 장치에 의해 생성된 EUV 방사선 빔)은 경사진 입사각으로 상기 포토 마스크(400)를 향해 투영될 수 있다. 상기 광(480)은 경사진 방식으로 상기 포토 마스크(400)를 향해 투영되어 상기 포토 마스크(400)의 표면에 수직인 수직 축(500)과의 입사 각도(490)를 형성할 수 있다. 일 실시예에서, 상기 입사 각도(490)는 약 5도 내지 약 7도의 범위에서. 반사광(510)은 이유브이(EUV) 리소그래피 프로세스를 수행하기 위해 투영 광학계(도시되지 않음)를 향해 투영될 수 있다. 상기 마스크 패턴(450)의 높이에 기인하여 상기 마스크(400)의 표면에 그림자 영역(520)이 발생할 수 있다. 상기 그림자 영역(520)은 도 1 내지 도 34를 참조하여 설명된 제1 마스크 레이아웃 및 제2 마스크 레이아웃을 보정하는 단계(S140a, S140b)에 반영될 수 있다.
일 실시예에서, 상기 마스크는 투광 마스크일 수 있다. 상기 마스크 기판(410)은 쿼츠와 같은 투광 기판을 포함할 수 있다. 상기 반사층(420, 430) 및 상기 캐핑층(440)은 생략될 수 있다. 상기 마스크 패턴(450)은 크롬(Cr) 층과 같은 차광 층을 포함할 수 있다.
이상, 첨부된 도면을 참조하여 본 개시에 따른 실시예들을 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다.
10 : 포토 리소그래피 시스템 20 : 광원
30 : 포토 마스크 40 : 포토 레지스트
50 : 하드 마스크 60 : 타겟층
70 : 기판 TP1 : 제1 타겟 패턴
EP1 : 제1 연장 패턴 MRK : 마커 레이어
ER1 : 제1 에러 영역 FT : 최종 타겟
FT1 : 제1 최종 타겟 L1 : 제1 마스크 레이아웃 P : 타겟 포인트 SG : 세그먼트
TP2 : 제2 타겟 패턴 EP2 : 제2 연장 패턴
ER2 : 제2 에러 영역 L2 : 제2 마스크 레이아웃

Claims (20)

  1. 기판 상에 형성된 최종 패턴들의 에러 패턴을 식별하고;
    상기 에러 패턴을 고려하여 제1 타겟 패턴을 보정하고,
    상기 보정된 제1 타겟 패턴을 기초로 제1 마스크 레이아웃을 복수의 제1 세그먼트로 분할하고, 상기 제1 마스크 레이아웃은 제1 수평 방향으로 연장하는 제1 연장 패턴 및 상기 최종 패턴들에 대응하며 지그재그로 배치되는 최종 타겟들 및 상기 에러 패턴에 대응하는 제1 최종 타겟을 포함하며, 상기 각 제1 세그먼트는 하나의 상기 최종 타겟에 대응하며; 및
    상기 복수의 세그먼트 중 상기 제1 최종 타겟에 대응하는 제1 타겟 세그먼트들을 바이어스하여 상기 제1 마스크 레이아웃을 보정하는 것을 포함하는 마스크 형성 방법.
  2. 제1항에 있어서,
    상기 제1 타겟 세그먼트들의 끝점은 상기 제1 최종 타겟과 상기 제1 수평 방향과 교차하는 제2 수평 방향으로 인접하는 상기 최종 타겟의 에지와 상기 제1 최종 타겟의 에지 사이에 배치되는 마스크 형성 방법.
  3. 제2항에 있어서,
    상기 제1 타겟 세그먼트들의 끝점은 상기 제1 최종 타겟이 상기 인접하는 최종 타겟과 상기 제2 수평 방향으로 오버랩되는 부분의 중간 지점에 위치하는 마스크 형성 방법.
  4. 제1항에 있어서,
    상기 각 최종 타겟은 2개의 제1 세그먼트에 대응하는 마스크 형성 방법.
  5. 제1항에 있어서,
    상기 제1 최종 타겟은 상기 제1 연장 패턴과 오버랩되며 상기 에러 패턴의 CD가 상대적으로 작은 경우,
    상기 제1 마스크 레이아웃을 보정하는 것은 상기 제1 타겟 세그먼트들을 양의 방향으로 바이어스 하는 것을 포함하는 마스크 형성 방법.
  6. 제1항에 있어서,
    상기 제1 최종 타겟은 상기 제1 연장 패턴과 오버랩되며 상기 에러 패턴의 CD가 오정렬된 경우,
    상기 제1 마스크 레이아웃을 보정하는 것은 상기 제1 타겟 세그먼트들을 오정렬된 방향과 반대 방향으로 바이어스 하는 것을 포함하는 마스크 형성 방법.
  7. 제1항에 있어서,
    상기 제1 최종 타겟은 상기 제1 연장 패턴과 오버랩되지 않으며 상기 에러 패턴의 CD가 상대적으로 작은 경우,
    상기 제1 마스크 레이아웃을 보정하는 것은 상기 제1 타겟 세그먼트들을 음의 방향으로 바이어스 하는 것을 포함하는 마스크 형성 방법.
  8. 제1항에 있어서,
    상기 제1 타겟 패턴을 보정하는 것은 상기 제1 최종 타겟과 오버랩되는 마커 레이어를 형성하고;
    상기 마커 레이어로부터 제1 에러 영역을 선택 및 보정하고;
    상기 보정된 제1 에러 영역을 상기 제1 타겟 패턴에 반영하는 것을 포함하는 마스크 형성 방법.
  9. 제1항에 있어서,
    상기 제1 마스크 레이아웃을 보정하는 것은 상기 제1 타겟 패턴을 따라 타겟 포인트를 생성하고, 상기 제1 마스크 레이아웃의 시뮬레이션 컨투어가 상기 타겟 포인트에 매칭되도록 상기 제1 타겟 세그먼트를 바이어스 하는 것을 포함하는 마스크 형성 방법.
  10. 제1항에 있어서,
    상기 최종 타겟들은 사각형, 원형, 또는 타원형을 갖는 마스크 형성 방법.
  11. 제1항에 있어서,
    상기 에러 패턴을 고려하여 제2 타겟 패턴을 보정하고,
    상기 보정된 제2 타겟 패턴을 기초로 제2 마스크 레이아웃을 복수의 제2 세그먼트로 분할하고, 상기 제2 마스크 레이아웃은 제1 수평 방향과 교차하는 방향으로 연장하는 제2 연장 패턴 및 상기 최종 패턴들에 대응하는 최종 타겟들 및 상기 에러 패턴에 대응하는 제1 최종 타겟을 포함하며, 상기 각 제2 세그먼트는 하나의 상기 최종 타겟에 대응하며; 및
    상기 복수의 세그먼트 중 상기 제1 최종 타겟에 대응하는 제2 타겟 세그먼트들을 바이어스하여 상기 제2 마스크 레이아웃을 보정하는 것을 더 포함하는 마스크 형성 방법.
  12. 제11항에 있어서,
    상기 제2 연장 패턴은 상기 제1 수평 방향에 대해 사선 방향인 마스크 형성 방법.
  13. 제12항에 있어서,
    상기 제2 타겟 패턴을 보정하기 전에 상기 제2 연장 패턴 및 상기 최종 타겟들의 에지가 상기 제1 수평 방향과 나란하게 되도록 상기 제2 타겟 패턴을 회전하는 것을 더 포함하며,
    상기 제2 마스크 레이아웃을 보정하는 것은 상기 제2 타겟 세그먼트들을 상기 제1 수평 방향으로 바이어스하는 것을 포함하는 마스크 형성 방법.
  14. 기판 상에 형성된 최종 패턴들의 에러 패턴을 식별하고;
    상기 에러 패턴을 고려하여 제1 타겟 패턴을 보정하고,
    상기 보정된 제1 타겟 패턴을 기초로 제1 마스크 레이아웃을 복수의 제1 세그먼트로 분할하고, 상기 제1 마스크 레이아웃은 제1 수평 방향으로 연장하는 제1 연장 패턴 및 상기 최종 패턴들에 대응하는 최종 타겟들 및 상기 에러 패턴에 대응하며 격자 구조로 배치되는 제1 최종 타겟을 포함하며, 상기 각 제1 세그먼트는 하나의 상기 최종 타겟에 대응하며; 및
    상기 복수의 세그먼트 중 상기 제1 최종 타겟에 대응하는 제1 타겟 세그먼트들을 바이어스하여 상기 제1 마스크 레이아웃을 보정하는 것을 포함하는 마스크 형성 방법.
  15. 제14항에 있어서,
    상기 제1 타겟 세그먼트들의 끝점은 상기 제1 수평 방향으로 인접하는 상기 최종 타겟의 에지와 상기 제1 최종 타겟의 에지 사이에 배치되는 마스크 형성 방법.
  16. 제15항에 있어서,
    상기 제1 타겟 세그먼트들의 끝점은 상기 제1 최종 타겟의 에지와 상기 인접하는 최종 타겟의 에지의 중간 지점에 위치하는 마스크 형성 방법.
  17. 제14항에 있어서,
    상기 에러 패턴을 고려하여 제2 타겟 패턴을 보정하고,
    상기 보정된 제2 타겟 패턴을 기초로 제2 마스크 레이아웃을 복수의 제2 세그먼트로 분할하고, 상기 제2 마스크 레이아웃은 제1 수평 방향과 직교하는 제2 수평 방향으로 연장하는 제2 연장 패턴 및 상기 최종 패턴들에 대응하는 최종 타겟들 및 상기 에러 패턴에 대응하는 제1 최종 타겟을 포함하며, 상기 각 제2 세그먼트는 하나의 상기 최종 타겟에 대응하며; 및
    상기 복수의 세그먼트 중 상기 제1 최종 타겟에 대응하는 제2 타겟 세그먼트들을 바이어스하여 상기 제2 마스크 레이아웃을 보정하는 것을 더 포함하는 마스크 형성 방법.
  18. 기판 상에 형성된 최종 패턴들의 에러 패턴을 식별하고;
    상기 에러 패턴을 고려하여 제1 타겟 패턴을 보정하고,
    상기 보정된 제1 타겟 패턴을 기초로 제1 마스크 레이아웃을 복수의 제1 세그먼트로 분할하고, 상기 제1 마스크 레이아웃은 제1 수평 방향으로 연장하는 제1 연장 패턴 및 상기 최종 패턴들에 대응하는 최종 타겟들 및 상기 에러 패턴에 대응하며 지그재그로 배치되는 제1 최종 타겟을 포함하며, 상기 각 제1 세그먼트는 하나의 상기 최종 타겟에 대응하며;
    상기 복수의 세그먼트 중 상기 제1 최종 타겟에 대응하는 제1 타겟 세그먼트들을 바이어스하여 상기 제1 마스크 레이아웃을 보정하고;
    상기 보정된 제1 마스크 레이아웃을 기초로 포토 마스크를 형성하고
    상기 포토 마스크를 사용하여 포토 레지스트 패턴을 형성하고
    상기 포토 레지스트 패턴을 사용하여 상기 기판 상에 반도체 패턴을 형성하는 것을 포함하는 반도체 소자 형성 방법.
  19. 제18항에 있어서,
    상기 포토 레지스트 패턴을 형성하는 것은 리소그래피 공정을 포함하며,
    상기 리소그래피 공정은 EUV(Extreme Ultraviolet) 리소그래피 공정인 반도체 소자 제조 방법.
  20. 제19항에 있어서,
    상기 포토 마스크를 형성하는 것은 마스크 기판, 반사층 및 캐핑층을 순차적으로 형성하는 것을 포함하며,
    상기 반사층은 교대로 적층되는 제1 물질층들 및 제2 물질층들을 포함하며,
    상기 마스크 기판은 쿼츠를 포함하고, 상기 각 제1 물질층은 실리콘층을 포함하고, 상기 각 제2 물질층은 몰리브덴(Mo)층을 포함하며, 상기 캐핑층은 루테늄(Ru)층을 포함하는 반도체 소자 제조 방법.
KR1020200098633A 2020-08-06 2020-08-06 에러 패턴에 대응하여 마스크 레이아웃을 설계하는 방법 및 그 방법을 이용한 마스크 형성 방법 KR20220018296A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200098633A KR20220018296A (ko) 2020-08-06 2020-08-06 에러 패턴에 대응하여 마스크 레이아웃을 설계하는 방법 및 그 방법을 이용한 마스크 형성 방법
US17/185,140 US11506983B2 (en) 2020-08-06 2021-02-25 Method of designing mask layout based on error pattern and method of manufacturing mask
CN202110724790.8A CN114063381A (zh) 2020-08-06 2021-06-29 制造掩模的方法以及制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200098633A KR20220018296A (ko) 2020-08-06 2020-08-06 에러 패턴에 대응하여 마스크 레이아웃을 설계하는 방법 및 그 방법을 이용한 마스크 형성 방법

Publications (1)

Publication Number Publication Date
KR20220018296A true KR20220018296A (ko) 2022-02-15

Family

ID=80114986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200098633A KR20220018296A (ko) 2020-08-06 2020-08-06 에러 패턴에 대응하여 마스크 레이아웃을 설계하는 방법 및 그 방법을 이용한 마스크 형성 방법

Country Status (3)

Country Link
US (1) US11506983B2 (ko)
KR (1) KR20220018296A (ko)
CN (1) CN114063381A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5559957B2 (ja) 2008-03-18 2014-07-23 株式会社日立ハイテクノロジーズ パターン測定方法及びパターン測定装置
KR101095077B1 (ko) 2008-12-26 2011-12-20 주식회사 하이닉스반도체 광학 근접 효과 보상 방법
KR101686552B1 (ko) 2010-04-21 2016-12-29 삼성전자 주식회사 균일한 광 근접 효과 보정을 이용하는 반도체 소자의 제조 방법
KR101752837B1 (ko) 2011-02-28 2017-07-03 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
JP5986817B2 (ja) 2012-06-15 2016-09-06 株式会社日立ハイテクノロジーズ オーバーレイ誤差測定装置、及びコンピュータープログラム
US8977988B2 (en) 2013-04-09 2015-03-10 United Microelectronics Corp. Method of optical proximity correction for modifying line patterns and integrated circuits with line patterns modified by the same
US9679100B2 (en) * 2015-08-21 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Environmental-surrounding-aware OPC
KR102417183B1 (ko) 2016-02-25 2022-07-05 삼성전자주식회사 적층형 메모리 장치, ｏｐｃ 검증 방법, 적층형 메모리 장치의 레이아웃 디자인 방법, 및 적층형 메모리 장치의 제조 방법
US9996658B2 (en) * 2016-05-13 2018-06-12 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device
KR102632559B1 (ko) 2018-08-23 2024-02-02 삼성전자주식회사 반도체 소자의 제조 방법, 극 자외선 노광 방법 및 광 근접 보정 방법

Also Published As

Publication number Publication date
US11506983B2 (en) 2022-11-22
CN114063381A (zh) 2022-02-18
US20220043359A1 (en) 2022-02-10

Similar Documents

Publication Publication Date Title
KR101864164B1 (ko) 노광 시스템과, 이 시스템으로 제조되는 포토마스크 및 웨이퍼
US8912103B2 (en) Method of fabricating and correcting nanoimprint lithography templates
JP2002351046A (ja) 位相シフトマスクおよびその設計方法
US6841801B2 (en) Mask for correcting optical proximity effect
JP4184918B2 (ja) コンタクトホールの形成方法
TW201411292A (zh) 用於ｅｕｖ投射微影之照射光學單元與光學系統
JP2013222811A (ja) Ｅｕｖマスクブランクス、マスクの製造方法、及びアライメント方法
JP4817907B2 (ja) レジストパターン形成用のフォトマスク及びその製造方法、並びにこのフォトマスクを用いたレジストパターンの形成方法
KR100475083B1 (ko) 미세한 콘택홀 어레이를 위한 포토마스크, 그 제조방법 및사용방법
JPH0722308A (ja) 半導体素子の露光方法およびダミーマスク
KR20060041615A (ko) 마스크, 노광 방법 및 반도체 장치의 제조 방법
JP2018159848A (ja) 光照射方法、基板上構造体の製造方法および露光装置
KR20220018296A (ko) 에러 패턴에 대응하여 마스크 레이아웃을 설계하는 방법 및 그 방법을 이용한 마스크 형성 방법
JP2008288338A (ja) フォトマスク、このフォトマスクを用いた露光装置のフレア測定方法及びマスクパターンの補正方法
JP4794408B2 (ja) フォトマスク及び半導体装置の製造方法
US9946150B2 (en) Light reflection type lithography mask, its manufacturing method, mask data generation method and mask blank
US8742546B2 (en) Semiconductor device with a plurality of dot patterns and a line pattern having a projection part
US20150261081A1 (en) Photomask manufacturing method and photomask
US11415876B2 (en) Method of fabricating a photomask
KR100652388B1 (ko) 다-위상 위상 변조부를 구비하는 포커스 모니터링 마스크및 그 제조 방법
JP7399813B2 (ja) フォトマスク
KR100573469B1 (ko) 전자빔을 이용하는 포토마스크의 다중 노광방법
KR100771550B1 (ko) 포토마스크 및 그 형성방법
KR101129026B1 (ko) 라인 형태의 패턴형성을 위한 포토마스크 및 이를 이용한 패턴형성방법
KR101052923B1 (ko) 더블 패터닝을 위한 포토마스크 및 이를 이용한 노광방법과그 제조방법