-
HINTERGRUND
-
Die Industrie integrierter Halbleiterschaltungen (IC) hat ein exponentielles Wachstums erfahren. Technologische Fortschritte in IC-Materialien und Design haben Generationen von ICs erzeugt, wo jede Generation kleinere und komplexere Schaltungen als die vorherige Generation hervorbringt. Im Verlauf der IC-Entwicklung hat sich die Funktionsdichte (d. h., die Anzahl miteinander verbundener Vorrichtungen pro Chipfläche) allgemein erhöht, während die geometrische Größe (d. h., die kleinste Komponente (oder Leitung), die mit einem Herstellungsprozess geschaffen werden kann) abgenommen hat. Dieser Abwärtsskalierungsprozess bietet im Allgemeinen Vorteile durch eine Erhöhung der Produktionseffizienz und Senkung damit verbundener Kosten. Dieses Abwärtsskalieren hat auch die Komplexität einer IC-Verarbeitung und -Herstellung erhöht.
-
Zur Umsetzung dieser Fortschritte sind ähnliche Entwicklungen in IC-Verarbeitung und -Herstellung erforderlich. Zur Verbesserung der Abbildung, wenn eine Struktur auf einen Wafer übertragen wird, wird zum Beispiel eine optische Nahbereichskorrektur (Optical Proximity Correction, OPC) verwendet. Die Designstruktur wird zum Erzeugen eines Bildes auf dem Wafer mit verbesserter Auflösung eingestellt. Herkömmliche OPC-Prozesse berücksichtigen jedoch die Umwelt von Layout-Strukturen nicht in vollem Maße. Als solche berücksichtigen herkömmliche OPC-Prozesse mögliche interaktive Wirkungen zwischen nebeneinander liegenden Layout-Strukturen nicht vollständig. Dies kann zu einer verschlechterten Leistung und möglicherweise einem Versagen der Vorrichtung führen.
-
Während daher herkömmliche OPC-Prozesse allgemein für ihren beabsichtigten Zweck geeignet sind, sind sie nicht in jedem Aspekt zufriedenstellend. Es besteht ein Bedarf an einem OPC-Prozess, der die Wechselwirkung zwischen benachbarten Layout-Strukturen berücksichtigt.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Aspekte der vorliegenden Offenbarung werden aus der folgenden ausführlichen Beschreibung am besten verständlich, wenn diese mit den beiliegenden Figuren gelesen wird. Es wird betont, dass gemäß der Standardpraxis in der Industrie verschiedene Merkmale nicht im Maßstab gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale der deutlichen Besprechung wegen beliebig vergrößert oder verkleinert sein.
-
1–4, 5A–5B, 6A–6B und 7 sind schematische Draufsichten verschiedener beispielhafter IC-Layout-Strukturen, die zur Veranschaulichung der OPC-Prozesse gemäß einigen Ausführungsformen der vorliegenden Offenbarung hilfreich sind.
-
8–9 sind Ablaufdiagramme von Verfahren zur Durchführung einer OPC gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
-
AUSFÜHRLICHE BESCHREIBUNG
-
Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele zur Implementierung verschiedener Merkmale der Offenbarung vor. Spezielle Beispiele von Komponenten und Anordnungen sind in der Folge zur Vereinfachung der vorliegenden Offenbarung beschrieben. Diese sind natürlich lediglich Beispiele und nicht als Einschränkung gedacht. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen enthalten, in welchen das erste und zweite Merkmal in direktem Kontakt gebildet sind, und kann auch Ausführungsformen enthalten, in welchen zusätzliche Merkmale zwischen den ersten und zweiten Merkmalen gebildet sein können, so dass die ersten und zweiten Merkmale nicht in direktem Kontakt sein mögen. Zusätzlich kann die vorliegende Offenbarung Bezugsnummern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und legt selbst kein Verhältnis zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen fest.
-
Ferner können raumbezogene Begriffe, wie ”unterhalb”, ”unter”, ”niedriger”, ”über”, ”oberer” und dergleichen hier zur einfachen Beschreibung verwendet werden, um ein Verhältnis eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmale(en) zu beschreiben, die in den Figuren dargestellt sind. Die raumbezogenen Begriffe sollen unterschiedliche Orientierungen der Vorrichtung in Verwendung oder Betrieb zusätzlich zu der in den Figuren dargestellten Orientierung beinhalten. Die Vorrichtung kann anders orientiert (90 Grad oder in anderen Orientierungen gedreht) sein und die raumbezogenen Deskriptoren, die hier verwendet werden, können ebenso dementsprechend interpretiert werden.
-
In der Halbleiterherstellung kann eine Fertigungsanlage eine IC-Layout-Design-Datei (z. B. in einem Graphic Database System (GDS) Format) von einer Designfirma erhalten. Das IC-Layout-Design enthält zahlreiche IC-Layout-Strukturen, die Kreise, Rechtecke oder andere Vielecke enthalten können. Die Fertigungsanlage führt fotolithografische Prozesse aus, um die Bilder von Layout-Strukturen von einer Fotomaske auf einen Wafer zu übertragen. Aufgrund verschiedener Effekte, die durch Beugung oder Halbleiterbearbeitung verursacht werden, können jedoch Bildfehler auftreten. Infolgedessen können die tatsächlich hergestellten IC-Layout-Strukturen nicht ausreichend dem Originaldesign gleichen. Zur Korrektur dieses Problems wird eine optische Nahbereichskorrektur (OPC) für einen Ausgleich dieser Bildfehler verwendet. OPC kann zum Beispiel Ränder der IC-Layout-Strukturen verschieben oder die IC-Layout-Strukturen auf der Fotomaske neu formen (z. B. durch Hinzufügen zusätzlicher Komponenten). Die OPC ermöglicht, dass die tatsächlich hergestellten IC-Layout-Strukturen ihrem geplanten Design besser gleichen.
-
In einigen Situationen jedoch kann selbst ein aggressives OPC-Modellieren nicht genug sein. Zum Beispiel wurde in fortgeschrittenen Technologieknoten eine doppelte Strukturierung eingeführt, die ein Pitch-Splitting verwendet. Ein geplantes Layout kann in mehrere Schichten geteilt werden, um den Rahmen einer Wiedergabetreue einer Scanner-Strukturierung zu locker und auch die Regeln einer OPC zu locker. Für einige spezielle geplante Layouts jedoch (wie für Merkmale die wirklich klein sind und nahe bei benachbarten Merkmalen liegen) kann selbst ein dreifaches oder vierfaches Pitch-Splitting nicht imstande sein, diese aufzulösen. Mit anderen Worten, die Strukturmerkmale können selbst nach Verwendung eines aggressiven OPC-Modellierens noch immer verschmelzen. Die vorliegende Offenbarung hat zum Ziel, sich mit solchen Merkmalen zu beschäftigen, die, nachdem eine gewisse Anzahl von Pitch-Splittings durchgeführt wurde, noch immer außerhalb der Verfahrensspezifikation liegen.
-
In einigen OPC-Prozessen werden die Ränder der IC-Layout-Strukturen in mehrere Segmente zerteilt (oder zerlegt oder geteilt) (dissect) und diesen Segmenten fortlaufende Sollpunkte zugeordnet. Simulationen werden durchgeführt um zu erkennen, wie die hergestellte IC-Layout-Struktur aussehen würde. Anhand der Simulationsergebnisse können die Zerteilung (oder Zerlegung oder Aufteilung) (dissection) und Sollpunkte eingestellt werden und danach kann die Simulation wiederholt werden. Herkömmliche OPC-Prozesse könnten jedoch die Wechselwirkung zwischen IC-Layout-Strukturen, die nebeneinander liegen, nicht vollständig berücksichtigen, zum Beispiel die IC-Layout-Strukturen, die selbst durch doppelte Strukturierungstechniken (einschließlich dreifachen oder vierfachen Pitch-Splittings) nicht aufgelöst werden können. Mit anderen Worten, herkömmliche OPC-Prozesse sind sich der Umgebung dieser speziellen Arten von IC-Layout-Strukturen nicht vollständig bewusst, die schwierig aufzulösen sind, selbst wenn eine doppelte Strukturierung angewendet wird.
-
Dieses Problem verschärft sich, da die Generation von Halbleitern immer kleiner wird, kritische Dimensionen und/oder Abstände ebenso immer kleiner werden und somit die mögliche Wechselwirkung zwischen benachbarten IC-Layout-Strukturen signifikanter wird. Da herkömmliche OPC-Prozesse eine solche Wechselwirkung nicht vollständig berücksichtigen, könnten die OPC-Ergebnisse nicht zufriedenstellend sein. Zum Beispiel kann eine tatsächlich hergestellte IC-Layout-Struktur ohne benachbarte IC-Layout-Strukturen ziemlich anders aussehen, wenn dieselbe IC-Layout-Struktur nun neben einer oder mehreren anderen IC-Layout-Struktur(en) liegt. Anders gesagt, die Umwelt, in der sich eine IC-Layout-Struktur befindet (d. h., ihre Umgebung) kann eine signifikante Auswirkung auf ihr Aussehen in der Herstellung haben und diese Auswirkung wurde in herkömmlichen OPC-Prozessen nicht ausreichend berücksichtigt.
-
Zur Lösung dieser Nachteile der herkömmlichen OPC-Prozesse betrifft die vorliegende Offenbarung einen OPC-Prozess, der die Umgebung oder Umwelt von IC-Layout-Strukturen berücksichtigt, wie in der Folge unter Bezugnahme auf 1-4, 5A–5B, 6A–6B und 7–9 beschrieben.
-
1 ist eine schematische Draufsicht auf mehrere beispielhafte IC-Layout-Strukturen 100–102. In einigen Ausführungsformen sind die IC-Layout-Strukturen 100–102 Strukturen, die unter Verwendung der doppelten Strukturierungs- oder Pitch-Splitting-Techniken, die zuvor besprochen wurden, schwierig aufzulösen sind. Die IC-Layout-Strukturen 100–102 sind hier als Rechtecke gestaltet, aber es wird davon ausgegangen, dass sie andere Formen in anderen Ausführungsformen annehmen können. Als Teil eines OPC-Prozesses werden die langen Ränder jeder der IC-Layout-Strukturen 100–102 in mehrere Segmente zerteilt (die kurzen Ränder können in anderen Ausführungsformen ebenso zerteilt werden). Sollpunkte werden auch entlang der Ränder der IC-Layout-Strukturen 100–102 angeordnet. Die IC-Layout-Strukturen können dann durch eine OPC-Simulation laufen. Im Idealfall zeigen die Simulationsergebnisse, dass die zerteilten Segmente oder Ränder der IC-Layout-Strukturen 100–102 durch ihre entsprechenden Sollpunkte gehen (oder mit diesen übereinstimmen. Die OPC-Simulation kann als zufriedenstellend angesehen werden, wenn dies der Fall ist.
-
Wie in 1 dargestellt, ist die IC-Layout-Struktur 102 ausreichend weit von den IC-Layout-Strukturen 100–101 entfernt und somit ist unwahrscheinlich, dass die OPC der IC-Layout-Struktur 102 durch das Vorhandensein der IC-Layout-Strukturen 100–101 beeinträchtigt wird. Die unmittelbare Nähe (z. B. weniger als etwa 100 Nanometer) zwischen den IC-Layout-Strukturen 100 und 101 kann jedoch Probleme bereiten. Zum Beispiel kann ihre unmittelbare Nähe zu optischen Abbildungsproblemen führen, so dass die simulierten Ränder oder zerteilten Segmente der IC-Layout-Strukturen 100–101 ihre entsprechenden Sollpunkte verfehlen können. Dies kann besonders für die obere rechte Ecke der IC-Layout-Struktur 100 und die untere linke Ecke der IC-Layout-Struktur 101 zutreffen, da diese zwei Regionen am nächsten zu der anderen IC-Layout-Struktur liegen und am wahrscheinlichsten durch die anderen nahe IC-Layout-Struktur beeinträchtig werden.
-
2 zeigt die schematische Draufsicht derselben IC-Layout-Strukturen 100–102, die in 1 dargestellt sind, wobei aber ihre Zerteilung und Sollpunkte gemäß verschiedenen Aspekten der vorliegenden Offenbarung eingestellt sind. Wie in 2 dargestellt, erzeugt die unmittelbare Nähe zwischen den IC-Layout-Strukturen 100–101 eine Fläche oder Zone einer Wechselwirkung 110. Die Zerteilungspositionen und die Sollpunkte innerhalb dieser Zone 110 können bewegt oder eingestellt werden, um den Einfluss zu berücksichtigen, der von den nahen IC-Layout-Strukturen ausgeübt wird.
-
Zum Beispiel können eine Zerteilungsposition 120 der IC-Layout-Struktur 100 und eine Zerteilungsposition 121 der IC-Layout-Struktur 101 jeweils in die Wechselwirkungszone 110 fallen. Zusätzlich fallen auch Sollpunkte 130–131 der IC-Layout-Struktur 100 und Sollpunkte 132–133 der IC-Layout-Struktur 101 in die Wechselwirkungszone 110. Verglichen mit 1 werden die Zerteilungspositionen 120–121 und die Sollpunkte 130–133 näher zur Mitte der Wechselwirkungszone 110 bewegt. Anders gesagt, die Zerteilungspositionen 120 und die Sollpunkte 130–131 der IC-Struktur 100 werden näher zur IC-Struktur 101 bewegt und die Zerteilungspositionen 121 und die Sollpunkte 132–133 der IC-Struktur 101 werden näher zur IC-Struktur 100 bewegt.
-
Es ist zu beachten, dass, während die Zerteilungspositionen und die Sollpunkte symmetrisch innerhalb jeder der IC-Layout-Strukturen 100–102 in 1 verteilt waren, dies in 2 nicht mehr länger der Fall ist. Die Einstellung der Zerteilungspositionen und Sollpunkte, wie in 2 dargestellt, bewirkt, dass sie zur Wechselwirkungszone 110 ”streben”. Somit kann behauptet werden, dass der OPC-Prozess hier ein asymmetrisches Bewegen der Zerteilungspositionen und Sollpunkte innerhalb der betroffenen IC-Layout-Strukturen beinhaltet.
-
Die Einstellung der Zerteilungspositionen 120–121 und der Sollpunkte 130–133 innerhalb der Wechselwirkungszone 110 trägt dazu bei, die Konturränder der IC-Layout-Strukturen 100–101 besser zu definieren, insbesondere die Konturränder innerhalb der Wechselwirkungszone 110. Aufgrund der unmittelbaren Nähe zwischen den IC-Layout-Strukturen 100 und 101 üben sie einen ”Zug” in Bezug zueinander aus. Wären die Zerteilungspositionen und Sollpunkte nicht bewegt worden – wie in dem in 1 dargestellten Fall – kann die IC-Layout-Struktur an der IC-Layout-Struktur 101 ”ziehen” und die IC-Layout-Struktur 101 kann an der IC-Layout-Struktur 100 ”ziehen”. Wenn dies geschieht, wird die Konturform unerwünscht gedehnt, obwohl der erhaltene Konturrand der IC-Layout-Strukturen 100–101 noch immer durch die zugeordneten Sollpunkte gehen mag, und ein Brückenbildungsrisiko (die IC-Layout-Strukturen 100–101 berühren einander tatsächlich physisch) ist größer.
-
Zur Behebung dieser Probleme werden die IC-Layout-Strukturen 100–101 gemeinsam gruppiert, was bedeutet, dass OPC-Zerteilungspositionen und Sollpunkte einer IC-Layout-Struktur implementiert werden, während die andere nahe liegende IC-Layout-Struktur berücksichtigt wird. Insbesondere haben die erhaltenen Konturränder durch Bewegen der Zerteilungspositionen und der Sollpunkte innerhalb der Wechselwirkungszone 110 sorgfältiger definierte Positionen. Dies gleicht den Einfluss aus, der durch die nahe liegenden IC-Layout-Strukturen 100–101 ausgeübt wird. Folglich werden Brückenbildungsrisiken verringert.
-
Da übrigens die IC-Layout-Struktur 102 ausreichend weit vom Rest der IC-Layout-Strukturen 100–101 positioniert ist, können die Einflüsse, die zwischen der Struktur 102 und den Strukturen 100–101 ausgeübt werden, zu gering sein, um Probleme zu bereiten. Daher ist keine Einstellung an den Zerteilungspositionen und Sollpunkten der IC-Layout-Struktur 102 notwendig.
-
3–4 und die folgende Besprechung stellen ein weiteres Beispiel zur Veranschaulichung der OPC-Konzepte der vorliegenden Offenbarung bereit. Genauer zeigt 3 eine Draufsicht von zwei benachbarten IC-Layout-Strukturen 200 und 201 mit herkömmlicher OPC und 4 zeigt die Draufsicht derselben zwei IC-Layout-Strukturen 200–201 mit der verbesserten OPC der vorliegenden Offenbarung. In einigen Ausführungsformen sind die IC-Layout-Strukturen 200–201 Strukturen, die unter Anwendung der oben besprochenen doppelten Strukturierungs- oder Pitch-Splitting-Techniken schwer aufzulösen sind.
-
Unter Bezugnahme auf 3 hat gemäß dem ursprünglichen IC-Layoutdesign (z. B. der GDS-Datei von der Designfirma) die IC-Layout-Struktur 200 mehrere gerade Ränder 210, die miteinander Ecken im rechten Winkel bilden, und die IC-Layout-Struktur 201 hat mehrere gerade Ränder 220, die ebenso miteinander Ecken im rechten Winkel bilden. Im Idealfall würden die hergestellten IC-Strukturen diese Form beibehalten. Dies ist jedoch in der realen Herstellung aufgrund optischer Einschränkungen und anderer prozessbezogener Themen nahezu unmöglich. Somit versuchen Techniker in der Fertigungsanlage die tatsächlich hergestellte Struktur durch OPC-Techniken der vieleckigen Form so ähnlich wie möglich zu machen, die durch das ursprüngliche Design spezifiziert ist.
-
Zum Beispiel werden mehrere Sollpunkte 230 auf den Rändern 210 der IC-Layout-Struktur 200 angeordnet und mehrere Sollpunkte 240 werden auf den Rändern 220 der IC-Layout-Struktur 201 angeordnet. Die Sollpunkte 230 und 240 können sich auf ihren entsprechenden zerteilten Segmenten befinden, aber die Zerteilungspositionen sind hier der Einfachheit wegen nicht im Speziellen dargestellt. Es ist zu beachten, dass der Einfachheit wegen in 3 nicht alle Sollpunkte ausdrücklich mit Bezugszeichen gekennzeichnet sind.
-
OPC-Simulationen werden zum Generieren der vorhergesagten Konturen 250 und 260 der IC-Layout-Strukturen 200 bzw. 201 durchgeführt. Wie in 3 dargestellt, haben die Konturen 250 und 260 Krümmungen und entsprechen nicht exakt der mehreckigen Form (dargestellt durch die geraden Ränder 210 und 220), die durch das ursprüngliche Design spezifiziert sind. Für die meisten Flächen jedoch passen sich die Konturen 250 und 260 dem ursprünglichen mehreckigen Design ausreichend gut an, so dass sie keine Probleme darstellen.
-
Die unmittelbare Nähe der IC-Layout-Strukturen 200 und 201 schafft jedoch eine Wechselwirkungszone 270. Selbst wenn die simulierten Konturen 250 und 260 durch alle spezifizierten Sollpunkte gehen, wird noch immer ein Teil 280 der Kontur 259 innerhalb der Zone 270 zur IC-Layout-Struktur 201 ”gezogen” und ein Teil 281 der Kontur 260 innerhalb der Zone wird zur IC-Layout-Struktur 200 ”gezogen”. Aufgrund der ”herausgezogenen” Teile 280–281 der Konturen 250 bzw. 260 besteht nun eine höhere Wahrscheinlichkeit einer Brückenbildung zwischen den IC-Layout-Strukturen 200–201, die eine unerwünschte elektrische Kurzschlussverbindung erzeugt. Mit anderen Worten, selbst wenn die OPC-Simulation offiziell den Test besteht, liegt in der Realität weiterhin ein Problem vor, da die OPC-Simulation in 3 durchgeführt wird, ohne die Umgebung der IC-Layout-Strukturen 200 oder 201 zu berücksichtigen.
-
4 zeigt, wie die OPC-Prozesse der vorliegenden Offenbarung die oben besprochenen, in 3 dargestellten Themen behandeln. Da die Wechselwirkungszone 270 eine empfindliche Region ist, werden Hilfssollpunkte 290 und 291 den IC-Layout-Strukturen 200 bzw. 201 hinzugefügt, um die Form und/oder Position der Konturen 250 und 260 besser zu definieren. Der Grund ist, dass die OPC-Simulationen durchgeführt werden um sicherzustellen, dass die Kontur 240 durch den Hilfssollpunkt 290 gehen muss und dass die Kontur 260 durch den Hilfssollpunkt 291 gehen muss.
-
Da die Hilfssollpunkte 290 und 291 an gewünschten Positionen (z. B. nahe den Ecken) innerhalb der IC-Layout-Strukturen 200 und 201 angeordnet werden, weisen die Konturen 250 und 260 nun feine abgerundete Kurven nahe den Eckenregionen der IC-Layout-Strukturen 200 und 201 auf, anstatt zueinander ”ausgezogen” zu sein, wie in 3 dargestellt. Auf diese Weise tragen die Hilfssollpunkte 290 und 291 effektiv dazu bei, zumindest einen Teil der Konturposition zu verriegeln, was wiederum das Konturverhalten ”außer Kontrolle” verringert, das in 3 zu sehen ist, das durch die unmittelbare Nähe zwischen den IC-Strukturen 200–201 verursacht wird. Daher werden Brückenbildungsrisiken verringert.
-
Es wird davon ausgegangen, dass herkömmliche OPC-Regeln kein Verschmelzen einzelner Merkmale (z. B. eine Brückenbildung) erlauben. Die vorliegende Offenbarung ist jedoch durch diese Einschränkung nicht beschränkt. Mit anderen Worten, die vorliegende Offenbarung ermöglicht, dass einige Merkmale eine Brücke miteinander bilden, wenn eine Gruppe benachbarter Merkmale die Anforderung/Kriterien erfüllt, dass es sich um gruppierte und erklärte Sollpunkte handelt. Die Brückenbildung der Strukturen/Merkmalen könnte tatsächlich während einer After Development Inspection (ADI) beobachtet werden, aber nach anderen anschließenden Prozessen würde die letztendliche Kontur keine Strukturbrückenbildungen aufweisen.
-
Es wird auch davon ausgegangen, dass, obwohl die in 4 dargestellte Ausführungsform zusätzliche Hilfssollpunkte verwendet, die dazu beitragen, die Konturform zu definieren, dasselbe durch Einstellen der ursprünglichen Sollpunkte und der Zerteilungspositionen wie oben unter Bezugnahme auf 3 besprochen erreicht werden kann, ohne zusätzliche Sollpunkte hinzuzufügen. Zum Beispiel können einige der Sollpunkte 230 näher zu den Eckenregionen der IC-Designstruktur 200 bewegt werden (z. B. näher zu dem Punkt, wo der Hilfssollpunkt 290 angeordnet werden würde) und einige der Sollpunkte 240 können näher zu den Eckenregionen der IC-Designstruktur 201 bewegt werden (z. B. näher zu dem Punkt, wo der Hilfssollpunkt 291 angeordnet werden würde) und die Zerteilungspositionen können auch entsprechend eingestellt werden. Dabei kann dieselbe Zielsetzung wie mit einem Hinzufügen der Hilfssollpunkte 290–291 erreicht werden, das heißt, ein Generieren besserer Konturen 250 und 260, die den Vielecken ähnlicher sind (d. h., den ursprünglichen Designs für die Struktur 200–201).
-
5A und 5B und die folgenden Besprechungen stellen ein weiteres Beispiel zur Veranschaulichung der Konzepte der vorliegenden Offenbarung bereit. Genauer zeigt 5A wie auch 5B eine Draufsicht auf zwei Durchkontaktierungen 300 und 301 (wie beispielhafte IC-Layout-Strukturen), die nahe beieinander liegen. 5A zeigt jedoch auch eine simulierte Kontur 310 der Durchkontaktierungen 300–301 gemäß einem herkömmlichen OPC-Prozess, während 5B eine simulierte Kontur 310 derselben Durchkontaktierungen 300–301 gemäß einer Ausführungsform des OPC-Prozesses der vorliegenden Offenbarung zeigt. In einigen Ausführungsformen können die Durchkontaktierungen 300–301 unter Verwendung der oben besprochenen doppelten Strukturierungs- oder Pitch-Splitting-Techniken schwer aufzulösen sein.
-
Wie in 5A dargestellt, werden mehrere Sollpunkte 330 (von welchen hier nicht alle im Speziellen gekennzeichnet sind) implementiert, um die Formung der Kontur 310 zu unterstützen. Im Idealfall sollte die Kontur 310 aus zwei getrennten Teilen bestehen, wobei jeder Teil einer entsprechenden Durchkontaktierung 300/301 entspricht. Aufgrund der unmittelbaren Nähe der Durchkontaktierungen 300 und 301 (z. B. wenn in einem 10 nm Technologieknoten der Mittelpunkt der Durchkontaktierung 300 weniger als 90 nm vom Mittelpunkt der Durchkontaktierung 301 entfernt ist) üben sie einen ”Zug” aufeinander aus und die erhaltene Kontur 310 verbindet eigentlich die zwei Durchkontaktierungen 300–301. Mit anderen Worten, ein Teil 310A der Kontur sollte nicht ideal vorliegen, wird aber dennoch aufgrund der unmittelbaren Nähe zwischen den benachbarten Durchkontaktierungen 300–301 gebildet. Da dieser Teil 310A unerwünscht ist – er veranlasst eine Brückenbildung zwischen den Durchkontaktierungen 300–301 – muss er in einem späteren Fertigungsprozess entfernt werden, zum Beispiel durch einen Ätzprozess. Anders gesagt, der folgende Fertigungsprozess, wie ein Ätzen, soll die Kontur 310 an dem Teil 310A ”aufbrechen”, um eine Brückenbildung zu vermeiden. Somit ist die vorliegende Offenbarung nicht durch herkömmliche OPC-Regeln eingeschränkt, die kein Verschmelzen einzelner Merkmale erlauben.
-
Wenn jedoch eine seitliche Dimension 240 am schmälsten Abschnitt des Teils 310A der Kontur noch zu dick ist, wird der anschließende Fertigungsprozess weiterhin nicht imstande sein, die Kontur 310 aufzubrechen. Daher wäre es wünschenswert sicherzustellen, dass der Teil 310A der Kontur 310 ausreichend dünn ist, so dass er durch den anschließenden Fertigungsprozess aufgebrochen werden kann, um eine Brückenbildung der Durchkontaktierungen 300–301 zu vermeiden. Leider berücksichtigt der herkömmliche OPC-Prozess in 5A, trotz der Verwendung vieler Sollpunkte zum Definieren der Form der Kontur 310, die Form oder Größe des Teils 310A der Kontur 310 nicht ausreichend und somit kann die Dimension 340 breit genug sein, um Brückenbildungsprobleme zu verursachen.
-
Unter Bezugnahme nun auf 5B löst die vorliegende Offenbarung dieses Problem durch Verwendung von Sollpunkten 360 zum Definieren der Form und Größe eines Teils 311A der Kontur 311. Aufgrund der unmittelbaren Nähe zwischen den Durchkontaktierungen 300–301 kann die Region zwischen ihnen (d. h., die Region, in der sich der Teil 310A befindet) als eine Wechselwirkungszone, ähnlich der oben unter Bezugnahme auf 3–4 besprochenen Wechselwirkungszone 270, betrachtet werden. Als solches sind die Durchkontaktierungen 300–301 zusammen gruppiert und ihre wechselseitigen interaktiven Wirkungen werden dementsprechend berücksichtigt.
-
In der dargestellten Ausführungsform sind die Sollpunkte 360 innerhalb dieser Wechselwirkungszone positioniert, um die negative Auswirkung auf die erhaltene Kontur 311 zu verringern. Im Speziellen sind die Sollpunkte 360 ausreichend nahe beieinander positioniert, um eine seitliche Dimension 341 des Teils 311A der Kontur 311 zu definieren. Der Grund ist, dass nun die Kontur 311 durch die Sollpunkte 360 gehen müsste, was dazu beiträgt, die Kontur so zu formen, dass sie einen schmäleren Teil 311A hat. Die Dimension 341 ist kleiner als die Dimension 340 (von 5A). In einigen Ausführungsformen ist die Dimension 341 so eingestellt, dass sie ein ”Aufbrechen” der Kontur 311 in zwei getrennte Teile durch einen anschließenden Prozess wie Ätzen ermöglicht.
-
Es wird davon ausgegangen, dass in verschiedenen Ausführungsformen die Positionen der Sollpunkte 360 nicht genau sein müssen. Sie können innerhalb der Wechselwirkungszone geringfügig hoch/runter/nach links/nach rechts bewegt werden, solange der Teil 311A der sich daraus ergebenden Kontur 311 schmal genug ist, um in dem nachfolgenden Prozess aufgebrochen zu werden. Zusätzlich können in anderen Ausgestaltungen mehr als zwei Sollpunkte 360 benutzt werden, zum Beispiel in Ausgestaltungen, in denen die Form der Kontur 311 spezieller definiert werden muss.
-
Wie in 5B dargestellt, können auch einige der vorherigen Sollpunkte – wie die sechs Sollpunkte 330A – gemäß der vorliegenden Offenbarung entfernt werden. Die Entfernung der Sollpunkte 330A kann auf mehreren Gründen beruhen. Ein Grund ist, dass sie nicht mehr notwendig sind, da die Form des relevanten Teils der Kontur 311 nun durch die neu hinzugefügten Sollpunkte 360 definiert ist. Ein weiterer Grund ist, dass die Sollpunkte 330A, falls sie nicht entfernt werden, tatsächlich die Form der Kontur 311 beeinträchtigen können. In jedem Fall kann die Entfernung der Sollpunkte 330a dazu beitragen, eine OPC-Simulation zu beschleunigen, was günstig ist. Ferner, während dies mit dem unbewaffneten Auge nicht sofort erkennbar sein mag, können die Positionen der übrigen Sollpunkte 300 auch geringfügig von 5A zu 5B verschoben werden, um eine eher erwünschte Kontur 311 zu generieren.
-
Während 5A und 5B die interaktiven Wirkungen von zwei nebeneinander liegenden Durchkontaktierungen 300–301 und die anschließende Gruppierung und OPC-Modifizierung zeigen, sind die Konzepte der vorliegenden Offenbarung nicht auf nur zwei nebeneinander liegende Durchkontaktierungen (oder beliebige zwei nebeneinander liegende Strukturen/Vielecke) beschränkt. Wie zum Beispiel in 6A und 6B dargestellt, sind die interaktiven Wirkungen zwischen mehreren (mehr als zwei) Strukturen dargestellt. In 6A sind die Draufsichten von drei Durchkontaktierungen 400, 401 und 402 dargestellt. Jede der Durchkontaktierungen 400–402 liegt jedoch ausreichend weit vom Rest der Durchkontaktierungen 400–402 entfernt. Daher müssen diese Durchkontaktierungen 400–402 nicht gemeinsam gruppiert werden und es ist keine zusätzliche OPC-Modifizierung notwendig (d. h., die ursprüngliche OPC ist fein).
-
6B zeigt die Draufsichten von fünf Durchkontaktierungen 410–414. In einigen Ausführungsformen sind die Durchkontaktierungen 410–414 schwer mit den doppelten Strukturierungs- oder Pitch-Splitting-Techniken aufzulösen. Hier befinden sich die Durchkontaktierungen 410–411 ausreichend nahe (z. B. innerhalb von 90 nm zwischen ihren entsprechenden Mittelpunkten in einem 10 nm Technologieknoten) beieinander, so dass sie die jeweils andere erhaltene Kontur beeinflussen können, und dasselbe gilt für Durchkontaktierungen 411–412, Durchkontaktierungen 412–13 und die Durchkontaktierungen 413–414. Infolgedessen erzeugen die Durchkontaktierungen 419–414 eine einzige Kontur 430 gemäß einer OPC-Simulation und nicht fünf verschiedene Konturen. Auch hier kann diese Kontur 430 in einem späteren Fertigungsprozess aufgebrochen werden, solange die Teile 40A zwischen den benachbarten Durchkontaktierungen nicht zu dick oder zu breit sind.
-
Gemäß Ausführungsformen der vorliegenden Offenbarung werden die Durchkontaktierungen 410–414 gemeinsam gruppiert, um die Wirkungen, die jede der Durchkontaktierungen 410–414 auf den Rest von ihnen haben kann, angemessen zu berücksichtigen. Im Speziellen werden Sollpunkte in ähnlicher Weise wie oben unter Bezugnahme auf 5B besprochen innerhalb der Teile 430A zwischen benachbarten Durchkontaktierungen angeordnet, um die Form der Kontur 430 zu steuern. Somit kann selbst für eine Gruppe von Durchkontaktierungen die resultierende Kontur 430 in den Teilen 430A noch immer schmal genug gestaltet werden, so dass der folgende Fertigungsprozess, wie ein Ätzen diese aufbrechen kann, um eine Brückenbildung zwischen beliebigen der Durchkontaktierungen 410–414 zu vermeiden.
-
Es wird davon ausgegangen, dass die Konzepte der vorliegenden Offenbarung nicht auf eine bestimmte Anzahl von IC-Layout-Strukturen beschränkt ist oder auf eine bestimmte Anordnung der IC-Layout-Strukturen beschränkt ist. Die Sollpunkte, die gemeinsam gruppiert sind, können zum Beispiel mehr als die zwei sein, die in 4B und 5B dargestellt sind, oder die fünf, die in 6B dargestellt sind und müssen nicht alle Durchkontaktierungen sein (einige von ihnen können eine Art einer IC-Komponente sein, während andere eine andere Art einer IC-Komponente sein können) und sie können jede geeignete Orientierung oder jeden geeigneten Winkel relativ zueinander haben.
-
Die obigen Besprechungen unter Bezugnahme auf 1–6 haben sich auf IC-Layout-Strukturen konzentriert, die aufgrund der engen physischen Nähe gemeinsam gruppiert sind. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung können IC-Layout-Strukturen auch wegen Unterschieden in der Strukturdichte (d. h., Beladung) miteinander gruppiert werden. Dies ist in 7 dargestellt, die schematische Draufsichten mehrerer IC-Layout-Strukturen 500–505 zeigt. Die IC-Layout-Strukturen 500–505 haben hier rechteckige Formen und können Gate-Linien, Metalllinien, Kontakt-Pads oder anderen geeigneten IC-Komponenten entsprechen.
-
IC-Layout-Strukturen 500–505 sind im Wesentlichen gleich voneinander beabstandet (in einer vertikalen Richtung, die in 7 dargestellt ist) und IC-Layout-Strukturen 501–505 können im Wesentlichen gleiche Größen haben. Die IC-Layout-Struktur 500 ist jedoch wesentlich größer als die IC-Layout-Strukturen 501–505. In einigen Ausführungsformen ist die IC-Layout-Struktur 500 zumindest fünfmal größer als jede der IC-Layout-Strukturen 501–505. In anderen Ausführungsformen ist die IC-Layout-Struktur 500 zumindest zehnmal größer als jede der IC-Layout-Strukturen 501–505.
-
Aufgrund ihrer größeren Größe (d. h., schwereren Beladung) übt die IC-Layout-Struktur 500 einen signifikanten Einfluss auf ihre nächste IC-Layout-Struktur 501 aus, obwohl der sie trennende Abstand nicht unbedingt so klein ist. Mit anderen Worten, hätte die IC-Layout-Struktur 500 eine vergleichbare Größe mit der IC-Layout-Struktur 501, hätte die IC-Layout-Struktur 500 keine so signifikante Auswirkung auf die Kontur der IC-Layout-Struktur 501, um die Optimierung herkömmlicher OPC-Einstellungen/Schemata zu garantieren. Der Einfluss, der durch die IC-Layout-Struktur 500 ausgeübt wird, wird abgeschwächt, während er sich vertikal nach unten ausbreitet, was bedeutet, dass er die IC-Layout-Struktur 502 leicht beeinträchtigen kann, aber seine Auswirkung auf die IC-Layout-Strukturen 503–505 vernachlässigbar sein kann.
-
Als solches können die herkömmlichen oder ”regulären” OPC-Einstellungen/Schemata für die IC-Layout-Strukturen 503–505 verwendet werden, da sie nicht sehr stark durch die ”große” IC-IC-Layout-Struktur 500 beeinflusst sind und sie nicht zu nahe beieinander liegen, um wechselseitig die Konturgenerierung zu beeinträchtigen. Die OPC-Einstellungen der IC-Layout-Struktur 503 können ein wenig optimiert sein oder nicht, da sie der ”großen” IC-Layout-Struktur 500 näher liegt, um die Einwirkung zu berücksichtigen, was von einer Reihe von anderen Faktoren abhängen kann (wie Kritikalität der Struktur 502 oder dem exakten Abstand, der sie von ihren benachbarten Strukturen trennt, usw.). Für die ”große” Struktur können aufgrund ihrer wesentlich größeren Größe spezielle OPC-Einstellungen implementiert werden müssen.
-
Die Strukturen 500–501 müssen gemeinsam gruppiert werden, um die Wirkung auszugleichen, die die ”große” Struktur 500 auf die vergleichsweise kleine Struktur 501 hat. In verschiedenen Ausführungsformen müssen die Zerteilungspositionen und Sollpunkte für die IC-Layout-Struktur 501 und den nahen Teil der ”großen” IC-Layout-Struktur 500 eingestellt werden. Zum Beispiel kann der obere Rand der IC-Layout-Struktur 501 in kleinere Segment zerteilt werden und zusätzliche Sollpunkte können darauf angeordnet werden, um die resultierende Kontur der Struktur 501 besser zu definieren. Andernfalls kann die Größen- oder Beladungsdiskrepanz zwischen den IC-Layout-Strukturen 500–501 die Kontur der IC-Layout-Struktur 501 bis zu dem Punkt verzerren, an der sie nicht mehr die Designregeln erfüllt oder eine Brückenbildung zwischen den Strukturen 500–501 auftreten kann. Die Zerteilungspositionen und Sollpunkte sind hier der Einfachheit wegen nicht im Speziellen dargestellt.
-
8 ist ein Ablaufdiagramm eines Verfahrens 600, das den Prozessablauf gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt. Das Verfahren 600 beginnt mit einem Schritt 610 zum Empfangen eines IC-Designlayouts (oder einer IC-Designstruktur) von einem Designer als Eingabe. In einem Beispiel kann der Designer eine Designerfirma sein. In einem anderen Beispiel ist der Designer ein Design-Team, das von einem Halbleiterhersteller getrennt ist, der zum Herstellen von IC-Produkten gemäß dem IC-Designlayout bestimmt ist. In verschiedenen Ausführungsformen ist der Halbleiterhersteller imstande, Fotomasken, Halbleiterwafer oder beides herzustellen. Das IC-Designlayout enthält verschiedene geometrische Strukturen, die für ein IC-Produkt gestaltet sind und auf der Spezifikation des IC-Produkts beruhen.
-
Das IC-Designlayout wird in einer oder mehreren Datendatei(n) mit den Informationen über die geometrischen Strukturen präsentiert. In einem Beispiel ist das IC-Designlayout in einem ”GDS”-Format angegeben, das in der Technik bekannt ist. Der Designer implementiert auf der Basis der Spezifikationen des herzustellenden Produkts eine passende Designprozedur, um das IC-Designlayout auszuführen. Die Designprozedur kann ein logisches Design, physisches Design und/oder Place & Route (Anordnung und Verbindung) enthalten. Als ein Beispiel enthält ein Teil des IC-Designlayouts verschiedene IC-Merkmale (auch als Hauptmerkmale bezeichnet), wie aktive Region, Gate-Elektrode, Source und Drain, Metalllinien oder Durchkontaktierung der Zwischenschichtverbindungen und Öffnungen für Bonding-Pads, die in einer Halbleiterträgerschicht (wie einem Siliziumwafer) gebildet werden sollen, und verschiedene Materialschichten, die über der Halbleiterträgerschicht angeordnet sind. Das IC-Designlayout kann verschiedene Hilfsmerkmale enthalten, wie jene Merkmale für Abbildungseffekte, Bearbeitungsverbesserung und/oder Maskenidentifizierungsinformationen.
-
Das Verfahren 600 fährt mit Schritt 620 fort, in dem zumindest ein Teilsatz der IC-Strukturen/Merkmale gemeinsam gruppiert werden. Die Gruppierung kann aufgrund der physischen Nähe zwischen den Merkmalen durchgeführt werden, die zu gruppierende Kandidaten sind, oder kann auf anderen Faktoren beruhen, wie Unterschieden in Beladung oder Strukturdichte. Für die Strukturen und Merkmale, die gemeinsam gruppiert werden, müssen die Umweltauswirkungen, die eine/eines von ihnen beiträgt, für die andere Struktur/das andere Merkmal berücksichtigt werden und umgekehrt.
-
Das Verfahren 600 fährt mit Schritt 630 fort, in dem die Zerteilungspositionen und/oder Sollpunkte für die gruppierten IC-Strukturen/Merkmale eingestellt werden. In einigen Ausführungsformen kann eine Wechselwirkungszone für die gruppierten IC-Strukturen/Merkmale definiert werden und die Zerteilungspositionen oder Sollpunkte können innerhalb der Zone geändert werden, um die simulierte Kontur zu formen. In einigen Ausführungsformen können zusätzliche Hilfssollpunkte hinzugefügt werden, um eine besser definierte Kontur zu generieren.
-
Das Verfahren 600 fährt mit Schritt 640 fort, um einen OPC-Prozess für die gruppierten IC-Strukturen/Merkmale laufen zu lassen, oder mit Schritt 650, um einen OPC-Prozess für eine einzelne IC-Struktur/ein einzelnes Merkmal laufen zu lassen. Die OPC wird zur Korrektur der Bildfehler durch Modifizieren des IC-Designlayouts durchgeführt. In einigen Ausführungsformen enthält der OPC-Prozess eine auf einem Modell beruhende OPC-Simulation. Nach Ausführung jeder OPC-Simulation kann das Verfahren 600 den Zerteilungs- und Neuausrichtungsschritt 630 wiederholen und anschließend wird die OPC-Simulation wieder ausgeführt. Dieser sich wiederholende Prozess kann fortgesetzt werden, bis das modifizierte IC-Designlayout imstande ist, ein annehmbares Bild aus der jeweiligen Fotomaske auf einem Wafer zu erzeugen.
-
Das Verfahren 600 fährt mit einem Schritt 660 fort, um eine OPC-Nachprüfung auszuführen. In diesem Schritt wird das IC-Designlayout durch eine oder mehrere Maskenregeln geprüft und wird entsprechend modifiziert. In einer Ausführungsform werden verschiedene Maskenregeln aus der Maskenfertigung abgeleitet. Verschiedene Maskenherstellungsdaten werden aus der Maskenherstellung gesammelt und zu einem Regelsatz abgeleitet, dem das IC-Designlayout, als die Struktur, die auf eine Maske abgebildet wird, folgen sollte.
-
Das Verfahren 600 fährt mit einem Schritt 670 fort, um einen Ausgang zu generieren. In einigen Ausführungsformen enthält der Ausgang eine modifizierte IC-Designlayout-Datei in einem Format, auf das ein Maskenherstellungswerkzeug, wie ein E-Strahl-Maskenschreiber, zugreifen kann. In einer Ausführungsform wird die modifizierte IC-Designlayout-Datei in einem GDS-Format angegeben. Das modifizierte IC-Designlayout enthält verschiedene OPC-Modifizierungen aus den oben besprochenen Schritten. In einigen Ausführungsformen kann der Ausgang, beruhend auf dem modifizierten IC-Designlayout, die Herstellung einer Maske oder einer Gruppe von Masken enthalten. In einigen Ausführungsformen wird ein E-Strahl oder ein Mechanismus von mehreren E-Strahlen zur Bildung einer Struktur auf einer Maske (Fotomaske oder Fadenkreuz) auf der Basis des IC-Designlayouts verwendet. Die Maske kann in verschiedenen geeigneten Technologien gebildet werden. In einer Ausführungsform wird die Maske unter Verwendung der binären Technologie gebildet. In diesem Fall enthält die Maskenstruktur undurchsichtige Regionen und transparente Regionen. Der Strahlungsstrahl (z. B. Ultraviolett- oder UV-Strahl), der zum Belichten der bildempfindlichen Materialschicht (wie eines Fotolacks) verwendet wird, die auf einen Wafer aufgetragen ist, wird durch die undurchsichtige Region blockiert und geht durch die transparenten Regionen. In einem Beispiel enthält die binäre Maske eine transparente Trägerschicht (z. B. ein Quarzglas) und ein undurchsichtiges Material (z. B. Chrom), das in den undurchsichtigen Regionen der Maske aufgetragen ist. In einer anderen Ausführungsform wird die Maske mit Hilfe einer Phasenverschiebungstechnologie gebildet. In der Phasenverschiebungsmaske (PSM) sind verschiedene Merkmale, die auf der Maske gebildet sind, so gestaltet, dass sie eine angemessene Phasendifferenz aufweisen, um die Auflösung und Bildqualität zu verstärken. In verschiedenen Beispielen kann die PSM eine abgeschwächte PSM oder eine andere PSM sein, die in der Technik bekannt ist.
-
Andere Verfahrensschritte können nach der Bildung der Maske folgen. Zum Beispiel wird ein Halbleiterwafer unter Verwendung einer Maske oder eines Satzes von Masken hergestellt, die unter Verwendung des oben angeführten Verfahrens hergestellt werden. Der Halbleiterwafer enthält eine Siliziumträgerschicht oder eine andere passende Trägerschicht und darauf gebildete Materialschichten. Eine andere passende Trägerschicht kann auch aus einigen geeigneten elementaren Halbleitern hergestellt werden, wie Diamant oder Germanium; einem geeigneten Verbindungshalbleiter, wie Siliziumcarbind, Indiumarsenid oder Indiumphosphid; oder einem geeigneten Legierungshalbleiter, sie Siliziumgermaniumcarbid, Galliumarsenphosphid oder Galliumindiumphosphid.
-
Der Halbleiterwafer kann ferner verschiedene dotierte Regionen, dielektrische Merkmale und Zwischenverbindungen von mehreren Ebenen enthalten (oder diese werden in folgenden Herstellungsschritten gebildet). In einem Beispiel wird die Maske in einem Ionenimplantationsprozess zur Bildung unterschiedlicher dotierter Regionen im Halbleiterwafer verwendet. In einem anderen Beispiel wird die Maske in einem Ätzprozess zur Bildung verschiedener Ätzregionen im Halbleiterwafer verwendet. In einem anderen Beispiel wird die Maske in einem Abscheidungsprozess, wie in einer chemischen Dampfphasenabscheidung (CVD) oder physikalischen Dampfphasenabscheidung (PVD), zur Bildung eines Dünnfilms in verschiedenen Regionen auf dem Halbleiterwafer verwendet. Verschiedene Herstellungsdaten von den zuvor bearbeiteten Halbleiterwafern, Bearbeitungswerkzeugen und Metrologiewerkzeugen können aus verschiedenen Herstellungsprozessen gesammelt werden, einschließlich CVD, PVD, Ätzen, Ionenimplantation und eines Lithografieprozesses.
-
9 ist ein Ablaufdiagramm eines Verfahrens 800 zum Durchführen eines OPC-Prozesses. Das Verfahren enthält einen Schritt 910 zum Empfangen einer Designlayouts einer integrierten Schaltung (IC). Das Designlayout enthält mehrere IC-Layout-Strukturen. Die IC-Layout-Strukturen können sich als Vielecke manifestieren.
-
Das Verfahren enthält einen Schritt 920 zum Gruppieren von zwei oder mehr der mehreren IC-Layout-Strukturen. In einigen Ausführungsformen sind die IC-Layout-Strukturen, die nebeneinander liegen, gemeinsam gruppiert, oder die IC-Layout-Strukturen die im Wesentlichen eine unterschiedliche Beladung haben, sind gemeinsam gruppiert.
-
Das Verfahren enthält einen Schritt 930 zum Zerteilen oder Einstellen von Sollpunkten für die gruppierten IC-Layout-Strukturen. In einigen Ausführungsformen umfasst das Zerteilen oder Einstellen von Sollpunkten ein asymmetrisches Zerteilen oder Einstellen von Sollpunkten für jede der IC-Layout-Strukturen in den gruppierten IC-Layout-Strukturen.
-
Das Verfahren enthält einen Schritt 940 zum Durchführen eines OPC-Prozesses anhand der gruppierten IC-Layout-Strukturen. In einigen Ausführungsformen umfasst der OPC-Prozess eine OPC-Simulation.
-
Das Verfahren enthält einen Schritt 950 zum Generieren eines modifizieren IC-Designlayouts anhand des OPC-Prozesses.
-
In einigen Ausführungsformen werden IC-Layout-Strukturen, die nebeneinander liegen, identifiziert. Diese IC-Layout-Strukturen werden gemeinsam gruppiert. in einigen Ausführungsformen wird eine Wechselwirkungszone zwischen den Strukturen identifiziert, die nebeneinander liegen. Das Zerteilen oder Einstellen von Sollpunkten kann innerhalb der Wechselwirkungszone durchgeführt werden. In einigen Ausführungsformen werden die Zerteilungspositionen oder Sollpunkte innerhalb der Wechselwirkungszone verschoben. In einigen Ausführungsformen werden ein oder mehrere Hilfssollpunkt(e) innerhalb der Wechselwirkungszone hinzugefügt.
-
Es wird davon ausgegangen, dass zusätzliche Prozesse vor, während oder nach schritten 910–950 ausgeführt werden können. Zum Beispiel kann das Verfahren 900 einen Schritt zum Ausführen einer OPC-Nachprüfung nach Durchführung der OPC-Simulation enthalten. Andere Prozesse werden der Einfachheit wegen hier nicht im Speziellen besprochen.
-
Anhand die vorangehenden Besprechungen ist erkennbar, dass die vorliegende Offenbarung verschiedene Vorteile gegenüber herkömmlichen OPC-Prozessen bietet. Es wird jedoch davon ausgegangen, dass nicht alle Vorteile unbedingt hier besprochen sind und andere Ausführungsformen unterschiedliche Vorteile bieten können und dass kein besonderer Vorteil für alle Ausführungsformen erforderlich ist. Ein Vorteil ist, dass die OPC-Prozesse der vorliegenden Offenbarung die Umgebung der IC-Layout-Strukturen berücksichtigen. Dies geschieht, weil die Konturen der IC-Layout-Strukturen durch Faktoren, wie physische Nähe benachbarter Strukturen/Merkmale oder Beladung (z. B. ob eine wesentlich größere IC-Struktur in der Nähe ist) beeinflusst werden. Eine Wechselwirkungszone ist durch die Strukturen definiert, die wahrscheinlich wechselseitig die Konturbildung beeinträchtigen. Diese Strukturen sind gemeinsam gruppiert und Zerteilungspositionen und/oder Sollpunkte werden innerhalb oder nahe der Wechselwirkungszone eingestellt, um somit die unerwünschten Effekte der Wechselwirkung auf die Konturbildung zu minimieren. Folglich erfahren die tatsächlich hergestellten Strukturen weniger wahrscheinlich Probleme wie eine Brückenbildung und können ihren ursprünglichen Designs ähnlicher sein. Ein weiterer Vorteil ist, dass die hier besprochenen OPC-Prozesse mit einem bestehenden Bearbeitungsablauf kompatibel sind, was ihre Implementierung einfach macht.
-
Die vorliegende Offenbarung stellt ein Verfahren zum Durchführen einer optischen Nahbereichskorrektur (OPC) bereit. Es wird ein Designlayout einer integrierten Schaltung (IC) empfangen. Das Designlayout enthält mehrere IC-Layout-Strukturen. Zwei oder mehr der mehreren IC-Layout-Strukturen werden gemeinsam gruppiert. Die gruppierten IC-Layout-Strukturen werden zerteilt oder Sollpunkte werden für die gruppierten IC-Layout-Strukturen eingestellt. Danach wird ein OPC-Prozess anhand der gruppierten IC-Layout-Strukturen durchgeführt.
-
Die vorliegende Offenbarung stellt ein Verfahren zum Durchführen einer optischen Nahbereichskorrektur (OPC) bereit. Es wird ein Designlayout einer integrierten Schaltung (IC) empfangen. Das Designlayout enthält mehrere IC-Layout-Merkmale. Es wird ein Teilsatz von IC-Merkmalen identifiziert. Die IC-Merkmale des Teilsatzes befinden sich innerhalb eines vorbestimmten Abstands oder sie haben eine unterschiedliche Beladung. Der Teilsatz von IC-Merkmalen wird gruppiert. Zerteilungspositionen oder Sollpunkte werden für die gruppierten IC-Layout-Strukturen spezifiziert. Simulierte Konturen werden für den gruppierten Teilsatz von IC-Merkmalen generiert.
-
Die vorliegende Offenbarung stellt ein Verfahren zum Durchführen einer optischen Nahbereichskorrektur (OPC) bereit. Es wird ein Designlayout einer integrierten Schaltung (IC) empfangen. Das Designlayout enthält mehrere Vielecke. Es wird eine Wechselwirkungszone für zumindest einen Teilsatz der Vielecke bestimmt. Die Bestimmung umfasst ein Identifizieren von Vielecken, die sich in unmittelbarer physischer Nähe befinden, oder von Vielecken, die im Wesentlichen unterschiedliche geometrische Größen aufweisen. Für den Teilsatz der Vielecke werden ihre Ränder zerteilt oder Sollpunktpositionen eingestellt. Das Zerteilen oder das Einstellen der Sollpunktpositionen innerhalb der Wechselwirkungszone werden anders ausgeführt als das Zerteilen oder das Einstellen der Sollpunktpositionen außerhalb der Wechselwirkungszone. Danach wird eine OPC-Simulation durchgeführt.
-
Zuvor wurden Merkmale von mehreren Ausführungsformen angeführt, so dass Fachleute auf dem Gebiet die Aspekte der vorliegenden Offenbarung besser verstehen können. Fachleute auf dem Gebiet sollten zu schätzen wissen, dass sie die vorliegende Offenbarung leicht als Basis zur Gestaltung oder Modifizierung anderer Prozesse und Strukturen zur Ausführung derselben Zwecke und/oder zum Erreichen derselben Vorteile der hier vorgestellten Ausführungsformen verwenden können. Fachleute auf dem Gebiet sollten auch erkennen, dass solche äquivalente Konstruktionen nicht vom Wesen und Umfang der vorliegenden Offenbarung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abänderungen vornehmen können, ohne vom Wesen und Umfang der vorliegenden Offenbarung abzuweichen.
