DE102019128571B4 - Verfahren zum erzeugen eines layoutdiagramms mit zelle mit darauf basierenden stiftmustern und halbleitervorrichtung - Google Patents

Verfahren zum erzeugen eines layoutdiagramms mit zelle mit darauf basierenden stiftmustern und halbleitervorrichtung Download PDF

Info

Publication number
DE102019128571B4
DE102019128571B4 DE102019128571.2A DE102019128571A DE102019128571B4 DE 102019128571 B4 DE102019128571 B4 DE 102019128571B4 DE 102019128571 A DE102019128571 A DE 102019128571A DE 102019128571 B4 DE102019128571 B4 DE 102019128571B4
Authority
DE
Germany
Prior art keywords
pin
tracks
patterns
pattern
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019128571.2A
Other languages
English (en)
Other versions
DE102019128571A1 (de
Inventor
Pin-Dai Sue
Chin-Chou Liu
Sheng-Hsiung Chen
Fong-Yuan Chang
Lee-Chung Lu
Yen-Hung Lin
Li-Chun Tien
Po-Hsiang Huang
Yi-Kan Cheng
Chi-Yu Lu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019128571A1 publication Critical patent/DE102019128571A1/de
Application granted granted Critical
Publication of DE102019128571B4 publication Critical patent/DE102019128571B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/373—Design optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/20—Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren zum Herstellen einer Halbleitervorrichtung (100), wobei das Verfahren umfasst:für ein Layoutdiagramm 200 das auf einem nichtflüchtigen, computerlesbarem Medium (704) gespeichert ist, welches erste und zweite Metallisierungsebenen umfasst, die einer M_1st-Ebene (Mo) und einer M_2nd-Ebene (M1) entsprechen, wobei die M_2nd-Ebene (M1) über der M_ist-Ebene (Mo) liegt,Erzeugen des Layoutdiagramms 200 umfassend:- Erzeugen einer Zelle (206), die zumindest teilweise eine Schaltung (306) in der Halbleitervorrichtung (100) repräsentiert, welche zumindest teilweise gemäß ersten Spuren (205H) relativ zu der M_1st-Ebene (M_1st-Spuren), die sich in einer ersten Richtung (X) erstrecken, und zweiten Spuren (205V) relativ zu der M_2nd-Ebene (M_2nd-Spuren), die sich in einer zweiten Richtung (Y) im Wesentlichen senkrecht zu der ersten Richtung (X) erstrecken, angeordnet ist; undwobei das Erzeugen der Zelle (206) umfasst:- Auswählen einer der M_2nd-Spuren (205V) basierend auf einer gewählten Stelle für die Zelle in dem Layoutdiagramm;- Erzeugen eines ersten Stiftmusters (228) auf der M_2nd-Ebene (M1), das einen Ausgangsstift (228A) der Schaltung (306) repräsentiert;- Anordnen einer Längsachse des ersten Stiftmusters im Wesentlichen entlang der ausgewählten M_2nd-Spur;- Erzeugen zweiter, dritter, vierter und fünfter Stiftmuster (216-224) auf der M_1st-Ebene (Mo), die entsprechende Eingangsstifte der Schaltung repräsentieren; und- Anordnen von Längsachsen des zweiten bis fünften Stiftmusters (216-224) im Wesentlichen entlang jeweiligen entsprechenden M_1st-Spuren (205H) der M_1st-Spuren (205V), wobei das Anordnen von Längsachsen des zweiten bis fünften Stiftmusters (216-224) ferner umfasst:Anordnen der Längsachsen des zweiten bis fünften Stiftmusters (216-224) auf der M_1st-Ebene (Mo) im Wesentlichen entlang drei oder weniger jeweils entsprechenden M_1st-Spuren der M_1st-Spuren (205H);wobei das erste Stiftmuster (228) zumindest eines des zweiten, dritten, vierten oder fünften Stiftmusters (216-224) überlappt.

Description

  • TECHNISCHER HINTERGRUND
  • Eine integrierte Schaltung (Integrated Circuit, IC) umfasst eine oder mehrere Halbleitervorrichtungen. Eine Möglichkeit zur Darstellung einer Halbleitervorrichtung ist ein Draufsichtdiagramm, das als ein Layoutdiagramm bezeichnet wird. Layoutdiagramme werden im Kontext von Entwurfsregeln generiert. Ein Satz von Entwurfsregeln legt Einschränkungen für die Platzierung entsprechender Muster in einem Layoutdiagramm fest, beispielsweise geografische/ räumliche Beschränkungen, Konnektivitätsbeschränkungen oder dergleichen. Ein Satz von Entwurfsregeln umfasst häufig eine Untermenge von Entwurfsregeln, die sich auf den Abstand und andere Interaktionen zwischen Mustern in benachbarten oder angrenzenden Zellen beziehen, wo die Muster Leiter in einer Metallisierungsschicht darstellen.
  • Typischerweise ist ein Satz von Entwurfsregeln spezifisch für einen Prozessknoten, durch den eine Halbleitervorrichtung basierend auf einem resultierenden Layoutdiagramm gefertigt wird. Der Satz von Entwurfsregeln kompensiert Variabilität des entsprechenden Prozessknotens. Solch eine Kompensation erhöht die Wahrscheinlichkeit, dass eine tatsächliche, aus einem Layoutdiagramm resultierende Halbleitervorrichtung ein akzeptables Gegenstück zu der virtuellen Vorrichtung ist, auf der das Layoutdiagramm basiert. Aus der US 2013 / 0 207 199 A1 ist eine Finfet-Transistor-Schaltung bekannt. Weitere Vorrichtungen sind außerdem bekannt aus den Druckschriften DE 10 2017 130 427 A1 und US 2017 / 0 294 430 A1 .
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • In den Figuren der beigefügten Zeichnungen werden eine oder mehrere Ausführungsformen beispielhaft und nicht einschränkend veranschaulicht. Darin repräsentieren Elemente mit den gleichen Referenznummern durchgängig gleiche Elemente. Die Zeichnungen sind nicht maßstabgerecht, sofern nichts anderes angegeben ist.
    • 1 ist ein Blockdiagramm einer Halbleitervorrichtung gemäß mindestens einer Ausführungsform der vorliegenden Offenbarung.
    • 2A-2H und 2I(1)-2I(3) sind entsprechende Layoutdiagramme entsprechender Zellen gemäß manchen Ausführungsformen.
    • 3 ist ein Schaltbild gemäß manchen Ausführungsformen.
    • 4A-4B sind entsprechende Querschnitte der entsprechenden Teile eines Zellenbereichs einer Halbleitervorrichtung gemäß manchen Ausführungsformen.
    • 5 ist ein Flussdiagramm eines Verfahrens zum Erzeugen eines Layoutdiagramms gemäß manchen Ausführungsformen.
    • 6A-6G sind entsprechende Flussdiagramme entsprechender Verfahren des Erzeugens eines Layoutdiagramms gemäß manchen Ausführungsformen.
    • 7 ist ein Blockdiagramm eines EDA-Systems (elektronische Designautomation) gemäß manchen Ausführungsformen.
    • 8 ist ein Blockdiagramm eines Halbleitervorrichtungherstellungssystems und eines IC-Herstellungsflusses gemäß manchen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen oder Beispiele für die Implementierung unterschiedlicher Merkmale des vorgestellten Gegenstandes bereit. Es werden zur Vereinfachung der vorliegenden Offenbarung konkrete Beispiele für Komponenten, Materialien, Werte, Schritte, Vorgänge, Materialien, Anordnungen oder dergleichen beschrieben. Dies sind natürlich lediglich Beispiele und sie sind nicht als einschränkend beabsichtigt. Es werden auch andere Komponenten, Vorgänge, Materialien, Anordnungen oder dergleichen in Betracht gezogen. Die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der Beschreibung, die folgt, kann zum Beispiel Ausführungsformen umfassen, in denen das erste und zweite Merkmal in direktem Kontakt ausgebildet sind, und können auch Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet sind, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Zusätzlich kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit und diktiert nicht an sich eine Beziehung zwischen den verschiedenen diskutierten Ausführungsformen und/oder Konfigurationen.
  • Ferner können hierin räumlich relative Begriffe, wie etwa „darunter“, „unter“, „tieferer“, „über“, „oberer“ und dergleichen, zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmal(en), wie in den Figuren veranschaulicht, zu beschreiben. Es ist vorgesehen, dass die räumlich relativen Begriffe unterschiedliche Orientierungen der Vorrichtung im Gebrauch oder im Betrieb zusätzlich zu der in den Figuren gezeigten Orientierung mit einschließen. Die Vorrichtung kann auch anderweitig orientiert sein (um 90 Grad gedreht oder andere Orientierungen) und die hierin verwendeten räumlich relativen Deskriptoren können ebenfalls entsprechend interpretiert werden.
  • In manchen Ausführungsformen umfasst ein Verfahren zum Erzeugen eines Layoutdiagramms Erzeugen einer Zelle mit Stiftmustern, die auf der M_ist-Ebene konzentriert sind, z.B. Mo, wo die Zelle zumindest einen Teil einer ersten Schaltung in der Halbleitervorrichtung repräsentiert und zumindest teilweise gemäß zweiten Spuren relativ zu der M_2nd-Ebene (M_2nd-Spuren) angeordnet ist, z.B. M1, die sich in einer zweiten Richtung (z.B. vertikal) erstreckt, und ersten Spuren relativ zu der M_1st-Ebene (M_1st-Spuren), die sich in einer ersten Richtung (z.B. horizontal) im Wesentlichen senkrecht zu der zweiten Richtung erstrecken. Das Erzeugen einer Zelle umfasst: Auswählen, basierend auf einer ausgewählten Stelle für die Zelle in dem Layoutdiagramm, einer der M_2nd-Spuren; Erzeugen eines ersten Stiftmusters in der M_2nd-Ebene, das einen Ausgabestift der ersten Schaltung repräsentiert; Anordnen des ersten Stiftmusters im Wesentlichen entlang der ausgewählten M_2nd-Spur; Erzeugen zweiter bis vierter Stiftmuster in der M_1st-Ebene, die entsprechende Eingabestifte der ersten Schaltung repräsentieren; und Anordnen des zweiten bis fünften Stiftmusters im Wesentlichen entlang entsprechender einer der M_1st-Spuren. Gemäß einem anderen Ansatz wird eine Zelle erzeugt, die insgesamt fünf Stiftmuster aufweist, von denen sich eine Mehrheit (nämlich drei) auf der M_2nd-Stufe befindet. Im Vergleich dazu wird gemäß manchen Ausführungsformen eine Zelle erzeugt, in der mindestens eine Mehrheit der Stiftmuster in der M_ist-Ebene konzentriert ist, was u.a. den Vorteil verbesserter Routingfähigkeit zumindest durch Verringern einer Anzahl von Verdrahtungsmustern in der M_2nd-Ebene, die als Stiftmuster entworfen sind, und/oder Verbessern der Flexibilität zumindest durch Erhöhen um eine Anzahl von Punkten/Positionen, an denen potenziell Verbindungen (Zugangspunkte) mit M_1st-Stiftmustern oder dergleichen hergestellt werden könnten, hat. In manchen Ausführungsformen, in denen eine Zelle fünf Stiftmuster aufweist, befinden sich vier der Stiftmuster auf der M_1st-Ebene.
  • 1 ist ein Blockdiagramm einer Halbleitervorrichtung 100 gemäß mindestens einer Ausführungsform der vorliegenden Offenbarung.
  • Halbleitervorrichtung 100 umfasst unter anderem ein Schaltungsmakro (nachfolgend Makro) 102. In manchen Ausführungsformen ist Makro 102 ein SRAM-Makro. In manchen Ausführungsformen ist Makro 102 ein anderes Makro als ein SRAM-Makro. Makro 102 umfasst unter anderem einen oder mehrere Zellenbereiche 104. Jeder Zellenbereich 104 weist Stifte auf, die in der M_1st-Ebene konzentriert sind. Beispiele von Layoutdiagrammen mit Zellen, die in Zellenbereich 104 resultieren, umfassen die hierin offenbarten Layoutdiagramme.
  • 2A ist ein Layoutdiagramm 200A einer Zelle 206A gemäß manchen Ausführungsformen.
  • In manchen Ausführungsformen ist die Funktion der Zelle 206A eine boolesche Logikfunktion. In manchen Ausführungsformen ist die Funktion der Zelle 206A AND-OR-INVERT (AOI) (siehe 2I(1)-2I(3)). In manchen Ausführungsformen ist die Funktion der Zelle 206A OR-AND-INVERT (OAI). In manchen Ausführungsformen ist die Funktion der Zelle 206A eine andere boolesche Logikfunktion als AOI oder OAI. In manchen Ausführungsformen ist die Funktion der Zelle 206A eine Speicherfunktion. Ein Beispiel für eine Halbleitervorrichtung, die basierend auf einem größeren Layoutdiagramm, das Layoutdiagramm 200A umfasst, gefertigt wurde, ist eine Halbleitervorrichtung 100 der 1, bei der ein oder mehrere Zellenbereiche 104 Zelle 206A entsprechen.
  • Zelle 206A ist relativ zu einem imaginären ersten Gitter und einem imaginären zweiten Gitter angeordnet. Das erste Gitter umfasst Routingspuren 205H(1), 205H(2), 205H(3), 205H(4) und 205H(5), die sich im Wesentlichen in einer ersten Richtung erstrecken. In manchen Ausführungsformen ist die erste Richtung die horizontale Richtung. In manchen Ausführungsformen ist die erste Richtung die X-Achse. Das zweite Gitter umfasst Routingspuren 205V(1), 205V(2), 205V(3), 205V(4), 205V(5) und 205V(7), die sich im Wesentlichen in einer zweiten Richtung im Wesentlichen senkrecht zu der ersten Richtung erstrecken. In manchen Ausführungsformen ist die zweite Richtung die vertikale Richtung. In manchen Ausführungsformen ist die zweite Richtung die Y-Achse. Zelle 206A hat einen Umfang 208, der entsprechend an der Oberseite, rechts, an der Unterseite und links Seitenbegrenzungen umfasst. Spuren 205H(1)-205H(5) weisen eine erste Neigung relativ zu der Y-Achse auf und Spuren 205V(1)-205V(7) weisen eine zweite Neigung relativ zu der X-Achse auf, wobei die erste und die zweite Neigung durch die Entwurfsregeln und den Maßstab des entsprechenden Halbleiterprozesstechnologieknotens bestimmt werden.
  • Zelle 206A umfasst rechteckige Verdrahtungsmuster 214, 216A(1), 218A(1), 218A(2), 220A(1), 220A(2), 222A(1), 224A(1), 224A(2) und 215, deren Längsachsen sich im Wesentlichen parallel zu der X-Achse erstrecken. Längsachsen der Verdrahtungsmuster 16A(1), 218A(1), 218A(2), 220A(1), 220A(2), 222A(1), 224A(1) und 224A(2) sind im Wesentlichen auf entsprechende Spuren 205H(1), 205H(2), 205H(3), 205H(4) ausgerichtet. Insbesondere ist die Längsachse des Verdrahtungsmusters 216(1) im Wesentlichen auf Spur 205H(1) ausgerichtet. Die Längsachsen entsprechender Verdrahtungsmuster 218A(1) und 218A(2) sind im Wesentlichen auf Spur 205H(2) ausgerichtet. Die Längsachsen entsprechender Verdrahtungsmuster 220A(1) und 220A(2) sind im Wesentlichen auf Spur 205H(3) ausgerichtet. Die Längsachse des Verdrahtungsmusters 222A(1) ist im Wesentlichen auf Spur 205H(4) ausgerichtet. Die Längsachsen jedes der entsprechenden Verdrahtungsmuster 224A(1) und 224A(2) sind im Wesentlichen auf Spur 205H(5) ausgerichtet.
  • Zelle 206A umfasst ferner ein rechteckiges Verdrahtungsmuster 228A und zwei Instanzen eines Via-Musters 226. Eine Längsachse des Verdrahtungsmusters 228A erstreckt sich im Wesentlichen parallel zu der Y-Achse. Insbesondere ist die Längsachse des Verdrahtungsmusters 228A im Wesentlichen auf Spur 205V(5) ausgerichtet. Die zwei Instanzen des Via-Musters 226 befinden sich an den Schnittpunkten der Spur 205V(5) und entsprechender Spuren 205H(2) und 205H(4).
  • Verdrahtungsmuster 214, 216A(1), 218A(1), 218A(2), 220A(1), 220A(2), 222A(1), 224A(1), 224A(2) und 215 entsprechen Leitern, die in einer ersten Metallisierungsschicht, M_1st, in einer Halbleitervorrichtung umfassen sind, die basierend auf einem größeren Layoutdiagramm, das Layoutdiagramm 200A umfasst, hergestellt wurde. Verdrahtungsmuster 228A entspricht einem Leiter in einer zweiten Metallisierungsschicht, M_2nd, in der Halbleitervorrichtung, die basierend auf einem größeren Layoutdiagramm, das Layoutdiagramm 200A umfasst, hergestellt wurde. Via-Muster 226 entsprechen Via-Strukturen in einer ersten Ebene verbundener Strukturen (erste Ebene der Verbindung), V_1st, zwischen den M_1st und M_2nd Schichten, in der Halbleitervorrichtung, die basierend auf einem größeren Layoutdiagramm, das Layoutdiagramm 200A umfasst, gefertigt wurden. In manchen Ausführungsformen ist, in Abhängigkeit von der Nummerierungskonvention des entsprechenden Prozessknotens, durch den solch eine Halbleitervorrichtung gefertigt wird, die erste (1st) Metallisierungsschicht M_1st entweder Metallisierungsschicht Null, Mo, oder Metallisierungsschicht Eins, M1, und entsprechend ist die erste Schicht der Verbindung V_1st entweder VIAo oder V1A1. In 2A-2H und 2I(1)-2I(3) wird M_1st als Mo angenommen und V_1 wird als VIAo angenommen, so dass Via-Mister 226 auf Ebene VIAo als Vo-Muster 226 bezeichnet werden. In manchen Ausführungsformen ist Mo die erste Metallisierungsschicht über einer Transistorschicht (siehe 4A-4B, die nachfolgend erläutert werden), in der Transistoren ausgebildet sind.
  • Es wird angenommen, dass der Prozessknoten, durch den eine Halbleitervorrichtung basierend auf einem größeren Layoutdiagramm, das Layoutdiagramm 200A umfasst, hergestellt wird, Multi-Patterning verwendet, beispielsweise Doppel-Patterning, Lithografie. Dementsprechend werden Verdrahtungsmuster 214, 218A(1), 218A(2), 222A(1), 224A(1) und 215 in Rot gezeigt, während Verdrahtungsmuster 216A(1), 220A(1), 220A(2), 224A(1) und 224A(2) in der Farbe Grün gezeigt werden.
  • Unter Weiterführung des Beispiels von 2A, überlappt M1 Verdrahtungsmuster 228A, bezogen auf die horizontale Richtung, teilweise ein Ende des Mo-Verdrahtungsmusters 220A(2) und überlappt vollständig entsprechende Abschnitte der Mo-Verdrahtungsmuster 216A(1), 218A(2), 222A(1) und 224A(2). In manchen Ausführungsformen wird vollständige Überlappung (in Bezug auf die horizontale Richtung) durch ein gegebenes Verdrahtungsmuster in der M1-Schicht (nachfolgend das gegebene M1-Muster) über einem entsprechenden gegebenen Verdrahtungsmuster in der Mo-Schicht (nachfolgend das gegebene Mo-Muster), plus Erweiterung (in Bezug auf die horizontale Richtung) des gegebenen Mo-Musters um eine vorbestimmte Entfernung jenseits der ersten und der zweiten Seite des gegebenen M1-Musters, als ein ausreichender Überlappungsbetrag für die Zwecke des Herstellens einer Via-basierten Verbindung zwischen dem gegebenen Mo-Muster und dem entsprechenden gegebenen M1-Muster gesehen. Dementsprechend wird hier angenommen, dass die teilweise Überlappung des Mo-Verdrahtungsmusters 220A(2) durch M1-Verdrahtungsmuster 228A unzureichend für Dazwischensetzen eines Via-Muster dazwischen ist. Es wird jedoch auch angenommen, dass die vollständige Überlappung der entsprechenden Abschnitte von Mo-Verdrahtungsmuster 216A(1), 218A(2), 222A(1) und 224A(2) für die Zwecke des Herstellens entsprechender Viabasierter Verbindungen dazwischen ausreichend ist, sofern dies gewünscht wird. In dem Beispiel von 2A wird ferner angenommen, dass Via-basierte Verbindungen zwischen M1-Verdrahtungsmuster 208A und entsprechenden Mo-Verdrahtungsmustern 218A(2) und 224A(2) herzustellen sind.
  • In manchen Ausführungsformen umfasst Zelle 206A Muster auf einer entsprechenden Transistorebene (nicht gezeigt). In manchen Ausführungsformen umfasst die Transistorebene der Zelle 206A entsprechende Unterebenen (nicht gezeigt). Die Unterebenen umfassen Komponentenmuster (nicht gezeigt), die Komponenten, beispielsweise Transistoren, einer Schaltung entsprechen, die aus einem größeren Layoutdiagramm, das Layoutdiagramm 200A umfasst, resultieren würden.
  • In manchen Ausführungsformen ist die Transistorebene der Zelle 206A für CMOS-Konfiguration vorgesehen, so dass eine Halbleitervorrichtung, die basierend auf einem Layoutdiagramm gefertigt wurde, die Zelle 206A umfasst, eine CMOS-Vorrichtung wäre. Wo für CMOS-Konfiguration vorgesehen, ist Zelle 206A in einen ersten Bereich (nicht gezeigt), der für PMOS-Konfiguration vorgesehen ist, und einen zweiten Bereich (nicht gezeigt), der für NMOS-Konfiguration vorgesehen ist, organisiert. Einzelheiten zur CMOS-Konfiguration und entsprechende Fertigung finden sich beispielsweise im U.S. Patent US 8 786 019 B2 vom 22. Juli 2014. In manchen Ausführungsformen ist die Transistorebene der Zelle 206A für PMOS-Konfiguration und nicht für CMOS-Konfiguration vorgesehen. In manchen Ausführungsformen ist die Transistorschicht der Zelle 206A für NMOS-Konfiguration und nicht für CMOS-Konfiguration vorgesehen.
  • In 2A sind Verdrahtungsmuster 214 und 215 Stromnetzmuster (PG-Muster), die Abschnitte längerer entsprechender Stromnetzleitungen einer Halbleitervorrichtung repräsentieren, die basierend auf Layoutdiagramm 200A hergestellt wurden. In manchen Ausführungsformen ist PG-Muster 214 für eine erste Referenzspannung und PG-Muster 215 für eine zweite Referenzspannung vorgesehen. In manchen Ausführungsformen ist die erste Referenzspannung VDD und die zweite Referenzspannung ist VSS.
  • In 2A wird beispielsweise angenommen, um (zumindest teilweise) die Funktion zu erzielen, die Zelle 206A repräsentiert, dass jedes der Verdrahtungsmuster 216A(1) und 224A(1) ein intrazelluläres Verdrahtungsmuster sein sollte und sie sind entsprechend als I1 und 12 gekennzeichnet. In manchen Ausführungsformen repräsentieren intrazelluläre Verdrahtungsmuster 216A(1) und 224A(1) Leiter in einem entsprechendem Zellenbereich einer Halbleitervorrichtung, der basierend auf einem größeren Layoutdiagramm, das Layoutdiagramm 200A umfasst, hergestellt wurde. In manchen Ausführungsformen repräsentiert ein intrazelluläres Muster einen intrazellulären Leiter in einem entsprechenden Zellbereich in einer Halbleitervorrichtung, die basierend auf einem größeren Layoutdiagramm, das Layoutdiagramm 200A umfasst, gefertigt wurde, wobei der intrazelluläre Leiter ein Signal befördert, das intern zu der Funktion des entsprechenden Zellbereichs ist. Ein intrazellulärer Leiter unterscheidet sich von einem Stift. Ein Stift ist eine Art von Leiter, der ein Ein-/Ausgangssignal (I/O) der Funktion des entsprechenden Zellbereichs befördert.
  • Insbesondere im Hinblick auf 2A, ohne Vorliegen eines gegenteiligen Grundes, beispielsweise eines Routingkonflikts, legt eine erste Entwurfsregel eine Standardlänge der intrazellulären Verdrahtungsmuster (z.B. Muster 216A(1)) für eine maximale intrazelluläre Länge in der horizontalen Richtung fest, so dass eine Halbleitervorrichtung, die basierend auf dem entsprechenden Layoutdiagramm (z.B. Layoutdiagramm 200A) gefertigt wurde, eine entsprechend erhöhte strukturelle Dichte aufweist. Solch eine Halbleitervorrichtung kann schneller planarisiert werden, zum Beispiel weil die erhöhte strukturelle Dichte Unregelmäßigkeiten in der Oberflächentopographie reduziert. In manchen Ausführungsformen ist die maximale Länge (LMAX) im Wesentlichen der Differenz zwischen einer Breite der Zelle (LW) und zweimal dem minimalen Begrenzungsversatz (LOFF) relativ zu einer Links-/Rechts-Seitenbegrenzung einer Zelle gleich, so dass LMAX ≈ LW-2*LOFF. Der minimale Begrenzungsversatz LOFF wird durch die Entwurfsregeln und den Maßstab des entsprechenden Halbleiterprozesstechnologieknotens bestimmt.
  • Unter Weiterführung des Beispiels in 2A wird angenommen, um (zumindest teilweise) die Funktion zu erzielen, die Zelle 206A repräsentiert, dass Mo-Verdrahtungsmuster 218A(1), 220A(1), 220A(2) und 222A(1) entsprechende Eingänge B2, B1, A2 und A1 repräsentieren, und dass M1-Verdrahtungsmuster 228A Ausgang ZN repräsentiert. Somit sind Mo-Verdrahtungsmuster 218A(1), 220A(1), 220A(2) und 222A(1) Eingangsstiftmuster und M1-Verdrahtungsmuster 228A ist ein Ausgangsstiftmuster, die entsprechende Eingangsstifte und einen Ausgangsstift in einem entsprechenden Zellenbereich einer Halbleitervorrichtung repräsentieren, die basierend auf einem größeren Layoutdiagramm, das Layoutdiagramm 200A umfasst, gefertigt wurde. Wieder ist ein Stift eine Art von Leiter, der ein Ein-/Ausgangssignal (I/O) der Funktion des entsprechenden Zellbereichs führt. Ein Stift unterscheidet sich von einem intrazellulären Leiter, wie vorstehend erläutert. Dementsprechend ist ein Vorteil, dass Zelle 206A eine Zelle repräsentiert, in der mindestens eine Mehrheit der Stiftmuster in der Mo-Ebene konzentriert ist. Insbesondere hat eine Zelle 206A fünf Stiftmuster, von denen sich vier auf der Mo-Ebene befinden, nämlich Mo-Stiftmuster 218A(1), 220A(1), 220A(2) und 222A(1). Ein weiterer Vorteil der Zelle 206A ist, dass Mo-Muster 218A(1), 220A(1), 220A(2) und 222A(1) im Wesentlichen entlang drei oder weniger entsprechender einen der Mo-Spuren angeordnet sind, nämlich Spuren 205H(2), 205H(3) und 205H(4).
  • Stiftmuster 218A(1), 220A(1), 222A(1) sowie intrazelluläres Verdrahtungsmuster 224A(1) erstrecken sich in der horizontalen Richtung in Richtung der linken Seitenbegrenzung der Zelle 206A. Lücken zwischen der linken Seitenbegrenzung der Zelle 206A und entsprechenden Enden der Stiftmuster 218A(1), 220A(1), 222A(1) sowie intrazellulärem Verdrahtungsmuster 224A(1) repräsentieren den minimalen Begrenzungsversatz (LOFF) relativ zu einer Links-/Rechts-Seitenbegrenzung einer Zelle. In manchen Ausführungsformen erstreckt bzw. erstrecken sich ein oder mehrere Stiftmuster 218A(1), 220A(1), 222A(1) über die linke Seitenbegrenzung der Zelle 206A. Stiftmuster 220A(2) und 222A(1) sowie Mo-Verdrahtungsmuster 218A(2) und 224A(2) erstrecken sich in der horizontalen Richtung in Richtung der rechten Seitenbegrenzung der Zelle 206A. Lücken zwischen der rechten Seitenbegrenzung der Zelle 206A und entsprechenden Enden der Stiftmuster 220A(2) und 222A(1) sowie Mo-Verdrahtungsmustern 218A(2) und 224A(2) repräsentieren den minimalen Begrenzungsversatz (LOFF) relativ zu einer Links-/Rechts-Seitenbegrenzung einer Zelle. In manchen Ausführungsformen erstrecken sich ein oder mehrere der Stiftmuster 220A(2) und 222A(1) über die rechte Seitenbegrenzung der Zelle 206A.
  • In manchen Ausführungsformen werden zwei Verdrahtungsmuster im Wesentlichen als Co-Spuren betrachtet, wenn die zwei Verdrahtungsmuster im Wesentlichen auf die gleiche Spur ausgerichtet sind. Wenn es zwei Verdrahtungsmuster gibt, die im Wesentlichen Co-Spuren sind, schreibt eine zweite Entwurfsregel für den Prozessknoten, der der Zelle zugeordnet ist, (relativ zu der X-Achse) einen Mindestspalt (Ende-zu-Ende-Spalt) zwischen Enden von im Wesentlichen Co-Spur-ausgerichteten Verdrahtungsmustern vor. In Layoutdiagramm 200A, umfassen Beispiele von im Wesentlichen Co-Spur-ausgerichteten Verdrahtungsmustern Stiftmuster 218A(1) und Verdrahtungsmuster 218A(2), die im Wesentlichen auf Spur 205H(2) ausgerichtet sind, Stiftmuster 220A(1) und Stiftmuster 220A(2), die im Wesentlichen auf Spur 205H(3) ausgerichtet sind, Verdrahtungsmuster 224A(1) und 224A(2), die im Wesentlichen auf Spur 205H(5) ausgerichtet sind. Für im Wesentlichen Co-Spur-Stiftmuster 218A(1) und Verdrahtungsmuster 218A(2) befindet sich der Spalt dazwischen an dem Schnittpunkt der Spuren 205H(2) und 205V(4). Für im Wesentlichen Co-Spur-Stiftmuster 220A(1) und Stiftmuster 220A(2) befindet sich der Spalt dazwischen zwischen den Schnittpunkten von Spur 205H(3) mit Spuren 205V(4) und 205V(5). Für im Wesentlichen Co-Spur-Verdrahtungsmuster 224A(1) und 224A(2) befindet sich der Spalt dazwischen zwischen den Schnittpunkten von Spur 205H(5) mit Spuren 205V(3) und 205V(4). Der minimale Spalt-Ende-zu-Ende-Spalt wird durch die Entwurfsregeln und den Maßstab des entsprechenden Halbleiterprozesstechnologieknotens bestimmt.
  • Unter Weiterführung des Beispiels in 2A wird ferner das Folgende angenommen: Keines der Mo-Stiftmuster 218A(1), 220A(1) und 220A(2) weist einen überlagerten M1-Routingkonflikt auf; und Mo-Stiftmuster 222A(1) weist einen überlagerten M1-Routingkonflikt an Spur 205V(5) auf, auf die M1-Stiftmuster 228A im Wesentlichen ausgerichtet ist. Relativ zu der X-Achse besteht, an einer gegebenen Position entlang einem Mo-Stiftmuster, wenn kein überlagernder M1-Routingkonflikt besteht, Potenzial für Zugang zu dem Mo-Stiftmuster an der gegebenen Position. Dementsprechend wird die gegebene Position als ein Zugangspunkt bezeichnet. Layoutdiagramm 200A zeigt Zugangspunkte an den folgenden Schnittpunkten: Drei Zugangspunkte, wo sich Stiftmuster 218A(1) mit Spuren 205V(1), 205V(2) und 205V(3) schneidet; vier Zugangspunkte, wo sich Stiftmuster 220A(1) mit Spuren 205V(1), 205V(2), 205V(3) und 205V(4) schneidet; zwei Zugangspunkte, wo sich Stiftmuster 220A(2) mit Spuren 205V(6) und 205V(7) schneidet; und sechs Zugangspunkte, wo sich Stiftmuster 222A(1) mit Spuren 205V(1), 205V(2), 205V(3), 205V(4), 205V(6) und 205V(7) schneidet.
  • Zelle 206A weist eine erhöhte Anzahl von Zugangspunkten auf der Mo-Ebene auf, was daraus resultiert, dass mindestens eine Mehrheit der Stiftmuster auf der Mo-Ebene konzentriert ist. Dementsprechend ist ein weiterer Vorteil der Zelle 206A verbesserte Flexibilität, die aus den erhöhten Anzahlen von Zugangspunkten auf der Mo-Ebene resultiert. Durch Erhaltung der erhöhten Anzahlen von Zugangspunkten auf der Mo-Ebene bis eine Funktion für Zelle 206A ausgewählt wird, wird die verbesserte Flexibilität der Zelle 206A entsprechend erhalten. Nachdem eine Funktion für Zelle 206A gewählt wurde, für jedes der Mo-Stiftmuster 218A(1), 220A(1), 220A(2) und 222A(1), wird einer der entsprechenden Zugangspunkte ausgewählt, eine Via-basierte Verbindung zu einer darüber liegenden Metallisierungsebene, z.B. Ebene M1, basierend auf der gewählten Funktion zu sein.
  • Nun wird ein Umstand in Betracht gezogen, der als „gestapeltes 2AP-Muster“-Umstand bezeichnet wird. In Layoutdiagramm 200A hat Stiftmuster 220A(2), relativ zu der X-Achse, eine Länge, die ausreichend ist, um nur zwei Zugangspunkte unterzubringen, nämlich an den Schnittpunkten mit entsprechenden Spuren 205V(6) und 205V(7), so dass Stiftmuster 220A(2) auch als ein Zwei-Zugangspunkt-Muster (2AP) bezeichnet wird. Unter Hinweis darauf, dass sich die zwei Zugangspunkte des Stiftmusters 220A(2) an den Schnittpunkten des Stiftmusters 220A(2) und entsprechenden Spuren 205V(6) und 205V(7) befinden, dann würde, wenn ein anderes 2AP-Verdrahtungsmuster im Wesentlichen auf eine der Spuren 205H(2) oder 205H(4) ausgerichtet wäre, so dass die zwei Zugangspunkte des anderen 2AP-Verdrahtungsmusters sich ebenfalls an den Schnittpunkten der entsprechenden Spuren 205V(6) und 205V(7) befinden würden, ein Umstand entstehen, der als der „gestapeltes 2AP-Muster“-Umstand bezeichnet wird. In solch einem Umstand stünde, wenn einer der Zugangspunkte des Stiftmusters 220A(2) für eine Via-basierte Verbindung mit einem M1-Verdrahtungsmuster verwendet würde, das im Wesentlichen zum Beispiel auf Spur 205V(7) ausgerichtet ist, der Zugangspunkt in dem anderen 2AP-Muster an dem Schnittpunkt der Spur 205V(7) nicht mehr für eine potenzielle Verbindung mit einem M1-Verdrahtungsmuster zur Verfügung. Der Zugangspunkt in dem anderen 2AP-Muster an dem Schnittpunkt mit Spur 205V(6) stünde jedoch immer noch für eine potenzielle Verbindung mit einem M1-Verdrahtungsmuster zur Verfügung.
  • Der „gestapelte 2AP-Muster“-Umstand wird in einem Szenario ein „gestapeltes 2AP-Muster“-Problem, in dem das M1-Verdrahtungsmuster, das im Wesentlichen auf Spur 205V(7) ausgerichtet ist, ein M1 PG-Muster ist. Ein PG-Muster ist relativ zu der X-Achse breiter als ein Routingmuster. Gemäß einer dritten Entwurfsregel ist, wenn ein M1 PG-Muster im Wesentlichen auf eine M1-Spur ausgerichtet ist, beispielsweise Spur 205V(7), kein leitendes M1-Muster in der links angrenzenden M1-Spur oder rechts angrenzenden M1-Spur erlaubt, weil ansonsten das leitende M1-Muster von dem M1 PG-Muster (relativ zu der X-Achse) um weniger als einen zulässigen Trennungsabstand getrennt wäre. Der minimale Trennungsabstand wird durch die Entwurfsregeln und den Maßstab des entsprechenden Halbleiterprozesstechnologieknotens bestimmt. Weil die dritte Entwurfsregel eine Via-basierte Verbindung zwischen dem Zugangspunkt des anderen 2AP-Musters an dem Schnittpunkt mit Spur 205V(6) verhindert und weil der Zugangspunkt des Schnittpunkts mit Spur 205V(7) nicht verfügbar ist, da das M1 PG-Muster im Wesentlichen auf Spur 205V(7) ausgerichtet ist, ist das andere 2AP-Muster davon ausgeschlossen, über Via-basierte Verbindungen mit einem M1-Verdrahtungsmuster zu verfügen, was ein Problem darstellt, weil keine Via-basierten Verbindungen mit einem M1-Verdrahtungsmuster hergestellt werden können.
  • In Bezug auf Zelle 206A ist ein weiterer Vorteil, dass die Anordnung der Mo-Stiftmuster 218A(1), 220A(1), 220A(2) und 222A(1) den „gestapeltes 2AP-Muster“-Umstand (wie vorstehend diskutiert) vermeidet. Somit ist ein weiterer Vorteil, dass die Anordnung der Mo-Stiftmuster 218A(1), 220A(1), 220A(2) und 222A(1) in Zelle 206A dadurch das „gestapeltes 2AP-Muster“-Problem (wie vorstehend diskutiert) verhindert.
  • 2B ist ein Layoutdiagramm 200B einer Zelle 206B gemäß manchen Ausführungsformen.
  • Layoutdiagramm 200B ist Layoutdiagramm 200A ähnlich. 2B folgt einer ähnlichen Nummerierungskonvention wie der von 2A. Obwohl sich entsprechend auch einige Komponenten unterscheiden. Um zu helfen, Komponenten zu identifizieren, die sich entsprechen aber dennoch Unterschiede aufweisen, verwendet die Nummerierungskonvention ein alphabetisches Zeichen. Muster 216B(1) in 2B und Muster 216A(1) in 2A sind beispielsweise beides Verdrahtungsmuster mit Ähnlichkeiten, die sich in der gemeinsamen Wurzel 216 und dem gemeinsamen Parenthetikum _(1) widerspiegeln und mit Unterschieden, die sich in den alphabetischen Zeichen _B(_) und _A(_) widerspiegeln. Der Kürze halber wird sich die Diskussion mehr auf die Unterschiede zwischen 2B und 2A konzentrieren als auf Ähnlichkeiten.
  • In dem Beispiel in 2B wird, um (zumindest teilweise) die Funktion zu erzielen, die Zelle 206B repräsentiert, das Folgende angenommen: M0-Verdrahtungsmuster 218B(2), 220B(1), 220B(2) und 222B(1) repräsentieren Eingänge B2, A2, B1 und A1; M1-Verdrahtungsmuster 228B repräsentiert Ausgang ZN; und Verdrahtungsmuster 216B(1) und 224B(2) sind intrazelluläre Verdrahtungsmuster, die entsprechend als I1 und I2 markiert sind. Zelle 206B umfasst, im Vergleich zu Zelle 206A in 2A, eine zusätzliche M1-Routingspur, nämlich 205V(8).
  • In Layoutdiagramm 200B ist die Längsachse des M1-Verdrahtungsmusters 228B im Wesentlichen auf Spur 205V(4) ausgerichtet, während die Längsachse des M1-Verdrahtungsmusters 228A im Wesentlichen auf Spur 205V(5) in 2A ausgerichtet ist. Zwei Instanzen des Vo-Musters 226 befinden sich an den Schnittpunkten der Spur 205V(4) und entsprechenden Spuren 205H(2) und 205H(4).
  • Für im Wesentlichen Co-Spur-Verdrahtungsmuster 218B(1) und Stiftmuster 218B(2) befindet sich der Spalt dazwischen zwischen den Schnittpunkten von Spur 205H(2) mit Spuren 205V(5) und 205V(6). Für im Wesentlichen Co-Spur-Stiftmuster 220B(1) und Stiftmuster 220B(2) befindet sich der Spalt dazwischen zwischen den Schnittpunkten von Spur 205H(3) mit Spuren 205V(3) und 205V(4). Für im Wesentlichen Co-Spur-Verdrahtungsmuster 224B(1) und 2246(2) befindet sich der Spalt dazwischen zwischen den Schnittpunkten von Spur 205H(5) mit Spuren 205V(5) und 205V(6).
  • In 2B ist ein Vorteil, dass Zelle 206B eine Zelle repräsentiert, in der mindestens eine Mehrheit der Stiftmuster in der Mo-Ebene konzentriert ist. Insbesondere hat eine Zelle 206B fünf Stiftmuster, von denen sich vier auf der Mo-Ebene befinden, nämlich Mo-Stiftmuster 218B(2), 220B(1), 220B(2) und 222B(1). Ein weiterer Vorteil der Zelle 206B ist, dass Mo-Stiftmuster 218B(2), 220B(1), 220B(2) und 222B(1) im Wesentlichen entlang drei oder weniger entsprechender einer der Mo-Spuren angeordnet sind, nämlich Spuren 205H(2), 205H(3) und 205H(4). Ein weiterer Vorteil der Zelle 206B ist verbesserte Flexibilität, die aus den erhöhten Anzahlen von Zugangspunkten auf der Mo-Ebene resultiert. Durch Erhaltung der erhöhten Anzahlen von Zugangspunkten auf der Mo-Ebene bis eine Funktion für Zelle 206B ausgewählt wird, wird die verbesserte Flexibilität der Zelle 206B entsprechend erhalten.
  • In Bezug auf Zelle 206B ist ein weiterer Vorteil, dass die Anordnung der Mo-Stiftmuster 218B(2), 220B(1), 220B(2) und 222B(1) den „gestapeltes 2AP-Muster“-Umstand (wie vorstehend diskutiert) vermeidet. Somit ist ein weiterer Vorteil, dass die Anordnung der Mo-Stiftmuster 218B(2), 220B(1), 220B(2) und 222B(1) in Zelle 206B dadurch das „gestapeltes 2AP-Muster“-Problem (wie vorstehend diskutiert) verhindert.
  • 2C ist ein Layoutdiagramm 200C einer Zelle 206C gemäß manchen Ausführungsformen.
  • Layoutdiagramm 200C ist Layoutdiagramm 200A ähnlich. 2C folgt einer ähnlichen Nummerierungskonvention wie der von 2A. Obwohl sich entsprechend auch einige Komponenten unterscheiden. Um zu helfen, Komponenten zu identifizieren, die sich entsprechen aber dennoch Unterschiede aufweisen, verwendet die Nummerierungskonvention ein alphabetisches Zeichen. Muster 216C(1) in 2C und Muster 216A(1) in 2A sind beispielsweise beides Verdrahtungsmuster mit Ähnlichkeiten, die sich in der gemeinsamen Wurzel 216 und dem gemeinsamen Parenthetikum _(1) widerspiegeln und mit Unterschieden, die sich in den alphabetischen Zeichen _C(_) und _A(_) widerspiegeln. Der Kürze halber wird sich die Diskussion mehr auf die Unterschiede zwischen 2C und 2A konzentrieren als auf Ähnlichkeiten.
  • In dem Beispiel in 2C wird, um (zumindest teilweise) die Funktion zu erzielen, die Zelle 206C repräsentiert, das Folgende angenommen: M0-Verdrahtungsmuster 218C(2), 220C(1), 220C(2) und 222C(1) repräsentieren Eingänge B2, A2, B1 und A1; M1-Verdrahtungsmuster 228C repräsentiert Ausgang ZN; und Verdrahtungsmuster 216C(1) und 224C(2) sind intrazelluläre Verdrahtungsmuster, die entsprechend als I1 und I2 markiert sind.
  • In Layoutdiagramm 200C ist die Längsachse des M1-Verdrahtungsmusters 228C im Wesentlichen auf Spur 205V(4) ausgerichtet, während die Längsachse des M1-Verdrahtungsmusters 228A im Wesentlichen auf Spur 205V(5) in 2A ausgerichtet ist. Zwei Instanzen des Vo-Musters 226 befinden sich an den Schnittpunkten der Spur 205V(4) und entsprechender Spuren 205H(2) und 205H(4).
  • Für im Wesentlichen Co-Spur-Verdrahtungsmuster 218C(1) und Stiftmuster 218C(2) befindet sich der Spalt dazwischen zwischen den Schnittpunkten von Spur 205H(2) mit Spuren 205V(4) und 205V(5). Für im Wesentlichen Co-Spur-Stiftmuster 220C(1) und Stiftmuster 220C(2) befindet sich der Spalt dazwischen zwischen den Schnittpunkten von Spur 205H(3) mit Spuren 205V(3) und 205V(4). Für im Wesentlichen Co-Spur-Verdrahtungsmuster 224C(1) und 224C(2) befindet sich der Spalt dazwischen zwischen den Schnittpunkten von Spur 205H(5) mit Spuren 205V(4) und 205V(5).
  • In 2C ist ein Vorteil, dass Zelle 206C eine Zelle repräsentiert, in der mindestens eine Mehrheit der Stiftmuster in der Mo-Ebene konzentriert ist. Insbesondere hat eine Zelle 206C fünf Stiftmuster, von denen sich vier auf der Mo-Ebene befinden, nämlich Mo-Stiftmuster 218C(2), 220C(1), 220C(2) und 222C(1). Ein weiterer Vorteil der Zelle 206C ist, dass Mo-Stiftmuster 218C(2), 220C(1), 220C(2) und 222C(1) im Wesentlichen entlang drei oder weniger entsprechender einer der Mo-Spuren angeordnet sind, nämlich Spuren 205H(2), 205H(3) und 205H(4). Ein weiterer Vorteil der Zelle 206C ist verbesserte Flexibilität, die aus den erhöhten Anzahlen von Zugangspunkten auf der Mo-Ebene resultiert. Durch Erhaltung der erhöhten Anzahlen von Zugangspunkten auf der Mo-Ebene bis eine Funktion für Zelle 206C ausgewählt wird, wird die verbesserte Flexibilität der Zelle 206C entsprechend erhalten.
  • In Bezug auf Zelle 206C ist ein weiterer Vorteil, dass die Anordnung der Mo-Stiftmuster 218C(2), 220C(1), 220C(2) und 222C(1) den „gestapeltes 2AP-Muster“-Umstand (wie vorstehend diskutiert) vermeidet. Somit ist ein weiterer Vorteil, dass die Anordnung der Mo-Stiftmuster 218C(2), 220C(1), 220C(2) und 222C(1) in Zelle 206C dadurch das „gestapeltes 2AP-Muster“-Problem (wie vorstehend diskutiert) verhindert.
  • 2D ist ein Layoutdiagramm 200D einer Zelle 206D gemäß manchen Ausführungsformen.
  • Layoutdiagramm 200D ist Layoutdiagramm 200A ähnlich. 2D folgt einer ähnlichen Nummerierungskonvention wie der von 2A. Obwohl sich entsprechend auch einige Komponenten unterscheiden. Um zu helfen, Komponenten zu identifizieren, die sich entsprechen aber dennoch Unterschiede aufweisen, verwendet die Nummerierungskonvention ein alphabetisches Zeichen. Muster 216D(1) in 2D und Muster 216A(1) in 2A sind beispielsweise beides Verdrahtungsmuster mit Ähnlichkeiten, die sie in der gemeinsamen Wurzel 216 und dem gemeinsamen Parenthetikum _(1) widerspiegeln und mit Unterschieden, die sich in den alphabetischen Zeichen _D(_) und _A(_) widerspiegeln. Der Kürze halber wird sich die Diskussion mehr auf die Unterschiede zwischen 2D und 2A konzentrieren als auf Ähnlichkeiten.
  • In dem Beispiel in 2D wird, um (zumindest teilweise) die Funktion zu erzielen, die Zelle 206D repräsentiert, das Folgende angenommen: M0-Verdrahtungsmuster 218D(1), 220D(1), 220D(2) und 222D(1) repräsentieren Eingänge B2, B1, A2 und A1; M1-Verdrahtungsmuster 228D repräsentiert Ausgang ZN; und Verdrahtungsmuster 216D(1) und 224D(1) sind intrazelluläre Verdrahtungsmuster, die entsprechend als I1 und I2 markiert sind. Zelle 206D umfasst, im Vergleich zu Zelle 206A in 2A, eine zusätzliche M1-Routingspur, nämlich 205V(8).
  • In Layoutdiagramm 200D ist die Längsachse des M1-Verdrahtungsmusters 228D im Wesentlichen auf Spur 205V(5) ausgerichtet, was das gleiche ist wie in 2A, worin die Längsachse des M1-Verdrahtungsmusters 228A im Wesentlichen auf Spur 205V(5) ausgerichtet ist. Zwei Instanzen des V0-Musters 226 befinden sich an den Schnittpunkten der Spur 205V(5) und entsprechender Spuren 205H(2) und 205H(4).
  • Für im Wesentlichen Co-Spur-Stiftmuster 218D(1) und Verdrahtungsmuster 218D(2) befindet sich der Spalt dazwischen zwischen den Schnittpunkten von Spur 205H(2) mit Spuren 205V(3) und 205V(4). Für im Wesentlichen Co-Spur-Stiftmuster 220D(1) und Stiftmuster 220D(2) befindet sich der Spalt dazwischen zwischen den Schnittpunkten von Spur 205H(3) mit Spuren 205V(5) und 205V(6). Für im Wesentlichen Co-Spur-Verdrahtungsmuster 2240(1) und 2240(2) befindet sich der Spalt dazwischen zwischen den Schnittpunkten von Spur 205H(5) mit Spuren 205V(3) und 205V(4).
  • In 2D ist ein Vorteil, dass Zelle 206D eine Zelle repräsentiert, in der mindestens eine Mehrheit der Stiftmuster in der Mo-Ebene konzentriert ist. Insbesondere hat eine Zelle 206D fünf Stiftmuster, von denen sich vier auf der Mo-Ebene befinden, nämlich Mo-Stiftmuster 218D(1), 220D(1), 220D(2) und 222D(1). Ein weiterer Vorteil der Zelle 206D ist, dass Mo-Stiftmuster 218D(1), 220D(1), 220D(2) und 222D(1) im Wesentlichen entlang drei oder weniger entsprechender einer der Mo-Spuren angeordnet sind, nämlich Spuren 205H(2), 205H(3) und 205H(4). Ein weiterer Vorteil der Zelle 206D ist verbesserte Flexibilität, die aus den erhöhten Anzahlen von Zugangspunkten auf der Mo-Ebene resultiert. Durch Erhaltung der erhöhten Anzahlen von Zugangspunkten auf der Mo-Ebene bis eine Funktion für Zelle 206D ausgewählt wird, wird die verbesserte Flexibilität der Zelle 206D entsprechend erhalten.
  • In Bezug auf Zelle 206D ist ein weiterer Vorteil, dass die Anordnung der Mo-Stiftmuster 218D(1), 220D(1), 220D(2) und 222D(1) den „gestapeltes 2AP-Muster“-Umstand (wie vorstehend diskutiert) vermeidet. Somit ist ein weiterer Vorteil, dass die Anordnung der Mo-Stiftmuster 218D(1), 220D(1), 220D(2) und 222D(1) in Zelle 206D dadurch das „gestapeltes 2AP-Muster“-Problem (wie vorstehend diskutiert) verhindert.
  • 2E ist ein Layoutdiagramm 200E einer Zelle 206E gemäß manchen Ausführungsformen.
  • Layoutdiagramm 200E ist Layoutdiagramm 200A ähnlich. 2E folgt einer ähnlichen Nummerierungskonvention wie der von 2A. Obwohl sich entsprechend auch einige Komponenten unterscheiden. Um zu helfen, Komponenten zu identifizieren, die sich entsprechen aber dennoch Unterschiede aufweisen, verwendet die Nummerierungskonvention ein alphabetisches Zeichen. Muster 216E(1) in 2E und Muster 216A(1) in 2A sind beispielsweise beides Verdrahtungsmuster mit Ähnlichkeiten, die sie in der gemeinsamen Wurzel 216 und dem gemeinsamen Parenthetikum _(1) widerspiegeln und mit Unterschieden, die sich in den alphabetischen Zeichen _E(_) und _A(_) widerspiegeln. Der Kürze halber wird sich die Diskussion mehr auf die Unterschiede zwischen 2E und 2A konzentrieren als auf Ähnlichkeiten.
  • In dem Beispiel in 2E wird, um (zumindest teilweise) die Funktion zu erzielen, die Zelle 206E repräsentiert, das Folgende angenommen: M0-Verdrahtungsmuster 218E(1), 220E(1), 222E(1) und 224E(1) repräsentieren Eingänge B1, A1, A2 und B2; M1-Verdrahtungsmuster 228E repräsentiert Ausgang ZN; und Verdrahtungsmuster 216E(1) und 2240(1) ist ein intrazelluläres Verdrahtungsmuster, das als I1 gekennzeichnet ist.
  • In Layoutdiagramm 200E ist die lange Achse des M1-Verdrahtungsmusters 228E im Wesentlichen auf Spur 205V(7) ausgerichtet, während die lange Achse des M1-Verdrahtungsmusters 228A im Wesentlichen auf Spur 205V(5) in 2A. Zwei Instanzen des Vo-Musters 226 befinden sich an den Schnittpunkten der Spur 205V(7) und entsprechender Spuren 205H(2) und 205H(5).
  • Für im Wesentlichen Co-Spur-Stiftmuster 218E(1) und Verdrahtungsmuster 218E(2) befindet sich der Spalt dazwischen zwischen den Schnittpunkten von Spur 205H(2) mit Spuren 205V(4) und 205V(5). Für im Wesentlichen Co-Spur-Stiftmuster 224E(1) und Verdrahtungsmuster 224E(2) befindet sich der Spalt dazwischen zwischen den Schnittpunkten von Spur 205H(5) mit Spuren 205V(3) und 205V(4).
  • In 2E ist ein Vorteil, dass Zelle 206E eine Zelle repräsentiert, in der mindestens eine Mehrheit der Stiftmuster in der Mo-Ebene konzentriert ist. Insbesondere hat eine Zelle 206E fünf Stiftmuster, von denen sich vier auf der Mo-Ebene befinden, nämlich Mo-Stiftmuster 218E(1), 220E(1), 222E(1) und 224E(1). Ein weiterer Vorteil der Zelle 206E ist, dass Mo-Stiftmuster 218E(1), 220E(1), 222E(1) und 224E(1) im Wesentlichen entlang vier oder weniger entsprechender einer der Mo-Spuren angeordnet sind, nämlich Spuren 205H(2), 205H(3), 205H(4) und 205H(5). Ein weiterer Vorteil der Zelle 206E ist verbesserte Flexibilität, die aus den erhöhten Anzahlen von Zugangspunkten auf der Mo-Ebene resultiert. Durch Erhaltung der erhöhten Anzahlen von Zugangspunkten auf der Mo-Ebene bis eine Funktion für Zelle 206E ausgewählt wird, wird die verbesserte Flexibilität der Zelle 206E entsprechend erhalten.
  • In Bezug auf Zelle 206E ist ein weiterer Vorteil, dass die Anordnung der Mo-Stiftmuster 218E(1), 220E(1), 222E(1) und 224E(1) den „gestapeltes 2AP-Muster“-Umstand (wie vorstehend diskutiert) vermeidet. Somit ist ein weiterer Vorteil, dass die Anordnung der Mo-Stiftmuster 218E(1), 220E(1), 222E(1) und 224E(1) in Zelle 206E dadurch das „gestapeltes 2AP-Muster“-Problem (wie vorstehend diskutiert) verhindert.
  • 2F ist ein Layoutdiagramm 200F einer Zelle 206F gemäß manchen Ausführungsformen.
  • Layoutdiagramm 200F ist Layoutdiagramm 200A ähnlich. 2F folgt einer ähnlichen Nummerierungskonvention wie der von 2A. Obwohl sich entsprechend auch einige Komponenten unterscheiden. Um zu helfen, Komponenten zu identifizieren, die sich entsprechen aber dennoch Unterschiede aufweisen, verwendet die Nummerierungskonvention ein alphabetisches Zeichen. Muster 216F(1) in 2F und Muster 216A(1) in 2A sind beispielsweise beides Verdrahtungsmuster mit Ähnlichkeiten, die sie in der gemeinsamen Wurzel 216 und dem gemeinsamen Parenthetikum __(1) widerspiegeln und mit Unterschieden, die sich in den alphabetischen Zeichen __F(_) und __A(_) widerspiegeln. Der Kürze halber wird sich die Diskussion mehr auf die Unterschiede zwischen 2F und 2A konzentrieren als auf Ähnlichkeiten.
  • In dem Beispiel in 2F wird, um (zumindest teilweise) die Funktion zu erzielen, die Zelle 206F repräsentiert, das Folgende angenommen: Mo-Verdrahtungsmuster 218F(2), 220F(1), 222F(1) und 224F(2) repräsentieren Eingänge B1, A1, A2 und B2; M1-Verdrahtungsmuster 228F repräsentiert Ausgang ZN; und Verdrahtungsmuster 216F(1) und 224D(1) ist ein intrazelluläres Verdrahtungsmuster, das als I1 gekennzeichnet ist. Zelle 206F umfasst, im Vergleich zu Zelle 206A in 2A, eine zusätzliche M1-Routingspur, nämlich 205V(8).
  • In Layoutdiagramm 200F ist die Längsachse des M1-Verdrahtungsmusters 228F im Wesentlichen auf Spur 205V(2) ausgerichtet, während die Längsachse des M1-Verdrahtungsmusters 228A im Wesentlichen auf Spur 205V(5) in 2A. Zwei Instanzen des Vo-Musters 226 befinden sich an den Schnittpunkten der Spur 205V(7) und entsprechender Spuren 205H(2) und 205H(5).
  • Für im Wesentlichen Co-Spur-Verdrahtungsmuster 218F(1) und Stiftmuster 218F(2) befindet sich der Spalt dazwischen zwischen den Schnittpunkten von Spur 205H(2) mit Spuren 205V(3) und 205V(4). Für im Wesentlichen Co-Spur-Verdrahtungsmuster 224F(1) und Stiftmuster 224F(2) befindet sich der Spalt dazwischen zwischen den Schnittpunkten von Spur 205H(5) mit Spuren 205V(5) und 205V(6).
  • In 2F ist ein Vorteil, dass Zelle 206F eine Zelle repräsentiert, in der mindestens eine Mehrheit der Stiftmuster in der Mo-Ebene konzentriert ist. Insbesondere hat eine Zelle 206F fünf Stiftmuster, von denen sich vier auf der Mo-Ebene befinden, nämlich Mo-Stiftmuster 218F(2), 220F(1), 222F(1) und 224F(2). Ein weiterer Vorteil der Zelle 206F ist, dass Mo-Stiftmuster 218F(2), 220F(1), 222F(1) und 224F(2) im Wesentlichen entlang vier oder weniger entsprechender einen der Mo-Spuren angeordnet sind, nämlich Spuren 205H(2), 205H(3), 205H(4) und 205H(5). Ein weiterer Vorteil der Zelle 206F ist verbesserte Flexibilität, die aus den erhöhten Anzahlen von Zugangspunkten auf der Mo-Ebene resultiert. Durch Erhaltung der erhöhten Anzahlen von Zugangspunkten auf der Mo-Ebene bis eine Funktion für Zelle 206F ausgewählt wird, wird die verbesserte Flexibilität der Zelle 206F entsprechend erhalten.
  • In Bezug auf Zelle 206F ist ein weiterer Vorteil, dass die Anordnung der Mo-Stiftmuster 218F(2), 220F(1), 222F(1) und 224F(2) den „gestapeltes 2AP-Muster“-Umstand (wie vorstehend diskutiert) vermeidet. Somit ist ein weiterer Vorteil, dass die Anordnung der Mo-Stiftmuster 218F(2), 220F(1), 222F(1) und 224F(2) in Zelle 206F dadurch das „gestapeltes 2AP-Muster“-Problem (wie vorstehend diskutiert) verhindert.
  • 2G ist ein Layoutdiagramm 200G einer Zelle 206G gemäß manchen Ausführungsformen.
  • Layoutdiagramm 200G ist Layoutdiagramm 200A ähnlich. 2G folgt einer ähnlichen Nummerierungskonvention wie der von 2A. Obwohl sich entsprechend auch einige Komponenten unterscheiden. Um zu helfen, Komponenten zu identifizieren, die sich entsprechen aber dennoch Unterschiede aufweisen, verwendet die Nummerierungskonvention ein alphabetisches Zeichen. Muster 216G(1) in 2G und Muster 216A(1) in 2A sind beispielsweise beides Verdrahtungsmuster mit Ähnlichkeiten, die sie in der gemeinsamen Wurzel 216 und dem gemeinsamen Parenthetikum __(1) widerspiegeln und mit Unterschieden, die sich in den alphabetischen Zeichen __G(_) und __A(_) widerspiegeln. Der Kürze halber wird sich die Diskussion mehr auf die Unterschiede zwischen 2G und 2A konzentrieren als auf Ähnlichkeiten.
  • In dem Beispiel in 2G wird, um (zumindest teilweise) die Funktion zu erzielen, die Zelle 206G repräsentiert, das Folgende angenommen: Mo-Verdrahtungsmuster 218G(1), 220G(1), 222G(1) und 224G(1) repräsentieren Eingänge B1, A1, A2 und B2; M1-Verdrahtungsmuster 228G repräsentiert Ausgang ZN; und Verdrahtungsmuster 216G(1) und 2240(1) ist ein intrazelluläres Verdrahtungsmuster, das als I1 gekennzeichnet ist.
  • In Layoutdiagramm 200G ist die Längsachse des M1-Verdrahtungsmusters 228G im Wesentlichen auf Spur 205V(7) ausgerichtet, während die Längsachse des M1-Verdrahtungsmusters 228A im Wesentlichen auf Spur 205V(5) in 2A. Zwei Instanzen des Vo-Musters 226 befinden sich an den Schnittpunkten der Spur 205V(6) und entsprechender Spuren 205H(2) und 205H(5).
  • Für im Wesentlichen Co-Spur-Stiftmuster 218G(1) und Verdrahtungsmuster 218G(2) befindet sich der Spalt dazwischen zwischen den Schnittpunkten von Spur 205H(2) mit Spuren 205V(4) und 205V(5). Für im Wesentlichen Co-Spur-Stiftmuster 224G(1) und Verdrahtungsmuster 224G(2) befindet sich der Spalt dazwischen zwischen den Schnittpunkten von Spur 205H(5) mit Spuren 205V(3) und 205V(4).
  • In 2G ist ein Vorteil, dass Zelle 206G eine Zelle repräsentiert, in der mindestens eine Mehrheit der Stiftmuster in der Mo-Ebene konzentriert ist. Insbesondere hat eine Zelle 206G fünf Stiftmuster, von denen sich vier auf der Mo-Ebene befinden, nämlich Mo-Stiftmuster 218G(1), 220G(1), 222G(1) und 224G(1). Ein weiterer Vorteil der Zelle 206G ist, dass Mo-Stiftmuster 218G(1), 220G(1), 222G(1) und 224G(1) im Wesentlichen entlang vier oder weniger entsprechender einer der Mo-Spuren angeordnet sind, nämlich Spuren 205H(2), 205H(3), 205H(4) und 205H(5). Ein weiterer Vorteil der Zelle 206G ist verbesserte Flexibilität, die aus den erhöhten Anzahlen von Zugangspunkten auf der Mo-Ebene resultiert. Durch Erhaltung der erhöhten Anzahlen von Zugangspunkten auf der Mo-Ebene bis eine Funktion für Zelle 206G ausgewählt wird, wird die verbesserte Flexibilität der Zelle 206G entsprechend erhalten.
  • In Bezug auf Zelle 206G ist ein weiterer Vorteil, dass die Anordnung der Mo-Stiftmuster 218G(1), 220G(1), 222G(1) und 224G(1) den „gestapeltes 2AP-Muster“-Umstand (wie vorstehend diskutiert) vermeidet. Somit ist ein weiterer Vorteil, dass die Anordnung der Mo-Stiftmuster 218G(1), 220G(1), 222G(1) und 224G(1) in Zelle 206G dadurch das „gestapeltes 2AP-Muster“-Problem (wie vorstehend diskutiert) verhindert.
  • 2H ist ein Layoutdiagramm 200H einer Zelle 206H gemäß manchen Ausführungsformen.
  • Layoutdiagramm 200H ist Layoutdiagramm 200A ähnlich. 2H folgt einer ähnlichen Nummerierungskonvention wie der von 2A. Obwohl sich entsprechend auch einige Komponenten unterscheiden. Um zu helfen, Komponenten zu identifizieren, die sich entsprechen aber dennoch Unterschiede aufweisen, verwendet die Nummerierungskonvention ein alphabetisches Zeichen. Muster 216H(1) in 2H und Muster 216A(1) in 2A sind beispielsweise beides Verdrahtungsmuster mit Ähnlichkeiten, die sie in der gemeinsamen Wurzel 216 und dem gemeinsamen Parenthetikum __(1) widerspiegeln und mit Unterschieden, die sich in den alphabetischen Zeichen __H(_) und __A(_) widerspiegeln. Der Kürze halber wird sich die Diskussion mehr auf die Unterschiede zwischen 2H und 2A konzentrieren als auf Ähnlichkeiten.
  • In dem Beispiel in 2H wird, um (zumindest teilweise) die Funktion zu erzielen, die Zelle 206H repräsentiert, das Folgende angenommen: Mo-Verdrahtungsmuster 218H(1), 220H(1), 222H(1) und 224H(1) repräsentieren Eingänge B1, A1, A2 und B2; M1-Verdrahtungsmuster 228H repräsentiert Ausgang ZN; und Verdrahtungsmuster 216H(1) und 224D(1) ist ein intrazelluläres Verdrahtungsmuster, das als I1 gekennzeichnet ist. Zelle 206F umfasst, im Vergleich zu Zelle 206A in 2A, eine zusätzliche M1-Routingspur, nämlich 205V(8).
  • In Layoutdiagramm 200H ist die Längsachse des M1-Verdrahtungsmusters 228H im Wesentlichen auf Spur 205V(7) ausgerichtet, während die Längsachse des M1-Verdrahtungsmusters 228A im Wesentlichen auf Spur 205V(5) in 2A. Zwei Instanzen des Vo-Musters 226 befinden sich an den Schnittpunkten der Spur 205V(7) und entsprechender Spuren 205H(2) und 205H(5).
  • Für im Wesentlichen Co-Spur-Stiftmuster 218H(1) und Verdrahtungsmuster 218H(2) befindet sich der Spalt dazwischen zwischen den Schnittpunkten von Spur 205H(2) mit Spuren 205V(5) und 205V(6). Für im Wesentlichen Co-Spur-Stiftmuster 224H(1) und Verdrahtungsmuster 224H(2) befindet sich der Spalt dazwischen zwischen den Schnittpunkten von Spur 205H(5) mit Spuren 205V(3) und 205V(4).
  • In 2H ist ein Vorteil, dass Zelle 206H eine Zelle repräsentiert, in der mindestens eine Mehrheit der Stiftmuster in der Mo-Ebene konzentriert ist. Insbesondere hat eine Zelle 206H fünf Stiftmuster, von denen sich vier auf der Mo-Ebene befinden, nämlich Mo-Stiftmuster 218H(1), 220H(1), 222H(1) und 224H(1). Ein weiterer Vorteil der Zelle 206H ist, dass Mo-Stiftmuster 218H(1), 220H(1), 222H(1) und 224H(1) im Wesentlichen entlang vier oder weniger entsprechender einer der Mo-Spuren angeordnet sind, nämlich Spuren 205H(2), 205H(3), 205H(4) und 205H(5). Ein weiterer Vorteil der Zelle 206H ist verbesserte Flexibilität, die aus den erhöhten Anzahlen von Zugangspunkten auf der Mo-Ebene resultiert. Durch Erhaltung der erhöhten Anzahlen von Zugangspunkten auf der Mo-Ebene bis eine Funktion für Zelle 206H ausgewählt wird, wird die verbesserte Flexibilität der Zelle 206H entsprechend erhalten.
  • In Bezug auf Zelle 206H ist ein weiterer Vorteil, dass die Anordnung der Mo-Stiftmuster 218H(1), 220H(1), 222H(1) und 224H(1) den „gestapeltes 2AP-Muster“-Umstand (wie vorstehend diskutiert) vermeidet. Somit ist ein weiterer Vorteil, dass die Anordnung der Mo-Stiftmuster 218H(1), 220H(1), 222H(1) und 224H(1) in Zelle 206H dadurch das „gestapeltes 2AP-Muster“-Problem (wie vorstehend diskutiert) verhindert.
  • 2I(1), 2I(2) und 2I(3) sind entsprechende Layoutdiagramme 200I(1), 200I(2) und 200I(3) der entsprechenden Zellen 206I(1), 206I(2) und 206I(3) gemäß manchen Ausführungsformen.
  • Layoutdiagramme 200I(1), 200I(2) und 200I(3) sind Layoutdiagramm 200A ähnlich. 2I(1), 2I(2) und 2I(3) folgen einer ähnlichen Nummerierungskonvention wie der von 2A. Obwohl sich entsprechend auch einige Komponenten unterscheiden. Um zu helfen, Komponenten zu identifizieren, die sich entsprechen aber dennoch Unterschiede aufweisen, verwendet die Nummerierungskonvention ein alphabetisches Zeichen. Muster 216I(1) in 2I(3) und Muster 216A(1) in 2A sind beispielsweise beides Verdrahtungsmuster mit Ähnlichkeiten, die sie in der gemeinsamen Wurzel 216 und dem gemeinsamen Parenthetikum __(1) widerspiegeln und mit Unterschieden, die sich in den alphabetischen Zeichen __I(_) und__A(_) widerspiegeln. Der Kürze halber wird sich die Diskussion mehr auf die Unterschiede zwischen 2I(1)-2I(3)) und 2A konzentrieren als auf Ähnlichkeiten.
  • 2I(1) ist eine Kombination aus 2I(2) und 2I(3). Insbesondere wäre, wenn Zelle 206I(3) in 2A(3) über Zelle 206I(2) in 2I(2) angeordnet würde, das Resultat Zelle 206I(1) in 2I(1). Anders ausgedrückt, jede der Zellen 206I(2) und 206I(3) der entsprechenden 2I(2) und 2I(3) ist eine Vereinfachung der Zelle 206I(1) in 2I(1).
  • In 2I(1)-2I(3) ist die Funktion, die Zellen 206I(1)-206I(3) repräsentieren, zum Beispiel AND-OR-INVERT (AOI) und insbesondere AOI22. In dem Beispiel in 2I wird, um die Funktion, die Zellen 206I(1)-206I(3) repräsentieren, nämlich AOI22, (zumindest teilweise) zu erzielen, das Folgende angenommen: Mo-Verdrahtungsmuster 218I(1). 2181(2), 220I(2), 220I(2) und 222I(1) repräsentieren Eingänge B2, B1, A2 und A1; M1-Verdrahtungsmuster 228I repräsentiert Ausgang ZN; und Verdrahtungsmuster 216I(1) und 224I(1) sind intrazelluläre Verdrahtungsmuster, die entsprechend als I1 und I2 markiert sind. Zellen 206I(1)-206I(3) umfassen, im Vergleich zu Zelle 206A in 2A, zusätzliche M1-Routingspuren, nämlich 205V(8) und 205V(9).
  • In Layoutdiagramm 200I ist die Längsachse des M1-Verdrahtungsmusters 228I im Wesentlichen auf Spur 205V(9) ausgerichtet, während die Längsachse des M1-Verdrahtungsmusters 228A im Wesentlichen auf Spur 205V(5) in 2A. Zwei Instanzen des Vo-Musters 226 befinden sich an den Schnittpunkten der Spur 205V(7) und entsprechender Spuren 205H(2) und 205H(5).
  • In 2I(2) umfasst Zelle 206I(2): rechteckige Finnenmuster 234(1)-234(2); und rechteckige Metall-über-Drain/Source (MD) Muster 234(1)-234(10). Längsachsen der Finnenmuster 230(1)-230(2) erstrecken sich im Wesentlichen parallel zu der X-Achse. Relativ zu der Y-Achse überlappt Finnenmuster 230(1) Spur 205H(1) und Finnenmuster 230(2) überlappt Spur 205H(5). Eine Längsachse des MD-Musters 234(1)-234(10) erstreckt sich im Wesentlichen parallel zu der Y-Achse. Längsachsen der MD-Muster 234(1), 234(2), 234(3), 234(4) und 234(5) sind im Wesentlichen auf entsprechende Spuren 205V(2), 205V(4), 205V(6), 205V(8) und 205V(10) ausgerichtet. MD-Muster 234(1), 234(2), 234(3), 234(4) und 234(5) überlappen entsprechende Abschnitte des Finnenmusters 230(1). Längsachsen der MD-Muster 234(6), 234(7), 234(8), 234(9) und 234(10) sind im Wesentlichen auf entsprechende Spuren 205V(2), 205V(4), 205V(6), 205V(8) und 205V(10) ausgerichtet. MD-Muster 234(6), 234(7), 234(8), 234(9) und 234(10) überlappen entsprechende Abschnitte des Finnenmusters 230(2). Mo-Muster 234(1)-234(10) repräsentieren entsprechende leitende Segmente in Schicht Mo der Metallisierung einer Halbleitervorrichtung basierend auf Layoutdiagrammen 2001(1)-2001(3).
  • In 2I(2) repräsentieren Finnenmuster 230(1)-230(2) entsprechende NMOS- und PMOS-Finnen oder entsprechende PMOS- und NMOS-Finnen in einer Halbleitervorrichtung basierend auf Layoutdiagrammen 200I(1)-200I(3). Dementsprechend sind die Finnenmuster 230(1)-230(2) für entsprechende NMOS finFET und PMOS finFET Konfiguration bzw. entsprechende PMOS finFET und NMOS finFET Konfiguration vorgesehen. In manchen Ausführungsformen repräsentieren Muster 230(1)-230(2) aktive Bereiche mit entsprechendem NMOS und PMOS bzw. entsprechendem PMOS und NMOS Planartransistorkonfigurationen in einer Halbleitervorrichtung basierend auf Layoutdiagrammen 200I(1)-200I(3). In manchen Ausführungsformen sind Finnenmuster 230(1)-230(2) für Nanodrahtkonfiguration vorgesehen. In manchen Ausführungsformen sind Finnenmuster 230(1)-230(2) für Nanoblattkonfiguration vorgesehen. In manchen Ausführungsformen sind Finnenmuster 230(1)-230(2) für Gate-All-Around (GAA) Konfiguration vorgesehen. In manchen Ausführungsformen sind in entsprechenden Zellen 206I(1)-206I(2) andere Mengen von Finnenmuster umfassen als die in 2I(1)-2I(2) gezeigten Mengen.
  • Zelle 206I(2) umfasst ferner rechteckige Gate-Muster 232(1)-232(6); und rechteckige Schnittmuster 236(1)-236(4). Längsachsen der Gate-Muster 232(1)-232(6) sind im Wesentlichen auf entsprechende Spuren 205V(1), 205V(3), 205V(5), 205V(7), 205V(9) und 205V(11) ausgerichtet. Gate-Muster 232(1)-232(6) sind relativ zu der X-Achse um einen einheitlichen Abstand voneinander getrennt. In manchen Ausführungsformen repräsentiert der einheitliche Abstand einen kontaktierten Poly-Pitch (CPP) für den entsprechenden Halbleiterprozesstechnologieknoten.
  • Längsachsen der Schnittmuster 236(1), 236(2), 236(3) und 236(2) erstrecken sich im Wesentlichen parallel zu der X-Achse. Im Allgemeinen wird, wenn ein Subjektmuster einem gegebenen Schnittmuster derart zugrundeliegt, dass ein Abschnitt des Subjektmusters von dem gegebenen Schnittmuster überlappt wird, das gegebene Schnittmuster verwendet, um anzugeben, dass der überlappte Abschnitt des Subjektmusters schließlich während Fertigung einer entsprechenden Halbleitervorrichtung entfernt wird. Schnittmuster 236(1), 236(2), 236(3) und 236(2) sind Gate-Schnittmuster, die Gate-Mustern 232(1), 232(2), 232(3), 232(4), 232(5) und 232(6) entsprechen. Insbesondere Schnittmuster 236(1) liegt, relativ zu derY-Achse, über entsprechenden oberen Abschnitten der Gate-Muster 232(2), 232(3), 232(4) und 232(5). Schnittmuster 236(2) liegt über einem mittleren Abschnitt des Gate-Musters 232(1). Schnittmuster 236(3) liegt über einem mittleren Abschnitt des Gate-Musters 232(6). Schnittmuster 236(4) liegt über entsprechenden unteren Abschnitten der Gate-Muster 232(2), 232(3), 232(4) und 232(5).
  • In 2I(2) umfasst Zelle 206I(3) zusätzlich zu Mo-Mustern 214, 215, 216I(1), 218I(1), 218I(2), 220I(1), 220I(2), 222I(1), 224I(1) und 224I(2), Vo-Mustern 226 und M1-Muster 228I ferner Instanzen von VD-Muster 238 und Instanzen von VG-Muster 240. Instanzen von VD-Muster 238 repräsentieren entsprechende VD-Strukturen in einer Transistorschicht einer Halbleitervorrichtung basierend auf Layoutdiagrammen 200I(1)-200I(3). Eine VD-Struktur (siehe 4B) koppelt eine Drain/Source-Struktur eines Transistors elektrisch mit einem entsprechenden Mo-Leitsegment. Instanzen von VG-Muster 240 repräsentieren entsprechende VG-Strukturen in einer Transistorschicht einer Halbleitervorrichtung basierend auf Layoutdiagrammen 200I(1)-200I(3). Eine VG-Struktur (siehe 4B) koppelt eine Gate-Struktur eines Transistors elektrisch mit einem entsprechenden Mo-Leitsegment.
  • Nimmt man einen Moment lang an, dass die Funktion AOI22 noch nicht für Zellen 206I(1)-206I(3) ausgewählt wurde, zeigt Layoutdiagramm 200I(3) Zugangspunkte an den folgenden Schnittpunkten: fünf Zugangspunkte, wo Stiftmuster 218I(1) Spuren 205V(i), 205V(2), 205V(3), 205V(4) und 205V(5) schneidet; fünf Zugangspunkte, wo Stiftmuster 220I(1) Spuren 205V(i), 205V(2), 205V(3), 205V(4) und 205V(5) schneidet; zwei Zugangspunkte, wo Stiftmuster 220I(2) Spuren 205V(7) und 205V(8) schneidet; und neun Zugangspunkte, wo Stiftmuster 222A(1) Spuren 205V(1), 205V(2), 205V(3), 205V(4), 205V(6), 205V(7), 205V(8) und 205V(9) schneidet.
  • Nachdem die Funktion AOI22 für Zellen 206I(1)-206I(3) gewählt wurde, zeigt Layoutdiagramm 200I(3), welche ausgewählten einen der Zugangspunkte ausgewählt wurden, um zu helfen, die Funktion AOI22 zu implementieren. Dies erfolgt, indem Instanzen des VD-Musters 238 oder VG-Musters 240 an den ausgewählten Zugangspunkten gezeigt werden. Insbesondere befindet sich eine Instanz des VG-Musters 204 an dem Zugangspunkt, der dem Schnittpunkt des Mo-Stiftmusters 218I(1) und Spur 205V(2) entspricht, was widerspiegelt, dass der Zugangspunkt ausgewählt wurde. Eine Instanz des VG-Musters 240 befindet sich an dem Zugangspunkt, der dem Schnittpunkt des Mo-Stiftmusters 220I(1) und Spur 205V(4) entspricht, was widerspiegelt, dass der Zugangspunkt ausgewählt wurde. Eine Instanz des VG-Musters 240 befindet sich an dem Zugangspunkt, der dem Schnittpunkt des Mo-Stiftmusters 220I(2) und Spur 205V(8) entspricht, was widerspiegelt, dass der Zugangspunkt ausgewählt wurde. Eine Instanz des VG-Musters 240 befindet sich an dem Zugangspunkt, der dem Schnittpunkt des Mo-Stiftmusters 222I(1) und Spur 205V(6) entspricht, was widerspiegelt, dass der Zugangspunkt ausgewählt wurde.
  • Es wird darauf hingewiesen, dass sich Instanzen des VD-Musters 238 an den Schnittpunkten des Mo intrazellulären Verdrahtungsmusters 216I(1) und entsprechenden Spuren 205V(2), 205V(5) und 205V(9) befinden. Eine Instanz des VD-Musters 238 befindet sich an dem Schnittpunkt des Mo-Verdrahtungsmusters 218(2) und der Spur 205V(7). Eine Instanz des VD-Musters 238 befindet sich an dem Schnittpunkt des Mo-Verdrahtungsmusters 224(2) und der Spur 205V(5).
  • Für im Wesentlichen Co-Spur-Stiftmuster 218I(1) und Verdrahtungsmuster 218I(2) befindet sich der Spalt dazwischen im Wesentlichen an dem Schnittpunkt der Spur 205H(2) mit Spur 205V(6). Für im Wesentlichen Co-Spur-Stiftmuster 220I(1) und Stiftmuster 220I(2) befindet sich der Spalt dazwischen im Wesentlichen an dem Schnittpunkt der Spur 205H(3) mit Spur 205V(6). Für im Wesentlichen Co-Spur-Verdrahtungsmuster 224I(1) und Verdrahtungsmuster 224I(2) befindet sich der Spalt dazwischen zwischen dem Schnittpunkt von Spur 205H(5) mit Spur 205V(4).
  • In 2I(1)-2I(3) ist ein Vorteil, dass Zellen 206I(1) und 206I(2) eine Zelle repräsentieren, in der mindestens eine Mehrheit der Stiftmuster auf der Mo-Ebene konzentriert ist. Insbesondere weisen Zellen 206I(1) und 206I(2) fünf Stiftmuster auf, von denen sich vier auf der Mo-Ebene befinden, nämlich Mo-Stiftmuster 218I(1), 220I(1), 220I(2) und 222I(1). Ein weiterer Vorteil der Zellen 206I(1) und 206I(2) ist, dass Mo-Stiftmuster 218I(1), 220I(1), 220I(2) und 222I(1) im Wesentlichen entlang drei oder weniger entsprechender einer der Mo-Spuren angeordnet sind, nämlich Spuren 205H(2), 205H(3) und 205H(4). Ein weiterer Vorteil der Zelle 206I ist verbesserte Flexibilität, die aus den erhöhten Anzahlen von Zugangspunkten auf der Mo-Ebene resultiert. Durch Erhaltung der erhöhten Anzahlen von Zugangspunkten auf der Mo-Ebene bis eine Funktion für Zellen 206I(1)-206I(3) ausgewählt wird, wird die verbesserte Flexibilität der Zellen 206I(1)-206(3) entsprechend erhalten.
  • In Bezug auf Zellen 206I(1)-206I(3) ist ein weiterer Vorteil, dass die Anordnung der Mo-Stiftmuster 218I(1), 220I(1), 220I(2) und 222I(1) den „gestapeltes 2AP-Muster“-Umstand (wie vorstehend diskutiert) vermeidet. Somit ist ein weiterer Vorteil, dass die Anordnung der Mo-Stiftmuster 218I(1), 220I(1), 220I(2) und 222I(1) in Zellen 206I(1)-206I(3) dadurch das „gestapeltes 2AP-Muster“-Problem (wie vorstehend diskutiert) verhindert.
  • 3 ist ein Schaltbild einer Schaltung 306 gemäß manchen Ausführungsformen.
  • Schaltung 306 ist insbesondere eine AOI22-Schaltung, die der AOI22-Funktion der Zelle 206I(1) in 2I(1) entspricht.
  • In 3 umfasst AOI22-Schaltung 306 PMOS-Transistoren P1, P2, P3 und P4 und NMOS-Transistoren N1, N2, N3 und N4. Transistoren P1 und P3 sind zwischen VDD und entsprechenden Knoten 342 und 344 gekoppelt. Knoten 342 und 344 sind miteinander gekoppelt. Transistoren P2 und P4 sind zwischen entsprechenden Knoten 342 und 344 und entsprechenden Knoten 346 und 348 gekoppelt. Knoten 346 und 338 sind miteinander gekoppelt, um Ausgang ZN bereitzustellen. Transistoren N1 und N3 sind zwischen entsprechenden Knoten 346 und 348 und entsprechenden Knoten 350 und 352 gekoppelt. Transistoren N2 und N4 sind zwischen entsprechenden Knoten 350 und 352 und VSS gekoppelt.
  • Eingangssignal B1 wird an die Gate-Anschlüsse der Transistoren P1 und N3 bereitgestellt. Eingangssignal B2 wird an die Gate-Anschlüsse der Transistoren P3 und N4 bereitgestellt. Eingangssignal A1 wird an die Gate-Anschlüsse der Transistoren P2 und N1 bereitgestellt. Eingangssignal A2 wird an die Gate-Anschlüsse der Transistoren P4 und N2 bereitgestellt.
  • 4A-4B sind entsprechende Querschnitte 407A und 407B der entsprechenden Teile eines Zellbereichs einer Halbleitervorrichtung gemäß manchen Ausführungsformen.
  • Querschnitte 407A-407B sind entsprechende Teile eines Zellbereichs einer Halbleitervorrichtung, die basierend auf einem größeren Layoutdiagramm, das ein kleineres Layoutdiagramm umfasst, wie etwa die hierin offenbarten Layoutdiagramme, beispielsweise Layoutdiagramm 200I(1) in 2I(1), das Zelle 206I(1) umfasst, hergestellt wird. Als solche sind Querschnitte 407A-407B Beispiele für Teile von Zellbereich 104 der Halbleitervorrichtung 100 aus 1.
  • Querschnitte 407A-407B folgen einem ähnlichen Nummerierungsschema wie das Layoutdiagramm 200I(1) in 2I(1). Obwohl sich entsprechend auch einige Komponenten unterscheiden. Um zu helfen, Komponenten zu identifizieren, die übereinstimmen, aber dennoch Unterschiede aufweisen, verwendet die Nummerierungskonvention 4er-Serien-Nummern für Querschnitte 407A-407B, während Layoutdiagramm 200I(1) 2er-Serien-Nummern verwendet. Finne 430(1) in 4A-4B entspricht beispielsweise Finnenmuster 230(1) in 2I(1), wobei Ähnlichkeiten in der gemeinsamen Wurzel _3o(_) und dem gemeinsamen Parenthetikum __(1) widergespiegelt sind und mit Unterschieden, die in den entsprechenden vorangehenden Ziffern 4__(_) und 2__(_) widergespiegelt sind. Der Kürze halber wird sich die Diskussion mehr auf die Unterschiede zwischen 4A-4B und 2I(1) konzentrieren als auf Ähnlichkeiten.
  • In 4A-4B umfasst jeder der Querschnitte 407A-407B Schichten 441, 443, 445, 447, 449, 451 und 453. Schicht 443 ist auf Schicht 441 gebildet. Schicht 445 ist auf Schicht 443 gebildet. Schicht 447 ist auf Schicht 445 gebildet. Schicht 449 ist auf Schicht 447 gebildet. Schicht 451 ist auf Schicht 449 gebildet. Schicht 453 ist auf Schicht 451 gebildet.
  • Schicht 441 ist eine Substratschicht. Zusammen repräsentieren Schichten 443, 445 und 447 eine Transistorschicht, in der Transistoren gebildet sind. Schicht 443 ist eine Aktivbereichschicht. Schicht 445 ist eine MG/GATE-Schicht. Schicht 447 ist eine VD/VG-Schicht.
  • In Querschnitten 4-7A-407B repräsentiert Schicht 449 eine erste Metallisierungsschicht, M_1st, in einer Halbleitervorrichtung, die basierend auf einem größeren Layoutdiagramm, das ein kleineres Layoutdiagramm umfasst, beispielsweise Layoutdiagramm 200I(1) der 2I(1), hergestellt wurde. Aus Gründen der Konsistenz mit dem Layoutdiagramm 200I(1) ist die Schicht M_1st Mo. Schicht 451 repräsentiert eine Verbindungsschicht, die zwischen Schicht Mo 449 und Schicht M1 454 der Metallisierung eingefügt ist.
  • Bezüglich Schicht 443 in 4A umfasst Querschnitt 407A Finne 430(1). Bezüglich Schicht 443 in 4B umfasst Querschnitt 407B Finne 430(1) und ein Zwischenschichtdielektrikum (ILD) 444.
  • Bezüglich Schicht 445 in 4A umfasst Querschnitt 407A MD-Segmente 434(1) und 434(2) und Gate-Segment 432(2). Bezüglich Schicht 445 in 4B umfasst Querschnitt 407B MS-Segment 434(5) und ILD 446.
  • Bezüglich Schicht 447 in 4A umfasst Querschnitt 407A VG-Struktur 440 und ILD 448. Bezüglich Schicht 447 in 4B umfasst Querschnitt 407B VD-Struktur 438 und ILD 448.
  • Bezüglich Schicht 449 in 4A umfasst Querschnitt 407A ILD 450. Bezüglich Schicht 449 in 4B umfasst Querschnitt 407B Mo Leitsegmente 416I(1) und 418I(2) und ILD 450.
  • Bezüglich Schicht 451 in 4A umfasst Querschnitt 407A ILD 452. Bezüglich Schicht 451 in 4B umfasst Querschnitt 407B Vo-Struktur 426 und ILD 452.
  • Bezüglich Schicht 453 in 4A umfasst Querschnitt 407A ILD 454. Bezüglich Schicht 453 in 4B umfasst Querschnitt 407B M1-Leitsegment 428(1).
  • 5 ist ein Flussdiagramm eines Verfahrens 500 zum Erzeugen eines Layoutdiagramms gemäß manchen Ausführungsformen.
  • Verfahren 500 ist beispielsweise unter Verwendung von EDA-System 700 (7, wie nachfolgend erläutert) und einer integrierten Schaltung (IC), Fertigungssystem 800 (8, wie nachfolgend erläutert) gemäß manchen Ausführungsformen implementierbar. Bezüglich Verfahren 500 umfassen Beispiele des Layoutdiagramms Layoutdiagramme 200A-200H und 200I(1) der entsprechenden 2A-2H und 2I(1). Beispiele einer Halbleitervorrichtung, die gemäß Verfahren 500 hergestellt werden kann, umfassen Halbleitervorrichtung 100 in 1.
  • In 5 umfasst Verfahren 500 Blöcke 502-504. Am Block 502 wird ein Layoutdiagramm erzeugt, das unter anderem mindestens eine Mehrheit von Stiftmustern aufweist, die auf der M_1st-Ebene konzentriert ist, was den Vorteil hat, die Routingfähigkeit mindestens durch Verringern einer Anzahl von Verdrahtungsmustern auf der M_2nd-Ebene, die als Stiftmuster vorgesehen sind, zu verbessern und/oder die Flexibilität zumindest durch Erhöhen um eine Anzahl von Punkten/Positionen, an denen potenziell Verbindungen (Zugangspunkte) zu M_1st-Stiftmustern hergestellt werden könnten, zu verbessern oder dergleichen. Ein Beispiel einer Halbleitervorrichtung, die einem Layout entspricht, das durch Verfahren 500 erzeugt wurde, umfasst Halbleitervorrichtung 100 in 1. Block 502 wird unten in Bezug auf 6A ausführlicher diskutiert. Vom Block 502 fährt der Ablauf zu Block 504 fort.
  • Am Block 504 wird, basierend auf dem Layoutdiagramm, (A) eine oder mehrere photolithografische Belichtungen gemacht, (B) eine oder mehrere Halbleitermaske(n) hergestellt und/oder (C) eine oder mehrere Komponenten in einer Schicht einer Halbleitervorrichtung hergestellt. Siehe unten in der Erläuterung von 8.
  • 6A ist ein Flussdiagramm eines Verfahrens zum Erzeugen eines Layoutdiagramms gemäß manchen Ausführungsformen.
  • Das Verfahren in 6A zeigt insbesondere zusätzliche Blöcke, die in Block 502 der 5 umfassen sind, in Übereinstimmung mit einer oder mehreren Ausführungsform(en).
  • Block 502 ist beispielsweise unter Verwendung von EDA-System 700 (7, wie nachfolgend erläutert) gemäß manchen Ausführungsformen implementierbar. Bezüglich Block 502 umfassen Beispiele der Layoutdiagramme, die gemäß Block 502 erzeugt werden, Layoutdiagramme 200A-200H und 200I(1) oder dergleichen. Beispiele einer Halbleitervorrichtung, die basierend auf Layoutdiagrammen hergestellt wird, die gemäß Block 502 erzeugt wurden, umfassen die Halbleitervorrichtung 100 in 1 und Halbleitervorrichtungen basierend auf Layoutdiagrammen 200A-200H und 200I(1) oder dergleichen.
  • In 6A umfasst Block 502 Block 602. Am Block wird eine Zelle erzeugt. Beispiele der Zelle umfassen Zellen 206A-206H und 206I(1) der entsprechenden 2A-2H und 2I(1). Block 602 umfasst Blöcke 620-628.
  • Am Block 620 wird basierend auf einer gewählten Stelle in dem Layoutdiagramm eine der M_2nd-Spuren ausgewählt. Beispiele der ausgewählten M_2nd-Spuren umfassen Spur 205V(5) in 2A und 2D, Spur 205V(4) in 2B und 2C, Spur 205V(7) in 2E und 2H, Spur 205V(2) in 2F, Spur 205V(6) in 2G und Spur 205V(10) in 2I(1). Vom Block 620 fährt der Ablauf zu Block 622 fort.
  • Am Block 622 wird ein erstes Stiftmuster auf der M_2nd-Ebene erzeugt, das einen Ausgangsstift in einer Halbleitervorrichtung basierend auf dem Layoutdiagramm repräsentiert. Beispiele solcher erster Stiftmuster in der M_2nd-Ebene umfassen M1-Stiftmuster 228A-228I in entsprechenden 2A-2H und 2I(1). Vom Block 622 fährt der Ablauf zu Block 624 fort. Am Block 624 ist das erste Stiftmuster an der ausgewählten Spur entlang angeordnet. Vom Block 624 fährt der Ablauf zu Block 626 fort.
  • Am Block 626 werden zweite bis fünfte Stiftmuster auf der M_ist-Ebene erzeugt, die entsprechende Eingangsstifte in einer Halbleitervorrichtung basierend auf dem Layoutdiagramm repräsentieren. Beispiele des zweiten bis fünften Stiftmusters auf der M_1st-Ebene sind u.a.: Mo-Stiftmuster 218A(1), 220A(1), 220A(2) und 222A(1) in 2A; Mo-Stiftmuster 218B(2), 220B(1), 220B(2) und 222B(1) in 2B; Mo-Stiftmuster 218C(2), 220C(1), 220C(2) und 222C(1) in 2C; Mo-Stiftmuster 218D(1), 220D(1), 220D(2) und 222D(1) in 2D; Mo-Stiftmuster 218E(1), 220E(1), 222E(1) und 224E(1) in 2E; Stiftmuster 218F(2), 220F(1), 222F(1) und 224F(2) in 2E; Mo-Stiftmuster 218G(1), 220G(1), 222G(1) und 224G(1) in 2E; Mo-Stiftmuster 218H(1), 220H(1), 222H(1) und 224H(1) in 2E; und Mo-Stiftmuster 218I(1), 220I(1), 220I(2) und 222I(1) in 2I(1). Vom Block 626 fährt der Ablauf zu Block 628 fort.
  • Am Block 628 sind die zweiten bis fünften Muster auf der M_1st-Ebene entlang entsprechender M_ist-Spuren angeordnet. Beispiele für Mo-Spuren, die für solche Anordnungen verwendet werden, sind u.a.: Mo-Spuren 205H(2), 205H(3) und 205H(4), die in 2A-2D und 2I(3) verwendet werden; und Mo-Spurem 205H(2), 205H(3), 205H(4) und 205H(5), die in 2E-2H verwendet werden.
  • 6B ist ein Flussdiagramm eines Verfahrens zum Erzeugen eines Layoutdiagramms gemäß manchen Ausführungsformen.
  • Das Verfahren in 6B zeigt Block 628 der 6A in größerem Detail, in Übereinstimmung mit einer oder mehreren Ausführungsform(en).
  • In 6B umfasst Block 628 Block 632. Am Block 632 sind zwei des zweiten bis fünften Stiftmusters im Wesentlichen Co-Spur-ausgerichtet. Beispiele für zwei des zweiten bis fünften Stiftmusters, die im Wesentlichen Co-Spur-ausgerichtet sind, sind u.a.: Mo-Stiftmuster 220A(1) und 220A(2) in 2A, die im Wesentlichen auf Mo-Spur 205H(3) ausgerichtet sind; Mo-Stiftmuster 220B(1) und 220B(2) in 2B, die im Wesentlichen auf Mo-Spur 205H(3) ausgerichtet sind; Mo-Stiftmuster 220C(1) und 220C(2) in 2C, die im Wesentlichen auf Mo-Spur 205H(3) ausgerichtet sind; Mo-Stiftmuster 220D(1) und 220D(2) in 2D, die im Wesentlichen auf Mo-Spur 205H(3) ausgerichtet sind; und Mo-Stiftmuster 220I(1) und 220I(2) in 2I(3), die im Wesentlichen auf Mo-Spur 205H(3) ausgerichtet sind.
  • 6C ist ein Flussdiagramm eines Verfahrens zum Erzeugen eines Layoutdiagramms gemäß manchen Ausführungsformen.
  • Das Verfahren in 6C zeigt Block 626 der 6A in größerem Detail, in Übereinstimmung mit einer oder mehreren Ausführungsform(en).
  • In 6C umfasst Block 626 Block 642. Am Block 642 ist jedes der zweiten bis fünften Mo-Stiftmuster eingerichtet, mindestens zwei Zugangspunkte aufzuweisen. Beispiele für jedes der zweiten bis fünften Mo-Stiftmuster in dem Layoutdiagramm, das eingerichtet ist, mindestens zwei Zugangspunkte aufzuweisen, umfassen Layoutdiagramme 200A-200H und 200I(3) der entsprechenden 2A-2H und 2I(3). Insbesondere im Hinblick auf das Beispiel in 2A, umfasst Layoutdiagramm 200A: drei Zugangspunkte, wo sich Stiftmuster 218A(1) mit Spuren 205V(1), 205V(2) und 205V(3) schneidet; vier Zugangspunkte, wo sich Stiftmuster 220A(1) mit Spuren 205V(1), 205V(2), 205V(3) und 205V(4) schneidet; zwei Zugangspunkte, wo sich Stiftmuster 220A(2) mit Spuren 205V(6) und 205V(7) schneidet; und sechs Zugangspunkte, wo sich Stiftmuster 222A(1) mit Spuren 205V(1), 205V(2), 205V(3), 205V(4), 205V(6) und 205V(7) schneidet. Insbesondere im Hinblick auf das Beispiel in 2I(3) umfasst Layoutdiagramm 200I(3): fünf Zugangspunkte, wo Stiftmuster 218I(1) Spuren 205V(1), 205V(2), 205V(3), 205V(4) und 205V(5) schneidet; fünf Zugangspunkte, wo Stiftmuster 220I(1) Spuren 205V(1), 205V(2), 205V(3), 205V(4) und 205V(5) schneidet; zwei Zugangspunkte, wo Stiftmuster 220I(2) Spuren 205V(7) und 205V(8) schneidet; und neun Zugangspunkte, wo Stiftmuster 222A(1) Spuren 205V(1), 205V(2), 205V(3), 205V(4), 205V(6), 205V(7), 205V(8) und 205V(9) schneidet.
  • In 6C umfasst Block 642 Block 644. Am Block 644 ist mindestens eines der zweiten bis fünften Mo-Stiftmuster eingerichtet, zumindest aufzuweisen: drei Zugangspunkte; oder vier Zugangspunkte; oder fünf Zugangspunkte; oder sechs Zugangspunkte. Beispiele für Mo-Stiftmuster, die eingerichtet sind, mindestens drei Zugangspunkte aufzuweisen, sind u.a.: 218A(1), 220B(2), 220C(2), 220D(1), 220F(2), 218H(1) und 220I(2). Beispiele für Mo-Stiftmuster, die eingerichtet sind, mindestens vier Zugangspunkte aufzuweisen, sind u.a.: 220A(1), 218E(1) und 218G(1). Beispiele für Mo-Stiftmuster, die eingerichtet sind, mindestens fünf Zugangspunkte aufzuweisen, sind u.a.: 222B(1), 222D(1), 220F(1), 222F(1), 220H(1), 222H(1), 218I(1) und 220I(2). Beispiele für Mo-Stiftmuster, die eingerichtet sind, mindestens sechs Zugangspunkte aufzuweisen, sind u.a.: 222A(1), 222C(1), 220E(1), 222E(1), 220G(1) und 222G(2). Ein Beispiel für ein Mo-Stiftmuster, das eingerichtet ist, mindestens neun Zugangspunkte aufzuweisen, ist 222I(1).
  • 6D ist ein Flussdiagramm eines Verfahrens zum Erzeugen eines Layoutdiagramms gemäß manchen Ausführungsformen.
  • Das Verfahren in 6D zeigt Block 626 der 6A in größerem Detail, in Übereinstimmung mit einer oder mehreren Ausführungsform(en).
  • In 6D umfasst Block 626 Block 652. Am Block 652 werden die mindestens zwei Zugangspunkte jedes der zweiten bis fünften Mo-Stiftmuster erhalten bis eine Funktion für die Zelle gewählt wird. In manchen Ausführungsformen bedeutet die Erhaltung von Zugangspunken, dass keine Zugangspunkte als eine Position für entsprechende Via-basierten Verbindungen ausgewählt werden, bis eine Funktion für die Zelle gewählt wurde. Ein Beispiel, das Zugangspunkte zeigt, die erhalten wurden, sowie die Zugangspunkte, die ausgewählt wurden (siehe Diskussion der 6E unten) findet sich in Layoutdiagramm 200I(3) der 2I(3). Insbesondere (wieder) unter der Annahme, dass die Funktion AOI22 noch nicht für Zellen 206I(1)-206I(3) ausgewählt wurde, zeigt Layoutdiagramm 200I(3) Zugangspunkte an den folgenden Schnittpunkten: fünf Zugangspunkte, wo Stiftmuster 218I(1) Spuren 205V(1), 205V(2), 205V(3), 205V(4) und 205V(5) schneidet; fünf Zugangspunkte, wo Stiftmuster 220I(1) Spuren 205V(1), 205V(2), 205V(3), 205V(4) und 205V(5) schneidet; zwei Zugangspunkte, wo Stiftmuster 220I(2) Spuren 205V(7) und 205V(8) schneidet; und neun Zugangspunkte, wo Stiftmuster 222A(1) Spuren 205V(1), 205V(2), 205V(3), 205V(4), 205V(6), 205V(7), 205V(8) und 205V(9) schneidet.
  • 6E ist ein Flussdiagramm eines Verfahrens zum Erzeugen eines Layoutdiagramms gemäß manchen Ausführungsformen.
  • Das Verfahren in 6E zeigt Block 626 der 6A in größerem Detail, in Übereinstimmung mit einer oder mehreren Ausführungsform(en).
  • In 6E umfasst Block 626 Blöcke 662-664. Am Block 662 wird eine Funktion für die Zelle gewählt. Ein Beispiel für das Wählen einer Funktion für die Zelle ist die Wahl der Funktion AOI22 für Zellen 206I(1)-206I(3) in entsprechenden 2I(1)-2I(3). Vom Block 663 läuft der Fluss zu Block 664.
  • Am Block 664 wird für jedes der zweiten bis fünften Mo-Stiftmuster mindestens einer der mindestens zwei Zugangspunkte als eine Position für eine Via-basierte Verbindung ausgewählt. Beispiele für das Auswählen von Zugang für Via-basierte Verbindungen sind wie in Layoutdiagramm 200I(3) in 2I(3) gezeigt, das die Auswahlen durch Zeigen von Instanzen des VD-Musters 238 oder VG-Musters 240 an den ausgewählten Zugangspunkten angibt. Insbesondere befindet sich in 2I(3) eine Instanz des VG-Musters 240 an dem Zugangspunkt, der dem Schnittpunkt des Mo-Stiftmusters 218I(1) und Spur 205V(2) entspricht, was widerspiegelt, dass der Zugangspunkt ausgewählt wurde. Eine Instanz des VG-Musters 240 befindet sich an dem Zugangspunkt, der dem Schnittpunkt des Mo-Stiftmusters 220I(1) und Spur 205V(4) entspricht, was widerspiegelt, dass der Zugangspunkt ausgewählt wurde. Eine Instanz des VG-Musters 240 befindet sich an dem Zugangspunkt, der dem Schnittpunkt des Mo-Stiftmusters 220I(2) und Spur 205V(8) entspricht, was widerspiegelt, dass der Zugangspunkt ausgewählt wurde. Eine Instanz des VG-Musters 240 befindet sich an dem Zugangspunkt, der dem Schnittpunkt des Mo-Stiftmusters 222I(1) und Spur 205V(6) entspricht, was widerspiegelt, dass der Zugangspunkt ausgewählt wurde.
  • 6F ist ein Flussdiagramm eines Verfahrens zum Erzeugen eines Layoutdiagramms gemäß manchen Ausführungsformen.
  • Das Verfahren in 6F zeigt Block 626 der 6A in größerem Detail, in Übereinstimmung mit einer oder mehreren Ausführungsform(en).
  • In 6F umfasst Block 626 Block 672. Am Block 672 sind Längsachsen der zweiten bis fünften Mo-Stiftmuster entlang vier oder weniger entsprechender einer der M_1st-Spuren angeordnet. Beispiele für Anordnungen der zweiten bis fünften Mo-Stiftmuster entlang vier oder weniger einer der Mo-Spuren umfassen die Anordnungen in Zellen 206E-206H der entsprechenden 2E-2H.
  • Block 672 umfasst Block 674. Am Block 674 sind Längsachsen der zweiten bis fünften Mo-Stiftmuster entlang vier oder weniger entsprechender einer der M_1st-Spuren angeordnet. Beispiele für Anordnungen der zweiten bis fünften Mo-Stiftmuster entlang drei oder weniger einer der Mo-Spuren umfassen die Anordnungen in Zellen 206A-206D und 206I der entsprechenden 2A-2D und 2I(3).
  • 6G ist ein Flussdiagramm eines Verfahrens zum Erzeugen eines Layoutdiagramms gemäß manchen Ausführungsformen.
  • Das Verfahren in 6G zeigt Block 626 der 6A in größerem Detail, in Übereinstimmung mit einer oder mehreren Ausführungsform(en).
  • In 6G umfasst Block 626 Blöcke 682-684. Am Block 682 wird ein erstes 2AP-Muster unter den zweiten bis fünften Mo-Stiftmustern derart angeordnet, dass die zwei Zugangspunkte des ersten 2AP im Wesentlichen auf eine erste Teilmenge von zwei der M_2nd-Spuren ausgerichtet sind. Ein Beispiel für ein erstes eines der zweiten bis fünften M0_Stiftmuster, das ein 2AP-Muster ist, ist Stiftmuster 218B(2) in 2B, dessen zwei Zugangspunkte im Wesentlichen auf entsprechende M1-Spuren 204V(6) und 205V(7) ausgerichtet sind. Vom Block 682 fährt der Ablauf zu Block 684 fort.
  • Am Block 684 wird ein zweites 2AP-Muster unter den zweiten bis fünften Mo-Stiftmustern derart angeordnet, dass die zwei Zugangspunkte des zweiten 2AP im Wesentlichen auf eine zweite Teilmenge von zwei der M_2nd-Spuren ausgerichtet sind, wo die zweite Teilmenge eine andere ist als die erste Teilmenge. Ein Beispiel für ein zweites eines der zweiten bis fünften M0_Stiftmuster, das ein 2AP-Muster ist, ist Stiftmuster 220B(1) in 2B, dessen zwei Zugangspunkte im Wesentlichen auf entsprechende M1-Spuren 204V(2) und 205V(3) ausgerichtet sind. Auch hier ist ein Vorteil der Anordnung von Mo-Stiftmustern gemäß einer oder mehrerer Ausführungsformen, beispielsweise der Anordnung in 2B, dass die Anordnung den „gestapeltes 2AP-Muster“-Umstand (wie vorstehend erläutert) vermeidet und dadurch das „gestapeltes 2AP-Muster“-Problem (wie vorstehend erläutert) verhindert.
  • 7 ist ein Blockdiagramm eines EDA-Systems (elektronische Designautomation) 700 gemäß manchen Ausführungsformen.
  • In manchen Ausführungsformen umfasst EDA-System 700 ein APR-System. Hierin beschriebene Verfahren des Entwerfens von Layoutdiagrammen, die Drahtroutinganordnungen repräsentieren, gemäß einer oder mehreren Ausführungsformen, sind beispielsweise unter Verwendung von EDA-System 700 gemäß manchen Ausführungsformen implementierbar.
  • In manchen Ausführungsformen ist EDA-System 700 eine Universalrechenvorrichtung, die einen Hardwareprozessor 802 und ein nichtflüchtiges, computerlesbares Speichermedium 704 umfasst. Speichermedium 704 ist unter anderem mit Computerprogrammcode 706 kodiert, d.h. speichert diesen, wobei Computerprogrammcode 706 ein Satz von computerausführbaren Anweisungen ist. Ausführung des Computerprogrammcodes 706 durch Prozessor 702 repräsentiert (zumindest teilweise) ein EDA-Werkzeug, das zum Beispiel einen Teil oder alle der hierin beschriebenen Verfahren gemäß einer oder mehreren entsprechenden Ausführungsformen (nachfolgend die genannten Prozesse und/oder Verfahren) implementiert.
  • Prozessor 702 ist über einen Bus 708 mit computerlesbarem Speichermedium 704 elektrisch gekoppelt. Prozessor 702 ist außerdem durch Bus 708 mit einer I/O-Schnittstelle 710 elektrisch gekoppelt. Eine Netzwerkschnittstelle 712 ist ebenfalls über Bus 708 elektrisch mit Prozessor 702 verbunden. Netzwerkschnittstelle 712 ist mit einem Netzwerk 714 verbunden, so dass Prozessor 702 und computerlesbares Medium 704 dazu in der Lage sind, über Netzwerk 714 mit externen Elementen zu verbinden. Prozessor 702 ist eingerichtet, Computerprogrammcode 706 auszuführen, der in computerlesbarem Speichermedium 704 kodiert ist, um EDA-System 700 zu veranlassen, zum Durchführen eines Teils oder aller der genannten Prozesse und/oder Verfahren verwendbar zu sein. In einer oder mehreren Ausführungsformen ist Prozessor 702 eine zentrale Verarbeitungseinheit (CPU), ein Multiprozessor, ein verteiltes Verarbeitungssystem, eine anwendungsspezifische integrierte Schaltung (ASIC) und/oder eine geeignete Verarbeitungseinheit.
  • In einer oder mehreren Ausführungsformen ist das computerlesbare Speichermedium 704 ein elektronisches, magnetisches, optisches, elektromagnetisches, Infrarot- und/oder ein Halbleitersystem (oder Gerät oder Vorrichtung). Computerlesbares Speichermedium 704 umfasst beispielsweise einen Halbleiter- oder Festkörperspeicher, ein Magnetband, eine entfernbare Computerdiskette, einen Direktzugriffsspeicher (RAM, einen Nurlesespeicher (ROM), eine starre Magnetplatte und/oder eine optische Platte. In einer oder mehreren Ausführungsformen unter Verwendung optischer Platten umfasst computerlesbares Speichermedium 704 einen Compact Disk-Read-Only-Speicher (CD-ROM), einen Compact Disk-Read/Write-Speicher (CD-R/W) und/oder eine Digital Video Disc (DVD).
  • In einer oder mehreren Ausführungsformen speichert Speichermedium 704 Computerprogrammcode 706, der eingerichtet ist, EDA-System 700 zu veranlassen (wo solch eine Ausführung (zumindest teilweise) das EDA-Werkzeug repräsentiert), zum Durchführen eines Teils oder aller der genannten Prozesse und/oder Verfahren verwendbar zu sein. In einer oder mehreren Ausführungsformen speichert Speichermedium 704 auch Informationen, die Durchführen eines Teils oder aller der genannten Prozesse und/oder Verfahren ermöglicht. In einer oder mehreren Ausführungsformen speichert Speichermedium 704 Bibliothek 707 von Standardzellen, die Standardzellen umfassen, die hierin offenbarten Zellen entsprechen.
  • EDA-System 700 umfasst I/O-Schnittstelle 710. I/O-Schnittstelle 710 ist mit externer Schaltungsanordnung gekoppelt. In einer oder mehreren Ausführungsformen umfasst I/O-Schnittstelle 710 eine Tastatur, ein Tastenfeld, eine Maus, einen Trackball, ein Trackpad, einen Touchscreen und/oder Pfeiltasten zum Kommunizieren von Informationen und Befehlen zu Prozessor 702.
  • EDA-System 700 umfasst auch Netzwerkschnittstelle 712, die mit Prozessor 702 gekoppelt ist. Netzwerkschnittstelle 712 ermöglicht es EDA-System 700 mit Netzwerk 714 zu kommunizieren, mit dem ein oder mehrere andere Computersysteme verbunden ist bzw. sind. Netzwerkschnittstelle 712 umfasst drahtlose Netzwerkschnittstellen, wie etwa BLUETOOTH, WIFI, WIMAX, GPRS oder WCDMA; oder verdrahtete Netzwerkschnittstellen, wie etwa ETHERNET, USB oder IEEE-1364. In einer oder mehreren Ausführungsformen sind ein Teil oder alle der genannten Prozesse und/oder Verfahren in zwei oder mehr Systemen 700 implementiert.
  • EDA-System 700 ist eingerichtet, Informationen durch I/O-Schnittstelle 710 zu empfangen. Die durch 1/O-Schnittstelle 710 empfangenen Informationen umfassen eine oder mehrere Anweisungen, Daten, Entwurfsregeln, Bibliotheken von Standardzellen und/oder andere Parameter zum Verarbeiten durch den Prozessor 702. Die Informationen werden über Bus 708 zu Prozessor 702 übertragen. EDA-System 700 ist eingerichtet, Informationen in Bezug auf ein UI durch I/O-Schnittstelle 710 zu empfangen. Die Informationen werden in computerlesbarem Medium 704 als Benutzerschnittstelle (UI) 742 gespeichert.
  • In manchen Ausführungsformen sind ein Teil oder alle der genannten Prozesse und/oder Verfahren als eine eigenständige Softwareanwendung zur Ausführung durch einen Prozessor implementiert. In manchen Ausführungsformen sind ein Teil oder alle der genannten Prozesse und/oder Verfahren als eine Softwareanwendung implementiert, die Teil einer zusätzlichen Softwareanwendung ist. In manchen Ausführungsformen sind ein Teil oder alle der genannten Prozesse und/oder Verfahren als ein Plug-in für eine Softwareanwendung implementiert. In manchen Ausführungsformen ist mindestens einer der genannten Prozesse und/oder Verfahren als eine Softwareanwendung implementiert, die ein Teil eines EDA-Tools ist. In manchen Ausführungsformen sind ein Teil oder alle der genannten Prozesse und/oder Verfahren als eine Softwareanwendung implementiert, die von dem EDA-System 700 verwendet wird. In manchen Ausführungsformen wird ein Layoutdiagramm, das Standardzellen umfasst, unter Verwendung eines Werkzeugs, wie etwa VIRTUOSO®, das von CADENCE DESIGN SYSTEMS, Inc. erhältlich ist, oder einem anderen geeigneten Layout-erzeugendem Werkzeug erzeugt.
  • In manchen Ausführungsformen sind die Prozesse als Funktionen eines Programms realisiert, das in einem nichtflüchtigen, computerlesbarem Aufzeichnungsmedium gespeichert ist. Beispiele eines nichtflüchtigen, computerlesbaren Aufzeichnungsmediums sind u.a., aber ohne Einschränkungen, externe/entfernbare und/oder interne/eingebaute Speichereinheiten, beispielsweise eines oder mehrere von einer optischen Platte, wie etwa eine DVD, einer Magnetplatte, wie etwa eine Festplatte, einen Halbleiterspeicher, wie etwa ein ROM, ein RAM, eine Speicherkarte und dergleichen.
  • 8 ist ein Blockdiagramm einer Halbleitervorrichtung, beispielsweise einer integrierten Schaltung (IC), eines Herstellungssystem 800 und eines IC-Fertigungsflusses, der diesen zugeordnet ist, gemäß manchen Ausführungsformen.
  • In manchen Ausführungsformen wird unter Verwendung des Fertigungssystems 800 basierend auf einem Layoutdiagramm, beispielsweise ein oder mehrere der hierin offenbarten Layoutdiagramme gemäß einer oder mehreren entsprechenden Ausführungsformen, oder dergleichen, (A) ein oder mehrere Halbleitermasken und/oder (B) mindestens eine Komponente in einer Schicht einer integrierten Halbleiterschaltung gefertigt.
  • In 8 umfasst IC-Fertigungssystem 800 Entitäten, wie etwa ein Designhaus 820, ein Maskenhaus 830 und einen IC-Fertiger/Fabrikator („Fab“) 850, die miteinander in den Entwurf-, Entwicklungs- und Fertigungszyklen und/oder Diensten in Bezug auf die Fertigung einer IC-Vorrichtung 860 interagieren. Die Entitäten im System 800 sind über ein Kommunikationsnetzwerk verbunden. In manchen Ausführungsformen ist das Kommunikationsnetzwerk ein einzelnes Netzwerk. In manchen Ausführungsformen ist das Kommunikationsnetzwerk eine Vielzahl unterschiedlicher Netzwerke, wie etwa ein Intranet und das Internet. Das Kommunikationsnetzwerk umfasst verdrahtete und/oder drahtlose Kommunikationskanäle. Jede Entität interagiert mit einer oder mehreren der anderen Entitäten und stellt Dienste an eine oder mehrere der anderen Entitäten bereit und/oder empfängt diese von ihnen. In manchen Ausführungsformen gehören zwei oder mehr von Designhaus 820, Maskenhaus 830 und IC-Fab 850 einem einzelnen, größeren Unternehmen. In manchen Ausführungsformen koexistieren zwei oder mehr von Designhaus 820, Maskenhaus 830 und IC-Fab in einer gemeinsamen Einrichtung und nutzen gemeinsame Ressourcen.
  • Designhaus (oder Designteam) 820 erzeugt ein IC-Entwurfslayoutdiagramm 822. IC-Entwurfslayoutdiagramm 822 umfasst verschiedene geometrische Muster, die für eine IC-Vorrichtung 860 entworfen wurden. Die geometrischen Muster entsprechen Mustern der Metall, Oxid- oder Halbleiterschichten, die die verschiedenen Komponenten der zu fertigenden IC-Vorrichtung 860 bilden. Die verschiedenen Schichten verbinden sich, um verschiedene IC-Merkmale zu bilden. Ein Teil des IC-Entwurfslayoutdiagramms 822 umfasst beispielsweise verschiedene IC-Merkmale, wie etwa einen aktiven Bereich, Gate-Elektrode, Source und Drain, Metallleitungen oder Vias einer Zwischenschichtverbindung und Öffnungen für Verbindungsfelder, die in einem Halbleitersubstrat (wie etwa einem Siliziumwafer) auszubilden sind, und verschiedene Materialschichten, die auf dem Halbleitersubstrat angeordnet sind. Designhaus 820 implementiert ein geeignetes Entwurfsverfahren zum Bilden des IC-Entwurfslayoutdiagramms 822. Das Designverfahren umfasst ein oder mehrere Logikentwürfe, physischen Entwurf oder Platzieren und Routen. IC-Entwurfslayoutdiagramm 822 wird in einer oder mehreren Datendateien mit Informationen der geometrischen Muster präsentiert. IC-Entwurfslayoutdiagramm 822 kann beispielsweise in einem GDSII-Dateiformat oder DFII-Dateiformat ausgedrückt werden.
  • Maskenhaus 830 umfasst Datenaufbereitung 832 und Maskenherstellung 844. Maskenhaus 830 verwendet IC-Entwurfslayoutdiagramm 822 zum Herstellen einer oder mehrerer Masken 845, die zur Fertigung der verschiedenen Schichten der IC-Vorrichtung 860 in Übereinstimmung mit IC-Entwurfslayoutdiagramm 822 zu verwenden sind. Maskenhaus 830 führt Maskendatenaufbereitung 832 durch, wobei IC-Entwurfslayoutdiagramm 822 in eine repräsentative Datendatei („RDF“) übersetzt wird. Maskendatenaufbereitung 832 stellt die RDF an die Maskenfertigung 844 bereit. Maskenfertigung 844 umfasst einen Maskenschreiber. Ein Maskenschreiber wandelt die RDF in ein Bild auf einem Substrat, wie etwa eine Maske (Retikel) 845 oder einen Halbleiterwafer 853. Das Entwurfslayoutdiagramm 822 wird von Maskendatenaufbereitung 832 manipuliert, so dass es mit bestimmten Eigenschaften des Maskenschreibers und/oder Anforderungen des IC-Fab 850 konform ist. In 8 sind Maskendatenaufbereitung 832 und Maskenfertigung 844 als separate Elemente veranschaulicht. In manchen Ausführungsformen lässt sich Maskendatenaufbereitung 832 und Maskenfertigung 844 kollektiv als Maskendatenaufbereitung bezeichnen.
  • In manchen Ausführungsformen umfasst Maskendatenaufbereitung 832 optische Näherungskorrektur (OPC), die Lithografieverbesserungstechniken zur Kompensation von Bildfehlern nutzt, wie etwa jene, die sich aus Beugung, Interferenz, anderen Prozesseffekten und dergleichen ergeben können. OPC passt das IC-Entwurfslayoutdiagramm 822 an. In manchen Ausführungsformen umfasst Maskendatenaufbereitung 832 ferner Auflösungsverbesserungstechniken (RET), wie etwa Off-Axis-Beleuchtung, Hilfsfunktionen für Subauflösungen, Phasenverschiebungsmasken, andere geeignete Techniken und dergleichen oder Kombinationen davon. In manchen Ausführungsformen wird auch inverse Lithographietechnologie (ILT) verwendet, die OPC als ein inverses Imagingproblem behandelt.
  • In manchen Ausführungsformen umfasst Maskendatenaufbereitung 832 einen Maskenregelchecker (MRC), der das IC-Entwurfslayoutdiagramm 822, das Prozessen im OPC unterzogen wurde, mit einem Satz von Maskenerzeugungsregeln prüft, die bestimmte geometrische und/oder Konnektivitätseinschränkungen umfassen, um hinreichende Margen sicherzustellen, um Variabilität in Halbleiterfertigungsprozessen zu berücksichtigen, und dergleichen. In manchen Ausführungsformen modifiziert der MRC das IC-Entwurfslayoutdiagramm 822, um Einschränkungen während der Maskenfertigung 844 zu kompensieren, die einen Teil der Modifikationen, die von OPC durchgeführt werden, rückgängig machen, um Maskenerzeugungsregeln zu erfüllen.
  • In manchen Ausführungsformen umfasst Maskendatenaufbereitung 832 Lithografieprozesschecking (LPC), das Verarbeiten simuliert, das von IC-Fab 850 zur Herstellung von IC-Vorrichtung 860 implementiert wird. LPC simuliert dieses Verarbeiten basierend auf IC-Entwurfslayoutdiagramm 822, um eine simulierte gefertigte Vorrichtung, wie etwa IC-Vorrichtung 860, zu erzeugen. Die Verarbeitungsparameter in LPC-Simulation können Parameter umfassen, die verschiedenen Prozessen des IC-Fertigungszyklus zugeordnet sind, Parameter, die Werkzeugen zugeordnet sind, die zur Fertigung der IC verwendet werden, und/oder andere Aspekte des Fertigungsprozesses. LPC berücksichtigt verschiedene Faktoren, wie etwa Luftbildkontrast, Tiefenschärfe („DOF“), Maskenfehlerverbesserungsfaktor („MEEF“), andere geeignete Faktoren und dergleichen oder Kombinationen davon. In manchen Ausführungsformen werden, nachdem eine simulierte, gefertigte Vorrichtung durch LPC erzeugt wurde, wenn die simulierte Vorrichtung von der Form her nicht nah genug ist, um Entwurfsregeln zu erfüllen, OPC und/oder MRC wiederholt, um IC-Entwurfslayoutdiagramm 822 weiter zu verfeinern.
  • Es ist zu verstehen, dass die vorstehende Beschreibung der Maskendatenaufbereitung 832 aus Gründen der Übersichtlichkeit vereinfacht wurde. In manchen Ausführungsformen umfasst Datenaufbereitung 832 zusätzliche Merkmale, wie etwa eine Logikoperation (LOP) zum Modifizieren des IC-Entwurfslayoutdiagramms 822 gemäß Fertigungsregeln. Darüber hinaus können die Prozesse, die auf IC-Entwurfslayoutdiagramm 822 während der Datenaufbereitung 832 angewendet werden, in einer Vielzahl unterschiedlicher Reihenfolgen ausgeführt werden.
  • Nach Maskendatenaufbereitung 832 und während Maskenfertigung 844 wird eine Maske 845 oder eine Gruppe von Masken 845 basierend auf dem modifizierten IC-Entwurflayoutdiagramm 822 gefertigt. In manchen Ausführungsformen umfasst Maskenfertigung 844 Durchführen von einer oder mehreren lithografischen Belichtungen basierend auf IC-Entwurfslayoutdiagramm 822. In manchen Ausführungsformen wird ein Elektronenstrahl oder ein Mechanismus mehrerer Elektronenstrahlen genutzt, um ein Muster auf einer Maske (Photomaske oder Retikel) 845 basierend auf dem modifizierten IC-Entwurfslayoutdiagramm 822 zu bilden. Maske 845 kann in verschiedenen Technologien gebildet werden. In manchen Ausführungsformen wird Maske 845 unter Verwendung binärer Technologie gebildet. In manchen Ausführungsformen umfasst ein Maskenmuster opake Bereiche und transparente Bereiche. Ein Strahlungsstrahl, wie etwa ein ultravioletter (UV) Strahl, der verwendet wird, um die bildsensible Materialschicht (z.B. Photoresist), die auf einem Wafer aufgebracht ist, zu belichten, wird von dem opaken Bereich blockiert und durch den transparenten Bereich übertragen. In einem Beispiel umfasst eine Binärmaskenversion der Maske 845 ein transparentes Substrat (z.B. Quarzglas) und ein opakes Material (z.B. Chrom), das in den opaken Bereichen der Binärmaske aufgetragen ist. In einem anderen Beispiel wird Maske 845 unter Verwendung einer Phasenverschiebungstechnologie gebildet. In einer Phasenverschiebungsmaskenversion (PSM) von Maske 845 werden verschiedene Merkmale in dem Muster, das auf der Phasenverschiebungsmaske gebildet ist, eingerichtet, um eine geeignete Phasendifferenz zur Verbesserung der Auflösung und Bildqualität aufzuweisen. In verschiedenen Beispielen kann die Phasenverschiebungsmaske gedämpftes PSM oder alternierendes PSM sein. Die Maske(n), die durch Maskenfertigung 844 erzeugt werden, wird bzw. werden in einer Vielzahl von Prozessen verwendet. Solch eine oder mehrere Maske(n) wird bzw. werden beispielsweise in einem Ionenimplantationsprozess eingesetzt, um verschiedene dotierte Bereiche in Halbleiterwafer 853 zu bilden, in einem Ätzprozess zum Bilden verschiedener Ätzbereiche in Halbleiterwafer 853 und/oder in anderen geeigneten Prozessen.
  • IC-Fab 850 umfasst Waferfertigung 852. IC-Fab 850 ist ein IC-Fertigungsunternehmen, das über eine oder mehrere Fertigungseinrichtungen zur Fertigung einer Vielzahl unterschiedlicher IC-Produkte verfügt. In manchen Ausführungsformen ist IC-Fab 850 eine Halbleitergießerei. Es kann beispielsweise eine Fertigungseinrichtung für die Frontendfertigung einer Vielzahl von IC-Produkten (Front-End-of-Line (FEOL) Fertigung) geben, während eine zweite Fertigungseinrichtung Backendfertigung für Verbindung und Verpackung der IC-Produkte (Back-End-of-Line (BEOL) Fertigung) bereitstellen kann, und eine dritte Fertigungseinrichtung kann andere Dienste für das Gießereigeschäft bereitstellen.
  • IC-Fab 850 verwendet Maske(n) 845, die von Maskenhaus 830 zur Fertigung von IC-Vorrichtung 860 gefertigt wurde(n). Somit verwendet IC-Fab 850 zumindest indirekt IC-Entwurfslayoutdiagramm 822 zum Fertigen von IC-Vorrichtung 860. In manchen Ausführungsformen wird Halbleiterwafer 853 von IC-Fab 850 unter Verwendung von Maske(n) 845 zum Bilden von IC-Vorrichtung 860 gefertigt. In manchen Ausführungsformen umfasst IC-Fertigung Durchführen von einer oder mehreren lithografischen Belichtungen zumindest indirekt basierend auf IC-Entwurfslayoutdiagramm 822. Halbleiterwafer 853 umfasst ein Siliziumsubstrat oder anderes geeignetes Substrat mit darauf ausgebildeten Materialschichten. Halbleiterwafer 853 umfasst ferner eines oder mehreres von verschiedenen dotierten Bereichen, dielektrischen Merkmalen, Verbindungen auf mehreren Ebenen und dergleichen (die in nachfolgenden Fertigungsschritten gebildet werden).
  • Einzelheiten zu einem Fertigungssystem für integrierte Schaltungen (IC) (z.B. System 800 in 8) und ein IC-Fertigungsablauf, der diesem zugeordnet ist, finden sich beispielsweise in U.S. Patent US 9 256 709 B2 vom 9. Februar 2016, U.S. Pre-Grant Publikation US 2015 / 0 278 429 A1 vom 1. Oktober 2015, U.S. Pre-Grant Publikation US 2014 / 0 040 838 A1 vom 6. Februar 2014 und U.S. Patent US 7 260 442 B2 vom 21. August 2007.
  • Die Erfindung wird durch den Hauptanspruch und die nebengeordneten Patentansprüche definiert. Weitere Ausführungsformen der Erfindung werden durch die abhängigen Patentansprüche wiedergegeben.

Claims (16)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung (100), wobei das Verfahren umfasst: für ein Layoutdiagramm 200 das auf einem nichtflüchtigen, computerlesbarem Medium (704) gespeichert ist, welches erste und zweite Metallisierungsebenen umfasst, die einer M_1st-Ebene (Mo) und einer M_2nd-Ebene (M1) entsprechen, wobei die M_2nd-Ebene (M1) über der M_ist-Ebene (Mo) liegt, Erzeugen des Layoutdiagramms 200 umfassend: - Erzeugen einer Zelle (206), die zumindest teilweise eine Schaltung (306) in der Halbleitervorrichtung (100) repräsentiert, welche zumindest teilweise gemäß ersten Spuren (205H) relativ zu der M_1st-Ebene (M_1st-Spuren), die sich in einer ersten Richtung (X) erstrecken, und zweiten Spuren (205V) relativ zu der M_2nd-Ebene (M_2nd-Spuren), die sich in einer zweiten Richtung (Y) im Wesentlichen senkrecht zu der ersten Richtung (X) erstrecken, angeordnet ist; und wobei das Erzeugen der Zelle (206) umfasst: - Auswählen einer der M_2nd-Spuren (205V) basierend auf einer gewählten Stelle für die Zelle in dem Layoutdiagramm; - Erzeugen eines ersten Stiftmusters (228) auf der M_2nd-Ebene (M1), das einen Ausgangsstift (228A) der Schaltung (306) repräsentiert; - Anordnen einer Längsachse des ersten Stiftmusters im Wesentlichen entlang der ausgewählten M_2nd-Spur; - Erzeugen zweiter, dritter, vierter und fünfter Stiftmuster (216-224) auf der M_1st-Ebene (Mo), die entsprechende Eingangsstifte der Schaltung repräsentieren; und - Anordnen von Längsachsen des zweiten bis fünften Stiftmusters (216-224) im Wesentlichen entlang jeweiligen entsprechenden M_1st-Spuren (205H) der M_1st-Spuren (205V), wobei das Anordnen von Längsachsen des zweiten bis fünften Stiftmusters (216-224) ferner umfasst: Anordnen der Längsachsen des zweiten bis fünften Stiftmusters (216-224) auf der M_1st-Ebene (Mo) im Wesentlichen entlang drei oder weniger jeweils entsprechenden M_1st-Spuren der M_1st-Spuren (205H); wobei das erste Stiftmuster (228) zumindest eines des zweiten, dritten, vierten oder fünften Stiftmusters (216-224) überlappt.
  2. Verfahren nach Anspruch 1, wobei das Erzeugen des zweiten dritten, vierten und fünften Stiftmusters ferner umfasst: Co-Spur-Ausrichten von zwei des zweiten bis fünften Stiftmusters (216-224).
  3. Verfahren nach Anspruch 1 oder 2, wobei das Erzeugen des zweiten, dritten, vierten und fünften Stiftmusters (216-224) ferner umfasst: Konfigurieren jedes des zweiten bis fünften Stiftmusters (216-224), so dass sie mindestens zwei Zugangspunkte aufweisen.
  4. Verfahren nach Anspruch 3, wobei das Erzeugen des zweiten, dritten, vierten und fünften Stiftmusters (216-224) ferner umfasst: Konfigurieren mindestens eines des zweiten bis fünften Stiftmusters (216-224), um mindestens drei Zugangspunkte aufzuweisen; Konfigurieren mindestens eines des zweiten bis fünften Stiftmusters (216-224), um mindestens vier Zugangspunkte aufzuweisen; Konfigurieren mindestens eines des zweiten bis fünften Stiftmusters (216-224), um mindestens fünf Zugangspunkte aufzuweisen; oder Konfigurieren mindestens eines des zweiten bis fünften Stiftmusters (216-224), um mindestens sechs Zugangspunkte aufzuweisen
  5. Verfahren nach Anspruch 3, wobei das Erzeugen des zweiten dritten, vierten und fünften Stiftmusters (216-224) umfasst: Erhalten der mindestens zwei Zugangspunkte von jedem des zweiten bis fünften Stiftmusters (216-224), bis eine Funktion für die Schaltung (306) gewählt wird.
  6. Verfahren nach Anspruch 3, wobei das Erzeugen des zweiten, dritten, vierten und fünften Stiftmusters (216-224) umfasst: Auswählen einer Funktion für die Schaltung (306); und für jedes zweite, dritte, vierte und fünfte Stiftmuster (216-224), Auswählen von einem der mindestens zwei Zugänge als einen Verbindungspunkt basierend auf der ausgewählten Funktion der Schaltung (306).
  7. Verfahren nach einem der vorstehenden Ansprüche, wobei: jedes des zweiten und dritten Stiftmusters (216, 218) nur zwei Zugangspunkte aufweist; relativ zu der ersten Richtung (X), jedes des zweiten und dritten Stiftmusters (216, 218) eine Länge aufweist, die ausreicht, um nur zwei Zugangspunkte unterzubringen; und das Erzeugen des zweiten und dritten Stiftmusters (216, 218) ferner umfasst: - relativ zu der ersten Richtung (X), Anordnen des zweiten Stiftmusters (216) derart, dass die zwei Zugangspunkte des zweiten Stiftmusters (216) im Wesentlichen auf eine erste Teilmenge von zwei der M_2nd-Spuren (M1) ausgerichtet sind; und - relativ zu der ersten Richtung (X), Anordnen des dritten Stiftmusters (218) derart, dass die zwei Zugangspunkte des dritten Stiftmusters (218) im Wesentlichen auf eine zweite Teilmenge von zwei der M_2nd-Spuren (205V) ausgerichtet sind, die von dem ersten Satz von M_2nd-Spuren (205V) verschieden ist.
  8. Verfahren nach einem der vorstehenden Ansprüche, ferner umfassend, basierend auf dem Layoutdiagramm, mindestens eines von: - Erstellen von einer oder mehreren photolithografischen Belichtungen; - Fertigen von einer oder mehreren Halbleitermasken; oder - Fertigen mindestens einer Komponente in einer Schicht einer integrierten Halbleiterschaltung.
  9. System zum Herstellen einer Halbleitervorrichtung (100), wobei das System aufweist: eine Mehrzahl Prozessoren (702); und eine Mehrzahl Speicher (704), die Computerprogrammcode für ein oder mehrere Programme umfassen; wobei die Mehrzahl Speicher (704), der Computerprogrammcode und die Mehrzahl Prozessoren (702) eingerichtet sind, zu bewirken, dass das System Folgendes ausführt: für ein Layoutdiagramm (708), das auf einem nichtflüchtigen, computerlesbarem Medium gespeichert ist, welches eine erste Metallisierungsebene (Mo) und eine zweite Metallisierungsebene (M1) umfasst (die einer M_1st-Ebene und einer M_2nd-Ebene entsprechen), wobei die M_2nd-Ebene (M1) über der M_ist-Ebene (Mo) liegt, - Erzeugen des Layoutdiagramms (708), umfassend: - Erzeugen einer Zelle (206), die zumindest teilweise eine Schaltung (306) in der Halbleitervorrichtung (100) repräsentiert, welche zumindest teilweise gemäß ersten Spuren (205H) relativ zu der M_1st-Ebene (Mo) (M_1st-Spuren), die sich in einer ersten Richtung (X) erstrecken, und zweiten Spuren (205V) relativ zu der M_2nd-Ebene (M1) (M_2nd-Spuren), die sich in einer zweiten Richtung (Y) im Wesentlichen senkrecht zu der ersten Richtung (X) erstrecken, angeordnet ist; und wobei das Erzeugen der Zelle 206 umfasst: - Auswählen einer der M_2nd-Spuren (205V) basierend auf einer gewählten Stelle für die Zelle (206) in dem Layoutdiagramm (708); - Erzeugen eines ersten Stiftmusters (228) auf der M_2nd-Ebene (M1), das einen Ausgangsstift (228A) der Schaltung (306) repräsentiert; - Anordnen einer Längsachse des ersten Stiftmusters (228) im Wesentlichen entlang der ausgewählten M_2nd-Spur (205V); - Erzeugen eines zweiten, eines dritten, eines vierten und eines fünften Stiftmusters (216-224) auf der M_1st-Ebene (Mo), die entsprechende Eingangsstifte der Schaltung (306) repräsentieren; und - Anordnen von Längsachsen des zweiten bis fünften Stiftmusters (216-224) im Wesentlichen entlang drei oder weniger jeweils entsprechenden M_1st-Spuren der M_ist-Spuren; wobei das erste Stiftmuster (228) zumindest eines des zweiten, dritten, vierten oder fünften Stiftmusters (216-224) überlappt.
  10. System nach Anspruch 9, ferner aufweisend mindestens eines von Folgenden: eine Maskierungseinrichtung (830), die eingerichtet ist, eine oder mehrere Halbleitermasken (845) basierend auf dem Layoutdiagramm (708) zu fertigen; oder eine Fertigungseinrichtung (850), die eingerichtet ist, mindestens eine Komponente in einer Schicht einer integrierten Halbleiterschaltung basierend auf dem Layoutdiagramm (708) zu fertigen.
  11. System nach Anspruch 9 oder 10, wobei das Erzeugen des zweiten, dritten, vierten und fünften Stiftmusters (216-224) mindestens eines umfasst von: Co-Spur-Ausrichten von zwei des zweiten bis fünften Stiftmusters (216-224); oder Konfigurieren jedes des zweiten bis fünften Stiftmusters (216-224), so dass sie mindestens zwei Zugangspunkte aufweisen.
  12. System nach Anspruch 11, wobei: jedes des zweiten bis fünften Stiftmusters (216-224) mindestens zwei Zugangspunkte umfasst; und das Erzeugen des zweiten, dritten, vierten und fünften Stiftmusters umfasst: - Erhalten der mindestens zwei Zugangspunkte von jedem des zweiten bis fünften Stiftmusters (216-224) bis eine Funktion für die Schaltung (306) gewählt wird.
  13. System nach Anspruch 12, wobei: jedes des zweiten bis fünften Stiftmusters (216-224) mindestens zwei Zugangspunkte umfasst; und das Erzeugen des zweiten, dritten, vierten und fünften Stiftmusters (216-224) umfasst: - Wählen einer Funktion für die Schaltung (306); und - für jedes des zweiten bis fünften Stiftmusters (216-224), Auswählen eines der mindestens zwei Zugänge als einen Verbindungspunkt basierend auf der gewählten Funktion der Schaltung (306).
  14. System nach einem der vorstehenden Ansprüche 9 bis 13, wobei: jedes des zweiten und des dritten Stiftmusters (216-218) nur zwei Zugangspunkte aufweist; relativ zu der ersten Richtung (X), jedes des zweiten und des dritten Stiftmusters (216-218) eine Länge aufweist, die ausreicht, um nur zwei Zugangspunkte unterzubringen; und das Erzeugen des zweiten und dritten Stiftmusters (216, 218) ferner umfasst: - relativ zu der ersten Richtung (X), Anordnen des zweiten Stiftmusters (216) derart, dass die zwei Zugangspunkte des zweiten Stiftmusters (216) mit einer ersten Teilmenge von zwei der M_2nd-Spuren (M1) ausgerichtet sind; und - relativ zu der ersten Richtung (X), Anordnen des dritten Stiftmusters (218) derart, dass die zwei Zugangspunkte des dritten Stiftmusters (218) mit einer zweiten Teilmenge von zwei der M_2nd-Spuren (M1), die von dem ersten Satz von M_2nd-Spuren verschieden ist, ausgerichtet sind.
  15. Halbleitervorrichtung (100), umfassend: einen ersten Zellenbereich (206), der eine Schaltung (306) repräsentiert und erste und zweite Metallisierungsschichten (die einer M_1st-Schicht und einer M_2nd-Schicht entsprechen) aufweist, wobei die M_2nd-Schicht (M1) über der M_1st-Schicht (Mo) liegt, und der zumindest teilweise gemäß ersten Spuren (205H) relativ zu der M_1st-Ebene (Mo) (M_1st-Spuren), welche sich in einer ersten Richtung (X) erstrecken, und zweiten Spuren (205V) relativ zu der M_2nd-Ebene (M1) (M_2nd-Spuren), welche sich in einer zweiten Richtung (Y) im Wesentlichen senkrecht zu der ersten Richtung (X) erstrecken, angeordnet ist, wobei der erste Zellenbereich (206) aufweist: - einen ersten, einen zweiten, einen dritten und einen vierten Stift (216-224) in der M_1st-Ebene (Mo), die entsprechende Eingänge der Schaltung (306) repräsentieren; - wobei Längsachsen des ersten bis vierten Stifts (216-224) im Wesentlichen entlang vier oder weniger jeweils entsprechenden M_1st-Spuren der M_1st-Spuren (205H) ausgerichtet sind; und - einen fünften Stift (228) in der M_2nd-Ebene (M1), der einen Ausgang der Schaltung repräsentiert, wobei eine Längsachse des fünften Stifts (228) im Wesentlichen entlang einer entsprechenden M_2nd-Spur der M_2nd-Spuren (205V) ausgerichtet ist, wobei die Längsachsen des ersten bis vierten Stifts (216-224) in der M_1st-Schicht (Mo) im Wesentlichen entlang drei oder weniger entsprechenden M_1st-Spuren der M_1st-Spuren (205H) ausgerichtet sind; wobei der fünfte Stift (228) zumindest einen des ersten, zweiten, dritten oder vierten Stifts (216-224) überlappt.
  16. Halbleitervorrichtung (100) nach Anspruch 15, wobei: zwei des ersten bis vierten Stifts (216-224) im Wesentlichen Co-Spur-ausgerichtet sind.
DE102019128571.2A 2018-10-31 2019-10-23 Verfahren zum erzeugen eines layoutdiagramms mit zelle mit darauf basierenden stiftmustern und halbleitervorrichtung Active DE102019128571B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862753296P 2018-10-31 2018-10-31
US62/753,296 2018-10-31
US16/659,351 2019-10-21
US16/659,351 US11030372B2 (en) 2018-10-31 2019-10-21 Method for generating layout diagram including cell having pin patterns and semiconductor device based on same

Publications (2)

Publication Number Publication Date
DE102019128571A1 DE102019128571A1 (de) 2020-04-30
DE102019128571B4 true DE102019128571B4 (de) 2023-10-19

Family

ID=70326784

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019128571.2A Active DE102019128571B4 (de) 2018-10-31 2019-10-23 Verfahren zum erzeugen eines layoutdiagramms mit zelle mit darauf basierenden stiftmustern und halbleitervorrichtung

Country Status (5)

Country Link
US (4) US11030372B2 (de)
KR (1) KR102268362B1 (de)
CN (1) CN111199130B (de)
DE (1) DE102019128571B4 (de)
TW (1) TWI767154B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10997348B2 (en) * 2018-09-28 2021-05-04 Taiwan Semiconductor Manufacturing Company Ltd. Metal cut region location method and system
US11093684B2 (en) * 2018-10-31 2021-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Power rail with non-linear edge
US11030372B2 (en) * 2018-10-31 2021-06-08 Taiwan Semiconductor Manufacturing Company Ltd. Method for generating layout diagram including cell having pin patterns and semiconductor device based on same
US11328957B2 (en) 2020-02-25 2022-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11290109B1 (en) * 2020-09-23 2022-03-29 Qualcomm Incorporated Multibit multi-height cell to improve pin accessibility

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7260442B2 (en) 2004-03-03 2007-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for mask fabrication process control
US20130207199A1 (en) 2009-05-06 2013-08-15 Scott T. Becker Finfet Transistor Circuit
US20140040838A1 (en) 2012-08-01 2014-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods For Making A Mask For An Integrated Circuit Design
US8786019B2 (en) 2011-12-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS FinFET device
US20150278429A1 (en) 2014-04-01 2015-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method for Integrated Circuit Manufacturing
US9256709B2 (en) 2014-02-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit mask patterning
US20170294430A1 (en) 2016-04-07 2017-10-12 Samsung Electronics Co., Ltd. Standard cell for removing routing interference between adjacent pins and device including the same
DE102017130427A1 (de) 2016-12-28 2018-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Zelle einer Schaltung ohne Transmissionsgate und Aufbau einer integrierten Schaltung, die selbige umfasst

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0166027B1 (de) * 1984-06-19 1990-06-13 Siemens Aktiengesellschaft In C-MOS-Technik realisierte Basiszelle
US5831315A (en) * 1997-02-05 1998-11-03 Alliance Semiconductor Corporation Highly integrated low voltage SRAM array with low resistance Vss lines
WO1998055950A1 (en) * 1997-06-06 1998-12-10 Chapman David C Integrated circuit layout synthesis tool
JP3461443B2 (ja) * 1998-04-07 2003-10-27 松下電器産業株式会社 半導体装置、半導体装置の設計方法、記録媒体および半導体装置の設計支援装置
US6501138B1 (en) * 1999-04-16 2002-12-31 Seiko Epson Corporation Semiconductor memory device and method for manufacturing the same
JP3822009B2 (ja) 1999-11-17 2006-09-13 株式会社東芝 自動設計方法、露光用マスクセット、半導体集積回路装置、半導体集積回路装置の製造方法、および自動設計プログラムを記録した記録媒体
US6539533B1 (en) * 2000-06-20 2003-03-25 Bae Systems Information And Electronic Systems Integration, Inc. Tool suite for the rapid development of advanced standard cell libraries
US6559508B1 (en) * 2000-09-18 2003-05-06 Vanguard International Semiconductor Corporation ESD protection device for open drain I/O pad in integrated circuits with merged layout structure
JP2004119897A (ja) * 2002-09-27 2004-04-15 Toshiba Corp 半導体記憶装置
KR100468780B1 (ko) * 2002-12-18 2005-01-29 삼성전자주식회사 더블 포트 반도체 메모리 장치
US7222322B1 (en) * 2003-01-14 2007-05-22 Cadence Design Systems, Inc. Method and mechanism for implementing tessellation-based routing
KR100539229B1 (ko) * 2003-01-30 2005-12-27 삼성전자주식회사 듀얼 포트 반도체 메모리 장치
JP4450279B2 (ja) * 2004-04-20 2010-04-14 株式会社ルネサステクノロジ 半導体集積回路装置
US7194717B2 (en) * 2004-09-08 2007-03-20 Lsi Logic Corporation Compact custom layout for RRAM column controller
JP4912016B2 (ja) * 2005-05-23 2012-04-04 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4578329B2 (ja) * 2005-06-03 2010-11-10 ルネサスエレクトロニクス株式会社 半導体記憶装置
US20070033562A1 (en) * 2005-08-05 2007-02-08 International Business Machines Corporation Integrated circuit power distribution layout with sliding grids
US8839175B2 (en) * 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
JP4882455B2 (ja) * 2006-03-31 2012-02-22 富士通セミコンダクター株式会社 半導体集積回路のユニットセルおよびユニットセルを使用した配線方法および配線プログラム
JP2008004790A (ja) * 2006-06-23 2008-01-10 Oki Electric Ind Co Ltd スタンダードセル
US8631383B2 (en) * 2008-06-30 2014-01-14 Qimonda Ag Integrated circuits, standard cells, and methods for generating a layout of an integrated circuit
US7947768B2 (en) 2009-03-02 2011-05-24 Saudi Arabian Oil Company Ultraviolet (UV) radiation stability and service life of woven films of polypropylene (PP) tapes for the production of jumbo bags
US8269204B2 (en) * 2009-07-02 2012-09-18 Actel Corporation Back to back resistive random access memory cells
US8726217B2 (en) * 2011-01-20 2014-05-13 GlobalFoundries, Inc. Methods for analyzing cells of a cell library
TWI518446B (zh) 2011-12-19 2016-01-21 聯華電子股份有限公司 修正佈局圖案的方法以及製作光罩的方法
WO2013106799A1 (en) * 2012-01-13 2013-07-18 Tela Innovations, Inc. Circuits with linear finfet structures
US8698252B2 (en) * 2012-04-26 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Device for high-K and metal gate stacks
US9035393B2 (en) * 2013-01-31 2015-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for forming an integrated circuit with a metalized resistor in a standard cell configuration
US9922161B2 (en) * 2013-02-27 2018-03-20 The Regents Of The University Of California IC layout adjustment method and tool for improving dielectric reliability at interconnects
GB2522102B (en) * 2013-11-19 2020-11-18 Advanced Risc Mach Ltd A computer implemented system and method for generating a layout of a cell defining a circuit component
US9396301B1 (en) * 2014-05-30 2016-07-19 Cadence Design Systems, Inc. Method, system, and computer program product for interconnecting circuit components with track patterns for electronic circuit designs
JP6449082B2 (ja) * 2014-08-18 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置
US20160063163A1 (en) * 2014-08-26 2016-03-03 Synopsys, Inc. Arrays with compact series connection for vertical nanowires realizations
US9934347B2 (en) * 2014-10-01 2018-04-03 Samsung Electronics Co., Ltd. Integrated circuit and method of designing layout of integrated circuit
JP6392082B2 (ja) * 2014-10-31 2018-09-19 ルネサスエレクトロニクス株式会社 半導体記憶装置
US9846759B2 (en) * 2015-07-30 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Global connection routing method and system for performing the same
US9793211B2 (en) * 2015-10-20 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Dual power structure with connection pins
US9570395B1 (en) * 2015-11-17 2017-02-14 Samsung Electronics Co., Ltd. Semiconductor device having buried power rail
KR102532200B1 (ko) 2015-12-09 2023-05-12 삼성전자 주식회사 테스트 패턴, 반도체 소자의 테스트 방법, 및 집적 회로의 레이아웃 설계를 위한 컴퓨터 구현 방법
US9680473B1 (en) * 2016-02-18 2017-06-13 International Business Machines Corporation Ultra dense vertical transport FET circuits
US10396063B2 (en) * 2016-05-31 2019-08-27 Taiwan Semiconductor Manufacturing Company Ltd. Circuit with combined cells and method for manufacturing the same
JP2018006525A (ja) * 2016-06-30 2018-01-11 ルネサスエレクトロニクス株式会社 半導体装置
US11081484B2 (en) * 2016-09-30 2021-08-03 Institute of Microelectronics, Chinese Academy of Sciences IC unit and method of manufacturing the same, and electronic device including the same
US10236886B2 (en) 2016-12-28 2019-03-19 Qualcomm Incorporated Multiple via structure for high performance standard cells
US10242946B2 (en) * 2017-01-27 2019-03-26 Globalfoundries Inc. Circuit design having aligned power staples
KR102370619B1 (ko) 2017-04-05 2022-03-07 삼성전자주식회사 일렉트로마이그레이션 완화를 위한 상호연결을 포함하는 집적 회로 및 이를 제조하는 방법
US10651201B2 (en) 2017-04-05 2020-05-12 Samsung Electronics Co., Ltd. Integrated circuit including interconnection and method of fabricating the same, the interconnection including a pattern shaped and/or a via disposed for mitigating electromigration
US10811357B2 (en) * 2017-04-11 2020-10-20 Samsung Electronics Co., Ltd. Standard cell and an integrated circuit including the same
JP6497494B1 (ja) * 2017-07-14 2019-04-10 大日本印刷株式会社 図形パターンの形状補正装置および形状補正方法
US10503859B2 (en) * 2017-08-30 2019-12-10 Arm Limited Integrated circuit design and/or fabrication
US11094594B2 (en) * 2017-09-12 2021-08-17 Mediatek Inc. Semiconductor structure with buried power rail, integrated circuit and method for manufacturing the semiconductor structure
US11120190B2 (en) * 2017-11-21 2021-09-14 Advanced Micro Devices, Inc. Metal zero power ground stub route to reduce cell area and improve cell placement at the chip level
US20190267319A1 (en) * 2018-02-27 2019-08-29 Intel Corporation Reconfigurable interconnect arrangements using thin-film transistors
US11093684B2 (en) * 2018-10-31 2021-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Power rail with non-linear edge
US11030372B2 (en) * 2018-10-31 2021-06-08 Taiwan Semiconductor Manufacturing Company Ltd. Method for generating layout diagram including cell having pin patterns and semiconductor device based on same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7260442B2 (en) 2004-03-03 2007-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for mask fabrication process control
US20130207199A1 (en) 2009-05-06 2013-08-15 Scott T. Becker Finfet Transistor Circuit
US8786019B2 (en) 2011-12-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS FinFET device
US20140040838A1 (en) 2012-08-01 2014-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods For Making A Mask For An Integrated Circuit Design
US9256709B2 (en) 2014-02-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit mask patterning
US20150278429A1 (en) 2014-04-01 2015-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method for Integrated Circuit Manufacturing
US20170294430A1 (en) 2016-04-07 2017-10-12 Samsung Electronics Co., Ltd. Standard cell for removing routing interference between adjacent pins and device including the same
DE102017130427A1 (de) 2016-12-28 2018-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Zelle einer Schaltung ohne Transmissionsgate und Aufbau einer integrierten Schaltung, die selbige umfasst

Also Published As

Publication number Publication date
US11574107B2 (en) 2023-02-07
US20240296272A1 (en) 2024-09-05
KR102268362B1 (ko) 2021-06-25
US11030372B2 (en) 2021-06-08
CN111199130A (zh) 2020-05-26
US20210294957A1 (en) 2021-09-23
TWI767154B (zh) 2022-06-11
US11983475B2 (en) 2024-05-14
KR20200050428A (ko) 2020-05-11
US20200134124A1 (en) 2020-04-30
DE102019128571A1 (de) 2020-04-30
US20230195991A1 (en) 2023-06-22
TW202034069A (zh) 2020-09-16
CN111199130B (zh) 2023-09-19

Similar Documents

Publication Publication Date Title
DE102019128571B4 (de) Verfahren zum erzeugen eines layoutdiagramms mit zelle mit darauf basierenden stiftmustern und halbleitervorrichtung
DE102019129048B4 (de) Halbleitervorrichtung mit füllerzellregion, verfahren zur erzeugung eines layoutdiagramms und system für dafür
DE102017118336B4 (de) Standardzellen-layout, halbleiter-bauelement mit technische-änderungsanweisungs(eco)-zellen und verfahren
DE102019101570B4 (de) Layout, struktur, system und verfahren eines integrierten schaltkreises
DE102017124097B4 (de) Stromnetzstrukturen und verfahren zu ihrer herstellung
DE102019116744B4 (de) Verfahren zum erzeugen eines layoutdiagramms, das hervorstehende pin-zellengebiete aufweist, und eine darauf basierende halbleitervorrichtung
DE102015114918B4 (de) Verfahren zum Durchführen einer OPC
DE102017125395A1 (de) Zellstrunkturen und Halbleitervorrichtungen damit
DE102018108579B4 (de) Integrierte schaltung und verfahren zu deren herstellung
DE102019118040A1 (de) Halbleitervorrichtung, die eine zellregion umfasst, die ähnlichere zelldichten in zeilen verschiedener höhe aufweist, und verfahren und system zum erzeugen eines layoutdiagramms dafür
DE102019116952B4 (de) Integrierte-schaltkreis-struktur, layout-schaubild-verfahren und system
DE102019123621B4 (de) Routungsressourcenverbesserndes verfahren zum generieren von layout-diagrammen, und system dafür
DE102019121157B4 (de) Transfer-gate-struktur, layout, verfahren und system
DE102020119280A1 (de) Platzbedarf für multi-bit-flip-flop
DE102019115533A1 (de) Zellregionen mit der höhe einer ungeraden finnenanzahl, halbleiter, der diese aufweist und verfahren zum erzeugen eines layoutdiagramms, das diesen entspricht
DE102020127462B4 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102020119415A1 (de) Integrierte schaltung mit rückseitiger stromschiene und rückseitigem interconnect
DE102021110414A1 (de) Vier-cpp-breite speicherzelle mit vergrabenem leistungsgitter und verfahren zu deren herstellung
DE102019116733A1 (de) Verfahren, vorrichtung und system eines integrierten schaltungslayouts
DE102021110387A1 (de) Integrierte schaltungsanlage und verfahren
DE102022100887A1 (de) Betriebsspannungsleitungs- und signalleitungsanordnung in integrierten schaltkreisen mit gestapelten transistoren
DE102020115617B4 (de) Halbleitervorrichtung, integrierte Schaltung und darauf basierendes System
DE102019125900B4 (de) Metallschnittgebiet-positionierungsverfahren und system
DE102021108836A1 (de) Halbleiterbauelement mit v2v-schiene und herstellungsverfahren davon
DE102020132602B4 (de) Halbleitervorrichtung mit vergrabenen leitfähigen fingern und deren herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final