JP2008004790A - スタンダードセル - Google Patents
スタンダードセル Download PDFInfo
- Publication number
- JP2008004790A JP2008004790A JP2006173387A JP2006173387A JP2008004790A JP 2008004790 A JP2008004790 A JP 2008004790A JP 2006173387 A JP2006173387 A JP 2006173387A JP 2006173387 A JP2006173387 A JP 2006173387A JP 2008004790 A JP2008004790 A JP 2008004790A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- standard cell
- gnd
- region
- trunk line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 claims description 31
- 238000009792 diffusion process Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 34
- 238000010586 diagram Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 239000010408 film Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】スタンダードセルは、基板上にvdd幹線61とgnd幹線62とが対向して配置され、これらのvdd幹線61とgnd幹線62との間の下にアクティブ領域63,64が設けられ、このアクティブ領域63,64に複数のMOSトランジスタが形成されている。そして、アクティブ領域63,64に、vdd幹線61及びgnd幹線62の下まで延出させた接続部63a,64aを設け、この接続部63a,64aによりvdd幹線61及びgnd幹線62と接続している。
【選択図】図1
Description
又、NMOS3のソース電極と接地配線(以下「gnd配線」という。)との間には、NMOS4がそれぞれ接続されている。NMOS4は、このゲート電極に入力される入力信号bがLレベルの時にオフ状態になり、入力信号bがHレベルの時にオン状態になるトランジスタである。
図1は、本発明の実施例1における図4の2入力NAND回路を構成するSOI用スタンダードセルのレイアウト例を示す平面図である。
vdd幹線61にvdd電位を印加すると共に、gnd幹線62にgnd電位を印加すると、vdd電位が、コンタクト63c及び接続部63aを介してPMOS1,2のソース領域1s,2sに印加され、gnd電位が、コンタクト64c及び接続部64aを介してNMOS4のソース領域4sに印加され、動作状態になる。従来と同様に、入力信号aを入力端子65に入力すると共に、入力信号bを入力端子66に入力すると、この入力信号a,bの否定論理積が求められ、否定論理積結果である出力信号yが出力端子68から出力される。
本実施例1によれば、P+アクティブ領域63及びN+アクティブ領域64に接続部63a,64aを延出し、コンタクト63c,64cを介してvdd幹線61及びgnd幹線62と接続する構造にしたので、従来のようなPMOS1及びNMOS2のソース領域1s,2s上にソースコンタクト31c,32cとvdd幹線31及びgnd幹線32との接続のための領域を確保する必要がなくなる。そのため、セル枠60の横方向のセルサイズを縮小できる。
vdd幹線81にvdd電位を印加すると共に、gnd幹線82にgnd電位を印加すると、vdd電位が、コンタクト83c及び接続部83aを介してPMOS11〜16のソース領域に印加され、gnd電位が、コンタクト84c及び接続部84aを介してNMOS21〜26のソース領域に印加され、動作状態になる。従来と同様に、入力信号aを入力端子85に入力すると共に、入力信号bを入力端子86に入力すると、この入力信号a,bの排他的論理和が求められ、排他的論理和結果である出力信号yが出力端子88から出力される。
従来の図7に示すスタンダードセルでは、最終段インバータ16−26のPMOS16のソース領域とNMOS26のソース領域とは、vdd幹線51とgnd幹線52から、メタル配線51b,52bでそれぞれ引き出されているので、前段の出力側から来るメタル配線57とのスペースを確保する必要があり、例えば、セル枠50の横方向のサイズを8gridよりも小さくすることが困難であった。
本発明は、図示の実施例1、2に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の(1)〜(6)のようなものがある。
61,81 vdd幹線
62,82 gnd幹線
63,83 P+アクティブ領域
63a,64a,83a,84a 接続部
63c,64c,83c,84c コンタクト
64,84 N+アクティブ領域
70 SOIウェハ
Claims (8)
- 基板上に電源配線と接地配線とが対向して配置され、前記電源配線と前記接地配線との間に複数のトランジスタが形成されたスタンダードセルにおいて、
前記トランジスタのアクティブ領域に、前記電源配線あるいは前記接地配線の下まで延出させた、前記電源配線あるいは前記接地配線との接続部を設けたことを特徴とするスタンダードセル。 - 基板上に電源配線と接地配線とが対向して配置され、前記電源配線と前記接地配線との間に複数のトランジスタが形成されたスタンダードセルにおいて、
前記トランジスタのアクティブ領域に、前記電源配線及び前記接地配線の下まで延出させた、前記電源配線及び前記接地配線との接続部を設けたことを特徴とするスタンダードセル。 - 前記トランジスタは、MOSトランジスタであり、
前記電源配線あるいは前記接地配線の下に、前記MOSトランジスタ側の前記接続部としてアクティブ配線を配置することを特徴とする請求項1又は2記載のスタンダードセル。 - 前記複数のMOSトランジスタとして、Pチャネル型MOSトランジスタ及びNチャネル型MOSトランジスタを有し、
前記電源配線あるいは前記接地配線の下に、前記Pチャネル型MOSトランジスタ側の前記接続部としてP+型アクティブ配線を、前記Nチャネル型MOSトランジスタ側の前記接続部としてN+型アクティブ配線を配置することを特徴とする請求項3記載のスタンダードセル。 - 前記電源配線あるいは前記接地配線と前記アクティブ配線とを、コンタクトを介して接続することを特徴とする請求項3又は4記載のスタンダードセル。
- 前記アクティブ配線よりメタルを介さずに前記MOSトランジスタの拡散層に接続することを特徴とする請求項3又は4記載のスタンダードセル。
- 前記電源配線下の前記P+型アクティブ配線よりメタルを介さず前記Pチャネル型MOSトランジスタのソース側拡散層に接続し、前記接地配線下の前記N+型アクティブ配線よりメタルを介さず前記Nチャネル型MOSトランジスタのノース側拡散層に接続することを特徴とする請求項6記載のスタンダードセル。
- 前記Pチャネル型MOSトランジスタのソース側拡散層をコンタクトを介さず前記電源配線に接続し、前記Nチャネル型MOSトランジスタのソース側拡散層をコンタクトを介さず前記接地配線に接続することを特徴とする請求項7記載のスタンダードセル。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006173387A JP2008004790A (ja) | 2006-06-23 | 2006-06-23 | スタンダードセル |
US11/785,960 US8063414B2 (en) | 2006-06-23 | 2007-04-23 | Compact standard cell |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006173387A JP2008004790A (ja) | 2006-06-23 | 2006-06-23 | スタンダードセル |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008004790A true JP2008004790A (ja) | 2008-01-10 |
Family
ID=38874890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006173387A Pending JP2008004790A (ja) | 2006-06-23 | 2006-06-23 | スタンダードセル |
Country Status (2)
Country | Link |
---|---|
US (1) | US8063414B2 (ja) |
JP (1) | JP2008004790A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011199034A (ja) * | 2010-03-19 | 2011-10-06 | Toshiba Corp | 半導体装置 |
US8258553B2 (en) | 2010-05-07 | 2012-09-04 | Renesas Electronics Corporation | Standard cell, semiconductor device having standard cells, and method for laying out and wiring the standard cell |
US9099447B2 (en) | 2010-10-26 | 2015-08-04 | Socionext Inc. | Semiconductor device |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8653857B2 (en) * | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
US8667443B2 (en) | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
GB2466313A (en) * | 2008-12-22 | 2010-06-23 | Cambridge Silicon Radio Ltd | Radio Frequency CMOS Transistor |
IT1392501B1 (it) * | 2008-12-30 | 2012-03-09 | St Microelectronics Pvt Ltd | Cella di base per implementazione di un ordine di modifica o engineering change order (eco) |
FR2968128B1 (fr) * | 2010-11-26 | 2013-01-04 | St Microelectronics Sa | Cellule precaracterisee pour circuit intégré |
US8507957B2 (en) * | 2011-05-02 | 2013-08-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit layouts with power rails under bottom metal layer |
US20150109025A1 (en) * | 2013-10-18 | 2015-04-23 | Qualcomm Incorporated | Area saving in latch arrays |
JP6389954B2 (ja) * | 2015-03-26 | 2018-09-12 | 富士フイルム株式会社 | 電子回路装置および電子回路装置の製造方法 |
US9773772B2 (en) | 2015-04-09 | 2017-09-26 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
US9698056B2 (en) | 2015-04-09 | 2017-07-04 | Samsung Electronics., Ltd. | Method for designing layout of semiconductor device and method for manufacturing semiconductor device using the same |
US10204920B2 (en) | 2015-04-09 | 2019-02-12 | Samsung Electronics Co., Ltd. | Semiconductor device including polygon-shaped standard cell |
US9690896B2 (en) | 2015-04-09 | 2017-06-27 | Samsung Electronics Co., Ltd. | Method for manufacturing a semiconductor device and semiconductor device manufactured by the same |
KR102321605B1 (ko) | 2015-04-09 | 2021-11-08 | 삼성전자주식회사 | 반도체 장치의 레이아웃 설계 방법 및 그를 이용한 반도체 장치의 제조 방법 |
US9793211B2 (en) * | 2015-10-20 | 2017-10-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual power structure with connection pins |
US11030372B2 (en) * | 2018-10-31 | 2021-06-08 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for generating layout diagram including cell having pin patterns and semiconductor device based on same |
US11093684B2 (en) * | 2018-10-31 | 2021-08-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Power rail with non-linear edge |
JP7364922B2 (ja) * | 2018-12-26 | 2023-10-19 | 株式会社ソシオネクスト | 半導体集積回路装置 |
US11082044B2 (en) * | 2019-04-12 | 2021-08-03 | Samsung Electronics Co., Ltd. | Integrated circuit including power gating cell |
KR20220118094A (ko) * | 2021-02-18 | 2022-08-25 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04267553A (ja) * | 1991-02-22 | 1992-09-24 | Fujitsu Ltd | 半導体集積回路 |
JPH07297290A (ja) * | 1994-04-26 | 1995-11-10 | Fujitsu Ltd | 半導体集積回路装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3819186B2 (ja) * | 1999-09-22 | 2006-09-06 | 株式会社東芝 | スタンダードセル、半導体集積回路およびそのレイアウト方法 |
JP2002231951A (ja) * | 2001-01-29 | 2002-08-16 | Sony Corp | 半導体装置およびその製造方法 |
-
2006
- 2006-06-23 JP JP2006173387A patent/JP2008004790A/ja active Pending
-
2007
- 2007-04-23 US US11/785,960 patent/US8063414B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04267553A (ja) * | 1991-02-22 | 1992-09-24 | Fujitsu Ltd | 半導体集積回路 |
JPH07297290A (ja) * | 1994-04-26 | 1995-11-10 | Fujitsu Ltd | 半導体集積回路装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011199034A (ja) * | 2010-03-19 | 2011-10-06 | Toshiba Corp | 半導体装置 |
US8258553B2 (en) | 2010-05-07 | 2012-09-04 | Renesas Electronics Corporation | Standard cell, semiconductor device having standard cells, and method for laying out and wiring the standard cell |
US8344427B2 (en) | 2010-05-07 | 2013-01-01 | Renesas Electronics Corporation | Standard cell, semiconductor device having standard cells, and method for laying out and wiring the standard cell |
US9099447B2 (en) | 2010-10-26 | 2015-08-04 | Socionext Inc. | Semiconductor device |
US9412757B2 (en) | 2010-10-26 | 2016-08-09 | Socionext Inc. | Semiconductor device |
US9831271B2 (en) | 2010-10-26 | 2017-11-28 | Socionext Inc. | Semiconductor device |
US10403644B2 (en) | 2010-10-26 | 2019-09-03 | Socionext Inc. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US8063414B2 (en) | 2011-11-22 |
US20070300202A1 (en) | 2007-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008004790A (ja) | スタンダードセル | |
US7679106B2 (en) | Semiconductor integrated circuit | |
JP4424368B2 (ja) | 半導体装置およびそれを用いたプラズマディスプレイ駆動用半導体集積回路装置 | |
US7703062B2 (en) | Semiconductor integrated circuit and method of designing layout of the same | |
JP2003283326A (ja) | レベルシフト回路 | |
JPH11214662A (ja) | 半導体装置 | |
JP5295529B2 (ja) | 半導体装置 | |
US11217604B2 (en) | Semiconductor device | |
KR20190076874A (ko) | 반도체 장치 | |
JP2009206284A (ja) | 半導体装置 | |
CN114762113A (zh) | 半导体装置 | |
CN109148450B (zh) | 半导体器件和制造该半导体器件的方法 | |
US8482314B2 (en) | Method and apparatus for improved multiplexing using tri-state inverter | |
JP2007294872A (ja) | 高耐圧横型mosfet | |
WO2021079511A1 (ja) | 半導体装置 | |
US20240079410A1 (en) | Semiconductor device | |
JPH11307652A (ja) | 論理演算回路 | |
US20220415885A1 (en) | Semiconductor integrated circuit device | |
JPH08102501A (ja) | 半導体装置 | |
JPH10335653A (ja) | 半導体装置およびその駆動方法 | |
WO2014010088A1 (ja) | 半導体集積回路 | |
JPH113934A (ja) | 半導体集積回路 | |
JP2002026298A (ja) | 半導体装置 | |
JP2001291826A (ja) | 半導体集積装置 | |
JP2000323584A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080919 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081210 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111004 |