JP4424368B2 - 半導体装置およびそれを用いたプラズマディスプレイ駆動用半導体集積回路装置 - Google Patents

半導体装置およびそれを用いたプラズマディスプレイ駆動用半導体集積回路装置 Download PDF

Info

Publication number
JP4424368B2
JP4424368B2 JP2007108802A JP2007108802A JP4424368B2 JP 4424368 B2 JP4424368 B2 JP 4424368B2 JP 2007108802 A JP2007108802 A JP 2007108802A JP 2007108802 A JP2007108802 A JP 2007108802A JP 4424368 B2 JP4424368 B2 JP 4424368B2
Authority
JP
Japan
Prior art keywords
region
conductivity type
semiconductor
plasma display
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007108802A
Other languages
English (en)
Other versions
JP2008270377A (ja
Inventor
賢志 原
順一 坂野
真司 白川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2007108802A priority Critical patent/JP4424368B2/ja
Priority to US12/103,911 priority patent/US7948058B2/en
Publication of JP2008270377A publication Critical patent/JP2008270377A/ja
Application granted granted Critical
Publication of JP4424368B2 publication Critical patent/JP4424368B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Description

本発明は、横型の絶縁ゲートバイポーラトランジスタ（以下ＩＧＢＴと記す）およびそれを用いたプラズマディスプレイ駆動用半導体集積回路に関するものである。
近年、デバイス分離領域が小さく、寄生トランジスタフリーという特徴から、ＳＯＩ基板を用いた高耐圧パワーＩＣの開発が盛んに行われている。高耐圧パワーＩＣの開発においては、負荷を直接駆動する高耐圧出力デバイスの性能向上が、出力特性やチップサイズ低減の観点から必須となる。しかしながら、ＳＯＩ基板を用いたパワーＩＣの出力デバイスとして主に使用される横型ＩＧＢＴでは、エミッタ・ゲート領域とコレクタ領域が同一平面状に形成されるために、実質的に通電できる面積が減少し、素子面積あたりの電流容量が小さくなる。
また、横型ＩＧＢＴでは、素子の横方向の電流成分が大きいため、ラッチアップが発生しやすく、素子の安定動作領域が狭いという問題がある。この問題を考慮し、単位面積あたりの電流容量を増大させ、かつ安全動作領域の広い横型ＩＧＢＴが開発されており、例として、特許文献１で開示されたものがある。
この特許文献１に記載された横型ＩＧＢＴの特徴は、一般的な横型ＩＧＢＴがコレクタ領域とエミッタ・ゲート領域が交互に配置されるのに対し、隣接するコレクタ領域の間に、複数のエミッタ・ゲート領域を有することである。このような構造のため、素子面積を拡大することなく電流容量を増大させることが可能となり、また、オン電圧の低減を実現している。
特許３５２２９８３号公報
しかし、上述した従来構造のＩＧＢＴでは、コレクタ領域に挟まれた複数のエミッタ・ゲート領域のうち、コレクタ領域より離れたエミッタ・ゲート領域には、電圧降下が増大するため流れる電流量が少なく、性能が十分に発揮されないという問題があった。
本発明の目的は、従来構造に比較して電流密度が向上するデバイス構成を備えた半導体装置を提供することにある。
また、本発明の他の目的は、高耐圧、大電流制御を実現するプラズマパネルディスプレイ駆動用半導体集積回路装置を提供することにある。
本発明の半導体装置は、上記目的を達成するために、第一導電型の半導体基板の一方の主表面の表面層に、第一導電型エミッタ領域を含む第二導電型ベース領域と、前記第一導電型の半導体基板と前記第一導電型エミッタ領域との間の第二導電型ベース領域上に形成されたゲート電極と、第二導電型コレクタ領域とを備え、隣接する二つの第二導電型コレクタ領域の間に、２つ以上の第二導電型ベース領域が存在する半導体装置において、前記２つ以上の第二導電型ベース領域間及び該第二導電型ベース領域と第一導電型の半導体基板との間に、前記第一導電型の半導体基板よりも高濃度の第一導電型領域が形成されていることを特徴とする。
また、本発明のプラズマパネルディスプレイ駆動用半導体集積回路装置は、上記目的を達成するために、上記構成の半導体装置を有することを特徴とする。
本発明のＩＧＢＴは、新たに追加したエミッタ・ゲート領域を覆う高濃度の第一導電型層と埋め込み酸化膜との間のシリコン層が低抵抗化され、コレクタから離れたエミッタへの電流が増大することにより、従来構造と比較し、電流密度を向上することが可能になる。
また、横型ＩＧＢＴの電流密度が向上することにより、高耐圧・大電流を必要とするプラズマディスプレイ駆動用の半導体集積回路を、より小さなチップサイズで実現することが可能になる。
以下、本発明の一実施の形態を添付図面に基づいて説明する。
図１は本発明のＩＧＢＴの実施の形態の一つを示す部分断面構造図である。
図１において、Ｓｉで構成されたＳＯＩ基板の支持基板１１７上に埋め込み酸化膜116を形成し、ｎ型半導体基板１０１の表面層に選択的にｐベース領域１０２を形成し、そのｐベース領域１０２の表面層の一部に二つのｎエミッタ領域１０４を形成し、その二つのｎエミッタ領域１０４の間に一部ｎエミッタ領域１０４と重複するようにｐコンタクト領域１０３が形成されている。ｐベース領域１０２の形成されていないｎ型基板１の表面露出部に選択的にｎバッファ領域１０９が形成され、そのｎバッファ領域１０９の表面層にｐコレクタ領域１１０が形成されている。そして、ｐベース領域１０２の表面層のチャネル領域１１４の表面上にゲート酸化膜１０５を介してゲート端子（以下、Ｇ端子と称す）に接続されるゲート電極１０６が設けられている。また、ｎエミッタ領域１０４とｐコンタクト領域１０３の表面に共通に接触するエミッタ電極１０７が、ｐコレクタ領域１１０の表面上にはコレクタ電極１１１が設けられ、それぞれエミッタ端子（以下、Ｅ端子と称す）、コレクタ端子（以下、Ｃ端子と称す）に接続される。そして、この構造は、素子中央部のｐベース領域を覆うように新たにｎ型半導体基板１０１より高濃度のｎ層１１８を形成することを特徴としている。本発明のＩＧＢＴでは、新たに追加したエミッタ領域を覆う高濃度の第一導電型ｎ層１１８と埋め込み酸化膜１１６との間のシリコン層が低抵抗化されることにより、コレクタ領域より離れたエミッタ・ゲート領域にも電圧降下が増大することなく電流が流れることが可能となり、従来構造と比較し、電流密度が向上する。
図２は本開発による横型ＩＧＢＴのエミッタ電極に０Ｖ、ゲート電極に５Ｖを印加，素子をオン状態とし、コレクタ電極に６０Ｖを印加したときの内部電圧分布をデバイスシミュレーションで確認したものである。従来ＩＧＢＴと本開発ＩＧＢＴの違いは、図１におけるｎ型半導体基板１より高濃度のｎ層１１８を形成したことで、その他の条件は同一としている。両図において、ｎ型半導体基板内の実線は３Ｖごとの等電位線を示す。図２より、本開発のＩＧＢＴ構造とすることで、コレクタ電極より離れたエミッタ電極下の領域が低抵抗化され、従来ＩＧＢＴ構造と比較しコレクタ電極より離れたエミッタ電極に電流が流れやすくなっていることがわかる。この効果は特にコレクタ−エミッタ間電圧の低い領域で顕著であり、オン電圧の低下に有利である。
図３は従来技術による横型ＩＧＢＴと本開発の横型ＩＧＢＴの特性図である。図において、横軸はコレクタ−エミッタ間電圧、縦軸はコレクタ電流を示している。図中ａは従来技術ＩＧＢＴの特性、ｂは本開発ＩＧＢＴの特性を示す。また、ゲート電極は５Ｖである。本開発のＩＧＢＴとすることで、コレクタ−エミッタ間電圧１０Ｖ時で従来技術のIGBTの約３倍の電流を得ることができる。
このように、横型ＩＧＢＴの電流密度が向上することにより、高耐圧・大電流を必要とするプラズマディスプレイ駆動用の半導体集積回路を、より小さなチップサイズで実現することが可能である。なお、ここではｎチャネル型の横型ＩＧＢＴについて説明をしたが、ｐチャネル型のＩＧＢＴに関しては、前述の構成の導電型を反転することで、同様の効果を得られることが説明出来る。
図４は本発明の第二の実施の形態を示す部分断面構造図である。
この構造は、図１に示した横型ＩＧＢＴの素子中央部のｐベース領域全体を覆うようにｎ型半導体基板１０１より高濃度のｎ層１１８を形成することを特徴としている。本発明のＩＧＢＴでは、新たに追加したエミッタ領域を覆う高濃度の第一導電型ｎ層１１８と埋め込み酸化膜１１６との間のシリコン層が低抵抗化されることにより、コレクタ領域より離れたエミッタ・ゲート領域にも電圧降下が増大することなく電流が流れることが可能となり、従来構造と比較し、電流密度が向上する。
図５は本発明の第三の実施の形態を示す部分断面構造図である。
この構造は、図１に示した横型ＩＧＢＴの絶縁ゲートにトレンチゲート構造を有することを特徴としている。このように、図５に示すトレンチゲート構造のＩＧＢＴにおいても、図１，図４の実施例と同様に高濃度の第一導電型層１１８を設けることで電流密度を向上することが可能である。
図６は、本発明の横型ＩＧＢＴを適用したプラズマディスプレイ駆動用半導体集積回路装置の出力段回路の構成例を示したものである。出力段回路１２２は電源ＶＨとＧＮＤの間に本発明のＩＧＢＴ１１９，１２０をトーテムポール接続した構成で、ＩＧＢＴ１１９と１２０の接続点を出力端子ＨＶＯとしている。ＩＧＢＴ１１９，１２０は出力段制御回路１２１によりオン，オフ制御され、出力端子ＨＶＯをＶＨ，ＧＮＤの電圧レベル、またはハイインピーダンス状態とする。
図７は、本発明の横型ＩＧＢＴを適用したプラズマディスプレイ駆動用半導体集積回路装置の構成例を示したものである。プラズマディスプレイ駆動用半導体集積回路装置127は、シフトレジスタ回路１２３，ラッチ回路１２４，セレクタ１２５，出力段回路１２２から構成される。シフトレジスタ回路では、端子ＤＡＴＡより入力された制御信号を端子ＣＬＫに入力されたクロック信号に同期させてシフトする。また、セレクタに接続される端子ＯＣ１，ＯＣ２の組み合わせにより、全出力端子をＶＨレベル，ＧＮＤ電圧レベル，ハイインピーダンス状態，ラッチからのデータ出力状態とする。
図８は、本発明の横型ＩＧＢＴの平面図および平面図のＡ−Ａ′の線に沿った断面図を示している。
図８の構成は、Ｓｉで構成されたＳＯＩ基板の支持基板１１７上に埋め込み酸化膜116を形成して構成した横型ＩＧＢＴの１つのブロックの全体を示したものであり、図８では１つの横型ＩＧＢＴのブロックのみ示しているが、支持基板１１７上にはこの横型IGBTのブロックが複数構成されたものになっている。
そして、この構造は図１に示した横型ＩＧＢＴと同様の構成を備えたものであり、図１の横型ＩＧＢＴの構成と比較して、ゲート電極１０６を分割しそれぞれ別の電極Ｇ１，
Ｇ２，Ｇ３，Ｇ４としていることのみ異なるものである。そして、分割されたゲート電極Ｇ１，Ｇ２，Ｇ３，Ｇ４を個別にオン，オフ制御することにより、ＩＧＢＴのオン電圧，飽和電流，短絡耐量を変更可能にしている。
図９は、図８に示した本発明の横型ＩＧＢＴのゲート電極Ｇ１，Ｇ２，Ｇ３，Ｇ４の制御信号の一例を示したものである。すべてのゲート電極を駆動した場合は、図１の横型
ＩＧＢＴと同様に従来構造と比較し、低電圧で大電流を流すことが可能である。一方、ゲート電極Ｇ３，Ｇ４のみを駆動した場合、すべてのゲート電極を駆動した場合に対してオン電圧は高くなるものの、電流密度が低くなることで短絡耐量は向上する。
そして、図９では、プラズマディスプレイ駆動用半導体集積回路装置に本発明のIGBTを適用した場合のゲート制御信号を想定している。プラズマディスプレイ駆動用半導体集積回路装置には、大きくアドレス放電期間と放電維持期間の２つの動作期間がある。アドレス放電期間では、表示データを放電セルに走査線ごとに書き込み、放電維持期間では走査線に放電維持パルスを出力して放電を維持する。一般に、放電維持期間ではプラズマディスプレイ駆動用半導体集積回路装置には低い電圧で大電流を流すことが要求され、アドレス放電期間では、その要求は低い。そのため、アドレス放電時はゲート電極Ｇ３，Ｇ４のみを駆動し、放電維持期間ではすべてのゲート電極Ｇ１〜Ｇ４を駆動することとする。これにより、放電維持期間では低いオン電圧を実現し、アドレス放電期間では短絡耐量を向上させることが実現できる。
このように、アドレス放電期間に短絡耐量を向上させることで、たとえばプラズマディスプレイ駆動用半導体集積回路装置の出力端子間が金属くずなどで短絡していた場合に、出力段素子が破壊する可能性を低減できる。
図１０は、プラズマディスプレイパネル１４０において、図８の横型ＩＧＢＴを適用し、図７で示したプラズマディスプレイ駆動用半導体集積回路装置１２７が設けられた構成を示したものである。
プラズマディスプレイパネル１４０の走査線駆動用として半導体集積回路１２７−１〜１２７−ｘが設けられている。また、アドレス線駆動用としてアドレス駆動半導体集積回路１２８−１〜１２８−ｙが設けられている。そして、前述の図９の実施例で説明したゲート制御を行うことにより、放電維持期間では低いオン電圧を実現し、アドレス放電時では短絡耐量を向上させたプラズマディスプレイパネルを提供することが実現出来る。
尚、プラズマディスプレイ駆動用半導体集積回路装置として、図５に示した絶縁ゲートにトレンチゲート構造を有するＩＧＢＴも適用することが可能である。
本発明はＳＯＩ基板上に形成された横型の絶縁ゲートバイポーラトランジスタ（IGBT）に適用することが可能であり、また、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を用いたプラズマディスプレイ駆動用半導体集積回路に関する。
本発明による半導体装置の第１の実施形態を示す断面構造図である。 本発明による半導体装置のオン状態での電圧分布図である。 本発明による半導体装置の特性図である。 本発明による半導体装置の第２の実施形態を示す断面構造図である。 本発明による半導体装置の第３の実施形態を示す断面構造図である。 本発明による半導体装置を用いたプラズマディスプレイ駆動用半導体集積回路装置の出力段回路の構成例である。 本発明による半導体装置を適用したプラズマディスプレイ駆動用半導体集積回路装置の構成例である。 本発明による半導体装置の第３の実施形態を示す平面図および断面図である。 図８に示した本発明による半導体装置のゲート電極制御信号例である。 図８の本発明による半導体装置を適用したプラズマディスプレイパネルを示す。
符号の説明
１０１ ｎ型半導体基板
１０２ ｐベース領域
１０３ ｐコンタクト領域
１０４ ｎエミッタ領域
１０５ ゲート酸化膜
１０６ ゲート電極
１０７ エミッタ電極
１０８ エミッタ・ゲート領域
１０９ ｎバッファ領域
１１０ ｐコレクタ領域
１１１ コレクタ電極
１１２ コレクタ領域
１１３ ドリフト領域
１１４ チャネル領域
１１５ 隣接するエミッタ・ゲート領域間の領域
１１６ 酸化膜
１１７ 支持基板
１１８ ｎ層
１１９，１２０ ＩＧＢＴ
１２１ 出力段制御回路
１２２ 出力段回路
１２３ シフトレジスタ回路
１２４ ラッチ回路
１２５ セレクタ回路
１２６ プラズマディスプレイ駆動用半導体集積回路

Claims (5)

  1. 第一導電型の半導体基板の一方の主表面の表面層に、第一導電型エミッタ領域を含む第二導電型ベース領域と、前記第一導電型の半導体基板と前記第一導電型エミッタ領域との間の第二導電型ベース領域上に形成されたゲート電極と、第二導電型コレクタ領域とを備え、
    隣接する二つの第二導電型コレクタ領域の間に、２つ以上の第二導電型ベース領域が存在する半導体装置において、
    前記２つ以上の第二導電型ベース領域間及び該第二導電型ベース領域と第一導電型の半導体基板との間に、前記第一導電型の半導体基板よりも高濃度の第一導電型領域が形成されていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第一導電型の半導体基板よりも高濃度の第一導電型領域は、前記第二導電型ベース領域全体を覆うように形成されていることを特徴とする半導体装置。
  3. 請求項１又は２に記載の半導体装置において、
    前記ゲート電極として、トレンチゲート電極構造を有することを特徴とする半導体装置。
  4. 請求項１から請求項３のうちの１つに記載の半導体装置を有することを特徴とするプラズマディスプレイ駆動用半導体集積回路装置。
  5. 請求項４に記載のプラズマディスプレイ駆動用半導体集積回路装置において、
    複数のゲート電極を有するＩＧＢＴを備え、前記複数のゲート電極に対して、アドレス放電時では一部の電極が駆動され、放電維持期間ではアドレス放電時よりも多い電極を駆動することを特徴とするプラズマディスプレイ駆動用半導体集積回路装置。
JP2007108802A 2007-04-18 2007-04-18 半導体装置およびそれを用いたプラズマディスプレイ駆動用半導体集積回路装置 Expired - Fee Related JP4424368B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007108802A JP4424368B2 (ja) 2007-04-18 2007-04-18 半導体装置およびそれを用いたプラズマディスプレイ駆動用半導体集積回路装置
US12/103,911 US7948058B2 (en) 2007-04-18 2008-04-16 Semiconductor device and semiconductor integrated circuit device for driving plasma display using the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007108802A JP4424368B2 (ja) 2007-04-18 2007-04-18 半導体装置およびそれを用いたプラズマディスプレイ駆動用半導体集積回路装置

Publications (2)

Publication Number Publication Date
JP2008270377A JP2008270377A (ja) 2008-11-06
JP4424368B2 true JP4424368B2 (ja) 2010-03-03

Family

ID=39885893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007108802A Expired - Fee Related JP4424368B2 (ja) 2007-04-18 2007-04-18 半導体装置およびそれを用いたプラズマディスプレイ駆動用半導体集積回路装置

Country Status (2)

Country Link
US (1) US7948058B2 (ja)
JP (1) JP4424368B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008305998A (ja) * 2007-06-07 2008-12-18 Fuji Electric Device Technology Co Ltd 半導体装置
JP2010003889A (ja) * 2008-06-20 2010-01-07 Hitachi Ltd 半導体装置およびそれを用いたプラズマディスプレイ駆動用半導体集積回路装置およびプラズマディスプレイ装置
JP4857353B2 (ja) * 2009-03-02 2012-01-18 株式会社日立製作所 半導体装置、およびそれを用いたプラズマディスプレイ駆動用半導体装置
JP5124533B2 (ja) * 2009-06-30 2013-01-23 株式会社日立製作所 半導体装置、それを用いたプラズマディスプレイ駆動用半導体集積回路装置、及びプラズマディスプレイ装置
JP5441724B2 (ja) * 2010-01-08 2014-03-12 パナソニック株式会社 Ｅｓｄ保護素子、半導体装置およびプラズマディスプレイ装置
JP5636848B2 (ja) 2010-05-26 2014-12-10 株式会社デンソー 横型の絶縁ゲート型バイポーラトランジスタ
US20120175679A1 (en) * 2011-01-10 2012-07-12 Fabio Alessio Marino Single structure cascode device
JP5902949B2 (ja) * 2012-01-05 2016-04-13 株式会社 日立パワーデバイス 半導体装置
US10529866B2 (en) 2012-05-30 2020-01-07 X-Fab Semiconductor Foundries Gmbh Semiconductor device
CN105990408A (zh) * 2015-02-02 2016-10-05 无锡华润上华半导体有限公司 横向绝缘栅双极型晶体管
JP6531026B2 (ja) * 2015-10-20 2019-06-12 株式会社 日立パワーデバイス 電力変換装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3522983B2 (ja) 1995-08-24 2004-04-26 株式会社東芝 横型ｉｇｂｔ
DE60322828D1 (de) * 2003-01-31 2008-09-25 St Microelectronics Srl Emitterschaltkonfiguration und entsprechende integrierte Struktur

Also Published As

Publication number Publication date
US20080265278A1 (en) 2008-10-30
US7948058B2 (en) 2011-05-24
JP2008270377A (ja) 2008-11-06

Similar Documents

Publication Publication Date Title
JP4424368B2 (ja) 半導体装置およびそれを用いたプラズマディスプレイ駆動用半導体集積回路装置
JP2008004790A (ja) スタンダードセル
JP5040387B2 (ja) 半導体装置
US10049632B2 (en) Semiconductor device, liquid crystal display panel, and mobile information terminal
US6057726A (en) Output circuit for power IC with high breakdown voltage
JP2008218458A (ja) 半導体装置
JP2006270027A (ja) 半導体装置および相補形ｍｉｓ論理回路
JP2000156495A (ja) 高耐圧横型半導体装置
US8525291B2 (en) Semiconductor device
JP2009206284A (ja) 半導体装置
JP3198959B2 (ja) 高耐圧集積回路
JP2006319231A (ja) 半導体装置
JP2005235892A (ja) 半導体装置
JP5124533B2 (ja) 半導体装置、それを用いたプラズマディスプレイ駆動用半導体集積回路装置、及びプラズマディスプレイ装置
TW201528507A (zh) 半導體裝置
JP5332112B2 (ja) 高耐圧横型ｍｏｓｆｅｔ
JPH1065018A (ja) 半導体装置
JP2010003889A (ja) 半導体装置およびそれを用いたプラズマディスプレイ駆動用半導体集積回路装置およびプラズマディスプレイ装置
JP2007081009A (ja) 駆動回路およびデータ線ドライバ
JP4671666B2 (ja) 駆動回路
JP4839578B2 (ja) 横形半導体装置
JP4788276B2 (ja) 半導体装置
JP4193680B2 (ja) 半導体装置
JP2008258579A (ja) 薄膜トランジスタおよび表示装置
JP2005353834A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091130

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees