CN105990408A - 横向绝缘栅双极型晶体管 - Google Patents

横向绝缘栅双极型晶体管 Download PDF

Info

Publication number
CN105990408A
CN105990408A CN201510054601.5A CN201510054601A CN105990408A CN 105990408 A CN105990408 A CN 105990408A CN 201510054601 A CN201510054601 A CN 201510054601A CN 105990408 A CN105990408 A CN 105990408A
Authority
CN
China
Prior art keywords
type
trap
conductive
gate
conductive type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510054601.5A
Other languages
English (en)
Inventor
顾炎
苏巍
张森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi CSMC Semiconductor Co Ltd filed Critical Wuxi CSMC Semiconductor Co Ltd
Priority to CN201510054601.5A priority Critical patent/CN105990408A/zh
Priority to PCT/CN2016/072435 priority patent/WO2016124093A1/zh
Priority to US15/548,290 priority patent/US10290726B2/en
Publication of CN105990408A publication Critical patent/CN105990408A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种横向绝缘栅双极型晶体管，对单个元胞中的源极结构部分加入多于一个的栅极沟槽结构，并从该栅极沟槽结构引出栅极引出端作为栅电极，因而当在栅电极加上一定电压时，沟槽两侧的栅绝缘层与第一导电类型阱都形成反型层，即导电沟道；当漏极结构(第一导电类型漏极掺杂区)上有电压时，导电沟道中有电流流过。如果栅极沟槽结构的个数为N个，则电流流过的导电沟道就有2N个，较之传统的单沟道SOI-LIGBT的单个元胞结构中电流密度显著增加，从而可以在多元胞结构下总体提高了单个器件的电流密度。因而，在同样的工作电流下，上述横向绝缘栅双极型晶体管因为单个元胞结构更大的工作电流使得器件面积小、导通压降小。

Description

横向绝缘栅双极型晶体管
技术领域
本发明涉及半导体器件技术领域，特别涉及一种横向绝缘栅双极型晶体管(LIGBT，Lateral Insulated Gate Bipolar Transistor)。
背景技术
横向绝缘栅双极型晶体管(LIGBT)，是一种将MOS管和双极晶体管优点集于一身的晶体管，广泛应用于功率输出驱动电路的输出级。而SOI(Silicon onInsulator，绝缘衬底上的硅)技术以其理想的介质隔离性能，广泛应用于功率集成电路制造中。SOI-LIGBT器件是一种基于SOI技术制造的LIGBT器件。
传统的SOI-LIGBT器件，器件的导电沟道都在横向，电子空穴电流只能通过横向漂移到另一端，载流子的注入均集中在表面，因此这样的单个器件在导通时的工作电流就很小。为了达到更高的工作电流，需要加入多个元胞(cell)进行并联，这样导致器件面积很大，同时导致器件的饱和导通压降变大，器件的开关特性也随之减弱。
发明内容
基于传统SOI-LIGBT器件面积大、导通压降大至少其中一种缺点，有必要提供一种横向绝缘栅双极型晶体管，该横向绝缘栅双极型晶体管具有工作电流大、器件面积小、导通压降小的优点。
一种横向绝缘栅双极型晶体管，包括：
第一导电类型衬底；
绝缘层，形成于所述第一导电类型衬底上；
第二导电类型外延层，形成于所述绝缘层上；
场氧化层结构，形成于所述第二导电类型外延层上；
第一导电类型阱，形成于所述第二导电类型外延层上，且位于所述场氧化层结构的一侧；
多于一个的栅极沟槽结构，所述多于一个的沟槽栅结构分开穿插设置在所述第一导电类型阱中，所述栅极沟槽结构的槽底延伸至所述第二导电类型外延层；所述栅极沟槽结构包括沟槽和填充于所述沟槽内的导电材料，所述沟槽内的表面还形成有栅绝缘层；
第二导电类型源极掺杂区，形成于各所述栅极沟槽结构两侧的所述第一导电类型阱的表层上；
第一导电类型源极掺杂区，形成于所述第二导电类型掺杂区远离所述栅极沟槽结构一侧的所述第一导电类型阱的表层上；
第二导电类型阱，形成于所述第二导电类型外延层上，且位于所述场氧化层结构异于所述第一导电类型阱一侧的一侧；
第一导电类型漏极掺杂区，形成于所述第二导电类型阱的表层上；
栅极引出端，所述栅极引出端与所述沟槽内的导电材料电连接；
源极引出端，所述源极引出端与第二导电类型源极掺杂区、第一导电类型源极掺杂区电连接；
及漏极引出端，所述漏极引出端与所述第一导电类型漏极掺杂区电连接。
在其中一个实施例中：
所述第一导电类型为P型，所述第二导电类型为N型。
在其中一个实施例中：
所述第一导电类型衬底为P+型衬底，所述第二导电类型外延层为N-型外延层；所述第一导电类型阱为P-型阱，所述第二导电类型源极掺杂区为N+源极掺杂区，所述第一导电类型源极掺杂区为P+源极掺杂区；所述第二导电类型阱为N型阱，所述第一导电类型漏极掺杂区为P+型漏极掺杂区。
在其中一个实施例中:
还包括第二导电类型漏极掺杂区，所述第二导电类型漏极掺杂区为N+漏极掺杂区；所述第二导电类型漏极掺杂区形成于所述第二导电类型阱的表层上，并夹于所述场氧化层结构和第一导电类型漏极掺杂区之间；所述漏极引出端还与所述第二导电类型漏极掺杂区电连接。
在其中一个实施例中:
还包括导电材料结构，所述导电材料结构形成于所述场氧化层结构上靠近所述第二导电类型阱的一端；所述漏极引出端还与所述导电材料结构电连接。
在其中一个实施例中:
还包括第一导电类型嵌入区，所述第一导电类型嵌入区形成于所述第一导电类型源极掺杂区与所述第一导电类型阱之间，使得所述第一导电类型源极掺杂区与所述第一导电类型阱之间隔绝；所述第一导电类型嵌入区为P型嵌入区。
在其中一个实施例中，所述第一导电类型衬底的材料和第二导电类型外延层的材料为硅、碳化硅、砷化镓、磷化铟或锗硅。
在其中一个实施例中，所述绝缘层、场氧化层和栅绝缘层的材料均为硅的氧化物。
在其中一个实施例中，所述导电材料为多晶硅。
上述横向绝缘栅双极型晶体管，对单个元胞中的源极结构部分加入多于一个的栅极沟槽结构，并从该栅极沟槽结构引出栅极引出端作为栅电极，因而当在栅电极加上一定电压时，沟槽两侧的栅绝缘层与第一导电类型阱都形成反型层，即导电沟道；当漏极结构(第一导电类型漏极掺杂区)上有电压时，导电沟道中有电流流过。如果栅极沟槽结构的个数为N个，则电流流过的导电沟道就有2N个，较之传统的单沟道SOI-LIGBT的单个元胞结构中电流密度显著增加，从而可以在多元胞结构下总体提高了单个器件的电流密度。因而，在同样的工作电流下，上述横向绝缘栅双极型晶体管因为单个元胞结构更大的工作电流使得器件面积小、导通压降小。而在同样的器件面积下，上述横向绝缘栅双极型晶体管则拥有更大的工作电流。
附图说明
图1是第一实施例横向绝缘栅双极型晶体管的结构示意图；
图2是栅极沟槽结构的结构示意图；
图3是第二实施例横向绝缘栅双极型晶体管的结构示意图；
图4是第三实施例横向绝缘栅双极型晶体管的结构示意图；
图5是第四实施例横向绝缘栅双极型晶体管的结构示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本文所引用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
下面结合附图，对本发明的具体实施方式进行详细描述。以下描述中，第一导电类型为P型，第二导电类型为N型。
图1是第一实施例横向绝缘栅双极型晶体管的结构示意图。
第一实施例：
一种横向绝缘栅双极型晶体管，包括：第一导电类型衬底100、绝缘层200、第二导电类型外延层300、场氧化层结构400、第一导电类型阱500、栅极沟槽结构600、第一导电类型源极掺杂区710、第二导电类型源极掺杂区720、第二导电类型阱800、第一导电类型漏极掺杂区910、栅极引出端10、源极引出端20和漏极引出端30。
第一导电类型衬底100的材料为硅、碳化硅、砷化镓、磷化铟或锗硅，第一导电类型衬底为P+型衬底(psub)。
绝缘层200形成于第一导电类型衬底100上，绝缘层的材料为硅的氧化物，可以是二氧化硅。绝缘层200从功能上而言为埋氧层。由于绝缘层200的阻隔作用，第一导电类型衬底100对器件影响不大，因而第一导电类型衬底100可以是重掺杂的(P+)。
第二导电类型外延层300形成于绝缘层200上，第二导电类型外延层300为N-型外延层。第二导电类型外延层300作为漂移区，具有的导电类型与第一导电类型衬底100相反。第二导电类型外延层300的材料为硅、碳化硅、砷化镓、磷化铟或锗硅。
场氧化层结构400形成于第二导电类型外延层300上，场氧化层结构400的材料为硅的氧化物，可以是二氧化硅。场氧化层结构400主要用于分隔源极结构和漏极结构。
第一导电类型阱500形成于第二导电类型外延层300上，且位于场氧化层结构400的一侧。第一导电类型阱为P-型阱，作为源极结构缓冲区域，对器件导通空穴注入和耐压起一定作用。
多于一个的沟槽栅结构600分开穿插设置在第一导电类型阱500中，栅极沟槽结构600的槽底延伸至第二导电类型外延层300。栅极沟槽结构600包括沟槽610和填充于沟槽内的导电材料620，沟槽610内的表面还形成有栅绝缘层630。导电材料620为多晶硅，栅绝缘层630的材料为硅的氧化物，可以是二氧化硅。栅极引出端10与沟槽610内的导电材料620电连接，栅极引出端10就是栅极接触电极。
图2是栅极沟槽结构的结构示意图。
将栅极以沟槽的形式埋入第一导电类型阱500中，因而当在栅电极(栅极引出端10)加上一定电压时，沟槽610内两侧的栅绝缘层630与第一导电类型阱500都形成反型层，即导电沟道；当漏极结构(第一导电类型漏极掺杂区910)上有电压时，导电沟道中有电流流过。如果栅极沟槽结构600的个数为N个，则电流流过的导电沟道就有2N个，较之传统的单沟道SOI-LIGBT的单个元胞结构中电流密度显著增加，从而可以在多元胞结构下总体提高了单个器件的电流密度。因而，在同样的工作电流下，单个元胞结构更大的工作电流可以使得器件面积小、导通压降小。而在同样的器件面积下，可以使得上述横向绝缘栅双极型晶体管则拥有更大的工作电流。
第二导电类型源极掺杂区720形成于各栅极沟槽结构600两侧的第一导电类型阱500的表层上。第二导电类型源极掺杂区720为N+源极掺杂区，被第一导电类型阱500包住。
第一导电类型源极掺杂区710形成于第二导电类型掺杂区720远离栅极沟槽结构600一侧的第一导电类型阱500的表层上。第一导电类型源极掺杂区为P+源极掺杂区，同样被第一导电类型阱500包住。即从栅极沟槽结构600两边延伸，依次分别是第二导电类型源极掺杂区720、第一导电类型源极掺杂区710。
源极引出端20与第二导电类型源极掺杂区720、第一导电类型源极掺杂区710电连接，源极引出端20就是源极接触电极。
第二导电类型阱800，形成于第二导电类型外延层300上，且位于场氧化层结构400异于第一导电类型阱500一侧的一侧。第二导电类型阱为N型阱，属于中掺杂浓度。即场氧化层结构400的一侧为第一导电类型阱500，另一侧为第二导电类型阱800。
第一导电类型漏极掺杂区910形成于第二导电类型阱800的表层上。第一导电类型漏极掺杂区910为P+型漏极掺杂区，被第二导电类型阱800包住。
漏极引出端30与第一导电类型漏极掺杂区910电连接，漏极引出端30就是漏极接触电极。
栅极引出端10、源极引出端20和漏极引出端30通常由导电材料形成，例如铜、铝、铝硅合金、钛、氮化钛、钨、多晶硅、金属硅化物等，可以通过物理/化学气相沉积形成。
在实现的原材料使用是以埋氧层(绝缘层200)为中间层的三明治结构，即SOI结构，也可以是绝缘衬底(第一导电类型衬底100)加顶层单晶硅(第二导电类型外延层300)的双层材料。因为横向绝缘栅双极型晶体管在漏端的下方存在有一个纵向的PNP三极管，它是由漏端高掺杂P区(第一导电类型漏极掺杂区910)、顶层硅的N嵌入区(第二导电类型阱800)和衬底P型嵌入区(第一导电类型衬底100)所形成。当器件在开态时，非常容易使得这个PNP三极管开启而导致漏端电流经由这个三极管流向衬底而导致失效。因此在SOI结构制作器件时，仅使用顶层的硅层(第二导电类型外延层300)来作为器件制作层，即形成源、漏、沟道区等结构，衬底(第一导电类型衬底100)仅起支撑作用，这种结构中的埋氧层与衬底在电学上实现了隔离开，从源头上消除了这个纵向的PNP三极管，且在器件与器件之间再加以介质型隔离结构，就可以实现整个器件的完全隔离。
在原始材料中，顶层硅(第二导电类型外延层300)需要具有一定的厚度，要厚于沟槽栅结构600的深度，这样可以使沟槽栅结构600到埋氧层(绝缘层200)之间有足够大的距离，使得电子的流通路径更为宽阔，而使得在导通状态下的开态电阻更小，同时也使得在反向耐压时电场的分布更加均匀。
图3是第二实施例横向绝缘栅双极型晶体管的结构示意图。
第二实施例：
与第一实施例不同之处在于，还包括第二导电类型漏极掺杂区920。第二导电类型漏极掺杂区920为N+漏极掺杂区，形成于第二导电类型阱800的表层上，并夹于场氧化层结构400和第一导电类型漏极掺杂区910之间。漏极引出端30还与第二导电类型漏极掺杂区920电连接。
将第二导电类型阱800与漏极结构短接再引出，优势在于当器件进入关断过程时，漂移区(第二导电类型外延层300)中在导通状态产生电导调制效应所存储的载流子可以很快地通过漏极结构的第二导电类型漏极掺杂区920直接从漏端流出。同时在复合作用下也进行着衰减过程，从而有效地抑制器件中寄生PNP晶体管的少子存储效应所带来的关断尾电流较大，引起关断时间长的问题，可以有效缩短了关断时间。
图4是第三实施例横向绝缘栅双极型晶体管的结构示意图。
第三实施例:
与第一实施例不同之处在于，还包括导电材料结构40。导电材料结构40形成于场氧化层结构400上靠近第二导电类型阱800的一端。漏极引出端30还与导电材料结构40电连接。导电材料结构的材料可以是多晶硅。
当器件在反向耐压时，导电材料结构40与漏极结构上有相同的电位，使得氧化层结构400的电位从漏极结构至源极结构有一个近似于线性的变化，漂移区(第二导电类型外延层300)内的电场分布也随之近似一个线性的变化，这样可以辅助漂移区进行耗尽，让反向耗尽的速率能保持均匀，当漂移区的浓度略大时不会产生局部的电场线聚集而出现峰值电场。如此可以适当提高漂移区的浓度来降低导通压降而不改变击穿电压和击穿点。
图5是第四实施例横向绝缘栅双极型晶体管的结构示意图。
第四实施例:
与第一实施例不同之处在于，还包括第一导电类型嵌入区730。第一导电类型嵌入区730为P型掺杂区，属于中掺杂浓度。第一导电类型嵌入区730形成于第一导电类型源极掺杂区710与第一导电类型阱500之间，也即第一导电类型嵌入区730将第一导电类型源极掺杂区710包住，使得第一导电类型源极掺杂区710与第一导电类型阱500之间隔绝。
当器件导通时，源端结构下方有一个寄生NPN三极管，当满足三极管的基极少子可以渡越的条件后，可能会使得此三极管开启，这样会使得器件在开启阶段发生失效。在第一导电类型源极掺杂区710下方加一个P型掺杂区，可以提高NPN管的基区浓度，少子寿命减小而无法渡越到发射极，这样就有效地避免了源端寄生三极管开启的现象。
上述横向绝缘栅双极型晶体管，对单个元胞中的源极结构部分加入多于一个的栅极沟槽结构，并从该栅极沟槽结构引出栅极引出端作为栅电极，因而当在栅电极加上一定电压时，沟槽两侧的栅绝缘层与第一导电类型阱都形成反型层，即导电沟道。当漏极结构(第一导电类型漏极掺杂区)上有电压时，导电沟道中有电流流过。如果栅极沟槽结构的个数为N个，则电流流过的导电沟道就有2N个，较之传统的单沟道SOI-LIGBT的单个元胞结构中电流密度显著增加，从而可以在多元胞结构下总体提高了单个器件的电流密度。因而，在同样的工作电流下，上述横向绝缘栅双极型晶体管因为单个元胞结构更大的工作电流使得器件面积小、导通压降小。而在同样的器件面积下，上述横向绝缘栅双极型晶体管则拥有更大的工作电流。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种横向绝缘栅双极型晶体管，其特征在于，包括：
第一导电类型衬底；
绝缘层，形成于所述第一导电类型衬底上；
第二导电类型外延层，形成于所述绝缘层上；
场氧化层结构，形成于所述第二导电类型外延层上；
第一导电类型阱，形成于所述第二导电类型外延层上，且位于所述场氧化层结构的一侧；
多于一个的栅极沟槽结构，所述多于一个的沟槽栅结构分开穿插设置在所述第一导电类型阱中，所述栅极沟槽结构的槽底延伸至所述第二导电类型外延层；所述栅极沟槽结构包括沟槽和填充于所述沟槽内的导电材料，所述沟槽内的表面还形成有栅绝缘层；
第二导电类型源极掺杂区，形成于各所述栅极沟槽结构两侧的所述第一导电类型阱的表层上；
第一导电类型源极掺杂区，形成于所述第二导电类型掺杂区远离所述栅极沟槽结构一侧的所述第一导电类型阱的表层上；
第二导电类型阱，形成于所述第二导电类型外延层上，且位于所述场氧化层结构异于所述第一导电类型阱一侧的一侧；
第一导电类型漏极掺杂区，形成于所述第二导电类型阱的表层上；
栅极引出端，所述栅极引出端与所述沟槽内的导电材料电连接；
源极引出端，所述源极引出端与第二导电类型源极掺杂区、第一导电类型源极掺杂区电连接；
及漏极引出端，所述漏极引出端与所述第一导电类型漏极掺杂区电连接。
2.根据权利要求1所述的横向绝缘栅双极型晶体管，其特征在于：
所述第一导电类型为P型，所述第二导电类型为N型。
3.根据权利要求2所述的横向绝缘栅双极型晶体管，其特征在于：
所述第一导电类型衬底为P+型衬底，所述第二导电类型外延层为N-型外延层；所述第一导电类型阱为P-型阱，所述第二导电类型源极掺杂区为N+源极掺杂区，所述第一导电类型源极掺杂区为P+源极掺杂区；所述第二导电类型阱为N型阱，所述第一导电类型漏极掺杂区为P+型漏极掺杂区。
4.根据权利要求3所述的横向绝缘栅双极型晶体管，其特征在于:
还包括第二导电类型漏极掺杂区，所述第二导电类型漏极掺杂区为N+漏极掺杂区；所述第二导电类型漏极掺杂区形成于所述第二导电类型阱的表层上，并夹于所述场氧化层结构和第一导电类型漏极掺杂区之间；所述漏极引出端还与所述第二导电类型漏极掺杂区电连接。
5.根据权利要求3所述的横向绝缘栅双极型晶体管，其特征在于:
还包括导电材料结构，所述导电材料结构形成于所述场氧化层结构上靠近所述第二导电类型阱的一端；所述漏极引出端还与所述导电材料结构电连接。
6.根据权利要求3所述的横向绝缘栅双极型晶体管，其特征在于:
还包括第一导电类型嵌入区，所述第一导电类型嵌入区形成于所述第一导电类型源极掺杂区与所述第一导电类型阱之间，使得所述第一导电类型源极掺杂区与所述第一导电类型阱之间隔绝；所述第一导电类型嵌入区为P型嵌入区。
7.根据权利要求1～6任一项所述的横向绝缘栅双极型晶体管，其特征在于，所述第一导电类型衬底的材料和第二导电类型外延层的材料为硅、碳化硅、砷化镓、磷化铟或锗硅。
8.根据权利要求1～6任一项所述的横向绝缘栅双极型晶体管，其特征在于，所述绝缘层、场氧化层和栅绝缘层的材料均为硅的氧化物。
9.根据权利要求1～6任一项所述的横向绝缘栅双极型晶体管，其特征在于，所述导电材料为多晶硅。
CN201510054601.5A 2015-02-02 2015-02-02 横向绝缘栅双极型晶体管 Pending CN105990408A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510054601.5A CN105990408A (zh) 2015-02-02 2015-02-02 横向绝缘栅双极型晶体管
PCT/CN2016/072435 WO2016124093A1 (zh) 2015-02-02 2016-01-28 横向绝缘栅双极型晶体管
US15/548,290 US10290726B2 (en) 2015-02-02 2016-01-28 Lateral insulated gate bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510054601.5A CN105990408A (zh) 2015-02-02 2015-02-02 横向绝缘栅双极型晶体管

Publications (1)

Publication Number Publication Date
CN105990408A true CN105990408A (zh) 2016-10-05

Family

ID=56563440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510054601.5A Pending CN105990408A (zh) 2015-02-02 2015-02-02 横向绝缘栅双极型晶体管

Country Status (3)

Country Link
US (1) US10290726B2 (zh)
CN (1) CN105990408A (zh)
WO (1) WO2016124093A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107293585A (zh) * 2017-06-30 2017-10-24 东南大学 一种快关断绝缘体上硅横向绝缘栅双极型晶体管器件
WO2022252654A1 (zh) * 2021-05-31 2022-12-08 无锡华润上华科技有限公司 逆导型横向绝缘栅双极型晶体管

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6968042B2 (ja) * 2018-07-17 2021-11-17 三菱電機株式会社 ＳｉＣ−ＳＯＩデバイスおよびその製造方法
TWI730814B (zh) * 2020-06-16 2021-06-11 力晶積成電子製造股份有限公司 絕緣閘雙極電晶體結構及其製造方法
CN117438451A (zh) * 2022-07-12 2024-01-23 无锡华润上华科技有限公司 横向绝缘栅双极晶体管及其制备方法
US20240063212A1 (en) * 2022-08-18 2024-02-22 Globalfoundries U.S. Inc. Integrated circuit structure with diode over lateral bipolar transistor

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227653A (en) * 1991-08-07 1993-07-13 North American Philips Corp. Lateral trench-gate bipolar transistors
US5773852A (en) * 1996-03-20 1998-06-30 Korea Electronics Co., Ltd. Shorted anode lateral insulated gate bipolar transistor
US5796125A (en) * 1994-09-16 1998-08-18 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device using trench grooves
CN101419981A (zh) * 2008-12-04 2009-04-29 电子科技大学 一种槽栅soi ligbt器件
US20090194785A1 (en) * 2008-01-11 2009-08-06 Fuji Electric Device Technology Co., Ltd. Semiconductor device and manufacturing method thereof
CN201910425U (zh) * 2010-12-30 2011-07-27 厦门烁芯光电技术有限公司 一种适用于高低压单片集成的ldmos器件
CN102832240A (zh) * 2012-09-11 2012-12-19 电子科技大学 一种集电极终端具有介质层的绝缘栅双极型晶体管
CN104040720A (zh) * 2012-01-12 2014-09-10 丰田自动车株式会社 半导体装置及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100241055B1 (ko) 1997-08-07 2000-02-01 김충환 트렌치-게이트 수평형 절연게이트 바이폴라 트랜지스터
JP4424368B2 (ja) * 2007-04-18 2010-03-03 株式会社日立製作所 半導体装置およびそれを用いたプラズマディスプレイ駆動用半導体集積回路装置
JP5636848B2 (ja) * 2010-05-26 2014-12-10 株式会社デンソー 横型の絶縁ゲート型バイポーラトランジスタ
CN101969050B (zh) * 2010-08-27 2013-04-24 东南大学 一种绝缘体上硅可集成大电流n型组合半导体器件
CN103413824B (zh) * 2013-07-17 2015-12-23 电子科技大学 一种rc-ligbt器件及其制作方法
DE102014115314B4 (de) * 2014-10-21 2018-10-11 Infineon Technologies Austria Ag Bipolartransistor mit isoliertem gate mit einem thermistor mit negativem temperaturkoeffizienten und herstellungsverfahren

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227653A (en) * 1991-08-07 1993-07-13 North American Philips Corp. Lateral trench-gate bipolar transistors
US5796125A (en) * 1994-09-16 1998-08-18 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device using trench grooves
US5773852A (en) * 1996-03-20 1998-06-30 Korea Electronics Co., Ltd. Shorted anode lateral insulated gate bipolar transistor
US20090194785A1 (en) * 2008-01-11 2009-08-06 Fuji Electric Device Technology Co., Ltd. Semiconductor device and manufacturing method thereof
CN101419981A (zh) * 2008-12-04 2009-04-29 电子科技大学 一种槽栅soi ligbt器件
CN201910425U (zh) * 2010-12-30 2011-07-27 厦门烁芯光电技术有限公司 一种适用于高低压单片集成的ldmos器件
CN104040720A (zh) * 2012-01-12 2014-09-10 丰田自动车株式会社 半导体装置及其制造方法
CN102832240A (zh) * 2012-09-11 2012-12-19 电子科技大学 一种集电极终端具有介质层的绝缘栅双极型晶体管

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107293585A (zh) * 2017-06-30 2017-10-24 东南大学 一种快关断绝缘体上硅横向绝缘栅双极型晶体管器件
CN107293585B (zh) * 2017-06-30 2020-03-24 东南大学 一种快关断绝缘体上硅横向绝缘栅双极型晶体管器件
WO2022252654A1 (zh) * 2021-05-31 2022-12-08 无锡华润上华科技有限公司 逆导型横向绝缘栅双极型晶体管

Also Published As

Publication number Publication date
US10290726B2 (en) 2019-05-14
US20180012980A1 (en) 2018-01-11
WO2016124093A1 (zh) 2016-08-11

Similar Documents

Publication Publication Date Title
CN104299997B (zh) 电荷补偿半导体器件
CN105990423A (zh) 横向双扩散场效应管
CN105990408A (zh) 横向绝缘栅双极型晶体管
CN100385676C (zh) 碳化硅水平沟道缓冲栅极半导体器件
CN102364688B (zh) 一种垂直双扩散金属氧化物半导体场效应晶体管
CN107431091A (zh) 碳化硅半导体装置及其制造方法
CN103681882A (zh) 电力半导体装置
CN106783851A (zh) 集成肖特基二极管的SiCJFET器件及其制作方法
CN113611750B (zh) Soi横向匀场高压功率半导体器件及制造方法和应用
CN102694009A (zh) 半导体器件及其制造方法
CN107808899A (zh) 具有混合导电模式的横向功率器件及其制备方法
CN102332469A (zh) 纵向导通的GaN常关型MISFET器件及其制作方法
CN106067480A (zh) 一种双通道rc‑ligbt器件及其制备方法
CN103035692A (zh) 半导体装置
CN103337498A (zh) 一种bcd半导体器件及其制造方法
CN105932055A (zh) 一种平面栅igbt及其制作方法
US9263560B2 (en) Power semiconductor device having reduced gate-collector capacitance
CN108649068A (zh) Rc-igbt器件及其制备方法
CN112701159A (zh) 一种多沟道沟槽绝缘栅双极型晶体管及其制造方法
CN102446966A (zh) 一种集成反并联二极管的igbt结构及其制造方法
CN106057879A (zh) Igbt器件及其制造方法
CN102842502B (zh) 绝缘栅双极晶体管及其制作方法
CN102184945A (zh) 一种槽栅型mosfet器件
CN103531614B (zh) 电荷补偿半导体器件
CN110473917A (zh) 一种横向igbt及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20170926

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant before: Wuxi CSMC Semiconductor Co., Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20161005