DE102020132602B4 - Halbleitervorrichtung mit vergrabenen leitfähigen fingern und deren herstellungsverfahren - Google Patents

Halbleitervorrichtung mit vergrabenen leitfähigen fingern und deren herstellungsverfahren Download PDF

Info

Publication number
DE102020132602B4
DE102020132602B4 DE102020132602.5A DE102020132602A DE102020132602B4 DE 102020132602 B4 DE102020132602 B4 DE 102020132602B4 DE 102020132602 A DE102020132602 A DE 102020132602A DE 102020132602 B4 DE102020132602 B4 DE 102020132602B4
Authority
DE
Germany
Prior art keywords
buried
buried conductive
conductive fingers
fingers
contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102020132602.5A
Other languages
English (en)
Other versions
DE102020132602A1 (de
Inventor
Chih-Liang Chen
Guo-Huei Wu
Li-Chun Tien
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/108,752 external-priority patent/US20210358847A1/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020132602A1 publication Critical patent/DE102020132602A1/de
Application granted granted Critical
Publication of DE102020132602B4 publication Critical patent/DE102020132602B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G06F30/3953—Routing detailed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Architecture (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Halbleitervorrichtung (100) aufweisend:ein Halbleitersubstrat (213), das aktive Bereiche (210) aufweist, wobei jeder aktive Bereich (210) eine Längsachse aufweist, die in einer ersten Richtung verläuft;eine erste vergrabene Metallschicht unter dem Halbleitersubstrat (213), die eine erste vergrabene leitfähige Schiene (222) aufweist, welche eine Längsachse aufweist, die in der ersten Richtung verläuft;einen ersten Satz von vergrabenen leitfähigen Fingern (226, 406), der sich von der ersten vergrabenen leitfähigen Schiene (222) erstreckt, wobei jeder vergrabene leitfähige Finger in dem ersten Satz von vergrabenen leitfähigen Fingern (226, 406) eine Längsachse aufweist, die in einer zweiten Richtung verläuft, wobei die zweite Richtung im Wesentlichen orthogonal zu der ersten Richtung ist, und wobei der erste Satz von vergrabenen leitfähigen Fingern (226, 406) sich unter mehr als einen der aktiven Bereichen (210) erstreckt; undeinen zweiten Satz von vergrabenen leitfähigen Fingern (228, 408), wobei jeder vergrabene leitfähige Finger in dem zweiten Satz von vergrabenen leitfähigen Fingern (228, 408) eine Längsachse aufweist, die in der zweiten Richtung verläuft, wobei der zweite Satz von vergrabenen leitfähigen Fingern (228, 408) sich unter mehr als einen der aktiven Bereiche (210) erstreckt, und wobei der zweite Satz von vergrabenen leitfähigen Fingern mit dem ersten Satz von vergrabenen leitfähigen Fingern verschachtelt ist, wobei jeder der vergrabenen leitfähigen Finger in dem ersten Satz von vergrabenen leitfähigen Fingern (226, 406) und jeder der vergrabenen leitfähigen Finger in dem zweiten Satz von vergrabenen leitfähigen Fingern (228, 408) sich unter alle aktiven Bereiche (210) erstreckt.

Description

  • HINTERGRUND
  • Die Industrie der integrierten Halbleiterschaltungen (ICs) hat eine Vielzahl von analogen und digitalen Vorrichtungen hervorgebracht, um Probleme in verschiedenen Bereichen zu lösen. Während die ICs immer kleiner und komplexer wurden, wurden auch die Betriebsspannungen dieser analogen und digitalen Vorrichtungen kleiner, was sich auf die Betriebsspannungen dieser digitalen Vorrichtungen und die gesamte IC-Leistung auswirkt. Außerdem kann der Stromverbrauch in diesen analogen und digitalen Vorrichtungen aufgrund von Leckströmen steigen. Header-Schaltungen verwenden das Power-Gating, um die Stromversorgung von nicht verwendeten Schaltungen innerhalb der IC abzuschalten. Die Reduzierung des Widerstands von Header-Schaltungen hat den Vorteil, dass die Gesamtstromverbrauch der IC reduziert wird.
  • Die DE 695 33 691T2 zeigt ein laterales Leistungs-MOSFET mit einer Metallschicht zur Verminderung des verteilten Widerstands und ein Verfahren zu deren Herstellung. In der DE 11 2016 007 503 T5 ist ein Integrierte-Schaltung-Bauelement mit Rückseiten-Zwischenverbindung zu tiefem Source/Drain Halbleiter vorgeschlagen. Die US 2008 / 0 150 082 A1 beschreibt einen Leistungstransistor mit metallischen Fingerkontakten. Die US 2012 / 0 126 406 A1 , US 2020 / 0 027 849 A1 , US 2016 / 0 225 709 A1 und US 2009 / 0 152 649 A1 zeigen ebenfalls verschiedene Designs für Transistoren und entsprechende aktive Bereiche, die mit mehreren metallischen Fingerstrukturen gekoppelt sind.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden ausführlichen Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu verstehen, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Vielmehr können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung beliebig vergrößert oder verkleinert sein.
    • 1 ist ein Blockdiagramm einer Halbleitervorrichtung gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 2A ist ein Schaltplan gemäß einigen Ausführungsformen.
    • 2B ist ein Layout-Diagramm gemäß einigen Ausführungsformen.
    • 2D ist ein entsprechendes Layout-Diagramm zu 2B gemäß einigen Ausführungsformen.
    • 2E ist ein Querschnitt eines Layout Diagramms.
    • 3 ist ein Layout-Diagramm gemäß einigen Ausführungsformen.
    • 4B ist ein entsprechendes Layout-Diagramm gemäß einigen Ausführungsformen.
    • 5 ist ein Flussdiagramm eines Verfahrens gemäß einigen Ausführungsformen.
    • 6 ist ein Flussdiagramm eines Verfahrens gemäß einigen Ausführungsformen.
    • 7 ist ein Blockdiagramm eines Systems zur Automatisierung des elektronischen Designs (EDA) gemäß einigen Ausführungsformen.
    • 8 ist ein Blockdiagramm eines Halbleitervorrichtung-Herstellungssystems und eines damit verbundenen IC-Herstellungsablaufs gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung bietet verschiedene Ausführungsformen oder Beispiele für die Implementierung von Merkmalen des bereitgestellten Gegenstands. Zur Vereinfachung der vorliegenden Offenbarung werden im Folgenden spezifische Beispiele für Komponenten, Materialien, Werte, Schritte, Anordnungen oder Ähnliches beschrieben. Dies sind natürlich nur Beispiele und nicht einschränkend. Andere Komponenten, Materialien, Werte, Schritte, Anordnungen oder Ähnliches sind denkbar. Beispielsweise kann die Ausbildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt gebildet sind, kann aber auch Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal gebildet sein können, so dass das erste und das zweite Merkmal gegebenenfalls nicht in direktem Kontakt stehen. Ferner können Bezugszeichen in den verschiedenen Beispielen der vorliegenden Offenbarung wiederholt werden. Diese Wiederholung dient der Einfachheit und Klarheit und schreibt nicht grundsätzlich eine Beziehung zwischen den verschiedenen diskutierten Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können hier zur Vereinfachung der Beschreibung räumlich relative Begriffe wie „unter“, „unten“, „abwärts“, „über“, „oben“, „aufwärts“ und dergleichen verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element oder Merkmal wie in den Zeichnungen dargestellt zu beschreiben. Die räumlich relativen Begriffe sollen neben der Ausrichtung wie in den Zeichnungen dargestellt auch andere Ausrichtungen der Vorrichtung während Benutzung oder Betrieb umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hier verwendeten räumlich relativen Bezeichnungen können ebenfalls entsprechend interpretiert werden.
  • In einigen Ausführungsformen umfasst eine Halbleitervorrichtung ein Halbleitersubstrat mit aktiven Bereichen, wobei jeder aktive Bereich eine Längsachse aufweist, die in einer ersten Richtung verläuft. Eine erste vergrabene Metallschicht liegt unter dem Halbleitersubstrat. Die erste vergrabene Metallschicht umfasst eine erste vergrabene leitfähige Schiene mit einer Längsachse, die in der ersten Richtung verläuft. In einigen Ausführungsformen ist die erste vergrabene leitfähige Schiene eingerichtet, eine erste Referenzspannung zu übertragen (z.B. eine angesteuerte (gated) Version von VDD, die hierin als VVDD bezeichnet wird). Ferner umfasst die Halbleitervorrichtung in einigen Ausführungsformen einen ersten Satz von vergrabenen leitfähigen Fingern, die sich jeweils von der ersten vergrabenen leitfähigen Schiene aus erstrecken und die jeweils eine Längsachse aufweist, die in einer zweiten Richtung verläuft, welche im Wesentlichen orthogonal zur ersten Richtung ist. Jeder vergrabene leitfähige Finger des ersten Satzes erstreckt sich unter mehr als einen der aktiven Bereiche. Somit wird die VVDD an geeigneten Stellen/in geeigneten Abschnitten der jeweiligen aktiven Bereiche bereitgestellt. Die erste vergrabene Metallschicht umfasst ferner einen zweiten Satz von vergrabenen leitfähigen Fingern. Jeder vergrabene leitfähige Finger des zweiten Satzes weist eine Längsachse auf, die in der zweiten Richtung verläuft und sich unter mehr als einen der aktiven Bereiche erstreckt. Der zweite Satz von vergrabenen leitfähigen Fingern ist mit dem ersten Satz von vergrabenen leitfähigen Fingern versetzt angeordnet (verschachtelt, „interleaved“). In einigen Ausführungsformen wird der zweite Satz von vergrabenen leitfähigen Fingern verwendet, um eine zweite Referenzspannung (z.B. eine nicht-angesteuerte Version von VVDD, hierin als TVDD bezeichnet) an geeignete Stellen/Abschnittet jeweiliger aktiver Bereiche zu verteilen. Gemäß einem anderen Ansatz wird eine erste vergrabene Metallschicht bereitgestellt, die nur vergrabene leitfähige Schienen umfasst, die jeweils eine Längsachse aufweisen, die in der ersten Richtung verläuft, und wobei bei dem anderen Ansatz keine Finger, die sich von den leitfähigen Schienen aus in der zweiten Richtung erstrecken, vorgesehen sind. Aufgrund der Verwendung von vergrabenen leitfähigen Fingern, die gemäß einigen Ausführungsformen sich in der zweiten Richtung erstrecken, sind mehr Stellen/Abschnitte von jeweiligen aktiven Bereichen für die Verbindung/Kopplung mit VVDD oder TVDD verfügbar, im Vergleich zu dem anderen Ansatz. Durch die Verwendung von vergrabenen leitfähigen Fingern, die gemäß einigen Ausführungsformen sich in der zweiten Richtung erstrecken, ist es einfacher, VVDD und/oder TVDD in der gesamten Halbleitervorrichtung, und insbesondere in einer Header-Schaltung, zu verteilen, da die erhöhte Anzahl von Stellen/Abschnitten jeweiliger aktiver Bereiche für eine entsprechende Verbindung/Kopplung mit VVDD oder TVDD zur Verfügung steht, wodurch zugehörige Widerstandslasten verringert werden.
  • 1 ist ein Blockdiagramm einer Halbleitervorrichtung 100 gemäß einer Ausführungsform der vorliegenden Offenbarung.
  • In 1 umfasst die Halbleitervorrichtung 100 unter anderem ein Schaltungsmakro 101 (im Folgenden „Makro“). In einigen Ausführungsformen ist das Makro 101 eine Header-Schaltung. In einigen Ausführungsformen ist das Makro 101 ein anderes Makro als eine Header-Schaltung. Das Makro 101 umfasst unter anderem einen Bereich 102 mit einer rückseitigen Metallarchitektur, die eine leitfähige Schiene umfasst, von welcher sich leitfähige Finger im Wesentlichen senkrecht erstrecken. Wie nachstehend erläutert, vergrößern die leitfähigen Finger die Fläche, die für die Herstellung von Verbindungen zu leitfähigen Segmenten zur Verfügung steht, welche verschiedene Spannungen in einem Power-Gating-Schema bereitstellen. Der Bereich 102 umfasst Metallschichten und Verbindungsschichten (letztere aufweisend Durchkontaktierung-Strukturen) unter dem Halbleitersubstrat (wobei „unter“ sich auf die Z-Richtung bezieht - in 1 nicht dargestellt), die auch als vergrabene Metallschichten und vergrabene Durchkontaktierungen bezeichnet werden. In einigen Ausführungsformen weist der Bereich 102 leitfähige Finger auf, die unter dem Halbleitersubstrat vergraben sind und verwendet werden, um verschiedene Referenzspannungen (z.B. VVDD, TVDD) zu empfangen.
  • 2A zeigt eine integrierte Schaltung (IC) 200 gemäß einigen Ausführungsformen.
  • Die IC 200 ist ein Beispiel für eine Schaltung, die in dem vorstehend erläuterten Bereich 102 verwendet werden kann. Als solches ist die IC 200 ein Beispiel für eine Schaltung, die von der Verwendung einer rückseitigen Metallarchitektur profitiert (siehe 2A-2E, 3, 4B oder dergleichen), welche eine leitfähige Schiene umfasst, von der sich leitfähige Finger im Wesentlichen senkrecht erstrecken.
  • Die IC 200 umfasst: eine Header-Schaltung 202; eine für nicht-angesteuerte Leistungsschaltung 203; eine angesteuerte Leistungsschaltung 205A; eine angesteuerte Leistungsschaltung 205B; und eine Steuerschaltung 204. Im Allgemeinen steigt der Stromverbrauch einer Schaltung aufgrund von Leckströmen. Power-Gating ist eine Technik zur Reduzierung des Stromverbrauchs in Schaltungen innerhalb einer IC, indem die Stromzufuhr zu nicht verwendeten Schaltungen innerhalb der IC abgeschaltet wird. Die Stromzufuhr zu jeder der angesteuerten Leistungsschaltungen 205A und 205B wird durch zugehörige Abschnitte der Header-Schaltung 202 angesteuert, daher wird jede der Schaltungen 205A und 205B hierin als eine angesteuerte Leistungsschaltung bezeichnet. Der Strom, der der nicht-angesteuerten Leistungsschaltung 203 zugeführt wird, wird nicht durch eine zugehörige Header-Schaltung angesteuert und daher wird die Leistungsschaltung 203 hierin als eine nicht-angesteuerte Leistungsschaltung bezeichnet.
  • Jede der angesteuerten Leistungsschaltungen 205A und 205B ist ein Schaltungstyp, der eingerichtet ist, in einem normalen Modus und in einem Schlafmodus, Standby-Modus oder dergleichen betrieben zu werden. In dem Normalmodus wird jede der angesteuerten Leistungsschaltungen 205A und 205B mit Strom versorgt. In dem Normalmodus wird jede der angesteuerten Leistungsschaltungen 205A und 205B von der IC 200 verwendet und ist entweder aktiv oder inaktiv, wobei mehr Strom verbraucht wird, wenn er aktiv ist, als wenn er inaktiv ist. Obwohl weniger Strom verbraucht wird, wenn jede der angesteuerten Leistungsschaltungen 205A und 205B, wenn auch inaktiv, verwendet wird, wird dennoch ein erheblicher Strom aufgrund von Leckströmen verbraucht. In dem Schlafmodus, Standby-Modus oder dergleichen wird jede der angesteuerten Leistungsschaltungen 205A und 205B nicht verwendet und daher wird die Stromversorgung zu jeder der angesteuerten Leistungsschaltungen 205A und 205B vorübergehend unterbrochen. Somit ist jede der angesteuerten Leistungsschaltungen 205A und 205B in dem Schlafmodus, Standby-Modus oder dergleichen nicht nur inaktiv, sondern jede der Schaltungen 205A und 205B erleidet auch keine Leckströme. Eine ausführliche Beschreibung einer Header-Schaltung und ihrer Beziehung zu einer angesteuerten Leistungsschaltung und einer nicht-angesteuerten Leistungsschaltung kann in der US-Patentveröffentlichung US 2020 / 0 019 671 A1 mit dem Titel „Integrated Circuit and Method of Forming the Same“ gefunden werden.
  • Die Header-Schaltung 202 umfasst einen PMOS-Transistor P1 und einen PMOS-Transistor P2. Eine Source des PMOS-Transistors P1 und eine Source des PMOS-Transistors P2 sind jeweils eingerichtet, eine nicht-angesteuerte Version einer Referenzspannung, z.B. VDD, zu empfangen. In 2A wird die nicht-angesteuerte Version von VDD als eine echte VDD (true VDD, TVDD) bezeichnet. Ferner sind ein Body-Kontakt des PMOS-Transistors P1 und ein Body-Kontakt des PMOS-Transistors P2 eingerichtet, die nicht-angesteuerte Referenzspannung TVDD zu empfangen. Wenn die Transistoren P1 und P2 jeweils eingeschaltet sind, liefern ein Drain des PMOS-Transistors P1 und ein Drain des PMOS-Transistors P2 eine angesteuerte Version von TVDD an die jeweilige der angesteuerten Leistungsschaltungen 205A und 205B. Die angesteuerte Version von TVDD wird in 2A als eine virtuelle VDD (virtual VDD, VVDD) bezeichnet. Unter der Annahme, dass ein Source-Drain-Spannungsabfall (Vsd) für jeden der Transistoren P1 und P2 so klein ist, dass er als vernachlässigbar angesehen werden kann, gilt VVDD = TVDD - Vsd ≈ TVDD und somit ist VVDD im Wesentlichen ähnlich wie TVDD. Wenn die Transistoren P1 und P2 jeweils ausgeschaltet werden, wird die Stromversorgung zu den angesteuerten Leistungsschaltungen 205A und 205B unterbrochen.
  • Ein Gate des PMOS-Transistors P1 und ein Gate des PMOS-Transistors P2 sind beide mit einem Knoten O1 verbunden und sind eingerichtet, ein Steuersignal NSLEEPin' zu empfangen. Die Header-Schaltung 202, und insbesondere jeder der Transistoren P1 und P2, ist eingerichtet, basierend auf dem Steuersignal NSLEEPin' ein- und ausgeschaltet zu werden. Es ist zu beachten, dass die Header-Schaltung 202 eine andere Konfiguration als die Ausführungsform wie in 2A dargestellt aufweisen kann. In einigen alternativen Ausführungsformen weist die Header-Schaltung 202 beispielsweise einen einzelnen PMOS-Transistor auf, z.B. P1, der VVDD an jede der angesteuerten Leistungsschaltungen 205A und 205B liefert. In einer solchen alternativen Ausführungsform, in der die Stromversorgungskapazität des Transistors P1 ausreicht, um jede der angesteuerten Leistungsschaltungen 205A und 205B zu versorgen, reduziert die Verwendung eines einzelnen Transistors P1 die von der Header-Schaltung 202 eingenommene Fläche.
  • Die Steuerschaltung 204 umfasst einen ersten Inverter 206 und einen zweiten Inverter 208. Der erste Inverter 206 ist eingerichtet, das Steuersignal NSLEEPin zu empfangen und dieses zu invertieren, um das Steuersignal NSLEEPin' zu erzeugen. Wenn also das Steuersignal NSLEEPin in einem Hochspannungszustand (z.B. bei oder nahe TVDD) empfangen wird, dann ist der erste Inverter 206 eingerichtet, das Steuersignal NSLEEPin' in einem Niederspannungszustand (z.B. bei oder nahe VSS) zu erzeugen. Wenn das Steuersignal NSLEEPin in einem niedrigen Spannungszustand empfangen wird (z.B. bei oder nahe VSS), dann ist der erste Inverter 206 eingerichtet, das Steuersignal NSLEEPin' in einem niedrigen Spannungszustand zu erzeugen (z.B. bei oder nahe TVDD).
  • In dieser Ausführungsform umfasst der erste Inverter 206 einen PMOS-Transistor P3 und einen NMOS-Transistor N1. Der PMOS-Transistor P3 umfasst eine Source, die so angeschlossen ist, um die nicht-angesteuerte Referenzspannung TVDD zu empfangen, und einen Drain, der mit dem Knoten O2 verbunden ist. Ein Body-Kontakt des PMOS-Transistors P3 ist so angeschlossen, die nicht-angesteuerte Referenzspannung TVDD zu empfangen. Der Knoten O2 ist mit dem Knoten O1 der Schaltung 202 verbunden. Der NMOS-Transistor N1 umfasst einen Drain, der mit dem Knoten O2 verbunden ist, und eine Source, die so angeschlossen ist, um eine Referenzspannung VSS (z.B. eine Massespannung) zu empfangen. Ein Body-Kontakt des NMOS-Transistors N1 ist so angeschlossen, eine Referenzspannung VBB zu empfangen. Ein Gate-Kontakt des PMOS-Transistors P3 und ein Gate-Kontakt des NMOS-Transistors N1 sind jeweils mit dem Knoten O3 verbunden. Das Steuersignal NSLEEPin wird an dem Knoten O3 empfangen.
  • Somit wird, wenn das Steuersignal NSLEEPin in einem Niederspannungszustand (z.B. bei oder nahe VSS) empfangen wird, der PMOS-Transistor P3 eingeschaltet und der NMOS-Transistor N1 wird ausgeschaltet. Der PMOS-Transistor P3 zieht somit die Spannung an dem Knoten O2 auf oder nahe TVDD hinauf, so dass das Steuersignal NSLEEPin' bei oder nahe TVDD bereitgestellt wird. Somit liegt die Spannung an dem Knoten O1 in dem Hochspannungszustand bei oder nahe TVDD. Somit werden der PMOS-Transistor P1 und der PMOS-Transistor P2 ausgeschaltet und so wird die Stromversorgung der angesteuerten Leistungsschaltungen 205A und 205B entsprechend unterbrochen.
  • Andererseits, wenn das Steuersignal NSLEEPin in einem Hochspannungszustand ist (bei oder nahe TVDD), wird der PMOS-Transistor P3 ausgeschaltet und der NMOS-Transistor N1 wird eingeschaltet. Der NMOS-Transistor N1 zieht somit die Spannung an dem Knoten O2 zu oder nahe VSS herunter, so dass das Steuersignal NSLEEPin' bei oder nahe VSS liegt. Somit liegt der Knoten O1 in dem Niederspannungszustand bei oder nahe VSS. Somit werden der PMOS-Transistor P1 und der PMOS-Transistor P2 eingeschaltet, um die angesteuerte Referenzspannung VVDD an den angesteuerten Leistungsschaltungen 205A und 205B bereitzustellen.
  • Der zweite Inverter 208 ist eingerichtet, das Steuersignal NSLEEPout aus dem Steuersignal NSLEEPin' zu erzeugen. Genauer gesagt ist der zweite Inverter 208 eingerichtet, das Steuersignal NSLEEPin' zu invertieren und das Steuersignal NSLEEPout zu erzeugen. Wenn also das Steuersignal NSLEEPin' in einem Hochspannungszustand (z.B. bei oder nahe TVDD) empfangen wird, ist der zweite Inverter 208 eingerichtet, das Steuersignal NSLEEPout in einem Niederspannungszustand (z.B. bei oder nahe VSS) zu erzeugen. Wenn das Steuersignal NSLEEPin' in einem Niederspannungszustand (z.B. bei oder nahe VSS) empfangen wird, ist der zweite Inverter 208 eingerichtet, das Steuersignal NSLEEPout in einem Hochspannungszustand (z.B. bei oder nahe TVDD) zu erzeugen.
  • In dieser Ausführungsform umfasst der zweite Inverter 208 einen PMOS-Transistor P4 und einen NMOS-Transistor N2. Der PMOS-Transistor P4 umfasst eine Source, die so angeschlossen ist, um die nicht-angesteuerte Referenzspannung TVDD zu empfangen, und einen Drain, der mit dem Knoten O4 verbunden ist. Ein Body-Kontakt des PMOS-Transistors P4 ist so angeschlossen, die nicht-angesteuerte Referenzspannung TVDD zu empfangen. Der NMOS-Transistor N2 umfasst einen Drain, der mit dem Knoten O4 verbunden ist, und eine Source, die so angeschlossen ist, um eine Referenzspannung VSS (z.B. eine Massespannung) zu empfangen. Ein Body-Kontakt des NMOS-Transistors N2 ist so angeschlossen, um die Referenzspannung VBB zu empfangen. Ein Gate-Kontakt des PMOS-Transistors P4 und ein Gate-Kontakt des NMOS-Transistors N2 sind jeweils mit dem Knoten O1 verbunden. Das Steuersignal NSLEEPin' wird an dem Knoten O1 bereitgestellt.
  • Wenn das Steuersignal NSLEEPin' in einem Niederspannungszustand vorliegt (z.B. bei oder nahe VSS), wird der PMOS-Transistor P4 eingeschaltet und der NMOS-Transistor N2 wird ausgeschaltet. Der PMOS-Transistor P4 zieht somit die Spannung an dem Knoten O4 auf oder nahe TVDD hinauf, so dass das Steuersignal NSLEEPout bei oder nahe TVDD liegt. Somit liegt die Spannung an dem Knoten O4 in dem Hochspannungszustand bei oder nahe TVDD. Somit zeigt das Steuersignal NSLEEPout an, dass die Header-Schaltung 202 eingeschaltet ist und dass sie die angesteuerte Steuerspannung WDD an den angesteuerten Leistungsschaltungen 205A und 205B bereitstellt.
  • Andererseits, wenn das Steuersignal NSLEEPin' in einem Hochspannungszustand ist (bei oder nahe TVDD), dann wird der PMOS-Transistor P4 ausgeschaltet und der NMOS-Transistor N2 wird eingeschaltet. Der NMOS-Transistor N2 zieht somit die Spannung an dem Knoten O4 zu oder nahe VSS herunter, so dass sich das Steuersignal NSLEEPout in dem Niederspannungszustand bei oder nahe VSS liegt. Somit zeigt das Steuersignal NSLEEPout an, dass die Header-Schaltung 202 ausgeschaltet ist, so dass die Stromversorgung zu jeder der angesteuerten Leistungsschaltungen 205A und 205B unterbrochen wird.
  • 2B ist ein Layout-Diagramm gemäß einigen Ausführungsformen.
  • Das Layout-Diagramm von 2B ist repräsentativ für eine Halbleitervorrichtung. Strukturen in der Halbleitervorrichtung werden in dem Layout-Diagramm durch Strukturen (patterns, auch als „shapes“ bezeichnet) dargestellt. Zur Vereinfachung der Diskussion werden Elemente in dem Layout-Diagramm von 2B (und weiterer Zeichnungen, die hierin enthalten sind) so bezeichnet, als ob sie Strukturen anstatt per se „patterns“ wären. Beispielsweise stellt die Struktur 210 einen aktiven Bereich dar (OD-Bereich). Im Folgenden wird das Element 210 als ein aktiver Bereich 210 und nicht als eine aktive Struktur 210 bezeichnet.
  • 2B zeigt ein Beispiel einer vergrabene Kontakt-zu-Transistor-Komponenten-Schicht (Schicht BVD), die unter einem Halbleitersubstrat (nicht dargestellt in 2B) bereitgestellt ist. In einigen Ausführungsformen umfasst die vergrabene Schicht BVD mehrere vergrabene Kontakte 212 (zwecks Übersichtlichkeit nicht alle mit Bezugszeichen versehen), wobei die mehreren vergrabenen Kontakte in Reihen und Spalten bereitgestellt sind, die in einem Schachbrettmuster voneinander beabstandet sind. Wie nachstehend ausführlich erläutert, wird die vergrabene Schicht BVD unter dem Halbleitersubstrat 213 bereitgestellt. In einigen Ausführungsformen wird die vergrabene Schicht BVD unter dem Halbleitersubstrat 213 angeordnet.
  • Das Halbleitersubstrat 213 umfasst aktive Bereiche 210. Jeder aktive Bereich 210 weist eine erste Längsachse auf, die in einer ersten Richtung verläuft, die in diesem Fall parallel zu X-Achse ist. In dieser Ausführungsform sind Teile der aktiven Bereiche 210 im Wesentlichen parallel zueinander in einer ersten Richtung und Teile der aktiven Bereiche 210 sind voneinander getrennt und im Wesentlichen bezüglich einer zweiten Richtung ausgerichtet, die im Wesentlichen orthogonal zu der ersten Richtung und parallel zu Y-Achse ist. Der Begriff „im Wesentlichen“ ist so zu verstehen, dass ein Parameter, in diesem Fall „orthogonal“, innerhalb relevanter Fehlertoleranzen bei der Halbleiterherstellung liegt.
  • Längsachsen der vergrabenen Kontakte 212 verlaufen in der Richtung der Y-Achse. In 2B sind die vergrabenen Kontakte 212 relativ zu Bahnlinien (nicht dargestellt) angeordnet. Die Bahnlinien verlaufen in der Richtung der Y-Achse. Die vergrabenen Kontakte 212 sind bezüglich der X-Achse mit den jeweiligen leitfähigen Schienen ausgerichtet.
  • In diesem Beispiel erstrecken sich Reihen entlang der X-Achse, so dass es fünf Reihen von vergrabenen Kontakten 212 gibt, je eine für jeden aktiven Bereich 210. Andere Ausführungsformen können eine andere Anzahl von Reihen von vergrabenen Kontakten aufweisen, abhängig von der Anzahl der aktiven Bereiche 210. Die Reihen können mit einem leeren Platz (Slot) beginnen, gefolgt von einem vergrabenen Kontakt 212, und die Struktur bis zu dem Ende der Reihe fortsetzen, oder mit einem vergrabenen Kontakt 212 beginnen, gefolgt von einem leeren Platz bis zu dem Ende der Reihe. Von oben nach unten bezüglich der Y-Achse haben für ungeradzahlige Bahnen (tracks) die erste Reihe, die dritte Reihe und die fünfte Reihe leere Plätze und die zweite und vierte Reihe haben einen vergrabenen Kontakt 212. Von oben nach unten bezüglich der Y-Achse haben für geradzahlige Bahnen die erste Reihe, die dritte Reihe und die fünfte Reihe einen vergrabenen Kontakt 212 und die zweite Reihe und die vierte Reihe haben einen leeren Platz. Von oben nach unten bezüglich der Y-Achse ist für geradzahlige Bahnen der erste aktive Bereich 210 mit vergrabenen Kontakten 212 in der ersten Reihe von vergrabenen Kontakten 212 verbunden, der dritte aktive Bereich 210 ist mit vergrabenen Kontakten 212 in der dritten Reihe von vergrabenen Kontakten 212 verbunden und der fünfte aktive Bereich 210 ist mit vergrabenen Kontakten 212 in der fünften Reihe von vergrabenen Kontakten 212 verbunden. Von oben nach unten bezüglich der Y-Achse ist für ungeradzahlige Bahnen der zweite aktive Bereich 210 mit vergrabenen Kontakten 212 in der zweiten Reihe von vergrabenen Kontakten 212 verbunden und der vierte aktive Bereich 210 ist mit vergrabenen Kontakten 212 in der vierten Reihe von vergrabenen Kontakten 212 verbunden. In dieser Ausführungsform gibt es dreiundvierzig Bahnen. In einigen Ausführungsformen ist die Anzahl der Bahnen nicht 43.
  • Vergrabene Kontakte 212 haben eine schachbrettartige Anordnung, die einem Schachbrettmuster ähnelt. In dieser Ausführungsform gibt es dreiundvierzig Bahnen.
  • 2D ist ein entsprechendes Layout-Diagramm 220D gemäß einigen Ausführungsformen.
  • In einer beispielhaften Ausführungsform gibt es fünf aktive Bereiche 210. Andere Ausführungsformen können eine beliebige geeignete Anzahl von aktiven Bereichen aufweisen. Eine erste Metallschicht, in diesem Fall eine vergrabene BMo-Schicht, ist unter dem Halbleitersubstrat 213 und unter der vergrabenen Schicht BVD bereitgestellt. Somit ist die Schicht BVD zwischen dem Substrat 213 und der ersten vergrabenen Metallschicht BMo bereitgestellt.
  • Das Layout-Diagramm 220D geht von einem jeweiligen Halbleiterprozess-Technologieknoten aus, der verschiedene Designregeln zur Erzeugung eines Layout-Diagramms umfasst, und gehen ferner davon aus, dass die Designregeln einer Nummerierungskonvention folgen, in der eine erste Ebene der Metallisierung (M_ist) und eine zugehörige erste Ebene der Verbindungsstrukturen (V_ist) als Mo und Vo bezeichnet werden. In einigen Ausführungsformen geht die Nummerierungskonvention davon aus, dass die M_1st-Ebene und die V_ist-Ebene als M1 und V1 bezeichnet werden.
  • Die erste Metallschicht BMo umfasst eine erste vergrabene leitfähige Schiene 222 und eine zweite vergrabene leitfähige Schiene 224. Die erste vergrabene leitfähige Schiene 222 weist eine Längsachse auf, die in der ersten Richtung parallel zu der X-Achse verläuft und die zweite vergrabene leitfähige Schiene 224 weist eine Längsachse auf, die in der ersten Richtung parallel zu der X-Achse verläuft. Die erste Metallschicht BMo umfasst ferner einen ersten Satz von leitfähigen Fingern 226 (nicht alle mit Bezugszeichen versehen zwecks der Übersichtlichkeit) und einen zweiten Satz von leitfähigen Fingern 228 (nicht alle mit Bezugszeichen versehen zwecks der Übersichtlichkeit). In dieser Ausführungsform gibt es 21 Instanzen von leitfähigen Fingern 226 und 22 Instanzen von leitfähigen Fingern 228. Andere Ausführungsformen können eine beliebige geeignete Anzahl von leitfähigen Fingern 226 und leitfähigen Fingern 228 aufweisen. Jeder leitfähige Finger 226 und jeder leitfähige Finger 228 weist eine Längsachse, die in der Richtung der Y-Achse verläuft, und eine Kurzachse auf, die in der Richtung der X-Achse verläuft. In einigen Ausführungsformen sind die leitfähigen Finger 226 eingerichtet, die angesteuerte Referenzspannung VVDD zu empfangen, und die leitfähigen Finger 228 sind eingerichtet, die nicht-angesteuerte Referenzspannung TVDD zu empfangen.
  • Jeder der leitfähigen Finger 226 erstreckt sich so von der ersten vergrabenen leitfähigen Schiene 222 und von der zweiten vergrabenen leitfähigen Schiene 224, dass er sich zwischen der ersten vergrabenen leitfähigen Schiene 222 und der zweiten vergrabenen leitfähigen Schiene 224 erstreckt. In dieser Ausführungsform ist jeder der vergrabenen leitfähigen Kontakte 212 (siehe auch 2B) in einer gegebenen Spalte von den geradzahligen Spalten der leitfähigen Kontakte 212 mit einem jeweiligen leitfähigen Finger 226 verbunden, der mit der gegebenen Spalte ausgerichtet ist. Außerdem erstreckt sich jeder der leitfähigen Finger 226 in dem ersten Satz von leitfähigen Fingern 226 unter alle aktive Bereiche 210. Wie nachstehend ausführlich erläutert, können die vergrabenen leitfähigen Finger 226 in dem ersten Satz von leitfähigen Fingern 226 miteinander verbunden sein, um eine angesteuerte Referenzspannung WDD bereitzustellen.
  • Obwohl jeder der leitfähigen Finger 228 in dem zweiten Satz von leitfähigen Fingern 228 eine Längsachse aufweist, die in der Richtung derY-Achse verläuft, ist jeder der leitfähigen Finger 228 allerdings weder mit der ersten vergrabenen leitfähigen Schiene 222 noch mit der zweiten vergrabenen leitfähigen Schiene 224 verbunden. In dieser Ausführungsform ist jeder der vergrabenen leitfähigen Kontakte 212 (siehe auch 2B) in einer gegebenen Spalte von den ungeradzahligen Spalten der leitfähigen Kontakte 212 mit einem jeweiligen leitfähigen Finger 228 verbunden, der mit der gegebenen Spalte ausgerichtet ist. Ferner erstreckt sich jeder der leitfähigen Finger 228 in dem zweiten Satz von leitfähigen Fingern 228 unter alle aktive Bereiche 210. Wie nachstehend erläutert, können die vergrabenen leitfähigen Finger 228 in dem zweiten Satz von leitfähigen Fingern 228 miteinander verbunden sein, um eine angesteuerte Referenzspannung TVDD bereitzustellen.
  • Ferner ist der zweite Satz von leitfähigen Fingern 228 mit dem ersten Satz von leitfähigen Fingern 226 verschachtelt (versetzt angeordnet). Bezüglich der X-Achse ist der am weitesten links liegende leitfähige Finger einer der leitfähigen Finger 228 und der am weitesten rechts liegende leitfähige Finger ist einer der leitfähigen Finger 228. Der linke leitfähige Finger 228 hat einen der leitfähigen Finger 226 unmittelbar benachbart zu seiner Rechten. Der rechte leitfähige Finger 228 hat einen der leitfähigen Finger 226 unmittelbar benachbart zu seiner Linken. Abgesehen von dem leitfähigen Finger 228 am linken Ende und dem leitfähigen Finger 228 am rechten Ende liegt jeder leitfähige Finger 228 jeweils zwischen einem Paar von leitfähigen Fingern 226. Jeder der leitfähigen Finger 226 liegt zwischen einem Paar von leitfähigen Fingern 228. Diese besondere Anordnung ergibt sich daraus, dass es einen leitfähigen Finger 228 mehr gibt als leitfähige Finger 226. In anderen Ausführungsformen kann es mehr leitfähige Finger 226 als leitfähige Finger 228 geben. Folglich gäbe es jeweils einen leitfähigen Finger 226 an dem linken Ende und dem rechten Ende anstelle von leitfähigen Fingern 228. Bei einer gleichen Anzahl von leitfähigen Fingern 226 und leitfähigen Fingern 228 würde einer der leitfähigen Finger 226 an einem der Enden (entweder links oder rechts) liegen und einer der leitfähigen Finger 228 würde an dem anderen Ende (entweder rechts oder links) liegen.
  • 2D ist wiederum ein Layout-Diagramm 220D gemäß einigen Ausführungsformen.
  • 2D zeigt zusätzliche Merkmale der Header-Schaltung 202. In 2D sind insbesondere zusätzliche Merkmale einer vergrabenen Durchkontaktierungsschicht BVIAo und einer weiteren vergrabenen Metallschicht BM1 dargestellt. Die vergrabene Durchkontaktierungsschicht BVIAo liegt unter der ersten Metallschicht BMo und zwischen der ersten vergrabenen Metallschicht BMo und der zweiten vergrabenen Metallschicht BM1. Die zweite vergrabene Metallschicht BM1 liegt unter der Durchkontaktierungsschicht BVIAo und damit unter der ersten vergrabenen Metallschicht BMo.
  • Die zweite vergrabene Metallschicht BM1 umfasst einen dritten Satz von vergrabenen leitfähigen Fingern 230 (nicht mit Bezugszeichen versehen zwecks der Übersichtlichkeit). Jeder vergrabene leitfähige Finger 230 in dem dritten Satz von vergrabenen leitfähigen Fingern 230 ist unter einem anderen vergrabenen leitfähigen Finger des zweiten Satzes von vergrabenen leitfähigen Fingern 228 in der ersten vergrabenen Metallschicht BMo bereitgestellt. Das Layout-Diagramm 220D umfasst ferner einen Satz von Durchkontaktierungen 232, die in einer ersten vergrabenen Verbindungsschicht BVIAo liegen und die die vergrabenen leitfähigen Finger 230 in dem dritten Satz von vergrabenen leitfähigen Fingern 230 mit den vergrabenen leitfähigen Fingern 228 in dem zweiten Satz von leitfähigen Fingern 228 verbinden. Die vergrabenen Durchkontaktierungen 232, die die vergrabenen leitfähigen Finger 230 in dem dritten Satz von vergrabenen leitfähigen Fingern 230 mit den vergrabenen leitfähigen Fingern 228 in dem zweiten Satz von leitfähigen Fingern 228 verbinden, sind rechteckig und weisen eine Breite (parallel zu der X-Achse) auf, die im Wesentlichen gleich einer Breite (parallel zu der X-Achse) der vergrabenen leitfähigen Finger 228 ist. Die vergrabenen leitfähigen Finger 230 in dem dritten Satz von vergrabenen leitfähigen Fingern 230 weisen eine Breite (relativ zu der X-Achse) auf, die größer ist als die Breite der vergrabenen leitfähigen Finger 228 in dem zweiten Satz von leitfähigen Fingern 228. Ferner ist jeder der vergrabenen leitfähigen Finger 230 unter einem jeweiligen vergrabenen leitfähigen Finger 228 zentriert. Dadurch wird die Kontaktfläche vergrößert, wenn nicht sogar maximiert, die die vergrabenen leitfähigen Finger 230 in dem dritten Satz von vergrabenen leitfähigen Fingern 230 mit den vergrabenen leitfähigen Fingern 228 in dem zweiten Satz von leitfähigen Fingern 228 verbindet.
  • Ferner ist jede zweite der vergrabenen Durchkontaktierungen 232 mit einem jeweiligen vergrabenen leitfähigen Kontakt 212 in der zweiten Reihe der jeweiligen Spalte der vergrabenen leitfähigen Kontakte 212 ausgerichtet, womit der vergrabene leitfähige Finger 228 verbunden ist. Genauer gesagt ist jeder der ungeradzahligen leitfähigen Finger mit einer vergrabenen Durchkontaktierung 232 verbunden, der mit einer vergrabenen Durchkontaktierung 212 ausgerichtet ist, der in der zweiten Reihe der leitfähigen Kontakte 212 liegt (siehe die zweite Reihe der leitfähigen Kontakte 212 in 2B). Jede andere der vergrabenen Durchkontaktierungen 232 ist mit einem entsprechenden vergrabenen leitfähigen Kontakt 212 in der vierten Reihe der jeweiligen Spalte der vergrabenen leitfähigen Kontakte 212 ausgerichtet, womit der vergrabene leitfähige Finger 228 verbunden ist. Genauer gesagt ist jeder der geradzahligen leitfähigen Finger von den vergrabenen leitfähigen Fingern 228 mit einer vergrabenen Durchkontaktierung 232 verbunden, die mit einem vergrabenen Durchkontaktierung 212 ausgerichtet ist, der in der vierten Reihe der leitfähigen Kontakte 212 ist (siehe die vierte Reihe der leitfähigen Kontakte 212 in 2B). Jeder der leitfähigen Finger 230 ist eingerichtet, TVDD zu empfangen. Die vorstehend erläuterte Anordnung von 2D vergrößert den Oberflächenbereich, der Verbindungen zu den Kontakten 212 und den Durchkontaktierungen 232 durch die leitfähigen Finger 228 bereitstellt. Dadurch wird der Widerstand der Header-Schaltung wie in dem Layout-Diagramm 220D dargestellt reduziert und somit wird der Stromverbrauch der Header-Schaltung wie in dem Layout-Diagramm 220D dargestellt verringert.
  • Die vergrabene Metallschicht BM1 umfasst ferner einen ersten Satz von Leitern 234 (zwecks der Übersichtlichkeit sind nicht alle mit Bezugszeichen versehen). Der erste Satz von Leitern 234 weist jeweils eine Längsachse auf, die in der zweiten Richtung parallel zu der Y-Achse verläuft. Jeder der Leiter 234 ist unter den zweiten vergrabenen leitfähigen Schienen 224 bereitgestellt. Die vergrabene Durchkontaktierungsschicht BVIAo umfasst ferner einen Satz von Durchkontaktierungen 236 (zwecks der Übersichtlichkeit sind nicht alle mit Bezugszeichen versehen), die die Leiter 234 mit der zweiten vergrabenen leitfähigen Schiene 224 verbinden. Die Leiter 234 sind eingerichtet, die getaktete Referenzspannung VVDD zu empfangen, und somit wird die erste vergrabene Leiterschiene 222 bei VVDD bereitgestellt.
  • Die vergrabene Metallschicht BM1 umfasst ferner einen zweiten Satz von Leitern 238 (zwecks der Übersichtlichkeit sind nicht alle mit Bezugszeichen versehen). Der zweite Satz von Leitern 238 weist jeweils eine Längsachse auf, die in der zweiten Richtung parallel zu der Y-Achse verläuft. Jeder der Leiter 238 ist unter den ersten vergrabenen leitfähigen Schienen 222 bereitgestellt. Die vergrabene Durchkontaktierungsschicht BVIAo umfasst ferner einen Satz von Durchkontaktierungen 240 (zwecks der Übersichtlichkeit sind nicht alle mit Bezugszeichen versehen), die die Leiter 238 mit der ersten vergrabenen leitfähigen Schiene 222 verbinden. Die Leiter 238 sind eingerichtet, die angesteuerte Referenzspannung VVDD empfangen, und somit wird die erste vergrabene leitfähige Schiene 222 bei VVDD bereitgestellt. Es ist zu beachten, dass der erste Satz von leitfähigen Fingern 226, der zweite Satz von leitfähigen Fingern 228 und der dritte Satz von leitfähigen Fingern 230 allesamt relativ zu einer zweiten Richtung parallel zu der Y-Achse zwischen der ersten leitfähigen Schiene 224 und der zweiten leitfähigen Schiene 226 bereitgestellt sind. In einigen Ausführungsformen vergrößert die Anordnung von 2D die effektive Fläche für die Verbindung mit TVDD um 250% und die effektive Fläche für die Verbindung mit VVDD um 160%, wodurch die Widerstandslast in der Header-Schaltung, wie in dem Layout-Diagramm 220D dargestellt, deutlich verringert wird.
  • 2E ist ein Querschnitt gemäß einigen Ausführungsformen.
  • Insbesondere zeigt 2E eine Querschnittsfläche einer Header-Schaltung.
  • Der Querschnitt von 2E umfasst das Halbleitersubstrat 213, die Kontakt-zu-Transistor-Komponentenschicht (Schicht BVD), die vergrabene Metallschicht BMo, die vergrabene Durchkontaktierungsschicht BVLAo und die vergrabene Metallschicht BM1. Ferner dargestellt sind eine Metall-zu-Drain/Source-Schicht (MD-Schicht), eine Durchkontaktierung-zu-Gate/MD-Schicht (VGD-Schicht), eine Metallschicht Mo, die Durchkontaktierungsschicht VIAo und eine Metallschicht M1. In einigen Ausführungsformen wird die VGD-Schicht als eine Durchkontaktierung-zu-MD-Schicht (VD-Schicht) bezeichnet. Von oben nach unten bezüglich einer Z-Achse bilden die Metallschicht M1, die Durchkontaktierungsschicht VIAo, die Metallschicht Mo, die VGD-Schicht, die MD-Schicht, das Halbleitersubstrat 213, die Schicht BVD, die vergrabene Metallschicht BMo, die vergrabene Durchkontaktierungsschicht BVLAo und die vergrabene Metallschicht BM1 einen Schichtstapel. Die Z-Achse verläuft im Wesentlichen orthogonal sowohl zu der X-Achse (siehe 2D) als auch zu der Y-Achse. Wie in 2E gezeigt, sind Metallschicht M1, die Durchkontaktierungsschicht VIAo, die Metallschicht Mo, die VGD-Schicht und die MD-Schicht über dem Halbleitersubstrat 213 gestapelt. Die aktiven Bereiche (OD) 210 werden durch das Halbleitersubstrat 213 bereitgestellt. Die Metallschicht M1, die Durchkontaktierungsschicht VIAo, die Metallschicht Mo, die VGD-Schicht und die MD-Schicht dienen zur Bildung der Kontakte von Transistoren in der IC und zur typischen Verschaltung in einer IC. Die Schicht BVD, die vergrabene Metallschicht BMo, die vergrabene Durchkontaktierungsschicht BVLAo und die vergrabene Metallschicht BM1 werden in dieser Reihenfolge von oben nach unten unter dem Halbleitersubstrat 213 gestapelt. Da die Schicht BVD, die vergrabene Metallschicht BMo, die vergrabene Durchkontaktierungsschicht BVLAo und die vergrabene Metallschicht BM1 unter dem Halbleitersubstrat 213 gestapelt sind, werden sie als „vergrabene“ Schichten bezeichnet. Unter Verwendung der vor- und nachstehend beschriebenen Anordnung werden die Schicht BVD, die vergrabene Metallschicht BMo, die vergrabene Durchkontaktierungsschicht BVLAo und die vergrabene Metallschicht BM1 zur Verteilung von VVDD und TVDD in einer Header-Schaltung, wie z.B. der Header-Schaltung 202, verwendet.
  • 3 ist ein Layout-Diagramm 300 gemäß einigen Ausführungsformen.
  • 3 stellt ein weiteres Beispiel einer Header-Schaltung 300 dar, die beispielhaft für die Header-Schaltung 202 wie in 2A dargestellt und beispielhaft für den Bereich 102 in 1 ist. Das Layout-Diagramm 300 ist ähnlich wie das Layout-Diagramm 220D wie in 2D dargestellt. Daher konzentriert sich die Erläuterung der Kürze halber auf die Unterschiede zwischen dem Layout-Diagramm 300 und dem Layout-Diagramm 220D.
  • Das Layout-Diagramm 300 in 3 umfasst einen Satz von drei aktiven Bereichen 210 anstatt fünf aktiver Bereiche 210 wie in dem Layout-Diagramm 220D. Ferner sind in dieser Ausführungsform der oberste aktive Bereich 210 und der unterste aktive Bereich 210 im Wesentlichen gleich breit (bezüglich derY-Achse), während der mittlere aktive Bereich 210 breiter als der oberste aktive Bereich 210 und der unterste aktive Bereich 210 ist. In dieser Ausführungsform ist der mittlere aktive Bereich 210 etwa doppelt so breit wie der oberste aktive Bereich 210 und der unterste aktive Bereich 210. Andere Ausführungsformen können andere geeignete Verhältnisse der aktiven Bereiche 210 zueinander aufweisen. In anderen Ausführungsformen können ferner alle aktiven Bereiche 210 mit voneinander verschiedenen Größen bereitgestellt sein.
  • In dem Layout-Diagramm 300 ist die erste vergrabene Metallschicht BMo in der gleichen Weise wie vorstehend mit Bezug auf 2D beschrieben angeordnet. Somit sind der erste Satz von leitfähigen Fingern 226 (zwecks der Übersichtlichkeit sind nicht alle mit Bezugszeichen versehen), der zweite Satz von leitfähigen Fingern 228 (zwecks der Übersichtlichkeit sind nicht alle mit Bezugszeichen versehen), die erste vergrabene leitfähige Schiene 222 und die zweite vergrabene leitfähige Schiene 224 in der gleichen Weise wie vorstehend mit Bezug auf 2D beschrieben bereitgestellt. In 3 umfasst die Schicht BVD allerdings eine andere Anordnung als die Anordnung wie in 2B dargestellt. Anstatt einer schachbrettartigen Anordnung sind in der Schicht BVD drei Reihen von vergrabenen leitfähigen Kontakten 302 (zwecks der Übersichtlichkeit sind nicht alle mit Bezugszeichen versehen) bereitgestellt. Von oben nach unten bezüglich der Y-Achse ist die erste Reihe der vergrabenen leitfähigen Kontakte 302 mit dem ersten aktiven Bereich 210 verbunden, die zweite Reihe der vergrabenen leitfähigen Kontakte 302 ist mit dem zweiten aktiven Bereich 210 verbunden und die dritte Reihe der vergrabenen leitfähigen Kontakte 302 ist mit dem dritten aktiven Bereich 210 verbunden. Während ein Abstand zwischen den vergrabenen leitfähigen Kontakten 302 in jeder Reihe besteht, gibt es keine leeren Plätze (Slots) in den Reihen. Somit weist die erste Schicht BVD keine schachbrettartige Struktur auf.
  • Bezüglich der Y-Achse ist die Größe jedes der vergrabenen leitfähigen Kontakte 302 im Wesentlichen gleich der Größe des aktiven Bereichs 210, mit dem er verbunden ist. Somit weisen die vergrabenen leitfähigen Kontakte 302 in der zweiten Reihe der vergrabenen leitfähigen Kontakte 302 eine Größe bezüglich der Y-Achse auf, die im Wesentlichen doppelt so lang ist wie die Größe der vergrabenen leitfähigen Kontakte 302 in der ersten Reihe der vergrabenen leitfähigen Kontakte 302. Zusätzlich weisen vergrabene leitfähige Kontakte 302 in der zweiten Reihe vergrabener leitfähiger Kontakte 302 eine Größe bezüglich der Y-Achse auf, die im Wesentlichen doppelt so lang ist wie die Größe der vergrabenen leitfähigen Kontakte 302 in der dritten Reihe der vergrabenen leitfähigen Kontakte 302. Die Größe der vergrabenen leitfähigen Kontakte 302 in der ersten Reihe der vergrabenen leitfähigen Kontakte 302 bezüglich der Y-Achse und die Größe der vergrabenen leitfähigen Kontakte 302 in der dritten Reihe der vergrabenen leitfähigen Kontakte 302 bezüglich der Y-Achse sind im Wesentlichen gleich.
  • Bezüglich der Spalten der vergrabenen leitfähigen Kontakte 302 weist jede der Spalten einen vergrabenen leitfähigen Kontakt 302, einen leeren Platz (Slot), einen vergrabenen leitfähigen Kontakt 302, einen leeren Platz und dann einen vergrabenen leitfähigen Kontakt 302 auf. Bezüglich derY-Achse weist der zweite vergrabene leitfähige Kontakt 302 in jeder der Spalten eine Größe auf, die doppelt so lang ist wie die Größe des ersten vergrabenen leitfähigen Kontakts 302 und des dritten vergrabenen leitfähigen Kontakts 302 in jeder der Spalten. In dieser Ausführungsform gibt es insgesamt 43 Spalten von vergrabenen leitfähigen Kontakten 302. Von links nach rechts bezüglich der X-Achse ist jede geradzahlige Spalte der vergrabenen leitfähigen Kontakte 302 mit einem anderen der vergrabenen leitfähigen Finger 226 in dem ersten Satz von leitfähigen Fingern 226 verbunden, während jede ungeradzahlige Spalte der vergrabenen leitfähigen Kontakte 302 mit einem anderen der vergrabenen leitfähigen Finger 228 verbunden ist. Die geradzahligen Spalten der vergrabenen leitfähigen Kontakte 302 und der vergrabenen leitfähigen Finger 226 sind bei VVDD bereitgestellt, während die ungeradzahligen Spalten der vergrabenen leitfähigen Kontakte 302 und der vergrabenen leitfähigen Finger 228 bei TVDD bereitgestellt sind.
  • In 3 ist die Breite der leitfähigen Kontakte 302 bezüglich der X-Achse im Wesentlichen gleich der Breite des leitfähigen Fingers 226 oder des leitfähigen Fingers 228, an dem er verbunden ist. Ferner weisen die vergrabenen leitfähigen Finger 226 und die vergrabenen leitfähigen Finger 228 in dieser Ausführungsform allesamt eine im Wesentlichen gleiche Breite auf. Somit weisen die vergrabenen leitfähigen Kontakte 302 im Wesentlichen gleiche Breiten auf. In anderen Ausführungsformen weisen die vergrabenen leitfähigen Finger 226 und die vergrabenen leitfähigen Finger 228 voneinander verschiedene Breiten auf. In noch anderen Ausführungsformen können verschiedene Teilmengen von vergrabenen leitfähigen Fingern 226 voneinander verschiedene Breiten aufweisen und verschiedene Teilmengen von vergrabenen leitfähigen Fingern 228 weisen voneinander verschiedene Breiten auf. Somit können verschiedene Teilmengen von leitfähigen Kontakten 302 verschiedene Breiten haben, abhängig von der Konfiguration der aktiven Bereiche 210 und der leitfähigen Finger 226, 228, mit denen sie verbunden sind.
  • 4B ist ein Layout-Diagramm 400D gemäß einigen Ausführungsformen.
  • Das Halbleitersubstrat 213 umfasst einen Satz von aktiven Bereichen 210. Jeder aktive Bereich 210 in den aktiven Bereichen 210 weist eine erste Längsachse auf, die in einer ersten Richtung verläuft, in diesem Fall parallel zu der X-Achse. In dieser Ausführungsform liegen Elemente der aktiven Bereiche 210 im Wesentlichen parallel zueinander in der ersten Richtung und die Elemente der aktiven Bereiche 210 sind voneinander getrennt und im Wesentlichen relativ zu einer zweiten Richtung ausgerichtet, die im Wesentlichen orthogonal zu der ersten Richtung und parallel zu der Y-Achse verläuft.
  • Eine Ausführungsform ist im Folgenden beschrieben.
  • In dieser Ausführungsform sind die aktiven Bereiche 210 mit den schachbrettartigen vergrabenen Kontakten 212 unter den aktiven Bereichen 210 verbunden, wie vorstehend mit Bezug auf 2B beschrieben. Die erste vergrabene Metallschicht, in diesem Fall eine vergrabene BMo-Schicht, ist unter dem Halbleitersubstrat 213 und unter der Schicht BVD bereitgestellt. Somit ist die Schicht BVD zwischen dem Substrat 213 und der ersten vergrabenen Metallschicht BMo bereitgestellt. Die erste Metallschicht BMo umfasst eine erste vergrabene leitfähige Schiene 402 und eine zweite vergrabene leitfähige Schiene 404. Die erste vergrabene leitfähige Schiene 402 weist eine Längsachse auf, die in der ersten Richtung parallel zu der X-Achse verläuft, und die zweite vergrabene leitfähige Schiene 404 weist eine Längsachse auf, die in der ersten Richtung parallel zu der X-Achse verläuft. Die erste Metallschicht BMo umfasst auch einen ersten Satz von leitfähigen Fingern 406 und einen zweiten Satz von leitfähigen Fingern 408. In dieser Ausführungsform gibt es 21 leitfähige Finger 406 und 22 leitfähige Finger 408. Andere Ausführungsformen können eine beliebige geeignete Anzahl von leitfähigen Fingern 406 und leitfähigen Fingern 408 aufweisen. Zusätzlich umfasst die erste vergrabene Metallschicht eine leitfähige Bahn 409 mit einer Längsachse, die in der ersten Richtung verläuft.
  • Jeder der leitfähigen Finger 406 in dem ersten Satz von leitfähigen Fingern 406 weist eine Längsachse, die in der zweiten Richtung parallel zu der Y-Achse verläuft (im Wesentlichen orthogonal zu der ersten Richtung und zu derY-Achse). Jeder der leitfähigen Finger 406 erstreckt sich auch von der ersten vergrabenen leitfähigen Schiene 402, ist aber nicht mit der zweiten vergrabenen leitfähigen Schiene 404 verbunden. Ferner weist jeder der leitfähigen Finger 408 in dem zweiten Satz von leitfähigen Fingern 408 eine Längsachse auf, die in der zweiten Richtung parallel zu der Y-Achse verläuft (im Wesentlichen orthogonal zu der ersten Richtung und zu der Y-Achse). Jeder der leitfähigen Finger 408 erstreckt sich auch von der vergrabenen leitfähigen Bahn 409, ist aber nicht mit der ersten vergrabenen leitfähigen Schiene 402 und der zweiten vergrabenen leitfähigen Schiene 404 verbunden.
  • In dieser Ausführungsform ist jeder der leitfähigen Finger 406 mit jedem der vergrabenen leitfähigen Kontakte 212 (wie in 2B dargestellt) in den geradzahligen Spalten der leitfähigen Kontakte 212 in der Schicht BVD verbunden. Ferner erstreckt sich jeder der leitfähigen Finger 406 in dem ersten Satz von leitfähigen Fingern 406 unter die unteren vier aktiven Bereiche 210 relativ zu der X-Achse. Wie nachstehend erläutert, können die vergrabenen leitfähigen Finger 406 in dem ersten Satz von leitfähigen Fingern 406 angeschlossen werden, um die angesteuerte Referenzspannung VVDD bereitzustellen.
  • Jeder der leitfähigen Finger 408 in dem zweiten Satz von leitfähigen Fingern 408 weist eine Längsachse auf, die in einer zweiten Richtung parallel zu der Y-Achse verläuft (im Wesentlichen orthogonal zu der ersten Richtung und zu der Y-Achse). Jeder der leitfähigen Finger 408 ist allerdings nicht mit der ersten vergrabenen leitfähigen Schiene 402 und der zweiten vergrabenen leitfähigen Schiene 404 verbunden. Stattdessen erstrecken sich die leitfähigen Finger 408 von der leitfähigen Bahn 409 in der zweiten Richtung. In dieser Ausführungsform ist jeder der vergrabenen leitfähigen Finger .408 mit jedem der vergrabenen leitfähigen Kontakte 212 (wie in 2B dargestellt) in den ungeradzahligen Spalten der leitfähigen Kontakte 212 in der Schicht BVD verbunden. Ferner erstreckt sich jeder der leitfähigen Finger 408 in dem zweiten Satz von leitfähigen Fingern 408 unter die unteren vier der aktiven Bereiche 210. Wie nachstehend erläutert, können die vergrabenen leitfähigen Finger 408 in dem zweiten Satz von leitfähigen Fingern 408 angeschlossen werden, um die angesteuerte Referenzspannung TVDD bereitzustellen.
  • Ferner ist der zweite Satz von leitfähigen Fingern 408 mit dem ersten Satz von leitfähigen Fingern 406 verschachtelt (versetzt angeordnet). Bezüglich der X-Achse ist der am weitesten links liegende leitfähige Finger einer der leitfähigen Finger 408 und der am weitesten rechts liegende leitfähige Finger ist einer der leitfähigen Finger 408. Der linke leitfähige Finger 408 hat einen der leitfähigen Finger 406 unmittelbar benachbart zu seiner Rechten. Der rechte leitfähige Finger 408 hat einen der leitfähigen Finger 406 unmittelbar benachbart zu seiner Linken. Abgesehen von dem linken leitfähigen Finger 408 und dem rechten leitfähigen Finger 408 an den Enden liegt jeder andere leitfähige Finger 408 jeweils zwischen einem Paar von leitfähigen Fingern 406. Jeder der leitfähigen Finger 406 liegt jeweils zwischen einem Paar von leitfähigen Fingern 408. Diese besondere Anordnung ergibt sich daraus, dass es einen leitfähigen Finger 408 mehr gibt als die leitfähigen Finger 406. In anderen Ausführungsformen kann es einen leitfähigen Finger 406 mehr geben als die leitfähigen Finger 408. Folglich gäbe es dann jeweils einen leitfähigen Finger 406 am linken Ende und am rechten Ende anstelle von leitfähigen Fingern 408. Bei gleicher Anzahl von leitfähigen Fingern 406 und leitfähigen Fingern 408 würde einer der leitfähigen Finger 406 an einem Ende (entweder am linken Ende oder am rechten Ende) liegen und einer der leitfähigen Finger 408 würde am jeweils anderen Ende (entweder am rechten Ende oder am linken Ende) liegen. Da sich die leitfähigen Finger 408 von der leitfähigen Bahn 409 aus erstrecken und die leitfähigen Finger 406 sich von der leitfähigen Schiene 402 aus erstrecken, ergibt die Verschachtelung der leitfähigen Finger 406 und der leitfähigen Finger 408 eine Kammstruktur.
  • Die leitfähigen Finger 406, die leitfähigen Finger 408 und die leitfähige Bahn 409 sind zwischen der ersten leitfähigen Schiene 402 und der zweiten leitfähigen Schiene 404 relativ zu der zweiten Richtung bereitgestellt, die parallel zu der Y-Achse verläuft. Die leitfähige Bahn 409 ist mit der ersten Reihe der leitfähigen Kontakte 212 in der Schicht BVD verbunden. Die leitfähige Bahn 409 ist bei der angesteuerten Referenzspannung TVDD bereitgestellt.
  • 4B zeigt zusätzliche Merkmale der Header-Schaltung.
  • 4B zeigt insbesondere zusätzliche Merkmale der vergrabenen Durchkontaktierungsschicht BVIA0 und einer weiteren vergrabenen Metallschicht BM1. Die vergrabene Durchkontaktierungsschicht BVIA0 liegt unter der ersten Metallschicht BM0 und zwischen der ersten vergrabenen Metallschicht BM0 und der zweiten vergrabenen Metallschicht BM1. Die zweite vergrabene Metallschicht BM1 liegt unter der Durchkontaktierungsschicht BVIA0 und damit unter der ersten vergrabenen Metallschicht BM0.
  • Die zweite vergrabene Metallschicht BM1 umfasst einen dritten Satz von vergrabenen leitfähigen Fingern 430 (zwecks der Übersichtlichkeit sind nicht alle mit Bezugszeichen versehen). Von links nach rechts bezüglich der X-Achse ist jeder vergrabene leitfähige Finger 430 in dem dritten Satz von vergrabenen leitfähigen Fingern 430 unter jedem ungeradzahligen Finger des zweiten Satzes von vergrabenen leitfähigen Fingern 408 in der ersten vergrabenen Metallschicht BMo bereitgestellt. Die zweite vergrabene Durchkontaktierungsschicht BVIA0 umfasst einen Satz von Durchkontaktierungen 432, die die vergrabenen leitfähigen Finger 430 in dem dritten Satz von vergrabenen leitfähigen Fingern 430 mit vergrabenen leitfähigen Fingern 408 in dem zweiten Satz von leitfähigen Fingern 408 verbinden. Die vergrabenen Durchkontaktierungen 432, die die vergrabenen leitfähigen Finger 430 in dem dritten Satz von vergrabenen leitfähigen Fingern 430 mit den vergrabenen leitfähigen Fingern 408 in dem zweiten Satz von leitfähigen Fingern 408 verbinden, sind rechteckig und weisen eine Breite (parallel zu der X-Achse) auf, die einer Breite (parallel zu der X-Achse) der vergrabenen leitfähigen Finger 408 im Wesentlichen gleich ist. Die vergrabenen leitfähigen Finger 430 in dem dritten Satz von vergrabenen leitfähigen Fingern 430 weisen eine Breite (relativ zu der X-Achse) auf, die größer als die Breite der vergrabenen leitfähigen Finger 408 in dem zweiten Satz von leitfähigen Fingern 408 ist. Ferner ist jeder der vergrabenen leitfähigen Finger 430 mittig unter dem jeweiligen vergrabenen leitfähigen Finger 408 angeordnet. Dies maximiert die Kontaktfläche, die die vergrabenen leitfähigen Finger 430 in dem dritten Satz von vergrabenen leitfähigen Fingern 430 mit den vergrabenen leitfähigen Fingern 408 in dem zweiten Satz von leitfähigen Fingern 408 verbindet. Zwei der Durchkontaktierungen 432 sind an jedem ungeradzahligen leitfähigen Finger 430 bereitgestellt. Eine der zwei Durchkontaktierungen 432 ist unter dem zweiten aktiven Bereich 210 ausgerichtet und die andere der zwei Durchkontaktierungen 432 ist unter dem vierten aktiven Bereich 210 ausgerichtet.
  • Die zweite vergrabene Metallschicht BM1 umfasst einen vierten Satz von vergrabenen leitfähigen Fingern 434 (zwecks der Übersichtlichkeit sind nicht alle mit Bezugszeichen versehen). Von links nach rechts bezüglich der X-Achse ist jeder vergrabene leitfähige Finger 434 in dem vierten Satz von vergrabenen leitfähigen Fingern 434 unter jedem geradzahligen Finger des ersten Satzes von vergrabenen leitfähigen Fingern 406 in der ersten vergrabenen Metallschicht BMo bereitgestellt. Jeder der vergrabenen leitfähigen Finger 434 in dem vierten Satz von vergrabenen leitfähigen Fingern 434 erstreckt sich zudem von der ersten leitfähigen Schiene 402 zu der zweiten leitfähigen Schiene 404. Die zweite vergrabene Durchkontaktierungsschicht BVIAo umfasst einen Satz von Durchkontaktierungen 436, die die vergrabenen leitfähigen Finger 434 in dem vierten Satz von vergrabenen leitfähigen Fingern 434 mit der ersten leitfähigen Schiene 402 verbinden. Die zweite vergrabene Durchkontaktierungsschicht BVIAo umfasst einen weiteren Satz von Durchkontaktierungen 438, die die vergrabenen leitfähigen Finger 434 in dem vierten Satz von vergrabenen leitfähigen Fingern 434 mit der zweiten leitfähigen Schiene 404 verbinden. Die erste leitfähige Schiene 402 und die zweite leitfähige Schiene 404 sind miteinander verbunden, um eine angesteuerte Referenzspannung VVDD bereitzustellen. In einigen Ausführungsformen vergrößert die Anordnung die effektive Fläche für die Verbindung mit TVDD um 160 % und die effektive Fläche für die Verbindung mit VVDD um 148 %, wodurch die Widerstandslast in der Header-Schaltung deutlich verringert wird.
  • 5 ist ein Flussdiagramm eines Verfahrens 500 zur Erzeugung eines Layout-Diagramms gemäß einigen Ausführungsformen.
  • Das Verfahren 500 kann beispielsweise unter Verwendung eines EDA-Systems 700 (7, nachstehend erläutert) und eines Systems zur Herstellung integrierter Schaltungen (IC) 800 (8, nachstehend erläutert) gemäß einigen Ausführungsformen implementiert werden. Hinsichtlich des Verfahrens 500 umfassen Beispiele des Layout-Diagramms die hierin offenbarten Layout-Diagramme oder dergleichen. Beispiele einer Halbleitervorrichtung, die gemäß dem Verfahren 500 hergestellt werden kann, umfassen die Halbleitervorrichtung 100 in 1.
  • In 5 umfasst das Verfahren 500 Blöcke 502-504. In Block 502 wird ein Layout-Diagramm erzeugt, das unter anderem Strukturen umfasst, die einen oder mehrere BCL-CFETs wie hierin offenbart oder dergleichen darstellen. Ein Beispiel einer Halbleitervorrichtung, die einem Layout-Diagramm entspricht, welches in Block 502 erzeugt wird, ist die Halbleitervorrichtung 100 in 1. Der Block 502 wird nachstehend mit Bezug auf 6 ausführlich erläutert. Der Ablauf führt von Block 502 weiter zu Block 504.
  • In Block 504 erfolgt, basierend auf dem Layout-Diagramm, mindestens eines von Folgenden: (A) eine oder mehrere fotolithografische Belichtungen werden vorgenommen oder (b) eine oder mehrere Halbleitermasken werden hergestellt oder (C) eine oder mehrere Komponenten in einer Schicht einer Halbleitervorrichtung werden hergestellt. Siehe Erläuterung zu 7 unten.
  • 6 ist ein Flussdiagramm eines Verfahrens zur Erzeugung eines Layout-Diagramms gemäß einigen Ausführungsformen.
  • Insbesondere zeigt das Flussdiagramm in 6 ein Beispiel von Verfahren, die gemäß einer oder mehreren Ausführungsformen in Block 502 in 5 implementiert werden können.
  • In 6 umfasst der Block 502 Blöcke 602-608. In Block 602 werden aktive Bereichsformen erzeugt, wobei jede aktive Bereichsform der aktiven Bereichsformen eine erste Längsachse aufweist, die in einer ersten Richtung auf einer Halbleitersubstratform erstreckt. Ein Beispiel für die erste Richtung ist die X-Achse. Beispiele für die aktiven Bereichsformen wären aktive Bereichsformen, die den aktiven Bereichen 210 in 2D, 4B in einem Layout-Diagramm entsprechen. Der Ablauf führt von Block 602 weiter zu Block 604.
  • In Block 604 wird eine erste vergrabene leitfähige Schienenform erzeugt, die eine zweite Längsachse aufweist, die in der ersten Richtung verläuft. Beispiele der ersten leitfähigen Schienenformen sind Formen, die der ersten vergrabenen leitfähigen Schiene 222 in 2D und 3 und der ersten vergrabenen leitfähigen Schiene 402 in 4B in einem Layout-Diagramm entsprechen. Der Ablauf führt von Block 604 weiter zu Block 606.
  • In Block 606 wird ein erster Satz von vergrabenen leitfähigen Fingerformen erzeugt, der sich von der ersten leitfähigen Schienenform aus erstreckt. Jede vergrabene leitfähige Fingerform in dem ersten Satz von vergrabenen leitfähigen Fingerformen weist eine dritte Längsachse auf, die in einer zweiten Richtung verläuft, welche im Wesentlichen orthogonal zu der ersten Richtung ist. Ferner erstreckt sich der erste Satz von vergrabenen leitfähigen Fingerformen unter mehr als eine des Satzes von aktiven Bereichsformen. Ein Beispiel für die zweite Richtung ist die Y-Achse. Weitere Beispiele für den ersten Satz von vergrabenen leitfähigen Fingerformen sind Formen, die dem ersten Satz von vergrabenen leitfähigen Fingern 226 in 2D und 3 und dem ersten Satz von vergrabenen leitfähigen Fingern 406 in 4B in einem Layout-Diagramm entsprechen.
  • In Block 608 wird ein zweiter Satz von vergrabenen leitfähigen Fingerformen erzeugt. Jede vergrabene leitfähige Fingerform in dem zweiten Satz von vergrabenen leitfähigen Fingerformen weist eine vierte Längsachse auf, die in der zweiten Richtung verläuft. Ferner erstreckt sich der zweite Satz von vergrabenen leitfähigen Fingerformen unter mehr als eine des Satzes von aktiven Bereichsformen und der zweite Satz von vergrabenen leitfähigen Fingerformen ist mit dem ersten Satz von vergrabenen leitfähigen Fingerformen verschachtelt (versetzt angeordnet). Beispiele für den zweiten Satz von vergrabenen leitfähigen Fingerformen sind Formen, die dem zweiten Satz von vergrabenen leitfähigen Fingern 228 in 2D und 3 und dem zweiten Satz von vergrabenen leitfähigen Fingern 406 in 4B in einem Layout-Diagramm entsprechen.
  • 7 ist ein Blockdiagramm eines EDA-Systems (Electronic Design Automation) 700 gemäß einigen Ausführungsformen. Das EDA-System 700 ist eingerichtet, ein Layout-Diagramm zu erzeugen, wie vorstehend mit Bezug auf 6 beschrieben.
  • In einigen Ausführungsformen umfasst das EDA-System 700 ein APR-System. Die hierin beschriebenen Verfahren zum Designen von Layout-Diagrammen, die Drahtführungsanordnungen darstellen, sind gemäß einer oder mehreren Ausführungsformen beispielsweise unter Verwendung des EDA-Systems 700 implementierbar.
  • In einigen Ausführungsformen ist das EDA-System 700 eine Universalrechnervorrichtung, die mindestens einen Hardware-Prozessor 702 und ein nicht-transitorisches, computerlesbares Speichermedium 704 umfasst. Das Speichermedium 704 ist unter anderem mit Computerprogrammcode 706, d.h. einem Satz von computerausführbaren Anweisungen, kodiert, d.h. es speichert diesen. Die Ausführungsform der Anweisungen 706 durch den Hardware-Prozessor 702 stellt (zumindest teilweise) ein EDA-Tool dar, das einen Teil oder alle der hierin beschriebenen Verfahren gemäß einer oder mehrerer Ausführungsformen (im Folgenden die genannten Prozesse und/oder Verfahren) implementiert. Das Speichermedium 704 umfasst unter anderem Layout-Diagramm(e) 709.
  • Der Prozessor 702 ist über einen Bus 708 elektrisch mit dem computerlesbaren Speichermedium 704 verbunden. Der Prozessor 702 ist ebenfalls über einen Bus 708 elektrisch mit einer I/O-Schnittstelle 710 verbunden. Eine Netzwerkschnittstelle 712 ist ebenfalls über einen Bus 708 elektrisch mit dem Prozessor 702 verbunden. Die Netzwerkschnittstelle 712 ist mit einem Netzwerk 714 verbunden, so dass der Prozessor 702 und das computerlesbare Speichermedium 704 in der Lage sind, sich über das Netzwerk 714 mit externen Elementen zu verbinden. Der Prozessor 702 ist eingerichtet, Computerprogrammcode 706 auszuführen, der in dem computerlesbaren Speichermedium 704 kodiert ist, um zu bewirken, dass das System 700 zur Durchführung eines Teils oder der Gesamtheit der genannten Prozesse und/oder Verfahren verwendet werden kann. In einer oder mehreren Ausführungsformen ist der Prozessor 702 eine zentrale Prozessoreinheit (CPU), ein Multiprozessor, ein verteiltes Verarbeitungssystem, eine anwendungsspezifische integrierte Schaltung (ASIC) und/oder eine geeignete Prozessoreinheit.
  • In einer oder mehreren Ausführungsformen ist das computerlesbare Speichermedium 704 ein elektronisches, magnetisches, optisches, elektromagnetisches, Infrarot- und/oder ein Halbleitersystem (oder ein Apparat oder eine Vorrichtung). Beispielsweise umfasst das computerlesbare Speichermedium 704 einen Halbleiter- oder Festkörperspeicher, ein Magnetband, eine austauschbare Computerdiskette, einen Direktzugriffsspeicher (RAM), einen Festwertspeicher (ROM), eine starre Magnetplatte und/oder eine optische Platte. In einer oder mehreren Ausführungsformen, die optische Platten verwenden, umfasst das computerlesbare Speichermedium 704 einen CD-ROM (compact disk read only memory), eine CD-R/W (compact disk read/write) und/oder eine DVD (digital video disk).
  • In einer oder mehreren Ausführungsformen speichert das Speichermedium 704 den Computerprogrammcode 706, der eingerichtet ist, zu bewirken, dass das EDA-System 700 (wobei eine solche Ausführungsform (zumindest teilweise) das EDA-Tool darstellt) für die Ausführungsform eines Teils oder der Gesamtheit der genannten Prozesse und/oder Verfahren verwendbar ist. In einer oder mehreren Ausführungsformen speichert das Speichermedium 704 auch Informationen, die die Ausführungsform eines Teils oder der Gesamtheit der genannten Prozesse und/oder Verfahren erleichtern. In einer oder mehreren Ausführungsformen speichert das Speichermedium 704 eine Bibliothek 707 von Standardzellen, einschließlich solcher Standardzellen, die hierin offenbart sind.
  • Das EDA-System 700 umfasst eine I/O-Schnittstelle 710. Die I/O-Schnittstelle 710 ist mit externen Schaltungen verbunden. In einer oder mehreren Ausführungsformen umfasst die I/O-Schnittstelle 710 eine Tastatur, ein Keypad, eine Maus, einen Trackball, ein Trackpad, einen Touchscreen und/oder Cursor-Richtungstasten zur Übermittlung von Informationen und Befehlen an den Prozessor 702.
  • Das EDA-System 700 umfasst auch eine Netzwerkschnittstelle 712, die mit dem Prozessor 702 verbunden ist. Die Netzwerkschnittstelle 712 ermöglicht es dem EDA-System 700, mit dem Netzwerk 714 zu kommunizieren, an das ein oder mehrere andere Computersysteme angeschlossen sind. Die Netzwerkschnittstelle 712 umfasst drahtlose Netzwerkschnittstellen wie BLUETOOTH, WIFI, WIMAX, GPRS oder WCDMA; oder drahtgebundene Netzwerkschnittstellen wie ETHERNET, USB oder IEEE-1364. In einer oder mehreren Ausführungsformen wird ein Teil oder die Gesamtheit der genannten Prozesse und/oder Verfahren in zwei oder mehreren Systemen 700 implementiert.
  • Das EDA-System 700 ist eingerichtet, Informationen über die I/O-Schnittstelle 710 zu empfangen. Die Informationen, die über die I/O-Schnittstelle 710 empfangen werden, umfassen eine oder mehrere Anweisungen, Daten, Designregeln, Bibliotheken von Standardzellen und/oder andere Parameter zur Verarbeitung durch den Prozessor 702. Die Informationen werden über den Bus 708 an den Prozessor 702 übertragen. Das EDA-System 700 ist eingerichtet, Informationen bezüglich einer Benutzeroberfläche über die I/O-Schnittstelle 710 zu empfangen. Die Informationen sind als eine Benutzeroberfläche (UI) 742 in dem computerlesbaren Medium 704 gespeichert.
  • In einigen Ausführungsformen ist ein Teil oder die Gesamtheit der genannten Prozesse und/oder Verfahren als eigenständige Softwareanwendung zur Ausführung durch einen Prozessor implementiert. In einigen Ausführungsformen ist ein Teil oder die Gesamtheit der genannten Prozesse und/oder Verfahren als eine Softwareapplikation implementiert, die Teil einer zusätzlichen Softwareapplikation ist. In einigen Ausführungsformen ist ein Teil oder die Gesamtheit der genannten Prozesse und/oder Verfahren als ein Plug-In zu einer Softwareapplikation implementiert. In einigen Ausführungsformen ist mindestens einer der genannten Prozesse und/oder Verfahren als eine Softwareapplikation implementiert, die Teil eines EDA-Tools ist. In einigen Ausführungsformen ist ein Teil oder die Gesamtheit der genannten Prozesse und/oder Verfahren als eine Softwareapplikation implementiert, die von dem EDA-System 700 verwendet wird. In einigen Ausführungsformen wird ein Layout-Diagramm, das Standardzellen umfasst, unter Verwendung eines Werkzeugs wie VIRTUOSO® von CADENCE DESIGN SYSTEMS, Inc. oder eines anderen geeigneten Werkzeugs zu Layout-Erzeugung erzeugt.
  • In einigen Ausführungsformen werden die Prozesse als Funktionen eines Programms realisiert, das in einem nicht-transitorischen, computerlesbaren Aufzeichnungsmedium gespeichert ist. Beispiele für ein nicht-transitorisches, computerlesbares Aufzeichnungsmedium sind unter anderem externe/entfernbare und/oder interne/eingebaute Speicher- oder Speichereinheiten, z.B. eine oder mehrere optische Platten, wie eine DVD, eine magnetische Platte, wie eine Festplatte, ein Halbleiterspeicher, wie ein ROM, ein RAM, eine Speicherkarte und dergleichen.
  • 8 ist ein Blockdiagramm eines Herstellungssystems 800 für integrierte Schaltungen (IC) und eines damit verbundenen IC-Herstellungsablaufs gemäß einigen Ausführungsformen. Das Herstellungssystem 800 ist eingerichtet, die Halbleitervorrichtung 100 (siehe 1) wie vorstehend erläutert herzustellen.
  • In einigen Ausführungsformen erfolgt basierend auf dem Layout-Diagramm z.B. mindestens eines von Folgenden: (A) eine oder mehreren Halbleitermasken oder (b) mindestens eine Komponente in einer Schicht einer integrierten Halbleiterschaltung wird unter Verwendung des Herstellungssystems 800 hergestellt.
  • In 8 umfasst das IC-Herstellungssystem 800 Einheiten, wie z.B. ein Designhaus 820, ein Maskenhaus 830 und einen IC-Hersteller/Fabrikanten („Fab“) 850, die bei den Design-, Entwicklungs- und Fertigungszyklen und/oder Diensten bezüglich der Herstellung einer IC-Vorrichtung 860 miteinander wechselwirken. Die Einheiten in dem System 800 sind durch ein Kommunikationsnetzwerk miteinander verbunden. In einigen Ausführungsformen ist das Kommunikationsnetzwerk ein einzelnes Netzwerk. In einigen Ausführungsformen ist das Kommunikationsnetzwerk mehrere verschiedene Netzwerke, wie z.B. ein Intranet und das Internet. Das Kommunikationsnetzwerk umfasst drahtgebundene und/oder drahtlose Kommunikationskanäle. Jede Einheit wechselwirkt mit einer oder mehreren der anderen Einheiten und stellt Dienste für eine oder mehrere der anderen Einheiten bereit und/oder empfängt Dienste von diesen. In einigen Ausführungsformen sind zwei oder mehr von dem Designhaus 820, dem Maskenhaus 830 und der IC-Fab 850 im Besitz eines einzigen größeren Unternehmens. In einigen Ausführungsformen existieren zwei oder mehr von dem Designhaus 820, Maskenhaus 830 und der IC-Fab 850 in einer gemeinsamen Einrichtung und nutzen gemeinsame Ressourcen.
  • Das Designhaus (oder Designteam) 820 erzeugt ein IC-Design-Layout-Diagramm 822. Das IC-Design-Layout-Diagramm 822 umfasst verschiedene geometrische Strukturen, die für eine IC-Vorrichtung 860 entworfen werden. Die geometrischen Strukturen entsprechen den Strukturen der Metall-, Oxid- oder Halbleiterschichten, die die verschiedenen Komponenten der herzustellenden IC-Vorrichtung 860 aufbauen. Die verschiedenen Schichten werden kombiniert, um verschiedene IC-Merkmale zu bilden. Beispielsweise umfasst ein Abschnitt des IC-Design-Layout-Diagramms 822 verschiedene IC-Merkmale, wie einen aktiven Bereich, eine Gate-Elektrode, Source und Drain, Metallleitungen oder Durchkontaktierungen einer Interconnect-Verbindung und Öffnungen für Bonding-Pads, die in einem Halbleitersubstrat (z.B. einem Siliziumwafer) und verschiedenen Materialschichten, welche auf dem Halbleitersubstrat angeordnet sind, zu bilden sind. Das Designhaus 820 implementiert ein geeignetes Designverfahren, um ein IC-Design-Layout-Diagramm 822 zu erstellen. Das Designverfahren umfasst eines oder mehrere von Logik-Design, physischem Design oder Place-and-Route. Das IC-Design-Layout-Diagramm 822 wird in einer oder mehreren Datendateien mit Informationen über die geometrischen Strukturen dargestellt. Das IC-Design-Layout-Diagramm 822 kann z.B. in einem GDSII-Dateiformat oder DFII-Dateiformat dargestellt werden.
  • Das Maskenhaus 830 umfasst die Datenvorbereitung 832 und die Maskenfertigung 844. Das Maskenhaus 830 verwendet das IC-Design-Layout-Diagramm 822 zur Herstellung einer oder mehrerer Masken 845, die zur Herstellung der verschiedenen Schichten der IC-Vorrichtung 860 gemäß dem IC-Design-Layout-Diagramm 822 zu verwenden sind. Das Maskenhaus 830 führt eine Maskendatenvorbereitung 832 aus, bei der das IC-Design-Layout-Diagramm 822 in eine repräsentative Datendatei („RDF“) umgewandelt wird. Die Maskendatenvorbereitung 832 stellt die RDF an der Maskenfertigung 844 bereit. Die Maskenfertigung 844 umfasst einen Maskenschreiber. Der Maskenschreiber wandelt die RDF in ein Bild auf einem Substrat um, z.B. einer Maske (Reticle) 845 oder einem Halbleiterwafer 853. Das Design-Layout-Diagramm 822 wird durch die Maskendatenvorbereitung 832 manipuliert, um bestimmte Eigenschaften des Maskenschreibers und/oder Anforderungen der IC-Fab 850 zu erfüllen. In 8 sind die Maskendatenvorbereitung 832 und die Maskenfertigung 844 als getrennte Elemente dargestellt. In einigen Ausführungsformen können die Maskendatenvorbereitung 832 und die Maskenfertigung 844 gemeinsam als eine Maskendatenvorbereitung bezeichnet werden.
  • In einigen Ausführungsformen umfasst die Maskendatenvorbereitung 832 eine OPC (optical proximity correction), die lithografische Verbesserungstechniken verwendet, um Bildfehler zu kompensieren, beispielsweise solche, die durch Beugung, Interferenz, andere Prozesseffekte und dergleichen entstehen können. Die OPC passt das IC-Design-Layout-Diagramm 822 an. In einigen Ausführungsformen umfasst die Maskendatenvorbereitung 832 weitere Auflösungsverbesserungstechniken (RET) wie z.B. außeraxiale Beleuchtung, Hilfsmerkmale für die Unterauflösung, phasenverschobene Masken, andere geeignete Techniken und dergleichen oder Kombinationen hiervon. In einigen Ausführungsformen wird auch die inverse Lithographietechnik (ILT) verwendet, die die OPC als ein inverses Abbildungsproblem behandelt.
  • In einigen Ausführungsformen umfasst die Maskendatenvorbereitung 832 einen MRC (mask rule checker), der das IC-Design-Layout-Diagramm 822, welches in der OPC verarbeitet worden ist, auf einen Satz von Maskenerstellungsregeln prüft, die bestimmte geometrische und/oder Konnektivitäts-Einschränkungen umfassen, um ausreichende Spielräume zu gewährleisten, um die Variabilität der Halbleiterherstellungsprozesse zu berücksichtigen, und dergleichen. In einigen Ausführungsformen modifiziert der MRC das IC-Design-Layout-Diagramm 822, um Einschränkungen während der Maskenfertigung 844 zu kompensieren, wodurch ein Teil der von der OPC durchgeführten Modifikationen rückgängig gemacht werden kann, um die Maskenschaffungsregeln zu erfüllen.
  • In einigen Ausführungsformen umfasst die Maskendatenvorbereitung 832 eine Lithographie-Prozessprüfung (LPC), die die Verarbeitung simuliert, welche von der IC-Fab 850 zur Herstellung der IC-Vorrichtung 860 durchgeführt wird. Die LPC simuliert diese Verarbeitung basierend auf dem IC-Design-Layout-Diagramm 822, um eine simulierte hergestellte Vorrichtung wie die IC-Vorrichtung 860 zu erzeugen. Die Verarbeitungsparameter in der LPC-Simulation können Parameter umfassen, die mit verschiedenen Prozessen des IC-Herstellungszyklus, Parametern, die mit den für die Herstellung des ICs verwendeten Werkzeugen verbunden sind, und/oder anderen Aspekten des Herstellungsprozesses zusammenhängen. Die LPC berücksichtigt verschiedene Faktoren wie z.B. Luftbildkontrast, Tiefenschärfe (DOF), Maskenfehlerverbesserungsfaktor (MEEF), andere geeignete Faktoren und dergleichen oder Kombinationen hiervon. Nachdem eine simulierte hergestellte Vorrichtung durch die LPC erstellt worden ist, falls die simulierte Vorrichtung nicht nahe genug an den Designregeln liegt, werden in einigen Ausführungsformen die OPC und/oder die MRC wiederholt, um das IC-Design-Layout-Diagramm 822 weiter zu verfeinern.
  • Es ist zu verstehen, dass die vorstehende Beschreibung der Maskendatenvorbereitung 832 zwecks der Übersichtlichkeit vereinfacht ist. In einigen Ausführungsformen umfasst die Datenvorbereitung 832 zusätzliche Funktionen wie z.B. eine logische Operation (LOP), um das IC-Design-Layout-Diagramm 822 gemäß den Herstellungsregeln zu modifizieren. Ferner können die Prozesse, die während der Datenvorbereitung 832 auf das IC-Design-Layout-Diagramm 822 angewendet werden, in verschiedenen anderen Reihenfolgen ausgeführt werden.
  • Nach der Maskendatenvorbereitung 832 und während der Maskenfertigung 844 wird eine Maske 845 oder eine Gruppe von Masken 845 basierend auf dem modifizierten IC-Design-Layout-Diagramm 822 hergestellt. In einigen Ausführungsformen umfasst die Maskenherstellung 844 die Durchführung einer oder mehrerer lithografischer Belichtungen basierend auf dem IC-Design-Layout-Diagramm 822. In einigen Ausführungsformen wird ein Elektronenstrahl (E-Beam) oder ein Mechanismus mit mehreren E-Beams verwendet, um eine Struktur auf einer Maske (Fotomaske oder Reticle) 845 basierend auf dem modifizierten IC-Design-Layout-Diagramm 822 zu bilden. Die Maske 845 kann in verschiedenen Technologien gebildet werden. In einigen Ausführungsformen wird die Maske 845 unter Verwendung einer Binärtechnik gebildet. In einigen Ausführungsformen umfasst eine Maskenstruktur undurchsichtige Bereiche und transparente Bereiche. Ein Strahlenbündel, wie z.B. ein ultravioletter (UV-) Strahl, der zur Belichtung der bildsensitiven Materialschicht (z.B. eines Photoresists) verwendet wird, welche auf einen Wafer aufgetragen ist, wird durch den undurchsichtigen Bereich blockiert und dringt durch die transparenten Bereiche hindurch. In einem Beispiel umfasst eine binäre Maskenversion der Maske 845 ein transparentes Substrat (z.B. geschmolzenen Quarz) und ein opakes Material (z.B. Chrom), das in den opaken Bereichen der binären Maske aufgetragen ist. In einem anderen Beispiel wird die Maske 845 unter Verwendung einer Phasenverschiebungstechnologie gebildet. In einer Version einer Phasenverschiebungsmaske (PSM) der Maske 845 sind verschiedene Merkmale in der Struktur, die auf der Phasenverschiebungsmaske gebildet werden. eingerichtet, eine geeignete Phasendifferenz zu haben, um die Auflösung und Abbildungsqualität zu verbessern. In verschiedenen Beispielen kann die Phasenverschiebungsmaske eine abgeschwächte PSM oder eine alternierende PSM sein. Die durch die Maskenherstellung 844 erzeugte(n) Maske(n) wird/werden in verschiedenen Prozessen verwendet. Beispielsweise wird eine solche Maske(n) in einem Ionenimplantationsprozess, um verschiedene dotierte Bereiche in dem Halbleiterwafer 853 zu bilden, in einem Ätzprozess, um verschiedene Ätzbereiche in dem Halbleiterwafer 853 zu bilden, und/oder in anderen geeigneten Prozessen verwendet.
  • Die IC-Fab 850 ist ein IC-Fertigungsbetrieb, der eine oder mehrere Herstellungseinrichtungen für die Fertigung von verschiedenen IC-Produkten umfasst. In einigen Ausführungsformen ist die IC-Fab 850 eine Halbleiter-Foundry. Beispielsweise kann es eine Fertigungseinrichtung für die Front-End-Fertigung von verschiedenen IC-Produkten (Front-End-of-Line (FEOL)-Fertigung) geben, während eine zweite Fertigungseinrichtung die Back-End-Fertigung für die Zusammenschaltung und Verpackung der IC-Produkte (Back-End-of-Line (BEOL)-Fertigung) bereitstellt, und eine dritte Herstellungseinrichtung andere Dienstleistungen für den Foundry-Betrieb bereitstellt.
  • Die IC-Fab 850 umfasst Fertigungswerkzeuge 852, die eingerichtet sind, verschiedene Herstellungsvorgänge auf dem Halbleiterwafer 853 auszuführen, so dass die IC-Vorrichtung 860 in Übereinstimmung mit der/den Maske(n), z.B. der Maske 845, hergestellt wird. In verschiedenen Ausführungsformen umfassen die Fertigungswerkzeuge 852 einen oder mehrere Wafer-Stepper, einen Ionen-Implanter, einen Photoresist-Beschichter, eine Prozesskammer, z.B. eine CVD-Kammer oder einen LPCVD-Ofen, ein CMP-System, ein Plasmaätzsystem, ein Wafer-Reinigungssystem oder eine andere Herstellungsausrüstung, die in der Lage ist, einen oder mehrere geeignete Herstellungsprozesse wie hierin beschrieben durchzuführen.
  • Die IC-Fab 850 verwendet die Maske(n) 845, welche von dem Maskenhaus 830 gefertigt ist/sind, um die IC-Vorrichtung 860 zu fertigen. Somit verwendet die IC-Fab 850 zumindest indirekt das IC-Design-Layout-Diagramm 822, um die IC-Vorrichtung 860 zu fertigen. In einigen Ausführungsformen wird der Halbleiterwafer 853 von der IC-Fab 850 unter Verwendung der Maske(n) 845 gefertigt, um die IC-Vorrichtung 860 zu bilden. In einigen Ausführungsformen umfasst die IC-Fertigung die Durchführung einer oder mehrerer lithografischer Belichtungen basierend zumindest indirekt auf dem IC-Design-Layout-Diagramm 822. Der Halbleiterwafer 853 umfasst ein Siliziumsubstrat oder ein anderes geeignetes Substrat mit darauf gebildeten Materialschichten. Der Halbleiterwafer 853 umfasst außerdem einen oder mehrere verschiedene dotierte Bereiche, dielektrische Merkmale, Multilevel-Interconnects und dergleichen (die in nachfolgenden Herstellungsschritten gebildet werden).
  • Einzelheiten bezüglich eines Herstellungssystems für integrierte Schaltungen (IC) (z.B. des System 800 in 8) und eines damit verbundenen IC-Fertigungsablaufs finden sich z.B. in US-Patent US 9 256 709 B2 erteilt am 9. Februar 2016, US-Pre-Grant-Veröffentlichung US 2015 / 0 278 429 A1 veröffentlicht am 1. Oktober 2015, US-Pre-Grant-Veröffentlichung US 2014 / 0 040 838 A1 veröffentlicht am 6. Februar 2014, und US-Patent US 7 260 442 B2 erteilt am 21. August 2007.
  • In einer Ausführungsform umfasst eine Halbleitervorrichtung: ein Halbleitersubstrat mit aktiven Bereichen, wobei jeder aktive Bereich eine erste Längsachse aufweist, die in einer ersten Richtung verläuft; eine erste vergrabene Metallschicht unter dem Halbleitersubstrat, die eine erste vergrabene leitfähige Schiene mit einer zweiten Längsachse aufweist, die in der ersten Richtung verläuft; einen ersten Satz von vergrabenen leitfähigen Fingern, der sich von der ersten vergrabenen leitfähigen Schiene erstreckt, wobei: jeder vergrabene leitfähige Finger in dem ersten Satz von vergrabenen leitfähigen Fingern eine dritte Längsachse aufweist, die in einer zweiten Richtung verläuft, wobei die zweite Richtung im Wesentlichen orthogonal zu der ersten Richtung ist; der erste Satz von vergrabenen leitfähigen Fingern sich unter mehr als einen der aktiven Bereiche erstreckt; einen zweiten Satz von vergrabenen leitfähigen Fingern, wobei: jeder vergrabene leitfähige Finger in dem zweiten Satz von vergrabenen leitfähigen Fingern eine vierte Längsachse aufweist, die in der zweiten Richtung verläuft; der zweite Satz von vergrabenen leitfähigen Fingern sich unter mehr als einen der aktiven Bereiche erstreckt; und der zweite Satz von vergrabenen leitfähigen Fingern mit dem ersten Satz von vergrabenen leitfähigen Fingern verschachtelt (versetzt angeordnet) ist. In einigen Ausführungsformen sind Elemente der aktiven Bereiche in der ersten Richtung im Wesentlichen parallel zueinander; und die Elemente des Satzes von gestreiften aktiven Bereichen sind bezüglich der zweiten Richtung voneinander getrennt und im Wesentlichen ausgerichtet. In einigen Ausführungsformen umfasst die Halbleitervorrichtung ferner eine Kontakt-zu-Transistor-Komponentenschicht, BVD-Schicht, zwischen dem Halbleitersubstrat und der ersten vergrabenen Metallschicht, wobei: die BVD-Schicht mehrere vergrabene Kontakte umfasst, wobei die mehreren vergrabenen Kontakte in Reihen und Spalten bereitgestellt sind, die in einer Schachbrettstruktur voneinander beabstandet sind, wobei: die aktiven Bereiche mit einem jeweiligen der vergrabenen Kontakte in jeweiligen Reihen der mehreren vergrabenen Kontakte verbunden sind; jeder der vergrabenen leitfähigen Finger in dem ersten Satz von vergrabenen leitfähigen Fingern und jeder der vergrabenen leitfähigen Finger in dem zweiten Satz von vergrabenen leitfähigen Fingern mit einer anderen Spalte der Spalten der mehreren vergrabenen Kontakten verbunden ist, so dass benachbarte Spalten der Spalten der mehreren vergrabenen Kontakte eine benachbarte Spalten mit einem der vergrabenen leitfähigen Finger in dem ersten Satz von vergrabenen leitfähigen Fingern verbunden ist und eine andere benachbarte Spalte mit einem der vergrabenen leitfähigen Finger in dem zweiten Satz von vergrabenen leitfähigen Fingern verbunden ist. In einigen Ausführungsformen umfasst die Halbleitervorrichtung ferner: eine zweite vergrabene Metallschicht, die unter der ersten vergrabenen Metallschicht liegt, wobei die zweite vergrabene Metallschicht einen dritten Satz von vergrabenen leitfähigen Fingern umfasst, wobei jeder vergrabene leitfähige Finger in dem dritten Satz von vergrabenen leitfähigen Fingern unter einem anderen des zweiten Satzes vergrabener leitfähiger Finger in der ersten vergrabenen Metallschicht bereitgestellt ist. In einigen Ausführungsformen umfasst die Halbleitervorrichtung ferner eine vergrabene Durchkontaktierungsschicht, die mehrere erste vergrabene Durchkontaktierungsöffnungen umfasst, wobei die mehreren ersten vergrabenen Durchkontaktierungsöffnungen zwischen dem zweiten Satz von vergrabenen leitfähigen Fingern und dem dritten Satz von vergrabenen leitfähigen Fingern verbunden ist. In einigen Ausführungsformen umfasst die Halbleitervorrichtung ferner: eine vergrabene Durchkontaktierungsschicht zwischen der ersten vergrabenen Metallschicht und der zweiten vergrabenen Metallschicht, wobei: die erste vergrabene Metallschicht ferner eine zweite vergrabene leitfähige Schiene mit einer fünften Längsachse umfasst, die in der ersten Richtung verläuft, wobei der erste Satz von vergrabenen leitfähigen Fingern; der erste Satz von vergrabenen leitfähigen Fingern sich von der zweiten vergrabenen leitfähigen Schiene so erstreckt, dass er sich zwischen der ersten vergrabenen leitfähigen Schiene und der zweiten vergrabenen leitfähigen Schiene erstreckt; die zweite vergrabene Metallschicht umfasst: einen ersten Satz von Leitern, der sich in der zweiten Richtung erstreckt und unter der ersten vergrabenen leitfähigen Schiene bereitgestellt ist; einen zweiten Satz von Leitern, der sich in der zweiten Richtung erstreckt und unter der zweiten vergrabenen leitfähigen Schiene bereitgestellt ist; die vergrabene Durchkontaktierungsschicht umfasst: einen ersten Satz von vergrabenen Durchkontaktierungen, der den ersten Satz von Leitern mit der ersten vergrabenen leitfähigen Schiene verbindet; und einen zweiten Satz von vergrabenen Durchkontaktierungen, der den zweiten Satz von Leitern mit der zweiten vergrabenen leitfähigen Schiene verbindet. In einigen Ausführungsformen sind sowohl der erste Satz von Leitern als auch der zweite Satz von Leitern bezüglich der ersten Richtung mit jedem zweiten des zweiten Satzes von vergrabenen leitfähigen Fingern ausgerichtet. In einigen Ausführungsformen ist der zweite Satz von vergrabenen leitfähigen Fingern nicht mit der ersten vergrabenen leitfähigen Schiene verbunden und nicht mit der zweiten vergrabenen leitfähigen Schiene verbunden. In einigen Ausführungsformen erstreckt sich jeder der vergrabenen leitfähigen Finger des ersten Satzes vergrabener leitfähiger Finger und jeder der vergrabenen leitfähigen Finger des zweiten Satzes vergrabener leitfähiger Finger unter alle Elemente in den aktiven Bereichen. In einigen Ausführungsformen ist der erste Satz von leitfähigen Fingern eingerichtet, eine angesteuerte Referenzspannung zu empfangen. In einigen Ausführungsformen ist der zweite Satz von leitfähigen Fingern eingerichtet, eine nicht-angesteuerte Referenzspannung zu empfangen.
  • In einigen Ausführungsformen umfasst die erste vergrabene Metallschicht ferner eine vergrabene leitfähige Bahn mit einer fünften Längsachse, die in der ersten Richtung verläuft und in der zweiten Richtung von der ersten vergrabenen Leiterschiene getrennt ist, wobei: sowohl der erste Satz von vergrabenen leitfähigen Fingern als auch der zweite Satz von vergrabenen leitfähigen Fingern zwischen der ersten vergrabenen leitfähigen Schiene und der vergrabenen leitfähigen Bahn liegen; und der zweite Satz von vergrabenen leitfähigen Fingern sich von der vergrabenen leitfähigen Bahn in der zweiten Richtung erstreckt; und der erste Satz von vergrabenen leitfähigen Fingern nicht mit der vergrabenen leitfähigen Bahn verbunden ist. In einigen Ausführungsformen umfasst die erste vergrabene Metallschicht ferner eine zweite vergrabene leitfähige Schiene mit einer sechsten Längsachse, die in der ersten Richtung verläuft, und wobei die vergrabene leitfähige Bahn, der erste Satz von vergrabenen leitfähigen Fingern und der zweite Satz von vergrabenen leitfähigen Fingern zwischen der ersten vergrabenen leitfähigen Schiene und der zweiten vergrabenen leitfähigen Schiene liegen. In einigen Ausführungsformen umfasst die Halbleitervorrichtung eine zweite vergrabene Metallschicht, wobei: die zweite vergrabene Metallschicht umfasst: einen dritten Satz von vergrabenen leitfähigen Fingern, wobei jeder vergrabene leitfähige Finger in dem dritten Satz von vergrabenen leitfähigen Fingern eine siebte Längsachse aufweist, die in der zweiten Richtung verläuft; ein anderes Element des dritten Satzes von vergrabenen leitfähigen Fingern unter jedem anderen des zweiten Satzes von vergrabenen leitfähigen Fingern bereitgestellt ist; der dritte Satz von vergrabenen leitfähigen Fingern nicht mit der ersten vergrabenen leitfähigen Schiene und nicht der zweiten vergrabenen leitfähigen Schiene verbunden ist; einen vierten Satz von vergrabenen leitfähigen Fingern, der sich von der ersten vergrabenen leitfähigen Schiene zu der zweiten vergrabenen leitfähigen Schiene erstreckt, wobei jeder vergrabene leitfähige Finger des vierten Satzes von vergrabenen leitfähigen Fingern eine achte Längsachse aufweist, die in der zweiten Richtung verläuft; ein anderes Element des vierten Satzes von vergrabenen leitfähigen Fingern liegt jeweils unter jedem anderen des zweiten Satzes von vergrabenen leitfähigen Fingern.
  • In einigen Ausführungsformen umfasst die Halbleitervorrichtung ferner eine vergrabene Durchkontaktierungsschicht zwischen der ersten vergrabenen Metallschicht und der zweiten vergrabenen Metallschicht, wobei die vergrabene Durchkontaktierungsschicht Folgendes umfasst: einen ersten Satz von vergrabenen Durchkontaktierungen, die den dritten Satz von vergrabenen leitfähigen Fingern mit jedem anderen des zweiten Satzes von vergrabenen leitfähigen Fingern unter dem dritten Satz von vergrabenen leitfähigen Fingern verbinden; einen zweiten Satz von vergrabenen Durchkontaktierungen, die den vierten Satz von vergrabenen leitfähigen Fingern mit der ersten vergrabenen leitfähigen Schiene verbinden; und einen dritten Satz von vergrabenen Durchkontaktierungen, die den vierten Satz von vergrabenen leitfähigen Fingern mit der zweiten vergrabenen leitfähigen Schiene verbinden.
  • In einer anderen Ausführungsform umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung das Bilden von aktiven Bereichen, wobei jeder aktive Bereich der aktiven Bereiche eine erste Längsachse aufweist, die in einer ersten Richtung auf einem Halbleitersubstrat verläuft; das Bilden einer ersten vergrabenen leitfähigen Schiene mit einer zweiten Längsachse, die in der ersten Richtung verläuft; das Bilden eines ersten Satzes von vergrabenen leitfähigen Fingern, der sich von der ersten vergrabenen leitfähigen Schiene erstreckt, wobei: jeder vergrabene leitfähige Finger in dem ersten Satz von vergrabenen leitfähigen Fingern eine dritte Längsachse aufweist, die in einer zweiten Richtung verläuft, wobei die zweite Richtung im Wesentlichen orthogonal zu der ersten Richtung ist; der erste Satz von vergrabenen leitfähigen Fingern sich unter mehr als einen des Satzes von aktiven Bereichen erstreckt; Bilden eines zweiten Satzes von vergrabenen leitfähigen Fingern, wobei: jeder vergrabene leitfähige Finger in dem zweiten Satz von vergrabenen leitfähigen Fingern eine vierte Längsachse aufweist, die in der zweiten Richtung verläuft; der zweite Satz von vergrabenen leitfähigen Fingern sich mehr als einen des Satzes von aktiven Bereichen erstreckt; und der zweite Satz von vergrabenen leitfähigen Fingern mit dem ersten Satz von vergrabenen leitfähigen Fingern verschachtelt (versetzt angeordnet) ist. In einigen Ausführungsformen umfasst das Verfahren ferner das Bilden von mehreren vergrabenen Kontakten in Reihen, so dass die mehreren vergrabenen Kontakte in einer Schachbrettstruktur voneinander beabstandet sind, wobei jeder der aktiven Bereiche mit einer anderen Reihe der Reihen der mehreren vergrabenen Kontakte verbunden ist. In einigen Ausführungsformen umfasst das Verfahren ferner das Bilden von mehreren vergrabenen Kontakten in Spalten, so dass die mehreren vergrabenen Kontakte in einer Schachbrettstruktur voneinander beabstandet sind, wobei jeder vergrabene leitfähige Finger in dem ersten Satz von vergrabenen leitfähigen Fingern und jeder vergrabene leitfähige Finger in dem zweiten Satz von vergrabenen leitfähigen Fingern mit den vergrabenen Kontakten einer anderen Spalte der Spalten der mehreren vergrabenen Kontakten verbunden ist, so dass benachbarte Spalten der Spalten der mehreren vergrabenen Kontakte den vergrabenen Kontakt einer der benachbarten Spalten, der mit einem der vergrabenen leitfähigen Finger in dem ersten Satz von vergrabenen leitfähigen Fingern verbunden ist, und die vergrabenen Kontakte einer anderen der benachbarten Spalten aufweisen, die mit einem der vergrabenen leitfähigen Finger in dem zweiten Satz von vergrabenen leitfähigen Fingern verbunden sind.
  • In einer weiteren Ausführungsform umfasst ein System zum Erzeugen eines Layout-Diagramms: mindestens einen Prozessor; mindestens ein nicht-transitorisches computerlesbares Speichermedium, das einen computerausführbaren Code speichert; wobei das mindestens eine nicht-transitorische computerlesbare Speichermedium und der computerausführbare Programmcode eingerichtet sind, mittels des mindestens einen Prozessors zu bewirken, dass das System das Layout-Diagramm erzeugt, welches umfasst: Erzeugen aktiver Bereichsformen, wobei jede aktive Bereichsform der aktiven Bereichsformen eine erste Längsachse aufweist, die in einer ersten Richtung auf einer Halbleitersubstratform verläuft; Erzeugen einer ersten vergrabenen leitfähigen Schienenform mit einer zweiten Längsachse, die in der ersten Richtung verläuft; Erzeugen eines ersten Satzes von vergrabenen leitfähigen Fingerformen, der sich von der ersten vergrabenen leitfähigen Schienenform erstreckt, wobei: jede vergrabene leitfähige Fingerform in dem ersten Satz von vergrabenen leitfähigen Fingerformen eine dritte Längsachse aufweist, die in einer zweiten Richtung verläuft, wobei die zweite Richtung im Wesentlichen orthogonal zu der ersten Richtung ist; der erste Satz von vergrabenen leitfähigen Fingerformen sich unter mehr als einen des Satzes von aktiven Bereichsformen erstreckt; Erzeugen eines zweiten Satzes von vergrabenen leitfähigen Fingerformen, wobei: jede vergrabene leitfähige Fingerform in dem zweiten Satz von vergrabenen leitfähigen Fingerformen eine vierte Längsachse aufweist, die in der zweiten Richtung verläuft; der zweite Satz von vergrabenen leitfähigen Fingerformen sich unter mehr als einen des Satzes von aktiven Bereichsformen erstreckt; und der zweite Satz von vergrabenen leitfähigen Fingerformen mit dem ersten Satz von vergrabenen leitfähigen Fingerformen verschachtelt (versetzt angeordnet) ist. In einigen Ausführungsformen sind das mindestens eine nichttransitorische computerlesbare Speichermedium und der Computerprogrammcode, die eingerichtet sind, mittels des mindestens einen Prozessors zu bewirken, dass das System das Layout-Diagramm zu erzeugen, ferner: mehrere vergrabene Kontaktformen in Zeilen und in Spalten zu erzeugen, so dass die mehreren vergrabenen Kontaktformen in einer Schachbrettstruktur voneinander beabstandet sind, wobei: jede aktive Bereichsform des Stapels von aktiven Bereichsformen mit einer anderen Zeile der Zeilen der mehreren vergrabenen Kontaktformen durch einen ersten Satz der mehreren vergrabenen Kontaktformen verbunden ist; und jede vergrabene leitfähige Fingerform in dem ersten Satz von vergrabenen leitfähigen Fingerformen und jede vergrabene leitfähige Fingerform in dem zweiten Satz von vergrabenen leitfähigen Fingerformen mit den vergrabenen Kontakten einer anderen Spalte der Spalten der mehreren vergrabenen Kontaktformen verbunden ist, so dass benachbarte Spalten der Spalten der mehreren vergrabenen Kontaktformen die vergrabenen Kontakte einer der benachbarten Spalten mit einer der vergrabenen leitfähigen Fingerformen in dem ersten Satz von vergrabenen leitfähigen Fingerformen verbinden und die vergrabenen Kontakte einer anderen der benachbarten Spalten mit einer der vergrabenen leitfähigen Fingerformen in dem zweiten Satz von vergrabenen leitfähigen Fingerformen verbunden sind.

Claims (17)

  1. Halbleitervorrichtung (100) aufweisend: ein Halbleitersubstrat (213), das aktive Bereiche (210) aufweist, wobei jeder aktive Bereich (210) eine Längsachse aufweist, die in einer ersten Richtung verläuft; eine erste vergrabene Metallschicht unter dem Halbleitersubstrat (213), die eine erste vergrabene leitfähige Schiene (222) aufweist, welche eine Längsachse aufweist, die in der ersten Richtung verläuft; einen ersten Satz von vergrabenen leitfähigen Fingern (226, 406), der sich von der ersten vergrabenen leitfähigen Schiene (222) erstreckt, wobei jeder vergrabene leitfähige Finger in dem ersten Satz von vergrabenen leitfähigen Fingern (226, 406) eine Längsachse aufweist, die in einer zweiten Richtung verläuft, wobei die zweite Richtung im Wesentlichen orthogonal zu der ersten Richtung ist, und wobei der erste Satz von vergrabenen leitfähigen Fingern (226, 406) sich unter mehr als einen der aktiven Bereichen (210) erstreckt; und einen zweiten Satz von vergrabenen leitfähigen Fingern (228, 408), wobei jeder vergrabene leitfähige Finger in dem zweiten Satz von vergrabenen leitfähigen Fingern (228, 408) eine Längsachse aufweist, die in der zweiten Richtung verläuft, wobei der zweite Satz von vergrabenen leitfähigen Fingern (228, 408) sich unter mehr als einen der aktiven Bereiche (210) erstreckt, und wobei der zweite Satz von vergrabenen leitfähigen Fingern mit dem ersten Satz von vergrabenen leitfähigen Fingern verschachtelt ist, wobei jeder der vergrabenen leitfähigen Finger in dem ersten Satz von vergrabenen leitfähigen Fingern (226, 406) und jeder der vergrabenen leitfähigen Finger in dem zweiten Satz von vergrabenen leitfähigen Fingern (228, 408) sich unter alle aktiven Bereiche (210) erstreckt.
  2. Halbleitervorrichtung (100) nach Anspruch 1, wobei die aktiven Bereiche (210) in der ersten Richtung im Wesentlichen parallel zueinander sind, und wobei die aktiven Bereiche (210) bezüglich der zweiten Richtung voneinander getrennt sind.
  3. Halbleitervorrichtung (100) nach Anspruch 1 oder 2, ferner aufweisend: eine vergrabene Kontakt-zu-Transistor-Komponente-Schicht, BVD-Schicht, zwischen dem Halbleitersubstrat (213) und der ersten vergrabenen Metallschicht, wobei die vergrabene BVD-Schicht mehrere vergrabene Kontakte (212) aufweist, die in Reihen und Spalten angeordnet sind, welche in einer Schachbrettstruktur voneinander beabstandet sind; wobei die aktiven Bereiche (210) mit jeweiligen vergrabenen Kontakten (212) in entsprechenden Reihen der mehreren vergrabenen Kontakte (212) verbunden sind; und wobei jeder der vergrabenen leitfähigen Finger in dem ersten Satz von vergrabenen leitfähigen Fingern (226, 406) und jeder der vergrabenen leitfähigen Finger in dem zweiten Satz von vergrabenen leitfähigen Fingern (228, 408) mit den vergrabenen Kontakten (212) in einer anderen Spalte der Spalten der mehreren vergrabenen Kontakte (212) verbunden ist, so dass benachbarte Spalten der Spalten der mehreren vergrabenen Kontakte (212) die vergrabenen Kontakte (212) in einer der benachbarten Spalten, die mit einem der vergrabenen leitfähigen Finger in dem ersten Satz von vergrabenen leitfähigen Fingern (226, 406) verbunden sind, und die vergrabenen Kontakte (212) in einer jeweils anderen der benachbarten Spalten aufweisen, die mit einem der vergrabenen leitfähigen Finger in dem zweiten Satz von vergrabenen leitfähigen Fingern (228, 408) verbunden sind.
  4. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, ferner aufweisend: eine zweite vergrabene Metallschicht, die unter der ersten vergrabenen Metallschicht liegt und Folgendes aufweist: - einen dritten Satz von vergrabenen leitfähigen Fingern (230, 430), wobei jeder vergrabene leitfähige Finger in dem dritten Satz von vergrabenen leitfähigen Fingern (230, 430) unter einem anderen des zweiten Satzes von vergrabenen leitfähigen Fingern (228, 408) in der ersten vergrabenen Metallschicht bereitgestellt ist.
  5. Halbleitervorrichtung (100) nach Anspruch 4, ferner aufweisend: eine vergrabene Durchkontaktierungsschicht, die mehrere erste vergrabene Durchkontaktierungsöffnungen aufweist, wobei die mehreren ersten vergrabenen Durchkontaktierungsöffnungen zwischen dem zweiten Satz von vergrabenen leitfähigen Fingern (228, 408) und dem dritten Satz von vergrabenen leitfähigen Fingern (230, 430) verbunden ist.
  6. Halbleitervorrichtung (100) nach Anspruch 4, wobei die erste vergrabene Metallschicht ferner eine zweite vergrabene leitfähige Schiene (224,404) mit einer Längsachse aufweist, die in der ersten Richtung verläuft; wobei der erste Satz von vergrabenen leitfähigen Fingern (226, 406) sich von der zweiten vergrabenen leitfähigen Schiene (224, 404) erstreckt, so dass er sich zwischen der ersten vergrabenen leitfähigen Schiene (222, 402) und der zweiten vergrabenen leitfähigen Schiene (224, 404) erstreckt; wobei die zweite vergrabene Metallschicht aufweist: - einen ersten Satz von Leitern (234), die sich in der zweiten Richtung erstreckt und unter der zweiten vergrabenen leitfähigen Schiene (224,404) bereitgestellt ist; und - einen zweiten Satz von Leitern (238), die sich in der zweiten Richtung erstreckt und unter der ersten vergrabenen leitfähigen Schiene (222, 402) bereitgestellt ist.
  7. Halbleitervorrichtung (100) nach Anspruch 6, wobei sowohl der erste Satz von Leitern (234) als auch der zweite Satz von Leitern (238) bezüglich der ersten Richtung mit jedem zweiten des zweiten Satzes von vergrabenen leitfähigen Fingern (228, 408) ausgerichtet sind.
  8. Halbleitervorrichtung (100) nach Anspruch 6 oder 7, wobei der zweite Satz von vergrabenen leitfähigen Fingern (228, 408) nicht mit der ersten vergrabenen leitfähigen Schiene (222, 402) verbunden ist und nicht mit der zweiten vergrabenen leitfähigen Schiene (224,404) verbunden ist.
  9. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei jeder der vergrabenen leitfähigen Finger in dem ersten Satz von vergrabenen leitfähigen Fingern (226, 406) eingerichtet ist, eine nicht-angesteuerte Referenzspannung zu empfangen.
  10. Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 8, wobei jeder der vergrabenen leitfähigen Finger in dem zweiten Satz von vergrabenen leitfähigen Fingern (228, 408) eingerichtet ist, eine angesteuerte Referenzspannung zu empfangen.
  11. Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 3, wobei die erste vergrabene Metallschicht ferner aufweist: - eine vergrabene leitfähige Bahn (409) aufweisend eine fünfte Längsachse, die in der ersten Richtung verläuft und in der zweiten Richtung von der ersten vergrabenen leitfähigen Schiene (222, 402) getrennt ist, wobei sowohl der erste Satz von vergrabenen leitfähigen Fingern (226, 406) als auch der zweite Satz von vergrabenen leitfähigen Fingern (228, 408) zwischen der ersten vergrabenen leitfähigen Schiene (222, 402) und der vergrabenen leitfähigen Bahn (409) liegen; wobei sich der zweite Satz von vergrabenen leitfähigen Fingern (228, 408) von der vergrabenen leitfähigen Bahn (409) in der zweiten Richtung erstreckt, und wobei der erste Satz von vergrabenen leitfähigen Fingern (226, 406) nicht mit der vergrabenen leitfähigen Bahn (409) verbunden ist.
  12. Halbleitervorrichtung (100) nach Anspruch 11, wobei die erste vergrabene Metallschicht ferner aufweist: - eine zweite vergrabene leitfähige Schiene (224, 404) aufweisend eine Längsachse, die in der ersten Richtung verläuft, und wobei die vergrabene leitfähige Bahn (409), der erste Satz von vergrabenen leitfähigen Fingern (226, 406) und der zweite Satz von vergrabenen leitfähigen Fingern (228, 408) zwischen der ersten vergrabenen leitfähigen Schiene (222, 402) und der zweiten vergrabenen leitfähigen Schiene (224,404) liegen.
  13. Verfahren zur Herstellung einer Halbleitervorrichtung (100), umfassend: Bilden von aktiven Bereichen (210), wobei jeder aktive Bereich der aktiven Bereiche (210) eine Längsachse aufweist, die auf einem Halbleitersubstrat (213) in einer ersten Richtung verläuft; Bilden einer ersten vergrabenen leitfähigen Schiene (222, 402) aufweisend eine Längsachse, die in der ersten Richtung verläuft; und Bilden eines ersten Satzes von vergrabenen leitfähigen Fingern (226,406), der sich von der ersten vergrabenen leitfähigen Schiene (222,402) erstreckt; wobei jeder vergrabene leitfähige Finger in dem ersten Satz von vergrabenen leitfähigen Fingern (226, 406) eine Längsachse aufweist, die in einer zweiten Richtung verläuft, wobei die zweite Richtung im Wesentlichen orthogonal zu der ersten Richtung ist; und wobei sich der erste Satz von vergrabenen leitfähigen Fingern (226, 406) unter mehr als einen der aktiven Bereiche (210) erstreckt; und Bilden eines zweiten Satzes von vergrabenen leitfähigen Fingern (228, 408); wobei jeder vergrabene leitfähige Finger in dem zweiten Satz von vergrabenen leitfähigen Fingern (228, 408) eine Längsachse aufweist, die in der zweiten Richtung verläuft; wobei der zweite Satz von vergrabenen leitfähigen Fingern (228, 408) sich unter mehr als einen der aktiven Bereiche (210) erstreckt; und wobei der zweite Satz von vergrabenen leitfähigen Fingern (228, 408) mit dem ersten Satz von vergrabenen leitfähigen Fingern (226, 406) verschachtelt ist, wobei jeder der vergrabenen leitfähigen Finger in dem ersten Satz von vergrabenen leitfähigen Fingern (226, 406) und jeder der vergrabenen leitfähigen Finger in dem zweiten Satz von vergrabenen leitfähigen Fingern (228, 408) sich unter alle aktiven Bereiche (210) erstreckt.
  14. Verfahren nach Anspruch 13, ferner umfassend: Bilden von mehreren vergrabenen Kontakten (212) in Reihen, so dass die mehreren vergrabenen Kontakte (212) in einer schachbrettartigen Struktur voneinander beabstandet sind, wobei jeder der aktiven Bereiche (210) mit den vergrabenen Kontakten (212) einer anderen Reihe der Reihen der mehreren vergrabenen Kontakte (212) verbunden ist.
  15. Verfahren nach Anspruch 13, ferner umfassend: Bilden von mehreren vergrabenen Kontakten (212) in Spalten, so dass die mehreren vergrabenen Kontakte (212) in einer schachbrettartigen Struktur voneinander beabstandet sind, wobei jeder vergrabene leitfähige Finger in dem ersten Satz von vergrabenen leitfähigen Fingern (226, 406) und jeder vergrabene leitfähige Finger in dem zweiten Satz von vergrabenen leitfähigen Fingern (228, 408) mit den vergrabenen Kontakten (212) einer anderen Spalte der Spalten der mehreren vergrabenen Kontakte (212) verbunden ist, so dass benachbarte Spalten der Spalten der mehreren vergrabenen Kontakten (212) die vergrabenen Kontakte (212) einer der benachbarten Spalten, die mit einem der vergrabenen leitfähigen Finger in dem ersten Satz von vergrabenen leitfähigen Fingern (226,406) verbunden sind, und die vergrabenen Kontakte (212) einer anderen der benachbarten Spalten aufweisen, die mit einem der vergrabenen leitfähigen Finger in dem zweiten Satz von vergrabenen leitfähigen Fingern (228, 408) verbunden sind.
  16. System (700.) zur Erzeugung (502) eines Layout-Diagramms (709), aufweisend: mindestens einen Prozessor (702); mindestens ein nicht-transitorisches computerlesbares Speichermedium (704), das einen computerausführbaren Programmcode (706) speichert; wobei das mindestens eine nicht-transitorische computerlesbare Speichermedium (704), der computerausführbare Programmcode (706) und der mindestens eine Prozessor (702) eingerichtet sind, zu bewirken, dass das System (700.) das Layout-Diagramm (709) erzeugt, wobei das Erzeugen (502) des Layout-Diagramms (709) Folgendes umfasst: - Erzeugen (602) von aktiven Bereichsformen (210), wobei jede aktive Bereichsform der aktiven Bereichsformen (210) eine Längsachse aufweist, die auf einer Halbleitersubstratform (213) in einer ersten Richtung verläuft; - Erzeugen (604) einer ersten vergrabenen leitfähigen Schienenform (222, 402), die eine Längsachse aufweist, die in der ersten Richtung verläuft; - Erzeugen (606) eines ersten Satzes von vergrabenen leitfähigen Fingerformen (226, 406), der sich von der ersten vergrabenen leitfähigen Schienenform (222, 402) erstreckt, - wobei jede vergrabene leitfähige Fingerform in dem ersten Satz von vergrabenen leitfähigen Fingerformen (226,406) eine Längsachse aufweist, die in einer zweiten Richtung verläuft, wobei die zweite Richtung im Wesentlichen orthogonal zu der ersten Richtung ist, - wobei der erste Satz von vergrabenen leitfähigen Fingerformen (226, 406) sich unter mehr als eine der aktiven Bereichsformen (210) erstreckt; und - Erzeugen (608) eines zweiten Satzes von vergrabenen leitfähigen Fingerformen (228, 408), - wobei jede vergrabene leitfähige Fingerform in dem zweiten Satz von vergrabenen leitfähigen Fingerformen (228, 408) eine Längsachse aufweist, die in der zweiten Richtung verläuft, - wobei der zweite Satz von vergrabenen leitfähigen Fingerformen (228,408) sich unter mehr als eine der aktiven Bereichsformen (210) erstreckt, und - wobei der zweite Satz von vergrabenen leitfähigen Fingerformen (228, 408) mit dem ersten Satz von vergrabenen leitfähigen Fingerformen (226, 406) verschachtelt ist, wobei jeder der vergrabenen leitfähigen Finger in dem ersten Satz von vergrabenen leitfähigen Fingern (226,406) und jeder der vergrabenen leitfähigen Finger in dem zweiten Satz von vergrabenen leitfähigen Fingern (228, 408) sich unter alle aktiven Bereichsformen (210) erstreckt.
  17. System (700.) nach Anspruch 16, wobei das Erzeugen des Layout-Diagramms (709) ferner umfasst: Erzeugen von mehreren vergrabenen Kontaktformen (212) in Zeilen und in Spalten, so dass die mehreren vergrabenen Kontaktformen (212) in einer Schachbrettstruktur voneinander beabstandet sind, wobei jede aktive Bereichsform der aktiven Bereichsformen (210) durch einen ersten Satz der mehreren vergrabenen Kontaktformen (212) mit einer anderen Reihe der Reihen der mehreren vergrabenen Kontaktformen (212) verbunden ist, und wobei jede vergrabene leitfähige Fingerform in dem ersten Satz von vergrabenen leitfähigen Fingerformen (226,406) und jede vergrabene leitfähige Fingerform in dem zweiten Satz von vergrabenen leitfähigen Fingerformen (228, 408) mit den vergrabenen Kontaktformen (212) einer anderen Spalte der Spalten der mehreren vergrabenen Kontaktformen (212) verbunden ist, so dass benachbarte Spalten der Spalten der mehreren vergrabenen Kontaktformen (212) die vergrabenen Kontakte (212) einer der benachbarten Spalten, die mit einer der vergrabenen leitfähigen Fingerformen in dem ersten Satz von vergrabenen leitfähigen Fingerformen (226, 406) verbunden sind, und die vergrabenen Kontakte (212) einer anderen der benachbarten Spalten aufweisen, die mit einer der vergrabenen leitfähigen Fingerformen in dem zweiten Satz von vergrabenen leitfähigen Fingerformen (228, 408) verbunden sind.
DE102020132602.5A 2020-05-13 2020-12-08 Halbleitervorrichtung mit vergrabenen leitfähigen fingern und deren herstellungsverfahren Active DE102020132602B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063024203P 2020-05-13 2020-05-13
US63/024,203 2020-05-13
US17/108,752 US20210358847A1 (en) 2020-05-13 2020-12-01 Semiconductor device including buried conductive fingers and method of making the same
US17/108,752 2020-12-01

Publications (2)

Publication Number Publication Date
DE102020132602A1 DE102020132602A1 (de) 2021-11-18
DE102020132602B4 true DE102020132602B4 (de) 2023-06-29

Family

ID=77321182

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020132602.5A Active DE102020132602B4 (de) 2020-05-13 2020-12-08 Halbleitervorrichtung mit vergrabenen leitfähigen fingern und deren herstellungsverfahren

Country Status (4)

Country Link
US (1) US20230387016A1 (de)
CN (1) CN113299609B (de)
DE (1) DE102020132602B4 (de)
TW (1) TWI759202B (de)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69533691T2 (de) 1994-12-30 2006-02-02 Siliconix Inc., Santa Clara Laterales Leistungs-MOSFET mit einer Metallschicht zur Verminderung des verteilten Widerstandes und Verfahren zur Herstellung
US7260442B2 (en) 2004-03-03 2007-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for mask fabrication process control
US20080150082A1 (en) 2006-12-20 2008-06-26 Dragan Zupac Power transistor featuring a double-sided feed design and method of making the same
US20090152649A1 (en) 2007-12-17 2009-06-18 Su Tae Kim Semiconductor Device of Multi-Finger Type
US20120126406A1 (en) 2010-11-18 2012-05-24 Microchip Technology Incorporated Using bump bonding to distribute current flow on a semiconductor power device
US20140040838A1 (en) 2012-08-01 2014-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods For Making A Mask For An Integrated Circuit Design
US20150278429A1 (en) 2014-04-01 2015-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method for Integrated Circuit Manufacturing
US9256709B2 (en) 2014-02-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit mask patterning
US20160225709A1 (en) 2013-09-18 2016-08-04 Skyworks Solutions, Inc. Metal layout for radio-frequency switches
US20200019671A1 (en) 2018-07-16 2020-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of forming the same
US20200027849A1 (en) 2018-07-19 2020-01-23 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
DE112016007503T5 (de) 2016-12-07 2020-02-20 Intel Corporation Integrierte-Schaltung-Bauelement mit Rückseiten-Zwischenverbindung zu tiefem Source/Drain-Halbleiter

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07507006A (ja) 1992-05-23 1995-08-03 シェコ・アクチェンゲセルシャフト 環境保護に有益な水処理装置
US6879505B2 (en) * 2003-03-31 2005-04-12 Matrix Semiconductor, Inc. Word line arrangement having multi-layer word line segments for three-dimensional memory array
JP5552775B2 (ja) * 2009-08-28 2014-07-16 ソニー株式会社 半導体集積回路
US8674440B2 (en) * 2012-07-31 2014-03-18 Io Semiconductor Inc. Power device integration on a common substrate
JP6164636B2 (ja) * 2013-03-05 2017-07-19 ローム株式会社 半導体装置
US9779988B2 (en) * 2013-12-20 2017-10-03 Nxp Usa, Inc. Semiconductor devices with inner via
US10096550B2 (en) * 2017-02-21 2018-10-09 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69533691T2 (de) 1994-12-30 2006-02-02 Siliconix Inc., Santa Clara Laterales Leistungs-MOSFET mit einer Metallschicht zur Verminderung des verteilten Widerstandes und Verfahren zur Herstellung
US7260442B2 (en) 2004-03-03 2007-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for mask fabrication process control
US20080150082A1 (en) 2006-12-20 2008-06-26 Dragan Zupac Power transistor featuring a double-sided feed design and method of making the same
US20090152649A1 (en) 2007-12-17 2009-06-18 Su Tae Kim Semiconductor Device of Multi-Finger Type
US20120126406A1 (en) 2010-11-18 2012-05-24 Microchip Technology Incorporated Using bump bonding to distribute current flow on a semiconductor power device
US20140040838A1 (en) 2012-08-01 2014-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods For Making A Mask For An Integrated Circuit Design
US20160225709A1 (en) 2013-09-18 2016-08-04 Skyworks Solutions, Inc. Metal layout for radio-frequency switches
US9256709B2 (en) 2014-02-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit mask patterning
US20150278429A1 (en) 2014-04-01 2015-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method for Integrated Circuit Manufacturing
DE112016007503T5 (de) 2016-12-07 2020-02-20 Intel Corporation Integrierte-Schaltung-Bauelement mit Rückseiten-Zwischenverbindung zu tiefem Source/Drain-Halbleiter
US20200019671A1 (en) 2018-07-16 2020-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of forming the same
US20200027849A1 (en) 2018-07-19 2020-01-23 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors

Also Published As

Publication number Publication date
CN113299609B (zh) 2023-09-12
CN113299609A (zh) 2021-08-24
US20230387016A1 (en) 2023-11-30
TWI759202B (zh) 2022-03-21
DE102020132602A1 (de) 2021-11-18
TW202209162A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
DE102017124097B4 (de) Stromnetzstrukturen und verfahren zu ihrer herstellung
DE102019129048B4 (de) Halbleitervorrichtung mit füllerzellregion, verfahren zur erzeugung eines layoutdiagramms und system für dafür
DE102017110226A1 (de) Füller für integrierte Schaltungen und Verfahren davon
DE102018108579B4 (de) Integrierte schaltung und verfahren zu deren herstellung
DE102019116952B4 (de) Integrierte-schaltkreis-struktur, layout-schaubild-verfahren und system
DE102019123621B4 (de) Routungsressourcenverbesserndes verfahren zum generieren von layout-diagrammen, und system dafür
DE102019128571B4 (de) Verfahren zum erzeugen eines layoutdiagramms mit zelle mit darauf basierenden stiftmustern und halbleitervorrichtung
DE102021110414A1 (de) Vier-cpp-breite speicherzelle mit vergrabenem leistungsgitter und verfahren zu deren herstellung
DE102021110387A1 (de) Integrierte schaltungsanlage und verfahren
DE102020119280A1 (de) Platzbedarf für multi-bit-flip-flop
DE102020127462B4 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102020115617B4 (de) Halbleitervorrichtung, integrierte Schaltung und darauf basierendes System
DE102019125900B4 (de) Metallschnittgebiet-positionierungsverfahren und system
DE102021111423B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102020132602B4 (de) Halbleitervorrichtung mit vergrabenen leitfähigen fingern und deren herstellungsverfahren
DE102023100725A1 (de) Ic-logikbauteil, layout, system und verfahren
DE102019125461A1 (de) Halbleiterstruktur, vorrichtung und verfahren
DE102021100870B4 (de) Hybridschicht-layout, -verfahren, -system und -struktur
DE102021108836A1 (de) Halbleiterbauelement mit v2v-schiene und herstellungsverfahren davon
DE102021105450B4 (de) Integrierte Schaltungsvorrichtung, System und Verfahren
DE102021119369A1 (de) Pegelverschiebungsschaltkreis und verfahren
DE102020125643A1 (de) Multi-gated-e/a-system, halbleitervorrichtung und verfahren zum erzeugen von gatingsignalen für diese
DE102020114130A1 (de) Abbindungsvorrichtung
DE102021102951A1 (de) Entkopplungssystem, verfahren zum betrieb davon und verfahren zur herstellung davon
DE102020109326A1 (de) Ic-vorrichtung, verfahren, layout und system

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final