DE102021111423B4 - Halbleitervorrichtung und Verfahren zu ihrer Herstellung - Google Patents

Halbleitervorrichtung und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE102021111423B4
DE102021111423B4 DE102021111423.3A DE102021111423A DE102021111423B4 DE 102021111423 B4 DE102021111423 B4 DE 102021111423B4 DE 102021111423 A DE102021111423 A DE 102021111423A DE 102021111423 B4 DE102021111423 B4 DE 102021111423B4
Authority
DE
Germany
Prior art keywords
bus bar
axis
power voltage
reference power
busbar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102021111423.3A
Other languages
English (en)
Other versions
DE102021111423A1 (de
Inventor
Guo-Huei Wu
Hui-Zhong ZHUANG
Chih-Liang Chen
Li-Chun Tien
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021111423A1 publication Critical patent/DE102021111423A1/de
Application granted granted Critical
Publication of DE102021111423B4 publication Critical patent/DE102021111423B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11898—Input and output buffer/driver structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11881—Power supply lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

Halbleitervorrichtung (100), die umfasst:ein Halbleitersubstrat (308), das eine oder mehrere aktive Halbleiterkomponenten aufweist, wobei eine Vorderseite (304) über dem Halbleitersubstrat (308) definiert ist und eine Rückseite (306) unter dem Halbleitersubstrat (308) definiert ist;eine erste vorderseitige Stromschiene (408) auf der Vorderseite (304) des Halbleitersubstrats (308), wobei die erste vorderseitige Stromschiene (408) dazu eingerichtet ist, eine erste Referenzleistungsspannung zu empfangen; undeine erste rückseitige Stromschiene (346) und eine zweite rückseitige Stromschiene (348) auf der Rückseite (306) des Halbleitersubstrats (308);wobei die erste rückseitige Stromschiene (346) dazu eingerichtet ist, eine zweite Referenzleistungsspannung zu empfangen; unddie zweite rückseitige Stromschiene (348, 348') dazu eingerichtet ist, eine dritte Referenzleistungsspannung zu empfangen; undwobei die erste Referenzleistungsspannung, die zweite Referenzleistungsspannung und die dritte Referenzleistungsspannung voneinander verschieden sind, wobei die Halbleitervorrichtung (100) des Weiteren umfasst:eine dritte rückseitige Stromschiene (352) auf der Rückseite (306);eine vierte rückseitige Stromschiene (350) auf der Rückseite (306);eine fünfte rückseitige Stromschiene (354) auf der Rückseite (306);wobei:die erste rückseitige Stromschiene (346), die zweite rückseitige Stromschiene (348), die dritte rückseitige Stromschiene (352), die vierte rückseitige Stromschiene (350) und die fünfte rückseitige Stromschiene (354) sich jeweils entsprechend in einer ersten Richtung (X-Achse) erstrecken;die dritte rückseitige Stromschiene (352) dazu eingerichtet ist, die dritte Referenzleistungsspannung zu empfangen;die vierte rückseitige Stromschiene (350) dazu eingerichtet ist, die erste Referenzleistungsspannung zu empfangen; unddie vierte rückseitige Stromschiene (350) sich zwischen der zweiten rückseitigen Stromschiene und der dritten rückseitigen Stromschiene (352) relativ zu der ersten Richtung (X-Achse) befindet.

Description

  • HINTERGRUND
  • Die Branche der integrierten Halbleiterschaltkreise (Integrated Circuits, ICs) hat eine breite Vielzahl verschiedener analoger und digitaler Vorrichtungen produziert, um Probleme in einer Reihe verschiedener Bereiche zu lösen. In dem Maße, wie ICs kleiner und komplexer geworden sind, sind die Betriebsspannungen dieser analogen und digitalen Vorrichtungen reduziert worden, was sich auf die Betriebsspannungen dieser digitalen Vorrichtungen und auf die Gesamtleistung der ICs auswirkt.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie in Verbindung mit den beiliegenden Figuren gelesen wird. Es ist anzumerken, dass gemäß der gängigen Praxis in der Industrie verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Die Abmessungen der verschiedenen Elemente können vielmehr im Interesse der Übersichtlichkeit der Besprechung nach Bedarf vergrößert oder verkleinert werden.
  • Eine Halbleitervorrichtung ist aus der DE 10 2019 127 073 A1 bekannt. Eine weitere Halbleitervorrichtung ist aus der US 2002 / 0 020 862 A1 bekannt.
    • 1A ist ein Blockschaubild einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 1B ist ein Querschnitt gemäß einigen Ausführungsformen.
    • 2 ist ein integrierter Schaltkreis (IC) gemäß einigen Ausführungsformen.
    • 3A und 3B sind entsprechende Layout-Schaubilder, die eine Zelle gemäß einigen Ausführungsformen veranschaulichen.
    • 3C ist ein Layout-Schaubild, das eine Darstellung einer Halbleitervorrichtung gemäß einigen Ausführungsformen ist.
    • 3D ist ein Querschnitt entlang der Linie von 3C gemäß einigen Ausführungsformen.
    • 4A und 4B sind entsprechende Layout-Schaubilder, die aneinander anliegende Zellen gemäß einigen Ausführungsformen veranschaulichen.
    • 5A und 5B sind entsprechende Layout-Schaubilder, die aneinander anliegende Zellen gemäß einigen Ausführungsformen veranschaulichen.
    • 6A und 6B sind entsprechende Layout-Schaubilder, die eine Zelle gemäß einigen Ausführungsformen veranschaulichen.
    • 7A und 7B sind entsprechende Layout-Schaubilder, die eine Zelle gemäß einigen Ausführungsformen veranschaulichen.
    • 8A und 8B sind entsprechende Layout-Schaubilder, die eine Zelle gemäß einigen Ausführungsformen veranschaulichen.
    • 9 ist ein Schaltbild gemäß einigen Ausführungsformen.
    • 10A und 10B sind entsprechende Layout-Schaubilder einer Zelle gemäß einigen Ausführungsformen.
    • 11A und 11B sind entsprechende Layout-Schaubilder einer Zelle gemäß einigen Ausführungsformen.
    • 12 ist ein Schaltbild eines NAND-Gatters gemäß einigen Ausführungsformen.
    • 13A und 13B sind entsprechende Layout-Schaubilder einer Zelle gemäß einigen Ausführungsformen.
    • 14A und 14B sind entsprechende Layout-Schaubilder einer Zelle gemäß einigen Ausführungsformen.
    • 15 ist ein Flussdiagramm eines Verfahrens zur Herstellung einer Halbleitervorrichtung.
    • 16 ist ein Flussdiagramm eines Verfahrens zur Fertigung einer Halbleitervorrichtung.
    • 17 ist ein Flussdiagramm eines Verfahrens zur Fertigung einer Halbleitervorrichtung.
    • 18 ist ein Flussdiagramm eines Verfahrens zur Fertigung einer Halbleitervorrichtung mit einer Zellenregion.
    • 19 ist ein Blockschaubild eines Electronic Design Automation-Systems (EDA-Systems) gemäß einigen Ausführungsformen.
    • 20 ist ein Blockschaubild eines Herstellungssystems für integrierte Schaltkreise (ICs) und eines damit verbundenen IC-Herstellungsflusses gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des hier besprochenen Gegenstandes bereit. Im Folgenden werden konkrete Beispiele für Komponenten, Werte, Operationen, Materialien, Anordnungen, oder dergleichen beschrieben, um die vorliegende Offenlegung zu vereinfachen. Andere Komponenten, Werte, Operationen, Materialien, Anordnungen, oder dergleichen werden ebenfalls in Betracht gezogen. Zum Beispiel kann das Bilden eines ersten Elements über oder auf einem zweiten Element in der folgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt gebildet sind, und kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element gebildet sein können, so dass das erste und das zweite Element nicht unbedingt in direktem Kontakt stehen. Darüber hinaus kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schafft nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
  • Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen, im vorliegenden Text zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Elementen oder Merkmalen, wie in den Figuren veranschaulicht, zu beschreiben. Die räumlich relativen Begriffe sollen auch andere Ausrichtungen der Vorrichtung im Gebrauch oder Betrieb neben der in den Figuren gezeigten Ausrichtung umfassen. Die Vorrichtung kann auch anders ausgerichtet sein (um 90 Grad gedreht, oder sonstige Ausrichtungen), und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können gleichermaßen entsprechend interpretiert werden.
  • In einigen Ausführungsformen enthält eine Halbleitervorrichtung eine oder mehrere aktive Halbleiterkomponenten, wobei eine Vorderseite über einem Halbleitersubstrat definiert ist und eine Rückseite unter dem Halbleitersubstrat, das heißt, auf der Seite gegenüber der Vorderseite, definiert ist. In einigen Ausführungsformen werden eine oder mehrere vorderseitige Stromschienen auf der Vorderseite des Halbleitersubstrats ausgebildet, und eine oder mehrere rückseitige Stromschienen werden auf der Rückseite des Halbleitersubstrats ausgebildet. Durch die vorderseitigen Stromschienen und/oder die rückseitigen Stromschienen werden unterschiedliche Referenzspannungen an die aktiven Halbleitervorrichtungen verteilt. Zum Beispiel werden Referenzspannungen wie zum Beispiel eine gegatterte Version von VDD (im vorliegenden Text als VVDD bezeichnet), eine ungegatterte Version von VDD (im vorliegenden Text als wahre VDD oder TVDD bezeichnet) und VSS (zum Beispiel Erde) durch eine oder mehrere der vorderseitigen Stromversorgungsschienen und/oder eine oder mehrere der rückseitigen Stromversorgungsschienen empfangen, um die drei verschiedenen Referenzspannungen VDD, VVDD und TVDD zu Zellenregionen auf dem Halbleitersubstrat zu verteilen. Im Allgemeinen hilft das Reduzieren der Überlastung der Stromschienen, um verschiedene Betriebsspannungen zu verteilen, ohne große Mengen an Rauschen zu erzeugen, die Größe der Schaltungen eines ICs zu reduzieren. Dementsprechend helfen in einigen Ausführungsformen die vorderseitigen Stromschienen und die rückseitigen Stromschienen, die Überlastung der Stromschienen zu verringern und das Rauschen zu reduzieren, wodurch das Verkleinern der aktiven Halbleiterkomponenten auf dem Halbleitersubstrat einfacher wird.
  • 1A ist ein Blockschaubild einer Halbleitervorrichtung 100 gemäß einer Ausführungsform der vorliegenden Offenbarung.
  • In 1A enthält die Halbleitervorrichtung 100 unter anderem ein Schaltkreismakro (im Folgenden Makro) 101. In einigen Ausführungsformen ist das Makro 101 ein Header-Schaltkreis. In einigen Ausführungsformen ist das Makro 101 ein anderes Makro als ein Header-Schaltkreis. Das Makro 101 umfasst unter anderem eine Region 102 mit einer vorderseitige Metallarchitektur mit einer oder mehreren vorderseitigen Stromschienen, die dazu eingerichtet sind, eine oder mehrere Referenzspannungen zu empfangen, und einer rückseitigen Metallarchitektur mit einer oder mehreren rückseitigen Stromschienen, die dazu eingerichtet sind, eine oder mehrere Referenzspannungen empfangen. In einigen Ausführungsformen sind mindestens einige der Referenzspannungen, die durch die vorderseitigen leitfähigen Schienen empfangen werden, und mindestens einige der Referenzspannungen, die durch die rückseitigen leitfähigen Schienen empfangen werden, die gleichen. In anderen Ausführungsformen sind die durch die vorderseitigen leitfähigen Schienen empfangenen Referenzspannungen und die durch die rückseitigen leitfähigen Schienen empfangenen Referenzspannungen die gleichen. In weiteren Ausführungsformen sind die durch die vorderseitigen Stromschienen empfangenen Referenzspannungen und die durch die rückseitigen Stromschienen empfangenen Referenzspannungen alle unterschiedlich. Wie unten noch erläutert wird, vergrößern leitfähige Finger die Fläche, die für die Herstellung von Verbindungen zu leitfähigen Segmenten zur Verfügung steht, die in einem Leistungsgatterungsregime unterschiedliche Spannungen bereitstellen. Die Region 102 weist Metallschichten und Interconnect-Schichten oberhalb des Halbleitersubstrats auf, wobei sich „oberhalb“ auf die Z-Achse bezieht (in 1A nicht dargestellt). Die Region 102 enthält auch Metallschichten und Interconnect-Schichten unterhalb des Halbleitersubstrats, wobei sich „unterhalb“ auf die Z-Richtung bezieht (in 1A nicht dargestellt), die auch als rückseitige Metallschichten und rückseitige Durchkontaktierungen bezeichnet werden. Vorderseitige Stromschienen werden in den vorderseitigen Metallschichten oberhalb des Halbleitersubstrats gebildet, während rückseitige Stromschienen in den Metallschichten unterhalb des Halbleitersubstrats gebildet werden.
  • In einigen Ausführungsformen sind in der Region 102 die vorderseitigen Stromschienen und die rückseitigen Stromschienen dazu eingerichtet, unterschiedliche Referenzspannungen zu empfangen (zum Beispiel GND, WDD, TVDD). Durch Verteilen der Leistung auf der Vorderseite und der Rückseite des Halbleitersubstrats wird in einigen Ausführungsformen die Zellenhöhe reduziert, und die durch einen Schaltkreis belegte Fläche wird verkleinert. In einigen Ausführungsformen werden durch das Verteilen von Leistung auf der Vorderseite und der Rückseite des Halbleitersubstrats auch die Elektromigrationsanfälligkeit, die parasitäre Kapazität und der innere Widerstand reduziert, wodurch entsprechende Designs energieeffizienter werden.
  • 1B ist ein Querschnitt gemäß einigen Ausführungsformen.
  • Insbesondere veranschaulicht 1B eine Querschnittsfläche einer Region einer Halbleitervorrichtung, wie zum Beispiel der Region 102 der in 1A gezeigten Halbleitervorrichtung 100.
  • Der Querschnitt von 1B enthält das Halbleitersubstrat 113, die Kontakt-zu-Transistor-Komponentenschicht (Schicht BVD), die rückseitige Metallschicht BMo, die rückseitige Durchkontaktierungsschicht BVIAo und die rückseitige Metallschicht BM1. Ebenfalls gezeigt sind eine Metall-zu-Drain/Source-Schicht (MD-Schicht), eine Durchkontaktierung-zu-Gate/MD-Schicht (VGD-Schicht), eine Metallschicht Mo, die Durchkontaktierungsschicht VIAo und eine Metallschicht M1. In einigen Ausführungsformen wird die VGD-Schicht als eine Durchkontaktierung-zu-MD-Schicht (VD-Schicht) bezeichnet. Von oben nach unten, relativ zu einer Z-Achse, bilden die Metallschicht M1, die Durchkontaktierungsschicht VIAo, die Metallschicht Mo, die VGD-Schicht, die MD-Schicht, das Halbleitersubstrat 113, die Schicht BVD, die rückseitige Metallschicht BMo, die rückseitige Durchkontaktierungsschicht BVIAo und die rückseitige Metallschicht BM1 einen Stapel aus Schichten. Die Z-Achse verläuft orthogonal zur X-Achse und zur Y-Achse (für letztere siehe 1A).
  • In 1B stellt Mo eine erste Metallisierungsschicht auf der Vorderseite dar. Dementsprechend ist die erste Interconnect-Schicht auf der Vorderseite VIAo; BMo stellt eine erste Metallisierungsschicht auf der Rückseite dar, und dementsprechend ist die erste Interconnect-Schicht auf der Rückseite BVIAo. In einigen Ausführungsformen, in Abhängigkeit von der Nummerierungskonvention des entsprechenden Prozessknotens, durch den eine solche Halbleitervorrichtung gefertigt wird, ist die erste Metallisierungsschicht auf der Vorderseite M1; dementsprechend ist die erste Interconnect-Schicht VIA1, die erste Metallisierungsschicht auf der Rückseite ist BM1, und dementsprechend ist die erste Interconnect-Schicht auf der Rückseite BVIA1. In einigen Ausführungsformen ist Mo die erste Metallisierungsschicht oberhalb einer Transistorschicht (die die Halbleiterschicht 113 enthält), in der Transistoren ausgebildet werden, und BMo ist die erste Metallisierungsschicht unterhalb der Transistorschicht.
  • Wie in 1B gezeigt, werden die Metallschicht M1, die Durchkontaktierungsschicht VIAo, die Metallschicht Mo, die VGD-Schicht und die MD-Schicht über dem Halbleitersubstrat 113 gestapelt. In dem Halbleitersubstrat 113 werden aktive (OD) Regionen 210 ausgebildet. Weil die Metallschicht M1, die Durchkontaktierungsschicht VIAo, die Metallschicht Mo, die VGD-Schicht und die MD-Schicht über dem Halbleitersubstrat 113 gestapelt sind, werden sie als „vorderseitige“ Schichten bezeichnet. Die Schicht BVD, die rückseitige Metallschicht BMo, die rückseitige Durchkontaktierungsschicht BVIAo und die rückseitige Metallschicht BM1 sind - in dieser Reihenfolge - unterhalb des Halbleitersubstrats 113 von oben nach unten gestapelt, das heißt, von dem Halbleitersubstrat 113 aus gesehen vom nächstgelegenen zum am weitesten entfernten. Weil die Schicht BVD, die rückseitige Metallschicht BMo, die rückseitige Durchkontaktierungsschicht BVIAo und die rückseitige Metallschicht BM1 unterhalb des Halbleitersubstrats 113 gestapelt sind, werden sie als eine „rückseitige“ Schichten bezeichnet.
  • 2 ist ein integrierter Schaltkreis (IC) 200 gemäß einigen Ausführungsformen.
  • Der IC 200 ist ein Beispiel für einen Schaltkreis, die in der oben beschriebenen Region 102 verwendet werden kann. Insofern ist der IC 200 ein Beispiel für einen Schaltkreis, die von der Verwendung einer vorderseitigen Metallarchitektur und einer rückseitigen Metallarchitektur profitiert, die Stromschienen aufweisen, die dazu eingerichtet sind, unterschiedliche Referenzspannungen zu empfangen.
  • Der IC 200 weist auf: einen Header-Schaltkreis 202; einen Steuerschaltkreis 204; einen durch ungegatterte Leistung angesteuerten Schaltkreis 203; einen durch gegatterte Leistung angesteuerten Schaltkreis 205A; und einen durch gegatterte Leistung angesteuerten Schaltkreis 205B. Im Allgemeinen steigt der Stromverbrauch eines Schaltkreises aufgrund von Leckströmen. Leistungsgatterung ist eine Technik zur Verringerung des Stromverbrauchs in Schaltkreisen innerhalb eines ICs durch Abschalten der Stromzufuhr zu Schaltkreisen innerhalb des ICs, die nicht verwendet werden. Der Strom, der jedem der durch gegatterte Leistung angesteuerten Schaltkreise 205A und 205B zugeführt wird, wird durch entsprechende Abschnitte des Header-Schaltkreises 202 gesteuert, weshalb jeder der Schaltkreise 205A und 205B im vorliegenden Text als ein durch gegatterte Leistung angesteuerter Schaltkreis bezeichnet wird. Der Strom, der dem durch ungegatterte Leistung angesteuerten Schaltkreis 203 zugeführt wird, wird nicht durch einen entsprechenden Header-Schaltkreis gegattert, weshalb der Schaltkreis 203 im vorliegenden Text als ein durch ungegatterte Leistung angesteuerter Schaltkreis bezeichnet.
  • Jeder der durch gegatterte Leistung angesteuerten Schaltkreise 205A und 205B ist ein Typ von Schaltkreis, der dazu eingerichtet ist, in einem Normalmodus und in einem Schlummermodus (letzterer wird auch als ein Standby-Modus bezeichnet) oder dergleichen zu arbeiten. Im Normalmodus wird jedem der durch gegatterte Leistung angesteuerten Schaltkreise 205A und 205B Strom zugeführt. Im Normalmodus wird jeder der durch gegatterte Leistung angesteuerten Schaltkreise 205A und 205B des IC 200 verwendet und ist entweder aktiv oder inaktiv, wobei im aktiven Zustand mehr Strom verbraucht wird als im inaktiven Zustand. Obwohl weniger Strom verbraucht wird, wenn jeder der durch gegatterte Leistung angesteuerten Schaltkreise 205A und 205B in Gebrauch, aber inaktiv ist, wird dennoch aufgrund von Leckströmen erheblich viel Strom verbraucht. Im Schlummermodus wird keiner der durch gegatterte Leistung angesteuerten Schaltkreise 205A und 205B verwendet, weshalb keinem der durch gegatterte Leistung angesteuerten Schaltkreise 205A und 205B Strom zugeführt wird. Dementsprechend ist im Schlummermodus jeder der durch gegatterte Leistung angesteuerten Schaltkreise 205A und 205B nicht nur inaktiv, sondern es ist auch keiner der Schaltkreise 205A und 205B von Leckströmen betroffen. In einigen Ausführungsformen wird der Schlummermodus als ein Standby-Modus bezeichnet. Eine detailliertere Beschreibung eines Header-Schaltkreises und seiner Beziehung zu einem durch gegatterte Leistung angesteuerten Schaltkreis und einem durch ungegatterte Leistung angesteuerten Schaltkreis findet sich in der US-Patentpublikation US 2020 / 0 019 671 A1 , eingereicht am 2. Juli 2019, mit dem Titel „Integrated Circuit and Method of Forming the Same“.
  • Der Header-Schaltkreis 202 weist einen PMOS-Transistor P1 und einen PMOS-Transistor P2 auf. Eine Source des PMOS-Transistors P1 und eine Source des PMOS-Transistors P2 sind beide dazu eingerichtet, eine ungegatterte Version einer Referenzspannung, zum Beispiel VDD, zu empfangen. In 2 wird die ungegatterte Version von VDD als eine wahre VDD (TVDD) bezeichnet. Darüber hinaus sind ein Körperkontakt des PMOS-Transistors P1 und ein Körperkontakt des PMOS-Transistors P2 dazu eingerichtet, die ungegatterte Referenzspannung TVDD zu empfangen. Wenn die Transistoren P1 und P2 entsprechend eingeschaltet werden, so speisen ein Drain des PMOS-Transistors P1 und ein Drain des PMOS-Transistors P2 eine gegatterte Version von TVDD entsprechend in die durch gegatterte Leistung angesteuerten Schaltkreise 205A und 205B ein. Die gegatterte Version von TVDD wird in 2 als virtuelle VDD (VVDD) bezeichnet. Unter der Annahme, dass ein Source-Drain-Spannungsabfall (Vsd) für jeden der Transistoren P1 und P2 hinreichend klein ist, um als vernachlässigbar angesehen werden zu können, ist VVDD = TVDD - Vsd ≈ TVDD, und somit ähnelt VVDD im Wesentlichen TVDD. Wenn die Transistoren P1 und P2 entsprechend ausgeschaltet werden, so wird die Stromversorgung zu den durch gegatterte Leistung angesteuerten Schaltkreisen 205A und 205B entsprechend unterbrochen.
  • Ein Gate des PMOS-Transistors P1 und ein Gate des PMOS-Transistors P2 sind beide mit einem Knoten nd01 verbunden und sind dazu eingerichtet, ein Steuersignal NSLEEPin' zu empfangen. Der Header-Schaltkreis 202 ist, und insbesondere ist jeder der Transistoren P1 und P2, dazu eingerichtet, auf der Grundlage des Steuersignals NSLEEPin' ein- und ausgeschaltet zu werden. Es ist anzumerken, dass der Header-Schaltkreis 202 eine andere Konfiguration als die in 2 gezeigte Ausführungsform haben kann. In einigen alternativen Ausführungsformen hat zum Beispiel der Header-Schaltkreis 202 einen einzelnen PMOS-Transistor, zum Beispiel P1, der WDD in jeden der durch gegatterte Leistung angesteuerten Schaltkreise 205A und 205B einspeist. In einer solchen alternativen Ausführungsform, in der die Stromversorgungskapazität des Transistors P1 ausreicht, um jeden der durch gegatterte Leistung angesteuerten Schaltkreise 205A und 205B zu versorgen, reduziert die Verwendung eines einzelnen Transistors P1 die durch den Header-Schaltkreis 202 beanspruchte Fläche.
  • Der Steuerschaltkreis 204 weist einen ersten Inverter 206 und einen zweiten Inverter 208 auf. Der erste Inverter 206 ist dazu eingerichtet, ein Steuersignal NSLEEPin zu empfangen und dieses Steuersignal zu invertieren, um ein Steuersignal NSLEEPin' zu generieren. Wenn also das Steuersignal NSLEEPin in einem Hochspannungszustand (zum Beispiel bei oder nahe TVDD) empfangen wird, dann ist der erste Inverter 206 dazu eingerichtet, das Steuersignal NSLEEPin' in einem Niederspannungszustand (zum Beispiel bei oder nahe VSS) zu generieren. Wenn das Steuersignal NSLEEPin in einem Niederspannungszustand empfangen wird (zum Beispiel bei oder nahe VSS), dann ist der erste Inverter 206 dazu eingerichtet, das Steuersignal NSLEEPin' in einem Hochspannungszustand zu generieren (zum Beispiel bei oder nahe TVDD).
  • In dieser Ausführungsform weist der erste Inverter 206 einen PMOS-Transistor P3 und einen NMOS-Transistor N1 auf. Der PMOS-Transistor P3 hat eine Source, die so verbunden ist, dass sie die ungegatterte Referenzspannung TVDD empfängt, und einen Drain, der mit dem Knoten nd02 verbunden ist. Ein Körperkontakt des PMOS-Transistors P3 ist so verbunden, dass er eine ungegatterte Referenzspannung TVDD empfängt. Der Knoten nd02 ist mit dem Knoten nd01 des Schaltkreises 202 verbunden. Der NMOS-Transistor N1 hat einen Drain, der mit dem Knoten nd02 verbunden ist, und eine Source, die so verbunden ist, dass sie eine Referenzspannung VSS (zum Beispiel eine Erdungsspannung) empfängt. Ein Körperkontakt des NMOS-Transistors N1 ist so verbunden, dass er eine Referenzspannung VBB empfängt. Ein Gate-Kontakt des PMOS-Transistors P3 und ein Gate-Kontakt des NMOS-Transistors N1 sind beide mit dem Knoten nd03 verbunden. Das Steuersignal NSLEEPin wird am Knoten nd03 empfangen.
  • Dementsprechend schaltet sich, wenn das Steuersignal NSLEEPin in einem Niederspannungszustand (zum Beispiel bei oder nahe VSS) empfangen wird, der PMOS-Transistor P3 ein, und der NMOS-Transistor N1 schaltet sich ab. Der PMOS-Transistor P3 zieht somit die Spannung am Knoten nd02 nach oben auf oder nahe TVDD, so dass das Steuersignal NSLEEPin' auf oder nahe TVDD eingespeist wird. Somit befindet sich die Spannung am Knoten nd01 im Hochspannungszustand bei oder nahe TVDD. Dementsprechend werden der PMOS-Transistor P1 und der PMOS-Transistor P2 abgeschaltet, und damit wird die Stromversorgung zu den durch gegatterte Leistung angesteuerten Schaltkreisen 205A und 205B entsprechend getrennt.
  • Wenn sich hingegen das Steuersignal NSLEEPin in einem Hochspannungszustand befindet (an oder nahe TVDD), so schaltet sich der PMOS-Transistor P3 ab, und der NMOS-Transistor N1 schaltet sich ein. Der NMOS-Transistor N1 zieht somit die Spannung am Knoten nd02 nach unten auf oder nahe VSS, so dass das Steuersignal NSLEEPin' bei oder nahe VSS liegt. Somit befindet sich der Knoten nd01 im Niederspannungszustand bei oder nahe VSS. Dementsprechend werden der PMOS-Transistor P1 und der PMOS-Transistor P2 eingeschaltet, um die gegatterte Referenzspannung VVDD in die durch gegatterte Leistung angesteuerten Schaltkreise 205A und 205B einzuspeisen.
  • Der zweite Inverter 208 ist dazu eingerichtet, das Steuersignal NSLEEPout aus dem Steuersignal NSLEEPin' zu generieren. Genauer gesagt, ist der zweite Inverter 208 dazu eingerichtet, das Steuersignal NSLEEPin' zu invertieren und das Steuersignal NSLEEPout zu generieren. Wenn also das Steuersignal NSLEEPin' in einem Hochspannungszustand (zum Beispiel bei oder nahe TVDD) empfangen wird, so ist der zweite Inverter 208 dazu eingerichtet, das Steuersignal NSLEEPout in einem Niederspannungszustand (zum Beispiel bei oder nahe VSS) zu generieren. Wenn das Steuersignal NSLEEPin' in einem Niederspannungszustand empfangen wird (zum Beispiel bei oder nahe VSS), so ist der zweite Inverter 208 dazu eingerichtet, das Steuersignal NSLEEPout in einem Hochspannungszustand zu generieren (zum Beispiel bei oder nahe TVDD).
  • In dieser Ausführungsform weist der zweite Inverter 208 einen PMOS-Transistor P4 und einen NMOS-Transistor N2 auf. Der PMOS-Transistor P4 hat eine Source, die so verbunden ist, dass sie die ungegatterte Referenzspannung TVDD empfängt, und einen Drain, der mit dem Knoten nd04 verbunden ist. Ein Körperkontakt des PMOS-Transistors P4 ist so verbunden, dass er eine ungegatterte Referenzspannung TVDD empfängt. Der NMOS-Transistor N2 hat einen Drain, der mit dem Knoten nd04 verbunden ist, und eine Source, die so verbunden ist, dass sie eine Referenzspannung VSS (zum Beispiel eine Erdungsspannung) empfängt. Ein Körperkontakt des NMOS-Transistors N2 ist so verbunden, dass er eine Referenzspannung VBB empfängt. Ein Gate-Kontakt des PMOS-Transistors P4 und ein Gate-Kontakt des NMOS-Transistors N2 sind beide mit dem Knoten nd01 verbunden. Das Steuersignal NSLEEPin' wird am Knoten nd01 eingespeist.
  • Dementsprechend schaltet sich, wenn sich das Steuersignal NSLEEPin' in einem Niederspannungszustand befindet (zum Beispiel bei oder nahe VSS), der PMOS-Transistor P4 ein, und der NMOS-Transistor N2 schaltet sich ab. Der PMOS-Transistor P4 zieht somit die Spannung am Knoten nd04 nach oben auf oder nahe TVDD, so dass sich das Steuersignal NSLEEPout bei oder nahe TVDD befindet. Somit befindet sich die Spannung am Knoten nd04 im Hochspannungszustand bei oder nahe TVDD. Auf diese Weise zeigt das Steuersignal NSLEEPout an, dass der Header-Schaltkreis 202 eingeschaltet ist und die gegatterte Steuerspannung VVDD in die durch gegatterte Leistung angesteuerten Schaltkreise 205A und 205B einspeist.
  • Wenn sich hingegen das Steuersignal NSLEEPin' in einem Hochspannungszustand befindet (an oder nahe TVDD), so schaltet sich der PMOS-Transistor P4 ab, und der NMOS-Transistor N2 schaltet sich ein. Der NMOS-Transistor N2 zieht somit die Spannung am Knoten nd04 nach unten auf oder nahe VSS, so dass sich das Steuersignal NSLEEPout im Niederspannungszustand bei oder nahe VSS befindet. Auf diese Weise zeigt das Steuersignal NSLEEPout an, dass der Header-Schaltkreis 202 ausgeschaltet ist, so dass die Stromzufuhr zu jedem der durch gegatterte Leistung angesteuerten Schaltkreise 205A und 205B unterbrochen wird.
  • 3A und 3B sind entsprechende Layout-Schaubilder 300, die die Zelle 302A und die Zelle 302B gemäß einigen Ausführungsformen veranschaulichen.
  • Zelle 302A und Zelle 302B sind Darstellungen einer Ausführungsform der Region 102 in der Halbleitervorrichtung 100. 3A veranschaulicht eine Vorderseite 304 des Layout-Schaubildes 300, und 3B veranschaulicht eine Rückseite 306 des Layout-Schaubildes 300. Die Vorderseite 304 befindet sich oberhalb eines Halbleitersubstrats 308, und die Rückseite 306 befindet sich unterhalb des Halbleitersubstrats 308.
  • Die Layout-Schaubilder der 3A-3B sind für eine Halbleitervorrichtung repräsentativ. Strukturen („structures“) in der Halbleitervorrichtung werden durch Strukturformen („patterns“; auch als „Formen“ bezeichnet) in dem Layout-Schaubild gezeigt. Zur Vereinfachung der Besprechung werden Elemente in den Layout-Schaubilder der 3A-3B (und anderen im vorliegenden Text enthaltenen Layout-Schaubilder) so bezeichnet, als ob sie Strukturen („structures“) und nicht Strukturformen („patterns“) an sich wären. Zum Beispiel stellt die Strukturform („pattern“) 210 eine aktive Region dar. In einigen Ausführungsformen wird eine aktive Region als eine Oxiddimension (OD) bezeichnet. In der folgenden Besprechung wird das Element 336 als eine vorderseitige Leitung 336 und nicht als eine vorderseitige leitfähige Strukturform 336 bezeichnet.
  • Zur Vereinfachung der Veranschaulichung zeigt 3A Strukturen in dem Halbleitersubstrat 308 und Strukturen in der Metallschicht Mo, aber keine Strukturen in anderen Schichten. Ebenfalls zur Vereinfachung der Veranschaulichung zeigt 3B Strukturen in der Schicht BMo, aber keine Strukturen in anderen Schichten.
  • In dieser Ausführungsform weist die Zelle 302A eine obere Grenze 310 und eine untere Grenze 312 auf, die sich in einer ersten Richtung parallel zur X-Achse erstrecken. Eine linke Grenze 314 und eine rechte Grenze 316 erstrecken sich in einer zweiten Richtung, die parallel zur Y-Achse verläuft. Insofern verlaufen die erste Richtung und die zweite Richtung orthogonal zueinander.
  • In dieser Ausführungsform weist die Zelle 302B eine obere Grenze 312 und eine untere Grenze 318 auf, die sich in der ersten Richtung erstrecken. Eine linke Grenze 320 und eine rechte Grenze 322 erstrecken sich in der zweiten Richtung.
  • Zelle 302A und Zelle 302B liegen nebeneinander. Des Weiteren ist anzumerken, dass die untere Grenze 312 der Zelle 302A die gleiche ist wie die obere Grenze 312 der Zelle 302B. Insofern grenzen die Zelle 302A und die Zelle 302B relativ zu der Grenze 312 und relativ zu der Y-Achse aneinander.
  • Die Layout-Zelle 302A ist eine Dualmodus-Zelle. Eine Dualmodus-Zelle (das heißt, eine durch gegatterte Leistung angesteuerten Zelle) wird durch VVDD betrieben und kann daher durch ein Header-Schaltkreis, wie zum Beispiel den in 2 gezeigten Header-Schaltkreis 202, eingeschaltet und ausgeschaltet werden. Die Layout-Zelle 302B ist eine Einzelmodus-Zelle (oder ungegatterte Zelle). Eine Einzelmodus-Zelle (das heißt, eine durch ungegatterte Leistung angesteuerte Zelle) wird durch TVDD betrieben und kann daher nicht durch einen Header-Schaltkreis eingeschaltet und ausgeschaltet werden. Vielmehr wird die Einzelmodus-Zelle immer durch TVDD betrieben, die nicht durch einen Header-Schaltkreis eingeschaltet und ausgeschaltet werden kann.
  • Der Strom wird durch die Vorderseite 304 von 3A und die Rückseite 306 von 3B an die aneinandergrenzenden Zellen 302A und 302B verteilt.
  • Auf der Vorderseite 304 von 3A umfasst die Zelle 302A - von oben nach unten relativ zur Y-Achse - eine vorderseitige Stromschiene 324, eine vorderseitige Leitung 326, eine vorderseitige Leitung 328, eine vorderseitige Leitung 330, eine vorderseitige Leitung 332, und eine vorderseitige Stromschiene 334.
  • Auf der Rückseite 306 von 3B umfasst die Zelle 302B - von oben nach unten relativ zur Y-Achse - eine vorderseitige Stromschiene 334, eine vorderseitige Leitung 336, eine vorderseitige Leitung 338, eine vorderseitige Leitung 340, eine vorderseitige Leitung 342, und eine vorderseitige Stromschiene 344.
  • Jeder der vorderseitigen Leitungen 326, 328, 330, 332, 336, 338, 340 und 342 und der vorderseitigen Stromschienen 324, 334 und 344 hat eine lange Achse, die sich in der ersten Richtung erstreckt, und eine kurze Achse, die sich in der zweiten Richtung erstreckt. Außerdem verlaufen die vorderseitigen Leitungen 326, 328, 330, 332, 336, 338, 340 und 342 und die vorderseitigen Stromschienen 324, 334 und 344 in der ersten Richtung parallel zueinander und sind um einen Mittenabstand P1 relativ zur Y-Achse voneinander getrennt. Jede der vorderseitigen Leitungen 326, 328, 330, 332, der vorderseitigen Leitungen 336, 338, 340 und 342 und der vorderseitigen Stromschienen 324, 334 und 344 hat eine Breite W1, wobei W1 eine Länge relativ zu der kurzen Achse der Struktur, das heißt, relativ zu der Y-Achse, ist. In einigen Ausführungsformen ist jeder der vorderseitigen Leitungen 326, 328, 330, 332, 336, 338, 340 und 342 und der vorderseitigen Stromschienen 324, 334 und 344 in derselben Metallschicht, wie zum Beispiel einer ersten Metallschicht oder einer zweiten Metallschicht, wie oben in Bezug auf 1B beschrieben, ausgebildet. In einigen Ausführungsformen ist W1 bis auf zwischen ungefähr (0,4 × P1) bis (0,6 × P1) gleich.
  • In 3A befindet sich, relativ zur Y-Achse, eine obere Hälfte (das heißt, eine halbe Breite) der vorderseitigen Stromschiene 324 außerhalb der Zelle 302A, und eine untere Hälfte (das heißt, eine halbe Breite) der vorderseitigen Stromschiene 324 befindet sich innerhalb der Zelle 302A. Eine Abgrenzungslinie zwischen der oberen Hälfte der vorderseitigen Stromschiene 324 außerhalb der Zelle 302A und der unteren Hälfte der vorderseitigen Stromschiene 324 ist die obere Grenze 310. Die vorderseitige Stromschiene 324 ist dazu eingerichtet, die Referenzspannung WDD zu empfangen. Die vorderseitige Stromschiene 324 wird jedoch nicht zur Verteilung der Referenzspannung WDD an andere Komponenten (nicht gezeigt) der Zelle 302A verwendet. Stattdessen wird das Vorhandensein der Referenzspannung VVDD auf der vorderseitigen Stromschiene 324 zur Abschirmung der Zelle 302A verwendet.
  • Relativ zur X-Achse haben die vorderseitigen Leitungen 326, 328, 330, 332 jeweils eine volle Breite in Bezug auf die Zelle 302A, das heißt, jede erstreckt sich von der linken Seite 314 zur rechten Seite 316. In einigen Ausführungsformen sind mindestens einige der vorderseitigen Leitungen 326, 328, 330, 332 und die vorderseitige Stromschiene 334 dazu eingerichtet, verschiedene Signale zu empfangen, wie zum Beispiel Steuersignale, Eingangssignale, Ausgangssignale oder dergleichen. Die verschiedenen Signale werden durch eine oder mehrere der vorderseitigen Leitungen 326, 328, 330 und 332 an Halbleiterkomponenten (nicht gezeigt) verteilt (oder geroutet), die auf dem Halbleitersubstrat 308 ausgebildet sind.
  • In 3A befindet sich, relativ zur Y-Achse, eine obere Hälfte der vorderseitigen Stromschiene 334 innerhalb der Zelle 302A, und eine untere Hälfte der vorderseitigen Stromschiene 334 befindet sich innerhalb der Zelle 302B. Eine Abgrenzungslinie zwischen der oberen Hälfte der vorderseitigen Stromschiene und der unteren Hälfte der vorderseitigen Stromschiene 334 ist die untere Grenze 312. Die vorderseitige Stromschiene 334 ist dazu eingerichtet, die Referenzspannung VSS (zum Beispiel Erde) zu empfangen. Die vorderseitige Stromschiene 334 wird jedoch nicht zur Verteilung der Referenzspannung VSS an andere Komponenten (nicht gezeigt) der Zelle 302A und Zelle 302B verwendet. Stattdessen wird das Vorhandensein der Referenzspannung VSS auf der vorderseitigen Stromschiene 334 zur Abschirmung von Zelle 302A und Zelle 302B verwendet.
  • Jede der vorderseitigen Leitungen 336, 338, 340, 342 hat eine volle Breite innerhalb der Zelle 302B. In einigen Ausführungsformen sind mindestens einige der vorderseitigen Leitungen 336, 338, 340 und 342 dazu eingerichtet, verschiedene Signale zu empfangen, wie zum Beispiel Steuersignale, Eingangssignale, Ausgangssignale oder dergleichen. Die verschiedenen Signale werden durch eine oder mehrere der vorderseitigen Leitungen 336, 338, 340 und 342 an Halbleiterkomponenten (nicht gezeigt) verteilt (oder geroutet), die auf dem Halbleitersubstrat 308 ausgebildet sind.
  • In dieser Ausführungsform befindet sich eine obere Hälfte der vorderseitigen Stromschiene 344 innerhalb der Zelle 302B, und eine untere Hälfte der vorderseitigen Stromschiene 344 befindet sich außerhalb der Zelle 302B. Eine Abgrenzungslinie zwischen der oberen Hälfte der vorderseitigen Stromschiene und der unteren Hälfte der vorderseitigen Stromschiene 334 ist die untere Grenze 318. Die vorderseitige Stromschiene 344 ist dazu eingerichtet, die Referenzspannung VVDD zu empfangen. Die vorderseitige Stromschiene 344 wird jedoch nicht zur Verteilung der Referenzspannung WDD an die Zelle 302B verwendet. Stattdessen wird die vorderseitige Stromschiene 344 zur Abschirmung der Zelle 302B verwendet.
  • Ohne Verbinden der vorderseitigen Stromschiene 324, der vorderseitigen Stromschiene 334 und der vorderseitigen Stromschiene 344 mit ihren entsprechenden Referenzspannungen VVDD und VSS würden die vorderseitigen Leitungen 336, 338, 340, 342 in einigen Ausführungsformen von Entkopplungskapazitäten und Rauschen betroffen sein. In einigen Ausführungsformen führt das Verbinden der vorderseitigen Stromschiene 324, der vorderseitigen Stromschiene 334 und der vorderseitigen Stromschiene 344 mit ihren entsprechenden Referenzspannungen VVDD und VSS dazu, dass die Signale auf den vorderseitigen Leitungen 336, 338, 340, 342 stabiler sind und eine bessere Leistung aufweisen. In anderen Ausführungsformen stellt das Layout-Schaubild 300 einen Schaltkreis dar, bei dem die Fläche des Schaltkreises minimiert werden muss. In diesem Fall werden die vorderseitigen Stromschienen 324, 334, 344 zur Übertragung von Signalen verwendet und wären somit vorderseitige Leitungen 324, 334, 344.
  • In 3B erfolgt die Stromverteilung zu den Halbleitervorrichtungen (nicht gezeigt) in dem Halbleitersubstrat 308 auf der Rückseite 306. Das Layout-Schaubild 300 weist rückseitige Stromschienen 346, 348, 350, 352 und 354 auf. Jede der rückseitigen Stromschienen 346, 348, 350, 352 und 354 hat eine lange Achse, die sich in der ersten Richtung erstreckt, und eine kurze Achse, die sich in der zweiten Richtung erstreckt. Die rückseitigen Stromschienen 348, 350 und 352 verlaufen parallel zur rückseitigen Stromschiene 346 und zur rückseitigen Stromschiene 354. Relativ zur Y-Achse liegt jedoch jede der rückseitigen Stromschienen 348, 350 und 352 zwischen der rückseitigen Stromschiene 346 und der rückseitigen Stromschiene 348. Außerdem sind die rückseitigen Stromschienen 348, 350 und 352 im Wesentlichen in Bezug auf die Y-Achse ausgerichtet, aber relativ zur X-Achse voneinander getrennt. In dieser Ausführungsform liegt die rückseitige Stromschiene 350 relativ zur X-Achse zwischen der rückseitigen Stromschiene 348 und der rückseitigen Stromschiene 352. Außerdem ist die rückseitige Stromschiene 348 relativ zur X-Achse die äußerst linke rückseitige Stromschiene, während die rückseitige Stromschiene 352 die äußerst rechte rückseitige Stromschiene ist.
  • Relativ zur Y-Achse ist jede der rückseitigen Stromschienen 348, 350 und 352 von der rückseitigen Stromschiene 346 um einen Mittenabstand P2 getrennt. Zusätzlich ist relativ zur Y-Achse jede der rückseitigen Stromschienen 348, 350 und 352 von der rückseitigen Stromschiene 354 um einen Mittenabstand P2 getrennt. In dieser Ausführungsform ist der Mittenabstand P2 ungefähr gleich der Zellenhöhe einer der Zellen 302A, 302B. Jede der rückseitigen Stromschienen 346, 348, 350, 352 und 354 hat eine Breite W2, wobei W2 eine Länge relativ zur kurzen Achse der Struktur ist, das heißt, relativ zur Y-Achse. In einigen Ausführungsformen ist die Breite W2 bis auf zwischen ungefähr (0,2 × P2) bis (0,7 × P2) gleich.
  • Wie in 3B gezeigt, befindet sich relativ zur Y-Achse eine obere Hälfte der rückseitigen Stromschiene 346 außerhalb der Zelle 302A, während sich eine untere Hälfte der rückseitigen Stromschiene 346 innerhalb der Zelle 302A befindet. Eine Abgrenzungslinie zwischen der oberen Hälfte der rückseitigen Stromschiene 346 und der unteren Hälfte der rückseitigen Stromschiene 346 ist die Grenzlinie 310 der Zelle 302A. Die obere Hälfte jeder der rückseitigen Stromschienen 348, 350 und 352 liegt innerhalb der Zelle 302A, während die untere Hälfte jeder der rückseitigen Stromschienen 348, 350 und 352 innerhalb der Zelle 302B liegt. Eine Abgrenzungslinie zwischen der oberen Hälfte jeder der rückseitigen Stromschiene 348, der rückseitigen Stromschiene 350 und der rückseitigen Stromschiene 352 und der unteren Hälfte jeder der rückseitigen Stromschiene 348, der rückseitigen Stromschiene 350 und der rückseitigen Stromschiene 352 ist die Grenzlinie 312 der Zellen 302A, 302B. Die obere Hälfte der rückseitigen Stromschiene 354 liegt innerhalb der Zelle 302B, während die untere Hälfte der rückseitigen Stromschiene 346 außerhalb der Zelle 302B liegt. Eine Abgrenzungslinie zwischen der oberen Hälfte der rückseitigen Stromschiene 354 und der unteren Hälfte der rückseitigen Stromschiene 354 ist die Grenzlinie 318 der Zelle 302B.
  • Jede der rückseitigen Stromschiene 346 und der rückseitigen Stromschiene 354 ist dazu eingerichtet, die Referenzspannung VVDD zu empfangen. Jede der rückseitigen Stromschiene 348 und der rückseitigen Stromschiene 352 ist dazu eingerichtet, die Referenzspannung VSS zu empfangen. Die rückseitige Stromschiene 350 ist dazu eingerichtet, die Referenzspannung TVDD zu empfangen. Die rückseitigen Stromschienen 346, 348, 350, 352, 354 werden also verwendet, um die verschiedenen Referenzspannungen TVDD, VVDD und VSS an die Halbleitervorrichtungen (nicht gezeigt) auf dem Halbleitersubstrat 308 zu verteilen. Die rückseitigen Stromschienen 346, 348, 350, 352, 354 sind auf der Rückseite 306 von den vorderseitigen Leitungen 326-332 und 336-342 auf der Vorderseite 304 isoliert. Darüber hinaus erlaubt die Anordnung, dass eine Einzelmodus-Zelle (zum Beispiel Zelle 302A) an eine Einzelmodus-Zelle (zum Beispiel Zelle 302B) grenzt, während die Referenzspannungen TVDD, WDD und VSS verteilt werden.
  • 3C ist ein Layout-Schaubild 356, das eine Darstellung einer Halbleitervorrichtung gemäß einigen Ausführungsformen ist.
  • Das Layout-Schaubild 356 ist ein Schaubild einer Technik zum Bereitstellen der Referenzspannungen VVDD und VSS von der Rückseite 306 (siehe 3D) zur Vorderseite 304, so dass die Referenzspannungen VVDD und VSS an die Stromschienen 324, 334 und 344 angelegt werden.
  • Wie in 3C gezeigt, weist eine Halbleitervorrichtung mehrere Reihen und Spalten C von Zellen 302 auf. In einigen Ausführungsformen gehören zu Beispielen von Zellen 302 die Zellen 302A, 302B, eine andere der im vorliegenden Text beschriebenen Zellen, und/oder dergleichen.
  • In 3C grenzen, relativ zur X-Achse, Paare von Säulen C aneinander. Eine Lücke GB erstreckt sich in der ersten Richtung und befindet sich zwischen zwei Paaren von Spalten C. Relativ zur X-Achse befindet sich eine Lücke GL auf einer linken Seite der beiden Paare von Spalten C, und eine Lücke GR befindet sich auf der rechten Seite der beiden Paare von Spalten C. Links von den Lücken GL und/oder rechts von den Lücken GR umfasst das Layout-Schaubild 356 Leistungsfüllerregionen PF. Die Leistungsfüllerregionen PF ermöglichen es den Stromschienen 324, 334 und 344, die Referenzspannungen VVDD und VSS von der Rückseite 306 des Halbleitervorrichtung aufzunehmen. In 3C erstrecken sich die Stromschienen 324, 334 und 344 in der Richtung der X-Achse entlang der Grenzen der aneinandergrenzenden Zellen 302 über die Lücken GL, GB, GR hinweg und auch über die Leistungsfüllerregionen PF hinweg.
  • 3D ist ein Querschnitt entlang der Linie IIIC von 3C gemäß einigen Ausführungsformen.
  • 3D enthält das Halbleitersubstrat 308. Auf der Rückseite 306 weist die Leistungsfüllerregion PF die Kontakt-zu-Transistor-Komponentenschicht BVD und die rückseitige Metallschicht BMo auf. In dieser Ausführungsform erstrecken sich die rückseitigen Stromschienen 346, 348, 354 unterhalb der Zellen 302 (siehe 3C), der Lücken GL, GB, GR (siehe 3C) und der Leistungsfüllerregionen PF. Wie oben erwähnt, ist die rückseitige Stromschiene 346 dazu eingerichtet, die Referenzspannung VVDD zu empfangen, die rückseitige Stromschiene 348 ist dazu eingerichtet, die Referenzspannung VSS zu empfangen, und die rückseitige Stromschiene 354 ist dazu eingerichtet, die Referenzspannung VVDD zu empfangen. In dieser Ausführungsform befinden sich die rückseitigen Stromschienen 346, 348, 354 in der rückseitigen Metallschicht BM0. Rückseitige Durchkontaktierungen 358 in der rückseitigen Durchkontaktierungsschicht BVD verbinden die rückseitigen Stromschienen 346, 348, 354 mit verschiedenen Halbleitersektionen 360 des Halbleitersubstrats 308.
  • Von der Vorderseite zur Rückseite, relativ zur Z-Achse, befinden sich die vorderseitige Metallschicht M1, die vorderseitige Durchkontaktierungsschicht VIAo, die vorderseitige Metallschicht Mo, die vorderseitige Durchkontaktierungsschicht VGD und die vorderseitige MD-Schicht in den Leistungsfüllerregionen PF auf der Vorderseite 304. Die Z-Achse verläuft orthogonal sowohl zur X-Achse (siehe 1A) als auch zur Y-Achse. Vorderseitige Metalldurchkontaktierungen 362 in der vorderseitigen Durchkontaktierungsschicht VD verbinden die Halbleitersektionen 360 mit den Leitern 363 in der vorderseitigen Metallschicht Mo. Vorderseitige Metalldurchkontaktierungen 364 in der vorderseitigen Durchkontaktierungsschicht VIA0 verbinden die Leiter 363 mit den Leitern 324, 334, 344 in der vorderseitigen Metallschicht M1. In anderen Ausführungsformen befinden sich die Leiter 324, 334, 344 in einer anderen vorderseitigen Metallschicht als der vorderseitigen Metallschicht M1, zum Beispiel in der vorderseitigen Metallschicht M0. Die Leiter 324, 334, 344 werden durch Referenzspannungen, VVDD, VSS, vorgespannt, wie oben erläutert. Die Halbleitersektionen 306 sind dazu eingerichtet, entsprechende VD-Strukturen 362 und rückseitige Durchkontaktierungen 358 elektrisch zu verbinden. In einigen Ausführungsformen sind die Halbleitersektionen 306 dotiert, um Strom zu leiten.
  • 4A und 4B sind entsprechende Layout-Schaubilder 400, die die Zelle 402A und die Zelle 402B gemäß einigen Ausführungsformen veranschaulichen.
  • 4A ist ein Schaubild einer Vorderseite 404 des Layout-Schaubildes 400, und 4B ist ein Schaubild einer Rückseite 406 des Layout-Schaubildes 400.
  • Das Layout-Schaubild 400 hat Ähnlichkeiten mit dem Layout-Schaubild 300 in den 3A, 3B. Ähnliche Komponenten in dem Layout-Schaubild 400 haben die gleichen Elementnummern wie das Layout-Schaubild 300 in den 3A, 3B. Die Besprechung konzentriert sich daher auf die Unterschiede zwischen dem Layout-Schaubild 300 und dem Layout-Schaubild 400.
  • In Bezug auf die Vorderseite 404 befindet sich eine vorderseitige Leitung 407 an der Grenze 312 zwischen der Zelle 402A und der Zelle 402B. Eine obere Hälfte der vorderseitigen Leitung 407 liegt innerhalb der Zelle 402A, und eine untere Hälfte der vorderseitigen Leitung 407 liegt innerhalb der Zelle 402B. Die vorderseitige Leitung 407 hat eine lange Achse, die sich in der Richtung der X-Achse erstreckt, und eine kurze Achse, die sich in der Richtung der Y-Achse erstreckt. In dieser Ausführungsform ist die vorderseitige Stromschiene 407 dazu eingerichtet, ein Steuersignal NSLEEPin' zu empfangen.
  • In 4A befindet sich die Zelle 402A zwischen der vorderseitigen Stromschiene 324 und der vorderseitigen Leitung 407. Die Zelle 402A weist in dem Layout-Schaubild 402A vorderseitige Stromschienen 408, 410, 412 und 414 auf. Jede der vorderseitigen Stromschienen 408, 410, 412 und 414 hat eine lange Achse, die sich in der Richtung der X-Achse erstreckt, und hat eine kurze Achse, die sich in der Richtung der Y-Achse erstreckt. Die vorderseitige Stromschiene 408 ist dazu eingerichtet, die Referenzspannung TVDD zu empfangen, die vorderseitige Stromschiene 410 ist dazu eingerichtet, die Referenzspannung VVDD zu empfangen, die vorderseitige Stromschiene 412 ist dazu eingerichtet, die Referenzspannung TVDD zu empfangen, und die vorderseitige Stromschiene 414 ist dazu eingerichtet, die Referenzspannung VVDD zu empfangen. Jede der vorderseitigen Stromschienen 408, 410, 412 und 414 ist dazu eingerichtet, die Referenzspannungen TVDD, VVDD an die Schaltkreise (nicht gezeigt) in dem Halbleitersubstrat 308 in der Zelle 402A zu verteilen.
  • Die Zelle 402B liegt zwischen der vorderseitigen Leitung 407 und der vorderseitigen Stromschiene 324. Die Zelle 402B weist in dem Layout-Schaubild 402B vorderseitige Stromschienen 416, 418, 420 und 422 auf. Jede der vorderseitigen Stromschienen 416, 418, 420 und 422 hat eine lange Achse, die sich in der Richtung der X-Achse erstreckt, und hat eine kurze Achse, die sich in der Richtung der Y-Achse erstreckt. Die vorderseitige Stromschiene 416 ist dazu eingerichtet, die Referenzspannung VVDD zu empfangen, die vorderseitige Stromschiene 418 ist dazu eingerichtet, die Referenzspannung TVDD zu empfangen, die vorderseitige Stromschiene 420 ist dazu eingerichtet, die Referenzspannung VVDD zu empfangen, und die vorderseitige Stromschiene 422 ist dazu eingerichtet, die Referenzspannung TVDD zu empfangen. Jede der vorderseitigen Stromschienen 416, 418, 420 und 422 ist dazu eingerichtet, die Referenzspannungen TVDD, VVDD an die Schaltkreise (nicht gezeigt) in dem Halbleitersubstrat 308 in der Zelle 402B zu verteilen.
  • In dieser Ausführungsform ist die Rückseite 406 des in 4B gezeigten Layout-Schaubildes 400 die gleiche wie die Rückseite 306 des in 3B gezeigten Layout-Schaubildes 300. In einigen Ausführungsformen werden die Zelle 402A und die Zelle 402B kombiniert, um eine Header-Zelle zu bilden, die den Header-Schaltkreis 202 aufweist.
  • 5A und 5B sind entsprechende Layout-Schaubilder 500, die die Zelle 502A und die Zelle 502B gemäß einigen Ausführungsformen veranschaulichen.
  • 5A ist ein Schaubild einer Vorderseite 504 des Layout-Schaubildes 500, und 5B ist ein Schaubild einer Rückseite 506 des Layout-Schaubildes 500.
  • Das Layout-Schaubild 500 hat Ähnlichkeiten mit dem Layout-Schaubild 400 in den 4A, 4B. Ähnliche Komponenten in dem Layout-Schaubild 500 haben die gleichen Elementnummern wie das Layout-Schaubild 500 in den 4A, 4B. Die Besprechung konzentriert sich daher auf die Unterschiede zwischen dem Layout-Schaubild 500 und dem Layout-Schaubild 400.
  • Die Vorderseite 504 in 5A ist die gleiche wie die Vorderseite 404 in 4A. Die Rückseite 506 weist außerdem die rückseitige Stromschiene 346 und die rückseitige Stromschiene 354 auf, die wie oben in Bezug auf 3B erläutert angeordnet und konfiguriert sind und die entsprechend die Referenzspannung VVDD empfangen. In dieser Ausführungsform weist die Rückseite 506 von 5B jedoch die rückseitige Stromschiene 348' auf, verzichtet aber auf die rückseitigen Stromschienen 350 und 352 von 3B. Die rückseitige Stromschiene 348' ist dazu eingerichtet, die Referenzspannung VSS zu empfangen. Die rückseitige Stromschiene 348' hat eine lange Achse, die sich in der Richtung der X-Achse erstreckt, und eine kurze Achse, die sich in der Richtung der Y-Achse erstreckt. In 5B hat die rückseitige Stromschiene 348' eine Breite von W2, wie die rückseitige Stromschiene 346 und die rückseitige Stromschiene 354.
  • Die rückseitige Stromschiene 348' ist von der rückseitigen Stromschiene 346 um einen Mittenabstand P2 getrennt. Zusätzlich ist die rückseitige Stromschiene 348' von der rückseitigen Stromschiene 352 um einen Mittenabstand P2 getrennt. In dieser Ausführungsform ist der Mittenabstand P2 ungefähr gleich der Zellenhöhe einer der Zellen 502A, 502B.
  • Wie in 5B gezeigt, befindet sich die obere Hälfte der rückseitigen Stromschiene 348' innerhalb der Zelle 502A, während die untere Hälfte der rückseitigen Stromschiene 348' sich innerhalb der Zelle 302B befindet. Eine Abgrenzungslinie zwischen der oberen Hälfte der rückseitigen Stromschiene 348' und der unteren Hälfte der rückseitigen Stromschiene 348 ist die Grenzlinie 312 der Zellen 502A, 502B. In einigen Ausführungsformen werden die Zelle 502A und die Zelle 502B kombiniert, um eine Header-Zelle zu bilden, die den Header-Schaltkreis 202 aufweist.
  • 6A und 6B sind entsprechende Layout-Schaubilder 600 der Zelle 602A gemäß einigen Ausführungsformen.
  • 6A ist ein Schaubild einer Vorderseite 604 des Layout-Schaubildes 600, und 6B ist ein Schaubild einer Rückseite 606 des Layout-Schaubildes 500.
  • In Bezug auf die Vorderseite 604 hat die Zelle 602A Ähnlichkeiten mit der Zelle 302A und der Vorderseite 304 von 3A. Ähnliche Komponenten in der Zelle 602A auf der Vorderseite 604 haben die gleichen Elementnummern wie die Zelle 302A und die Vorderseite 304 in 3A. Die Besprechung der Vorderseite 604 konzentriert sich daher auf die Unterschiede zwischen der Vorderseite 604 in der Zelle 602A und der Vorderseite 304 der Zelle 302A in 3A.
  • In 6A ist die vorderseitige Leitung 326 dazu eingerichtet, ein Eingangssignal IN zu empfangen, und die vorderseitige Leitung 332 ist dazu eingerichtet, ein Ausgangssignal Out bereitzustellen. Darüber hinaus weist die Zelle 602A nicht die vorderseitige Leitung 328 (siehe 3A), sondern eine vorderseitige Stromschiene 628 zwischen der vorderseitigen Leitung 326 und der vorderseitigen Leitung 332 relativ zur Y-Achse auf. Die vorderseitige Stromschiene 328 ist dazu eingerichtet, die Referenzspannung TVDD zu empfangen. In einigen Ausführungsformen wird die Referenzspannung TVDD mit der vorderseitigen Stromschiene 328 an Halbleitervorrichtungen (nicht gezeigt) in dem Halbleitersubstrat 308 verteilt.
  • Die Rückseite 606 der Zelle 602A ist die gleiche wie die Rückseite 506 der Zelle 502A. Die Rückseite 606 der Zelle 602 umfasst somit auch die rückseitige Stromschiene 346, die zum Empfangen von WDD konfiguriert ist, und die rückseitige Stromschiene 348', die zum Empfangen von VSS konfiguriert ist.
  • 7A und 7B sind entsprechende Layout-Schaubilder 700 der Zelle 702A gemäß einigen Ausführungsformen.
  • 7A ist ein Schaubild einer Vorderseite 704 des Layout-Schaubildes 700, und 7B ist ein Schaubild einer Rückseite 706 des Layout-Schaubildes 700.
  • Die Vorderseite 704 der Zelle 702A ist die gleiche wie die Vorderseite 604 der Zelle 602A in 6A. Die Rückseite 706 der Zelle 702A ist die gleiche wie die Rückseite 606 der in 6B gezeigten Zelle 602A, mit der Ausnahme, dass in 7B die rückseitige Stromschiene 346 dazu eingerichtet ist, die Referenzspannung TVDD anstelle der Referenzspannung VVDD zu empfangen.
  • 8A und 8B sind entsprechende Layout-Schaubilder 800 der Zelle 802A gemäß einigen Ausführungsformen.
  • 8A ist ein Schaubild einer Vorderseite 804 des Layout-Schaubildes 800, und 8B ist ein Schaubild einer Rückseite 806 des Layout-Schaubildes 800.
  • Die Vorderseite 804 der Zelle 802A ist die gleiche wie die Vorderseite 604 der Zelle 602A in 6A, mit der Ausnahme, dass die vorderseitige Leitung 324 dazu eingerichtet ist, die Referenzspannung TVDD in 8A anstelle der Referenzspannung VVDD zu empfangen. Die Rückseite 806 der Zelle 802A ist die gleiche wie die Rückseite 606 der Zelle 602A in 6B.
  • 9 ist ein Schaltbild gemäß einigen Ausführungsformen.
  • Genauer gesagt, weist der Schaltkreis 900 vier Inverter/Stufen auf, einschließlich der Stufen 902(1)-902(4). Stufe 902(1) weist eine PMOS-Vorrichtung P1 und eine NMOS-Vorrichtung N1 auf. Ein Gate der PMOS-Vorrichtung P1 und ein Gate der NMOS-Vorrichtung N1 sind dazu eingerichtet, ein Eingangssignal IN an einem Eingangsknoten I(1) zu empfangen. Ein Drain der PMOS-Vorrichtung P1 und ein Drain der NMOS-Vorrichtung N1 sind mit einem Ausgangsknoten O(1) verbunden. Die PMOS-Vorrichtung P1 und die NMOS-Vorrichtung N1 sind dazu eingerichtet, ein Ausgangssignal OUT an einem Ausgangsknoten O(1) zu generieren. Eine Source der PMOS-Vorrichtung P1 ist dazu eingerichtet, eine Referenzspannung TVDD zu empfangen, und die Source der NMOS-Vorrichtung N1 ist dazu eingerichtet, eine Referenzspannung VSS zu empfangen.
  • Stufe 902(2) weist eine PMOS-Vorrichtung P2 und eine NMOS-Vorrichtung N2 auf. Ein Gate der PMOS-Vorrichtung P2 und ein Gate der NMOS-Vorrichtung N2 sind dazu eingerichtet, ein Eingangssignal IN an einem Eingangsknoten I(2) zu empfangen. Ein Drain der PMOS-Vorrichtung P2 und ein Drain der NMOS-Vorrichtung N2 sind mit einem Ausgangsknoten O(2) verbunden. Die PMOS-Vorrichtung P2 und die NMOS-Vorrichtung N2 sind dazu eingerichtet, ein Ausgangssignal OUT an einem Ausgangsknoten O(2) zu generieren. Eine Source der PMOS-Vorrichtung P2 ist dazu eingerichtet, eine Referenzspannung TVDD zu empfangen, und die Source der NMOS-Vorrichtung N2 ist dazu eingerichtet, eine Referenzspannung VSS zu empfangen.
  • Stufe 902(3) weist eine PMOS-Vorrichtung P3 und eine NMOS-Vorrichtung N3 auf. Ein Gate der PMOS-Vorrichtung P3 und ein Gate der NMOS-Vorrichtung N3 sind dazu eingerichtet, ein Eingangssignal IN an einem Eingangsknoten I(3) zu empfangen. Ein Drain der PMOS-Vorrichtung P3 und ein Drain der NMOS-Vorrichtung N3 sind mit einem Ausgangsknoten O(3) verbunden. Die PMOS-Vorrichtung P3 und die NMOS-Vorrichtung N3 sind dazu eingerichtet, ein Ausgangssignal OUT an einem Ausgangsknoten O(3) zu generieren. Eine Source der PMOS-Vorrichtung P3 ist dazu eingerichtet, eine Referenzspannung TVDD zu empfangen, und die Source der NMOS-Vorrichtung N3 ist dazu eingerichtet, eine Referenzspannung VSS zu empfangen.
  • Stufe 902(4) weist eine PMOS-Vorrichtung P4 und eine NMOS-Vorrichtung N4 auf. Ein Gate der PMOS-Vorrichtung P4 und ein Gate der NMOS-Vorrichtung N4 sind dazu eingerichtet, ein Eingangssignal IN an einem Eingangsknoten I(4) zu empfangen. Ein Drain der PMOS-Vorrichtung P4 und ein Drain der NMOS-Vorrichtung N4 sind mit einem Ausgangsknoten O(4) verbunden. Die PMOS-Vorrichtung P4 und die NMOS-Vorrichtung N4 sind dazu eingerichtet, ein Ausgangssignal OUT an einem Ausgangsknoten O(4) zu generieren. Eine Source der PMOS-Vorrichtung P4 ist dazu eingerichtet, eine Referenzspannung TVDD zu empfangen, und die Source der NMOS-Vorrichtung N4 ist dazu eingerichtet, eine Referenzspannung VSS zu empfangen.
  • In 9 sind die Sources der PMOS-Vorrichtungen P1-P4 miteinander verbunden. Zusätzlich sind die Sources der NMOS-Vorrichtungen N1-N4 miteinander verbunden. Die Eingangsknoten I(1)-I(4) sind miteinander verbunden. Die Ausgangsknoten O(1)-O(4) sind miteinander verbunden. Auf diese Weise arbeiten die Stufen 902(11-902(4) zusammen, um das Ausgangssignal Out in Reaktion auf das Eingangssignal IN zu generieren.
  • 10A und 10B sind entsprechende Layout-Schaubilder 600A(1) einer Zelle 602A(1) gemäß einigen Ausführungsformen.
  • Das Layout-Schaubild 600A(1) hat Ähnlichkeiten mit dem Layout-Schaubild 600 in den 6A, 6B. Ähnliche Komponenten in dem Layout-Schaubild 600A(1) haben die gleichen Elementnummern wie das Layout-Schaubild 600 in den 6A, 6B. Die Besprechung konzentriert sich daher auf die Unterschiede zwischen dem Layout-Schaubild 600A(1) und dem Layout-Schaubild 600. In einigen Ausführungsformen sind die Layout-Schaubilder der 10A-10B eine Darstellung des Schaltkreises 900 von 9.
  • 10A ist ein Schaubild einer Vorderseite 604 der Zelle 602A(1), und 10B ist ein Schaubild der Rückseite 606 der Zelle 602A(1). Die Zelle 602A(1) ist eine Version der in den 6A, 6B gezeigten Zelle 602A. Die Zelle 602A(1) stellt auch ein Beispiel des in 9 gezeigten vierstufigen Schaltkreises 900 dar.
  • Wie in 10A gezeigt, weist das Halbleitersubstrat 308 aktive Regionen OD-1, OD-2 auf. Aktive Regionen sind schematisch in den Zeichnungen mit der Bezeichnung OD veranschaulicht (siehe 1B). Die aktiven Regionen OD-1, OD-2 verlaufen entlang der ersten Richtung, das heißt, parallel zur X-Achse, länglich. In einigen Ausführungsformen besitzt die aktive Region OD-1 eine Leitfähigkeit vom P-Typ, und die aktive Region OD-2 besitzt eine Leitfähigkeit vom N-Typ.
  • Mehrere Gates PO-1, PO-2, PO-3, PO-4 befinden sich über den aktiven Regionen OD-1, OD-2. Die Gates PO-1, PO-2, PO-3, PO-4 verlaufen in der zweiten Richtung, das heißt, parallel zur Y-Achse, die quer zur X-Achse verläuft, länglich. Die Gates PO-1, PO-2, PO-3, PO-4 sind in der Richtung der X-Achse in einem regelmäßigen Mittenabstand voneinander angeordnet. Zwei Gates werden als direkt nebeneinanderliegend angesehen, wenn sich zwischen den beiden Gates keine weiteren Gates befinden. In einigen Ausführungsformen repräsentiert der regelmäßige Mittenabstand einen einzelnen kontaktierten Poly-Mittenabstand (Contacted Poly Pitch, CPP) für den entsprechenden Halbleiterprozesstechnologieknoten. In einigen Ausführungsformen enthalten die Gates PO-1, PO-2, PO-3, PO-4 ein leitfähiges Material, wie zum Beispiel Polysilizium, das manchmal auch als „Poly“ bezeichnet wird. Die Gates PO-1, PO-2, PO-3, PO-4 sind in den Zeichnungen schematisch mit der Bezeichnung „PO“ veranschaulicht. Andere leitfähige Materialien für die Gates, wie zum Beispiel Metalle, liegen ebenfalls im Geltungsbereich verschiedener Ausführungsformen. In einigen Ausführungsformen befinden sich die Gates PO-1, PO-2, PO-3, PO-4 in einer PO-Schicht, die sich zwischen dem Halbleitersubstrat 308 und der Durchkontaktierungsschicht VGD (siehe 2) relativ zur Z-Achse befindet (siehe 2).
  • Drain/Source-Regionen 1002, 1004, 1006, 1008, 1110 werden auf beiden Seiten der Gates PO-1, PO-2, PO-3, PO-4 in der aktiven Region OD-1 gebildet. Drain/Source-Regionen 1012, 1014, 1016, 1018, 1020 werden auf entsprechenden Seiten der Gates PO-1, PO-2, PO-3, PO-4 in der aktiven Region OD-2 gebildet. Die PMOS-Vorrichtung P1 umfasst das Gate PO-1, einen Drain in Form der Drain/Source-Region 1002, und eine Source in Form der Drain/Source-Region 1004. Die PMOS-Vorrichtung P2 umfasst das Gate PO-2, einen Drain in Form der Drain/Source-Region 1006, und eine Source in Form der Drain/Source-Region 1004. Die PMOS-Vorrichtung P3 umfasst das Gate PO-3, einen Drain in Form der Drain/Source-Region 1006, und eine Source in Form der Drain/Source-Region 1008. Die PMOS-Vorrichtung P4 umfasst das Gate PO-4, einen Drain in Form der Drain/Source-Region 1010, und eine Source in Form der Drain/Source-Region 1008.
  • Die NMOS-Vorrichtung N1 umfasst das Gate PO-1, einen Drain in Form der Drain/Source-Region 1012, und eine Source in Form der Drain/Source-Region 1014. Die NMOS-Vorrichtung N2 umfasst das Gate PO-2, einen Drain in Form der Drain/Source-Region 1016, und eine Source in Form der Drain/Source-Region 1014. Die NMOS-Vorrichtung N3 umfasst das Gate PO-3, einen Drain in Form der Drain/Source-Region 1016, und eine Source in Form der Drain/Source-Region 1018. Die NMOS-Vorrichtung N4 umfasst das Gate PO-4, einen Drain in Form der Drain/Source-Region 1020, und eine Source in Form der Drain/Source-Region 1018.
  • Die PMOS-Vorrichtung P1 und die NMOS-Vorrichtung N1 befinden sich in der Stufe 902(1) des Schaltkreises 900. Die PMOS-Vorrichtung P2 und die NMOS-Vorrichtung N2 befinden sich in der Stufe 902(2) des Schaltkreises 900. Die PMOS-Vorrichtung P3 und die NMOS-Vorrichtung N3 befinden sich in der Stufe 902(3) des Schaltkreises 900. Die PMOS-Vorrichtung P4 und die NMOS-Vorrichtung N4 befinden sich in der Stufe 902(4) des Schaltkreises 900.
  • In 10A ist die vorderseitige Stromschiene 628 dazu eingerichtet, die Referenzspannung TVDD zu empfangen. Durchkontaktierungen PS in der Durchkontaktierungsschicht VGD sind dazu eingerichtet, die Drain/Source-Regionen 1002, 1006, 1010 mit der vorderseitigen Stromschiene 628 zu verbinden, so dass die Sources jeder der PMOS-Vorrichtungen P1-P4 die Referenzspannung TVDD empfangen. Genauer gesagt, befindet sich in dieser Ausführungsform ein Drain/Source-Kontakt in der Metallschicht MD und auf jeder der Drain/Source-Regionen 1002, 1006, 1010. Jede der Durchkontaktierungen PS verbindet die vorderseitige Stromschiene 628 mit dem Drain/Source-Kontakt, der mit jeder der Drain/Source-Regionen 1002, 1006, 1010 verbunden ist.
  • In 10A ist die vorderseitige Leitung 326 dazu eingerichtet, das Eingangssignal IN zu empfangen. Durchkontaktierungen GI in der Durchkontaktierungsschicht VGD sind dazu eingerichtet, die Gates PO-1, PO-2, PO-3, PO-4 mit der vorderseitigen Leitung 326 verbinden, so dass die Gates jeder der PMOS-Vorrichtungen P1-P4 und NMOS-Vorrichtungen N1-N4 das Eingangssignal IN empfangen.
  • Ein Drain/Source-Kontakt in der MD-Schicht verbindet die Drain/Source-Region 1004 mit der Drain/Source-Region 1014. Zusätzlich verbindet ein Drain/Source-Kontakt in der MD-Schicht die Drain/Source-Region 1008 mit der Drain/Source-Region 1018. In 10A ist die vorderseitige Leitung 332 dazu eingerichtet, das Ausgangssignal Out zu empfangen. Durchkontaktierungen DO in der Durchkontaktierungsschicht VGD sind dazu eingerichtet, einen der Drain/Source-Kontakte auf den Drain/Source-Regionen 1014, 1018 mit der vorderseitigen Leitung 332 zu verbinden, so dass die Drains jeder der PMOS-Vorrichtungen P1-P4 und NMOS-Vorrichtungen N1-N4 das Ausgangssignal Out ausgeben.
  • Schließlich ist, wie in 10B gezeigt, die rückseitige Stromschiene 348' dazu eingerichtet, die Referenzspannung VSS (zum Beispiel eine Erdungsspannung) zu empfangen. Die rückseitigen Durchkontaktierungen SG befinden sich in der rückseitigen Durchkontaktierungsschicht BVD und sind jeweils mit einer entsprechenden der Drain/Source-Regionen 1012, 1016, 1020 verbunden (siehe 10A). Die rückseitigen Durchkontaktierungen SG sind ebenfalls mit der rückseitigen Stromschiene 348' verbunden. Auf diese Weise ist die Source jeder der NMOS-Vorrichtungen N1-N4 dazu eingerichtet, die Referenzspannung VSS zu empfangen.
  • Weil die Sources jeder der PMOS-Vorrichtungen P1-P4 dazu eingerichtet sind, die Referenzspannung TVDD zu empfangen, ist das Layout-Schaubild 602A(1) ein Beispiel für eine Einzelmodus-Zelle (das heißt, eine durch ungegatterte Leistung angesteuerte Zelle).
  • 11A und 11B sind entsprechende Layout-Schaubilder 600A(2) der Zelle 602A(2) gemäß einigen Ausführungsformen.
  • 11A ist ein Schaubild einer Vorderseite 604 der Zelle 602A(2), und 11B ist ein Schaubild der Rückseite 606 der Zelle 602A(2). Die Zelle 602A(2) ähnelt der in den 10A, 10B gezeigten Zelle 602A(2). Ähnliche Komponenten haben die gleichen Elementnummern in den 11A, 11B wie in den 10A, 10B. Aus Gründen der Kürze konzentriert sich diese Besprechung auf den Unterschied zwischen der Zelle 602A(2) und der Zelle 602A(1).
  • In 11A und 11B weist die Zelle 602A(2) rückseitige Durchkontaktierungen PS' anstelle von Durchkontaktierungen PS auf (siehe 10A). Darüber hinaus ist die vorderseitige Leitung 628 dazu eingerichtet, die Referenzspannung VVDD anstelle der Referenzspannung TVDD zu empfangen. Jedoch befindet sich in 11A jede der rückseitigen Durchkontaktierungen PS' in der rückseitigen Durchkontaktierungsschicht BVD und ist dazu eingerichtet, eine entsprechende der Drain/Source-Regionen 1002, 1006, 1010 mit der rückseitigen Referenzschiene 346 zu verbinden. Auf diese Weise ist die Source jeder der PMOS-Vorrichtungen P1-P4 dazu eingerichtet, die Referenzspannung VVDD zu empfangen. Insofern ist die Zelle 602(A)(2) ein Beispiel für eine Dualmodus-Zelle (das heißt, eine durch gegatterte Leistung angesteuerte Zelle).
  • 12 ist ein Schaltbild eines NAND-Gatters 1200 gemäß einigen Ausführungsformen.
  • In 12 ist das NAND-Gatter 1200 ein zweistufiges NAND-Gatter. Eine Stufe 1202(1) des NAND-Gatters 1200 umfasst eine PMOS-Vorrichtung P1, eine PMOS-Vorrichtung P2, eine NMOS-Vorrichtung N1, und eine NMOS-Vorrichtung N2. Sowohl ein Gate der PMOS-Vorrichtung P1 als auch ein Gate der NMOS-Vorrichtung N1 sind dazu eingerichtet, das Eingangssignal A1 zu empfangen. Ein Drain der PMOS-Vorrichtung P1 und ein Drain der NMOS-Vorrichtung N1 sind miteinander verbunden. Ein Gate der PMOS-Vorrichtung P2 und ein Gate der NMOS-Vorrichtung N2 sind dazu eingerichtet, das Eingangssignal A2 zu empfangen. Eine Source der PMOS-Vorrichtung P1 und eine Source der PMOS-Vorrichtung P2 sind dazu eingerichtet, eine Referenzspannung TVDD zu empfangen. Eine Source der NMOS-Vorrichtung N2 ist dazu eingerichtet, eine Referenzspannung VSS zu empfangen. Eine Source der NMOS-Vorrichtung N1 ist mit einem Drain der NMOS-Vorrichtung N2 verbunden. Ein Ausgangssignal Out wird am Drain der PMOS-Vorrichtung P1, am Drain der PMOS-Vorrichtung P2 und am Drain der NMOS-Vorrichtung N1 generiert.
  • In 12 ist das NAND-Gatter 1200 ein zweistufiges NAND-Gatter. Eine Stufe 1202(2) des NAND-Gatters 1200 umfasst eine PMOS-Vorrichtung P3, eine PMOS-Vorrichtung P4, eine NMOS-Vorrichtung N3, und eine NMOS-Vorrichtung N4. Sowohl ein Gate der PMOS-Vorrichtung P3 als auch ein Gate der NMOS-Vorrichtung N3 sind dazu eingerichtet, das Eingangssignal A1 zu empfangen. Ein Drain der PMOS-Vorrichtung P3 und ein Drain der NMOS-Vorrichtung N3 sind miteinander verbunden. Ein Gate der PMOS-Vorrichtung P4 und ein Gate der NMOS-Vorrichtung N4 sind dazu eingerichtet, das Eingangssignal A2 zu empfangen. Eine Source der PMOS-Vorrichtung P3 und eine Source der PMOS-Vorrichtung P4 sind dazu eingerichtet, eine Referenzspannung TVDD zu empfangen. Eine Source der NMOS-Vorrichtung N4 ist dazu eingerichtet, eine Referenzspannung VSS zu empfangen. Eine Source der NMOS-Vorrichtung N3 ist mit einem Drain der NMOS-Vorrichtung N4 verbunden. Ein Ausgangssignal Out wird am Drain der PMOS-Vorrichtung P3, am Drain der PMOS-Vorrichtung P4 und am Drain der NMOS-Vorrichtung N3 generiert.
  • Wie in 12 gezeigt, sind die Gates der PMOS-Vorrichtung P1, der NMOS-Vorrichtung N1, der PMOS-Vorrichtung P3 und der NMOS-Vorrichtung N3 alle miteinander verbunden. Darüber hinaus sind die Source der PMOS-Vorrichtung P1, die Source der PMOS-Vorrichtung P2, der Drain der NMOS-Vorrichtung N1, die Source der PMOS-Vorrichtung P3, die Source der PMOS-Vorrichtung P4 und der Drain der NMOS-Vorrichtung N3 alle miteinander verbunden, um das Ausgangssignal Out zu generieren. Das Gate der NMOS-Vorrichtung N2 ist mit dem Gate der NMOS-Vorrichtung N4 verbunden.
  • 13A und 13B sind entsprechende Layout-Schaubilder 600A(3) der Zelle 602A(3) gemäß einigen Ausführungsformen.
  • Das Layout-Schaubild 600A(3) hat Ähnlichkeiten mit dem Layout-Schaubild 600 in den 6A, 6B. Ähnliche Komponenten in dem Layout-Schaubild 600A(3) haben die gleichen Elementnummern wie das Layout-Schaubild 600 in den 6A, 6B. Die Besprechung konzentriert sich daher auf die Unterschiede zwischen dem Layout-Schaubild 600A(3) und dem Layout-Schaubild 600. In einigen Ausführungsformen sind die Layout-Schaubilder der 13A-13B eine Darstellung des NAND-Gatters 1200 von 12.
  • 13A ist ein Schaubild einer Vorderseite 604 der Zelle 602A(3), und 13B ist ein Schaubild der Rückseite 606 der Zelle 602A(3). Die Zelle 602A(3) ist eine Version der in den 6A, 6B gezeigten Zelle 602A. Gemeinsame Komponenten zwischen der Zelle 602A(1) in 11A und 11B und der Zelle 602A(3) in 13A und 13B haben die gleichen Elementnummern, und ihre Besprechung wird hier nicht wiederholt.
  • In 13A ist die vorderseitige Leitung 326 dazu eingerichtet, das Ausgangssignal Out zu empfangen. Die vorderseitige Stromschiene 628 ist dazu eingerichtet, die Referenzspannung TVDD zu empfangen. Die vorderseitige Leitung 330 ist dazu eingerichtet, das Eingangssignal A1 zu empfangen. Die vorderseitige Leitung 332 ist dazu eingerichtet, das Eingangssignal A2 zu empfangen.
  • In 13A befindet sich die Source der PMOS-Vorrichtung P1 in der Drain/Source-Region 1004, und der Drain der PMOS-Vorrichtung P1 befindet sich in der Drain/Source-Region 1006. Das Gate PO-2 ist das Gate der PMOS-Vorrichtung P1. Die Source der PMOS-Vorrichtung P2 befindet sich in der Drain/Source-Region 1004, und der Drain der PMOS-Vorrichtung P2 befindet sich in der Drain/Source-Region 1002. Das Gate PO-1 ist das Gate der PMOS-Vorrichtung P2. Die Source der PMOS-Vorrichtung P3 befindet sich in der Drain/Source-Region 1008, und der Drain der PMOS-Vorrichtung P3 befindet sich in der Drain/Source-Region 1006. Das Gate PO-3 ist das Gate der PMOS-Vorrichtung P3. Die Source der PMOS-Vorrichtung P4 befindet sich in der Drain/Source-Region 1008, und der Drain der PMOS-Vorrichtung P4 befindet sich in der Drain/Source-Region 1010. Das Gate POO4 ist das Gate der PMOS-Vorrichtung P4.
  • In 13A befindet sich die Source der NMOS-Vorrichtung N1 in der Drain/Source-Region 1016, und der Drain der NMOS-Vorrichtung N1 befindet sich in der Drain/Source-Region 1014. Das Gate PO-2 ist das Gate der NMOS-Vorrichtung N1. Die Source der NMOS-Vorrichtung N2 befindet sich in der Drain/Source-Region 1012, und der Drain der NMOS-Vorrichtung N2 befindet sich in der Drain/Source-Region 1014. Das Gate PO-1 ist das Gate der NMOS-Vorrichtung N2. Die Source der NMOS-Vorrichtung N3 befindet sich in der Drain/Source-Region 1018, und der Drain der NMOS-Vorrichtung N3 befindet sich in der Drain/Source-Region 1016. Das Gate PO-3 ist das Gate der NMOS-Vorrichtung N3. Die Source der NMOS-Vorrichtung N4 befindet sich in der Drain/Source-Region 1020, und der Drain der NMOS-Vorrichtung N4 befindet sich in der Drain/Source-Region 1018. Das Gate PO-4 ist das Gate der NMOS-Vorrichtung N4.
  • Ein Drain/Source-Kontakt in der Metallschicht MD befindet sich in der Drain/Source-Region 1002. Der Drain/Source-Kontakt ist mit einer Durchkontaktierung LO1 in der Durchkontaktierungsschicht VGD verbunden, und die Durchkontaktierung LO1 ist mit der vorderseitigen Leitung 326 verbunden. Ein Drain/Source-Kontakt in der Metallschicht MD befindet sich in der Drain/Source-Region 1006 und in der Drain/Source-Region 1016. Dieser Drain/Source-Kontakt verbindet die Drain/Source-Region 1006 und die Drain/Source-Region 1016. Der Drain/Source-Kontakt ist mit einer Durchkontaktierung LO2 in der Durchkontaktierungsschicht VGD verbunden, und die Durchkontaktierung LO2 ist mit der vorderseitigen Leitung 326 verbunden. Ein Drain/Source-Kontakt in der Metallschicht MD befindet sich in der Drain/Source-Region 1010. Der Drain/Source-Kontakt ist mit einer Durchkontaktierung LO3 in der Durchkontaktierungsschicht VGD verbunden, und die Durchkontaktierung LO3 ist mit der vorderseitigen Leitung 326 verbunden.
  • Ein Drain/Source-Kontakt in der Metallschicht MD befindet sich in der Drain/Source-Region 1004. Der Drain/Source-Kontakt ist mit einer Durchkontaktierung HO1 in der Durchkontaktierungsschicht VGD verbunden, und die Durchkontaktierung HO1 ist mit der vorderseitigen Stromschiene 628 verbunden. Ein Drain/Source-Kontakt in der Metallschicht MD befindet sich in der Drain/Source-Region 1008. Der Drain/Source-Kontakt ist mit einer Durchkontaktierung HO2 in der Durchkontaktierungsschicht VGD verbunden, und die Durchkontaktierung HO2 ist mit der vorderseitigen Stromschiene 628 verbunden.
  • In 13A und 13B verbindet eine Durchkontaktierung BO1 in der rückseitigen Durchkontaktierungsschicht BVD die Drain/Source-Region 1012 mit der rückseitigen Stromschiene 348'. Außerdem verbindet eine Durchkontaktierung BO2 in der rückseitigen Durchkontaktierungsschicht BVD die Drain/Source-Region 1020 mit der rückseitigen Stromschiene 348'.
  • Weil die Sources der PMOS-Vorrichtungen P1, P2, P3, P4 mit der Referenzspannung TVDD beaufschlagt werden, ist die Zelle 602A(3) ein Beispiel für eine Einzelmodus-Zelle (das heißt, eine durch ungegatterte Leistung angesteuerte Zelle).
  • 14A und 14B sind entsprechende Layout-Schaubilder 600A(4) einer Zelle 602A(4) gemäß einigen Ausführungsformen.
  • 14A ist ein Schaubild einer Vorderseite 604 der Zelle 602A(4), und 11B ist ein Schaubild der Rückseite 606 der Zelle 602A(4). Die Zelle 602A(4) ähnelt der in den 13A, 13B gezeigten Zelle 602A(3). Ähnliche Komponenten haben die gleichen Elementnummern in den 14A, 14B wie in den 13A, 13B. Aus Gründen der Kürze konzentriert sich diese Besprechung auf den Unterschied zwischen der Zelle 602A(3) und der Zelle 602A(4).
  • In 14A und 14B weist die Zelle 602A(4) rückseitige Durchkontaktierungen HO1', HO2' anstelle der Durchkontaktierungen HO1, HO2 auf (siehe 13A). Darüber hinaus ist die vorderseitige Leitung 628 dazu eingerichtet, die Referenzspannung VVDD anstelle der Referenzspannung TVDD zu empfangen. In dieser Ausführungsform befindet sich jedoch die rückseitige Durchkontaktierung HO1' in der rückseitigen Durchkontaktierungsschicht BVD und ist dazu eingerichtet, die Drain/Source-Region 1004 mit der rückseitigen Referenzschiene 346 zu verbinden. Darüber hinaus befindet sich die rückseitige Durchkontaktierung HO2' in der rückseitigen Durchkontaktierungsschicht BVD und ist dazu eingerichtet, die Drain/Source-Region 1008 mit der rückseitigen Referenzschiene 346 zu verbinden. Auf diese Weise sind die Sources jeder der PMOS-Vorrichtungen P1-P4 dazu eingerichtet, die Referenzspannung VVDD zu empfangen. Insofern ist die Zelle 602(A)(4) ein Beispiel für eine Dualmodus-Zelle (das heißt, eine durch gegatterte Leistung angesteuerte Zelle).
  • 15 ist ein Flussdiagramm eines Verfahrens 1500 zur Herstellung einer Halbleitervorrichtung.
  • Das Verfahren 1500 kann zum Beispiel unter Verwendung eines EDA-Systems 1100 (11, unten besprochen) und eines Systems 2000 zur Herstellung integrierter Schaltkreise (IC) (20, unten besprochen) gemäß einigen Ausführungsformen implementiert werden. Zu Beispielen einer Halbleitervorrichtung, die gemäß dem Verfahren 1500 hergestellt werden kann, gehören die Halbleitervorrichtung 100 von 1A, der Schaltkreis 200 von 2, die Halbleitervorrichtung, die durch das Layout-Schaubild 300 in den 3A, 3B dargestellt wird, die Halbleitervorrichtung, die durch das Layout-Schaubild 356 in den 3C, 3D dargestellt wird, die Halbleitervorrichtung, die durch das Layout-Schaubild 400 in den 4A, 4B dargestellt wird, die Halbleitervorrichtung, die durch das Layout-Schaubild 500 in den 5A, 5B dargestellt wird, die Halbleitervorrichtung, die durch das Layout-Schaubild 600 in den 6A, 6B dargestellt wird, die Halbleitervorrichtung, die durch das Layout-Schaubild 700 in den 7A, 7B dargestellt wird, die Halbleitervorrichtung, die durch das Layout-Schaubild 800 in den 8A, 8B dargestellt wird, der Schaltkreis 900 in 9, die Halbleitervorrichtung, die durch die Zelle 602A(1) in den 10A, 10B dargestellt wird, die Halbleitervorrichtung, die durch die Zelle 602A(2) in den 11A, 11B dargestellt wird, der Schaltkreis 1200 in 12, die Halbleitervorrichtung, die durch die Zelle 602A(3) in den 13A, 13B dargestellt wird, und die Halbleitervorrichtung, die durch die Zelle 602A(4) in den 14A, 14B dargestellt wird.
  • In 15 umfasst das Verfahren 1500 Blöcke 1502-1504. In Block 1502 wird ein Layout-Schaubild generiert, das unter anderem eines oder mehrere der im vorliegenden Text offenbarten Layout-Schaubilder oder dergleichen enthält. Block 1502 kann zum Beispiel unter Verwendung des EDA-Systems 1900 (19, unten besprochen) gemäß einigen Ausführungsformen implementiert werden. Von Block 1502 geht der Fluss weiter zu Block 1504.
  • Bei Block 1504 werden, auf der Basis des Layout-Schaubildes, (A) eine oder mehrere fotolithografische Belichtungen vorgenommen, und/oder (B) eine oder mehrere Halbleitermasken hergestellt, und/oder (C) eine oder mehrere Komponenten in einer Schicht einer Halbleitervorrichtung hergestellt. Siehe die Besprechung von 20 unten.
  • 16 ist ein Flussdiagramm eines Verfahrens 1600 zur Fertigung einer Halbleitervorrichtung.
  • In 16 ist das Flussdiagramm 1600 eine Ausführungsform der Ausführung von Block 1504 in 15. In 16 enthält das Flussdiagramm 1600 die Blöcke 1602-1612.
  • In Block 1602 weist ein Halbleitersubstrat eine oder mehrere aktive Halbleiterkomponenten auf, wobei eine Vorderseite über dem Halbleitersubstrat definiert ist und eine Rückseite unter dem Halbleitersubstrat definiert ist. Zu Beispielen des Halbleitersubstrats gehören das Halbleitersubstrat 113 in 2 und das Halbleitersubstrat 308 in jeder der 3A, 3C, 3D, 5A, 6A, 7A, 8A, 10A, 11A, 13A und 14A, oder dergleichen. Von Block 1602 geht der Fluss weiter zu Block 1604.
  • In Block 1604 wird eine erste vorderseitige Stromschiene auf der Vorderseite des Halbleitersubstrats gebildet. Zu Beispielen der ersten vorderseitigen Stromschiene gehören die vorderseitige Stromschiene 324, 334, 344 in jeder der 3A, 3C, 3D, 4A, 5A, 6A, 7A, 8A, 10A, 11A, 13A, 14A, die vorderseitige Stromschiene 408, 410, 412, 414, 416, 418, 420, 422 in jeder der 4A, 5A, die vorderseitige Stromschiene 628 in jeder der 6A, 7A, 8A, 10A, 11A, 13A, 14A, oder dergleichen. Von Block 1604 geht der Fluss weiter zu Block 1606.
  • In Block 1606 ist die erste vorderseitige Stromschiene dazu eingerichtet, eine erste Referenzleistungsspannung zu empfangen. Zu Beispielen der ersten Referenzleistungsspannung gehören die Referenzspannung TVDD, die Referenzspannung VVDD und die Referenzspannung VSS in den entsprechenden 2, 3A-3D, 4A-4B, 5A-5B, 6A-6B und 7A-7B, 8A-8B, 9, 10A-10B, 11A-11B, 12, 13A-13B und 4A-14B, oder dergleichen. Von Block 1606 geht der Fluss weiter zu Block 1608.
  • In Block 1608 werden eine erste rückseitige Stromschiene und eine zweite rückseitige Stromschiene auf der Rückseite des Halbleitersubstrats gebildet. Zu Beispielen der ersten rückseitigen Stromschiene und der zweiten rückseitigen Stromschiene gehören die rückseitigen Stromschienen 346, 348, 350, 352, 354 in den 3B, 3D, 4B, 5B, 6B, 7B, 8B, 10B, 11B, 13B und 14B, die rückseitige Stromschiene 348' in den 5B, 6B, 7B, 8B, 10B, 11B, 13B und 14B, oder dergleichen. Von Block 1608 geht der Fluss weiter zu Block 1610.
  • In Block 1610 ist die erste rückseitige Stromschiene dazu eingerichtet, eine zweite Referenzleistungsspannung zu empfangen. Zu Beispielen der zweiten Referenzleistungsspannung gehören die Referenzspannung TVDD, die Referenzspannung VVDD und die Referenzspannung VSS in den entsprechenden 2, 3A-3D, 4A-4B, 5A-5B, 6A-6B und 7A-7B, 8A-8B, 9, 10A-10B, 11A-11B, 12, 13A-13B und 4A-14B, oder dergleichen. Von Block 1610 geht der Fluss weiter zu Block 1612.
  • In Block 1612 ist die zweite rückseitige Stromschiene dazu eingerichtet, eine dritte Referenzleistungsspannung zu empfangen, wobei die erste Referenzleistungsspannung, die zweite Referenzleistungsspannung und die dritte Leistungsreferenzspannung voneinander verschieden sind. Zu Beispielen der dritten Referenzleistungsspannung gehören die Referenzspannung TVDD, die Referenzspannung VVDD und die Referenzspannung VSS in den entsprechenden 2, 3A-3D, 4A-4B, 5A-5B, 6A-6B und 7A-7B, 8A-8B, 9, 10A-10B, 11A-11B, 12, 13A-13B und 4A-14B, oder dergleichen.
  • 17 ist ein Flussdiagramm eines Verfahrens 1700 zur Fertigung einer Halbleitervorrichtung.
  • In 17 ist das Flussdiagramm 1700 eine Ausführungsform der Ausführung von Block 1504 in 15. In 17 enthält das Flussdiagramm 1700 die Blöcke 1702-1710.
  • In Block 1702 weist ein Halbleitersubstrat eine oder mehrere aktive Halbleiterkomponenten auf, wobei eine Vorderseite über dem Halbleitersubstrat definiert ist und eine Rückseite unter dem Halbleitersubstrat definiert ist. Zu Beispielen des Halbleitersubstrats gehören das Halbleitersubstrat 113 in 1B und das Halbleitersubstrat 308 in den 3A, 3C, 3D, 5A, 6A, 7A, 8A, 10A, 11A, 13A und 14A oder dergleichen Von Block 1702 geht der Fluss weiter zu Block 1704.
  • In Block 1704 werden eine erste rückseitige Stromschiene, eine zweite rückseitige Stromschiene und eine dritte rückseitige Stromschiene auf der Rückseite des Halbleitersubstrats gebildet. Zu Beispielen der ersten rückseitigen Stromschiene, der zweiten rückseitigen Stromschiene und der dritten rückseitigen Stromschiene gehören die rückseitigen Stromschienen 346, 348, 350, 352, 354 in den 3B, 3D, 4B, 5B, 6B, 7B, 8B, 10B, 11B, 13B und 14B, die rückseitige Stromschiene 348' in den 5B, 6B, 7B, 8B, 10B, 11B, 13B und 14B, oder dergleichen. Von Block 1704 geht der Fluss weiter zu Block 1706.
  • In Block 1706 ist die erste rückseitige Stromschiene dazu eingerichtet, eine erste Referenzleistungsspannung zu empfangen. Zu Beispielen der ersten Referenzleistungsspannung gehören die Referenzspannung TVDD, die Referenzspannung VVDD und die Referenzspannung VSS in den entsprechenden 2, 3A-3D, 4A-4B, 5A-5B, 6A-6B und 7A-7B, 8A-8B, 9, 10A-10B, 11A-11B, 12, 13A-13B und 4A-14B, oder dergleichen. Von Block 1706 geht der Fluss weiter zu Block 1708.
  • In Block 1708 ist die zweite rückseitige Stromschiene dazu eingerichtet, eine zweite Referenzleistungsspannung zu empfangen. Zu Beispielen der zweiten Referenzleistungsspannung gehören die Referenzspannung TVDD, die Referenzspannung VVDD und die Referenzspannung VSS in den entsprechenden 2, 3A-3D, 4A-4B, 5A-5B, 6A-6B und 7A-7B, 8A-8B, 9, 10A-10B, 11A-11B, 12, 13A-13B und 4A-14B, oder dergleichen. Von Block 1708 geht der Fluss weiter zu Block 1710.
  • In Block 1710 ist die dritte rückseitige Stromschiene dazu eingerichtet, eine dritte Referenzleistungsspannung zu empfangen, wobei die erste Referenzleistungsspannung, die zweite Referenzleistungsspannung und die dritte Leistungsreferenzspannung voneinander verschieden sind. Zu Beispielen der dritten Referenzleistungsspannung gehören die Referenzspannung TVDD, die Referenzspannung VVDD und die Referenzspannung VSS in den entsprechenden 2, 3A-3D, 4A-4B, 5A-5B, 6A-6B und 7A-7B, 8A-8B, 9, 10A-10B, 11A-11B, 12, 13A-13B und 14A-14B, oder dergleichen.
  • 18 ist ein Flussdiagramm 1800 eines Verfahrens zur Fertigung einer Halbleitervorrichtung mit einer Zellenregion.
  • In 18 ist das Flussdiagramm 1800 eine Ausführungsform der Ausführung von Block 1504 in 15. In 18 enthält das Flussdiagramm 1800 die Blöcke 1802-1818.
  • In Block 1802 hat ein Halbleitersubstrat erste und zweite aktive Regionen eines entsprechenden ersten und zweiten Leitfähigkeitstyps, die sich entsprechend in einer ersten Richtung erstrecken, und eine Vorderseite ist über dem Halbleitersubstrat definiert, und eine Rückseite ist unter dem Halbleitersubstrat definiert. Zu Beispielen des Halbleitersubstrats gehören das Halbleitersubstrat 308 in den 10A, 11A, 13A und 14A, oder dergleichen. Zu Beispielen der ersten aktiven Region und der zweiten aktiven Region gehören die aktiven Regionen OD-1, OD-2 in den 10A, 11A, 13A und 14A, oder dergleichen. Von Block 1802 geht der Fluss weiter zu Block 1804.
  • In Block 1804 wird eine erste vorderseitige Leitung auf der Vorderseite des Halbleitersubstrats gebildet. Zu Beispielen der ersten vorderseitigen Leitung gehören die vorderseitige Leitung in den 10A und 11A, die vorderseitigen Leitungen 330, 332 in den 13A und 14A, oder dergleichen. Von Block 1804 geht der Fluss weiter zu Block 1806.
  • In Block 1806 ist die erste vorderseitige Leitung dazu eingerichtet, ein Eingangs- oder Ausgangssignal zu empfangen. Ein Beispiel für das Eingangs- oder Ausgangssignal ist das Eingangssignal IN in den 10A und 11A, die Eingangssignale A1, A2 in den 13A und 13B oder dergleichen. Von Block 1806 geht der Fluss weiter zu Block 1808.
  • In Block 1808 wird eine erste vorderseitige Stromschiene gebildet. Ein Beispiel für die erste vorderseitige Stromschiene ist die vorderseitige Stromschiene 628 in den 10A und 13A, oder dergleichen. Von Block 1808 geht der Fluss weiter zu Block 1810.
  • In Block 1810 ist die vorderseitige Stromschiene dazu eingerichtet, eine erste Referenzleistungsspannung zu empfangen. Ein Beispiel für die erste Referenzleistungsspannung ist TVDD in den 10A und 13A, oder dergleichen. Von Block 1810 geht der Fluss weiter zu Block 1812.
  • In Block 1812 wird eine erste rückseitige Stromschiene auf der Rückseite gebildet. Zu Beispielen der ersten rückseitigen Stromschiene gehören die rückseitige Stromschiene 348' in 10B, die rückseitige Stromschiene 346, 348' in 11B, die rückseitige Stromschiene 348' in 13B, die rückseitige Stromschiene 346, 348' in 14B, oder dergleichen. Von Block 1812 geht der Fluss weiter zu Block 1814.
  • In Block 1814 ist die erste rückseitige Stromschiene dazu eingerichtet, eine zweite Referenzleistungsspannung zu empfangen. Ein Beispiel für die zweite Referenzleistungsspannung ist VVDD in den 10B und 13B, oder dergleichen. Von Block 1814 geht der Fluss weiter zu Block 1816.
  • In Block 1816 wird eine erste Gate-Elektrode auf der Vorderseite gebildet, wobei sich die erste Gate-Elektrode in einer zweiten Richtung erstreckt, die im Wesentlichen orthogonal zu der ersten Richtung verläuft, um eine erste Drain/Source-Region und eine zweite Drain/Source-Region in der ersten aktiven Region und eine dritte Drain/Source-Region und eine vierte Drain/Source-Region in der zweiten aktiven Region zu definieren. Zu Beispielen der ersten Gate-Elektrode gehören die Gate-Elektroden PO-1, PO-2, PO-3, PO-4 in den 11A, 12A, 13A, 14A. Zu Beispielen der ersten Drain/Source-Region und der zweiten Drain/Source-Region gehören die Drain/Source-Regionen 1002, 1006, 1010 in 10A und die Drain/Source-Regionen 1004,1008 in 13A. Zu Beispielen der dritten Drain/Source-Region und der vierten Drain/Source-Region gehören die Drain/Source-Regionen 1012, 1016, 1018 in 10A und 1012, 1014 in 13A. Von Block 1816 geht der Fluss weiter zu Block 1818.
  • In Block 1818 wird (1) die erste Gate-Elektrode mit der ersten vorderseitigen Leitung verbunden, (2) die erste Drain/Source-Region oder die zweite Drain/Source-Region mit der ersten vorderseitigen Stromschiene verbunden, und (3) die dritte Drain/Source-Region oder die vierte Drain/Source-Region mit der ersten rückseitigen Stromschiene verbunden. Zu Beispielen der durch Block 1818 hergestellten Verbindungen gehören die in den 10A-10B und 13A-13B gezeigten Verbindungen oder dergleichen.
  • 19 ist ein Blockschaubild eines Electronic Design Automation-Systems (EDA-Systems) 1900 gemäß einigen Ausführungsformen..
  • In einigen Ausführungsformen weist das EDA-System 1900 ein APR-System auf. Die im vorliegenden Text beschriebenen Verfahren zum Entwerfen von Layout-Schaubildern gemäß einer oder mehreren Ausführungsformen können zum Beispiel unter Verwendung des EDA-Systems 1900 implementiert werden.
  • In einigen Ausführungsformen ist das EDA-System 1900 eine Allzweck-Computervorrichtung mit einem Hardware-Prozessor 1902 und einem nicht-transitorischen, computerlesbaren Speichermedium 1904. Das Speichermedium 1904 wird unter anderem mit Computerprogrammcode 1906, das heißt, einem Satz ausführbarer Instruktionen, codiert, das heißt, es gespeichert ihn. Die Ausführung der Instruktionen 1906 durch den Hardware-Prozessor 1902 stellt (mindestens teilweise) ein EDA-Tool dar, das einen Teil oder alle der im vorliegenden Text beschriebenen Verfahren (im Folgenden als die „genannten Prozesse und/oder Verfahren“ bezeichnet) implementiert.
  • Der Prozessor 1902 ist über einen Bus 1908 elektrisch mit dem computerlesbaren Speichermedium 1904 gekoppelt. Der Prozessor 1902 ist ebenfalls über den Bus 1908 elektrisch mit einer E/A-Schnittstelle 1910 gekoppelt. Eine Netzwerkschnittstelle 1912 ist ebenfalls über den Bus 1908 elektrisch mit dem Prozessor 1902 verbunden. Die Netzwerkschnittstelle 1912 ist mit einem Netzwerk 714 verbunden, so dass der Prozessor 1902 und das computerlesbare Speichermedium 1904 in der Lage sind, sich über das Netzwerk 714 mit externen Elementen zu verbinden. Der Prozessor 1902 ist dazu eingerichtet, den Computerprogrammcode 1906, der in dem computerlesbaren Speichermedium 1904 codiert ist, auszuführen, um das System 1900 zu veranlassen, für die vollständige oder teilweise Ausführung der genannten Prozesse und/oder Verfahren nutzbar zu sein. In einer oder mehreren Ausführungsformen ist der Prozessor 1902 eine zentrale Verarbeitungseinheit (CPU), ein Multiprozessor, ein verteiltes Verarbeitungssystem, ein anwendungsspezifischer integrierter Schaltkreis (ASIC) und/oder eine geeignete Verarbeitungseinheit.
  • In einer oder mehreren Ausführungsformen ist das computerlesbare Speichermedium 1904 ein elektronisches, magnetisches, optisches, elektromagnetisches, Infrarot- und/oder Halbleitersystem (oder eine solche Vorrichtung oder ein solches Gerät). So umfasst beispielsweise das computerlesbare Speichermedium 1904 einen Halbleiter- oder Festkörperspeicher, ein Magnetband, eine wechselfähige Computerdiskette, einen Direktzugriffsspeicher (RAM), einen Nurlesespeicher (ROM), eine magnetische Festplatte und/oder eine optische Disk. In einer oder mehreren Ausführungsformen, die mit optischen Disks arbeiten, umfasst das computerlesbare Speichermedium 1904 ein Compact-Disk-Read-Only-Memory (CD-ROM), ein Compact-Disk-Read/Write (CD-R/W) und/oder eine digitale Video-Disk (DVD).
  • In einer oder mehreren Ausführungsformen speichert das Speichermedium 1904 Computerprogrammcode 1906, der dazu eingerichtet ist, das System 1900 zu veranlassen, für die vollständige oder teilweise Ausführung (wenn eine solche Ausführung (mindestens teilweise) das EDA-Werkzeug darstellt) der genannten Prozesse und/oder Verfahren nutzbar zu sein. In einer oder mehreren Ausführungsformen speichert das Speichermedium 1904 ebenfalls Informationen, welche die vollständige oder teilweise Ausführung der genannten Prozesse und/oder Verfahren ermöglichen. In einer oder mehreren Ausführungsformen speichert das Speichermedium 1904 eine Bibliothek 1907 von Standardzellen, einschließlich solcher Standardzellen, wie sie im vorliegenden Text offenbart sind. In einer oder mehreren Ausführungsformen speichert das Speichermedium 1904 ein oder mehrere Layout-Schaubilder 1909, die einem oder mehreren im vorliegenden Text offengelegten Layouts entsprechen.
  • Das EDA-System 1900 weist eine E/A-Schnittstelle 1910 auf. Die E/A-Schnittstelle 1910 ist mit externen Schaltungen gekoppelt. In einer oder mehreren Ausführungsformen umfasst die E/A-Schnittstelle 1910 eine Tastatur, ein Tastenfeld, eine Maus, einen Trackball, ein Trackpad, einen Touchscreen und/oder Pfeiltasten zur Übermittlung von Informationen und Befehlen an den Prozessor 1902.
  • Das EDA-System 1900 weist auch eine Netzwerkschnittstelle 1912 auf, die mit dem Prozessor 1902 gekoppelt ist. Die Netzwerkschnittstelle 1912 ermöglicht es dem System 1900, mit dem Netzwerk 1914, mit dem ein oder mehrere andere Computersysteme verbunden sind, zu kommunizieren. Die Netzwerkschnittstelle 1912 umfasst drahtlose Netzwerkschnittstellen wie zum Beispiel BLUETOOTH, WIFI, WIMAX, GPRS oder WCDMA, oder drahtgebundene Netzwerkschnittstellen wie zum Beispiel ETHERNET, USB oder IEEE-1364. In einer oder mehreren Ausführungsformen werden ein Teil oder alle der genannten Prozesse und/oder Verfahren in zwei oder mehr Systemen 1900 implementiert.
  • Das System 1900 ist dazu eingerichtet, Informationen über die E/A-Schnittstelle 1910 zu empfangen. Die über die E/A-Schnittstelle 1910 empfangenen Informationen enthalten eines oder mehrere von Instruktionen, Daten, Designregeln, Bibliotheken von Standardzellen und/oder andere Parameter zur Verarbeitung durch den Prozessor 1902. Die Informationen werden über den Bus 1908 zu dem Prozessor 1902 übertragen. Das EDA-System 1900 ist dazu eingerichtet, Informationen bezüglich einer UI über die E/A-Schnittstelle 1910 zu empfangen. Die Informationen werden auf dem computerlesbaren Medium 1904 als Benutzeroberfläche (User Interface, UI) 1942 gespeichert.
  • In einigen Ausführungsformen sind ein Teil oder alle der genannten Prozesse und/oder Verfahren als eigenständige Softwareanwendung zur Ausführung durch einen Prozessor implementiert. In einigen Ausführungsformen sind ein Teil oder alle der genannten Prozesse und/oder Verfahren als Softwareanwendung implementiert, die Teil einer zusätzlichen Softwareanwendung ist. In einigen Ausführungsformen sind ein Teil oder alle der genannten Prozesse und/oder Verfahren als Plug-in für eine Softwareanwendung implementiert. In einigen Ausführungsformen ist mindestens einer bzw. eines der genannten Prozesse und/oder Verfahren als Softwareanwendung implementiert, die Teil eines EDA-Tools ist. In einigen Ausführungsformen werden ein Teil oder alle der genannten Prozesse und/oder Verfahren als eine Softwareanwendung implementiert, die durch das EDA-System 1900 verwendet wird. In einigen Ausführungsformen wird ein Layout-Schaubild, das Standardzellen enthält, mit Hilfe eines Tools wie VIRTUOSO® von CADENCE DESIGN SYSTEMS, Inc. oder eines anderen geeigneten Layoutgenerierungstools erstellt.
  • In einigen Ausführungsformen werden die Prozesse als Funktionen eines Programms realisiert, das auf einem nicht-transitorischen, computerlesbaren Aufzeichnungsmedium gespeichert ist. Zu Beispielen eines nicht-transitorischen, computerlesbaren Aufzeichnungsmediums gehören unter anderem externe/entfernbare und/oder interne/eingebaute Massen- oder Arbeitsspeichereinheiten, zum Beispiel eines oder mehrere von einer optischen Disk, wie zum Beispiel eine DVD, einer Magnetplatte, wie eine Festplatte, einem Halbleiterspeicher, wie zum Beispiel ein ROM, ein RAM, eine Speicherkarte, und dergleichen.
  • 20 ist ein Blockschaubild eines Herstellungssystems 2000 für integrierte Schaltkreise (ICs) und eines damit verbundenen IC-Herstellungsflusses gemäß einigen Ausführungsformen.
  • In einigen Ausführungsformen werden, auf der Basis eines Layout-Schaubildes, (A) eine oder mehrere Halbleitermasken und/oder (B) mindestens eine Komponente in einer Schicht eines integrierten Halbleiterschaltkreises mittels des Herstellungssystems 2000 gefertigt.
  • In 20 umfasst das IC-Herstellungssystem 2000 Entitäten, wie zum Beispiel ein Designhaus 2020, ein Maskenhaus 2030 und einen IC-Hersteller/Fertiger („Fab“) 2050, die in den Design-, Entwicklungs- und Herstellungszyklen und/oder den Dienstleistungen im Zusammenhang mit der Herstellung einer IC-Vorrichtung 2060 miteinander interagieren. Die Entitäten in dem System 2000 sind über ein Kommunikationsnetzwerk verbunden. In einigen Ausführungsformen ist das Kommunikationsnetzwerk ein einziges Netzwerk. In einigen Ausführungsformen ist das Kommunikationsnetzwerk eine Vielzahl verschiedener Netzwerke, wie beispielsweise ein Intranet und das Internet. Das Kommunikationsnetzwerk umfasst drahtgebundene und/oder drahtlose Kommunikationskanäle. Jede Entität interagiert mit einer oder mehreren der anderen Entitäten und erbringt Dienstleistungen für eine oder mehrere der anderen Entitäten und/oder erhält Dienstleistungen von ihnen. In einigen Ausführungsformen befinden sich zwei oder mehr des Designhauses 2020, des Maskenhauses 2030 und des IC-Fab 2050 im Besitz eines einzigen größeren Unternehmens. In einigen Ausführungsformen existieren zwei oder mehr des Designhauses 2020, des Maskenhauses 2030 und des IC-Fab 2050 in einer gemeinsamen Einrichtung nebeneinander und nutzen gemeinsame Ressourcen.
  • Das Designhaus (oder Designteam) 2020 generiert ein IC-Designlayout-Schaubild 2022. Das IC-Designlayout-Schaubild 2022 enthält verschiedene geometrische Strukturen, die für eine IC-Vorrichtung 2060 entworfen wurden. Die geometrischen Strukturen entsprechen Strukturen von Metall-, Oxid- oder Halbleiterschichten, aus denen sich die verschiedenen Komponenten der zu fertigenden IC-Vorrichtung 2060 zusammensetzen. Die verschiedenen Schichten kombinieren sich zu verschiedenen IC-Merkmalen. So umfasst beispielsweise ein Abschnitt des IC-Designlayout-Schaubildes 2022 verschiedene IC-Strukturelemente, wie beispielsweise eine aktive Region, eine Gate-Elektrode, Source und Drain, Metallleitungen oder Durchkontaktierungen einer Zwischenschicht-Interconnect-Verbindung, und Öffnungen für Bondungs-Pads, die in einem Halbleitersubstrat (zum Beispiel einem Siliziumwafer) und verschiedenen auf dem Halbleitersubstrat angeordneten Materialschichten gebildet werden sollen. Das Designhaus 2020 implementiert ein geeignetes Designverfahren, um das IC-Designlayout-Schaubild 2022 zu bilden. Das Designverfahren umfasst eines oder mehrere von einem logischen Design, einem physischen Design, und Platzieren und Routen. Das IC-Designlayout-Schaubild 2022 wird in einer oder mehreren Dateien präsentiert, die Informationen über die geometrischen Strukturen enthalten. Zum Beispiel kann das IC-Designlayout-Schaubild 2022 in einem GDSII-Dateiformat oder einem DFI-Dateiformat ausgedrückt werden.
  • Das Maskenhaus 2030 umfasst die Datenvorbereitung 2032 und die Maskenfertigung 2044. Das Maskenhaus 2030 verwendet das IC-Designlayout-Schaubild 822 zum Herstellen einer oder mehrerer Masken 2045, die beim Fertigen der verschiedenen Schichten der IC-Vorrichtung 2060 gemäß dem IC-Designlayout-Schaubild 822 zu verwenden sind. Das Maskenhaus 2030 führt die Maskendatenvorbereitung 2032 aus, wobei das IC-Designlayout-Schaubild 2022 in eine repräsentative Datei (Representative Data File, RDF) übersetzt wird. Die Maskendatenvorbereitung 2032 übermittelt die RDF an die Maskenfertigung 2044. Die Maskenfertigung 2044 umfasst einen Maskenschreiber. Ein Maskenschreiber konvertiert die RDF zu einem Bild auf einem Substrat, wie zum Beispiel einer Maske (Retikel) 2045 oder einen Halbleiterwafer 2053. Das Designlayout-Schaubild 2022 wird durch die Maskendatenvorbereitung 2032 so verarbeitet, dass es mit bestimmten Eigenschaften des Maskenschreibers und/oder Anforderungen des IC-Fab 2050 kompatibel ist. In 20 sind die Maskendatenvorbereitung 2032 und die Maskenfertigung 2044 als getrennte Elemente veranschaulicht. In einigen Ausführungsformen können die Maskendatenvorbereitung 2032 und die Maskenfertigung 2044 zusammen als die Maskendatenvorbereitung bezeichnet werden.
  • In einigen Ausführungsformen enthält die Maskendatenvorbereitung 2032 eine optische Nähekorrektur (Optical Proximity Correction, OPC), die Lithografieoptimierungstechniken zum Kompensieren von Bildfehlern verwendet, wie zum Beispiel solchen, die durch Beugung, Interferenzen, andere Prozesseffekte und dergleichen entstehen können. OPC justiert das IC-Designlayout-Schaubild 2022. In einigen Ausführungsformen enthält die Maskendatenvorbereitung 2032 weitere Auflösungsoptimierungstechniken (Resolution Enhancement Techniques, RET), wie zum Beispiel außeraxiale Beleuchtung, Sub-Auflösungs-Hilfsmerkmale, Phasenverschiebungsmasken, andere geeignete Techniken und dergleichen oder Kombinationen davon. In einigen Ausführungsformen wird auch inverse Lithografie-Technologie (ILT) verwendet, die OPC als ein inverses Bildgabeproblem behandelt.
  • In einigen Ausführungsformen enthält die Maskendatenvorbereitung 2032 einen Maskenregelprüfer (Mask Rule Checker, MRC), der das IC-Designlayout-Schaubild 2022, das Prozesse in OPC durchlaufen hat, mit einem Satz Maskenerzeugungsregeln überprüft, die bestimmte geometrische und/oder Konnektivitätseinschränkungen enthalten, um ausreichende Margen sicherzustellen, um Schwankungen in Halbleiterherstellungsprozessen zu berücksichtigen, und dergleichen. In einigen Ausführungsformen modifiziert der MRC das IC-Designlayout-Schaubild 2022, um Einschränkungen während der Maskenfertigung 2044 zu kompensieren, die einen Teil der Modifizierungen rückgängig machen können, die durch OPC vorgenommen wurden, um Maskenerzeugungsregeln zu erfüllen.
  • In einigen Ausführungsformen enthält die Maskendatenvorbereitung 2032 eine Lithografieprozessüberprüfung (Lithography Process Checking, LPC), die eine Verarbeitung simuliert, die durch den IC-Fab 2050 implementiert wird, um die IC-Vorrichtung 2060 zu fertigen. Die LPC simuliert diese Verarbeitung anhand des IC-Designlayout-Schaubildes 2022, um eine simulierte hergestellte Vorrichtung zu erzeugen, wie zum Beispiel eine IC-Vorrichtung 2060. Die Verarbeitungsparameter in der LPC-Simulation können Parameter, die mit verschiedenen Prozessen des IC-Herstellungszyklus verknüpft sind, Parameter, die mit Werkzeugen verknüpft sind, die zur Herstellung des IC verwendet werden, und/oder andere Aspekte des Herstellungsprozesses enthalten. LPC berücksichtigt verschiedene Faktoren, wie zum Beispiel Zwischenbildkontrast, Tiefenschärfe (Depth of Focus DOF), Maskenfehleroptimierungsfaktor (Mask Error Enhancement Factor, MEEF), andere geeignete Faktoren und dergleichen, oder Kombinationen davon. In einigen Ausführungsformen werden, nachdem durch die LPC eine simulierte hergestellte Vorrichtung gebildet wurde, wenn die simulierte Vorrichtung nicht genau genug die Form hat, um Designregeln zu erfüllen, OPC und/oder MRC wiederholt, um das IC-Designlayout-Schaubild 2022 weiter zu verfeinern.
  • Es versteht sich, dass die obige Beschreibung der Maskendatenvorbereitung 2032 zum Zweck der Klarheit vereinfacht wurde. In einigen Ausführungsformen umfasst die Datenvorbereitung 2032 zusätzliche Merkmale, wie zum Beispiel einen Logik-Operation (LOP) zum Modifizieren des IC-Designlayout-Schaubildes 2022 gemäß Herstellungsregeln. Außerdem können die Prozesse, die auf das IC-Designlayout 2022 während der Datenvorbereitung 2032 angewendet werden, in einer Vielzahl verschiedener Reihenfolgen ausgeführt werden.
  • Nach der Maskendatenvorbereitung 2032 und während der Maskenfertigung 2044 werden eine Maske 2045 oder eine Gruppe von Masken 2045 anhand des modifizierten IC-Designlayouts 2022 hergestellt. In einigen Ausführungsformen umfasst die Maskenfertigung 2044 die Ausführung einer oder mehrerer lithografischer Belichtungen auf der Basis des IC-Designlayout-Schaubildes 2022. In einigen Ausführungsformen wird ein Elektronenstrahl (E-Strahl) oder ein Mechanismus aus mehreren E-Strahlen verwendet, um eine Struktur auf einer Maske (Fotomaske 2045 oder Retikel) 2045 anhand des modifizierten IC-Designlayouts 2022 zu bilden. Die Maske 2045 kann in verschiedenen Technologien gebildet werden. In einigen Ausführungsformen wird die Maske 2045 unter Verwendung von Binärtechnologie gebildet. In einigen Ausführungsformen weist eine Maskenstruktur opake Regionen und transparente Regionen auf. Ein Strahl, wie zum Beispiel ein ultravioletter Strahl (UV-Strahl), der verwendet wird, um die bildempfindliche Materialschicht (zum Beispiel den Photoresist) zu belichten, die auf einen Wafer aufbeschichtet wurde, wird durch die opake Region blockiert und wird durch die transparenten Regionen durchgelassen. In einem Beispiel enthält eine binäre Maskenversion der Maske 2045 ein transparentes Substrat (zum Beispiel Quarzglas) und ein opakes Material (zum Beispiel Chrom), das in den opaken Regionen der binären Maske aufbeschichtet wird. In einem weiteren Beispiel wird die Maske 2045 unter Verwendung einer Phasenverschiebungstechnologie gebildet. In einer Phasenverschiebungsmaskenversion (Phase Shift Mask, PSM-Version) der Maske 2045 sind verschiedene Merkmale in der Struktur, die auf der Phasenverschiebungsmaske gebildet wird, dazu eingerichtet, eine korrekte Phasendifferenz zu haben, um Auflösung und Bildgabequalität zu erhöhen. In verschiedenen Beispielen kann die Phasenverschiebungsmaske eine gedämpfte PSM oder eine alternierende PSM sein. Die eine oder die mehreren Masken, die durch die Maskenfertigung 2044 generiert werden, werden in einer Vielzahl verschiedener Prozesse verwendet. Zum Beispiel werden diese eine oder mehreren Masken in einem Ionenimplantierungsprozess, um verschiedene dotierte Regionen in dem Halbleiterwafer 2053 zu bilden, in einem Ätzprozess, um verschiedene Ätzregionen in dem Halbleiterwafer 2053 zu bilden, und/oder in anderen geeigneten Prozessen verwendet.
  • Der IC-Fab 2050 umfasst Fertigungswerkzeuge 2052, die dazu eingerichtet sind, verschiedene Herstellungsoperationen an dem Halbleiterwafer 2053 ausführen, dergestalt, dass die IC-Vorrichtung 2060 gemäß der einen oder den mehreren Masken, zum Beispiel der Maske 2045, gefertigt wird. In verschiedenen Ausführungsformen umfassen die Fertigungswerkzeuge 2052 eines oder mehrere von einem Wafer-Stepper, einem Ionen-Implantierer, einem Photoresist-Beschichter, einer Prozesskammer, zum Beispiel eine CVD-Kammer oder einen LPCVD-Ofen, einem CMP-System, einem Plasmaätzsystem, einem Waferreinigungssystem oder sonstiger Herstellungsausrüstung, die in der Lage ist, einen oder mehrere geeignete Herstellungsprozesse, wie im vorliegenden Text besprochen, auszuführen.
  • Der IC-Fab 2050 verwendet die eine oder die mehreren Masken 2045, die durch das Maskenhaus 2030 hergestellt wurden, um eine IC-Vorrichtung 2060 zu fertigen. Somit verwendet der IC-Fab 2050 mindestens indirekt das IC-Designlayout-Schaubild 2022 zum Fertigen der IC-Vorrichtung 2060. In einigen Ausführungsformen wird ein Halbleiterwafer 2053 durch den IC-Fab 2050 unter Verwendung einer oder mehrerer Masken 2045 gefertigt, um die IC-Vorrichtung 2060 zu bilden. In einigen Ausführungsformen umfasst die IC-Fertigung das Ausführen einer oder mehrerer lithografischer Belichtungen, die mindestens indirekt auf dem IC-Designlayout-Schaubild 2022 basieren. Der Halbleiterwafer 2053 weist ein Siliziumsubstrat oder ein anderes zweckmäßiges Substrat auf, auf dem Materialschichten ausgebildet sind. Der Halbleiterwafer 2053 umfasst des Weiteren eines oder mehrere von verschiedenen dotierten Regionen, dielektrischen Merkmalen, Interconnect-Verbindungen auf mehreren Ebenen und dergleichen (die in anschließenden Herstellungsschritten gebildet werden).
  • Details bezüglich eines Herstellungssystems für integrierte Schaltkreise (ICs) (zum Beispiel das System 2000 von 20) und eines damit verbundenen IC-Herstellungsflusses finden sich zum Beispiel im US-Patent US 9 256 709 B2 erteilt am 9. Februar 2016, in der US-Vorerteilungspublikation US 2015 / 0 278 429 A1 veröffentlicht am 1. Oktober 2015, in der US-Vorerteilungspublikation US 2014 / 0 040 838 A1 veröffentlicht am 6. Februar 2014, und im US-Patent US 7 260 442 B2 erteilt am 21. August 2007.
  • Die Erfindung wird durch den Hauptanspruch und die nebengeordneten Patentansprüche definiert. Weitere Ausführungsformen der Erfindung werden durch die abhängigen Patentansprüche wiedergegeben.

Claims (18)

  1. Halbleitervorrichtung (100), die umfasst: ein Halbleitersubstrat (308), das eine oder mehrere aktive Halbleiterkomponenten aufweist, wobei eine Vorderseite (304) über dem Halbleitersubstrat (308) definiert ist und eine Rückseite (306) unter dem Halbleitersubstrat (308) definiert ist; eine erste vorderseitige Stromschiene (408) auf der Vorderseite (304) des Halbleitersubstrats (308), wobei die erste vorderseitige Stromschiene (408) dazu eingerichtet ist, eine erste Referenzleistungsspannung zu empfangen; und eine erste rückseitige Stromschiene (346) und eine zweite rückseitige Stromschiene (348) auf der Rückseite (306) des Halbleitersubstrats (308); wobei die erste rückseitige Stromschiene (346) dazu eingerichtet ist, eine zweite Referenzleistungsspannung zu empfangen; und die zweite rückseitige Stromschiene (348, 348') dazu eingerichtet ist, eine dritte Referenzleistungsspannung zu empfangen; und wobei die erste Referenzleistungsspannung, die zweite Referenzleistungsspannung und die dritte Referenzleistungsspannung voneinander verschieden sind, wobei die Halbleitervorrichtung (100) des Weiteren umfasst: eine dritte rückseitige Stromschiene (352) auf der Rückseite (306); eine vierte rückseitige Stromschiene (350) auf der Rückseite (306); eine fünfte rückseitige Stromschiene (354) auf der Rückseite (306); wobei: die erste rückseitige Stromschiene (346), die zweite rückseitige Stromschiene (348), die dritte rückseitige Stromschiene (352), die vierte rückseitige Stromschiene (350) und die fünfte rückseitige Stromschiene (354) sich jeweils entsprechend in einer ersten Richtung (X-Achse) erstrecken; die dritte rückseitige Stromschiene (352) dazu eingerichtet ist, die dritte Referenzleistungsspannung zu empfangen; die vierte rückseitige Stromschiene (350) dazu eingerichtet ist, die erste Referenzleistungsspannung zu empfangen; unddie vierte rückseitige Stromschiene (350) sich zwischen der zweiten rückseitigen Stromschiene und der dritten rückseitigen Stromschiene (352) relativ zu der ersten Richtung (X-Achse) befindet.
  2. Halbleitervorrichtung (100) nach Anspruch 1, die des Weiteren eine erste vorderseitige Metallschicht (Mo) auf der Vorderseite (304) umfasst, wobei die erste vorderseitige Metallschicht die erste vorderseitige Stromschiene (408) und eine zweite vorderseitige Stromschiene (326, 410) aufweist.
  3. Halbleitervorrichtung (100) nach Anspruch 1 oder 2, die des Weiteren eine erste rückseitige Metallschicht (BMo) auf der Rückseite umfasst, wobei die erste rückseitige Metallschicht (BMo) die erste rückseitige Stromschiene (346) und die zweite rückseitige Stromschiene (348, 348'') umfasst.
  4. Halbleitervorrichtung (100) nach einem der vorangegangenen Ansprüche, wobei: die fünfte rückseitige Stromschiene (354) dazu eingerichtet ist, die zweite Referenzleistungsspannung zu empfangen, und die fünfte rückseitige Stromschiene (354) sich in der ersten Richtung (X-Achse) erstreckt; und sich die zweite rückseitige Stromschiene (348), die dritte rückseitige Stromschiene (352) und die vierte rückseitige Stromschiene (350) zwischen der ersten rückseitigen Stromschiene (346) und der fünften rückseitigen Stromschiene (354) relativ zu einer zweiten Richtung (Y-Achse), die im Wesentlichen senkrecht zu der ersten Richtung (X-Achse) verläuft, befinden.
  5. Halbleitervorrichtung (100) nach einem der vorangehenden Ansprüche, wobei: die erste Referenzleistungsspannung eine wahre VDD ist; und die zweite Referenzleistungsspannung eine virtuelle VDD ist; und die dritte Referenzleistungsspannung VSS ist.
  6. Halbleitervorrichtung (100) nach einem der vorangehenden Ansprüche, die des Weiteren umfasst: eine erste Dualmodus-Zellenregion (302A); eine erste Einzelmodus-Zellenregion (302B); und wobei: jede der zweiten rückseitigen Stromschiene (348), der dritten rückseitigen Stromschiene (352) und der vierten rückseitigen Stromschiene (350) mindestens teilweise relativ zu der zweiten Richtung (Y-Achse) ausgerichtet ist; ein oberer Abschnitt der ersten Dualmodus-Zellenregion (302A) relativ zu der zweiten Richtung (Y-Achse) die erste rückseitige Stromschiene (346) mindestens teilweise überlappt; ein unterer Abschnitt der ersten Dualmodus-Zellenregion (302A) relativ zu der zweiten Richtung (Y-Achse) die zweite rückseitige Stromschiene (348), die dritte rückseitige Stromschiene (352) und die vierte rückseitige Stromschiene (350) mindestens teilweise überlappt; ein oberer Abschnitt der ersten Einzelmodus-Zellenregion (302B) relativ zu der zweiten Richtung (Y-Achse) die zweite rückseitige Stromschiene (348), die dritte rückseitige Stromschiene (352) und die vierte rückseitige Stromschiene (350) mindestens teilweise überlappt; und ein unterer Abschnitt der ersten Einzelmodus-Zellenregion (302B) relativ zu der zweiten Richtung (Y-Achse) die fünfte rückseitige Stromschiene (354) mindestens teilweise überlappt.
  7. Halbleitervorrichtung (100) nach einem der vorangehenden Ansprüche, die des Weiteren umfasst: eine erste Header-Zellenregion (402A und 402B); und wobei: ein oberer Abschnitt der ersten Header-Zellenregion (402A und 402B) relativ zu der zweiten Richtung (Y-Achse) die erste rückseitige Stromschiene (346) teilweise überlappt; und ein unterer Abschnitt der ersten Header-Zellenregion (402A und 402B) relativ zu der zweiten Richtung (Y-Achse) die fünfte rückseitige Stromschiene (354) mindestens teilweise überlappt.
  8. Halbleitervorrichtung (100) nach Anspruch 7, die des Weiteren umfasst: mehrere vorderseitige Stromschienen (324, 334, 344, 408, 410, 412, 414, 416, 418, 420, 422), die die erste vorderseitige Stromschiene (408) aufweisen; eine vorderseitige Leitung (407); und wobei: sich jede der mehreren vorderseitigen Stromschienen (324, 334, 344, 408, 410, 412, 414, 416, 418, 420, 422) entsprechend in der ersten Richtung (X-Achse) erstreckt; sich die vorderseitige Leitung (407) in der ersten Richtung (X-Achse) erstreckt; die vorderseitige Leitung (407) dazu eingerichtet ist, ein Steuersignal zu empfangen; einige der mehreren vorderseitigen Stromschienen (408, 412, 418, 422) dazu eingerichtet sind, die erste Referenzleistungsspannung zu empfangen; einige der mehreren vorderseitigen Stromschienen (410, 414, 416, 420) dazu eingerichtet sind, die zweite Referenzleistungsspannung zu empfangen; die vorderseitige Leitung (407) relativ zu der zweiten Richtung (Y-Achse) auf die zweite rückseitige Stromschiene (348), die dritte rückseitige Stromschiene (352) und die vierte rückseitige Stromschiene (350) ausgerichtet ist; und sich die vorderseitige Leitung (407) zwischen einem ersten Satz der mehreren vorderseitigen Stromschienen (408, 410, 412, 414) und einem zweiten Satz der mehreren vorderseitigen Stromschienen (416, 418, 420, 422) relativ zu der zweiten Richtung (Y-Achse) befindet.
  9. Halbleitervorrichtung (100), die umfasst: ein Halbleitersubstrat (308), das eine oder mehrere aktive Halbleiterkomponenten aufweist, wobei eine Vorderseite (304) über dem Halbleitersubstrat (308) definiert ist und eine Rückseite (306) unter dem Halbleitersubstrat (308) definiert ist; eine erste vorderseitige Stromschiene (408) auf der Vorderseite (304) des Halbleitersubstrats (308), wobei die erste vorderseitige Stromschiene (408) dazu eingerichtet ist, eine erste Referenzleistungsspannung zu empfangen; und eine erste rückseitige Stromschiene (346) und eine zweite rückseitige Stromschiene (348') auf der Rückseite (306) des Halbleitersubstrats (308); wobei die erste rückseitige Stromschiene (346) dazu eingerichtet ist, eine zweite Referenzleistungsspannung zu empfangen; und die zweite rückseitige Stromschiene (348') dazu eingerichtet ist, eine dritte Referenzleistungsspannung zu empfangen; und wobei die erste Referenzleistungsspannung, die zweite Referenzleistungsspannung und die dritte Referenzleistungsspannung voneinander verschieden sind, wobei die Halbleitervorrichtung (100) des Weiteren umfasst: eine dritte rückseitige Stromschiene (354) auf der Rückseite (306); und wobei: die dritte rückseitige Stromschiene (354) dazu eingerichtet ist, die zweite Referenzleistungsspannung zu empfangen; sich die erste rückseitige Stromschiene (346), die zweite rückseitige Stromschiene (348') und die dritte rückseitige Stromschiene (354) jeweils in einer ersten Richtung (X-Achse) erstrecken; und sich die zweite rückseitige Stromschiene (348') zwischen der ersten rückseitigen Stromschiene (346) und der dritten rückseitigen Stromschiene (354) relativ zu einer zweiten Richtung (Y-Achse), die im Wesentlichen senkrecht zu der ersten Richtung (X-Achse) verläuft, befindet.
  10. Halbleitervorrichtung (100) nach Anspruch 9, die des Weiteren eine erste vorderseitige Metallschicht (Mo) auf der Vorderseite (304) umfasst, wobei die erste vorderseitige Metallschicht die erste vorderseitige Stromschiene (408) und eine zweite vorderseitige Stromschiene (326,410) aufweist.
  11. Halbleitervorrichtung (100) nach Anspruch 9 oder 10, die des Weiteren umfasst: Zellenregionen (502A, 502B), die aneinander grenzen; eine Leistungsfüllerregion; mehrere vorderseitige Stromschienen auf der Vorderseite (304), die sich über den Zellenregionen und der Leistungsfüllerregion erstrecken; und wobei sich die erste rückseitige Stromschiene (346), die zweite rückseitige Stromschiene (348') und die dritte rückseitige Stromschiene (354) jeweils unter den Zellenregionen und der Leistungsfüllerregion erstrecken; und wobei: sich ein erster Satz der Zellenregionen (502A) relativ zu der zweiten Richtung (Y-Achse) so erstreckt, dass ein oberer Abschnitt des ersten Satzes der Zellenregionen (502A) relativ zu der zweiten Richtung (Y-Achse) teilweise auf die erste rückseitige Stromschiene (346) ausgerichtet ist und ein unterer Abschnitt des ersten Satzes der Zellenregionen teilweise auf die zweite rückseitige Stromschiene (348') ausgerichtet ist; sich ein zweiter Satz der Zellenregionen (502B) relativ zu der zweiten Richtung (Y-Achse) so erstreckt, dass ein oberer Abschnitt des zweiten Satzes der Zellenregionen relativ zu der zweiten Richtung (Y-Achse) teilweise auf die zweite rückseitige Stromschiene (348') ausgerichtet ist und ein unterer Abschnitt des zweiten Satzes der Zellenregionen teilweise auf die dritte rückseitige Stromschiene (354) ausgerichtet ist; und die mehreren vorderseitigen Stromschienen mit der ersten rückseitigen Stromschiene (346), der zweiten rückseitigen Stromschiene (348') und der dritten rückseitigen Stromschiene (354) in der Leistungsfüllerregion verbunden sind.
  12. Halbleitervorrichtung (100) nach einem der vorangehenden Ansprüche 9 bis 11, die des Weiteren umfasst: eine erste Zellenregion (502A), die sich relativ zu der zweiten Richtung (Y-Achse) so erstreckt, dass sich ein oberer Abschnitt der ersten Zellenregion (502A) relativ zu der zweiten Richtung (Y-Achse) so erstreckt, dass ein oberer Abschnitt der ersten Zellenregion (502A) relativ zu der zweiten Richtung (Y-Achse) teilweise auf die erste rückseitige Stromschiene (346) ausgerichtet ist und ein unterer Abschnitt der ersten Zellenregion (502A) teilweise auf die zweite rückseitige Stromschiene (348') ausgerichtet ist; eine zweite Zellenregion (502B), die sich relativ zu der zweiten Richtung (Y-Achse) so erstreckt, dass ein oberer Abschnitt der zweiten Zellenregion (502B) relativ zu der zweiten Richtung (Y-Achse) teilweise auf die zweite rückseitige Stromschiene (348') ausgerichtet ist und ein unterer Abschnitt der zweiten Zellenregion (502B) teilweise auf die dritte rückseitige Stromschiene (352) ausgerichtet ist; mehrere vorderseitige Stromschienen (324, 334, 344, 408, 410, 412, 414, 416, 418, 420, 422), die die erste vorderseitige Stromschiene (408) aufweisen; und eine vorderseitige Leitung (407); und wobei: sich jede der mehreren vorderseitigen Stromschienen (324, 334, 344, 408, 410, 412, 414, 416, 418, 420, 422) in der ersten Richtung (X-Achse) erstreckt; sich die vorderseitige Leitung (407) in der ersten Richtung (X-Achse) erstreckt; die vorderseitige Leitung (407) dazu eingerichtet ist, ein Steuersignal zu empfangen; einige der mehreren vorderseitigen Stromschienen (408, 412, 418, 422) dazu eingerichtet sind, die erste Referenzleistungsspannung zu empfangen; einige der mehreren vorderseitigen Stromschienen (410, 414, 416, 420) dazu eingerichtet sind, die zweite Referenzleistungsspannung zu empfangen; die vorderseitige Leitung (407) relativ zu der zweiten Richtung (Y-Achse) auf die zweite rückseitige Stromschiene (348'); und sich die vorderseitige Leitung (407) zwischen einem ersten Satz der mehreren vorderseitigen Stromschienen (408, 410, 412, 414) und einem zweiten Satz der mehreren vorderseitigen Stromschienen (416, 418, 420, 422) relativ zu der zweiten Richtung (Y-Achse) befindet.
  13. Halbleitervorrichtung (100) nach Anspruch 12, wobei: die erste Referenzleistungsspannung eine wahre VDD ist; und die zweite Referenzleistungsspannung eine virtuelle VDD ist; und die dritte Referenzleistungsspannung VSS ist.
  14. Halbleitervorrichtung (100) nach Anspruch 12, wobei: die erste Referenzleistungsspannung eine virtuelle VDD ist; und die zweite Referenzleistungsspannung eine wahre VDD ist; und die dritte Referenzleistungsspannung VSS ist.
  15. Halbleitervorrichtung (100), die umfasst: ein Halbleitersubstrat (308), das eine oder mehrere aktive Halbleiterkomponenten aufweist, wobei eine Vorderseite (304) über dem Halbleitersubstrat (308) definiert ist und eine Rückseite (306) unter dem Halbleitersubstrat (308) definiert ist; eine erste rückseitige Stromschiene (346), eine zweite rückseitige Stromschiene (348), eine dritte rückseitige Stromschiene (352), eine vierte rückseitige Stromschiene (350), eine fünfte rückseitige Stromschiene (354) auf der Rückseite (306) des Halbleitersubstrats (308); und wobei: die erste rückseitige Stromschiene (346) dazu eingerichtet ist, eine zweite Referenzleistungsspannung zu empfangen; die zweite rückseitige Stromschiene (348) dazu eingerichtet ist, eine dritte Referenzleistungsspannung zu empfangen; und die dritte rückseitige Stromschiene (352) dazu eingerichtet ist, die dritte Referenzleistungsspannung zu empfangen; und die vierte rückseitige Stromschiene (350) dazu eingerichtet ist, eine erste Referenzleistungsspannung zu empfangen; wobei die erste Referenzleistungsspannung, die zweite Referenzleistungsspannung und die dritte Referenzleistungsspannung voneinander verschieden sind, wobei sich die erste rückseitige Stromschiene (346), die zweite rückseitige Stromschiene (348), die dritte rückseitige Stromschiene (352), die vierte rückseitige Stromschiene (350) und die fünfte rückseitige Stromschiene (354) jeweils in einer ersten Richtung (X-Achse) erstrecken; und die vierte rückseitige Stromschiene (350) sich zwischen der zweiten rückseitigen Stromschiene (348) und der dritten rückseitigen Stromschiene (352) relativ zu der ersten Richtung (X-Achse) befindet.
  16. Halbleitervorrichtung (100) nach Anspruch 15, die des Weiteren eine erste rückseitige Metallschicht (BMo) auf der Rückseite (306) umfasst, wobei die erste rückseitige Metallschicht (BMo) die erste rückseitige Stromschiene (346) und die zweite rückseitige Stromschiene (348) umfasst.
  17. Halbleitervorrichtung (100) nach Anspruch 15 oder 16, wobei: die fünfte rückseitige Stromschiene (354) dazu eingerichtet ist, die zweite Referenzleistungsspannung zu empfangen, und die fünfte rückseitige Stromschiene (354) sich in der ersten Richtung (X-Achse) erstreckt; und sich die zweite rückseitige Stromschiene (348), die dritte rückseitige Stromschiene (352) und die vierte rückseitige Stromschiene (350) zwischen der ersten rückseitigen Stromschiene (346) und der fünften rückseitigen Stromschiene (354) relativ zu einer zweiten Richtung (Y-Achse), die im Wesentlichen senkrecht zu der ersten Richtung (X-Achse) verläuft, befinden.
  18. Halbleitervorrichtung (100) nach Anspruch 15 bis 17, wobei die erste Referenzleistungsspannung eine wahre VDD ist; und die zweite Referenzleistungsspannung eine virtuelle VDD ist; und die dritte Referenzleistungsspannung VSS ist.
DE102021111423.3A 2020-10-23 2021-05-04 Halbleitervorrichtung und Verfahren zu ihrer Herstellung Active DE102021111423B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063104610P 2020-10-23 2020-10-23
US63/104,610 2020-10-23
US17/244,058 2021-04-29
US17/244,058 US11948886B2 (en) 2020-10-23 2021-04-29 Semiconductor device and methods of manufacturing same

Publications (2)

Publication Number Publication Date
DE102021111423A1 DE102021111423A1 (de) 2022-04-28
DE102021111423B4 true DE102021111423B4 (de) 2024-03-14

Family

ID=80233586

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021111423.3A Active DE102021111423B4 (de) 2020-10-23 2021-05-04 Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Country Status (5)

Country Link
US (1) US11948886B2 (de)
KR (1) KR102496151B1 (de)
CN (1) CN114068581A (de)
DE (1) DE102021111423B4 (de)
TW (1) TWI823130B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11943939B2 (en) * 2021-01-04 2024-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit device and method
US12001772B2 (en) * 2021-09-24 2024-06-04 International Business Machines Corporation Ultra-short-height standard cell architecture

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020020862A1 (en) 1998-09-23 2002-02-21 Livengood Richard H. Substrate interconnect for power distribution on integrated circuits
US7260442B2 (en) 2004-03-03 2007-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for mask fabrication process control
US20140040838A1 (en) 2012-08-01 2014-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods For Making A Mask For An Integrated Circuit Design
US20150278429A1 (en) 2014-04-01 2015-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method for Integrated Circuit Manufacturing
US9256709B2 (en) 2014-02-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit mask patterning
US20200019671A1 (en) 2018-07-16 2020-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of forming the same
DE102019127073A1 (de) 2019-09-17 2021-03-18 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung mit rückseitiger Stromversorgungsschaltung

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946914B2 (en) 2013-03-04 2015-02-03 Globalfoundries Inc. Contact power rail
DE112015006942T5 (de) 2015-09-25 2018-06-14 Intel Corporation Beidseitige Metallisierung mit einer durch das Silizium verteilten Stromversorgung
US9818694B2 (en) 2015-11-16 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Active atomic reservoir for enhancing electromigration reliability in integrated circuits
US10128234B2 (en) * 2016-11-18 2018-11-13 Taiwan Semiconductor Manufacturing Company Limited Electromigration resistant semiconductor device
US10361128B2 (en) 2017-01-11 2019-07-23 International Business Machines Corporation 3D vertical FET with top and bottom gate contacts
US10872818B2 (en) 2018-10-26 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Buried power rail and method forming same
KR102672379B1 (ko) 2018-10-29 2024-06-04 도쿄엘렉트론가부시키가이샤 반도체 소자의 모놀리식 3d 집적을 위한 아키텍처
KR20220022357A (ko) * 2020-08-18 2022-02-25 삼성전자주식회사 상이한 높이들의 셀들을 포함하는 집적 회로 및 이를 설계하는 방법
US11380384B2 (en) * 2020-08-28 2022-07-05 Arm Limited Buried power rail structure for providing multi-domain power supply for memory device
US11270991B1 (en) * 2020-09-02 2022-03-08 Qualcomm Incorporated Integrated circuits (ICs) employing front side (FS) back end-of-line (BEOL) (FS-BEOL) input/output (I/O) routing and back side (BS) BEOL (BS-BEOL) power routing for current flow organization, and related methods
US11557583B2 (en) * 2020-09-10 2023-01-17 Arm Limited Cell architecture
US11443777B2 (en) * 2020-09-11 2022-09-13 Arm Limited Backside power rail architecture
US20220123751A1 (en) * 2020-10-21 2022-04-21 Arm Limited Backside Power Supply Techniques

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020020862A1 (en) 1998-09-23 2002-02-21 Livengood Richard H. Substrate interconnect for power distribution on integrated circuits
US7260442B2 (en) 2004-03-03 2007-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for mask fabrication process control
US20140040838A1 (en) 2012-08-01 2014-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods For Making A Mask For An Integrated Circuit Design
US9256709B2 (en) 2014-02-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit mask patterning
US20150278429A1 (en) 2014-04-01 2015-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method for Integrated Circuit Manufacturing
US20200019671A1 (en) 2018-07-16 2020-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of forming the same
DE102019127073A1 (de) 2019-09-17 2021-03-18 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung mit rückseitiger Stromversorgungsschaltung

Also Published As

Publication number Publication date
KR102496151B1 (ko) 2023-02-06
TW202230191A (zh) 2022-08-01
CN114068581A (zh) 2022-02-18
DE102021111423A1 (de) 2022-04-28
US20220130760A1 (en) 2022-04-28
TWI823130B (zh) 2023-11-21
KR20220054165A (ko) 2022-05-02
US11948886B2 (en) 2024-04-02

Similar Documents

Publication Publication Date Title
DE102017125395A1 (de) Zellstrunkturen und Halbleitervorrichtungen damit
DE102018108579B4 (de) Integrierte schaltung und verfahren zu deren herstellung
DE102021111423B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102019123621B4 (de) Routungsressourcenverbesserndes verfahren zum generieren von layout-diagrammen, und system dafür
DE102019128571B4 (de) Verfahren zum erzeugen eines layoutdiagramms mit zelle mit darauf basierenden stiftmustern und halbleitervorrichtung
DE102021110414A1 (de) Vier-cpp-breite speicherzelle mit vergrabenem leistungsgitter und verfahren zu deren herstellung
DE102021110387A1 (de) Integrierte schaltungsanlage und verfahren
DE102020119280A1 (de) Platzbedarf für multi-bit-flip-flop
DE102019116952A1 (de) Integrierte-schaltkreis-struktur, layout-schaubild-verfahren und system
DE102020115617B4 (de) Halbleitervorrichtung, integrierte Schaltung und darauf basierendes System
DE102021119369B4 (de) Pegelverschiebungsschaltkreis und verfahren
DE102021105450B4 (de) Integrierte Schaltungsvorrichtung, System und Verfahren
DE102023100725A1 (de) Ic-logikbauteil, layout, system und verfahren
DE102021100870B4 (de) Hybridschicht-layout, -verfahren, -system und -struktur
DE102021108836A1 (de) Halbleiterbauelement mit v2v-schiene und herstellungsverfahren davon
DE102020124907B4 (de) Integrierte schaltung
DE102021100627A1 (de) Integrierte schaltungsvorrichtung und verfahren
DE102018117704B4 (de) Lokale Verbindungsstruktur
DE102020132602B4 (de) Halbleitervorrichtung mit vergrabenen leitfähigen fingern und deren herstellungsverfahren
DE102020125643A1 (de) Multi-gated-e/a-system, halbleitervorrichtung und verfahren zum erzeugen von gatingsignalen für diese
DE102021112663B4 (de) Integrierte schaltung und verfahren zu ihrer herstellung
DE102021109463B4 (de) Halbleiterbauelement und verfahren
DE102019101615A1 (de) Ausfallsichere Schaltung, Layout, Vorrichtung und Verfahren
DE102020129832B4 (de) Leistungsverteilungsnetzwerk
DE102022100887A1 (de) Betriebsspannungsleitungs- und signalleitungsanordnung in integrierten schaltkreisen mit gestapelten transistoren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027092000

Ipc: H01L0021822000

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division