DE102019118040B4 - Halbleitervorrichtung, die eine zellregion umfasst, die ähnlichere zelldichten in zeilen verschiedener höhe aufweist, und verfahren und system zum erzeugen eines layoutdiagramms dafür - Google Patents

Halbleitervorrichtung, die eine zellregion umfasst, die ähnlichere zelldichten in zeilen verschiedener höhe aufweist, und verfahren und system zum erzeugen eines layoutdiagramms dafür Download PDF

Info

Publication number
DE102019118040B4
DE102019118040B4 DE102019118040.6A DE102019118040A DE102019118040B4 DE 102019118040 B4 DE102019118040 B4 DE 102019118040B4 DE 102019118040 A DE102019118040 A DE 102019118040A DE 102019118040 B4 DE102019118040 B4 DE 102019118040B4
Authority
DE
Germany
Prior art keywords
cell
rows
row
layout diagram
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019118040.6A
Other languages
English (en)
Other versions
DE102019118040A1 (de
Inventor
Wei-Cheng Lin
Hui-Ting Yang
Jiann-Tyng Tzeng
Lipen YUAN
Wei-An Lai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019118040A1 publication Critical patent/DE102019118040A1/de
Application granted granted Critical
Publication of DE102019118040B4 publication Critical patent/DE102019118040B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region

Abstract

Verfahren zum Herstellen einer Halbleitervorrichtung, das Verfahren umfassend:für ein Layoutdiagramm, das auf einem nicht-flüchtigen computerlesbaren Medium gespeichert ist, Erzeugen eines Layoutdiagramms, umfassend:Identifizieren (802) eines ersten Bereichs in dem Layoutdiagramm (200C), der mit Zellen (206, 208) befüllt ist, wobei der erste Bereich erste (R(i)) und zweite (R(i+1)) Zeilen umfasst, die sich im Wesentlichen parallel zu einer ersten Richtung erstrecken, wobei die ersten und zweiten Zeilen im Wesentlichen unterschiedliche Zelldichten aufweisen;wobei die ersten (R(i)) und zweiten (R(i+1)) Zeilen relativ zu einer zweiten Richtung, die im Wesentlichen rechtwinklig zu der ersten Richtung verläuft, entsprechende erste (HA) und zweite (HB) Höhen aufweisen;für eine erste der Zellen (212C) mit Höhe HA (eine erste HA-Zelle) an einem ersten Ort in der ersten Zeile (R(i)), Ersetzen (804) einer mehrzeilenhohen Zelle (212D) für die erste HA-Zelle (212C), wobei die mehrzeilenhohe Zelle (212D) relativ zu der ersten Richtung schmaler als die erste HA-Zelle (212C) ist; undPlatzieren (806) eines ersten Abschnitts der mehrzeilenhohe Zelle (212D) in einem Abschnitt des ersten Orts, so dass die ersten und zweiten Zeilen ähnlichere Zelldichten aufweisen.

Description

  • HINTERGRUND
  • Eine integrierte Schaltung („IC“) umfasst eine oder mehr Halbleitervorrichtungen. Eine Möglichkeit, eine Halbleitervorrichtung darzustellen, ist ein Diagramm in Draufsicht, das als Layoutdiagramm bezeichnet wird. Layoutdiagramme werden in einem Kontext von Designregeln erzeugt. Ein Satz Designregeln verhängt Einschränkungen auf die Platzierung entsprechender Strukturen in einem Layoutdiagramm, z. B. geografische/räumliche Einschränkungen, Konnektivitätseinschränkungen oder dergleichen. Oft umfasst ein Satz Designregeln einen Untersatz Designregeln, die sich auf die Abstände und anderen Interaktionen zwischen Strukturen in angrenzenden oder sich berührenden Zellen beziehen, wobei die Strukturen Leiter in einer Metallisierungsschicht darstellen.
  • Typischerweise ist ein Satz Designregeln spezifisch für einen Prozesstechnologieknoten, durch die eine Halbleitervorrichtung basierend auf einem Layoutdiagramm. Der Designregelsatz gleicht die Variabilität des entsprechenden Prozesstechnologieknotens aus. Eine solche Kompensation erhöht die Wahrscheinlichkeit, dass eine tatsächliche Halbleitervorrichtung, die aus einem Layoutdiagramm entsteht, ein akzeptables Gegenstück zu der virtuellen Vorrichtung ist, auf der das Layoutdiagramm basiert.
  • Zum Stand der Technik wird auf die US 2013 / 0 313 615 A1 , die US 2011 / 0 049 575 A1 und die US 6 838 713 B1 verwiesen.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung sind am besten über die folgende ausführliche Beschreibung zu verstehen, wenn diese zusammen mit den beiliegenden Figuren gelesen wird. Es wird angemerkt, dass dem Standardverfahren der Branche entsprechend verschiedene Eigenschaften nicht maßstabsgetreu gezeichnet sind. Die Abmessungen der verschiedenen Eigenschaften können tatsächlich willkürlich vergrößert oder verkleinert werden, um die Erklärung klarer zu machen.
    • 1 ist ein Blockdiagramm einer Halbleitervorrichtung nach einigen Ausführungsformen.
    • 2A bis 2G sind entsprechende Layoutdiagramme nach einigen Ausführungsformen.
    • 3A bis 3E sind entsprechende Layoutdiagramme nach einigen Ausführungsformen.
    • 4A bis 4D sind entsprechende Layoutdiagramme nach einigen Ausführungsformen.
    • 5A bis 5C sind entsprechende Layoutdiagramme nach einigen Ausführungsformen.
    • 6A bis 6C sind entsprechende Layoutdiagramme nach einigen Ausführungsformen.
    • 7 ist ein Layoutdiagramm nach einigen Ausführungsformen.
    • 8 ist ein Ablaufdiagramm eines Verfahrens zur Erzeugung eines Layoutdiagramms nach einer oder mehreren Ausführungsformen.
    • 9 ist ein Ablaufdiagramm eines Verfahrens zur Erzeugung eines Layoutdiagramms nach einer oder mehreren Ausführungsformen.
    • 10 ist ein Blockdiagramm einer elektronischen Designautomatisierungs- (EDA) Systems nach einigen Ausführungsformen.
    • 11 ist ein Blockdiagramm eines Systems für die Herstellung einer integrierten Schaltung (IC) und ein IC-Herstellungsablauf, der damit assoziiert ist, nach einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zur Umsetzung verschiedener Funktionen des dargelegten Inhalts bereit. Spezifische Beispiele von Komponenten, Werten, Operationen, Materialien, Anordnungen oder dergleichen sind nachfolgend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sind nicht als einschränkend vorgesehen. Andere Komponenten, Werte, Operationen, Materialien, Anordnung oder dergleichen werden betrachtet. Beispielsweise kann die Ausbildung eines ersten Elements oder eines zweiten Elements in der folgenden Beschreibung Ausführungsformen enthalten, bei denen die ersten und zweiten Elemente in direktem Kontakt ausgebildet sind, und sie kann außerdem Ausführungsformen enthalten, in denen weitere Elemente zwischen dem ersten und zweiten Element ausgebildet werden können, sodass die ersten und zweiten Elemente nicht in direktem Kontakt stehen müssen. Weiterhin kann die vorliegende Offenbarung Referenzziffern und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und diktiert nicht für sich eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
  • Ferner können räumlich relative Begriffe wie „unter“, „darunter“, „unterer“, „über“, „oberer“ und ähnliches hierin für eine einfachere Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmal(en) wie in den Figuren illustriert zu beschreiben. Die räumlich relativen Begriffe sollten zusätzlich zu der Ausrichtung, die in den Figuren dargestellt ist, verschiedene Ausrichtungen der Vorrichtung in Verwendung oder Betrieb umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die räumlich relativen Bezeichner, die hierin verwendet werden, können ebenfalls entsprechend ausgelegt werden.
  • Nach einem anderen Ansatz ist ein Layoutdiagramm in abwechselnden ersten und zweiten Zeilen angeordnet, wobei die ersten Zeilen eine erste Höhe aufweisen und die zweiten Zeilen eine zweite Höhe aufweisen, die sich von der ersten Höhe unterscheidet. In einigen Bereichen des Layoutdiagramms nach dem anderen Ansatz ist eine durchschnittliche Zelldichte der ersten Zeilen größer als eine durchschnittliche Zelldichte der zweiten Zeilen, was wesentliche Mengen an leerem (und untergenutzten) Raum in den zweiten Zeilen lässt.
  • Nach wenigstens einigen Ausführungsformen ist in einem Layoutdiagramm, das in abwechselnden ersten und zweiten Zeilen angeordnet ist, wobei die ersten Zeilen eine erste Höhe aufweisen und die zweiten Zeilen eine zweite Höhe aufweisen, die sich von der ersten Höhe unterscheiden, ein erster Bereich identifiziert, in dem eine anfängliche durchschnittliche Zelldichte der ersten Zeilen größer ist als eine anfängliche durchschnittliche Zelldichte der zweiten Zeilen. Zum Verringern der wesentlichen Mengen von leerem (und untergenutztem) Raum in den zweiten Zeilen werden erste Zellen in den ersten Zeilen für entsprechende zweite Zellen eingesetzt, was: die Zelldichten entsprechend in einer oder mehreren der ersten Zeilen verringert; die Zelldichten entsprechend in einer oder mehreren der zweiten Zeilen erhöht; und dadurch effektiv eine Nettozelldichte der ersten und zweiten Zeilen erhöht. Die zweiten Zellen sind mehrzeilenhohe Zellen, die schmaler sind als die entsprechenden ersten Zellen, die dafür eingesetzt werden.
  • 1 ist ein Blockdiagramm einer Halbleitervorrichtung 100 nach mindestens einer Ausführungsform dieser Offenbarung.
  • In 1 umfasst die Halbleitervorrichtung 100 unter anderem ein Schaltungsmakro (nachfolgend: Makro) 102. In einigen Ausführungsformen ist das Makro 102 ein SRAM-Makro. In einigen Ausführungsformen ist das Makro 102 ein anderes Makro als ein SRAM-Makro. Das Makro 102 umfasst unter anderem eine Region, die Zeilen unterschiedlicher Höhen aufweist, wobei die Zeilen ähnliche Zelldichten aufweisen. Beispielen von Layoutdiagrammen, die zu Zellenregion 104 führen, umfassen die hierin offenbarten Layoutdiagramme.
  • 2A ist ein Layoutdiagramm 200A für eine entsprechende Halbleitervorrichtung nach mindestens einer Ausführungsform dieser Offenbarung.
  • Layoutdiagramm 200A stellt ein anfängliches Layoutdiagramm dar, das nach einem oder mehreren der Verfahren zum Erzeugen eines Layoutdiagramms, die hierin offenbart werden, verfeinert wird.
  • Ein Beispiel einer Halbleitervorrichtung, die basierend auf einem größeren Layoutdiagramm hergestellt wurde, das eine verfeinerte Version des Layoutdiagramms 200A umfasst (entstehend aus einem oder mehreren der Verfeinerungsverfahren, die hierin offenbart sind) ist die Halbleitervorrichtung 100 aus 1.
  • Das Layoutdiagramm 200A ist in Zeilen angeordnet (siehe 2B bis 2C, 2E oder dergleichen), die in abwechselnden ersten und zweiten Zeilen angeordnet sind. die ersten und zweiten Zeilen erstrecken sich in einer ersten Richtung. Relativ zu einer zweiten Richtung weisen die ersten Zeilen eine erste Größe (Höhe) auf, und die zweiten Zeilen weisen eine zweite Höhe auf, die kürzer als die erste Höhe ist, wobei die zweite Richtung im Wesentlichen rechtwinklig zur ersten Richtung ist. In 2A ist die erste Richtung die horizontale Richtung und die zweite Richtung ist die vertikale Richtung. In einigen Ausführungsformen sind die ersten und zweiten Richtungen andere Richtungen als die entsprechenden horizontalen und vertikalen Richtungen.
  • Bereich 204 ist ein Bereich, in dem die Dichten der ersten Zeilen sich wesentlich von den Dichten der zweiten Zeilen unterscheiden. In einigen Ausführungsformen ist eine anfängliche durchschnittliche Zelldichte der ersten Zeilen größer als eine anfängliche durchschnittliche Zelldichte der zweiten Zeilen.
  • 2B ist ein Layoutdiagramm 200B für eine entsprechende Halbleitervorrichtung nach mindestens einer Ausführungsform dieser Offenbarung.
  • Layoutdiagramm 200B ist eine eingezoomte Ansicht eines Unterbereichs innerhalb von Bereich 204 von 2A. Die ersten Zeilen aus 2A entsprechen Zeilen R(i-4), R(i-2), R(i), R(i+2) und R(i+4) in 2B, wobei i eine nichtnegative ganze Zahl ist. Die zweiten Zeilen aus 2A entsprechen Zeilen R(i-3), R(i-1), R(i+i), R(i+3) und R(i+5) in 2B. Die ersten Zeilen weisen die erste Höhe auf, die HA in 2B ist. Die zweiten Zeilen weisen eine zweite Höhe auf, die HB in 2B ist, und wobei HB < HA.
  • In 2B ist jede der ersten Zeilen R(i-4), R(i-2), R(i), R(i+2) und R(i+4) wesentlich durch Zellen 206 eines Typs A belegt (damit gefüllt). Jede Typ-A-Zelle 206 weist die Höhe HA auf. Ein leerer Raum in einer Zeile ist ein Raum, der nicht durch eine Zelle belegt ist. Wenige leere Räume sind in jeder der ersten Zeilen R(i-4), R(i-2), R(i), R(i+2) und R(i+4) vorhanden.
  • In 2B weist jede der zweiten Zeilen R(i-3), R(i-1), R(i+3) und R(i+5) keine Zellen auf, und Zeile R(i+i) umfasst nur eine Zelle 208 vom Typ B. Jede Typ-B-Zelle 208 weist die Höhe HB auf.
  • Dementsprechend weisen die ersten Zeilen R(i-4), R(i-2), R(i), R(i+2) und R(i+4) relativ hohe Zelldichten auf und die zweiten Zeilen R(i-3), R(i-1), R(i+i), R(i+3) und R(i+5) weisen relativ geringe Dichten auf. Eine anfängliche durchschnittliche Zelldichte der ersten Zeilen R(i-4), R(i-2), R(i), R(i+2) und R(i+4) ist größer als eine anfängliche durchschnittliche Zelldichte der zweiten Zeilen R(i-3), R(i-1), R(i+i), R(i+3) und R(i+5).
  • Unter Verwendung einer oder mehrerer der Verfeinerungsverfahren, die hierin offenbart (und nachfolgend erklärt) sind, wird Layoutdiagramm 200B so verfeinert, dass Zellen 206 vom Typ A mit entsprechenden mehrzeilenhohen Zellen ersetzt werden, was: die Zelldichten entsprechend entsprechenden ersten Zeilen R(i-4), R(i-2), R(i), R(i+2) und R(i+4) verringert; die Zelldichten entsprechend entsprechenden zweiten Zeilen R(i-3), R(i-1), R(i+i), R(i+3) und R(i+5) erhöht; und damit effektiv eine Nettozelldichte der ersten Zeilen R(i-4), R(i-2), R(i), R(i+2) und R(i+4) und zweiten Zeilen R(i-3), R(i-1), R(i+i), R(i+3) und R(i+5) erhöht.
  • 2C ist ein Layoutdiagramm 200C für eine entsprechende Halbleitervorrichtung nach mindestens einer Ausführungsform dieser Offenbarung.
  • Layoutdiagramm 200C ist eine weiter eingezoomte Ansicht eines Unterbereichs innerhalb von Bereich 204 des Layoutdiagramms 200B von 2B. Layoutdiagramm 200C ist ähnlich wie Layoutdiagramm 200B. Um der Kürze Willen konzentriert sich die Erklärung mehr auf die Unterschiede zwischen dem Layoutdiagramm 200C und Layoutdiagramm 200B als auf die Ähnlichkeiten.
  • Um bei der Beschreibung einer oder mehrerer der Verfeinerungsverfahren, die hierin offenbart sind, zu helfen, werden bestimmte Beispiele der Zellen 206 vom Typ A aus 2C mit entsprechenden mehrzeilenhohen Beispielinverterzellen in 2D ersetzt (nachfolgend erklärt).
  • Zum Zweck der Erklärung zeigt Layoutdiagramm 200C Beispiele einiger Zellen 206 vom Typ A ausführlicher. Layoutdiagramm 200C umfasst eine Inverterzelle 210C, die sich in Zeile R(i-2) befindet, eine Inverterzelle 212C die sich in Zeile R(i) befindet und eine Inverterzelle 214C die sich in Zeile R(i+2) befindet. Weil jede der Inverterzellen 210C, 212C und 214C ein Beispiel einer Typ-A-Zelle 206 sind, weist entsprechend jede der Inverterzellen 210C, 212C und 214C die Höhe HA auf.
  • Die Inverterzelle 210C ist eine INVD4-Typ-Inverterzelle. In einigen Ausführungsformen ist der Begriff INVD4 eine Abkürzung für die Phrase ‚Inverterzelle, die D4-Stromantriebskapazität/-fähigkeit aufweist‘, wobei D4 = 4*D1, und wobei D1 eine Einheit der Stromantriebskapazität/-fähigkeit für den entsprechenden Transistor in einer Halbleitervorrichtung ist, die durch einen Verfahrenstechnologieknoten hergestellt wird, der mit Layoutdiagrammen wie dem Layoutdiagramm 200C assoziiert ist,, die Inverterzelle 210C enthalten. Die Inverterzelle 212C ist eine INVD8- Typ- Inverterzelle, wobei D8 größer als D4 ist, sodass Inverterzelle 212C einen Inverter darstellt, der eine höhere Stromantriebskapazität/-fähigkeit aufweist (namentlich doppelt so viel) wie ein Inverter, der durch die Inverterzelle 210C repräsentiert ist.. Die Inverterzelle 214C ist eine INVD6- Typ- Inverterzelle, wobei D6 größer als D4 aber kleiner als D8 ist, sodass die Inverterzelle 214C einen Inverter darstellt, der eine größere Stromantriebskapazität/-fähigkeit (namentlich 1,5x mehr) als ein Inverter aufweist, der durch die Inverterzelle 210C dargestellt ist, und eine geringere Stromantriebskapazität/-fähigkeit (namentlich 25 % weniger) als ein Inverter aufweist, der durch Inverterzelle 212C dargestellt ist.
  • Bezüglich der Beispiele aus dem Layoutdiagramm 200C weist die Inverterzelle 210C in der ersten Richtung (Breite), die die horizontale Richtung in 2C darstellt, eine Größe von 5(PCPP = 5*cp*CPP auf. die Inverterzelle 212C weist eine Breite von 9φCPP auf. die Inverterzelle 214C weist eine Breite von 7φCPP auf. Dementsprechend ist die Inverterzelle 214C breiter als die Inverterzelle 210C und die Inverterzelle 212C ist breiter als die Inverterzelle 214C. In einigen Ausführungsformen ist CPP eine Abkürzung für den Begriff ‚Kontaktpolyabstand.‘ In einigen Ausführungsformen ist CPP der Mindestabstand zwischen Gatestrukturen, die Gateelektroden in einer Halbleitervorrichtung entsprechen, die durch einen Prozesstechnologieknoten erzeugt sind, der mit Layoutdiagrammen wie Layoutdiagramm 200C assoziiert ist. In einigen Ausführungsformen ist φ (der kleine griechische Buchstabe ‚phi‘) eine positive Zahl und ein Multiplikator, der in einer Standardzellenbibliothek eines Prozesstechnologieknotens zur Verfügung steht, der mit Layoutdiagrammen wie Layoutdiagramm 200C assoziiert ist. In einigen Ausführungsformen ist φ eine positive ganze Zahl. In einigen Ausführungsformen gilt φ=1.
  • Bezüglich 2C weisen in einigen Ausführungsformen mindestens einige der anderen Zellen 206 vom Typ A eine Boolesche Funktion auf (nicht dargestellt), von denen es viele Variationen gibt, abgesehen von der Inversion wie in den Inverterzellen 210C, 212C und 214C. In einigen Ausführungsformen weisen mindestens einige der anderen der Zellen 206 vom Typ A eine Speicherfunktion auf. Die hierin offenbarten Verfeinerungsverfahren eigenen sich zum Ersetzen von einigen der Zellen 206 vom Typ A, die Boolesche Funktionen außer der Booleschen Inversionsfunktion aufweisen, wie in den Inverterzellen 210C, 212C und 214C.
  • 2D ist ein Layoutdiagramm 200D für eine entsprechende Halbleitervorrichtung nach mindestens einer Ausführungsform dieser Offenbarung.
  • Layoutdiagramm 200D ist ähnlich wie Layoutdiagramm 200B. Um der Kürze Willen konzentriert sich die Erklärung mehr auf die Unterschiede zwischen dem Layoutdiagramm 200D und Layoutdiagramm 200B als auf die Ähnlichkeiten. Elemente des Layoutdiagramms 200D, die ähnlich wie Elemente des Layoutdiagramms 200C sind, weisen Suffix-D-Seriennummern auf, die entsprechende Suffix-C-Seriennummern in Layoutdiagramm 200C verfolgen, sodass z. B. Inverterzelle 210D in Layoutdiagramm 200D für Inverterzelle 210C in Layoutdiagramm 200C ersetzt wird.
  • Um bei der Beschreibung einer oder mehrerer der Verfeinerungsverfahren, die hierin offenbart sind, zu helfen, werden Beispiele der mehrreihenhohen Zellen in 2D als Ersatz für die entsprechenden Beispiele der Zellen 206 vom Typ A in 2C dargestellt.
  • Im Layoutdiagramm 200D sind die Inverterzellen 210D, 212D und 214D als Ersatz für entsprechende Inverterzellen 210C, 212C und 214C in 2C dargestellt. wobei jede der Inverterzellen 210C, 212C und 214C in 2C eine einzeilenhohe Zelle der Höhe HA ist, und jede der Inverterzellen 210D, 212D und 214D in 2D eine mehrzeilenhohe Zelle ist, wie nachfolgend erklärt.
  • In Layoutdiagramm 200D befindet sich die Inverterzelle 210D in Zeilen R(i-2) und R(i-1), die entsprechende Höhen HA und HB aufweisen. Dementsprechend weist Inverterzelle 210D eine Höhe HC auf, wobei HC=HA+HB. Inverterzelle 212D befindet sich in Zeilen R(i) und R(i+i), die entsprechende Höhen HA und HB aufweisen, was dazu führt, dass die Inverterzelle 212D Höhe HC=HA+HB aufweist. Inverterzelle 214D befindet sich in Zeilen R(i+2) und R(i+3), die entsprechende Höhen HA und HB aufweisen, was dazu führt, dass die Inverterzelle 214D Höhe HC=HA+HB aufweist.
  • Inverterzelle 210D ist eine INVD4.5 Typ-Inverterzelle, die eine Breite von 4*cp*CPP aufweist. Inverterzelle 212D ist eine INVD7.5 Typ-Inverterzelle, die eine Breite von 6*φ*CPP aufweist. Inverterzelle 214D ist eine INVD6 Typ-Inverterzelle, die eine Breite von 5*(P*CPP aufweist.
  • Bezüglich Zelle 210D aus 2D im Vergleich mit der entsprechenden Inverterzelle 210C aus 2C, die INVD4 mit einer Höhe HA und einer Breite 5*(P*CPP ist, ist die Ersatzinverterzelle 210D INVD4.5 mit einer Höhe HC=HA+HB und einer Breite 4*φ*CPP. Dementsprechend weist die Inverterzelle 210D eine um etwa 12,5 % höhere Stromantriebskapazität/- fähigkeit auf als die Inverterzelle 210C, während sie höher und schmaler ist. Da sie höher als die Inverterzelle 210C ist, verwendet die Inverterzelle 210D anderweitig leeren Raum in Zeile R(i-1) unter dem Ort der Inverterzelle 210C in Zeile R(i-2), was die Zelldichte in Zeile R(i-1) erhöht. Da sie um einen Bruchteil von 1φCPP schmaler als die Inverterzelle 210C ist, verwendet die Inverterzelle 210D etwa 20 % weniger Raum in Zeile R(i-2) als anderweitig durch die Inverterzelle 210C verwendet wird, was die Zelldichte der Zeile R(i-2) verringert. Indem sie höher und schmaler als die Inverterzelle 210C ist, erhöht der Ersatz der Inverterzelle 210D für Inverterzelle 210C eine Nettozelldichte der Zeilen R(i-2) und R(i-1), während eine höhere Stromantriebskapazität/-fähigkeit vorliegt als bei Inverterzelle 210C.
  • Bezüglich Zelle 212D aus 2D im Vergleich mit der Inverterzelle 212C aus 2C, die INVD8 mit einer Höhe HA und einer Breite 9*φ*CPP ist, ist die Ersatzinverterzelle 212D INVD7.5 mit einer Höhe HC=HA+HB und einer Breite 6*φ*CPP. Dementsprechend weist die Inverterzelle 212D annähernd dieselbe (etwa 94%) Stromantriebskapazität/-fähigkeit auf wie die Inverterzelle 212C, während sie höher und schmaler ist. Da sie höher als die Inverterzelle 212C ist, verwendet die Inverterzelle 212D anderweitig leeren Raum unter in Zeile R(i+i) unter dem Ort der Inverterzelle 212C in Zeile R(i), was die Zelldichte in Zeile R(i+i) erhöht. Da sie um einen Bruchteil von 3cpCPP schmaler als die Inverterzelle 212C ist, verwendet die Inverterzelle 212D weniger Raum (etwa 33 % weniger Raum) in Zeile R(i) als anderweitig durch die Inverterzelle 212C verwendet wird, was die Zelldichte der Zeile R(i) verringert. Indem sie höher und schmaler als die Inverterzelle 212C ist, erhöht der Ersatz der Inverterzelle 212D für Inverterzelle 212C eine Nettozelldichte der Zeilen R(i) und R(i+i), während annähernd dieselbe Stromantriebskapazität/-fähigkeit vorliegt wie bei Inverterzelle 212C.
  • Bezüglich Zelle 214D aus 2D im Vergleich mit der Inverterzelle 214C aus 2C, die INVD6 mit einer Höhe HA und einer Breite 7*φ*CPP ist, ist die Ersatzinverterzelle 214D INVD6 mit einer Höhe HC=HA+HB und einer Breite 5*φ*CPP. Dementsprechend weist die Inverterzelle 214D dieselbe Stromantriebskapazität/-fähigkeit auf wie die Inverterzelle 214C, während sie höher und schmaler ist. Da sie höher als die Inverterzelle 214C ist, verwendet die Inverterzelle 214D anderweitig leeren Raum unter in Zeile R(i+3) unter dem Ort der Inverterzelle 214C in Zeile R(i+2), was die Zelldichte in Zeile R(i+3) erhöht. Da sie um einen Bruchteil von 2φCPP schmaler als die Inverterzelle 214C ist, verwendet die Inverterzelle 214D etwa 29% weniger Raum in Zeile R(i+2) als anderweitig durch die Inverterzelle 214C verwendet wird, was die Zelldichte der Zeile R(i+2) verringert. Indem sie höher und schmaler als die Inverterzelle 214C ist, erhöht der Ersatz der Inverterzelle 214D für Inverterzelle 214C eine Nettozelldichte der Zeilen R(i+2) und R(i+3), während dieselbe Stromantriebskapazität/-fähigkeit vorliegt wie bei Inverterzelle 214C.
  • 2E ist ein Layoutdiagramm 200E für eine entsprechende Halbleitervorrichtung nach mindestens einer Ausführungsform dieser Offenbarung.
  • Layoutdiagramm 200E ist eine weiter eingezoomte Ansicht eines Unterbereich innerhalb von Bereich 204 des Layoutdiagramms 200B von 2B. Layoutdiagramm 200E ist ähnlich wie Layoutdiagramm 200B. Um der Kürze Willen konzentriert sich die Erklärung mehr auf die Unterschiede zwischen dem Layoutdiagramm 200E und Layoutdiagramm 200B als auf die Ähnlichkeiten.
  • Um bei der Beschreibung einer oder mehrerer der Verfeinerungsverfahren, die hierin offenbart sind, zu unterstützen, werden Beispiele der mehrreihenhohen Zellen in 2D als Ersatz für das Beispiel der Zellen 206 vom Typ A aus 2C dargestellt, namentlich Inverter 212C. Die Inverterzelle 212C aus 2D entspricht der Inverterzelle 212C aus 2D.
  • Genauer sind im Layoutdiagramm 200E die Inverterzellen 212D, 216E und 218E als Ersatz für Inverterzelle 212C dargestellt. Dabei ist Inverterzelle 212C eine einzeilenhohe Zelle der Höhe HA und jede der Inverterzellen 212D, 216E und 218E in 2E eine mehrzeilenhohe Zelle ist, wie nachfolgend erklärt. Um der einfacheren Illustration Willen ist jede der Inverterzellen 212D', 216E und 218E an einem anderen entsprechenden Ort dargestellt als die Inverterzelle 212C, weil andernfalls jede der Inverterzellen 212D', 216E und 218E über Inverterzelle 212D überlagert wäre. In einigen Ausführungsformen würde für eine gegebene der Inverterzellen 212D', 216E und 218E, die gewählt wird, um die Inverterzelle 212D zu ersetzen, die gegebene Zelle den Ort in Zeile R(i) teilweise überlagern, der anderweitig durch die Inverterzelle 212D belegt wird, was als Teilüberlappungsszenario bezeichnet wird. Die gegebene Zelle würde in dem Sinn teilweise überlappen, dass ein erster Abschnitt der gegebenen Zelle einen zweiten Abschnitt des Orts in Zeile R(i) belegen würde, der anderweitig durch die Inverterzelle 212D belegt wäre. In einigen Ausführungsformen für eine gegebene der Inverterzellen 212D', 216E und 218E, die gewählt wird, um die Inverterzelle 212D zu ersetzen, ist die gegebene Zelle an einem Ort angeordnet, der den Ort in Zeile R(i) nicht teilweise überlappt, der durch Inverterzelle 212D belegt wird, z. B. wie in 2E dargestellt.
  • In Layoutdiagramm 200E entspricht die Inverterzelle 212D' der Inverterzelle 212D aus 2D aber die Inverterzelle 212D' ist an einem anderen Ort in 2E angeordnet als die Inverterzelle 212D in 2D. Inverterzelle 212D' befindet sich in Zeilen R(i+2) und R(i+3), die entsprechende Höhen HA und HB aufweisen, was dazu führt, dass die Inverterzelle 212E Höhe HC=HA+HB aufweist. In einigen Ausführungsformen wird eine Zelle, die die Höhe HC aufweist, als Doppelhöhen- (DH) Zelle bezeichnet. Inverterzelle 216E' befindet sich in Zeilen R(i), R(i+i) und R(i+2), die entsprechende Höhen HA, HB und HA aufweisen, was dazu führt, dass die Inverterzelle 216 Höhe HD=HA+HB+HA aufweist. In einigen Ausführungsformen wird eine Zelle, die die Höhe HD aufweist, als Dreifachhöhen- (TH) Zelle bezeichnet. Die Inverterzelle 218E befindet sich in Zeilen R(i-2), R(i-1), R(i) und R(i+i), die entsprechende Höhen HA, HB, HA und HB aufweisen, was dazu führt, dass Inverterzelle 216 Höhe HE=HA+HB+HA+HB aufweist. In einigen Ausführungsformen wird eine Zelle, die die Höhe HE aufweist, als Vierfachhöhen-(QH) Zelle bezeichnet.
  • Inverterzelle 212D ist eine INVD7.5 Typ-Inverterzelle, die eine Breite von 6*φ*CPP aufweist. Inverterzelle 216E ist eine INVD10 Typ-Inverterzelle, die eine Breite von 5*(P*CPP aufweist. Inverterzelle 218E ist eine INVD9 Typ-Inverterzelle, die eine Breite von 4*φ*CPP aufweist.
  • Bezüglich Zelle 212D aus 2E im Vergleich mit der Inverterzelle 212C aus 2E, die INVD8 mit einer Höhe HA und einer Breite 9*φ*CPP ist, ist die Ersatzinverterzelle 212D INVD7.5 mit einer größeren Höhe HC=HA+HB und einer schmaleren Breite 6*φ*CPP. Die Inverterzelle 212D weist annähernd dieselbe (etwa 94%) Stromantriebskapazität/-fähigkeit auf wie die Inverterzelle 212C sie höher und schmaler ist. Da sie höher als die Inverterzelle 212C ist, verwendet die Inverterzelle 212D anderweitig leeren Raum unter Inverterzelle 212C in Zeile R(i+3), was die Zelldichte in Zeile R(i+3) erhöht. Indem sie schmaler als Inverterzelle 212C ist, verwendet die Inverterzelle 212D' weniger Raum (etwa 33 % weniger Raum) in Zeile R(i+2) als anderweitig durch Inverterzelle 212C in Zeile R(i+2) verwendet würde, was die Zelldichte von Zeile R(i+2) verringert. Indem sie höher und schmaler als die Inverterzelle 212C ist, erhöht der Ersatz der Inverterzelle 212D für Inverterzelle 212C eine Nettozelldichte der Zeilen R(i+2) und R(i+3), während annähernd dieselbe Stromantriebskapazität/-fähigkeit vorliegt wie bei Inverterzelle 212C. In einem Teilüberlappungsszenario (wie oben besprochen) verwendet die Inverterzelle 212D, da sie höher als die Inverterzelle 212C ist, anderweitig leeren Raum unter Inverterzelle 212C in Zeile R(i+i), was die Zelldichte in Zeile R(i+i) erhöht. In dem Teilüberlappungsszenario verwendet die Inverterzelle 212D', da sie schmaler als Inverterzelle 212C ist, weniger Raum (etwa 33 % weniger Raum) in Zeile R(i) als anderweitig durch Inverterzelle 212C in Zeile R(i) verwendet würde, was die Zelldichte von Zeile R(i) verringert.
  • Bezüglich Zelle 216E aus 2E im Vergleich mit der entsprechenden Inverterzelle 210C aus 2E, die (erneut) INVD8 mit einer Höhe HA und #einer Breite 9*φ*CPP ist, ist die 216' E INVD10 mit einer größeren Höhe HD=HA+HB+HA und einer schmaleren Breite 5*φ*CPP. Dementsprechend weist die Inverterzelle 216E eine um etwa 25% höhere Stromantriebskapazität/-fähigkeit auf als die Inverterzelle 212C, während sie höher und schmaler ist. Da sie höher als die Inverterzelle 212C ist, verwendet die Inverterzelle 216E anderweitig leeren Raum in Zeile R(i+i) unter dem neuen Ort in Zeile R(i) für die Inverterzelle 216E, was die Zelldichte in Zeile R(i+i) erhöht. Außerdem ersetzt die Inverterzelle 216E, da sie höher ist als Inverterzelle 212C, mindestens einen Abschnitt einer Zelle, die andernfalls in Zeile R(i+2) unter dem neuen Ort in Zeile R(i) für Inverterzelle 216E platziert würde, was typischerweise wenig bis keine Wirkung auf die Gesamtzelldichte der Zeilen R(i) und R(i+2) hat.
  • Da sie um einen Bruchteil von 4φCPP schmaler als die Inverterzelle 210C ist, verwendet die Inverterzelle 216E etwa 44% weniger Raum in Zeile R(i) als anderweitig durch die Inverterzelle 210C in Zeile R(i) verwendet würde, was die Zelldichte der Zeile R(i) verringert. Indem sie höher und schmaler als die Inverterzelle 210C ist, erhöht der Ersatz der Inverterzelle 216E für Inverterzelle 210C eine Nettozelldichte der Zeilen R(i) und R(i+2), während eine höhere Stromantriebskapazität/-fähigkeit vorliegt als bei Inverterzelle 210C.
  • Bezüglich Zelle 218E aus 2E im Vergleich mit der Inverterzelle 214C aus 2E, die (erneut) INVD8 mit einer Höhe HA und einer Breite 9*φ*CPP ist, ist die 218E INVD9 mit einer größeren Höhe HD= HA+HB+HA+HB und einer schmaleren Breite 4*φ*CPP. Dementsprechend weist die Inverterzelle 214E eine um etwa 12,5 % höhere Stromantriebskapazität/- fähigkeit auf als die Inverterzelle 214C, während sie höher und schmaler ist. Da sie höher ist als Inverterzelle 214C, verwendet die Inverterzelle 214E anderweitig leeren Raum in Zeilen R(i-1) und R(i+i) entsprechend über und unter dem neuen Ort für die Inverterzelle 218E in Zeile R(i), was die entsprechenden Zelldichten in Zeilen R(i-1) und R(i+i) erhöht. Außerdem ersetzt die Inverterzelle 216E, da sie höher ist als Inverterzelle 212C, mindestens einen Abschnitt einer Zelle, die andernfalls in Zeile R(i-2) über dem neuen Ort in Zeile R(i) für Inverterzelle 218E platziert wäre, was typischerweise wenig bis keine Wirkung auf die Gesamtzelldichte der Zeilen R(i-2) und R(i) hat. Da sie um einen Bruchteil von 5φCPP schmaler als die Inverterzelle 214C ist, verwendet die Inverterzelle 218E etwa 56% weniger Raum in Zeile R(i) als anderweitig durch die Inverterzelle 214C verwendet würde, was die Zelldichte der Zeile R(i) verringert. Indem sie höher und schmaler als die Inverterzelle 214C ist, erhöht der Ersatz der Inverterzelle 218E für Inverterzelle 214C eine Nettozelldichte der Zeilen R(i-2), R(i-1), R(i) und R(i+i), während eine höhere Stromantriebskapazität/-fähigkeit vorliegt als bei Inverterzelle 214C.
  • Bezüglich 2E weisen in einigen Ausführungsformen mindestens einige der anderen Zellen 206 vom Typ A eine Boolesche Funktion auf (nicht dargestellt), von denen es viele Variationen gibt, abgesehen von der Inversion wie in der Inverterzelle 212C. In einigen Ausführungsformen weisen mindestens einige der anderen der Zellen 206 vom Typ A eine Speicherfunktion auf. Die hierin offenbarten Verfeinerungsverfahren eigenen sich zum Ersetzen von einigen der Zellen 206 vom Typ A, die Boolesche Funktionen außer der Booleschen Inversionsfunktion aufweisen, wie in der Inverterzelle 212C.
  • 2F und 2G sind entsprechende Layoutdiagramme 200F und 200G für entsprechende Halbleitervorrichtungen nach mindestens einer Ausführungsform dieser Offenbarung.
  • Layoutdiagramm 200F aus 2F ist eine eingezoomte Ansicht eines Unterbereichs innerhalb von Bereich 204 des Layoutdiagramms 200A von 2A, die der eingezoomten Ansicht des Layoutdiagramms 200C aus 2C entspricht, aber weniger weit eingezoomt ist, als Layoutdiagramm 200C. So zeigt Layoutdiagramm 200F mehr von Bereich 204 als Layoutdiagramm 200C. Dementsprechend ist Layoutdiagramm 200F ist ähnlich wie Layoutdiagramm 200C. Um der Kürze Willen konzentriert sich die Erklärung mehr auf die Unterschiede zwischen dem Layoutdiagramm 200F und Layoutdiagramm 200C als auf die Ähnlichkeiten. Neben den Abschnitten der Zeilen R(i-3) bis R(i+3) aus Layoutdiagramm 200C zeigt das Layoutdiagramm 200F auch Abschnitte der Zeilen R(i-4), R(i+4) und R(i+5). In 2F und 2G, Zeilen R(i-4), R(i-2), R(i), R(i+2) und R(i+4) haben die Höhe HA, und Zeilen R(i-3), R(i-1), R(i+i), R(i+3) und R(i+5) haben die Höhe HB.
  • Layoutdiagramm 200G aus 2G ist eine Ansicht von im Wesentlichen demselben Unterbereich in Bereich 204 des Layoutdiagramms 200B aus 2B, das in Layoutdiagramm 200F aus 2F dargestellt ist. Layoutdiagramm 200G ist jedoch eine Verfeinerung des Layoutdiagramms 200F, die daraus entsteht, dass ein oder mehrere der Verfeinerungsverfahren, die hierin offenbart sind, auf Layoutdiagramm 200F angewendet werden.
  • Instanzen der Zellen 206 vom Typ A aus 2C (nicht mit Referenzziffern bezeichnet) werden durch entsprechende Instanzen von mehrzeilenhohen Zellen in 2G (nicht mit Referenzziffern bezeichnet) ersetzt. Durch Kontrolle besteht wesentlich weniger Leerraum im Layoutdiagramm 200G als im Layoutdiagramm 200F.
  • Genauer sind in 2F vor der Anwendung eines oder mehrerer der Verfeinerungsverfahren, die hierin offenbart sind: Zeilen R(i-4), R(i-2), R(i), R(i+2) und R(i+4) in Layoutdiagramm 200F kollektiv etwa 93,1 % voll, was etwa 6,9 % Leerraum hinterlässt; Zeilen R(i-3), R(i-1), R(i+i), R(i+3) und R(i+5) in Layoutdiagramm 200F sind etwa 1,8 % voll, was etwa 98,2 % Leerraum lässt; und insgesamt ist das Layoutdiagramm 200G etwa 52,6 % voll, was etwa 47,4 % Leerraum lässt.
  • Im Gegensatz dazu sind in 2G nach der Anwendung eines oder mehrerer der Verfeinerungsverfahren, die hierin offenbart sind: Zeilen R(i-4), R(i-2), R(i), R(i+2) und R(i+4) in Layoutdiagramm 200F kollektiv etwa 69,3 % voll, was etwa 30,7% Leerraum hinterlässt; Zeilen R(i-3), R(i-1), R(i+i), R(i+3) und R(i+5) in Layoutdiagramm 200G sind etwa 70,1% voll, was etwa 29,9% Leerraum lässt; und insgesamt ist das Layoutdiagramm 200G etwa 69,7% voll, was etwa 30,3% Leerraum lässt.
  • Nach Anwendung eines oder mehrerer der Verfeinerungsverfahren, die hierin offenbart sind, auf Layoutdiagramm 200F zum Erzeugen des entsprechenden Layoutdiagramms 200G sind die Ergebnisse: Die Gesamtzelldichten in Zeilen R(i-4), R(i-2), R(i), R(i+2) und R(i+4) werden um etwa 23,8 % verringert; die Gesamtzelldichten in Zeilen R(i-3), R(i-1), R(i+i), R(i+3) und R(i+5) werden um etwa 68,3 % erhöht; und eine Nettozelldichte der Zeilen R(i-4) bis R(i+5) wird um etwa 22,2 % erhöht.
  • In einigen Ausführungsformen ist für einen gegebenen Bereich in einem Layoutdiagramm, der Zellenregionen umfasst, die in abwechselnden ersten und zweiten Zeilen angeordnet sind, die sich wesentlich parallel zu einer ersten Richtung erstrecken, und wobei (A) die ersten und zweiten Zeilen entsprechende erste und zweite Höhen relativ zu einer im Wesentlichen rechtwinkligen zweiten Richtung aufweisen,(B) eine Mehrheit der Zellen eine einzelne Zeile relativ zu der zweiten Richtung überspannen, (C) eine Minderheit der Zellen zwei oder mehr Zeilen relativ zu der zweiten Richtung überspannen und (D) die ersten und zweiten Zeilen entsprechende hohe und niedrige anfängliche Zelldichten aufweisen, ein Vorteile der Anwendung eines oder mehrerer der Verfeinerungsverfahren, die hierin offenbart sind, auf das Layoutdiagramm, dass das daraus entstehende Layoutdiagramm entstehende Zelldichten der ersten Zeilen aufweist, die etwa gleich sind, und entstehende Zelldichten der zweiten Zeilen, die wesentlich erhöht sind.
  • In einigen Ausführungsformen weist das entstehende Layoutdiagramm entstehende Zelldichten der ersten Zeilen auf, die etwa gleich sind, und entstehende Zelldichten der zweiten Zeilen, D_2nd, die etwa (≈40 %) ≤ D_2nd sind. Eine Halbleitervorrichtung, die basierend auf dem entstehenden Layoutdiagramm hergestellt wurde, weist Zellenregionsdichten der ersten Zeilen auf, die etwa gleich sind, und Zellenregionsdichten der zweiten Zeilen, D_2nd, die (≈40 %) ≤ D_2nd sind.
  • In einigen Ausführungsformen weist das entstehende Layoutdiagramm entstehende Zelldichten der ersten Zeilen auf, die etwa gleich sind, und entstehende Zelldichten der zweiten Zeilen, D_2nd, die mindestens in dem Bereich von (≈40 %) ≤ D_2nd ≤ (≈ 70 %) liegen. Eine Halbleitervorrichtung, die basierend auf dem entstehenden Layoutdiagramm hergestellt wurde, weist Zellenregionsdichten der ersten Zeilen auf, die etwa gleich sind, und Zellenregionsdichten der zweiten Zeilen, D_2nd, die mindestens in dem Bereich von (≈40 %) ≤ D_2nd ≤ (≈70 %) liegen.
  • In einem Worst-Case-Szenario, in dem die anfänglichen Zelldichten der ersten Zeilen etwa 100 % sind und die anfänglichen Zelldichten der zweiten Zeilen etwa 0 % sind, sind die entstehenden Zelldichten der ersten Zeilen etwa gleich und die entstehenden Zelldichten der zweiten Zeilen sind mindestens in dem Bereich von (≈40 %) ≤ D_2nd ≤ (≈70%), der eine Verbesserung der Zelldichtenänderung, ΔD, für die zweiten Zeilen in dem Bereich von (≈40 %) ≤ ΔD ≤ (≈70 %) darstellt.
  • 3A bis 3E sind entsprechende Layoutdiagramme 300A(D1), 300B(D0.5), 300C(D1.5), 300D(D2.5) und 300E(D3) nach einigen Ausführungsformen.
  • Die oben besprochenen Beispiele haben den Kontext der Inverterzellen angenommen. Genauer haben die oben besprochenen Beispiele das Ersetzen der Inverterzellen der Höhe HA durch entsprechende mehrzeilenhohe Inverterzellen verschiedener Höhen HC, HD und HE und entsprechenden verschiedenen Breiten angenommen. Layoutdiagramm 300A(D1) zeigt genauer ein Beispiel einer Inverterzelle vom Typ A mit einer Höhe HA. 3C, 3D und 3E (nachfolgend erklärt) zeigen ausführlich Beispiele der Inverterzellen entsprechender Höhen HC, HD und HE, die für die Inverterzelle in 3A ersetzt werden können. 3B (nachfolgend erklärt) zeigt genauer ein Beispiel einer Inverterzelle der Höhe HB, die mit der Inverterzelle aus 3A kombiniert werden kann, um die Beispiele der Inverterzellen entsprechender Höhen HC, HD und HE zu bilden, die in den entsprechenden 3C bis 3E dargestellt sind.
  • In 3A ist Zelle 304A eine INVD1 Typ-Inverterzelle, was an dem D1 in Klammern in Referenzziffer 300A(D1) zu sehen ist. Zelle 304A ist in Zeile R(i) angeordnet. Layoutdiagramm 300A(D1) umfasst eine Substratstruktur 302A und eine Zelle 304A. Layoutdiagramm 300A(D1) ist in dem Kontext der Referenzlinien 306A(1), 306A(2) und 306A(3) zu sehen, die sich in einer ersten Richtung erstrecken. In 3A ist die erste Richtung die horizontale Richtung. In einigen Ausführungsformen ist die erste Richtung eine andere Richtung als die horizontale Richtung. Zelle 304A weist in einer zweiten Richtung (Höhe) eine Größe auf, die gleich HA in 2A ist, wobei die zweite Richtung die vertikale Richtung ist. In einigen Ausführungsformen ist die zweite Richtung eine andere Richtung als die vertikale Richtung.
  • Zelle 304A weist eine obere kante auf, die an der Referenzlinie 306A(1) ausgerichtet ist, und eine untere Kante, die an der Referenzlinie 306A(3) ausgerichtet ist. Zelle 304A ist durch Referenzlinie 306A(2) in einen oberen Abschnitt 310A(1) und einen unteren Abschnitt 310A(2) unterteilt.
  • Zelle 304A umfasst aktive Bereichsstrukturen 312A(1) und 312A(2). Lange Achsen aktiver Bereichsstrukturen 312A(1) bis 312A(2) erstrecken sich in der horizontalen Richtung. In 3A sind aktive Bereichsstrukturen 312A(1), 312A(2), 312A(3) und 312A(4) für die finFET-Konfiguration bezeichnet. In einigen Ausführungsformen sind aktive Bereichsstrukturen 312A(1) bis 312A(2) für eine andere Transistorkonfiguration als die finFET-Konfiguration bezeichnet.
  • Zelle 304A umfasst Finnenstrukturen 314A(1), 314A(2), 314A(3) und 314A(4) auf der Substratstruktur 302A. Lange Achsen von Finnenstrukturen 314A(1) bis 314A(4) erstrecken sich in der horizontalen Richtung. Finnenstrukturen 314A(1) und 314A(2) stellen die aktive Bereichsstruktur 312A(1) dar. Finnenstrukturen 314A(3) und 314A(4) stellen die aktive Bereichsstruktur 312A(2) dar.
  • In einigen Ausführungsformen sind die Finnenstrukturen 314A(1) und 314A(2) vorgesehen, für die PMOS-Konfiguration dotiert zu werden, und Finnenstrukturen 314A(3) und 314A(4) sind vorgesehen, für die NMOS-Konfiguration dotiert zu werden. In einigen Ausführungsformen sind die Finnenstrukturen 314A(1) und 314A(2) vorgesehen, für die NMOS-Konfiguration dotiert zu werden, und Finnenstrukturen 314A(3) und 314A(4) sind vorgesehen, für die PMOS-Konfiguration dotiert zu werden. In einigen Ausführungsformen sind Finnenstrukturen 314Ä(1), 314A(2), 314A(3) und 314A(4) vorgesehen, für verschiedene andere Konfigurationen dotiert zu werden.
  • Zelle 304A umfasst ferner Gatestrukturen 316A(1), 316A(2) und 316A(3) auf Finnenstrukturen 314A(1), 314A(2), 314A(3) und 314A(4). Lange Achsen von Gatestrukturen 316A(1) bis 316A(3) erstrecken sich in der vertikalen Richtung. Dementsprechend weist Zelle 304A eine Breite 2φCPP auf. In einigen Ausführungsformen gilt φ=1. Zelle 304A umfasst ferner eine Durchkontaktierungsstruktur 318A(1) auf, und ausgerichtet bezüglich Gatestruktur 316A(2).
  • In einigen Ausführungsformen entspricht eine Höhe der Finnenstrukturen 314A(1) bis 314A(4) einer Mindesthöhe entsprechender Finnen in einer Halbleitervorrichtung, die durch einen Prozesstechnologieknoten hergestellt wurde, der mit Layoutdiagrammen wie Layoutdiagramm 300A(D1) assoziiert ist.
  • In einigen Ausführungsformen entspricht die Höhe der aktiven Bereichsstrukturen 312A(1) und 312A(2) einer Mindesthöhe der entsprechenden Finnen, plus eines Mindesttrennungsabstands in der vertikalen Richtung zwischen Finnen in einer Halbleitervorrichtung, die durch einen Prozesstechnologieknoten erzeugt wurde, der mit Layoutdiagrammen wie Layoutdiagramm 300A(D1) assoziiert ist. In einigen Ausführungsformen entspricht eine Größe in der horizontalen Richtung (Breite) von Gatestrukturen 316A(1) bis 316A(3) einer Mindestbreite entsprechender Gateleitungen in einer Halbleitervorrichtung, die durch einen Prozesstechnologieknoten erzeugt wird, der mit Layoutdiagrammen wie Layoutdiagramm 300A(D1) assoziiert ist. In einigen Ausführungsformen entspricht eine Größe in der horizontalen Richtung (Abstand) zwischen benachbarten Gatestrukturen 316A(1) bis 316A(3) einem Abstand zwischen entsprechende Gateleitungen in einer Halbleitervorrichtung, die durch einen Prozesstechnologieknoten hergestellt wurde, der mit Layoutdiagrammen wie Layoutdiagramm 300A(D1) assoziiert ist. In einigen Ausführungsformen wird der Abstand zwischen benachbarten Gatestrukturen 316A(1) bis 316A(3) als Kontaktpolyabstand (APP) bezeichnet. In einigen Ausführungsformen ist der APP eine Größe in der horizontalen Richtung (Abstand) zwischen vertikalen Mittellinien benachbarter Gatestrukturen 316A(1) bis 316A(3). In einigen Ausführungsformen sind die Höhen HA und HB entsprechender Zeilen R(i) und R(i+i) durch entsprechende Designregeln für einen Prozesstechnologieknoten eingestellt, der mit Layoutdiagrammen wie Layoutdiagramm 300A(D1) assoziiert ist.
  • In 3B ist Zelle 304B eine INVD0.5 Typ-Inverterzelle, was an dem D0.5 in Klammern in Referenzziffer 300B(D0.5) zu sehen ist. Zelle 304B ist in Zeile R(i+i) angeordnet. Layoutdiagramm 300B(D0.5) umfasst eine Substratstruktur 302B und eine Zelle 304B. Layoutdiagramm 300B(D0.5) ist in dem Kontext von Referenzlinien 306B(3), 306B(4), und 306B(5) gezeigt, die sich in der horizontalen Richtung erstrecken. Zelle 304B weist eine Höhe auf, die HB entspricht.
  • Zelle 304B weist eine obere kante auf, die an der Referenzlinie 306B(3) ausgerichtet ist, und eine untere Kante, die an der Referenzlinie 306B(5) ausgerichtet ist. Zelle 304B ist durch Referenzlinie 306B(4) in einen oberen Abschnitt 310B(3) und einen unteren Abschnitt 310B(4) unterteilt.
  • Zelle 304B umfasst aktive Bereichsstrukturen 312B(3) und 312B(4). Lange Achsen aktiver Bereichsstrukturen 312B(3) bis 312B(4) erstrecken sich in der horizontalen Richtung. In 3B sind aktive Bereichsstrukturen 312B(3) und 312B(4) für finFET-Konfiguration vorgesehen. In einigen Ausführungsformen sind aktive Bereichsstrukturen 312B(3) bis 312B(4) für eine andere Transistorkonfiguration als die finFET-Konfiguration bezeichnet.
  • Zelle 304B umfasst Finnenstrukturen 314B(3) und 314B(4) auf der Substratstruktur 302B. Lange Achsen von Finnenstrukturen 314B(3) bis 314B(4) erstrecken sich in der horizontalen Richtung. Finnenstruktur 314B(3) repräsentiert die aktive Bereichsstruktur 312B(3). Finnenstruktur 314B(4) repräsentiert die aktive Bereichsstruktur 312B(4).
  • In einigen Ausführungsformen ist die Finnenstruktur 314B(3) vorgesehen, für die PMOS-Konfiguration dotiert zu werden, und Finnenstruktur 314B(4) vorgesehen, für die NMOS-Konfiguration dotiert zu werden. In einigen Ausführungsformen ist die Finnenstruktur 314B(3) vorgesehen, für die NMOS-Konfiguration dotiert zu werden, und Finnenstruktur 314B(4) vorgesehen, für die PMOS-Konfiguration dotiert zu werden. In einigen Ausführungsformen sind Finnenstrukturen 314B(3) und 314B(4) vorgesehen, für verschiedene andere Konfigurationen dotiert zu werden.
  • Zelle 304B umfasst ferner Gatestrukturen 316B(1), 316B(2) und 316B(3) auf Finnenstrukturen 314B(1), 314B(2), 314B(3) und 314B(4). Lange Achsen von Gatestrukturen 3166(1) bis 316B(3) erstrecken sich in der vertikalen Richtung. Zelle 304B umfasst ferner eine Durchkontaktierungsstruktur 318B(2) auf und ausgerichtet bezüglich Gatestruktur 316B(2).
  • In einigen Ausführungsformen entspricht eine Höhe der Finnenstrukturen 314B(1) bis 314B(4) einer Mindesthöhe entsprechender Finnen in einer Halbleitervorrichtung, die durch einen Prozesstechnologieknoten hergestellt wurde, der mit Layoutdiagrammen wie Layoutdiagramm 300B(D0.5) assoziiert ist.
  • In einigen Ausführungsformen entspricht die Höhe der aktiven Bereichsstrukturen 312B(3) und 312B(4) einer Mindesthöhe entsprechender Finnen in einer Halbleitervorrichtung, die durch einen Prozesstechnologieknoten hergestellt wurde, der mit Layoutdiagrammen wie Layoutdiagramm 300B(0.5) assoziiert ist. In einigen Ausführungsformen entspricht eine Größe in der horizontalen Richtung (Breite) von Gatestrukturen 3166(1) bis 316B(3) einer Mindestbreite entsprechender Gateleitungen in einer Halbleitervorrichtung, die durch einen Prozesstechnologieknoten erzeugt wird, der mit Layoutdiagrammen wie Layoutdiagramm 3006(D0.5) assoziiert ist. In einigen Ausführungsformen entspricht eine Größe in der horizontalen Richtung (Abstand) zwischen benachbarten Gatestrukturen 3166(1) bis 316B(3) einem Abstand zwischen entsprechende Gateleitungen in einer Halbleitervorrichtung, die durch einen Prozesstechnologieknoten hergestellt wurde, der mit Layoutdiagrammen wie Layoutdiagramm 3006(00.5) assoziiert ist. In einigen Ausführungsformen wird der Abstand zwischen benachbarten Gatestrukturen 3166(1) bis 316B(3) als Kontaktpolyabstand (BPP) bezeichnet. In einigen Ausführungs- formen ist der BPP eine Größe in der horizontalen Richtung (Abstand) zwischen vertikalen Mittellinien benachbarter Gatestrukturen 316B(1) bis 316B(3). In einigen Ausführungsformen sind die Höhen HB und HB entsprechender Zeilen R(i) und R(i+i) durch entsprechende Designregeln für einen Prozesstechnologieknoten eingestellt, der mit Layoutdiagrammen wie Layoutdiagramm 300B(D0.5) assoziiert ist.
  • In 3C ist Zelle 304C eine INVD1.5 Typ-Inverterzelle, was an dem D1.5 in Klammern in Referenzziffer 300C(D1.5) zu sehen ist. Zelle 304C ist eine Kombination aus Zelle 304A, gestapelt auf Zelle 304B. Zelle 304C ist in Zeilen R(i) und R(i+i) angeordnet. In 3C umfasst das Layoutdiagramm 300C(D1.5) eine Substratstruktur 302C und eine Zelle 304C. Das Layoutdiagramm 300C(D1.5) ist im Kontext von Referenzlinien 306C(1), 3060(2), 306C(3), 306C(4) und 306C(5) dargestellt, die sich in der horizontalen Richtung erstrecken.
  • Zelle 304C weist eine obere kante auf, die an der Referenzlinie 306C(1) ausgerichtet ist, und eine untere Kante, die an der Referenzlinie 306C(5) ausgerichtet ist. Zelle 304C ist durch Referenzlinie 306C(3) in einen oberen Abschnitt 308C(1) und einen unteren Abschnitt 308C(2) unterteilt, wobei sich der obere Abschnitt 308C(1) in Zeile R(i) befindet und Zelle 304A entspricht, und der untere Abschnitt 308C(2) sich in Zeile R(i+i) befindet und Zelle 304B entspricht. Dementsprechend weist relativ zu einer zweiten Richtung, die im Wesentlichen rechtwinklig zu der ersten Richtung ist, der obere Abschnitt 308C(1) eine Höhe gleich HA auf und der untere Abschnitt 308C(2) eine Höhe gleich HB auf. Zelle 302C weist eine Höhe HC auf, wobei HC = HA + HB. In einigen Ausführungsformen wird Zelle 304C als eine Doppelhöhen- (DH) Zelle bezeichnet.
  • Der obere Abschnitt 308C(1) von Zelle 304C wird durch Referenzlinie 306C(2) in einen oberen Abschnitt 310C(1) und einen unteren Abschnitt 310C(2) unterteilt. Der untere Abschnitt 308C(2) von Zelle 304C wird durch Referenzlinie 306C(4) in einen oberen Abschnitt 310C(3) und einen unteren Abschnitt 310C(4) unterteilt.
  • Zelle 304C umfasst aktive Bereichsstrukturen 312C(1), 312C(2), 312C(3) und 312C(4). Lange Achsen aktiver Bereichsstrukturen 312C(1) bis 312C(4) erstrecken sich in der horizontalen Richtung. In 3C sind aktive Bereichsstrukturen 312C(1), 312C(2), 312C(3) und 312C(4) für die finFET-Konfiguration vorgesehen. In einigen Ausführungsformen sind aktive Bereichsstrukturen 312C(1), 312C(2), 312C(3) und 312C(4) für eine andere Transistorkonfiguration als die finFET-Konfiguration vorgesehen.
  • Zelle 304C umfasst Finnenstrukturen 314C(1), 314C(2), 314C(3), 314C(4), 314C(5) und 314C(6) auf der Substratstruktur 302C. Lange Achsen von Finnenstrukturen 314C(1) bis 314C(6) erstrecken sich in der horizontalen Richtung. Finnenstrukturen 314C(1) und 314C(2) repräsentieren eine aktive Bereichsstruktur 312C(1). Finnenstrukturen 314C(3) und 314C(4) repräsentieren die aktive Bereichsstruktur 312C(2). Finnenstruktur 3140(5) repräsentiert die aktive Bereichsstruktur 312C(3). Finnenstruktur 314C(6) repräsentiert die an aktive Bereichsstruktur 312C(4).
  • In einigen Ausführungsformen sind Finnenstrukturen 314C(1), 314C(2) und 314C(6) vorgesehen, für die PMOS-Konfiguration dotiert zu werden, und Finnenstrukturen 314C(3), 314C(4) und 314C(4) sind vorgesehen, für die NMOS-Konfiguration dotiert zu werden. In einigen Ausführungsformen sind Finnenstrukturen 314C(1), 314C(2) und 314C(6) vorgesehen, für die NMOS-Konfiguration dotiert zu werden, und Finnenstrukturen 314C(3), 314C(4) und 314C(4) sind vorgesehen, für die PMOS-Konfiguration dotiert zu werden. In einigen Ausführungsformen sind Finnenstrukturen 314C(1), 314C(2), 314C(3), 314C(4), 314C(5) und 314C(6) vorgesehen, für verschiedene andere Konfigurationen dotiert zu werden.
  • Zelle 304C umfasst ferner Gatestrukturen 316C(1), 316C(2) und 316C(3) auf Finnenstrukturen 314C(1), 314C(2), 314C(3), 314C(4), 314C(5) und 314C(6). Lange Achsen von Gatestrukturen 316C(1) bis 316C(3) erstrecken sich in der vertikalen Richtung. Zelle 304C umfasst ferner via Strukturen 318C(1) und 318C(2) auf und ausgerichtet bezüglich Gatestruktur 316C(2).
  • In einigen Ausführungsformen entspricht eine Höhe der Finnenstrukturen 314C(1) bis 314C(6) einer Mindesthöhe entsprechender Finnen in einer Halbleitervorrichtung, die durch einen Prozesstechnologieknoten hergestellt wurde, der mit Layoutdiagrammen wie Layoutdiagramm 300C(D1.5) assoziiert ist.
  • In einigen Ausführungsformen entspricht die Höhe der aktiven Bereichsstrukturen 312C(1) und 312C(2) einer Mindesthöhe der entsprechenden Finnen, plus eines Mindesttrennungsabstands in der vertikalen Richtung zwischen Finnen in einer Halbleitervorrichtung, die durch einen Prozesstechnologieknoten erzeugt wurde, der mit Layoutdiagrammen wie Layoutdiagramm 300C(D1.5) assoziiert ist. In einigen Ausführungsformen entspricht eine Größe in der horizontalen Richtung (Breite) von Gatestrukturen 316C(1) bis 316C(3) einer Mindestbreite entsprechender Gateleitungen in einer Halbleitervorrichtung, die durch einen Prozesstechnologieknoten erzeugt wird, der mit Layoutdiagrammen wie Layoutdiagramm 300C(D1.5) assoziiert ist. In einigen Ausführungsformen entspricht eine Größe in der horizontalen Richtung (Abstand) zwischen benachbarten Gatestrukturen 316C(1) bis 316C(3) einem Abstand zwischen entsprechende Gateleitungen in einer Halbleitervorrichtung, die durch einen Prozesstechnologieknoten hergestellt wurde, der mit Layoutdiagrammen wie Layoutdiagramm 300C(D1.5) assoziiert ist. In einigen Ausführungsformen wird der Abstand zwischen benachbarten Gatestrukturen 316C(1) bis 316C(3) als Kontaktpolyabstand (CPP) bezeichnet. In einigen Ausführungsformen ist der CPP eine Größe in der horizontalen Richtung (Abstand) zwischen vertikalen Mittellinien benachbarter Gatestrukturen 316C(1) bis 316C(3). In einigen Ausführungsformen sind die Höhen HA und HB entsprechender Zeilen R(i) und R(i+i) durch entsprechende Designregeln für einen Prozesstechnologieknoten eingestellt, der mit Layoutdiagrammen wie Layoutdiagramm 300C(D1.5) assoziiert ist.
  • Layoutdiagramm 300D(D2.5) ist ähnlich wie die Layoutdiagramme 300C(D1.5) und 300A(D1). Um der Kürze Willen konzentriert sich die Erklärung mehr auf die Unterschiede zwischen dem Layoutdiagramm 300D(D2.5) und Layoutdiagrammen 300C(D1.5) und 300A(D1) als auf die Ähnlichkeiten.
  • In 3D ist Zelle 304D eine INVD2.5 Typ-Inverterzelle, was an dem D2.5 in Klammern in Referenzziffer 300D(D2.5) zu sehen ist. Zelle 304D ist eine Kombination aus Zelle 304C, gestapelt auf Zelle 304A. Zelle 304D ist in Zeilen R(i), R(i+i) und R(i+2)) angeordnet. Layoutdiagramm 300D(D2.5) ist in dem Kontext von Referenzlinien 306D(1), 306D(2), 306D(3), 306D(4), 306D(5), 306D(6) und 3060(7) zu sehen, die sich in der horizontalen Richtung erstrecken.
  • Zelle 304D weist eine obere kante auf, die an der Referenzlinie 306D(1) ausgerichtet ist, und eine untere Kante, die an der Referenzlinie 306D(7) ausgerichtet ist. Zelle 304D ist durch Referenzlinien 306D(3) und 306D(5) in einen entsprechenden oberen Abschnitt 308D(1), mittleren Abschnitt 308D(2) und unteren Abschnitt 308D(3) unterteilt. Der obere Abschnitt 308D(1) befindet sich in Zeile R(i). Der mittlere Abschnitt 308D(2) befindet sich in Zeile R(i+1). Der obere Abschnitt 308D(1) und der mittlere Abschnitt 308D(2) entsprechen Zelle 304C. Der untere Abschnitt 308D(3) befindet sich in Zeile R(i+2) und entspricht Zelle 304A. Dementsprechend weist der obere Abschnitt 308D(1) eine Höhe gleich HA auf, der mittlere Abschnitt 308D(2) weist Höhe gleich HB auf und der untere Abschnitt 308D(3) weist eine Höhe gleich HA auf. Zelle 302D weist eine Höhe HD auf, wobei HD = HA+HB+HA. In einigen Ausführungsformen wird Zelle 304D als eine Dreifachhöhen- (TH) Zelle bezeichnet.
  • Layoutdiagramm 300E(D3) ist ähnlich wie Layoutdiagramme 300D(D2.5) und 300B(D0.5). Um der Kürze Willen konzentriert sich die Erklärung mehr auf die Unterschiede zwischen dem Layoutdiagramm 300E(D3) und Layoutdiagrammen 300D(D2.5) und 300B(D0.5) als auf die Ähnlichkeiten.
  • In 3E ist Zelle 304E eine INVD3 Typ-Inverterzelle, was an dem D3 in Klammern in Referenzziffer 300E(D3) zu sehen ist. Zelle 304E ist eine Kombination aus Zelle 304D, gestapelt auf Zelle 30BA. Zelle 304E ist in Zeilen R(i), R(i+i), R(i+2) und R(i+3) angeordnet. Layoutdiagramm 300E(D3) ist in dem Kontext von Referenzlinien 306E(1), 306E(2), 306E(3), 306E(4), 306E(5), 306E(6), 306E(7), 306E(8) und 306E(9) zu sehen, die sich in der horizontalen Richtung erstrecken.
  • Zelle 304E weist eine obere kante auf, die an der Referenzlinie 306E(1) ausgerichtet ist, und eine untere Kante, die an der Referenzlinie 306E(9) ausgerichtet ist. Zelle 304E wird durch Referenzlinien 306E(3), 306E(5) und 306E(7) in entsprechende Abschnitte 308E(1), 308E(2), 308E(3) und 308E(4) unterteilt. Abschnitt 308E(1) befindet sich in Zeile R(i). Abschnitt 308E(2) befindet sich in Zeile R(i+1). Abschnitt 308E(3) befindet sich in Zeile R(i+2). Abschnitt 308E(4) befindet sich in Zeile R(i+3). Abschnitte 308E(1), 308E(2) und 308E(3) entsprechen Zelle 304D. Abschnitt 308E(4) entspricht Zelle 304B. Dementsprechend weist Abschnitt 308D(1) eine Höhe gleich HA auf, Abschnitt 308D(2) weist eine Höhe gleich HB auf, Abschnitt 308D(3) weist eine Höhe gleich HA auf und Abschnitt 308E(4) weist eine Höhe gleich HB auf. Zelle 302E weist eine Höhe HE auf, wobei HE = HA+HB+HA+HB. In einigen Ausführungsformen wird Zelle 304E als eine Vierfachhöhen- (QH) Zelle bezeichnet.
  • 4A bis 4D sind entsprechende Layoutdiagramme 400A(D2), 400B(D4), 400C(D6) und 400D(D8) nach einigen Ausführungsformen.
  • Die oben besprochenen Beispiele haben den Kontext der Inverterzellen angenommen. Genauer haben die oben besprochenen Beispiele das Ersetzen der Inverterzellen der Höhe HA durch entsprechende mehrzeilenhohe Inverterzellen verschiedener Höhen HC, HD und HE und entsprechenden verschiedenen Breiten angenommen. Wie angemerkt zeigt Layoutdiagramm 300A(D1) aus 3A ausführlicher ein Beispiel einer Inverterzelle vom Typ A, die Höhe HA und eine Breite 2φCPP aufweist. 4A bis 4D (nachfolgend erklärt) zeigen ausführlicher Beispiele der Inverterzellen der Höhe HA, die breiter sind als Zelle 304A und eine entsprechend größere Stromantriebskapazität/-fähigkeit aufweisen. Die Inverter aus 4A bis 4D können durch mehrzeilenhohe Zellen nach einem oder mehreren der Verfeinerungsverfahren, die hierin offenbart sind, ersetzt werden.
  • In 4A ist Layoutdiagramm 400A(D2) ähnlich wie Layoutdiagramm 300A(D1) aus 3A. Um der Kürze Willen konzentriert sich die Erklärung mehr auf die Unterschiede zwischen dem Layoutdiagramm 400A(D2) und Layoutdiagramm 300A(D1) als auf die Ähnlichkeiten.
  • In 4A zeigt Layoutdiagramm 400A(D2) eine Zelle, die eine INVD2 Typ-Inverterzelle ist, die mit dem D2 in Klammern in Referenzziffer 400A(D2) dargestellt wird. Wie Zelle 304A umfasst die Zelle in Layoutdiagramm 400A(D2) Gatestrukturen 416A(1), 416A(2) und 416A(3), umfasst jedoch ferner Gatestruktur 416A(4), was im Vergleich mit Zelle 304A zu einer höheren Stromantriebskapazität/-fähigkeit der Zelle des Layoutdiagramms 400A(D2) führt.
  • In 4B ist Layoutdiagramm 400B(D4) ähnlich wie Layoutdiagramm 400A(D2) aus 4A. Um der Kürze Willen konzentriert sich die Erklärung mehr auf die Unterschiede zwischen dem Layoutdiagramm 400B(D4) und 400A(D2) als auf die Ähnlichkeiten.
  • In 4B zeigt Layoutdiagramm 400B(D2) eine Zelle, die eine INVD4 Typ-Inverterzelle ist, die mit dem D4 in Klammern in Referenzziffer 400B(D4) dargestellt wird. Wie Zelle 400A(D2) umfasst die Zelle in Layoutdiagramm 400B(D4) Gatestrukturen 416B(1) bis 416B(4), umfasst jedoch ferner Gatestrukturen 416B(5) bis 416B(6), was zu der höheren Stromantriebskapazität/-fähigkeit der Zelle des Layoutdiagramms 400B(D4) im Vergleich mit der Zelle des Layoutdiagramms 400A(D2) führt.
  • In 4C ist Layoutdiagramm 400C(D6) ähnlich wie Layoutdiagramm 400B(D4) aus 4B. Um der Kürze Willen konzentriert sich die Erklärung mehr auf die Unterschiede zwischen dem Layoutdiagramm 400C(D6) und 400B(D4) als auf die Ähnlichkeiten.
  • In 4C zeigt Layoutdiagramm 400C(D6) eine Zelle, die eine INVD6 Typ-Inverterzelle ist, die mit dem D6 in Klammern in Referenzziffer 400C(D6) dargestellt wird. Wie Zelle 400B(D4) umfasst die Zelle in Layoutdiagramm 400C(D6) Gatestrukturen 416C(1) bis 416C(6), umfasst jedoch ferner Gatestrukturen 4160(7) bis 416C(8), was zu der größeren Stromantriebskapazität/-fähigkeit der Zelle des Layoutdiagramms 400C(D6) im Vergleich mit der Zelle des Layoutdiagramms 400B(D4) führt.
  • In 4D ist Layoutdiagramm 400D(D8) ähnlich wie Layoutdiagramm 400C(D6) aus 4C. Um der Kürze Willen konzentriert sich die Erklärung mehr auf die Unterschiede zwischen dem Layoutdiagramm 400D(D8) und 400C(D6) als auf die Ähnlichkeiten.
  • In 4D zeigt Layoutdiagramm 400D(D8) eine Zelle, die eine INVD8 Typ-Inverterzelle ist, die mit dem D8 in Klammern in Referenzziffer 400D(D8) dargestellt wird. Wie Zelle 400C(D6) umfasst die Zelle in Layoutdiagramm 400D(D8) Gatestrukturen 416D(1) bis 416D(8), umfasst jedoch ferner Gatestrukturen 416D(9) bis 416D(10), was zu der größeren Stromantriebskapazität/-fähigkeit der Zelle des Layoutdiagramms 400D(D8) im Vergleich mit der Zelle des Layoutdiagramms 400C(D6) führt.
  • 5A bis 5C sind entsprechende Layoutdiagramme 500A(D3), 500B(D4.5), und 500C(D6) nach einigen Ausführungsformen.
  • Die oben besprochenen Beispiele haben den Kontext der Inverterzellen angenommen. Genauer haben die oben besprochenen Beispiele das Ersetzen der Inverterzellen der Höhe HA durch entsprechende mehrzeilenhohe Inverterzellen verschiedener Höhen HC, HD und HE und entsprechenden verschiedenen Breiten angenommen. Wie angemerkt zeigt Layoutdiagramm 300C(D1.5) aus 3C ausführlicher ein Beispiel einer Mehrzeileninverterzelle, die Höhe HC und eine Breite 2φCPP aufweist. 5A bis 5C (nachfolgend erklärt) zeigen ausführlicher Beispiele von Mehrzeileninverterzellen der Höhe HC, die breiter sind als Zelle 304C und eine entsprechend größere Stromantriebskapazität/-fähigkeit aufweisen. Die Inverter aus 5A bis 5C werden für entsprechende Inverterzellen der Höhe HA nach einer oder mehreren der Verfeinerungsverfahren, die hierin offenbart sind, eingesetzt.
  • In 5A ist Layoutdiagramm 500A(D3) ähnlich wie Layoutdiagramm 300C(D1.5) aus 3C. Um der Kürze Willen konzentriert sich die Erklärung mehr auf die Unterschiede zwischen dem Layoutdiagramm 500A(D3) und Layoutdiagramm 300C(D1.5) als auf die Ähnlichkeiten.
  • In 5A zeigt Layoutdiagramm 500A(D3) eine Zelle, die eine INVD3 Typ-Inverterzelle ist, die mit dem D3 in Klammern in Referenzziffer 500A(D3) dargestellt wird. Wie Zelle 304C umfasst die Zelle in Layoutdiagramm 500A(D3) drei Gatestrukturen, umfasst jedoch ferner eine weitere Gatestruktur für insgesamt vier Gatestrukturen, was zu der größeren Stromantriebskapazität/-fähigkeit der Zelle des Layoutdiagramms 500A(D3) im Vergleich mit Zelle 304C führt.
  • In 5B ist Layoutdiagramm 500B(D4.5) ähnlich wie Layoutdiagramm 500A(D3) aus 5A. Um der Kürze Willen konzentriert sich die Erklärung mehr auf die Unterschiede zwischen dem Layoutdiagramm 500B(D4.5) und 400A(D3) als auf die Ähnlichkeiten.
  • In 5B zeigt Layoutdiagramm 500B(D4.5) eine Zelle, die eine INVD4.5 Typ-Inverterzelle ist, die mit dem D4.5 in Klammern in Referenzziffer 500B(D4.5) dargestellt wird. Wie Zelle 500A(D3) umfasst die Zelle in Layoutdiagramm 500B(D4.5) vier Gatestrukturen, umfasst jedoch ferner eine weitere Gatestruktur für insgesamt fünf Gatestrukturen, was zu der größeren Stromantriebskapazität/-fähigkeit der Zelle des Layoutdiagramms 5008(D4.5) im Vergleich mit der Zelle des Layoutdiagramms 500A(D3) führt.
  • In 5C ist Layoutdiagramm 500C(D6) ähnlich wie Layoutdiagramm 500B(D4.5) aus 5B. Um der Kürze Willen konzentriert sich die Erklärung mehr auf die Unterschiede zwischen dem Layoutdiagramm 500C(D6) und 500B(D4-5) als auf die Ähnlichkeiten.
  • In 5C zeigt Layoutdiagramm 500C(D6) eine Zelle, die eine INVD6 Typ-Inverterzelle ist, die mit dem D6 in Klammern in Referenzziffer 500C(D5) dargestellt wird. Wie Zelle 500B(D4.5) umfasst die Zelle in Layoutdiagramm 500C(D6) fünf Gatestrukturen, umfasst jedoch ferner eine weitere Gatestruktur für insgesamt sechs Gatestrukturen, was zu der größeren Stromantriebskapazität/-fähigkeit der Zelle des Layoutdiagramms 500C(D6) im Vergleich mit der Zelle des Layoutdiagramms 500B(D4.5) führt.
  • 6A bis 6C sind entsprechende Layoutdiagramme 600A(D5), 600B(D7.5) 600C(D10) nach einigen Ausführungsformen.
  • Die oben besprochenen Beispiele haben den Kontext der Inverterzellen angenommen. Genauer haben die oben besprochenen Beispiele das Ersetzen der Inverterzellen der Höhe HA durch entsprechende mehrzeilenhohe Inverterzellen verschiedener Höhen HC, HD und HE und entsprechenden verschiedenen Breiten angenommen. Wie angemerkt zeigt Layoutdiagramm 300D(D2.5) aus 3D ausführlicher ein Beispiel einer Mehrzeileninverterzelle, die Höhe HD und eine Breite 2φCPP aufweist. 6A bis 6C (nachfolgend erklärt) zeigen ausführlicher Beispiele von Mehrzeileninverterzellen der Höhe HD, die breiter sind als Zelle 304D und eine entsprechend größere Stromantriebskapazität/-fähigkeit aufweisen. Die Inverter aus 6A bis 6C werden für entsprechende Inverterzellen der Höhe HA nach einer oder mehreren der Verfeinerungsverfahren, die hierin offenbart sind, eingesetzt.
  • In 6A ist Layoutdiagramm 600A(D5) ähnlich wie Layoutdiagramm 300D(D2.5) aus 3D. Um der Kürze Willen konzentriert sich die Erklärung mehr auf die Unterschiede zwischen dem Layoutdiagramm 600A(D5) und Layoutdiagramm 300D(D2.5) als auf die Ähnlichkeiten.
  • In 6A zeigt Layoutdiagramm 600A(D5) eine Zelle, die eine INVD5 Typ-Inverterzelle ist, die mit dem D5 in Klammern in Referenzziffer 600A(D5) dargestellt wird. Wie Zelle 304D umfasst die Zelle in Layoutdiagramm 600A(D5) drei Gatestrukturen, umfasst jedoch ferner eine weitere Gatestruktur für insgesamt vier Gatestrukturen, was zu der größeren Stromantriebskapazität/-fähigkeit der Zelle des Layoutdiagramms 600A(D5) im Vergleich mit Zelle 304D führt.
  • In 6B ist Layoutdiagramm 600B(D7.5) ähnlich wie Layoutdiagramm 600A(D5) aus 6A. Um der Kürze Willen konzentriert sich die Erklärung mehr auf die Unterschiede zwischen dem Layoutdiagramm 600B(D7.5) und 600A(D5) als auf die Ähnlichkeiten.
  • In 6B zeigt Layoutdiagramm 600B(D7.5) eine Zelle, die eine INVD7.5 Typ-Inverterzelle ist, die mit dem D7.5 in Klammern in Referenzziffer 600B(D7.5) dargestellt wird. Wie Zelle 600A(D5) umfasst die Zelle in Layoutdiagramm 600B(D7.5) vier Gatestrukturen, umfasst jedoch ferner eine weitere Gatestruktur für insgesamt fünf Gatestrukturen, was zu der größeren Stromantriebskapazität/-fähigkeit der Zelle des Layoutdiagramms 600B(D7.5) im Vergleich mit der Zelle des Layoutdiagramms 600A(D5) führt.
  • In 6C ist Layoutdiagramm 600C(D10) ähnlich wie Layoutdiagramm 600B(D7.5) aus 6C. Um der Kürze Willen konzentriert sich die Erklärung mehr auf die Unterschiede zwischen dem Layoutdiagramm 600C(D10) und 600B(D7.5) als auf die Ähnlichkeiten.
  • In 6C zeigt Layoutdiagramm 600C(D10) eine Zelle, die eine INVD10 Typ-Inverterzelle ist, die mit dem D10 in Klammern in Referenzziffer 600C(D10) dargestellt wird. Wie Zelle 600B(D7.5) umfasst die Zelle in Layoutdiagramm 600C(D10) fünf Gatestrukturen, umfasst jedoch ferner eine weitere Gatestruktur für insgesamt sechs Gatestrukturen, was zu der größeren Stromantriebskapazität/-fähigkeit der Zelle des Layoutdiagramms 600C(D10) im Vergleich mit der Zelle des Layoutdiagramms 600B(D7.5) führt.
  • Die oben besprochenen Beispiele haben den Kontext der Inverterzellen angenommen. Genauer haben die oben besprochenen Beispiele das Ersetzen der Inverterzellen der Höhe HA durch entsprechende mehrzeilenhohe Inverterzellen verschiedener Höhen HC, HD und HE und entsprechenden verschiedenen Breiten angenommen. Wie angemerkt zeigt Layoutdiagramm 300E(D3) aus 3D ausführlicher ein Beispiel einer Mehrzeileninverterzelle, die Höhe HE und eine Breite 2φCPP aufweist. 7 (nachfolgend erklärt) zeigt ausführlicher ein Beispiel einer Mehrzeileninverterzelle der Höhe HE, die breiter als Zelle 304E ist und eine entsprechend größere Stromantriebskapazität/-fähigkeit aufweist. Der Inverter aus 6A wird für eine entsprechende Inverterzelle der Höhe HA nach einer oder mehreren der Verfeinerungsverfahren, die hierin offenbart sind, eingesetzt.
  • 7 ist ein Layoutdiagramm 700(D6), nach einigen Ausführungsformen.
  • In 7 ist Layoutdiagramm 700(D6) ähnlich wie Layoutdiagramm 300E(D3) aus 3E. Um der Kürze Willen konzentriert sich die Erklärung mehr auf die Unterschiede zwischen dem Layoutdiagramm 700(D6) und Layoutdiagramm 300E(D3) als auf die Ähnlichkeiten.
  • In 7 zeigt Layoutdiagramm 700(D6) eine Zelle, die eine INVD6 Typ-Inverterzelle ist, die mit dem D6 in Klammern in Referenzziffer 700(D6) dargestellt wird. Wie Zelle 304E umfasst die Zelle in Layoutdiagramm 700(D6) drei Gatestrukturen, umfasst jedoch ferner eine weitere Gatestruktur für insgesamt vier Gatestrukturen, was zu der größeren Stromantriebskapazität/-fähigkeit der Zelle des Layoutdiagramms 700(D6) im Vergleich mit Zelle 304E führt.
  • 8 ist ein Ablaufdiagramm 800 eines Verfahrens zur Erzeugung eines Layoutdiagramms nach einer oder mehreren Ausführungsformen.
  • Beispiele von Layoutdiagrammen, die nach Verfahren 800 erzeugt werden können, enthalten die Layoutdiagramme, die hierin offenbart sind, oder dergleichen. In einigen Ausführungsformen sind das Layoutdiagramm und Versionen davon auf einem nichttransitorischen computerlesbaren Medium gespeichert, z. B. dem computerlesbaren Medium 1004 in 10 (nachfolgend erklärt). Verfahren 800 ist nach einigen Ausführungsformen beispielsweise unter Verwendung des EDA-Systems 1000 umsetzbar (10, nachfolgend erklärt).
  • In 8 umfasst Verfahren 800 Blocks 802 bis 808. In Block 802 wird ein erster Bereich in einem Layoutdiagramm identifiziert, wobei das Layoutdiagramm mit Zellen befüllt wird. Der erste Bereich umfasst erste und zweite Zeilen, die sich wesentlich parallel zu einer ersten Richtung erstrecken. Die ersten und zweiten Zeilen weisen wesentlich unterschiedliche Zelldichten auf. In einigen Ausführungsformen umfasst die Identifizierung das Erkennen, dass die erste Zeile wesentlich mit entsprechenden der Zellen gefüllt ist, und das Erkennen, dass die zweite Zeile wesentlich von entsprechenden der Zellen leer ist. Relativ zu einer zweiten Richtung, die im Wesentlichen rechtwinklig zu der ersten Richtung verläuft, weisen die ersten und zweiten Zeilen entsprechende erste (HA) und zweite (HB) Höhen auf. Ein Beispiel des ersten Bereichs ist Bereich 204 in Layoutdiagramm 200A aus 2A. Beispiele der ersten und zweiten Zeilen entsprechen Zeilen R(i) und R(i+i) in 2C. Beispiele der ersten und zweiten Richtungen sind entsprechend die horizontalen und vertikalen Richtungen. Beispiele der ersten und zweiten Zeilen, die wesentlich unterschiedliche Zelldichten aufweisen, sind in 2C und 2F, oder dergleichen zu sehen. Beispiele der ersten und zweiten Höhen, jeweils der ersten und zweiten Zeilen, sind entsprechende Höhen HA und HB, wobei HB kleiner als HA ist. In einigen Ausführungsformen weist die mehrzeilenhohe Zelle eine Höhe HC=HA+HB auf. Vom Block 802 aus geht der Ablauf bei Block 804 weiter.
  • In Block 804 wird für eine erste der Zellen mit Höhe HA (eine erste HA-Zelle) an einem ersten Ort in der ersten Zeile eine mehrzeilenhohe Zelle für die erste HA-Zelle (212C) eingesetzt. Die mehrzeilenhohe Zelle ist schmaler als die erste HA-Zelle relativ zu der ersten Richtung. Ein Beispiel der ersten HA-Zelle ist Zelle 212C in 2C und 2E. Beispiele der mehrzeilenhohen Zellen, die für die erste HA-Zelle eingesetzt werden, umfassen Zellen 212D in 2D, Zellen 212D', 216E und 218E in 2E oder dergleichen. Vom Block 804 aus geht der Ablauf bei Block 806 weiter.
  • In Block 806 ist ein erster Abschnitt der mehrzeilenhohen Zelle in einem ersten Abschnitt des ersten Orts platziert, der dazu führt, dass die ersten und zweiten Zeilen mehr ähnliche Zelldichten aufweisen. Ein Beispiel der mehrzeilenhohen Zelle, die in einem ersten Abschnitt des ersten Orts platziert ist, ist die Platzierung von Zelle 212D in 2D, die dazu führt, dass Zeilen R(i) und R(i+i) aus 2D mehr ähnliche Zelldichten aufweisen. Bezüglich einer größeren Anzahl Ersetzungen und entsprechenden Platzierungen ist ein Beispiel der ersten und zweiten Zeilen, das ähnlichere Zelldichten aufweist, durch 2G bereitgestellt. In einigen Ausführungsformen führen die Ersetzung und Platzierung effektiv zu: Verringerung einer Zelldichte der ersten Zeile; Erhöhung einer Zelldichte der zweiten Zeile; und Erhöhung einer kombinierten Zelldichte der ersten und zweiten Zeilen. Vom Block 806 aus geht der Ablauf bei Block 808 weiter.
  • In einigen Ausführungsformen ist ein zweiter Abschnitt der mehrzeiligen Zelle weiterhin an einem entsprechenden zweiten Ort in der zweiten Zeile angeordnet, wobei der zweite Ort an den ersten Ort relativ zu der zweiten Richtung anstößt. Und ein dritter Abschnitt der mehrzeiligen Zelle ist weiterhin an einem entsprechenden dritten Ort in einer dritten Zeile angeordnet, wobei der dritte Ort an den zweiten Ort relativ zu der zweiten Richtung anstößt.
  • In Block 808 wird basierend auf dem Layoutdiagramm mindestens eine der (A) einen oder mehr Halbleitermasken oder (B) mindestens eine Komponente in einer Schicht einer Halbleitervorrichtung hergestellt. Siehe folgende Erklärung aus 11. In einigen Ausführungsformen umfasst die Herstellung ferner das Durchführen einer oder mehrerer lithographischen Kontakte basierend auf dem überarbeiteten Layoutdiagramm.
  • 9 ist ein Ablaufdiagramm 900 eines Verfahrens zur Erzeugung eines Layoutdiagramms nach einer oder mehreren Ausführungsformen.
  • Beispiele von Layoutdiagrammen, die nach Verfahren 900 erzeugt werden können, enthalten die Layoutdiagramme, die hierin offenbart sind, oder dergleichen. In einigen Ausführungsformen sind das Layoutdiagramm und Versionen davon auf einem nichttransitorischen computerlesbaren Medium gespeichert, z. B. dem computerlesbaren Medium 1004 in 10 (nachfolgend erklärt). Verfahren 900 ist nach einigen Ausführungsformen beispielsweise unter Verwendung des EDA-Systems 1000 umsetzbar (10, nachfolgend erklärt).
  • In 9 umfasst Verfahren 900 Blocks 902 bis 906. In Block 902 wird ein erster Bereich in einem Layoutdiagramm identifiziert, wobei das Layoutdiagramm mit Zellen befüllt wird. Der erste Bereich umfasst abwechselnd erste und zweite Zeilen, die sich wesentlich parallel zu einer ersten Richtung erstrecken. Die ersten Zeilen weisen eine erste Höhe auf. Die zweiten Zeilen weisen eine zweite Höhe auf, die sich von der ersten Höhe unterscheidet. Eine anfängliche durchschnittliche Zelldichte der ersten Zeilen ist größer als eine anfängliche durchschnittliche Zelldichte der zweiten Zeilen. In einigen Ausführungsformen umfasst die Identifizierung das Erkennen, dass die erste Zeile wesentlich mit entsprechenden der Zellen gefüllt ist, und das Erkennen, dass die zweite Zeile wesentlich von entsprechenden der Zellen leer ist. Ein Beispiel des ersten Bereichs ist Bereich 204 in Layoutdiagramm 200C aus 2A. Beispiele der ersten und zweiten Zeilen entsprechen Zeilen R(i) und R(i+i) in 2C. Beispiele der ersten und zweiten Richtungen sind entsprechend die horizontalen und vertikalen Richtungen. Beispiele der ersten und zweiten Zeilen, die wesentlich unterschiedliche Zelldichten aufweisen, sind in 2C und 2F, oder dergleichen zu sehen. Beispiele der ersten und zweiten Höhen, jeweils der ersten und zweiten Zeilen, sind entsprechende Höhen HA und HB, wobei HB kleiner als HA ist. Ein Beispiel der anfänglichen durchschnittlichen Zelldichte der ersten Zeilen, die größer als eine anfängliche durchschnittliche Zelldichte der zweiten Zeilen ist, ist in 2F dargestellt. Vom Block 902 aus geht der Ablauf bei Block 904 weiter.
  • In Block 904 werden zweite Zellen für entsprechende ersten Zellen in den entsprechenden ersten Zeilen eingesetzt, was: die Zelldichten der ersten Zeilen verringert; die Zelldichten der zweiten Zeilen erhöht; und eine Nettozelldichte der ersten und der zweiten Zeilen erhöht.
  • Beispiele der ersten Zellen sind Zellen 212C in 2C und 2E, und Zellen 210C und 214C in 2C, oder dergleichen. In einigen Ausführungsformen umfasst die Ersetzung: Konfiguration der zweiten Zellen, in der ersten Richtung schmaler zu sein als die entsprechenden ersten Zellen; und Konfiguration der zweiten Zellen, in der zweiten Richtung höher zu sein als die erste Zeile. Beispiele der zweiten Zellen, die für die ersten Zellen eingesetzt werden, umfassen Zellen 212D in 2D, Zellen 212D', 216E und 218E in 2E oder dergleichen. In einigen Ausführungsformen überspannt eine Mehrheit der Zellen relativ zu der zweiten Richtung eine einzelne Zeile; eine Minderheit der Zellen überspannt relativ zu der zweiten Richtung mehrere Zeilen; und über die Hälfte des ersten Bereichs ist mit Zellen befüllt. Vom Block 904 aus geht der Ablauf bei Block 906 weiter.
  • In Block 906 wird basierend auf dem Layoutdiagramm mindestens eine der (A) einen oder mehr Halbleitermasken oder (B) mindestens eine Komponente in einer Schicht einer Halbleitervorrichtung hergestellt. Siehe folgende Erklärung aus 11. In einigen Ausführungsformen umfasst die Herstellung ferner das Durchführen einer oder mehrerer lithographischen Kontakte basierend auf dem überarbeiteten Layoutdiagramm.
  • 10 ist ein Blockdiagramm einer elektronischen Designautomatisierungs-(EDA) Systems 1000 nach einigen Ausführungsformen.
  • In einigen Ausführungsformen umfasst das EDA-System 900 umfasst ein APR-System. Hierin beschriebene Verfahren für die Überarbeitung von Layoutdiagrammen nach einer oder mehreren Ausführungsformen können nach einigen Ausführungsformen beispielsweise unter Verwendung des EDA-Systems 1000 umgesetzt werden.
  • In einigen Ausführungsformen ist ein EDA-System 1000 eine Allgemeinzweckrechnervorrichtung, die einen Hardwareprozessor 1002 und ein nichttransitorisches computerlesbares Speichermedium 1004 umfasst. Das Speichermedium 1004 ist unter anderem mit d. h. Speichern, Computerprogrammcode 1006, d. h. einem Satz ausführbarer Anweisungen codiert. Die Ausführung von Anweisungen 1006 durch den Hardwareprozessor 1002 stellt (mindestens teilweise) ein EDA-Tool dar, das einen Abschnitt oder alles von z. B. den hierin beschriebenen Verfahren mit einem oder mehr (nachfolgend die genannten Prozesse und/oder Verfahren).
  • Der Prozessor 1002 ist elektrisch mit dem computerlesbaren Speichermedium 1004 über einen Bus 1008 gekoppelt. Der Prozessor 1002 ist außerdem über den Bus 1008 elektrisch mit einer E/A-Schnittstelle 1010 gekoppelt. Eine Netzwerkschnittstelle 1012 ist außerdem über Bus 1008 elektrisch mit dem Prozessor 1002 verbunden. Die Netzwerkschnittstelle 1012 ist mit einem Netzwerk 1014 verbunden, sodass der Prozessor 1002 und das computerlesbare Speichermedium 1004 in der Lage sind, sich über Netzwerk 1014 mit externen Elementen zu verbinden. Prozessor 1002 ist konfiguriert, Computerprogrammcode 1006 auszuführen, der in dem computerlesbaren Speichermedium 1004 codiert ist, um das System 1000 zur Durchführung eines Abschnitts oder aller der benannten Prozesse und/oder Verfahren verwendbar zu machen. In einer oder mehr Ausführungsformen ist der Prozessor 1002 eine zentrale Prozessoreinheit (CPU), ein Multiprozessor, ein verteiltes Prozessorsystem, eine anwendungsspezifisch integrierte Schaltung (ASIC) und/oder eine geeignete Prozessoreinheit.
  • In einer oder mehr Ausführungsformen ist das computerlesbare Speichermedium 1004 ein elektronisches, magnetisches, optisches, elektromagnetisches, infrarotes und/oder ein Halbleitersystem (oder ein solcher Apparat oder eine solche Vorrichtung). Beispielsweise umfasst das computerlesbare Speichermedium 1004 einen Halbleiter- oder Solid-State-Speicher, ein Magnetband, eine entfernbare Computerdiskette, einen Direktzugriffsspeicher (RAM), einen Read-Only-Speicher (ROM), eine steife Magnetscheibe und/oder eine optische Scheibe. In eine oder mehr Ausführungsformen, die optische Scheiben verwendet, umfasst das computerlesbare Speichermedium 1004 eine „Compact Disk-Read Only Speicher“ (CD-ROM), eine „Compact Disk-Read/Write“ (CD-R/W) und/oder eine „Digital Video Disc“ (DVD).
  • In einer oder mehr Ausführungsformen speichert das Speichermedium 1004 Computerprogrammcode 1006, der konfiguriert ist, das System 1000 zu veranlassen, zur Ausführung eines Abschnitts oder aller der benannten Prozesse und/oder Verfahren verwendet zu werden (wobei eine solche Ausführung (mindestens teilweise) das EDA-Tool darstellt). In einer oder mehr Ausführungsformen speichert das Speichermedium 1004 auch Informationen, die die Durchführung eines Abschnitts oder aller der benannten Prozesse und/oder Verfahren erleichtert. In einer oder mehr Ausführungsformen speichert das Speichermedium 1004 eine Bibliothek 1007 von Standardzellen, die solche Standardzellen enthalten, wie hierin offenbart. In einer oder mehreren Ausführungsformen speichert das Speichermedium 1004 ein oder mehrere Layoutdiagramme 1009.
  • Das EDA-System 1000 umfasst die E/A-Schnittstelle 1010. Die E/A-Schnittstelle 1010 ist mit den externen Schaltkreisen gekoppelt. In einer oder mehr Ausführungsformen umfasst die E/A-Schnittstelle 1010 eine Tastatur, einen Zifferblock, eine Maus, einen Trackball, ein Trackpad, einen Touchscreen, und/oder Cursorrichtungstasten für die Übermittlung von Informationen und Befehlen an den Prozessor 1002.
  • Das EDA-System 1000 umfasst außerdem die Netzwerkschnittstelle 1012, die an den Prozessor 1002 gekoppelt ist. Die Netzwerkschnittstelle 1012 erlaubt dem System 1000 die Kommunikation mit dem Netzwerk 1014, mit dem ein oder mehr andere Computersysteme verbunden sind. Die Netzwerkschnittstelle 1012 umfasst drahtlose Netzwerkschnittstellen wie BLUETOOTH, WIFI, WIMAX, GPRS oder WCDMA; oder verkabelte Netzwerkschnittstellen wie ETHERNET, USB oder IEEE-1364. In einer oder mehr Ausführungsformen sind ein Abschnitt oder aller der benannten Prozesse und/oder Verfahrens in zwei oder mehr Systemen 1000 umgesetzt.
  • System 1000 ist konfiguriert, Informationen durch die E/A-Schnittstelle 1010 aufzunehmen. Die durch die E/A-Schnittstelle 1010 aufgenommenen Informationen enthalten eine oder mehr aus Anweisungen, Daten, Designregeln, Bibliotheken von Standardzellen und/oder andere Parameter für die Verarbeitung durch den Prozessor 1002. Die Informationen werden über Bus 1008 an den Prozessor 1002 übertragen. Das EDA-System 1000 ist konfiguriert, Informationen bezüglich einer UI durch die E/A-Schnittstelle 1010 er empfangen. Die Informationen werden in dem computerlesbaren Medium 1004 als Benutzerschnittstelle (UI) 1042 gespeichert.
  • In einigen Ausführungsformen werden ein Abschnitt oder alle der benannten Prozesse und/oder Verfahren als Standalone-Softwareanwendung für die Ausführung durch einen Prozessor umgesetzt. In einigen Ausführungsformen werden ein Abschnitt oder alle der benannten Prozesse und/oder Verfahrens als eine Softwareanwendung umgesetzt, die ein Abschnitt einer weiteren Softwareanwendung ist. In einigen Ausführungsformen werden ein Abschnitt oder alle der benannten Prozesse und/oder Verfahren als ein Plug-in für eine Softwareanwendung umgesetzt. In einigen Ausführungsformen wird mindestens einer der benannten Prozesse und/oder Verfahren als eine Softwareanwendung umgesetzt, die ein Abschnitt eines EDA-Tools ist. In einigen Ausführungsformen werden ein Abschnitt oder alle der benannten Prozesse und/oder Verfahren als eine Softwareanwendung umgesetzt, die durch EDA-System 1000 verwendet wird. In einigen Ausführungsformen wird ein Layoutdiagramm, das Standardzellen umfasst, unter Verwendung eines Tools wie VTRTUOSO®, das von CADENCE DESIGN SYSTEMS, Inc., erhältlich ist, oder eines anderen geeigneten Layouterzeugungstools erzeugt.
  • In einigen Ausführungsformen werden die Prozesse als Funktionen eines Programms umgesetzt, das in einem nichttransitorischen computerlesbaren Aufzeichnungsmedium gespeichert ist. Beispiele für ein nichttransitorisches computerlesbares Aufzeichnungsmedium enthalten unter anderem eine externe/entfernbare und/oder interne/eingebaut Speicher- oder Speicherplatzeinheit, z. B. eine oder mehr aus einer optischen Scheibe wie etwa einer DVD, einer magnetischen Scheibe, wie etwa einer Festplatte, einem Halbleiterspeicher, wie etwa einem ROM, einem RAM, einer Speicherkarte und dergleichen.
  • 11 ist ein Blockdiagramm eines Systems 800 für die Herstellung einer integrierten Schaltung (IC) und ein IC-Herstellungsablauf, der damit assoziiert ist, nach einigen Ausführungsformen. In einigen Ausführungsformen wird basierend auf einem Layoutdiagramm mindestens eine der (A) einen oder mehr Halbleitermasken oder (B) mindestens eine Komponente in einer Schicht einer integrierten Halbleiterschaltung unter Verwendung des Herstellungssystems 800 hergestellt.
  • In 11 umfasst das IC-Herstellungssystem 1100 Entitäten wie ein Designhaus 1120, ein Maskenhaus 1130 und einen IC-Hersteller/Fabrikator („Fab“) 1150, die in den Design-, Entwicklungs- und Herstellungszyklen und/oder Diensten, die mit der Herstellung einer IC-Vorrichtung 1160 verbunden sind, miteinander interagieren. Die Entitäten in dem System 1100 sind mit einem Kommunikationsnetzwerk miteinander verbunden. In einigen Ausführungsformen ist das Kommunikationsnetzwerk ein einzelnes Netzwerk. In einigen Ausführungsformen ist das Kommunikationsnetzwerk eine Vielzahl verschiedener Netzwerke, wie etwa ein Intranet und das Internet. Das Kommunikationsnetzwerk umfasst verkabelte und/oder drahtlose Kommunikationskanäle. Jede Entität interagiert mit einer oder mehr der anderen Entitäten und stellt Dienste für eine oder mehr der anderen Entitäten bereit und/oder empfängt Dienste davon. In einigen Ausführungsformen befinden sich zwei oder mehr aus dem Designhaus 1120, Maskenhaus 1130 und IC-Fab 1150 im Eigentum eines einzelnen größeren Unternehmens. In einigen Ausführungsformen koexistieren zwei oder mehr des Designhaus 1120, Maskenhaus 1130 und IC-Fab 1150 in einer gemeinsamen Einrichtung und verwenden gemeinsame Ressourcen.
  • Das Designhaus (oder Designteam) 1120 erzeugt ein IC-Designlayoutdiagramm 1122. Das IC-Designlayoutdiagramm 1122 umfasst verschiedene geometrische Strukturen, die für eine IC-Vorrichtung 1160 entworfen wurden. Die geometrischen Strukturen entsprechen Mustern aus Metall-, Oxid- oder Halbleiterschichten, die die verschiedenen Komponenten der IC-Vorrichtung 1160 darstellen, die hergestellt werden soll. Die verschiedenen Schichten kombinieren sich, um verschiedene IC-Merkmale zu bilden. Beispielsweise umfasst ein Abschnitt des IC-Designlayoutdiagramms 1122 verschiedene IC-Merkmale, wie etwa eine aktive Region, Gateelektrode, Source und Drain, Metallleitungen oder Durchkontaktierungen einer Zwischenschichtenzwischenverbindung und Öffnungen für Bondingpads, die in einem Halbleitersubstrat (wie etwa einem Siliziumwafer) geformt werden sollen, und verschiedene Materialschichten, die an dem Halbleitersubstrat angeordnet sind. Das Designhaus 1120 setzt ein ordnungsgemäßes Designverfahren um, um das IC-Designlayoutdiagramm 1122 zu bilden. Das Designverfahren umfasst eines oder mehr aus Logikdesign, physischem Design oder Platzierung und Routing. Das IC-Designlayoutdiagramm 1122 wird in einer oder mehr Datendateien dargestellt, die Informationen zu den geometrischen Strukturen aufweisen. Beispielsweise kann das IC-Designlayoutdiagramm 1122 in einem GDSII-Dateiformat oder einem DFII-Dateiformat ausgedrückt werden.
  • Das Maskenhaus 1130 umfasst die Datenvorbereitung 1132 und Maskenfabrikation 1144. Das Maskenhaus 1130 verwendet das IC-Designlayoutdiagramm 1122 zur Herstellung einer oder mehrerer Masken 1145, die zur Fabrikation der verschiedenen Schichten der IC-Vorrichtung 1160 nach dem IC-Designlayoutdiagramm 1122 verwendet werden sollen. Das Maskenhaus 1130 führt die Maskendatenvorbereitung 1132 aus, wobei das IC-Designlayoutdiagramm 1122 in eine repräsentative Datendatei („RDF“) übersetzt wird. Die Maskendatenvorbereitung 1132 stellt die RDF für die Maskenfabrikation 1144 bereit. Die Maskenfabrikation 1144 umfasst einen Maskenschreiber. Ein Maskenschreiber konvertiert die RDF in ein Bild auf einem Substrat, wie etwa einer Maske (Strichplatte) 1145 oder einem Halbleiterwafer 1153. Das Designlayoutdiagramm 1122 wird durch die Maskendatenvorbereitung 1132 manipuliert, um bestimmten Eigenschaften des Maskenschreibers und/oder Anforderungen des IC-Fab 1150 zu entsprechen. In 11 sind die Maskendatenvorbereitung 1132 und Maskenfabrikation 1144 als separate Elemente illustriert. In einigen Ausführungsformen können die Maskendatenvorbereitung 1132 und Maskenfabrikation 1144 kollektiv als Maskendatenvorbereitung bezeichnet werden.
  • In einigen Ausführungsformen umfasst die Maskendatenvorbereitung 1132 eine optische Nähenkorrektur (OPC), die Lithographieverbesserungstechniken verwendet, um Bildfehler auszugleichen, wie etwa denen, die aus Diffraktion, Störung, anderen Prozesswirkungen und dergleichen entstehen können. OPC passt das IC-Designlayoutdiagramm 1122 an. In einigen Ausführungsformen umfasst die Maskendatenvorbereitung 1132 ferner Auflösungsverbesserungstechniken (RET), wie Beleuchtung außerhalb der Achse, Unterauflösungshilfseigenschaften, Phasenverschiebungsmasken, andere geeignete Techniken und dergleichen oder Kombinationen davon. In einigen Ausführungsformen wird auch eine invertierte Lithographietechnologie (ILT) verwendet, die OPC als ein Problem der invertierten Bildgebung behandelt.
  • In einigen Ausführungsformen umfasst die Maskendatenvorbereitung 1132 einen Maskenregelprüfer (MRC), der das IC-Designlayoutdiagramm 1122, das Prozessen im OPC unterzogen wurde, mit einem Satz Maskenerstellungsregeln prüft, die bestimmte geometrische und/oder Konnektivitätseinschränkungen enthalten, um ausreichende Margen sicherzustellen, um eine Variabilität der Halbleiterherstellungsprozesse und dergleichen in Betracht zu ziehen. In einigen Ausführungsformen modifiziert der MRC das IC-Designlayoutdiagramm 1122 zum Kompensieren von Einschränkungen während der Maskenfabrikation 1144, die einen Teil der Änderungen rückgängig machen können, die durch den OPC durchgeführt wurden, um die Maskenerstellungsregeln zu erfüllen.
  • In einigen Ausführungsformen umfasst die Maskendatenvorbereitung 1132 eine Lithographieprozessprüfung (LPC), die die Verarbeitung simuliert, die durch IC-Fab 1150 umgesetzt wird, um die IC-Vorrichtung 1160 zu fabrizieren. LPC simuliert die Verarbeitung basierend auf dem IC-Designlayoutdiagramm 1122 zum Erzeugen einer simulierten hergestellten Vorrichtung, wie etwa der IC-Vorrichtung 1160. Die Verarbeitungsparameter in der LPC-Simulation können Parameter enthalten, die mit verschiedenen Prozessen des IC-Herstellungszyklus assoziiert sind, Parameter, die mit Werkzeugen für die Herstellung des IC assoziiert sind und/oder anderen Aspekten des Herstellungsprozesses. LPC zieht verschiedene Faktoren in Betracht, wie etwa Luftbildkontrast, Tiefenschärfe („DOF“), Maskenfehlerverbesserungsfaktor („MEEF“), andere geeignete Faktoren und dergleichen, oder Kombinationen davon. In einigen Ausführungsformen werden, nachdem die simulierte Vorrichtung durch LPC erzeugt wurde, wenn die simulierte Vorrichtung in der Form nicht genau genug entspricht, um die Designregeln zu erfüllen, die OPC und/oder MRC wiederholt, um das IC-Designlayoutdiagramm 1122 weiter zu verfeinern.
  • Es ist zu verstehen, dass die obige Beschreibung der Maskendatenvorbereitung 1132 um der Klarheit Willen vereinfacht wurde. In einigen Ausführungsformen umfasst die Datenvorbereitung 1132 weitere Eigenschaften wie eine Logikoperation (LOP) zur Änderung des IC-Designlayoutdiagramms 1122 nach Herstellungsregeln. Weiterhin können die Prozesse, die während der Datenvorbereitung 1132 auf das IC-Designlayoutdiagramm 1122 angewendet werden, in einer Vielzahl verschiedener Reihenfolgen ausführt werden.
  • Nach der Maskendatenvorbereitung 1132 und während der Maskenfabrikation 1144 wird eine Maske 1145 oder eine Gruppe Masken 1145 auf dem geänderten IC-Designlayoutdiagramm 1122 basierend hergestellt. In einigen Ausführungsformen umfasst die Maskenherstellung 1144 das Durchführen einer oder mehrerer lithographischen Kontakte basierend auf IC-Designlayoutdiagramm 1122. In einigen Ausführungsformen wird ein Elektronenstrahl (E-Strahl) oder ein Mechanismus mehrerer E-Strahlen verwendet, um ein Muster auf einer Maske (Photomaske oder Strichplatte) 1145 basierend auf dem geänderten IC-Designlayoutdiagramm 1122 zu formen. Die Maske 1145 kann mit verschiedenen Techniken geformt werden. In einigen Ausführungsformen wird die Maske 1145 unter Verwendung binärer Technologie geformt. In einigen Ausführungsformen umfasst eine Maskenstruktur undurchsichtige Regionen und transparente Regionen. Ein Strahlungsstrahl, wie etwa ein ultravioletter (UV) Strahl, der verwendet wird, um die bildsensitive Materialschicht (z. B. Photoresist) offenzulegen, die auf einen Wafer aufgetragen wurde, wird durch die undurchsichtige Region blockiert und dringt durch die transparenten Regionen. In einem Beispiel umfasst eine binäre Maskenversion der Maske 1145 transparentes Substrat (z. B. Quarzglas) und ein undurchsichtiges Material (z. B. Chrom), mit dem die undurchsichtigen Regionen der binären Maske beschichtet sind. In einem andern Beispiel wird die Maske 1145 unter Verwendung einer Phasenverschiebungstechnologie geformt. In einer Phasenverschiebungsmasken- (PSM) Version der Maske 1145 sind verschiedene Eigenschaften in dem Muster, das auf der Phasenverschiebungsmaske geformt ist, konfiguriert, einen korrekten Phasenunterschied aufzuweisen, um die Auflösung und Bildgebungsqualität zu verbessern. In verschiedenen Beispielen kann die Phasenverschiebungsmaske eine angeglichene PSM oder eine alternierende PSM sein. Die Maske(n), die durch die Maskenfabrikation 1144 erzeugt wird, wird in einer Vielzahl von Prozessen verwendet.
  • Beispielsweise wird eine solche Maske(n) in einem Ionenimplantierungsprozess, um verschiedene dotierte Regionen in dem Halbleiterwafer 1153 in einem Ätzprozess zu formen, um verschieden Ätzregionen in dem Halbleiterwafer 1153 zu formen, und/oder in anderen geeigneten Prozessen verwendet.
  • IC-Fab 1150 umfasst die Waferherstellung 1152. IC-Fab 1150 ist ein IC-Fabrikationsunternehmen, das eine oder mehr Herstellungseinrichtungen für die Fabrikation einer Vielzahl verschiedener IC-Produkte umfasst. In einigen Ausführungsformen ist das IC-Fab 1150 eine Halbleitergießerei. Beispielsweise kann es eine Herstellungseinrichtung für die Frontend-Fabrikation mehrerer IC-Produkte („Front-End-of-Line“- (FEOL) Fabrikation), geben, während eine zweite Herstellungseinrichtung die Backend-Fabrikation für die Zwischenverbindung und Verpackung der IC-Produkte bereitstellt („Back-End-of-Line“- (BEOL) Fabrikation), und eine dritte Herstellungseinrichtung kann andere Dienste für das Gießereigeschäft bereitstellen.
  • Das IC-Fab 1150 verwendet die Maske(n) 1145, die durch das Maskenhaus 1130 hergestellt wurde/n zur Herstellung der IC-Vorrichtung 1160. So verwendet das IC-Fab 1150 mindestens indirekt das IC-Designlayoutdiagramm 1122 zur Herstellung der IC-Vorrichtung 1160. In einigen Ausführungsformen wird ein Halbleiterwafer 1153 durch das IC-Fab 1150 unter Verwendung der Maske(n) 1145 zum Formen der IC-Vorrichtung 1160 hergestellt. In einigen Ausführungsformen umfasst die IC-Herstellung das Durchführen einer oder mehrerer lithographischen Kontakte zumindest indirekt basierend auf IC-Designlayoutdiagramm 1122. Der Halbleiterwafer 1153 umfasst ein Siliziumsubstrat oder ein anderes geeignetes Substrat, auf dem Materialschichten geformt sind. Der Halbleiterwafer 1153 umfasst ferner eine oder mehr aus verschiedenen dotierten Regionen, dielektrischen Eigenschaften, mehrlagige Zwischenverbindungen und dergleichen (in aufeinanderfolgenden Herstellungsschritten geformt).
  • Details zu einem Herstellungssystem für eine integrierten Schaltung (IC) (z. B. System 1100 aus 11) und einem IC-Herstellungsablauf, der damit assoziiert ist, finden sich z. B. in U.S. Patent Nr. 9,256,709 B2 , in US 2015/0 278 429 A1 , US 2014/0 040 838 A1 , und U.S.-Patent Nr. 7,260 442 B2 .
  • In einer Ausführungsform, ein Verfahren zur Herstellung einer Halbleitervorrichtung, das Verfahren für ein Layoutdiagramm, das auf einem nichttransitorischen computerlesbaren Medium gespeichert ist, umfassend die Erzeugung eines Layoutdiagramms, umfassend: Identifizieren eines ersten Bereichs in dem Layoutdiagramm, der mit Zellen befüllt ist, wobei der erste Bereich erste und zweite Zeilen enthält, die sich im Wesentlichen parallel zu einer ersten Richtung erstrecken, wobei die ersten und zweiten Zeilen relativ zu einer zweiten Richtung, die im Wesentlichen rechtwinklig zu der ersten Richtung ist, im Wesentlichen unterschiedliche Zelldichten aufweisen, wobei die ersten und zweiten Zeilen entsprechende erste (HA) und zweite (HB) Höhen aufweisen; für eine erste der Zellen, die Höhe HA aufweist, (eine erste HA-Zelle) an einem ersten Ort in der ersten Zeile, Einsetzen einer mehrzeilenhohen Zelle für die erste HA-Zelle, wobei die mehrzeilenhohe Zelle relativ zu der ersten Richtung schmaler als die erste HA-Zelle ist; und Platzieren eines ersten Abschnitts der mehrzeilenhohe Zelle in einem Abschnitt des ersten Orts, was dazu führt, dass die ersten und zweiten Zeilen ähnlichere Zelldichten aufweisen.
  • In einer Ausführungsform umfasst die Identifizierung das Erkennen, dass die erste Zeile wesentlich mit entsprechenden der Zellen gefüllt ist, und das Erkennen, dass die zweite Zeile wesentlich von entsprechenden der Zellen leer ist. In einer Ausführungsform ist HB weniger als HA. In einer Ausführungsform umfasst die Platzierung:
    • Anordnung eines zweiten Abschnitts der mehrzeiligen Zelle weiterhin an einem zweiten Ort in der zweiten Zeile, wobei der zweite Ort an den ersten Ort relativ zu der zweiten Richtung anstößt; und Anordnung eines dritten Abschnitts der mehrzeiligen Zelle weiterhin an einem dritten Ort in einer dritten Zeile, wobei der dritte Ort an den ersten Ort relativ zu der zweiten Richtung anstößt. In einer Ausführungsform umfasst die Platzierung: Anordnung eines zweiten Abschnitts der mehrzeiligen Zelle weiterhin an einem entsprechenden zweiten Ort in der zweiten Zeile, wobei der zweite Ort an den ersten Ort relativ zu der zweiten Richtung anstößt; und Anordnung eines dritten Abschnitts der mehrzeiligen Zelle weiterhin an einem entsprechenden dritten Ort in einer dritten Zeile, wobei der dritte Ort an den zweiten Ort relativ zu der zweiten Richtung anstößt. In einer Ausführungsform verringern das Ersetzen und das Platzieren effektiv eine Zelldichte der ersten Zeile; das Ersetzen und das Platzieren erhöhen effektiv eine Zelldichte der zweiten Zeile; und das Ersetzen und das Platzieren erhöhen effektiv eine kombinierte Zelldichte der ersten und zweiten Zeilen. In einer Ausführungsform weist eine die mehrzeilenhohe Zelle eine Höhe gleich HA plus HB auf. In einer Ausführungsform überspannt eine Mehrheit der Zellen relativ zu der zweiten Richtung eine einzelne Zeile; eine Minderheit der Zellen überspannt relativ zu der zweiten Richtung mehrere Zeilen; und über die Hälfte des ersten Bereichs ist mit Zellen befüllt. In einer Ausführungsform umfasst das Verfahren ferner: Herstellung mindestens einer der (A) einen oder mehr Halbleitermasken oder (B) mindestens einer Komponente in einer Schicht einer integrierten Halbleiterschaltung basierend auf dem Layout.
  • In einer Ausführungsform umfasst ein System zur Erzeugung eines Layoutdiagramms (das auf einem nichttransitorischen computerlesbaren Medium gespeichert ist) mindestens einen Prozessor und mindestens einen Speicher, der Computerprogrammcode für ein oder mehrere Programme umfasst, und wobei das mindestens eine Speicher für Computerprogrammcode und der mindestens eine Prozessor konfiguriert sind, das System zu veranlassen, auszuführen: Identifizierung eines ersten Bereichs in dem Layoutdiagramm, der mit Zellen befüllt ist, wobei der erste Bereich abwechselnde erste und zweite Zeilen umfasst, die sich im Wesentlichen parallel zu einer ersten Richtung erstrecken; wobei die ersten Zeilen relativ zu einer zweiten Richtung im Wesentlichen rechtwinklig zu der ersten Richtung eine erste Höhe aufweisen und die zweiten Zeilen eine zweite Höhe aufweisen, die sich von der ersten Höhe unterscheidet; und eine anfängliche durchschnittliche Zelldichte der ersten Zeilen größer ist als eine anfängliche durchschnittliche Zelldichte der zweiten Zeilen; Einsetzen zweiter Zellen für entsprechende ersten Zellen in den entsprechenden ersten Zeilen, was: Zelldichten in einer oder mehreren der ersten Zeilen entsprechend verringert; Zelldichten in einer oder mehreren der zweiten Zeilen entsprechend erhöht; und dadurch effektiv eine Nettozelldichte der ersten Zeilen und der zweiten Zeilen erhöht.
  • In einer Ausführungsform sind der Computerprogrammcode und der mindestens eine Prozessor bezüglich des Identifizierens des mindestens einen Speichers ferner konfiguriert, das System zu veranlassen, auszuführen: Erkennen, dass die erste Zeile im Wesentlichen mit entsprechenden der Zellen gefüllt ist; und Erkennen, dass die zweite Zeile im Wesentlichen leer von entsprechenden der Zellen ist. In einer Ausführungsform sind bezüglich des Ersetzens der mindestens eine Speicher, der Computerprogrammcode und der mindestens eine Prozessor ferner konfiguriert, das System zu veranlassen, auszuführen: Konfiguration der zweiten Zellen, in der ersten Richtung schmaler zu sein als die entsprechenden ersten Zellen; und Konfiguration der zweiten Zellen, in der zweiten Richtung höher zu sein als die erste Zeile. In einer Ausführungsform befindet sich eine gegebene der ersten Zellen in einem gegebenen ersten Ort in einer ersten gegeben entsprechenden der ersten Zeilen; und bezüglich des Ersetzens und für eine gegebene der zweiten Zellen, die der gegebenen ersten Zelle entspricht, sind der mindestens eine Speicher, der Computerprogrammcode und der mindestens eine Prozessor ferner konfiguriert, das System zu veranlassen, auszuführen: Platzieren eines ersten Abschnitts der gegebenen zweiten Zelle in einem Abschnitt des gegebenen ersten Orts; und Platzieren eines zweiten Abschnitts der gegebenen zweiten Zelle an einem entsprechenden zweiten Ort in einer entsprechenden ersten gegebenen der zweiten Zeilen; wobei der gegebene zweite Ort relativ zu der zweiten Richtung an den Abschnitt des gegebenen ersten Orts anstößt. In einer Ausführungsform sind bezüglich des Ersetzens und für die gegebene zweite Zelle der mindestens eine Speicher, der Computerprogrammcode und der mindestens eine Prozessor ferner konfiguriert, das System zum Ausführen des Folgenden zu veranlassen: Platzieren eines dritten Abschnitts der gegebenen zweite Zelle weiterhin an einem dritten Ort in einer zweiten gegebenen der zweiten Zeile; wobei der dritte Ort relativ zu der zweiten Richtung ist, und entsprechend an den ersten Ort anstößt. In einer Ausführungsform sind bezüglich des Ersetzens und für die gegebene zweite Zelle der mindestens eine Speicher, der Computerprogrammcode und der mindestens eine Prozessor ferner konfiguriert, das System zum Ausführen des Folgenden zu veranlassen: Platzieren eines dritten Abschnitts der gegebenen zweite Zelle weiterhin an einem dritten Ort in einer zweiten gegebenen der ersten Zeilen; wobei der dritte Ort relativ zu der zweiten Richtung ist, und entsprechend an den zweiten Ort anstößt. In einer Ausführungsform überspannt eine Mehrheit der Zellen relativ zu der zweiten Richtung eine einzelne Zeile; eine Minderheit der Zellen überspannt relativ zu der zweiten Richtung mehrere Zeilen; und über die Hälfte des ersten Bereichs ist mit Zellen befüllt. In einer Ausführungsform umfasst das System ferner mindestens eines aus: einer Maskierungseinrichtung, konfiguriert zur Herstellung einer oder mehrerer Halbleitermasken basierend auf basierend auf dem überarbeiteten Layoutdiagramm; oder einer Herstellungseinrichtung, die konfiguriert ist, mindestens eine Komponente in einer Schicht einer halbleiterintegrierten Schaltung basierend auf dem überarbeiteten Layoutdiagramm herzustellen. In einer Ausführungsform ist die Maskierungseinrichtung ferner als ein Aspekt, der in der Herstellung der einen oder mehreren Halbleitermasken enthalten ist, konfiguriert, einen oder mehrere lithographische Kontakte basierend auf dem überarbeiteten Layoutdiagramm auszuführen; oder die Herstellungseinrichtung ist ferner konfiguriert, als einen Aspekt, der in der Herstellung der mindestens einen Komponente in einer Schicht der halbleiterintegrierten Schaltung enthalten ist, einen oder mehrere lithographische Kontakte basierend auf dem überarbeiteten Layoutdiagramm auszuführen.
  • In einer Ausführungsform umfasst eine Halbleitervorrichtung: einen Bereich, der Zellenregionen umfasst, die in abwechselnden ersten und zweiten Zeilen angeordnet sind, die sich im Wesentlichen parallel zu einer ersten Richtung erstrecken; wobei relativ zu einer zweiten Richtung im Wesentlichen rechtwinklig zu der ersten Richtung die ersten und zweiten Zeilen entsprechende erste und zweite Höhen aufweisen; eine Mehrheit der Zellenregionen relativ zu der zweiten Richtung eine einzelne Zeile überspannen; eine Minderheit der Zellenregionen relativ zu der zweiten Richtung zwei oder mehr Zeilen überspannen; und Zellenregionsdichten der zweiten Zeilen mindestens etwa vierzig Prozent sind. In einer Ausführungsform liegt die Zellenregionsdichte einer zweiten Zeilen D_2nd, und die Zellenregionsdichten der zweiten Zeilen sind mindestens in einem Bereich von (≈40 %) ≤ D_2nd ≤ (≈70 %).

Claims (20)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, das Verfahren umfassend: für ein Layoutdiagramm, das auf einem nicht-flüchtigen computerlesbaren Medium gespeichert ist, Erzeugen eines Layoutdiagramms, umfassend: Identifizieren (802) eines ersten Bereichs in dem Layoutdiagramm (200C), der mit Zellen (206, 208) befüllt ist, wobei der erste Bereich erste (R(i)) und zweite (R(i+1)) Zeilen umfasst, die sich im Wesentlichen parallel zu einer ersten Richtung erstrecken, wobei die ersten und zweiten Zeilen im Wesentlichen unterschiedliche Zelldichten aufweisen; wobei die ersten (R(i)) und zweiten (R(i+1)) Zeilen relativ zu einer zweiten Richtung, die im Wesentlichen rechtwinklig zu der ersten Richtung verläuft, entsprechende erste (HA) und zweite (HB) Höhen aufweisen; für eine erste der Zellen (212C) mit Höhe HA (eine erste HA-Zelle) an einem ersten Ort in der ersten Zeile (R(i)), Ersetzen (804) einer mehrzeilenhohen Zelle (212D) für die erste HA-Zelle (212C), wobei die mehrzeilenhohe Zelle (212D) relativ zu der ersten Richtung schmaler als die erste HA-Zelle (212C) ist; und Platzieren (806) eines ersten Abschnitts der mehrzeilenhohe Zelle (212D) in einem Abschnitt des ersten Orts, so dass die ersten und zweiten Zeilen ähnlichere Zelldichten aufweisen.
  2. Verfahren nach Anspruch 1, wobei das Identifizieren umfasst: Erkennen, dass die erste Zeile (R(i)) wesentlich mit entsprechenden der Zellen gefüllt ist; und Erkennen, dass die zweite Zeile (R(i+1)) wesentlich leer von entsprechenden der Zellen ist.
  3. Verfahren nach Anspruch 1 oder 2, wobei: HB kleiner als HA ist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Platzieren umfasst: Anordnen eines zweiten Abschnitts der mehrzeiligen Zelle weiterhin an einem zweiten Ort in der zweiten Zeile (R(i+1)), wobei der zweite Ort an den ersten Ort relativ zu der zweiten Richtung anstößt; und Anordnen eines dritten Abschnitts der mehrzeiligen Zelle weiterhin an einem dritten Ort in einer dritten Zeile, wobei der dritte Ort an den ersten Ort relativ zu der zweiten Richtung anstößt.
  5. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Platzieren umfasst: Anordnen eines zweiten Abschnitts der mehrzeiligen Zelle weiterhin an einem entsprechenden zweiten Ort in der zweiten Zeile (R(i+1)), wobei der zweite Ort an den ersten Ort relativ zu der zweiten Richtung anstößt; und Anordnen eines dritten Abschnitts der mehrzeiligen Zelle weiterhin an einem entsprechenden dritten Ort in einer dritten Zeile, wobei der dritte Ort an den zweiten Ort relativ zu der zweiten Richtung anstößt.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei: das Ersetzen und das Platzieren effektiv eine Zelldichte der ersten Zeile (R(i)) verringern; das Ersetzen und das Platzieren effektiv eine Zelldichte der zweiten Zeile (R(i+1)) erhöhen; und das Ersetzen und das Platzieren effektiv eine kombinierte Zelldichte der ersten und zweiten Zeilen erhöhen.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei: die mehrzeilenhohe Zelle eine Höhe gleich HA plus HB aufweist.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei: eine Mehrheit der Zellen relativ zu der zweiten Richtung eine einzige Zeile überspannen; eine Minderheit der Zellen relativ zu der zweiten Richtung mehrere Zeilen überspannen; und mehr als die Hälfte des ersten Bereichs mit Zellen befüllt ist.
  9. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: Herstellen (A) einer oder mehrerer Halbleitermasken und/oder (B) mindestens einer Komponente in einer Schicht einer integrierten Halbleiterschaltung basierend auf dem Layoutdiagramm.
  10. System zur Erzeugung eines Layoutdiagramms, wobei das Layoutdiagramm auf einem nicht-flüchtigen computerlesbaren Medium gespeichert ist, das System umfassend: mindestens einen Prozessor (1002); und mindestens eine Speicher (1004), der Computerprogrammcode für ein oder mehrere Programme umfasst; wobei der mindestens eine Speicher, der Computerprogrammcode und der mindestens eine Prozessor dazu eingerichtet sind, das System zu veranlassen, Folgendes auszuführen: Identifizieren (802) eines ersten Bereichs in dem Layoutdiagramm (200C), der mit Zellen (206, 208) befüllt ist, wobei der erste Bereich einander abwechselnde erste (R(i), R(i+2)) und zweite (R(i+1), R(i+3)) Zeilen umfasst, die sich im Wesentlichen parallel zu einer ersten Richtung erstrecken; wobei die ersten Zeilen (R(i), R(i+2)) relativ zu einer zweiten Richtung im Wesentlichen rechtwinklig zu der ersten Richtung eine erste Höhe (HA) aufweisen und die zweiten Zeilen (R(i+i, R(i+3)) eine zweite Höhe (HB) aufweisen, die sich von der ersten Höhe unterscheidet; und eine anfängliche durchschnittliche Zelldichte der ersten Zeilen größer als eine anfängliche durchschnittliche Zelldichte der zweiten Zeilen ist; Ersetzen (804) zweiter Zellen für entsprechende erste Zellen in den entsprechenden ersten Zeilen, was: Zelldichten in einer oder mehreren der ersten Zeilen entsprechend verringert; Zelldichten in einer oder mehreren der zweiten Zeilen entsprechend erhöht; und dadurch effektiv eine Nettozelldichte der ersten Zeilen und der zweiten Zeilen erhöht.
  11. System nach Anspruch 10, wobei bezüglich des Identifizierens der mindestens eine Speicher, der Computerprogrammcode und der mindestens eine Prozessor ferner dazu eingerichtet sind, das System zum Ausführen des Folgenden zu veranlassen: Erkennen, dass die erste Zeile wesentlich mit entsprechenden der Zellen gefüllt ist; und Erkennen, dass die zweite Zeile wesentlich leer von entsprechenden der Zellen ist.
  12. System nach Anspruch 10 oder 11, wobei, bezüglich des Ersetzens der mindestens eine Speicher, der Computerprogrammcode und der mindestens eine Prozessor ferner dazu eingerichtet sind, das System zu veranlassen, Folgendes auszuführen: Konfigurieren der zweiten Zellen, so dass sie in der ersten Richtung schmaler sind als die entsprechenden ersten Zellen; und Konfigurieren der zweiten Zellen, so dass sie in der zweiten Richtung höher sind als die erste Zeile.
  13. System nach einem der Ansprüche 10 bis 12, wobei: sich eine gegebene der ersten Zellen in einem gegebenen ersten Ort in einer ersten gegebenen entsprechenden der ersten Zeilen befindet; und bezüglich des Ersetzens und für eine gegebene der zweiten Zellen, die der gegebenen ersten Zelle entspricht, der mindestens eine Speicher, der Computerprogrammcode und der mindestens eine Prozessor ferner dazu eingerichtet sind, das System zum Ausführen des Folgenden zu veranlassen: Platzieren eines ersten Abschnitts der gegebenen zweiten Zelle in einem Abschnitt des gegebenen ersten Orts; und Platzieren eines zweiten Abschnitts der gegebenen zweiten Zelle an einem entsprechenden zweiten Ort in einer entsprechenden ersten gegebenen der zweiten Zeilen; wobei der gegebene zweite Ort relativ zu der zweiten Richtung an den Abschnitt des gegebenen ersten Orts anstößt.
  14. System nach Anspruch 13, wobei, bezüglich des Ersetzens und für die gegebene zweite Zelle, der mindestens eine Speicher, der Computerprogrammcode und der mindestens eine Prozessor (1002) ferner eingerichtet sind, das System zum Ausführen des Folgenden zu veranlassen: Platzieren eines dritten Abschnitts der gegebenen zweiten Zelle weiterhin an einem dritten Ort in einer zweiten gegebenen der zweiten Zeile; wobei der dritte Ort relativ zu der zweiten Richtung entsprechend an den ersten Ort anstößt.
  15. System nach Anspruch 13, wobei bezüglich des Ersetzens und für die gegebene zweite Zelle der mindestens eine Speicher, der Computerprogrammcode und der mindestens eine Prozessor ferner eingerichtet sind, das System zum Ausführen des Folgenden zu veranlassen: Platzieren eines dritten Abschnitts der gegebenen zweiten Zelle weiterhin an einem dritten Ort in einer zweiten gegebenen der ersten Zeilen; wobei der dritte Ort relativ zu der zweiten Richtung entsprechend an den zweiten Ort anstößt.
  16. System nach einem der Ansprüche 10 bis 15, wobei: eine Mehrheit der Zellen relativ zu der zweiten Richtung eine einzige Zeile überspannen; eine Minderheit der Zellen relativ zu der zweiten Richtung mehrere Zeilen überspannen; und mehr als die Hälfte des ersten Bereichs mit Zellen befüllt ist.
  17. System nach einem der Ansprüche 10 bis 16, ferner umfassend mindestens eines aus: einer Maskierungseinrichtung, eingerichtet zur Herstellung einer oder mehrerer Halbleitermasken basierend auf dem überarbeiteten Layoutdiagramm; oder einer Herstellungseinrichtung, eingerichtet, mindestens eine Komponente in einer Schicht einer halbleiterintegrierten Schaltung basierend auf dem überarbeiteten Layoutdiagramm herzustellen.
  18. System nach Anspruch 17, wobei: die Maskierungseinrichtung ferner als ein Aspekt eingerichtet ist, der in der Herstellung der einen oder mehreren Halbleitermasken enthalten ist, um eine oder mehrere lithographische Belichtungen basierend auf dem überarbeiteten Layoutdiagramm auszuführen; oder die Herstellungseinrichtung ferner als ein Aspekt eingerichtet ist, der in der Herstellung der mindestens einen Komponente in einer Schicht der halbleiterintegrierten Schaltung enthalten ist, um eine oder mehrere lithographische Belichtungen basierend auf dem überarbeiteten Layoutdiagramm auszuführen.
  19. Halbleitervorrichtung (100), umfassend: einen Bereich, der Zellenregionen (104) umfasst, die in abwechselnden ersten (R(i)) und zweiten (R(i+1)) Zeilen angeordnet sind, die sich im Wesentlichen parallel zu einer ersten Richtung erstrecken; wobei die ersten und zweiten Zeilen relativ zu einer zweiten Richtung, die im Wesentlichen rechtwinklig zu der ersten Richtung verläuft, entsprechende erste (HA) und zweite (HB) Höhen aufweisen; eine Mehrheit der Zellenregionen relativ zu der zweiten Richtung eine einzige Zeile überspannen; eine Minderheit der Zellenregionen relativ zu der zweiten Richtung zwei oder mehr Zeilen überspannen; und Zellenregionsdichten der zweiten Zeilen wenigstens etwa vierzig Prozent betragen.
  20. Halbleitervorrichtung nach Anspruch 19, wobei: die Zellenregionsdichte einer zweiten Zeile D_2nd ist; und die Zellenregionsdichten der zweiten Zeilen in einem Bereich von (≈40 %) ≤ D_2nd ≤ (≈70 %) liegen.
DE102019118040.6A 2018-07-16 2019-07-04 Halbleitervorrichtung, die eine zellregion umfasst, die ähnlichere zelldichten in zeilen verschiedener höhe aufweist, und verfahren und system zum erzeugen eines layoutdiagramms dafür Active DE102019118040B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862698464P 2018-07-16 2018-07-16
US62/698,464 2018-07-16
US16/502,869 US10878158B2 (en) 2018-07-16 2019-07-03 Semiconductor device including cell region having more similar cell densities in different height rows, and method and system for generating layout diagram of same
US16/502,869 2019-07-03

Publications (2)

Publication Number Publication Date
DE102019118040A1 DE102019118040A1 (de) 2020-01-16
DE102019118040B4 true DE102019118040B4 (de) 2022-03-24

Family

ID=69138342

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019118040.6A Active DE102019118040B4 (de) 2018-07-16 2019-07-04 Halbleitervorrichtung, die eine zellregion umfasst, die ähnlichere zelldichten in zeilen verschiedener höhe aufweist, und verfahren und system zum erzeugen eines layoutdiagramms dafür

Country Status (5)

Country Link
US (4) US10878158B2 (de)
KR (1) KR102233083B1 (de)
CN (1) CN110795906B (de)
DE (1) DE102019118040B4 (de)
TW (1) TWI694305B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017127276A1 (de) * 2017-08-30 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Standardzellen und abwandlungen davon innerhalb einer standardzellenbibliothek
US10878158B2 (en) * 2018-07-16 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including cell region having more similar cell densities in different height rows, and method and system for generating layout diagram of same
US10769342B2 (en) 2018-10-31 2020-09-08 Taiwan Semiconductor Manufacturing Company Ltd. Pin access hybrid cell height design
WO2021167429A1 (ko) * 2020-02-21 2021-08-26 기초과학연구원 암 세포의 선택적 사멸 유도를 위한 리소좀에서 혼합 전하 나노파티클의 표적 결정화
US11355395B2 (en) 2020-05-22 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit in hybrid row height structure
US11515308B2 (en) * 2020-06-12 2022-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structure with hybrid cell design
US11569246B2 (en) 2020-06-29 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Four CPP wide memory cell with buried power grid, and method of fabricating same
KR20220003360A (ko) 2020-07-01 2022-01-10 삼성전자주식회사 상이한 높이들의 셀들을 포함하는 집적 회로 및 이를 설계하는 방법
KR20220003363A (ko) 2020-07-01 2022-01-10 삼성전자주식회사 다중 높이 셀을 포함하는 집적 회로 및 이를 설계하는 방법
CN112257374A (zh) * 2020-09-11 2021-01-22 北京比特大陆科技有限公司 配置多相交错电源相序方法、计算机存储介质和电子设备
KR20220048666A (ko) 2020-10-13 2022-04-20 삼성전자주식회사 비대칭적인 파워 라인을 포함하는 집적 회로 및 이를 설계하는 방법
KR20220058783A (ko) 2020-10-30 2022-05-10 삼성전자주식회사 반도체 장치
US20230385505A1 (en) * 2022-05-31 2023-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for chip integration

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838713B1 (en) 1999-07-12 2005-01-04 Virage Logic Corporation Dual-height cell with variable width power rail architecture
US7260442B2 (en) 2004-03-03 2007-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for mask fabrication process control
US20110049575A1 (en) 2009-08-28 2011-03-03 Sony Corporation Semiconductor integrated circuit
US20130313615A1 (en) 2012-05-25 2013-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout having mixed track standard cell
US20140040838A1 (en) 2012-08-01 2014-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods For Making A Mask For An Integrated Circuit Design
US20150278429A1 (en) 2014-04-01 2015-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method for Integrated Circuit Manufacturing
US9256709B2 (en) 2014-02-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit mask patterning

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1102009A (en) * 1977-09-06 1981-05-26 Algirdas J. Gruodis Integrated circuit layout utilizing separated active circuit and wiring regions
US4623911A (en) 1983-12-16 1986-11-18 Rca Corporation High circuit density ICs
US6445049B1 (en) * 1997-06-30 2002-09-03 Artisan Components, Inc. Cell based array comprising logic, transfer and drive cells
US6242767B1 (en) * 1997-11-10 2001-06-05 Lightspeed Semiconductor Corp. Asic routing architecture
DE10243380A1 (de) 2002-09-18 2004-04-01 Infineon Technologies Ag Verfahren zur Herstellung einer integrierten Halbleiterschaltung
US7215563B2 (en) * 2004-04-02 2007-05-08 Brandon Tyler L Multi-layered memory cell structure
US8196072B2 (en) * 2010-03-31 2012-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of patterning semiconductor device
US8916955B2 (en) * 2012-10-17 2014-12-23 Taiwan Semiconductor Manufacturing Co., Ltd. Nearly buffer zone free layout methodology
CN104347634B (zh) 2013-07-30 2017-05-24 中芯国际集成电路制造(上海)有限公司 一种闪存存储单元阵列
TWI552197B (zh) 2014-12-25 2016-10-01 旺宏電子股份有限公司 光罩與半導體結構
US10163880B2 (en) * 2016-05-03 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of fabricating the same
US10734377B2 (en) * 2016-11-29 2020-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit, system for and method of forming an integrated circuit
US10971493B2 (en) * 2017-11-27 2021-04-06 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit device with high mobility and system of forming the integrated circuit
US10971586B2 (en) * 2018-06-28 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Double height cell regions, semiconductor device having the same, and method of generating a layout diagram corresponding to the same
US10878158B2 (en) * 2018-07-16 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including cell region having more similar cell densities in different height rows, and method and system for generating layout diagram of same
US10867104B2 (en) * 2018-08-31 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Isolation circuit between power domains
US10878161B2 (en) * 2018-09-28 2020-12-29 Taiwan Semiconductor Manufacturing Company Ltd. Method and structure to reduce cell width in integrated circuits
US11526649B2 (en) * 2018-10-31 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitive isolation structure insert for reversed signals
US10878162B2 (en) * 2018-10-31 2020-12-29 Taiwan Semiconductor Manufacturing Company Ltd. Metal with buried power for increased IC device density
US11803682B2 (en) * 2020-01-22 2023-10-31 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device including standard cell having split portions
US11908538B2 (en) * 2020-02-27 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cell structures and power routing for integrated circuits
JP7286581B2 (ja) * 2020-03-24 2023-06-05 株式会社東芝 半導体装置
US11923369B2 (en) * 2020-04-30 2024-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit, system and method of forming the same
US11842963B2 (en) * 2020-05-14 2023-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11784179B2 (en) * 2020-05-29 2023-10-10 Taiwan Semiconductor Manufacturing Company Ltd. Structure and method of power supply routing in semiconductor device
US11270057B1 (en) * 2020-08-12 2022-03-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device including regions for reducing density gradient effect and method of forming the same
US11637069B2 (en) * 2020-08-31 2023-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with V2V rail and methods of making same
US20220067259A1 (en) * 2020-08-31 2022-03-03 Taiwan Semiconductor Manufacturing Company Ltd. Structure and method of non-rectangular cell in semiconductor device
KR20220058038A (ko) * 2020-10-30 2022-05-09 삼성전자주식회사 반도체 장치 및 이를 포함하는 전자 시스템
KR20220156679A (ko) * 2021-05-17 2022-11-28 삼성전자주식회사 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
US11733724B2 (en) * 2021-08-20 2023-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Digital low-dropout voltage regulator

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838713B1 (en) 1999-07-12 2005-01-04 Virage Logic Corporation Dual-height cell with variable width power rail architecture
US7260442B2 (en) 2004-03-03 2007-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for mask fabrication process control
US20110049575A1 (en) 2009-08-28 2011-03-03 Sony Corporation Semiconductor integrated circuit
US20130313615A1 (en) 2012-05-25 2013-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout having mixed track standard cell
US20140040838A1 (en) 2012-08-01 2014-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods For Making A Mask For An Integrated Circuit Design
US9256709B2 (en) 2014-02-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit mask patterning
US20150278429A1 (en) 2014-04-01 2015-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method for Integrated Circuit Manufacturing

Also Published As

Publication number Publication date
CN110795906B (zh) 2023-11-21
US20220374577A1 (en) 2022-11-24
CN110795906A (zh) 2020-02-14
US10878158B2 (en) 2020-12-29
DE102019118040A1 (de) 2020-01-16
US20240020454A1 (en) 2024-01-18
US20200019667A1 (en) 2020-01-16
TWI694305B (zh) 2020-05-21
TW202016645A (zh) 2020-05-01
US20210110094A1 (en) 2021-04-15
KR20200008526A (ko) 2020-01-28
KR102233083B1 (ko) 2021-03-30
US11797746B2 (en) 2023-10-24
US11409937B2 (en) 2022-08-09

Similar Documents

Publication Publication Date Title
DE102019118040B4 (de) Halbleitervorrichtung, die eine zellregion umfasst, die ähnlichere zelldichten in zeilen verschiedener höhe aufweist, und verfahren und system zum erzeugen eines layoutdiagramms dafür
DE102019129048B4 (de) Halbleitervorrichtung mit füllerzellregion, verfahren zur erzeugung eines layoutdiagramms und system für dafür
DE102019101570B4 (de) Layout, struktur, system und verfahren eines integrierten schaltkreises
DE102019116893A1 (de) Zellbereiche doppelter höhe, halbleiterbauelement damit und verfahren zum erzeugen eines entsprechenden aufbaudiagramms
DE102017125395A1 (de) Zellstrunkturen und Halbleitervorrichtungen damit
DE102017118336B4 (de) Standardzellen-layout, halbleiter-bauelement mit technische-änderungsanweisungs(eco)-zellen und verfahren
DE102019115533A1 (de) Zellregionen mit der höhe einer ungeraden finnenanzahl, halbleiter, der diese aufweist und verfahren zum erzeugen eines layoutdiagramms, das diesen entspricht
DE102018108579B4 (de) Integrierte schaltung und verfahren zu deren herstellung
DE102019128996A1 (de) Integriertes schaltungsfinnenbelegungsverfahren, system und struktur
DE102019116952B4 (de) Integrierte-schaltkreis-struktur, layout-schaubild-verfahren und system
DE102019123621B4 (de) Routungsressourcenverbesserndes verfahren zum generieren von layout-diagrammen, und system dafür
DE102019128571B4 (de) Verfahren zum erzeugen eines layoutdiagramms mit zelle mit darauf basierenden stiftmustern und halbleitervorrichtung
DE102020119280A1 (de) Platzbedarf für multi-bit-flip-flop
DE102021110414A1 (de) Vier-cpp-breite speicherzelle mit vergrabenem leistungsgitter und verfahren zu deren herstellung
DE102020115617B4 (de) Halbleitervorrichtung, integrierte Schaltung und darauf basierendes System
DE102019125900A1 (de) Metallschnittgebiet-positionierungsverfahren und system
DE102021100870B4 (de) Hybridschicht-layout, -verfahren, -system und -struktur
DE102021108836A1 (de) Halbleiterbauelement mit v2v-schiene und herstellungsverfahren davon
DE102020114939B4 (de) Gate-strukturen für halbleitervorrichtungen
DE102020132921A1 (de) HALBLEITERVORRICHTUNG MIT GESTUFTEM GATESTUMPFGRÖßENPROFIL UND VERFAHREN ZUR HERSTELLUNG DAVON
DE102019125632B4 (de) Integrierte schaltung, system und verfahren zum ausbilden derselben
DE102018107077A1 (de) Zusammengeführte Säulenstrukturen und Verfahren zum Erzeugen von Layoutdiagrammen davon
DE102020132602B4 (de) Halbleitervorrichtung mit vergrabenen leitfähigen fingern und deren herstellungsverfahren
DE102019125739A1 (de) Halbleitervorrichtung mit zellregion, verfahren zum erzeugen eines layoutdiagramms und systems für dasselbe
DE102021116850A1 (de) VERFAHREN ZUM ERZEUGEN EINER NETZLISTE, DIE NAHEFFEKT-AUSLÖSERPARAMETER (PEI-PARAMETERN) EINSCHLIEßT

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final