TW202016645A

TW202016645A - 半導體裝置及其製造方法與產生佈局圖之系統

Info

Publication number: TW202016645A
Application number: TW108125135A
Authority: TW
Inventors: 林威呈; 楊惠婷; 曾健庭; 袁立本; 賴韋安
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2018-07-16
Filing date: 2019-07-16
Publication date: 2020-05-01
Also published as: KR102233083B1; US20240020454A1; CN110795906A; US20200019667A1; US11409937B2; US20210110094A1; DE102019118040B4; DE102019118040A1; TWI694305B; KR20200008526A; US20220374577A1; US11797746B2; CN110795906B; US10878158B2

Abstract

產生佈局圖之方法，包含：識別佈局圖中具有複數單元之第一區域，第一區域包含大致上平行第一方向延伸之第一列及第二列，第一列及第二列具有大致上相異之單元密度；相對於大致上垂直於第一方向之第二方向，第一列及第二列分別具有第一高度(H1)及第二高度(H2)；對於在第一列之第一位置中具有第一高度之等單元中之第一高度單元，以多列高度單元替換第一高度單元，相對於第一方向上，多列高度單元較第一單元窄；以及放置多列高度單元之第一部分於部分的第一位置，藉以使第一列及第二列具更相似之單元密度。

Description

包含相異高度列中具有摩爾相似單元密度之半導體裝置以及其用以產生佈局圖之方法與系統

積體電路包含一個或多個半導體裝置。一種用來表示為半導體裝置之方式為平面圖，特別是指半導體裝置的佈局圖。佈局圖是用以產生設計準則之背景。設計準則的套組於佈局圖中，強制施行對應圖案位置的約束，例如地區上或空間上的限制、連接限制等等。通常，設計準則的套組包含其子套組，且子套組關聯於空間或其他相鄰或鄰接單元之間圖案的交互作用，其中圖案能表示為金屬層中的導體。

一般而言，設計準則的套組是為了特定的某種製程，並根據佈局圖藉以製造半導體裝置。設計準則套組是為了對應製程上變動性而作的補償。藉由佈局圖而產生的實際半導體裝置，及根據佈局圖而產生的虛擬裝置，前述之補償能提升實際半導體裝置相對於虛擬裝置為可接受裝置之可能性。

為讓本揭示案之一實施例之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附符號之說明如下：

100‧‧‧半導體裝置

102‧‧‧電路巨集

104‧‧‧單元區域

204‧‧‧區域

206、208、210C、212C、212D、212D’、214C、216E、218E、304A、304B、304C、304D、SH、DH、TH、QH‧‧‧單元

D‧‧‧單位

200A~200G、300A~300E、400A~400D、500A~500C、600A~600C、70‧‧‧佈局圖

R(i-6)~R(i+5)‧‧‧列

HA、HB、HC、HD、HE‧‧‧高度

INVD4、INVD4.5、INVD6、INVD7.5、INVD8、INVD9、INVD10‧‧‧種類

4φCPP、5φCPP、6φCPP、7φCPP、9φCPP‧‧‧寬度

302A、302B、302C、302D、302E‧‧‧基板圖案

306A(1)~306A(3)、306B(1)~306B(5)、306C(1)~306C(5)、306D(1)~306D(7)、306E(1)~306E(9)‧‧‧參考線

310A(1)、310A(2)、310B(1)~310B(4)、308C(1)、308C(2)、310C(1)~310C(4)、308D(1)~308D(3)、310D(1)~310D(6)、308E(1)~308E(4)、310E(1)~310E(8)‧‧‧部分

312A(1)、312A(2)、312B(3)、312B(4)、312C(1)~312C(4)、 312D(1)~312D(6)、312E(1)~312E(8)‧‧‧主動區域圖案

314A(1)~314A(4)、314B(3)、314B(4)、314C(1)~314C(6)、314D(1)~314D(10)、314E(1)~314E(12)‧‧‧鰭式圖案

316A(1)~316A(3)、316B(1)~316B(3)、316C(1)~316C(3)、316D(1)~316D(3)、316E(1)~316E(3)、416A(1)~416A(4)、416B(1)~416B(6)、416C(1)~416C(8)、416D(1)~416D(10)‧‧‧閘極圖案

318A(1)、318B(2)、318C(1)、318C(2)、318D(1)~318D(3)、318E(1)~318E(4)‧‧‧通孔圖案

PMOS‧‧‧P型金氧半場效電晶體

NMOS‧‧‧N型金氧半場效電晶體

800、900‧‧‧方法

802~808、902~906‧‧‧方塊

1000‧‧‧電子設計自動化系統

1010‧‧‧輸入/輸出(I/O)介面

1002‧‧‧處理器

1004‧‧‧電腦可讀取媒體

1006‧‧‧電腦程式碼

1007‧‧‧標準單元庫包含‧‧‧標準單元

1012‧‧‧網路介面

1014‧‧‧網路

1042‧‧‧使用者介面(UI)

1100‧‧‧積體電路製程系統

1120‧‧‧設計機構

1122‧‧‧積體電路設計佈局圖

1130‧‧‧光罩機構

1132‧‧‧光罩資料準備

1144‧‧‧光罩製作

1145‧‧‧光罩

1150‧‧‧積體電路製造廠

1152‧‧‧晶圓製造

1153‧‧‧晶圓

1160‧‧‧積體電路裝置

為讓本揭示案之一些實施例所揭示之內容能更明顯易懂，所附圖式之說明如下。應注意的是，依照產業中的標準方法，各種特徵並不會依其尺規呈現於圖示中。實際上，為了釐清討論內容，各種特徵之維度可能任意增加或減少。

第1圖為根據本揭示案之一些實施例所繪示半導體裝置的方塊圖。

第2A-2G圖為根據本揭示案之一些實施例所繪示之對應之佈局圖。

第3A-3E圖為根據本揭示案之一些實施例所繪示之對應之佈局圖。

第4A-4D圖為根據本揭示案之一些實施例所繪示之對應之佈局圖。

第5A-5C圖為根據本揭示案之一些實施例所繪示之對應之佈局圖。

第6A-6C圖為根據本揭示案之一些實施例所繪示之對應之佈局圖。

第7圖為根據本揭示案之一些實施例所繪示之佈局圖。

第8圖為根據本揭示案之一個或多個實施例所繪示產生佈局圖方法之流程圖。

第9圖為根據本揭示案之一個或多個實施例所繪示產生佈局圖方法之流程圖。

第10圖為根據本揭示案之一些實施例所繪示電子設計自動化系統之方塊圖。

第11圖為根據本揭示案之一些實施例所繪示積體電路製程系統之方塊圖及其製造流程之方塊圖。

下述揭露內容提供的不同實施例或實例可實施本揭示案之一些實施例主題的不同特徵。下述特定元件、材料、數值、步驟與排列等的實施例係用以簡化本揭示案之一些實施例。這些僅作示例而非侷限本揭示案之一些實施例。其他的元件、材料、數值、步驟與排列等也被考慮。舉例來說，形成第一特徵於第二特徵上的敘述包含兩者直接接觸，或兩者之間隔有其他額外特徵而非直接接觸。此外，本揭示案之多個實施例中將採用重複標號及/或符號。這些重複使說明簡化及明確，不代表多種實施例中相同標號的元件之間具有相同的對應關係。

另一方面，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件或某一特徵與另一元件或另一特徵在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。裝置可指向其他方向(可轉動90°或其他角度)，並且可對應地解釋在此所用的方向性用語。

根據其他方法，設置於交錯之第一列及第二列的佈局圖中，第一列具有第一高度，且第二列具有相異於第一高度的第二高度。根據其他方法，在佈局圖之一些區域中，第一列之平均單元密度大於第二列之平均單元密度。其中第二列留有些許空白(以及未使用)的空間。

根據至少一些實施例，設置於交錯之第一列及第二列的佈局圖中，第一列具有第一高度，且第二列具有相異於第一高度的第二高度。第一區域是藉由第一列之平均單元密度大於第二列之平均單元密度識別。為了減少第二列所留有之些許空白(以及未使用)的空間，以對應之第二單元替換第一列之第一單元。其中，減少對應於一個或多個第一列之單元密度；增加對應於一個或多個該第二列之單元密度；藉以實際上增加該第一列及該第二列之整體單元密度。因此，第二單元為多列高度單元且較被用以替換之該第一單元窄。

第1圖為根據本揭示案之至少一個實施例所繪示半導體裝置100的方塊圖。

在第1圖中，半導體裝置100除了其他元件以外尚包含電路巨集(於此稱為巨集，Macro)102。一些實施例中，巨集102為SRAM巨集。一些實施例中，巨集102為其他非SRAM巨集之巨集。巨集102除了其他元件以外尚包含具有相異高度之列之區域，其中數個列具有相似的單元密度。用於單元區域104的佈局圖之方法之例子，包含本揭示案之一實施例所揭露之方法。

第2A圖為根據本揭示案之至少一個實施例所揭示之實施例對於對應之半導體裝置的佈局圖200A。

佈局圖200A代表根據一個或多個本揭示案之實施例所揭示之詳細的產生佈局圖之方法的初始佈局圖。

根據一個包含佈局圖200A之更詳細版本(由本揭示案之一個或多個實施例所揭示詳細的方法產生)之更大的佈局圖所製造的半導體裝置的例子為第1圖所示之半導體裝置100。

佈局圖200A設置於數個列中(請參閱第2B-2C、2E圖或其他相似實施例)，更詳細地說明是指佈局圖200A設置於交錯之第一列及第二列。第一列及第二列延伸於第一方向。相對於第二方向，第一列具有第一尺寸(高度)，第二列具有第二高度並短於第一高度。其中第二方向是大致上垂直於第一方向。在第2A圖中，第一方向為水平方向且第二方向為垂直方向。一些實施例中，第一方向及第二方向為其他對應於水平及垂直之外之方向。

區域204為一個第一列之單元密度大致上相異於第二列之單元密度的區域。一些實施例中，第一列的初始平均單元密度大於第二列的初始平均單元密度。

第2B圖為根據所揭示之至少一個實施例對於對應之半導體裝置的佈局圖200B。

佈局圖200B為第2A圖之區域204中子區域的放大示意圖。第2A圖所示之第一列對應於第2B圖所示之列R(i-4)、R(i-2)、R(i)、R(i+2)以及R(i+4)，其中i為非負整數。第2A圖所示之第二列對應於第2B圖所示之列R(i-3)、R(i-1)、R(i+1)、R(i+3)以及R(i+5)。第一列具有第一高度，並於第第2B圖中以HA表示。第二列具有第二高度，並於第2B圖中以HB表示，其中HB小於HA。

在第2B圖中，每一個第一列R(i-4)、R(i-2)、R(i)、R(i+2)以及R(i+4)大致上是以種類A的單元206來占據(即填充)。每一個種類A單元206具有第一高度HA。列中空白空間為未被單元佔據的空間。一些空白空間存在於每一個第一列R(i-4)、R(i-2)、R(i)、R(i+2)以及R(i+4)。

在第2B圖中，每一個第二列R(i-3)、R(i-1)、R(i+3)以及R(i+5)為缺少單元，且第二列R(i+1)僅包含種類B的單元208。每一個種類B的單元208具有第二高度HA。

據此，第一列R(i-4)、R(i-2)、R(i)、R(i+2)以及R(i+4)具有相對高的單元密度，且第二列R(i-3)、R(i-1)、R(i+1)、R(i+3)以及R(i+5)具有相對低的單元密度。第一列R(i-4)、R(i-2)、R(i)、R(i+2)以及R(i+4)之初始平均單元密度大於第二列R(i-3)、R(i-1)、R(i+1)、R(i+3)以及R(i+5)之初始平均單元密度。

利用本揭示案之一個或多個實施例所揭示詳細的方法(以及以下之說明)，佈局圖200B為更詳細而因此用對應之多列高度單元替換種類A之單元206。其中減少對應第一列第一列R(i-4)、R(i-2)、R(i)、R(i+2)以及R(i+4)所對應之單元密度；增加對應第二列R(i-3)、R(i-1)、R(i+1)、R(i+3)以及R(i+5)所對應之單元密度；藉以實際上增加該第一列及該第二列之整體單元密度。

第2C圖為根據本揭示案之至少一個實施例所揭示之實施例對於對應之半導體裝置的佈局圖200C。

佈局圖200C為第2A圖中第2B圖的佈局圖200B 之區域204中子區域的放大示意圖。佈局圖200C與佈局圖200B相似。為了精簡說明，這邊的討論內容會多著重於佈局圖200C與佈局圖200B之間的差異，較少關於二者間的相似內容。

為了輔助描述本揭示案之一個或多個實施例所揭示詳細的方法，特定例子像是用第2D圖所示之對應例之多列高度轉換單元(如以下討論)替換如第2C圖所示之種類A單元206。

為了說明目的，會更詳細描述佈局圖200C顯示之種類A單元206的一些例子。佈局圖200C包含位在第一列R(i-2)之轉換單元210C、位在第一列R(i)之轉換單元212C以及位在第一列R(i+2)之轉換單元214C。由於每一個轉換單元210C、212C及214C為種類A單元206的其中一種例子，據此每一個轉換單元210C、212C及214C具有第二高度HA。

轉換單元210C為轉換單元之種類INVD4。一些實施例中，INVD4這個名稱為「具有D4電流驅動量之轉換單元(Inverter cell having D4 current driving capacity/capability)」之縮寫。其中D4為4*D1，D1為對應於利用一種關聯於佈局圖的製程技術的半導體裝置之電晶體之電流驅動量的單位，且前述之佈局圖例如包含轉換單元210C之佈局圖200C。轉換單元212C為轉換單元之種類INVD8，其中D8大於D4。藉此，相較於代表轉換單元210C之轉換單元，轉換單元212C代表具有更的電流驅動量(即二倍或更大倍數)。轉換單元214C為轉換單元之種類INVD6，其中D6 大於D4且小於D8。藉此，相較於代表轉換單元210C之轉換單元，轉換單元214C代表具有更大電流驅動量(即大於1.5倍)，且相較於代表轉換單元212C之轉換單元，轉換單元214C代表具有較少電流驅動量(即小於25%)。

關於佈局圖200C之例子，轉換單元210C於第一方向具有尺寸(寬度)，寬度為第2C圖中所示水平方向之5φCPP，5φCPP為5*φ*CPP。轉換單元212C具有9φCPP之寬度。轉換單元214C具有7φCPP之寬度。據此，轉換單元214C較轉換單元210C寬，且轉換單元212C較轉換單元214C寬。一些實施例中，CPP這個名稱為「接觸多間距(Contact poly pitch)」之縮寫。一些實施例中，CPP為閘極圖案及對應之利用一種關聯於佈局圖的製程技術的半導體裝置之閘極電極之間的最小距離，且前述之佈局圖例如佈局圖200C。一些實施例中，φ(「phi」的小寫希臘字母)為正數，且為關聯於佈局圖的製程技術的標準單元庫之相容的乘法器，且前述之佈局圖例如佈局圖200C。一些實施例中，φ為正整數。一些實施例中，φ為1。

關於第2C圖，一些實施例中，至少一些種類A單元206的其他單元具有布林函數(Boolean function)(圖中未示)，其中也有許多相異於轉換單元210C、212C及214C之不同的種類的轉換。一些實施例中，至少一些種類A單元206的其他單元具有儲存功能。本揭示案之一些實施例所揭示詳細的方法適用於取代具有布林函數種類A單元206之一者，為具有布林轉換功能的轉換單元210C、212C及214C。

第2D圖為根據本揭示案之至少一個實施例對於對應之半導體裝置的佈局圖200D。

佈局圖200C與佈局圖200B相似。為了精簡說明，這邊的討論內容會多著重於佈局圖200D與佈局圖200B之間的差異，較少關於二者間的相似內容。相似於佈局圖200C之部件的佈局圖200D之部件具有字尾-D-系列(suffix-D-series)的號碼，且字尾-D-系列的號碼對應於佈局圖200C中字尾-C-系列(suffix-C-series)的號碼。例如，以佈局圖200D中轉換單元210D替換佈局圖200C中轉換單元210C。

為了輔助描述本揭示案之一個或多個實施例所揭示詳細的方法，特定例子像是用第2D圖所示之多列高單元替換如第2C圖所對應之種類A單元206。

在佈局圖200D中，用替換第2C圖中對應之轉換單元210C、212C及214C。雖然在第2C圖中，轉換單元210C、212C及214C為具有第一高度的單列高度單元，在第2D圖中的每一個轉換單元210D、212D及214D為多列高度單元，如以下討論。

在佈局圖200D中，轉換單元210D位在列R(i-2)及列R(i-1)，且分別具有第一高度HA及第二高度HB。據此，轉換單元210D具有第三高度HC，其中第三高度HC為第一高度HA與第二高度HB之合(HC=HA+HB)。轉換單元212D位在列R(i)及列R(i+1)，且分別具有第一高度HA及第二高度HB。因此，轉換單元212D具有第三高度HC，其中HC為HA+HB。轉換單元214D位在列R(i+2)及列R(i-3)，且分別具有第一高度HA及第二高度HB。因此，轉換單元214D具有第三高度HC，其中HC為HA+HB。

轉換單元210D為具有4*φ*CPP寬度之INVD4.5種類的轉換單元。轉換單元212D為具有6*φ*CPP寬度之INVD7.5種類的轉換單元。轉換單元214D為具有5*φ*CPP寬度之INVD6種類的轉換單元。

關於在佈局圖200D中的轉換單元210D，相較於第2C圖中所對應的轉換單元210C，轉換單元210C為具有第一高度HA及5*φ*CPP寬度之INVD4種類的轉換單元，是以具有第三高度HC(HC=HA+HB)及4*φ*CPP寬度之INVD4.5種類的轉換單元210D替換轉換單元210C。據此，轉換單元210D相較於轉換單元210C具有12.5%以上的電流驅動量，並較高且窄。由於較轉換單元210C高，轉換單元210D使用在轉換單元210C之列R(i-2)位置下方的列R(i-1)之全然空白空間，藉以增加列R(i-1)的單元密度。由於較轉換單元210C窄並相距1φCPP的寬度，轉換單元210D使用的空間較由轉換單元210C之列R(i-2)所全然使用的空間少大約20%，藉以減少列R(i-2)的單元密度。由於較轉換單元210C高且窄，以轉換單元210D替換轉換單元210C之方式能增加列R(i-2)及列R(i-1)的整體單元密度，並且轉換單元210D較轉換單元210C具有更大的電流驅動量。

關於在佈局圖200D中的轉換單元212D，相較於第2C圖中所對應的轉換單元212C，轉換單元212C為具有第一高度HA及9*φ*CPP寬度之INVD8種類的轉換單元，是以具有第三高度HC(HC=HA+HB)及6*φ*CPP寬度之INVD7.5種類的轉換單元212D替換轉換單元212C。據此，轉換單元212D相較於轉換單元212C具有近乎相同的電流驅動量(約94%)，並較高且窄。由於較轉換單元212C高，轉換單元212D使用在轉換單元212C之列R(i)位置下方的列R(i+1)之全然空白空間，藉以增加列R(i+1)的單元密度。由於較轉換單元212C窄並相距3φCPP的寬度，轉換單元212D在列R(i)所使用的空間較由轉換單元210C所全然使用的空間少(大約少33%之空間)，藉以減少列R(i)的單元密度。由於較轉換單元212C高且窄，以轉換單元212D替換轉換單元212C之方式能增加列R(i)及列R(i+1)的整體單元密度，並且轉換單元212D較轉換單元212C具有近乎相同的電流驅動量。

關於在佈局圖200D中的轉換單元214D，相較於第2C圖中所對應的轉換單元214C，轉換單元214C為具有第一高度HA及7*φ*CPP寬度之INVD6種類的轉換單元，是以具有第三高度HC(HC=HA+HB)及5*φ*CPP寬度之INVD6種類的轉換單元214D替換轉換單元212C。據此，轉換單元214D相較於轉換單元214C具有相同的電流驅動量，並較高且窄。由於較轉換單元214C高，轉換單元214D使用在轉換單元214C之列R(i+2)位置下方的列R(i+3)之全然空白空間，藉以增加列R(i+3)的單元密度。由於較轉換單元214C窄並相距2φCPP的寬度，轉換單元214D在列R(i+2)所使用的空間較由轉換單元214C所全然使用的空間少大約29%之空間，藉以減少列 R(i+2)的單元密度。由於較轉換單元214C高且窄，以轉換單元214D替換轉換單元214C之方式能增加列R(i+2)及列R(i+3)的整體單元密度，並且轉換單元214D較轉換單元214C具有相同的電流驅動量。

第2E圖為根據本揭示案之至少一個實施例所揭示之實施例對於對應之半導體裝置的佈局圖200E。

佈局圖200E為第2A圖中第2B圖的佈局圖200B之區域204中子區域的放大示意圖。佈局圖200E與佈局圖200B相似。為了精簡說明，這邊的討論內容會多著重於佈局圖200C與佈局圖200B之間的差異，較少關於二者間的相似內容。

為了輔助描述本揭示案之一個或多個實施例所揭示詳細的方法，特定例子像是用第2D圖所示之對應例之多列高度轉換單元(如以下討論)替換如第2C圖所示之種類A單元206，即轉換單元212C。第2D圖之轉換單元212D對應於第2C圖之轉換單元212C。

更具體地，在佈局圖200E中，轉換單元212D’、216E及218E是用以替換轉換單元212C。雖然轉換單元212C為具有第一高度HA的單列高度單元，在第2E圖中的每一個轉換單元212D’、216E及218E為多列高度單元，如以下討論。為了精簡描述，每一個轉換單元212D’、216E及218E相較於轉換單元212C位在不同的對應位置，否則每一個轉換單元212D’、216E及218E將疊加於轉換單元212C。一些實施例中，對於一個給定的轉換單元212D’、216E及218E，是被選擇用以取代轉換單元212C之轉換單元。給定的轉換單元將部分重疊於由轉換單元212C全然填充之列R(i)的位置，這邊是指部分重疊的情況。給定的轉換單元將部分重疊於一種情形，情形為給定的轉換單元之第一部份將會填充於由轉換單元212C全然填充之列R(i)位置的第二部分。一些實施例中，對於一個給定的轉換單元212D’、216E及218E，是被選擇用以取代轉換單元212C之轉換單元。給定的轉換單元設置在未部分重疊於由轉換單元212C全然填充之列R(i)的位置，如第2E圖所示。

在佈局圖200E中，轉換單元212D’對應於第2D圖中之轉換單元212D，但相較於第2D圖中之轉換單元212D，第2E圖中之轉換單元212D’是設置於不同位置。轉換單元212D’位在列R(i+2)及R(i+3)，且分別具有第一高度HA及第二高度HB。據此，轉換單元212D’具有第三高度HC，其中第三高度HC為第一高度HA與第二高度HB之合(HC=HA+HB)。一些實施例中，具有第三高度HC之單元是指雙重高度單元(具有二個高度的單元，Double height，DH)。轉換單元216E位在列R(i)、列R(i+1)及列R(i+2)，且分別具有第一高度HA、第二高度HB及第一高度HA。據此，轉換單元216E具有第四高度HD，其中第四高度HD為二個第一高度HA以及第二高度HB之總合(HD=HA+HB+HA)。一些實施例中，具有第四高度HD之單元是指三倍高度單元(具有三個高度的單元，Triple height，TH)。轉換單元218E位在列R(i-2)、列R(i-1)、列R(i)及列R(i+1)，且分別具有第一高度HA、第二高度HB、第一高度HA及第二高度HB。據此，轉換單元218E具有高度HE，其中高度HE為二個第一高度HA以及二個第二高度HB之總合(HE=HA+HB+HA+HB)。一些實施例中，具有高度HE之單元是指四倍高度單元(具有四個高度的單元，Quadruple height，QH)。

轉換單元212D’為具有6*φ*CPP寬度之INVD7.5種類的轉換單元。轉換單元216E為具有5*φ*CPP寬度之INVD10種類的轉換單元。轉換單元218E為具有4*φ*CPP寬度之INVD9種類的轉換單元。

關於在佈局圖200E中的轉換單元212D’，相較於第2E圖中所對應的轉換單元212C，轉換單元212C為具有第一高度HA及9*φ*CPP寬度之INVD8種類的轉換單元，是以具有第三高度HC(HC=HA+HB)及具有較窄的6*φ*CPP寬度之INVD7.5種類的轉換單元212D’替換轉換單元212C。轉換單元212D’相較於轉換單元212C具近乎相同的電流驅動量(約94%)，並較高且窄。由於較轉換單元212C高，轉換單元212D’使用在轉換單元212C之列R(i+3)下方之全然空白空間，藉以增加列R(i+3)的單元密度。由於較轉換單元212C窄，轉換單元212D’在列R(i+2)所使用的空間較由轉換單元212C在列R(i+2)所全然使用的空間少(大約少33%之空間)，藉以減少列R(i+2)的單元密度。由於較轉換單元212C高且窄，以轉換單元212D’替換轉換單元212C之方式能增加列R(i+2)及列R(i+3)的整體單元密度，並且轉換單元212D’較轉換單元212C具有近乎相同的電流驅動量。在部分重疊之情況中(如上述之討論)，由於較轉換單元212C高，轉換單元212D’使用在轉換單元212C之列R(i+1)下方之全然空白空間，藉以增加列R(i+1)的單元密度。在部分重疊之情況中，由於較轉換單元212C窄，轉換單元212D’在列R(i)所使用的空間較由轉換單元212C在列R(i)所全然使用的空間少(大約少33%之空間)，藉以減少列R(i)的單元密度。

關於在佈局圖200E中的轉換單元216E，相較於第2E圖中所對應的轉換單元212C，同樣地，轉換單元212C為具有第一高度HA及9*φ*CPP寬度之INVD8種類的轉換單元，是以具有第四高度HD(HD=HA+HB+HA)及具有較窄的5*φ*CPP寬度之INVD10種類的轉換單元216E替換轉換單元212C。據此，轉換單元216E相較於轉換單元212C具有25%以上的電流驅動量，並較高且窄。由於較轉換單元212C高，轉換單元216E使用對於轉換單元212C之列R(i)新位置下方的列R(i+1)之全然空白空間，藉以增加列R(i+1)的單元密度。並且，由於較轉換單元212C高，轉換單元216E取代至少一部份的單元，且前述之單元是全然位在轉換單元216E之列R(i)新位置下方的列R(i+2)。其中對於一般而言，若當列R(i)及列R(i+2)有發生單元密度聚集時，具有較低之影響。由於較轉換單元212C高且窄，以轉換單元216E替換轉換單元212C之方式能增加列R(i)及列R(i+2)的整體單元密度，並且轉換單元216E較轉換單元212C具有更大的電流驅動量。

關於在佈局圖200E中的轉換單元218E，相較於第2E圖中所對應的轉換單元212C，同樣地，轉換單元212C為具有第一高度HA及9*φ*CPP寬度之INVD8種類的轉換單元，是以具有高度HE(HE=HA+HB+HA+HB)及具有較窄的4*φ*CPP寬度之INVD9種類的轉換單元218E替換轉換單元212C。據此，轉換單元218E相較於轉換單元212C具有12.5%以上的電流驅動量，並較高且窄。由於較轉換單元212C高，轉換單元218E使用對於轉換單元212C之列R(i)新位置下方對應的列R(i-1)、R(i+1)之全然空白空間，藉以增加列R(i+1)的單元密度，藉以增加對應的列R(i-1)、R(i+1)的單元密度。並且，由於較轉換單元212C高，轉換單元218E取代至少一部份的單元，且前述之單元是全然位在轉換單元218E之列R(i)新位置下方的列R(i-2)。其中對於一般而言，若當列R(i)及列R(i-2)有發生單元密度聚集時，具有較低之影響。由於較轉換單元212C窄並相距5φCPP的寬度，轉換單元218E在列R(i)所使用的空間較由轉換單元212C所全然使用的空間少大約56%之空間，藉以減少列R(i)的單元密度。由於較轉換單元212C高且窄，以轉換單元218E替換轉換單元212C之方式能增加列R(i-2)、列R(i-1)、列R(i)及列R(i+1)的整體單元密度，並且轉換單元218E較轉換單元212C具有較大的電流驅動量。

關於第2E圖，一些實施例中，至少一些種類A單元206的其他單元具有布林函數(Boolean function)(圖中未示)，其中也有許多相異於轉換單元212C之不同的種類的轉換。一些實施例中，至少一些種類A單元206的其他單元具有儲存功能。本揭示案之一實施例所揭示詳細的方法適用於取代具有布林函數種類A單元206之一者，為具有布林轉換功能的轉換單元212C。

第2F、2G圖為根據本揭示案之至少一個實施例所揭示之實施例對於對應之半導體裝置的佈局圖200F、200G。

第2F圖的佈局圖200F為第2A圖中第2B圖的佈局圖200B之區域204中子區域的放大示意圖，並對應於第2C圖的佈局圖200C但較第2C圖的佈局圖200C之放大倍率小。因此，佈局圖200F中所顯示的區域204較佈局圖200C多。據此，佈局圖200F與佈局圖200C相似。為了精簡說明，這邊的討論內容會多著重於佈局圖200F與佈局圖200C之間的差異，較少關於二者間的相似內容。並且，佈局圖200C中顯示部份列R(i-3)-R(i+3)，且佈局圖200F中亦顯示部份列R(i-4)、R(i+4)及R(i+5)。在第2F、2G圖中，列R(i-4)、R(i-2)、R(i)、R(i+2)及R(i+4)(即前述之第一列)具有第一高度HA，且列R(i-3)、R(i-1)、R(i+1)、R(i+3)及R(i+5)(即前述之第二列)具有第二高度HB。

第2G圖的佈局圖200G為第2A圖中第2B圖的佈局圖200B之區域204中子區域的放大示意圖，且第2B圖的佈局圖200B之放大示意圖亦顯示於第2F圖的佈局圖200F中。然而，佈局圖200G為詳細的佈局圖200F，使得本揭示案之一實施例所揭示詳細的方法應用於佈局圖200F。

第2C圖(未引用參考數字)所示之種類A單元206的一些例子用對應例子於第2G圖(未引用參考數字)之多列高度單元取代。藉由檢查，可知相較於佈局圖200F，佈局圖200G大致上具有較少的空白空間。

更具體地，在第2F圖中，尚未使用本揭示案之一實施例所揭示一種或多種詳細的方法之前：在佈局圖200F中列R(i-4)、R(i-2)、R(i)、R(i+2)及R(i+4)合計大約佔有93.1%之空間(Full)，並留有大約6.9%之空白空間；在佈局圖200F中列R(i-3)、R(i-1)、R(i+1)、R(i+3)及R(i+5)合計大約佔有1.8%之空間(Full)，並留有大約98.2%之空白空間；以及佈局圖200F總共約佔有52.6%之空間(Full)，並留有大約47.4%之空白空間。

藉由比較，在第2G圖中，使用本揭示案之一實施例所揭示一種或多種詳細的方法之後：在佈局圖200G中列R(i-4)、R(i-2)、R(i)、R(i+2)及R(i+4)合計大約佔有69.3%之空間(Full)，並留有大約30.7%之空白空間；在佈局圖200G中列R(i-3)、R(i-1)、R(i+1)、R(i+3)及R(i+5)合計大約佔有70.18%之空間(Full)，並留有大約29.9%之空白空間；；以及佈局圖200G總共約佔有69.7%之空間(Full)，並留有大約30.3%之空白空間。

將本揭示案之一實施例所揭示一種或多種詳細的方法應用於佈局圖200F，用以產生對應之佈局圖200G，使得：列R(i-4)、R(i-2)、R(i)、R(i+2)及R(i+4)之單元密度聚集減少了大約23.9%；R(i-3)、R(i-1)、R(i+1)、R(i+3)及R(i+5)之單元密度聚集增加大約68.3%；以及自R(i-4)至R(i+5)之整體單元密度增加大約22.2%。

一些實施例中，對於佈局圖中一個給定的區域，前述之佈局圖包含交錯設置之第一列及第二列並以大致上平行於第一方向延伸。其中，(A)第一列及第二列分別具有之第一高度及相對於大致上垂直第二方向的第二高度；(B)多數之單元相對於第二方向跨越單一列；(C)少數之單元相對於第二方向跨越二列或多列；以及(D)第一列及第二列分別具有之高初始平均單元密度及低初始平均單元密度。因此，本揭示案之一實施例所揭示一種或多種詳細的方法應用於佈局圖之功效包含，結果的佈局圖具有大約相同的第一列之單元密度，以及結果的佈局圖具有大致上增加的第二列之單元密度。

一些實施例中，結果的佈局圖具有大約相同的第一列之單元密度，以及結果的佈局圖具有大致上增加的第二列之單元密度，即第二密度(D_2nd)。其中第二密度D_2nd大於大約40%((

40%)

D_2nd)。根據結果的佈局圖所製造的半導體裝置，且前述之佈局圖具有大約相同的第一列之單元密度，以及具有第二密度D_2nd的第二列之單元密度，其中第二密度D_2nd大於大約40%((

40%)

D_2nd)。

一些實施例中，具有大約相同的第一列之單元密度，以及具有第二密度D_2nd的第二列之單元密度，其中第二密度D_2nd大於等於大約40%並小於等於大約70%((

40%)

D_2nd

(

70%))。根據結果的佈局圖所製造的半導體裝置，且前述之佈局圖具有大約相同的第一列之單元密度，以及具有第二密度D_2nd的第二列之單元密度，其中第二密度D_2nd至少在(

40%)

D_2nd

(

70%)之範圍內。

在最差的情況中，第一列之初始單元密度約為100%且第二列之初始單元密度約為0%。因此，經由上述之實施方法後，第一列之單元密度大約相同，且第二列之單元密度至少在(

40%)

D_2nd

(

70%)之範圍內。其中，實施前後之差異代表對於第二列之單元密度之改善△D，且△D在(

40%)

△D

(

70%)之範圍內。

第3A-3E圖為根據本揭示案之一些實施例所揭示之實施例對應之佈局圖300A(D1)、300B(D0.5)、300C(D1.5)、300D(D2.5)以及300E(D3)。

上述討論的例子已經假設包含轉換單元。更具體地，上述討論的例子已經假設，以對應之具有相異高度HC、HD及HE與對應相異寬度的多列高度轉換單元替換具有高度HA的轉換單元。佈局圖300A(D1)顯示具有高度HA的種類A轉換單元的例子。第3C、3D及3E圖(討論如下)顯示更詳細的具有高度HB的轉換單元的例子，其中第3A圖之轉換單元能與具有高度HB的轉換單元結合並形成具有對應高度HC、HD及HE之轉換單元，如第3C、3D及3E圖顯示之對應者。

在第3A圖中，單元304A為INVD1種類的轉換單元，並以括號D1反映顯示在參考數量，即300A(D1)。單元304A設置於列R(i)。佈局圖300A(D1)包含基板圖案302A及單元304A。佈局圖300A(D1)顯示之內容包含延伸於第一方向的參考線306A(1)、306A(2)及306A(3)。在第3A圖中，第一方向為水平方向。一些實施例中，第一方向為其他水平之外的方向。單元304A於第二方向上具有尺寸(高度)，且前述之尺寸等於HA(第一高度)。在第2A圖中，第二方向為垂直方向。一些實施例中，第二方向為其他垂直之外的方向。

單元304A具有對齊於參考線306A(1)之頂邊緣，以及對齊於參考線306A(3)之底邊緣。單元304A由參考線306A(2)分成上部分310A(1)以及下部分310A(2)。

單元304A包含主動區域圖案312A(1)及312A(2)。主動區域圖案312A(1)-312A(2)之長軸延伸於水平方向。在第3A圖中，主動區域圖案312A(1)、312A(2)、312A(3)及312A(4)是用以設計鰭式場效電晶體(finFET)。一些實施例中，主動區域圖案312A(1)-312A(2)是用以設計其他finFET之外的電晶體。

一些實施例中，單元304A包含在基板圖案302A上的鰭式圖案314A(1)、314A(2)、314A(3)及314A(4)。鰭式圖案314A(1)-314A(4)之長軸延伸於水平方向。鰭式圖案314A(1)及314A(2)代表主動區域圖案312A(1)。鰭式圖案314A(3)及314A(4)代表主動區域圖案312A(2)。

一些實施例中，鰭式圖案314A(1)及314A(2)是用以設計P型金氧半場效電晶體(PMOS)之參雜(doped)，鰭式圖案314A(3)及314A(4)是用以設計N型金氧半場效電晶體(NMOS)之參雜。一些實施例中，鰭式圖案314A(1)及314A(2)是用以設計NMOS參雜，鰭式圖案314A(3)及314A(4)是用以設計PMOS之參雜。一些實施例中，鰭式圖案314A(1)、314A(2)、314A(3)及314A(4)是用以設計其他不同的參雜。

單元304A更包含在鰭式圖案314A(1)、314A(2)、314A(3)及314A(4)上的閘極圖案316A(1)、316A(2)及316A(3)。閘極圖案316A(1)-316A(3)之長軸延伸於垂直方向。據此，單元304A具有2φCPP之寬度。一些實施例中，φ為1。單元304A更包含在閘極圖案316A(2)上並對齊閘極圖案316A(2)的通孔圖案318A(1)。

一些實施例中，鰭式圖案314A(1)-314A(4)之高度對應於一個對應鰭結構(Fin)之最小高度，且前述之鰭結構為對應於利用一種關聯於佈局圖的製程技術的半導體裝置之結構，且前述之佈局圖例如佈局圖300A(D1)。

一些實施例中，主動區域圖案312A(1)、312A(2)之高度對應於一個對應鰭結構之最小高度，並加上鰭結構之間在垂直方向上的最小分隔距離。其中前述之鰭結構為利用一種關聯於佈局圖的製程技術的半導體裝置之結構，且前述之佈局圖例如佈局圖300A(D1)。一些實施例中，閘極圖案316A(1)-316A(3)於水平方向上具有尺寸(高度)，且前述之尺寸對應閘極線之最小寬度。其中前述之閘極線為利用一種關聯於佈局圖的製程技術的半導體裝置之結構，且前述之佈局圖例如佈局圖300A(D1)。一些實施例中，相鄰之閘極圖案316A(1)-316A(3)於水平方向上在對應的閘極線之間具有尺寸(間距，Pitch)。其中前述之閘極線為利用一種關聯於佈局圖的製程技術的半導體裝置之結構，且前述之佈局圖例如佈局圖300A(D1)。一些實施例中，閘極圖案316A(1)-316A(3)相鄰之其中一者的間距，是指接觸多間距(Contact poly pitch，CPP)，於此稱為APP。一些實施例中，APP為閘極圖案316A(1)-316A(3)於水平方向上相鄰之其中一者與垂直中線之間的尺寸(間距)。一些實施例中，列R(i)及列R(i+1)分別之高度HA及HB為對應於設計準則之套組，且前述之設計準則為利用一種關聯於佈局圖的製程技術的半導體裝置之結構，且前述之佈局圖例如佈局圖300A(D1)。

在第3B圖中，單元304B為INVD0.5種類的轉換單元，並以括號D0.5反映顯示在參考數量，即300B(D0.5)。單元304B設置於列R(i+1)。佈局圖300B(D0.5)包含基板圖案302B及單元304B。佈局圖300B(D0.5)顯示之內容包含延伸於水平方向的參考線306B(3)、306B(4)及306B(5)。單元304B具有高度HB。

單元304B具有對齊於參考線306B(3)之頂邊緣，以及對齊於參考線306B(5)之底邊緣。單元304B由參考線306B(4)分成上部分310B(3)以及下部分310B(4)。

單元304B包含主動區域圖案312B(2)及312B(4)。主動區域圖案312B(3)-312B(4)之長軸延伸於水平方向。在第3B圖中，主動區域圖案312B(3)及312B(4)是用以設計鰭式場效電晶體(finFET)。一些實施例中，主動區域圖案312B(3)-312B(4)是用以設計其他finFET之外的電晶體。

單元304B包含在基板圖案302B上的鰭式圖案314B(5)及314B(6)。鰭式圖案314B(5)-314B(6)之長軸延伸於水平方向。鰭式圖案314B(5)代表主動區域圖案312B(3)。鰭式圖案314B(6)代表主動區域圖案312B(4)。

一些實施例中，鰭式圖案314B(5)是用以設計P型金氧半場效電晶體(PMOS)之參雜(doped)，鰭式圖案314B(6)是用以設計N型金氧半場效電晶體(NMOS)之參雜。一些實施例中，鰭式圖案314B(5)是用以設計NMOS參雜，鰭式圖案314B(6)是用以設計PMOS之參雜。一些實施例中，鰭式圖案314B(5)、314B(6)是用以設計其他不同的參雜。

單元304B更包含在鰭式圖案314B(1)、314B(2)、314B(3)、314B(4)、314B(5)及314B(6)上的閘極圖案316B(1)、316B(2)及316B(3)。閘極圖案316B(1)-316B(3)之長軸延伸於垂直方向。據此，單元304B更包含在閘極圖案316B(2)上並對齊閘極圖案316B(2)的通孔圖案318B(2)。

一些實施例中，鰭式圖案314B(1)-314B(6)之高度對應於一個對應鰭結構(Fin)之最小高度，且前述之鰭結構為利用一種關聯於佈局圖的製程技術的半導體裝置之結構，且前述之佈局圖例如佈局圖300B(D0.5)。

一些實施例中，主動區域圖案312B(3)、312B(4)之高度對應於一個對應鰭結構之最小高度。其中前述之鰭結構為利用一種關聯於佈局圖的製程技術的半導體裝置之結構，且前述之佈局圖例如佈局圖300B(D0.5)。一些實施例中，閘極圖案316B(1)-316B(3)於水平方向上具有尺寸(高度)，且前述之尺寸對應閘極線之最小寬度。其中前述之閘極線為利用一種關聯於佈局圖的製程技術的半導體裝置之結構，且前述之佈局圖例如佈局圖300B(D0.5)。一些實施例中，相鄰之閘極圖案316B(1)-316B(3)於水平方向上在對應的閘極線之間具有尺寸(間距，Pitch)。其中前述之閘極線為對應於利用一種關聯於佈局圖的製程技術的半導體裝置之結構，且前述之佈局圖例如佈局圖300B(D0.5)。一些實施例中，閘極圖案316B(1)-316B(3)相鄰之其中一者的間距，是指接觸多間距(contact poly pitch，CPP)，於此稱為BPP。一些實施例中，BPP為閘極圖案316B(1)-316B(3)於水平方向上相鄰之其中一者與垂直中線之間的尺寸(間距)。一些實施例中，列R(i)及列R(i+1)分別之高度HA及HB為對應於設計準則之套組，且前述之設計準則為對應於利用一種關聯於佈局圖的製程技術的半導體裝置之結構，且前述之佈局圖例如佈局圖300B(D0.5)。

在第3C圖中，單元304C為INVD1.5種類的轉換單元，並以括號D1.5反映顯示在參考數量，即300C(D1.5)。單元304C為單元304A堆疊於單元304B之組合。單元304C設置於列R(i)及列R(i+1)。在第3C圖中，佈局圖300C(D1.5)包含基板圖案302C及單元304C。佈局圖300C(D1.5)顯示之內容包含延伸於水平方向的參考線306C(1)、306C(2)、306C(3)、306C(4)及306C(5)。

單元304C具有對齊於參考線306C(1)之頂邊緣，以及對齊於參考線306C(5)之底邊緣。單元304C由參考線306C(3)分成上部分308C(1)以及下部分308C(2)。其中上部分308C(1)位在列R(i)並對應於單元304A。下部分308C(2)位在列R(i+1)並對應於單元304B。據此，相對於大致上垂直第一方向的第二方向，上部分308C(1)具有相同於HA的高度，下部分308C(2)具有相同於HB的高度。單元304C具有高度HC，其中HC為HA與HB之合(HC=HA+HB)。一些實施例中，單元304C是指DH單元(雙重高度單元，具有二個高度的單元，Double height，DH)。

單元304C之上部分308C(1)由參考線306C(2)分成上子部分310C(1)以及下子部分310C(2)。單元304C之下部分308C(2)由參考線306C(4)分成上子部分310C(3)以及下子部分310C(4)。

單元304C包含主動區域圖案312C(1)、312C(2)、312C(3)及312C(4)。主動區域圖案312C(1)-312C(4)之長軸延伸於水平方向。在第3C圖中，主動區域圖案312C(1)、312C(2)、312C(3)及312C(4)是用以設計鰭式場效電晶體(finFET)。一些實施例中，主動區域圖案312C(1)、312C(2)、312C(3)及312C(4)是用以設計其他finFET之外的電晶體。

單元304C包含在基板圖案302C上的鰭式圖案314C(1)、314C(2)、314C(3)、314C(4)、314C(5)及314C(6)。鰭式圖案314C(1)-314C(6)之長軸延伸於水平方向。鰭式圖案314C(1)及314C(2)代表主動區域圖案312C(1)。鰭式圖案314C(3)及314C(4)代表主動區域圖案312C(2)。鰭式圖案314C(5)及314C(6)代表主動區域圖案312C(4)。

一些實施例中，鰭式圖案314C(1)、314C(2)及314C(6)是用以設計P型金氧半場效電晶體(PMOS)之參雜(doped)，鰭式圖案314C(3)、314C(4)及314C(5)是用以設計N型金氧半場效電晶體(NMOS)之參雜。一些實施例中，鰭式圖案314C(1)、314C(2)及314C(6)是用以設計NMOS參雜，鰭式圖案314C(3)、314C(4)及314C(5)是用以設計PMOS之參雜。一些實施例中，鰭式圖案314C(1)、314C(2)、314C(3)、314C(4)、314C(5)及314C(6)是用以設計其他不同的參雜。

單元304C更包含在鰭式圖案314C(1)、314C(2)、314C(3)、314C(4)、314C(5)及314C(6)上的閘極圖案316C(1)、316C(2)及316C(3)。閘極圖案316C(1)-316C(3)之長軸延伸於垂直方向。單元304C更包含在閘極圖案316C(2)上並對齊閘極圖案316C(2)的通孔圖案318C(1)及318C(2)。

一些實施例中，鰭式圖案314C(1)-314C(6)之高度對應於一個對應鰭結構(Fin)之最小高度，且前述之鰭結構為利用一種關聯於佈局圖的製程技術的半導體裝置之結構，且前述之佈局圖例如佈局圖300C(D1.5)。

一些實施例中，主動區域圖案312C(1)、312C(2)之高度對應於一個對應鰭結構之最小高度，並加上鰭結構之間在垂直方向上的最小分隔距離。其中前述之鰭結構為利用一種關聯於佈局圖的製程技術的半導體裝置之結構，且前述之佈局圖例如佈局圖300C(D1.5)。一些實施例中，閘極圖案316C(1)-316C(3)於水平方向上具有尺寸(高度)，且前述之尺寸對應閘極線之最小寬度。其中前述之閘極線為利用一種關聯於佈局圖的製程技術的半導體裝置之結構，且前述之佈局圖例如佈局圖300C(D1.5)。一些實施例中，相鄰之閘極圖案316C(1)-316C(3)於水平方向上在對應的閘極線之間具有尺寸(間距，Pitch)。其中前述之閘極線為利用一種關聯於佈局圖的製程技術的半導體裝置之結構，且前述之佈局圖例如佈局圖 300C(D1.5)。一些實施例中，閘極圖案316C(1)-316C(3)相鄰之其中一者的間距，是指接觸多間距(contact poly pitch，CPP)。一些實施例中，CPP為閘極圖案316C(1)-316C(3)於水平方向上相鄰之其中一者與垂直中線之間的尺寸(間距)。一些實施例中，列R(i)及列R(i+1)分別之高度HA及HB為對應於設計準則之套組，且前述之設計準則為利用一種關聯於佈局圖的製程技術的半導體裝置之結構，且前述之佈局圖例如佈局圖300C(D1.5)。

佈局圖300D(D2.5)與佈局圖300C(D1.5)及300A(D1)相似。為了精簡說明，這邊的討論內容會多著重於佈局圖300D(D2.5)與佈局圖300C(D1.5)及300A(D1)之間的差異，較少關於二者間的相似內容。

在第3D圖中，單元304D為INVD2.5種類的轉換單元，並以括號D2.5反映顯示在參考數量，即300D(D2.5)。單元304D為單元304C堆疊於單元304A之組合。單元304D設置於列R(i)、R(i+1)及R(i+2)。佈局圖300D(D2.5)顯示之內容包含延伸於水平方向的參考線306D(1)、306D(2)、306D(3)、306D(4)、306D(5)、306D(6)及306D(7)。

單元304D具有對齊於參考線306D(1)之頂邊緣，以及對齊於參考線306D(7)之底邊緣。單元304D由參考線306D(3)分成上部分308D(1)、中部分308D(2)以及下部分308D(3)。其中上部分308D(1)位在列R(i)。中部分308D(2)位在列R(i+1)。上部分308D(1)以及中部分308D(2)對應於單元304C。下部分308D(3)位在列R(i+2)並對應於單元304A。據此，上部分308D(1)具有相同於HA的高度，中部分308D(2)具有相同於HB的高度，下部分308C(3)具有相同於HA的高度。單元304D具有高度HD，其中HD為HA+HA+HB(HD=HA+HB+HA)。一些實施例中，單元304D是指TH單元(三倍高度單元，具有三個高度的單元，Triple height，TH)。

佈局圖300E(D3)與佈局圖300D(D2.5)及300B(D0.5)相似。為了精簡說明，這邊的討論內容會多著重於佈局圖300E(D3)與佈局圖300D(D2.5)及300B(D0.5)之間的差異，較少關於二者間的相似內容。

在第3E圖中，單元304E為INVD3種類的轉換單元，並以括號D3反映顯示在參考數量，即300E(D3)。單元304E為單元304D堆疊於單元304B之組合。單元304E設置於列R(i)、R(i+1)、R(i+2)及R(i+3)。佈局圖300E(D3)顯示之內容包含延伸於水平方向的參考線306E(1)、306E(2)、306E(3)、306E(4)、306E(5)、306E(6)、306E(7)、306E(8)及306E(9)。

單元304E具有對齊於參考線306E(1)之頂邊緣，以及對齊於參考線306E(9)之底邊緣。單元304E由參考線306E(3)、306E(5)及306E(7)分成部分308E(1)、308E(2)、308E(3)以及308E(4)。其中部分308E(1)位在列R(i)。部分308E(2)位在列R(i+1)。部分308E(3)位在列R(i+2)。部分308E(4)位在列R(i+3)。308E(1)、308E(2)以及308E(3)對應於單元304D。部分308E(4)對應於單元304B。據此，部分308E(1)具有相同於HA的高度，部分308E(2)具有相同於HB 的高度，部分308E(3)具有相同於HA的高度，部分308E(4)具具有相同於HB的高度。單元304E具有高度HE，其中高度HE為二個高度HA與二個高度HB之總合(HE=HA+HB+HA+HB)。一些實施例中，單元304E是指QH單元(四倍高度單元，具有四個高度的單元，Quadruple height，QH)。

第4A-4D圖為根據本揭示案之至少一個實施例所揭示之實施例之佈局圖400A(D2)、400B(D4)、400C(D6)以及400D(D8)。

上述討論的例子已經假設包含轉換單元。更具體地，上述討論的例子已經假設，以分別具有相異高度HC、HD及HE與相異寬度的多列高度轉換單元替換具有高度HA的轉換單元。須注意的是，第3A圖中佈局圖300A(D1)顯示更詳細的具有高度HA及寬度2φCPP的種類A轉換單元的例子。第4A-4D圖(討論如下)顯示更詳細的具有高度HA的轉換單元的例子，其中有高度HA的轉換單元較單元304A寬，並具有對應之更大的電流驅動量。根據本揭示案之一個或多個實施例所揭示詳細的方法，第4A-4D圖之轉換單元能以多列高度單元替換。

在第4A圖中，佈局圖400A(D2)與第3A圖之佈局圖300A(D1)相似。為了精簡說明，這邊的討論內容會多著重於佈局圖400A(D2)與佈局圖300A(D1)之間的差異，較少關於二者間的相似內容。

在第4A圖中，佈局圖400A(D2)顯示包含一個單元，且前述之單元為INVD2種類的轉換單元，並以括號D2反映顯示在參考數量，即400A(D2)。像是單元304A，佈局圖400A(D2)中單元包含閘極圖案416A(1)、416A(2)及416A(3)，但更包含閘極圖案416A(4)。藉此，相較於單元304A，佈局圖400A(D2)中單元具有較大的電流驅動量。

在第4B圖中，佈局圖400B(D4)與第4A圖之佈局圖400A(D2)相似。為了精簡說明，這邊的討論內容會多著重於佈局圖400B(D4)與佈局圖400A(D2)之間的差異，較少關於二者間的相似內容。

在第4B圖中，佈局圖400B(D4)顯示包含一個單元，且前述之單元為INVD4種類的轉換單元，並以括號D4反映顯示在參考數量，即400B(D4)。像是佈局圖400A(D2)中單元，佈局圖400B(D4)中單元包含閘極圖案416B(1)-416B(4)，但更包含閘極圖案416B(5)-416B(6)。藉此，相較於佈局圖400A(D2)中單元，佈局圖400B(D4)中單元具有較大的電流驅動量。

在第4C圖中，佈局圖400C(D6)與第4B圖之佈局圖400B(D4)相似。為了精簡說明，這邊的討論內容會多著重於佈局圖400C(D6)與佈局圖400B(D4)之間的差異，較少關於二者間的相似內容。

在第4C圖中，佈局圖400C(D6)顯示包含一個單元，且前述之單元為INVD6種類的轉換單元，並以括號D6反映顯示在參考數量，即400C(D6)。像是佈局圖400B(D4)中單元，佈局圖400C(D6)中單元包含閘極圖案416C(1)-416C(6)，但更包含閘極圖案416C(7)-416C(8)。藉此，相較於佈局圖400B(D4)中單元，佈局圖400C(D6)中單元具有較大的電流驅動量。

在第4D圖中，佈局圖400D(D8)與第4C圖之佈局圖400C(D6)相似。為了精簡說明，這邊的討論內容會多著重於佈局圖400D(D8)與佈局圖400B(D4)之間的差異，較少關於二者間的相似內容。

在第4D圖中，佈局圖400D(D8)顯示包含一個單元，且前述之單元為INVD8種類的轉換單元，並以括號D8反映顯示在參考數量，即400D(D8)。像是佈局圖400C(D6)中單元，佈局圖400D(D8)中單元包含閘極圖案416D(1)-416D(8)，但更包含閘極圖案416D(9)-416D(10)。藉此，相較於佈局圖400C(D6)中單元，佈局圖400D(D8)中單元具有較大的電流驅動量。

第5A-5C圖為根據本揭示案之一些實施例所揭示之實施例之佈局圖500A(D3)、500B(D4.5)以及500C(D6)。

上述討論的例子已經假設包含轉換單元。更具體地，上述討論的例子已經假設，以分別具有相異高度HC、HD及HE與相異寬度的多列轉換單元替換具有高度HA的轉換單元。須注意的是，第3C圖中佈局圖300C(D1.5)顯示更詳細的具有高度HC及寬度2φCPP的多列轉換單元的例子。第5A-5C圖(討論如下)顯示更詳細的具有高度HC的多列轉換單元的例子，其中有高度HC的多列轉換單元較單元304C寬，並具有對應之更大的電流驅動量。根據本揭示案之一個或多個實施例所揭示詳細的方法，第5A-5C圖之轉換單元能以具有高度HA 的轉換單元替換。

在第5A圖中，佈局圖500A(D3)與第3C圖之佈局圖300C(D1.5)相似。為了精簡說明，這邊的討論內容會多著重於佈局圖500A(D3)與佈局圖300C(D1.5)之間的差異，較少關於二者間的相似內容。

在第5A圖中，佈局圖500A(D3)顯示包含一個單元，且前述之單元為INVD3種類的轉換單元，並以括號D3反映顯示在參考數量，即500A(D3)。像是單元304C，佈局圖500A(D3)中單元包含三個閘極圖案，但更包含一個額外的閘極圖案而使閘極圖案之總數為四個。藉此，相較於單元304C，佈局圖500A(D3)中單元具有較大的電流驅動量。

在第5B圖中，佈局圖500B(D4.5)與第5A圖之佈局圖500A(D3)相似。為了精簡說明，這邊的討論內容會多著重於佈局圖500B(D4.5)與佈局圖500A(D3)之間的差異，較少關於二者間的相似內容。

在第5B圖中，佈局圖500B(D4.5)顯示包含一個單元，且前述之單元為INVD4.5種類的轉換單元，並以括號D4.5反映顯示在參考數量，即500B(D4.5)。像是佈局圖500A(D3)中單元，佈局圖500B(D4.5)中單元包含四個閘極圖案，但更包含一個額外的閘極圖案而使閘極圖案之總數為五個。藉此，相較於佈局圖500A(D3)中單元，佈局圖500B(D4.5)中單元具有較大的電流驅動量。

在第5C圖中，佈局圖500C(D6)與第5A圖之佈局圖500B(D4.5)相似。為了精簡說明，這邊的討論內容會多著重於佈局圖500C(D6)與佈局圖500B(D4.5)之間的差異，較少關於二者間的相似內容。

在第5C圖中，佈局圖500C(D6)顯示包含一個單元，且前述之單元為INVD6種類的轉換單元，並以括號D6反映顯示在參考數量，即500C(D6)。像是佈局圖500B(D4.5)中單元，佈局圖500C(D6)中單元包含五個閘極圖案，但更包含一個額外的閘極圖案而使閘極圖案之總數為六個。藉此，相較於佈局圖500B(D4.5)中單元，佈局圖500C(D6)中單元具有較大的電流驅動量。

第6A-6C圖為根據本揭示案之一些實施例所揭示之實施例之佈局圖600A(D5)、600B(D7.5)以及600C(D10)。

上述討論的例子已經假設包含轉換單元。更具體地，上述討論的例子已經假設，以分別具有相異高度HC、HD及HE與相異寬度的多列高度轉換單元替換具有高度HA的轉換單元。須注意的是，第3D圖中佈局圖300D(D2.5)顯示更詳細的具有高度HD及寬度2φCPP的多列轉換單元的例子。第6A-6C圖(討論如下)顯示更詳細的具有高度HD的多列轉換單元的例子，其中有高度HD的多列轉換單元較單元304C寬，並具有對應之更大的電流驅動量。根據本揭示案之一個或多個實施例所揭示詳細的方法，第6A-6C圖之轉換單元能以具有高度HA的轉換單元替換。

在第6A圖中，佈局圖600A(D5)與第3D圖之佈局圖300D(D2.5)相似。為了精簡說明，這邊的討論內容會多著重於佈局圖600A(D5)與佈局圖300D(D2.5)之間的差異，較少關於二者間的相似內容。

在第6A圖中，佈局圖600A(D5)顯示包含一個單元，且前述之單元為INVD5種類的轉換單元，並以括號D5反映顯示在參考數量，即600A(D5)。像是單元304D，佈局圖600A(D5)中單元包含三個閘極圖案，但更包含一個額外的閘極圖案而使閘極圖案之總數為四個。藉此，相較於單元304D，佈局圖600A(D5)中單元具有較大的電流驅動量。

在第6B圖中，佈局圖600B(D7.5)與第6A圖之佈局圖600A(D5)相似。為了精簡說明，這邊的討論內容會多著重於佈局圖600B(D7.5)與佈局圖600A(D5)之間的差異，較少關於二者間的相似內容。

在第6B圖中，佈局圖600B(D7.5)顯示包含一個單元，且前述之單元為INVD7.5種類的轉換單元，並以括號D7.5反映顯示在參考數量，即600B(D7.5)。像是佈局圖600A(D5)中單元，佈局圖600B(D7.5)中單元包含四個閘極圖案，但更包含一個額外的閘極圖案而使閘極圖案之總數為五個。藉此，相較於佈局圖600A(D5)中單元，佈局圖600B(D7.5)中單元具有較大的電流驅動量。

在第6C圖中，佈局圖600C(D10)與第6B圖之佈局圖600B(D7.5)相似。為了精簡說明，這邊的討論內容會多著重於佈局圖600C(D10)與佈局圖600B(D7.5)之間的差異，較少關於二者間的相似內容。

在第6C圖中，佈局圖600C(D10)顯示包含一個單元，且前述之單元為INVD10種類的轉換單元，並以括號D10反映顯示在參考數量，即600C(D10)。像是佈局圖600B(D7.5)中單元，佈局圖600C(D10)中單元包含五個閘極圖案，但更包含一個額外的閘極圖案而使閘極圖案之總數為六個。藉此，相較於佈局圖600B(D7.5)中單元，佈局圖600C(D10)中單元具有較大的電流驅動量。

上述討論的例子已經假設包含轉換單元。更具體地，上述討論的例子已經假設，以分別具有相異高度HC、HD及HE與相異寬度的多列高度轉換單元替換具有高度HA的轉換單元。須注意的是，第3E圖中佈局圖300E(D3)顯示更詳細的具有高度HE及寬度2φCPP的多列轉換單元的例子。第7圖(討論如下)顯示更詳細的具有高度HE的多列轉換單元的例子，其中有高度HE的多列轉換單元較單元304E寬，並具有對應之更大的電流驅動量。根據本揭示案之一個或多個實施例所揭示詳細的方法，第7圖之轉換單元能以具有高度HA的轉換單元替換。

第7圖為根據一些實施例之佈局圖700(D6)。

在第7圖中，佈局圖700(D6)與第3E圖之佈局圖300E(D3)相似。為了精簡說明，這邊的討論內容會多著重於佈局圖700(D6)與佈局圖300E(D3)之間的差異，較少關於二者間的相似內容。

在第7圖中，佈局圖700(D6)顯示包含一個單元，且前述之單元為INVD6種類的轉換單元，並以括號D6反映顯示在參考數量，即700(D6)。像是單元304E，佈局圖700(D6) 中單元包含三個閘極圖案，但更包含一個額外的閘極圖案而使閘極圖案之總數為四個。藉此，相較於單元304E，佈局圖700(D6)中單元具有較大的電流驅動量。

第8圖為根據一個或多個實施例之產生佈局圖之方法800之流程圖。

根據方法800用來產生佈圖局之例子中包含本揭示案之一實施例所揭露的佈局圖或其他佈局圖。一些實施例中，佈局圖或其版本儲存於非暫態電腦可讀取媒體(Non-transitory computer-readable medium)中，例如第10圖(以下討論)所示之電腦可讀取媒體1004。根據一些實施例，方法800為可執行的，例如利用電子設計自動化系統(Electronic design automation(EDA)system)1000(第10圖(以下討論))。

如第8圖所示，方法800包含方塊802-808。方塊802中，在佈局圖中，在佈局圖中的第一區域被識別，佈局圖具有數個單元。第一區域包含大致上平行第一方向延伸之第一列及第二列。第一列及第二列具有大致上相異之單元密度。一些實施例中，識別第一區域之步驟更包含辨認第一列大致上是以單元中對應之多個單元來填充，以及辨認第二列為大致上缺少單元中對應之多個單元。相對於大致上垂直第一方向之第二方向，第一列及第二列分別具有第一高度(H1)及第二高度(H2)。其中一個第一區域的例子為第2A圖中佈局圖200C所示之區域204。第一列及第二列的例子分別為第2C圖中列R(i)及R(i+1)。第一方向及第二方向的例子分別為水平方向及垂直方向。第一列及第二列具有大致上相異之單元密度的例子如第2C及2F圖或其他相似者所示。第一列及第二列分別具有第一高度(H1)及第二高度(H2)的例子分別為高度HA及HB，其中HB小於HA。一些實施例中，多列高度單元具有高度HC，其中HC為HA與HB之合(HC=HA+HB)。自方塊802，至方塊804進行流程。

方塊804中，對於在第一列之第一位置中具有第一高度之單元中之一者，為第一高度單元，以多列高度單元替換第一高度單元(單元212C)。相對於第一方向上，多列高度單元較第一單元窄。其中一個第一高度單元的例子為第2C圖及第2E圖所示之單元212C。以多列高度單元替換第一高度單元的例子包含第2D圖之單元212D、第2E圖之單元212D’、216E及218E或其他相似者。自方塊804，至方塊806進行流程。

方塊806中，多列高度單元之第一部分被放置於部分的第一位置，藉以使第一列及第二列具更相似之單元密度。其中多列高度單元被放置於部分的第一位置的例子為第2D圖中單元212D之位置，使得第2D圖中列R(i)及R(i+1)具有更相似的單元密度。關於替換之更大數量以及對應的位置，其中的例子如第2G圖中第一列及第二列具有更相似的單元密度。一些實施例中，替換第一高度單元及放置多列高度單元之步驟，實際上：減少第一列之單元密度；增加第二列之單元密度；以及增加第一列及第二列之單元密度。自方塊806，至方塊808進行流程。

一些實施例中，第二部分之多列高度單元被額外分別設置於第二列之第二位置，且第二位置相對於第二方向鄰接第一位置。第三部分之多列高度單元被額外分別設置於第三列之第三位置，第三位置相對於第二方向鄰接第二位置。

方塊808中，根據佈局圖製造至少一個(A)或(B)。其中(A)為一個或多個半導體光罩，(B)為半導體積體電路的層中至少一個元件。請見後續討論第11圖。一些實施例中，製程更包含根據修改之佈局圖進行一個或多個微影曝光製程。

第9圖為根據一個或多個實施例之產生佈局圖之方法900之流程圖。

根據方法900用來產生佈圖局之例子中包含本揭示案之一實施例所揭露的佈局圖或其他佈局圖。一些實施例中，佈局圖或其版本儲存於非暫態電腦可讀取媒體(Non-transitory computer-readable medium)中，例如第10圖(以下討論)所示之電腦可讀取媒體1004。根據一些實施例，方法900為可執行的，例如利用電子設計自動化系統(Electronic design automation(EDA)system)1000(第10圖(以下討論))。

如第9圖所示，方法900包含方塊902-906。方塊902中，在佈局圖中，在佈局圖中的第一區域被識別，佈局圖具有數個單元。第一區域包含大致上平行第一方向延伸並交錯之第一列及第二列。第一列具有第一高度。第二列具有相異於第一高度之第二高度。第一列之初始平均單元密度大於第二列之初始平均單元密度。一些實施例中，識別第一區域之步驟更包含辨認第一列大致上是以單元中對應之多個單元來填充，以及辨認第二列為大致上缺少單元中對應之多個單元。其中一個第一區域的例子為第2A圖中佈局圖200C所示之區域204。第一列及第二列的例子對應為第2C圖中列R(i)及R(i+1)。第一方向及第二方向的例子分別為水平方向及垂直方向。第一列及第二列具有大致上相異之單元密度的例子如第2C及2F圖或其他相似者所示。第一列及第二列對應具有第一高度(H1)及第二高度(H2)的例子分別為高度HA及HB，其中HB小於HA。第一列之初始平均單元密度大於第二列之初始平均單元密度的例子如第2F圖所示。自方塊902，至方塊904進行流程。

方塊904中，以第二單元替換對應於第一列之對應之第一單元，其中：減少第一列之單元密度；增加第二列之單元密度；以及增加第一列及第二列之整體單元密度。

其中第一單元的例子為第2C圖及第2E圖之單元212C、第2C圖之單元210C、214C或其他相似者。一些實施例中，替換第一單元之步驟更包含：用以使第二單元於第一方向較對應之第一單元窄；以及用以使第二單元於第二方向較第一單元高。以第二單元替換第一單元之例子包含第2D圖之單元212D、212D’、216E、第2E圖之單元218E或其他相似者。一些實施例中，多數之單元相對第二方向跨越單一列；少數之單元相對於第二方向跨越多列；以及超過一半之第一區域具有數個單元。自方塊904，至方塊906進行流程。

方塊906中，根據佈局圖製造至少一個(A)或 (B)。其中(A)為一個或多個半導體光罩，(B)為半導體積體電路的層中至少一個元件。請見後續討論第11圖。一些實施例中，製程更包含根據修改之佈局圖進行一個或多個微影曝光製程。

第10圖為根據一些實施例之電子設計自動化系統(Electronic design automation(EDA)system，EDA系統)1000之方塊圖。

一些實施例中，EDA系統1000包含APR系統。於此說明之方法為根據一個或多個實施例，為用以產生修改的佈局圖之方法，並為可實現方法，例如一些實施例中利用EDA系統1000實現。

一些實施例中，EDA系統1000為通用電腦裝置(General purpose computing device)，包含硬體處理器(Hardware processor)1002及非暫態電腦可讀取媒體(N on-transitory computer-readable medium)1004。除了其他形式外，儲存媒體(Storage medium)1004有(即儲存)電腦程式碼(Computer program code)1006，電腦程式碼1006(即一組可執行指令)。由硬體處理器1002執行指令1006(至少部分的)代表用於執行根據一個或多個實施例(如下述所述之程序及/或方法)的部分或全部的EDA工具。

處理器1002透過匯流排(Bus)1008電性耦接電腦可讀取媒體1004。處理器1002亦透過匯流排1008電性耦接輸入/輸出(I/O)介面1010。網路介面(Network interface)1012亦透過匯流排1308電性耦接處理器 1002。網路介面1012連接網路1014，藉以使處理器1002及電腦可讀取媒體1004能藉由網路1014連接至外部元件。處理器1002被配置成執行編碼於電腦可讀取媒體1004中的電腦程式碼1006，用以使EDA系統1000能執行所述之程序及/或方法中的部分或全部。在一個或多個實施例中，處理器1002為中央處理器(Central processing unit,CPU)、多處理器(Multi-processor)、分佈式處理系統(Distributed processing system)、應用專用積體電路(Application specific integrated circuit,ASIC)及/或合適的處理器。

在一個或多個實施例中，電腦可讀取媒體1004為電子系統、磁性系統、光學系統、電磁系統、紅外線系統及/或半導體系統(或設備或裝置)。例如，電腦可讀取媒體1004包含半導體或固態記憶體(Solid-state memory)、磁帶(Magnetic tape)、可移動電腦盤(Removable computer diskette)、隨機存取記憶體(Random access memory，RAM)、唯讀記憶體(Read-only memory，ROM)、硬式磁碟(Rigid magnetic disk)及/或光碟(Optical disk)。在一個或多個使用光碟之實施例中，電腦可讀取媒體1004包含唯讀記憶光碟(Compact disk-read only memory，CD-ROM)、光碟讀/寫機(Compact disk-read/write，CD-R/W)及/或數位影音光碟(Digital video disc，DVD)。

在一個或多個實施例中，電腦可讀取媒體1004 儲存電腦程式碼1006，用以使EDA系統1000(其中此執行(至少部分的)代表EDA工具)能用於執行所述之程序及/或方法的部分或全部者。在一個或多個實施例中，電腦可讀取媒體1004亦儲存有助於執行部分或全部所述之程序及/或方法的資訊。在一個或多個實施例中，儲存媒體1004儲存一個或多個佈局圖1009。

EDA系統1000包含輸入/輸出介面1010。輸入/輸出介面1010耦合至外部電路系統。在一個或多個實施例中，輸入/輸出介面1010包含用於與處理器1002傳輸資訊及命令之鍵盤、小鍵盤(keypad)、滑鼠、軌跡球(Trackball)、觸控板(Trackpad)、觸控螢幕(Touchscreen)及/或方向鍵(Cursor direction key)。

EDA系統1000亦包含連接於處理器1002之網路介面1012。網路介面1012允許EDA系統1000與網路1014溝通(傳輸資料)，且網路1014連接一個或多個其他電腦系統。網路介面1012包含無線網路介面例如藍芽(BLUETOOTH)、無限保真(WIFI)、全球互通微波存取(WIMAX)、通用封包無線電服務(GPRS)或寬頻分碼多重存取(WCDMA)；或者包含有線網路介面如乙太網路(ETHERNET)、通用序列匯流排(USB)或電器及電子工程師學會-1364(IEEE-1364)標準等。在一個或多個實施例中，部分或全部所述之程序及/或方法能執行於二個或多個EDA系統1000。

EDA系統1000被配置成藉由輸入/輸出介面 1010接收資訊。由輸入/輸出介面1010所接收之資訊包含提供處理器1000來處理的一個或多個指令、數據、設計準則、標準單元庫及/或其他參數中之一者。資訊藉由匯流排1008傳輸至處理器10302。EDA系統1000被配置成藉由輸入/輸出介面1010接收與使用者介面(UI,User interface)相關的資訊。資訊作為使用者介面(UI)1342在電腦可讀取媒體1004中被儲存為使用者介面(UI)1042。

一些實施例中，所述之程序及/或方法中的部分或全部被執行用於藉由處理器執行之獨立軟體應用。一些實施例中，所述之程序及/或方法中的部分或全部被執行作為附加軟體應用程式的部分應用程式。一些實施例中，所述之程序及/或方法中的部分或全部被執行作為應用程式之插件(Plug-in)。一些實施例中，所述之程序及/或方法中的至少一個者被執行作為EDA工具之部份應用程式。一些實施例中，所述之程序及/或方法中的部分或全部被執行作為藉由EDA系統1000所使用之應用程式。一些實施例中，包含標準單元之佈局圖是使用例如來自凱登斯設計系統公司(CADENCE DESIGN SYSTEMS,Inc.)提供的VIRTUOSO®等工具，或另一適合的工具。

一些實施例中，程序之實現為儲存於非暫態電腦可讀取媒體中程式的功能。非暫態電腦可讀取媒體之例子包含但不限於外接/可移除(External/Removable)及/或內部/內建(Internal/Built-in)儲存單元或記憶單元，例如一個或多個光碟(如數位視訊光碟，DVD)、磁碟(如硬碟)、半導體記憶體(如ROM、RAM、記憶卡)及其他相似者。

第11圖為根據一些實施例的積體電路(Integrated circuit，IC)製程系統1100之方塊圖及其流程圖。一些實施例中，根據佈局圖，利用製程系統1100製造至少一個(A)或(B)。其中(A)為一個或多個半導體光罩，(B)為至少一個半導體積體電路的層中之至少一個元件。

第11圖中，積體電路製程系統1100包含例如設計機構(Design house)1120、光罩機構(Mask house)1130及積體電路製造廠(Manufacturer/Fabricator)1150，又稱為「製造廠」(Fab)等個體，且前述之實體與積體電路裝置1160相關的設計、研發、製造循環及/或服務中相互交流。積體電路製程系統1100中的個體是藉由通訊網路相互連接。一些實施例中，通訊網路為單一網路。一些實施例中，通訊網路為多種的不同網路，如內部網路(Intranet)及外部網路(Internet)。通訊網路包含有線及/或無線溝通頻道。每一個個體與其他個體中的一者或多者相互交流，並向其他個體之一者或多者提供服務及/或接收服務。一些實施例中，設計機構1120、光罩機構1130及積體電路製造廠1150中的二者或多者由單一個較大的公司持有。一些實施例中，設計機構1120、光罩機構1130及積體電路製造廠1150中二者或多者同時存在於共有的設施並並共用資源。

設計機構(或設計團隊)1120產生積體電路設計佈局圖1122。積體電路設計佈局圖1122包含多種用於積體電路裝置1160設計之幾何圖案。幾何圖案對應於積體電路裝置1160所建構的各種組件之金屬層、氧化物層或半導體層之圖案。不同的層進行組合而形成各種積體電路特徵。舉例來說，積體電路設計佈局圖1122之部分包含欲形成於半導體基板(如矽晶圓)中的各種積體電路特徵，其中例如主動區(Active region)、閘極電極(Gate electrode)、源極(Source)、汲極(Drain)、層間內連(Interlayer interconnection)之金屬線或通孔(Via)、結合接墊(Bonding pad)之開口等，以及設置於半導體基板上之各種材料層。設計機構1120執行合適的設計程序，用以形成積體電路設計佈局圖1122。設計程序包含一個或多個邏輯設計、實體設計或放置及路由(Place and route)。積體電路設計佈局圖1122是以具有幾何圖案之資訊的一個或多個資料檔案呈現。例如，積體電路設計佈局圖1122能以GDSII檔案格式或DFII檔案格式表示。

光罩機構1130包含光罩資料準備(Mask data preparation)1132及光罩製作(Mask fabrication)1144。光罩機構1130使用積體電路設計佈局圖1122並根據積體電路設計佈局圖1122製造積體電路裝置1160的一個或多個光罩1145。光罩機構1130執行光罩資料準備1132，其中積體電路設計佈局圖1122被轉譯成代表性資料檔案(representative data file，RDF)。光罩資料準備1132提供RDF給光罩製作1144。光罩製作1144包含光罩寫入器(Mask writer)。光罩寫入器將RDF轉換成基板之影像，其中基板例如遮罩(Reticle)1145或半導體晶圓1153。積體電路設計佈局圖1122由光罩資料準備1132操作，以遵從光罩寫入器及/或積體電路製造廠1150所指示的要求。如第11圖所示，光罩資料準備1132及光罩製作1144為單獨的要件。一些實施例中，光罩資料準備1132及光罩製作1144能被統稱為光罩資料準備。

一些實施例中，光罩資料準備1132包含光學接近修正(Optical proximity correction，OPC)，光學接近修正使用微影增強技術(Lithography enhancement technique)以補償影像誤差(Image error)，例如可能因繞射(Diffraction)、干涉(Interference)、其他製程效應等造成的影像誤差。光學接近修正調整積體電路設計佈局圖1122。一些實施例中，光罩資料準備1132包含解析度增強技術(Resolution enhancement technique，RET)，例如離軸照明(Off-axis illumination)、次解析輔助特徵(Sub-resolution assist features)、相位移光罩(Phase-shifting mask)、其他合適之技術等、或其中之任組合者。一些實施例中，亦使用將光學接近修正作為逆向成像問題而處理的逆向微影術(Inverse lithography technology，ILT)。

一些實施例中，光罩資料準備1132包含光罩規則檢查器(Mask rule checker,MRC)。光罩規則檢查器是以某些幾何約束條件及/或連接性約束條件之一組光罩創建準則(Mask creation rule)來檢查已經執行光學接近修正中各過程後的過積體電路設計佈局圖1122，用以確保具有足夠的餘裕(Margin)來補償半導體製程過程中的可變性(Variability)等。一些實施例中，光罩規則檢查器修改積體電路設計佈局圖1122以補償於光罩製作1144之限制，其中可解除由光學接近修正執行的修改中之部分，以滿足光罩創建準則。

一些實施例中，光罩資料準備1132包含微影製程檢查(Lithography process checking，LPC)。微影製程檢查對將由模擬接續由製造廠1150實作的加工進行模擬，以製造製造積體電路裝置1160。微影製程檢查根據積體電路設計佈局圖1122以模擬加工程序，用以創建模擬製造裝置(如積體電路裝置1160)。微影製程檢查模擬中的加工程序參數能包含關聯積體電路製造循環的各種製程相關參數、用於製造積體電路工具相關的參數、及/或製造製程程序之其他態樣。微影製程檢查考慮多種因素，如空中影像對比(Aerial image contrast)、焦點深度(Depth of focus，DOF)、光罩誤差增強因子(Mask error enhancement factor，MEEF)、其他適合之因素等及其中之任組合者。一些實施例中，以藉由微影製程檢查而創建模擬製造的裝置後，若模擬裝置之形狀不夠接近於其預設的形狀以滿足設計準則時，則重複執行光學接近修正及/或光罩規則檢查器，以進一步改善積體電路設計佈局圖1122。

應當理解的是，為簡潔說明，上述之光罩資料準備1132之說明為已簡化。一些實施例中，光罩資料準備 1132包含如邏輯運算(Logic operation，LOP)等其他特徵，用以根據製造準則來修改積體電路設計佈局圖1122。並且，在光罩資料準備1132期間施加至積體電路設計佈局圖1122之製程程序可以各種不同順序執行。

在光罩資料準備1132之後並在光罩製作1144期間，根據修改後的積體電路設計佈局圖1122製作光罩1145或由光罩1145形成之群組。一些實施例中，光罩製作1144包含根據積體電路設計佈局圖1122執行一個或多個之微影曝光(Lithographic exposures)程序。一些實施例中，使用電子束(Electron-beam，e-beam)或多重電子數機制，以根據修改後的積體電路設計佈局圖1122在光罩1145(遮罩(Reticle)或遮版(Photomask))形成圖案。光罩1145能使用各種技術形成。一些實施例中，光罩使用二元技術(Binary technology)形成。一些實施例中，光罩圖案包含不透明區(Opaque region)及透明區(Transparent region)。用於將以塗佈在晶圓上的影像敏感性材料層如光阻(Photoresist)曝光的輻射束(Radiation beam)如紫外線(Ultraviolet，UV)被不透明區遮擋並穿透透明區。一個實施例中，二元光罩(Binary mask)包含透明基板如熔融石(Fused quartz)，及塗佈在光罩之不透明區的不透明材料如鉻(Chromium)。或於其他實施例中，光罩1145使用相位移技術(Phase shift technology)形成。在相移光罩(Phase shift mask，PSM)中，形成於光罩1145上的圖案中之各種特徵被配置成具有恰當的相差(Phase difference)，以增強成像品質或解析度。不同各種例子中，相移光罩能為衰減式相移光罩(Attenuated PSM)或交替式相移光罩(Alternating PSM)。藉由光罩製作1144而產生一個或多個被用於各種程序中的光罩1145。例如，前述之一個或多個光罩1145被用在半導體晶圓1453中形成各種參雜區之離子植入製程(Ion implantation process)、在半導體晶圓1453中形成各種蝕刻區的蝕刻製程(Etching process)、及/或其他適合之製程。

製造廠1150包含用以製造各種不同的積體電路產品的一個或多個製造設施的積體電路製作工廠。一些實施例中，製造廠1150為半導體代工廠。例如，可存在一種用於多個積體電路產品的前端製作(生產線前端，Front-end-of-line(FEOL)fabrication)的製造設施，同時第二種製造設施可提供用於積體電路產品的內連及封裝的後端製作(生產線後端，Back-end-of-line(BEOL)fabrication)的製造設施，且第三種製造設施能提供其他代工工廠服務。

製造廠1150使用由光罩機構1130製作的光罩1145(或多個光罩1145)來製作，並進一步製造積體電路裝置1160。因此，製造廠1150至少間接地使用積體電路設計佈局圖1122來製作積體電路裝置1160。一些實施例中，製造廠1150使用前述之光罩1145(或多個光罩1145)製造積體電路裝置1160，以形成積體電路裝置1160。一些實施例中，積體電路製造包含至少間接地利用積體電路設計佈局圖 1122執行一個或多個微影曝光。半導體晶圓1153包含矽基板或上面形成具有材料層的其他合適基板。半導體晶圓1153更包含(在後續製造步驟形成之)一個或多個各種參雜區、介電特徵、多級內連線(Multilevel interconnect)等或其他相似者。

例如在2016年2月9日獲得授權的美國專利第9,256,709號、在2015年10月1日公開得美國預先授權公開案第20150278429號、在2014年2月6日公開得美國預先授權公開案第20140040838號、以及在2007年8月21日獲得授權的美國專利第7,260,442號中能找到與積體電路製程系統(如第11圖之系統1100)及其相關的積體電路製造流程之細節，前述之美國專利及美國預先授權公開案中每一者的全文併入本揭示案之一實施例供參考。

一些實施例中，一種製造半導體裝置之方法，該方法包含：對於儲存在一非暫態電腦可讀取媒體之一佈局圖，產生該佈局圖，包含：識別該佈局圖中具有複數單元之一第一區域，該第一區域包含大致上平行一第一方向延伸之一第一列及一第二列，該第一列及該第二列具有大致上相異之單元密度；相對於大致上垂直於該第一方向之一第二方向，該第一列及該第二列具有對應之一第一高度及一第二高度；對於在該第一列之一第一位置中具有該第一高度之該等單元中之一第一高度單元，以一多列高度單元替換該第一高度單元，相對於該第一方向上，該多列高度單元較該第一單元窄；以及放置該多列高度單元之一第一部分於部分的該第一位置，藉以使該第一列及該第二列具更相似之單元密度。

一些實施例中，識別該第一區域之步驟更包含：辨認該第一列大致上係以該等單元中對應之多個單元來填充；以及辨認該第二列為大致上缺少該等單元中對應之多個單元。一些實施例中，該第二高度(H2)小於該第一高度(H1)。一些實施例中，放置該多列高度單元之步驟更包含：增設該多列高度單元之一第二部分於該第二列之一第二位置，該第二位置相對於該第二方向鄰接該第一位置；以及增設該多列高度單元之一第三部分於一第三列之一第三位置，該第三位置相對於該第二方向鄰接該第一位置。一些實施例中，放置該多列高度單元之步驟更包含：增設該多列高度單元之一第二部分於該第二列中對應之一第二位置，該第二位置相對於該第二方向鄰接該第一位置；以及增設該多列高度單元之一第三部分於一第三列中對應之一第三位置，該第三位置相對於該第二方向鄰接該第二位置。一些實施例中，替換該第一高度單元及放置該多列高度單元之步驟實際上減少該第一列之單元密度；替換該第一高度單元及放置該多列高度單元之步驟實際上增加該第二列之單元密度；以及替換該第一高度單元及放置該多列高度單元之步驟實際上增加該第一列及該第二列之單元密度。一些實施例中，該多列高度單元之高度等於該第二高度(H2)加該第一高度(H1)。一些實施例中，多數之該等單元相對該第二方向跨越單一列；少數之該等單元相對於該第二方向跨越多列；以及超過一半之該第一區域具有數個單元。一些實施例中，製造半導體裝置之方法，更包含：根據該佈局圖製造至少一個(A)或(B)，其中(A)為一個或多個半導體光罩，(B)為半導體積體電路的層中之至少一個元件。

一些實施例中，一種產生佈局圖之系統，該佈局圖儲存於一非暫態電腦可讀取媒體，該系統包含：至少一處理器；以及至少一記憶體，包含用於一個或多個程式之一電腦程式碼；其中該至少一記憶體中，該電腦程式碼及該處理器用以使該系統執行：識別該佈局圖中具有複數單元之一第一區域，該第一區域包含大致上平行於一第一方向延伸並交錯之一第一列及一第二列；相對於大致上垂直於該第一方向之一第二方向，該第一列具有一第一高度且該第二列具有相異於該第一高度之一第二高度；以及該第一列之初始平均單元密度大於該第二列之初始平均單元密度。該電腦程式碼及該處理器用以使該系統執行：以複數第二單元替換對應於該第一列之對應之複數第一單元，其中：減少對應於一個或多個該第一列之單元密度；增加對應於一個或多個該第二列之單元密度；藉以實際上增加該第一列及該第二列之單元密度。

一些實施例中，產生佈局圖之系統，其中對於識別該第一區域之步驟，該至少一記憶體、該電腦程式碼及該至少一處理器更用以使該系統執行：辨認該第一列大致上係以該等單元中對應之多個單元來填充；以及辨認該第二列為大致上缺少該等單元中對應之多個單元。一些實施例中，其中對於替換該等第一單元之步驟，該至少一記憶體、該電腦程式碼及該至少一處理器更用以使該系統執行：用以使該等第二單元於該第一方向較對應之該等第一單元窄；以及用以使該等第二單元於該第二方向較該等第一單元高。一些實施例中，產生佈局圖之系統，其中：該等第一單元之一給定第一單元位在對應該第一列之一第一給定第一列之一給定第一列位置；以及關於替換該等第一單元之步驟，以及對於該給定第一單元對應之該等第二單元之一給定第二單元，該至少一記憶體、該電腦程式碼及該至少一處理器更用以使該系統執行：放置該給定第二單元之一第一部分於部分之該給定第一位置；以及放置該給定第二單元之一第二部分於該第二列對應之一第一給定第二列所對應之一第二位置；該給定第二位置相對於該第二方向鄰接部分之該給定第一位置。一些實施例中，產生佈局圖之系統，其中關於替換該等第一單元之步驟，以及對於該給定第二單元，該至少一記憶體、該電腦程式碼及該至少一處理器更用以使該系統執行：增放該給定第二單元之一第三部分於該第二列之一第二給定第二列之一第三位置；該第三位置相對於該第二方向對應鄰接該第一位置。一些實施例中，產生佈局圖之系統，其中關於替換該等第一單元之步驟，以及對於該給定第二單元，該至少一記憶體、該電腦程式碼及該至少一處理器更用以使該系統執行：增放該給定第二單元之一第三部分於該第一列之一第二給定第一列之一第三位置；該第三位置相對於該第二方向對應鄰接該第二位置。一些實施例中，產生佈局圖之系統，其中：多數之該等單元相對該第二方向跨越單一列；少數之該等單元相對於該第二方向跨越多列；以及超過一半之該第一區域具有數個單元。一些實施例中，更具體地，產生佈局圖之系統，更包含：至少一光罩製造廠，用以根據修改之該佈局圖製造一個或多個半導體光罩；或至少一製造廠，用以根據修改之該佈局圖製造半導體積體電路層之至少一個元件。一些實施例中，產生佈局圖之系統，其中：該光罩製造廠更於包含製造一個或多個半導體光罩之方面，根據修改之該佈局圖進行一個或多個微影曝光製成；或該製造廠更於包含製造半導體積體電路層之至少一個元件之方面，根據修改之該佈局圖進行一個或多個微影曝光製成。

一些實施例中，一種半導體裝置包含：一區域，包含設置於大致上平行一第一方向延伸並交錯之複數第一列及複數第二列之單元區域；相對於大致上垂直於該第一方向之一第二方向，該等第一列及該等第二列具有對應之第一高度及第二高度；多數之單元區域相對該第二方向跨越單一列；少數之單元區域相對於該第二方向跨越二個或多個列；以及該等第二列之單元區域密度約為百分之四十。一些實施例中，半導體裝置，其中：該等第二列之單元區域密度為一第二密度；以及該等第二列之單元區域密度為至少在大於百分之四十並小於等於該第二密度且小於等於百分之七十之範圍內((

40%)

D_2nd

(

70%))。

前述概略說明多個實施例的特徵使得本領域具通常知識者可以更好地理解本揭示案之一實施例的各個方面。本領域具通常知識者應理解的是，可以立即地使用本揭示案之一實施例作為設計或修改其他程序和結構的基礎，以達到相同的目的和/或實現本揭示案之一實施例介紹之實施例的相同優點。本領域具通常知識者也應認識，如此的同等結構不脫離本揭示案之一實施例的精神和範圍，並且在不脫離本揭示案之一實施例的精神和範圍的情況下，可以於其中執行各種改變、替換和變更。

800‧‧‧方法

802~808‧‧‧方塊

Claims

一種製造半導體裝置之方法，該方法包含：對於儲存在一非暫態電腦可讀取媒體之一佈局圖，產生該佈局圖，包含：識別該佈局圖中具有複數單元之一第一區域，該第一區域包含大致上平行一第一方向延伸之一第一列及一第二列，該第一列及該第二列具有大致上相異之單元密度；相對於大致上垂直於該第一方向之一第二方向，該第一列及該第二列具有對應之一第一高度及一第二高度；對於在該第一列之一第一位置中具有該第一高度之該等單元中之一第一高度單元，以一多列高度單元替換該第一高度單元，相對於該第一方向上，該多列高度單元較該第一單元窄；以及放置該多列高度單元之一第一部分於部分的該第一位置，藉以使該第一列及該第二列具更相似之單元密度。
如申請專利範圍第1項所述之製造半導體裝置之方法，其中識別該第一區域之步驟更包含：辨認該第一列大致上係以該等單元中對應之多個單元來填充；以及辨認該第二列為大致上缺少該等單元中對應之多個單元。
如申請專利範圍第1項所述之製造半導體裝置之方法，其中該第二高度小於該第一高度。
如申請專利範圍第1項所述之製造半導體裝置之方法，其中放置該多列高度單元之步驟更包含：增設該多列高度單元之一第二部分於該第二列之一第二位置，該第二位置相對於該第二方向鄰接該第一位置；以及增設該多列高度單元之一第三部分於一第三列之一第三位置，該第三位置相對於該第二方向鄰接該第一位置。
如申請專利範圍第1項所述之製造半導體裝置之方法，其中放置該多列高度單元之步驟更包含：增設該多列高度單元之一第二部分於該第二列中對應之一第二位置，該第二位置相對於該第二方向鄰接該第一位置；以及增設該多列高度單元之一第三部分於一第三列中對應之一第三位置，該第三位置相對於該第二方向鄰接該第二位置。
如申請專利範圍第1項所述之製造半導體裝置之方法，其中替換該第一高度單元及放置該多列高度單元之步驟實際上減少該第一列之單元密度；替換該第一高度單元及放置該多列高度單元之步驟實際上增加該第二列之單元密度；以及替換該第一高度單元及放置該多列高度單元之步驟實際上增加該第一列及該第二列之單元密度。
如申請專利範圍第1項所述之製造半導體裝置之方法，其中該多列高度單元之高度等於該第二高度加該第一高度。
如申請專利範圍第1項所述之製造半導體裝置之方法，其中：多數之該等單元相對該第二方向跨越單一列；少數之該等單元相對於該第二方向跨越多列；以及超過一半之該第一區域具有數個單元。
如申請專利範圍第1項所述之製造半導體裝置之方法，更包含：根據該佈局圖製造至少一個(A)或(B)，其中(A)為一個或多個半導體光罩，(B)為半導體積體電路的層中之至少一個元件。
一種產生佈局圖之系統，該佈局圖儲存於一非暫態電腦可讀取媒體，該系統包含：至少一處理器；以及至少一記憶體，包含用於一個或多個程式之一電腦程式碼；其中該至少一記憶體中，該電腦程式碼及該處理器用以使該系統執行：識別該佈局圖中具有複數單元之一第一區域，該第一區域包含大致上平行於一第一方向延伸並交錯之一第一列及一第二列；相對於大致上垂直於該第一方向之一第二方向，該第一列具有一第一高度且該第二列具有相異於該第一高度之一第二高度；以及該第一列之初始平均單元密度大於該第二列之初始平均單元密度；以複數第二單元替換對應於該第一列之對應之複數第一單元，其中：減少對應於一個或多個該第一列之單元密度；增加對應於一個或多個該第二列之單元密度；藉以實際上增加該第一列及該第二列之單元密度。
如申請專利範圍第10項所述之產生佈局圖之系統，其中對於識別該第一區域之步驟，該至少一記憶體、該電腦程式碼及該至少一處理器更用以使該系統執行：辨認該第一列大致上係以該等單元中對應之多個單元來填充；以及辨認該第二列為大致上缺少該等單元中對應之多個單元。
如申請專利範圍第10項所述之產生佈局圖之系統，其中對於替換該等第一單元之步驟，該至少一記憶體、該電腦程式碼及該至少一處理器更用以使該系統執行：用以使該等第二單元於該第一方向較對應之該等第一單元窄；以及用以使該等第二單元於該第二方向較該等第一單元高。
如申請專利範圍第10項所述之產生佈局圖之系統，其中：該等第一單元之一給定第一單元位在對應該第一列之一第一給定第一列之一給定第一列位置；以及關於替換該等第一單元之步驟，以及對於該給定第一單元對應之該等第二單元之一給定第二單元，該至少一記憶體、該電腦程式碼及該至少一處理器更用以使該系統執行：放置該給定第二單元之一第一部分於部分之該給定第一位置；以及放置該給定第二單元之一第二部分於該第二列對應之一第一給定第二列所對應之一第二位置；該給定第二位置相對於該第二方向鄰接部分之該給定第一位置。
如申請專利範圍第13項所述之產生佈局圖之系統，其中關於替換該等第一單元之步驟，以及對於該給定第二單元，該至少一記憶體、該電腦程式碼及該至少一處理器更用以使該系統執行：增放該給定第二單元之一第三部分於該第二列之一第二給定第二列之一第三位置；該第三位置相對於該第二方向對應鄰接該第一位置。
如申請專利範圍第14項所述之產生佈局圖之系統，其中關於替換該等第一單元之步驟，以及對於該給定第二單元，該至少一記憶體、該電腦程式碼及該至少一處理器更用以使該系統執行：增放該給定第二單元之一第三部分於該第一列之一第二給定第一列之一第三位置；該第三位置相對於該第二方向對應鄰接該第二位置。
如申請專利範圍第10項所述之產生佈局圖之系統，其中：多數之該等單元相對該第二方向跨越單一列；少數之該等單元相對於該第二方向跨越多列；以及超過一半之該第一區域具有數個單元。
如申請專利範圍第10項所述之產生佈局圖之系統，更包含：至少一光罩製造廠，用以根據修改之該佈局圖製造一個或多個半導體光罩；或至少一製造廠，用以根據修改之該佈局圖製造半導體積體電路層之至少一個元件。
如申請專利範圍第17項所述之產生佈局圖之系統，其中：該光罩製造廠更於包含製造一個或多個半導體光罩之方面，根據修改之該佈局圖進行一個或多個微影曝光製成；或該製造廠更於包含製造半導體積體電路層之至少一個元件之方面，根據修改之該佈局圖進行一個或多個微影曝光製成。
一種半導體裝置，包含：一區域，包含設置於大致上平行一第一方向延伸並交錯之複數第一列及複數第二列之單元區域；相對於大致上垂直於該第一方向之一第二方向，該等第一列及該等第二列具有對應之第一高度及第二高度；多數之單元區域相對該第二方向跨越單一列；少數之單元區域相對於該第二方向跨越二個或多個列；以及該等第二列之單元區域密度約為百分之四十。
如申請專利範圍第19項所述之半導體裝置，其中：該等第二列之單元區域密度為一第二密度；以及該等第二列之單元區域密度為至少在大於百分之四十並小於等於該第二密度且小於等於百分之七十之範圍內。