JP7286581B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7286581B2
JP7286581B2 JP2020052174A JP2020052174A JP7286581B2 JP 7286581 B2 JP7286581 B2 JP 7286581B2 JP 2020052174 A JP2020052174 A JP 2020052174A JP 2020052174 A JP2020052174 A JP 2020052174A JP 7286581 B2 JP7286581 B2 JP 7286581B2
Authority
JP
Japan
Prior art keywords
cell
region
template
semiconductor device
capacity cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020052174A
Other languages
English (en)
Other versions
JP2021153078A (ja
Inventor
志徳 酒井
明雄 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2020052174A priority Critical patent/JP7286581B2/ja
Priority to US17/195,303 priority patent/US11532545B2/en
Publication of JP2021153078A publication Critical patent/JP2021153078A/ja
Application granted granted Critical
Publication of JP7286581B2 publication Critical patent/JP7286581B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明の実施形態は、半導体装置に関する。
半導体装置は、電源線が延びる方向と、これと交差する方向とに複数のセルが配列された構成を取ることがある。このとき、電源線と交差する方向のセル寸法は、例えばセルハイトと呼ばれる。このような半導体装置において、スタンダードセル方式と呼ばれる方式では、隣り合う電源線間の距離の整数倍となるよう、各セルのセルハイトが標準化されている。
しかしながら、スタンダードセル方式の半導体装置に、デカップリングキャパシタとして機能する容量セルを組み込む場合、容量セルもまた、スタンダードセル方式の規格に則って構成されなければならず、容量セルのゲート電極が拡散領域と重なる領域である容量領域を広くとることが困難である。
特開２００５－０５１０３７号公報
一つの実施形態は、１つの容量セルあたりの容量領域の比率を高めることができる半導体装置を提供することを目的とする。
実施形態の半導体装置は、第１の方向に延びる複数の電源線と、前記第１の方向および前記第１の方向と交差する第２の方向に沿って配列され、前記第２の方向における寸法であるセルハイトが、前記第２の方向に互いに隣接する前記電源線間の距離の整数倍となっている複数のセルと、を備える半導体装置であって、前記複数のセルは、前記半導体装置としての機能に寄与する機能セルと、第１の導電型の拡散領域および前記拡散領域の上方に積層されるゲート電極を有し、デカップリングキャパシタとして機能する容量セルと、を含み、前記容量セルは、前記距離の２倍以上のセルハイトを有するマルチハイトセルとして構成され、積層方向において前記拡散領域と重なる前記ゲート電極の領域であって、前記第２の方向に並んだ複数の重なり領域を有し、前記複数の重なり領域は、前記第１の導電型とは異なる第２の導電型の連続的な１つのウェル内に配置されており、前記容量セルは、前記距離の偶数倍のセルハイトを有し、前記容量セルの前記第２の方向の両端部は共に、前記ウェル内に配置されている。
図１は、実施形態にかかる半導体装置の構成の一例を示す平面図である。 図２は、実施形態にかかる容量セルの構成の一例を示す平面図である。 図３は、実施形態にかかる半導体装置のセルレイアウトの一例について説明する模式図である。 図４は、実施形態にかかる容量セルの設計に用いられるテンプレートの一例を示す模式図である。 図５は、実施形態にかかる容量セルにおけるテンプレートの配置場所を詳細に示す模式図である。 図６は、実施形態にかかる容量セルにおけるテンプレートの配置場所を詳細に示す模式図である。 図７は、実施形態にかかる容量セルにおけるテンプレートの配置場所を詳細に示す模式図である。 図８は、実施形態にかかる容量セルにおけるテンプレートの配置場所を詳細に示す模式図である。 図９は、実施形態にかかる容量セルを、テンプレートを用いて組み立てる場合の例を示す模式図である。 図１０は、実施形態にかかる半導体装置の容量セルのレイアウトの一例を示す模式図である。 図１１は、実施形態にかかる容量セルと比較例にかかる容量セルとの一例を示す平面図である。 図１２は、実施形態の変形例にかかる容量セルであって、第１配線層を有する容量セルの構成の一例を示す平面図である。 図１３は、実施形態の変形例にかかる容量セルであって、第２配線層を形成するため第１配線層上にビアが形成された容量セルの構成の一例を示す平面図である。 図１４は、実施形態の変形例にかかる容量セルであって、第２配線層を有する容量セルの構成の一例を示す平面図である。
以下に、本発明につき図面を参照しつつ詳細に説明する。なお、下記の実施形態により、本発明が限定されるものではない。また、下記実施形態における構成要素には、当業者が容易に想定できるものあるいは実質的に同一のものが含まれる。
（半導体装置の構成例）
図１は、実施形態にかかる半導体装置１の構成の一例を示す平面図である。図１（ａ）は半導体装置１の全体構成を示し、図１（ｂ）は半導体装置１の一部拡大図を示す。
図１（ａ）に示すように、半導体装置１は、複数の電源線ＶＤＤ，ＶＳＳ、複数の機能セルＣＳ、及び複数の容量セルＣＤ（ＣＤｄ，ＣＤｔ，ＣＤｑ，ＣＤｐ）を備える。
複数の電源線ＶＤＤ，ＶＳＳは例えばＸ方向に延び、電源線ＶＤＤと電源線ＶＳＳとはＸ方向と交差するＹ方向に交互に配置される。半導体装置１において、各々の電源線ＶＤＤ，ＶＳＳ間の距離は等しくなるよう設計されている。
個々の電源線ＶＤＤ及びその周辺の機能セルＣＳが配置される領域には、電源線ＶＤＤに沿って例えばｎウェルが配置されている。個々の電源線ＶＳＳ及びその周辺の機能セルＣＳが配置される領域には、電源線ＶＳＳに沿って例えばｐウェルが配置されている。
複数の機能セルＣＳ及び複数の容量セルＣＤは、Ｘ方向およびＹ方向に沿って配列されている。各々の機能セルＣＳ及び各々の容量セルＣＤにおいては、Ｙ方向におけるセル寸法であるセルハイトが、互いに隣接する電源線ＶＤＤ，ＶＳＳ間の距離の整数倍となっている。
このように、電源線ＶＤＤ，ＶＳＳ間の距離を基準として、標準化されたセルハイトを有する機能セルＣＳ及び容量セルＣＤをスタンダードセルと呼び、スタンダードセルを用いて半導体装置１を構成する方式をスタンダードセル方式と呼ぶことがある。
また、本明細書では、上述のＹ方向を、機能セルＣＳ及び容量セルＣＤのハイト方向とも呼ぶ。Ｙ方向の電源線ＶＤＤ，ＶＳＳ間の距離の１つ分を１ロウとし、Ｙ方向をロウ方向と呼ぶこともある。また、本明細書では、上述のＸ方向を、機能セルＣＳ及び容量セルＣＤの幅方向とも呼ぶ。Ｘ方向をカラム方向と呼ぶこともある。
各々の機能セルＣＳは、半導体装置１としての機能に寄与するセルであり、例えば電源線ＶＤＤ，ＶＳＳ間の距離の１倍以上のセルハイトを有する。すなわち、機能セルＣＳにおける最小のセルハイトは、電源線ＶＤＤ，ＶＳＳ間の距離と等しくなるよう設計されている。
各々の機能セルＣＳは、上述のｎウェル内に配置される領域を少なくとも１つ、及び上述のｐウェル内に配置される領域を少なくとも１つ有する。すなわち、例えば電源線ＶＤＤ，ＶＳＳ間の距離と等しいセルハイトを有するシングルハイトセルであれば、機能セルＣＳのＹ方向の一端側がｎウェル内に配置され、他端側がｐウェル内に配置される。また例えば、電源線ＶＤＤ，ＶＳＳ間の距離の２倍のセルハイトを有するダブルハイトセルであれば、機能セルＣＳのＹ方向の両端部がｎウェルまたはｐウェル内に配置され、中央部が両端部と反対の導電型のウェル内に配置される。
各々の容量セルＣＤは、例えばＰＭＯＳトランジスタのゲート電極容量を利用したデカップリングキャパシタとして機能するセルであり、半導体装置１が動作する際に電源の揺らぎ等のノイズが発生するのを抑制するため、例えば機能セルＣＳの間に挿入される。
各々の容量セルＣＤは、例えば電源線ＶＤＤ，ＶＳＳ間の距離の２倍以上のセルハイトを有する。このように、電源線ＶＤＤ，ＶＳＳ間の距離の２倍以上のセルハイトを有するセルをマルチハイトセルとも呼ぶ。例えば、図１（ａ）における容量セルＣＤｄ，ＣＤｔ，ＣＤｑ，ＣＤｐはいずれもマルチハイトセルである。
これらのうち、容量セルＣＤｄは電源線ＶＤＤ，ＶＳＳ間の距離の２倍（２ロウ分）のセルハイトを有する。容量セルＣＤｔは電源線ＶＤＤ，ＶＳＳ間の距離の３倍（３ロウ分）のセルハイトを有する。容量セルＣＤｑは電源線ＶＤＤ，ＶＳＳ間の距離の４倍（４ロウ分）のセルハイトを有する。容量セルＣＤｐは電源線ＶＤＤ，ＶＳＳ間の距離の５倍（５ロウ分）のセルハイトを有する。
ただし、これらの容量セルＣＤｄ，ＣＤｔ，ＣＤｑ，ＣＤｐを区別しないときは、単に容量セルＣＤと記載する。
各々の容量セルＣＤにおいては、電源線ＶＳＳを跨ぐ位置のＸ方向両端部がｐウェル内に配置されている。
また、種々のセルハイトを有する容量セルＣＤのうち、例えば容量セルＣＤｄ，ＣＤｑ等の電源線ＶＤＤ，ＶＳＳ間の距離の偶数倍のセルハイトを有する容量セルＣＤにおいては、Ｙ方向の一端部から他端部までの両端部が、１つの連続的なｎウェル内に配置されている。すなわち、この容量セルＣＤのＸ方向中央部において、ｎウェルはこの容量セルのＹ方向の一端部から他端部に至るまで連続的に延びる。
また、種々のセルハイトを有する容量セルＣＤのうち、例えば容量セルＣＤｔ，ＣＤｐ等の電源線ＶＤＤ，ＶＳＳ間の距離の奇数倍のセルハイトを有する容量セルＣＤにおいては、Ｙ方向の一端部がｎウェル内に配置され、他端部がｐウェルに配置されている。この容量セルＣＤのＸ方向中央部において、ｎウェルはこの容量セルのＹ方向の一端部から、ｐウェル内に配置される他端部の近傍に亘って連続的に延びる。
図１（ｂ）は、ダブルハイトセルとして構成される１つの容量セルＣＤｄと、この容量セルＣＤｄに隣接して配置され、シングルハイトセルとして構成される２つの機能セルＣＳと、を示している。
図１（ｂ）に示すように、１つの機能セルＣＳのセル領域Ａｃｓは、１つの電源線ＶＳＳの近傍からＹ方向片側に延び、セル領域ＡｃｓのＹ方向他端部は、電源線ＶＳＳと隣接する電源線ＶＤＤの近傍に達している。
機能セルＣＳのセル領域Ａｃｓのうち、Ｙ方向の電源線ＶＤＤ寄りの領域はｎウェルＷｎ内に配置されている。セル領域Ａｃｓが配置されるｎウェルＷｎ内には、ｐ型の拡散領域Ｄｐが配置されている。拡散領域Ｄｐを取り囲む点線の領域は、ｐ＋インプラ領域ＭＲｐである。ｐ＋インプラ領域ＭＲｐに対して、ｎウェルＷｎは充分な面積が確保されていなければならない。
機能セルＣＳのセル領域Ａｃｓのうち、Ｙ方向の電源線ＶＳＳ寄りの領域はｐウェルＷｐ内に配置されている。セル領域Ａｃｓが配置されるｐウェルＷｐ内には、ｎ型の拡散領域Ｄｎが配置されている。拡散領域Ｄｎを取り囲む点線の領域は、ｎ＋インプラ領域ＭＲｎである。ｎ＋インプラ領域ＭＲｎに対して、ｐウェルＷｐは充分な面積が確保されていなければならない。
機能セルＣＳは、拡散領域Ｄｐ，Ｄｎに跨るゲート電極ＧＥｓを有する。ゲート電極ＧＥｓは例えばポリシリコン等から構成される。ゲート電極ＧＥｓは、図示しないゲート酸化膜を介して、拡散領域Ｄｐ，Ｄｎ上に亘って配置される。
機能セルＣＳは、このほか、例えばゲート電極ＧＥｓまたは拡散領域Ｄｐ，Ｄｎ等に接続されるコンタクトＣＴｓ及びコンタクトＣＴｓの上端部に接続される配線層ＷＲｓ等を有していてもよい。
一方、容量セルＣＤｄのセル領域Ａｃｄは、１つの電源線ＶＳＳの近傍からＹ方向両側に延び、セル領域ＡｃｄのＹ方向両端部は、それぞれ電源線ＶＳＳと隣接する電源線ＶＤＤの近傍に達している。
容量セルＣＤｄのセル領域Ａｃｄのうち、Ｙ方向の中央部分である電源線ＶＳＳを含む領域であって、Ｘ方向の両端部は、ｐウェルＷｐ内に配置されている。このｐウェルＷｐは、上述の機能セルＣＳのセル領域Ａｃｓの一部、及び容量セルＣＤｄのセル領域Ａｃｄの一部を含んで、Ｘ方向に連続的に延びている。
容量セルＣＤｄのセル領域Ａｃｄのうち、ｐウェルＷｐ内に配置される領域以外の領域であるＸ方向の中央部分は、Ｙ方向の一端部から他端部に至るまで、連続的な１つのｎウェルＷｎ内に配置されている。このｎウェルＷｎの電源線ＶＤＤ寄りの領域は、上述の機能セルＣＳのセル領域Ａｃｓの一部、及び容量セルＣＤｄのセル領域Ａｃｄの一部を含んで、Ｘ方向に連続的に延びている。また、このｎウェルＷｎは、Ｙ方向において電源線ＶＤＤに隣接する図示しない機能セルの一部をも含んでＹ方向両側にも延びている。
容量セルＣＤｄのセル領域Ａｃｄが配置されるｎウェルＷｎ内には、電源線ＶＳＳを挟んでＹ方向両側に、ｐ型の拡散領域Ｄｐが配置されている。容量セルＣＤｄの一部が配置される拡散領域Ｄｐと、上述の機能セルＣＳの一部が配置される拡散領域Ｄｐとは共有されていない。
なお、容量セルＣＤｄの拡散領域Ｄｐを取り囲む点線の領域は、ｐ＋インプラ領域ＭＲｐである。ｐウェルＷｐ内の点線で囲まれた領域は、ｎ＋インプラ領域ＭＲｎである。これらのｐ＋インプラ領域ＭＲｐ及びｎ＋インプラ領域ＭＲｎに対して、ｎウェルＷｎ及びｐウェルＷｐはそれぞれ充分な面積が確保されていなければならない。
容量セルＣＤｄは、セル領域Ａｃｄ内のＸ方向中央部分であって、電源線ＶＳＳを挟んでＹ方向両側に、ゲート電極ＧＥｃを有する。ゲート電極ＧＥｃは例えばポリシリコン等から構成される。ゲート電極ＧＥｃのそれぞれの一端部は、電源線ＶＳＳの近傍に位置し、他端部は電源線ＶＳＳの両側の電源線ＶＤＤ近傍にまで達している。これにより、ゲート電極ＧＥｃは、図示しないゲート酸化膜を介して、拡散領域Ｄｐ上の拡散領域Ｄｐと略重なる位置に配置される。
容量セルＣＤｄは、セル領域Ａｃｄ内のＸ方向両端部近傍であって、電源線ＶＳＳを挟んでＹ方向両側に、ゲート電極ＧＥｅを有する。ゲート電極ＧＥｅは例えばポリシリコン等から構成される。ゲート電極ＧＥｅのそれぞれの一端部は、電源線ＶＳＳの近傍に位置し、他端部は電源線ＶＳＳの両側の電源線ＶＤＤ近傍にまで達している。すなわち、ゲート電極ＧＥｅは、ｎウェルＷｎ及びｐウェルＷｐに跨って配置される。またこれにより、ゲート電極ＧＥｅの電源線ＶＤＤ寄りの部分は、図示しないゲート酸化膜を介して、拡散領域Ｄｐ上の拡散領域Ｄｐと重なる位置に配置される。
これらのゲート電極ＧＥｃ，ＧＥｅの積層方向において、拡散領域Ｄｐと重なるゲート電極ＧＥｃ，ＧＥｅの領域（一点鎖線で囲われた領域）は、デカップリングキャパシタとして機能する容量セルＣＤｄの容量領域ＣＰである。拡散領域Ｄｐとゲート電極ＧＥｃ，ＧＥｅとの重なり領域としての容量領域ＣＰの面積が大きいほど、容量セルＣＤｄのデカップリングキャパシタとしての機能が高まり、電源の揺らぎ等のノイズを抑制する効果が高まる。
容量セルＣＤｄは、上記構成のほか、例えばゲート電極ＧＥｅまたは拡散領域Ｄｐ等に接続されるコンタクトＣＴ及びコンタクトＣＴの上端部に接続される配線層ＷＲ等を有していてもよい。
ここで、図２に、電源線ＶＤＤ，ＶＳＳ間の距離の奇数倍のセルハイトを有する容量セルＣＤの構成を示す。
図２は、実施形態にかかる容量セルＣＤの構成の一例を示す平面図である。より具体的には、図２には、電源線ＶＤＤ，ＶＳＳ間の距離の３倍のセルハイトを有するトリプルハイトセルとして構成される１つの容量セルＣＤｔと、この容量セルＣＤｔに隣接して配置され、シングルハイトセルとして構成される３つの機能セルＣＳと、が示されている。
図２に示すように、容量セルＣＤｔのセル領域Ａｃｄは、その一端部が配置される１つの電源線ＶＤＤの近傍からＹ方向に延び、隣接する電源線ＶＳＳ、及びその電源線ＶＳＳに隣接する電源線ＶＤＤを経て、これらの電源線ＶＳＳ，ＶＤＤを隔てた電源線ＶＳＳの近傍に達している。
なお、このようなセル領域Ａｃｄのうち、容量セルＣＤｔの一端部近傍の電源線ＶＤＤ及びこれに隣接する電源線ＶＳＳの間の領域、この電源線ＶＳＳ及びこれにＹ方向のもう一方側で隣接する電源線ＤＤの間の領域、並びにこの電源線ＶＤＤ及び容量セルＣＤｔの他端部近傍の電源線ＶＳＳの間の領域を、それぞれロウＲ１，Ｒ２，Ｒ３とも呼ぶ。
上記構成により、容量セルＣＤｔのセル領域Ａｃｄのうち、セル領域ＡｃｄのＹ方向他端部近傍に位置する電源線ＶＳＳ寄りの領域は、ｐウェルＷｐ内に配置されることとなる。また、セル領域ＡｃｄのＹ方向中央部に位置する電源線ＶＳＳを含む領域であって、Ｘ方向の両端部は、ｐウェルＷｐ内に配置されている。
これらの領域以外の容量セルＣＤｔのセル領域Ａｃｄは、ｎウェルＷｎ内に配置されている。すなわち、セル領域ＡｃｄのＸ方向の中央部分は、容量セルＣＤｔの一端部近傍の電源線ＶＤＤ及びこれに隣接する電源線ＶＳＳの間の領域（ロウＲ１）と、この電源線ＶＳＳ及びこれにＹ方向のもう一方側で隣接する電源線ＤＤの間の領域（ロウＲ２）と、この電源線ＶＤＤ及び容量セルＣＤｔの他端部近傍の電源線ＶＳＳの間の領域（ロウ３）の一部と、が連続的な１つのｎウェルＷｎ内に配置されている。
このｎウェルＷｎ内には、Ｙ方向に並んで、各々の電源線ＶＤＤ，ＶＳＳ間に、それぞれｐ型の拡散領域Ｄｐが配置される。この拡散領域Ｄｐ上には、図示しないゲート酸化膜を介して、複数のゲート電極ＧＥｃ，ＧＥｅが配置され、拡散領域Ｄｐと積層方向に重なる位置に容量領域ＣＰを有する。
より具体的には、ロウＲ１において、容量セルＣＤｔは、上述の容量セルＣＤｄの電源線ＶＳＳの片側領域と同一の構成を有する。
また、ロウＲ２において、容量セルＣＤｔは、上述の容量セルＣＤｄの電源線ＶＳＳの片側領域と略同一の構成を有する。ただし、容量セルＣＤｔのセル領域ＡｃｄのＹ方向中央部分にあたるロウＲ２においては、上述の容量セルＣＤｄが、Ｙ方向で隣接する図示しない機能セルの拡散領域およびゲート電極等の構成から一定以上の距離をとる必要があるのとは異なり、Ｙ方向における拡散領域Ｄｐ及びゲート電極ＧＥｃの寸法を長くすることができ、これらの重なり領域である容量領域ＣＰの面積も広くすることができる。
また、ロウＲ３において、容量セルＣＤｔのＹ方向の電源線ＶＤＤ寄りの部分は、ロウＲ２から延びるｎウェルＷｎ内に配置されている。このｎウェルＷｎの電源線ＶＤＤ寄りの一部の領域は、容量セルＣＤｔに隣接する機能セルＣＳのセル領域Ａｃｓの一部、及びロウＲ３内の容量セルＣＤｔの一部を含んで、Ｘ方向に連続的に延びている。
ロウＲ３において、容量セルＣＤｔが配置されるｎウェルＷｎ内には、ｐ型の拡散領域Ｄｐが配置されている。ロウＲ３内の容量セルＣＤｔの一部が配置される拡散領域Ｄｐと、これに隣接する機能セルＣＳの一部が配置される拡散領域Ｄｐとは共有されていない。
ロウＲ３において、容量セルＣＤｔのＹ方向の電源線ＶＳＳ寄りの部分は、ｐウェルＷｐ内に配置される。このｐウェルＷｐは、容量セルＣＤｔに隣接する機能セルＣＳのセル領域Ａｃｓの一部、及びロウＲ３内の容量セルＣＤｔの一部を含んで、Ｘ方向に連続的に延びている。また、このｐウェルＷｐは、Ｙ方向においてロウＲ３に隣接する図示しない機能セルの一部をも含んでＹ方向にも延びている。
なお、拡散領域Ｄｐを取り囲む点線の領域は、ｐ＋インプラ領域ＭＲｐである。ｐウェルＷｐ内の点線で囲まれた領域は、ｎ＋インプラ領域ＭＲｎである。これらのｐ＋インプラ領域ＭＲｐ及びｎ＋インプラ領域ＭＲｎに対して、ｎウェルＷｎ及びｐウェルＷｐはそれぞれ充分な面積が確保されていなければならない。
ロウＲ３において、容量セルＣＤｔは、Ｘ方向中央部分にゲート電極ＧＥｃを有する。ゲート電極ＧＥｃは例えばポリシリコン等から構成される。ゲート電極ＧＥｃの一端部は、電源線ＶＤＤの近傍に位置し、他端部は電源線ＶＳＳの近傍にまで達している。すなわち、ロウＲ３内の容量セルＣＤｔのゲート電極ＧＥｃは、ｎウェルＷｎ及びｐウェルＷｐに跨って配置される。またこれにより、ゲート電極ＧＥｃは、図示しないゲート酸化膜を介して、拡散領域Ｄｐ上の拡散領域Ｄｐと略重なる位置に配置される。
ロウＲ３において、容量セルＣＤｔは、Ｘ方向両端部近傍にゲート電極ＧＥｅを有する。ゲート電極ＧＥｅは例えばポリシリコン等から構成される。ゲート電極ＧＥｅのそれぞれの一端部は、電源線ＶＤＤの近傍に位置し、他端部は電源線ＶＳＳの近傍にまで達している。すなわち、ロウＲ３内の容量セルＣＤｔのゲート電極ＧＥｅは、ｎウェルＷｎ及びｐウェルＷｐに跨って配置される。これにより、ゲート電極ＧＥｅの電源線ＶＤＤ寄りの部分は、図示しないゲート酸化膜を介して、拡散領域Ｄｐ上の拡散領域Ｄｐと重なる位置に配置される。
これらのゲート電極ＧＥｃ，ＧＥｅの積層方向において、拡散領域Ｄｐと重なるゲート電極ＧＥｃ，ＧＥｅの領域（一点鎖線で囲われた領域）は、デカップリングキャパシタとして機能する容量セルＣＤｄの容量領域ＣＰである。
なお、容量セルＣＤｔのもう一方の端部であるロウ３においても、Ｙ方向で隣接する図示しない機能セルのゲート電極等の構成から一定以上の距離をとる必要があるため、Ｙ方向におけるゲート電極ＧＥｃの寸法は、ロウＲ２におけるゲート電極ＧＥｃよりも短く、ロウＲ１１におけるゲート電極ＧＥｃと同程度である。
また、Ｙ方向の端部にｐウェルＷｐを有するロウＲ３においては、Ｙ方向における拡散領域Ｄｐの寸法は、ロウＲ１，Ｒ２の拡散領域Ｄｐよりも短く、ゲート電極ＧＥｃの拡散領域Ｄｐとの重なり領域である容量領域ＣＰの面積は、ロウＲ１，Ｒ２の容量領域ＣＰの面積よりも小さくなっている。
ロウＲ３において、容量セルＣＤｔは、上記構成のほか、例えばゲート電極ＧＥｅまたは拡散領域Ｄｐ等に接続されるコンタクトＣＴ及びコンタクトＣＴの上端部に接続される配線層ＷＲ等を有していてもよい。
（半導体装置の製造方法）
次に、図３～図１０を用いて、実施形態の半導体装置１の製造方法について説明する。図３は、実施形態にかかる半導体装置１のセルレイアウトの一例について説明する模式図である。
実施形態の半導体装置１を製造するにあたり、半導体装置１に搭載される機能セルＣＳの仕様等から、ノイズを抑制するために必要な容量を見積もる。この見積もり値に基づき、半導体装置１に組み込まれるべき容量セルＣＤの個数、各々の容量セルＣＤのセルハイト、及びその他の仕様が決定される。
図３は、必要な容量セルＣＤを半導体装置１に組み込むために決定された容量セルＣＤのレイアウトの一例である。図３中の太枠が、容量セルＣＤが配置される見込みの領域Ａｐｒである。図３の例によれば、半導体装置１には、２つの容量セルＣＤｄ、１つの容量セルＣＤｔ、１つの容量セルＣＤｑ、及び１つの容量セルＣＤｐが組み込まれることが決定されている。容量セルＣＤｄ，ＣＤｔ，ＣＤｑ，ＣＤｐのセル幅（Ｘ方向の寸法）は、それぞれ異なっている。
このような種々のサイズ及び構成を有する容量セルＣＤｄ，ＣＤｔ，ＣＤｑ，ＣＤｐは、例えば複数種類のテンプレートを組み合わせることで設計される。図４に、そのようなテンプレートの例を示す。
図４は、実施形態にかかる容量セルＣＤの設計に用いられるテンプレートＴＥＥｎ，ＴＥＣ，ＴＥＥｐ，ＴＣＥｎ，ＴＣＣ，ＴＣＥｐの一例を示す模式図である。これらのテンプレートＴＥＥｎ，ＴＥＣ，ＴＥＥｐ，ＴＣＥｎ，ＴＣＣ，ＴＣＥｐに対しては、適宜、テンプレート面内での回転操作、及びＹ方向またはＸ方向を軸とする鏡映反転操作を行って、容量セルＣＤを設計することができる。
図４に示すように、テンプレートＴＥＥｎ，ＴＥＣ，ＴＥＥｐ，ＴＣＥｎ，ＴＣＣ，ＴＣＥｐのうち、テンプレートＴＥＥｎ，ＴＥＣ，ＴＥＥｐは、容量セルＣＤの幅方向（Ｘ方向）の端部に配置するためのテンプレートである。
また、テンプレートＴＥＥｎ，ＴＥＣ，ＴＥＥｐのうち、テンプレートＴＥＥｎは、容量セルＣＤのハイト方向（Ｙ方向）におけるｎウェルＷｎ側の端部に配置するためのテンプレートである。また、テンプレートＴＥＣは、容量セルＣＤのハイト方向の中央部に配置するためのテンプレートである。また、テンプレートＴＥＥｐは、容量セルＣＤのハイト方向におけるｐウェルＷｐ側の端部に配置するためのテンプレートである。
テンプレートＴＥＥｎは、長方形のハイト方向に向かい合う２辺のうち、容量セルＣＤの端部となる辺とは反対側の辺の一隅にｐウェルＷｐを有し、それ以外の領域がｎウェルＷｎとなるようデザインされている。ｎウェルＷｎ内には、幅方向に分割された拡散領域Ｄｐの端部がデザインされている。
テンプレートＴＥＥｎの拡散領域Ｄｐ上には、幅方向に分割されたゲート電極ＧＥｃの端部がデザインされている。ゲート電極ＧＥｃのハイト方向の両端部のうち、後述するように、容量セルＣＤのハイト方向内側を向くこととなる一端側は、長方形のテンプレートＴＥＥｎの１辺から若干突出するようデザインされている。また、テンプレートＴＥＥｎには、ｐウェルＷｐとｎウェルＷｎとに跨ってゲート電極ＧＥｅがデザインされている。
テンプレートＴＥＥｎに、コンタクト及び配線層等が更にデザインされていてもよい。
テンプレートＴＥＣは長方形の一隅にｐウェルＷｐを有し、それ以外の領域がｎウェルＷｎとなるようデザインされている。ｎウェルＷｎ内には、幅方向に分割された拡散領域Ｄｐの端部がデザインされている。
テンプレートＴＥＣの拡散領域Ｄｐ上には、幅方向に分割されたゲート電極ＧＥｃの端部がデザインされている。ゲート電極ＧＥｃのハイト方向の両端部のうち、ｐウェルＷｐが配置された側の一端側は、長方形のテンプレートＴＥＣの１辺から若干突出するようデザインされている。また、テンプレートＴＥＣには、ｐウェルＷｐとｎウェルＷｎとに跨ってゲート電極ＧＥｅがデザインされている。
テンプレートＴＥＣに、コンタクト及び配線層等が更にデザインされていてもよい。
テンプレートＴＥＥｐは長方形のハイト方向に向かい合う２辺のうち、容量セルＣＤの端部となる辺を含む領域にＬ字型のｐウェルＷｐを有し、それ以外の領域がｎウェルＷｎとなるようデザインされている。ｎウェルＷｎ内には、幅方向に分割された拡散領域Ｄｐの端部がデザインされている。
テンプレートＴＥＥｐの拡散領域Ｄｐ上には、幅方向に分割されたゲート電極ＧＥｃの端部がデザインされている。また、テンプレートＴＥＥｐには、ｐウェルＷｐとｎウェルＷｎとに跨ってゲート電極ＧＥｅがデザインされている。
テンプレートＴＥＥｐに、コンタクト及び配線層等が更にデザインされていてもよい。
一方、テンプレートＴＥＥｎ，ＴＥＣ，ＴＥＥｐ，ＴＣＥｎ，ＴＣＣ，ＴＣＥｐのうち、残りのテンプレートＴＣＥｎ，ＴＣＣ，ＴＣＥｐは、容量セルＣＤの幅方向の中央部に配置するためのテンプレートである。
これらのテンプレートＴＣＥｎ，ＴＣＣ，ＴＣＥｐのうち、テンプレートＴＣＥｎは、容量セルＣＤのハイト方向におけるｎウェルＷｎ側の端部に配置するためのテンプレートである。また、テンプレートＴＣＣは、容量セルＣＤのハイト方向の中央部に配置するためのテンプレートである。また、テンプレートＴＣＥｐは、容量セルＣＤのハイト方向におけるｐウェルＷｐ側の端部に配置するためのテンプレートである。
テンプレートＴＣＥｎは、テンプレートＴＥＥｎ，ＴＥＣ，ＴＥＥｐ等よりも幅方向の寸法が小さい短冊状で、全面がｎウェルＷｎとなるようデザインされている。テンプレートＴＣＥｎ両端部を除くｎウェルＷｎ内の領域には、幅方向に分割された拡散領域Ｄｐの一部がデザインされている。
テンプレートＴＣＥｎの拡散領域Ｄｐと重なり、拡散領域Ｄｐよりもハイト方向両側に広がった領域には、幅方向に分割されたゲート電極ＧＥｃの一部がデザインされている。ゲート電極ＧＥｃのハイト方向の両端部のうち、後述するように、容量セルＣＤのハイト方向内側を向くこととなる一端側は、短冊状のテンプレートＴＣＥｎの１辺から若干突出するようデザインされている。テンプレートＴＣＥｎが有するゲート電極ＧＥｃのハイト方向の長さは、テンプレートＴＥＥｎが有するゲート電極ＧＥｃのハイト方向の長さと等しくなるようデザインされている。
テンプレートＴＣＥｎに配線層等が更にデザインされていてもよい。
テンプレートＴＣＣは、テンプレートＴＣＥｎと同様、幅方向の寸法が小さい短冊状で、全面がｎウェルＷｎとなるようデザインされている。テンプレートＴＣＣ両端部を除くｎウェルＷｎ内の領域には、幅方向に分割された拡散領域Ｄｐの一部がデザインされている。
テンプレートＴＣＣの拡散領域Ｄｐと重なり、拡散領域Ｄｐよりもハイト方向両側に広がった領域には、幅方向に分割されたゲート電極ＧＥｃの一部がデザインされている。ゲート電極ＧＥｃのハイト方向の一端側は、短冊状のテンプレートＴＣＣの１辺から若干突出するようデザインされている。テンプレートＴＣＣが有するゲート電極ＧＥｃのハイト方向の長さは、テンプレートＴＥＣが有するゲート電極ＧＥｃのハイト方向の長さと等しくなるようデザインされている。それぞれのゲート電極ＧＥｃが突出する側も同じである。
テンプレートＴＣＣに配線層等が更にデザインされていてもよい。
テンプレートＴＣＥｐは、テンプレートＴＣＥｎ，ＴＣＣと同様、幅方向の寸法が小さい短冊状で、ハイト方向の一端部にｐウェルＷｐを有し、それ以外の領域がｎウェルＷｎとなるようデザインされている。ｎウェルＷｎ内には、幅方向に分割された拡散領域Ｄｐの一部がデザインされている。
テンプレートＴＣＥｐの拡散領域Ｄｐと重なり、拡散領域Ｄｐよりもハイト方向両側に広がった領域には、幅方向に分割されたゲート電極ＧＥｃの一部がデザインされている。テンプレートＴＣＥｐが有するゲート電極ＧＥｃのハイト方向の長さは、テンプレートＴＥＥｐが有するゲート電極ＧＥｃのハイト方向の長さと等しくなるようデザインされている。
テンプレートＴＣＥｎに、コンタクト及び配線層等が更にデザインされていてもよい。
図５は、実施形態にかかる容量セルＣＤにおけるテンプレートＴＥＥｎ，ＴＥＣの配置場所を詳細に示す模式図である。
図５には、これらのテンプレートＴＥＥｎ，ＴＥＣを、ロウＲｔ～Ｒｍｓ，Ｒｍｄ～Ｒｂを有する容量セルＣＤｅに配置する場合について示す。容量セルＣＤｅは、電源線ＶＤＤ，ＶＳＳ間距離の偶数倍のセルハイトを有する容量セルＣＤであるものとする。
各々のロウＲｔ～Ｒｍｓ，Ｒｍｄ～Ｒｂは電源線ＶＤＤ，ＶＳＳの間の領域を示し、ロウＲｔは容量セルＣＤｅの一端側であり、ロウＲｂは他端側である。ロウＲｍｓ，Ｒｍｄは、ロウＲｔ～Ｒｂまでの間のいずれかの位置で互いに隣接する電源線ＶＤＤ，ＶＳＳの間の領域である。
図５の例では、ロウＲｔのハイト方向側の端部、及びロウＲｂのハイト方向側の端部は共にｎウェル側端部となる。また、ロウＲｂ側からロウＲｔ側を見たときに、容量セルＣＤｅの右手側の端部をＥ側端部と呼び、左手側の端部をＷ側端部と呼ぶ。
図５に示すように、テンプレートＴＥＥｎは、容量セルＣＤｅのロウＲｔのＷ側端部に配置することができる。また、テンプレートＴＥＥｎは、図５中に示す向きを１８０°回転させることで、ロウＲｂのＥ側端部に配置することができる。また、テンプレートＴＥＥｎは、例えばＹ方向を軸として鏡映反転させることで、ロウＲｔのＥ側端部およびロウＲｂのＷ側端部に配置することができる。
テンプレートＴＥＣは、容量セルＣＤｅのハイト方向内側に位置するロウＲｍｓのＷ側端部に配置することができる。また、テンプレートＴＥＣは、図５中に示す向きを１８０°回転させることで、ロウＲｍｄのＥ側端部に配置することができる。また、テンプレートＴＥＣは、例えばＹ方向を軸として鏡映反転させることで、ロウＲｍｓのＥ側端部およびロウＲｍｄのＷ側端部に配置することができる。
図６は、実施形態にかかる容量セルＣＤにおけるテンプレートＴＣＥｎ，ＴＣＣの配置場所を詳細に示す模式図である。
図６には、これらのテンプレートＴＣＥｎ，ＴＣＣを、上述の図５に示す例と同様、ロウＲｔ～Ｒｍｓ，Ｒｍｄ～Ｒｂを有する容量セルＣＤｅに配置する場合について示す。
図６に示すように、テンプレートＴＣＥｎは、容量セルＣＤｅのロウＲｔの幅方向中央部の領域に配置することができる。なお、ロウＲｔ～Ｒｍｓ，Ｒｍｄ～Ｒｂの幅方向中央部の領域は、上述のテンプレートＴＥＥｎ，ＴＥＣが配置される場所以外の領域である。また、テンプレートＴＣＥｎは、図６中における向きを１８０°回転させることで、容量セルＣＤｅのロウＲｂの幅方向中央部の領域に配置することができる。
テンプレートＴＣＣは、容量セルＣＤｅのロウＲｍｓの幅方向中央部の領域に配置することができる。また、テンプレートＴＣＣは、図６中における向きを１８０°回転させることで、容量セルＣＤｅのロウＲｍｄの幅方向中央部の領域に配置することができる。
上述の図５及び図６の操作により、容量セルＣＤｅを組み立てて設計することができる。
図７は、実施形態にかかる容量セルＣＤにおけるテンプレートＴＥＥｎ，ＴＥＣ，ＴＥＥｐの配置場所を詳細に示す模式図である。
図７には、これらのテンプレートＴＥＥｎ，ＴＥＣ，ＴＥＥｐを、ロウＲｔ～Ｒｍｓ，Ｒｍｄ～Ｒｂを有する容量セルＣＤｏに配置する場合について示す。容量セルＣＤｏは、電源線ＶＤＤ，ＶＳＳ間距離の奇数倍のセルハイトを有する容量セルＣＤであるものとする。図７の例では、ロウＲｂのハイト方向側の端部はｐウェル側端部となる。
図７に示すように、テンプレートＴＥＥｎは、容量セルＣＤｏのロウＲｔのＥ側端部およびＷ側端部に配置することができる。テンプレートＴＥＣは、容量セルＣＤｏのロウＲｍｓのＥ側端部およびＷ側端部に配置することができ、また、ロウＲｍｄのＥ側端部およびＷ側端部に配置することができる。これらは上述の図５で説明したとおりである。
テンプレートＴＥＥｐは、容量セルＣＤｏのロウＲｂのＷ側端部に配置することができる。また、テンプレートＴＥＥｐは、例えばＹ方向を軸として鏡映反転させることで、ロウＲｂのＥ側端部に配置することができる。
図８は、実施形態にかかる容量セルＣＤにおけるテンプレートＴＣＥｎ，ＴＣＣ，ＴＣＥｐの配置場所を詳細に示す模式図である。
図８には、これらのテンプレートＴＣＥｎ，ＴＣＣ，ＴＣＥｐを、上述の図７に示す例と同様、ロウＲｔ～Ｒｍｓ，Ｒｍｄ～Ｒｂを有する容量セルＣＤｏに配置する場合について示す。
図８に示すように、テンプレートＴＣＥｎは、容量セルＣＤｏのロウＲｔの幅方向中央部の領域に配置することができる。テンプレートＴＣＣは、容量セルＣＤｏのロウＲｍｓ，ロウＲｍｄの幅方向中央部の領域に配置することができる。これらは上述の図６で説明したとおりである。
テンプレートＴＣＥｐは、容量セルＣＤｏのＲｂの幅方向中央部の領域に配置することができる。
上述の図７及び図８の操作により、容量セルＣＤｅを組み立てて設計することができる。
図９は、実施形態にかかる容量セルＣＤを、テンプレートＴＥＥｎ，ＴＥＣ，ＴＥＥｐ，ＴＣＥｎ，ＴＣＣ，ＴＣＥｐを用いて組み立てる場合の例を示す模式図である。
図９に示すように、例えばダブルハイトセルとして構成される容量セルＣＤｄを構成するには、容量セルＣＤｄ用の領域Ａｐｒの４隅に、テンプレートＴＥＥｎを適宜配置する。そして、２組のテンプレートＴＥＥｎの間に、容量セルＣＤｄ用の領域Ａｐｒの幅に応じた数のテンプレートＴＣＥｎであって、互いに同数のテンプレートＴＣＥｎをそれぞれ配置する。
また、例えばトリプルハイトセルとして構成される容量セルＣＤｔを構成するには、容量セルＣＤｔ用の領域Ａｐｒの電源線ＶＤＤ側の２隅にテンプレートＴＥＥｎを配置する。また、容量セルＣＤｔ用の領域Ａｐｒのハイト方向の中央部であって幅方向の両端部に、テンプレートＴＥＣを配置する。また、容量セルＣＤｔ用の領域Ａｐｒの電源線ＶＳＳ側の２隅に、テンプレートＴＥＥｐを配置する。
そして、電源線ＶＤＤ側の２隅のテンプレートＴＥＥｎ間に、容量セルＣＤｔ用の領域Ａｐｒの幅に応じた数のテンプレートＴＣＥｎを配置する。また、ハイト方向の中央部であって幅方向の両端部のテンプレートＴＥＣの間に、容量セルＣＤｔ用の領域Ａｐｒの幅に応じた数のテンプレートＴＣＣであって、テンプレートＴＥＥｎ間に配置されるテンプレートＴＣＥｎと同数のテンプレートＴＣＣを配置する。また、電源線ＶＳＳ側の２隅のテンプレートＴＥＥｐ間に、容量セルＣＤｔ用の領域Ａｐｒの幅に応じた数のテンプレートＴＣＥｐであって、テンプレートＴＥＥｎ間およびテンプレートＴＥＣ間にそれぞれ配置されるテンプレートＴＣＥｎ，ＴＣＣと同数のテンプレートＴＣＥｐを配置する。
そのほかの容量セルＣＤｑ，ＣＤｐ用の領域Ａｐｒにも、同様の手順で適宜、テンプレートＴＥＥｎ，ＴＥＣ，ＴＥＥｐ，ＴＣＥｎ，ＴＣＣ，ＴＣＥｐを配置していくことで、これらの容量セルＣＤｑ，ＣＤｐを組み立てて設計することができる。図１０に、このようにして得られた容量セルＣＤｄ，ＣＤｔ，ＣＤｑ，ＣＤｐが、半導体装置１内の所定の領域に配置された様子を示す。
図１０は、実施形態にかかる半導体装置１の容量セルＣＤｄ，ＣＤｔ，ＣＤｑ，ＣＤｐのレイアウトの一例を示す模式図である。
この後、容量セルＣＤｄ，ＣＤｔ，ＣＤｑ，ＣＤｐ間のスペースに、半導体装置１に搭載される機能セルＣＳを適宜、配置していくことで、半導体装置１の全体のレイアウトが得られる。
実施形態の半導体装置１においては、組み込まれる容量セルＣＤが、いずれも電源線ＶＤＤ，ＶＳＳ間距離の２倍以上のセルハイトを有するマルチハイトセルとして構成される。このため、上記に説明したように、半導体装置１における容量セルＣＤのレイアウトを先に決定し、各々の容量セルＣＤを配置可能なまとまった領域を確保しておくことが好ましい。このように、実施形態の半導体装置１では、容量セルＣＤを、例えばシングルハイトセルとして個々に孤立させて配置するのではなく、マルチハイトセルとして集合配置させる様式を採っている。
ただし、上述の例に依らず、半導体装置１における機能セルＣＳのレイアウトを先に決定し、空いたスペースに、マルチハイトセルとして構成される容量セルＣＤを集合配置していくことも可能である。
（比較例）
次に、図１１を用いて、比較例の容量セルＣＤ’と実施形態の容量セルＣＤｔとの比較を行う。図１１は、実施形態にかかる容量セルＣＤｔと比較例にかかる容量セルＣＤ’との一例を示す平面図である。
図１１（ａ）に示す比較例の容量セルＣＤ’は単一のセル構造を有し、半導体装置内の空きスペースに合わせて、所定数が組み合わされて用いられる。より具体的には、比較例の容量セルＣＤ’は、例えばシングルハイトセルとして構成され、また、セル幅を表すグリッドと呼ばれる標準単位で、例えば２０グリッド版セルとして構成されている。
図１１（ａ）中、太枠で示す領域が１つの容量セルＣＤ’に相当する。図１１（ａ）の例では、したがって、縦３列×横２列の合計６つの容量セルＣＤ’が組み合わされた様子を示している。図１１（ａ）に示すように、１つの容量セルＣＤ’は、ハイト方向の上部がｎウェルＷｎ’内に配置され、下部がｐウェルＷｐ’内に配置されている。
これにより、比較例の容量セルＣＤ’は、隣接する機能セルの様々な構成に適応することができる。換言すれば、容量セルＣＤ’のｎウェルＷｎ’及びｐウェルＷｐ’の面積は、隣接する機能セルに対して維持すべき境界上の制約によって定められている。
しかしながら、例えば複数の容量セルＣＤ’を集合配置させ、組み合わせて用いる場合、各々の容量セルＣＤ’間に必ずｐウェルＷｐ’が介在することとなるため、ｎウェルＷｎ’及びｎウェルＷｎ’内に配置される拡散領域を連続的な広い面積で確保することが困難である。これにより、ゲート電極と拡散領域とが重なり合う容量領域ＣＰ’の面積も影響を受け、比較例の容量セルＣＤ’の容量セルＣＤ’全体の面積に対する容量面積の比率が、一例として３５％程度となってしまう。
例えば、マルチコアプロセッサ、画像処理装置、及びマイコン等の高速処理を行う半導体装置、並びに大電力を扱う半導体装置においては、ノイズ低減のための容量セルの配置スペースが逼迫しており、より高い容量効率の容量セルが求められている。
一方、実施形態の容量セルＣＤは例えばマルチハイトセルとして構成され、容量セルＣＤ内に介在するｐウェルＷｐを、少なくともハイト方向において極力、排している。
図１１（ｂ）に示す実施形態の容量セルＣＤｔは、トリプルハイトセルとして構成され、セル幅を上述の比較例の容量セルＣＤ’が有する２０グリッド版セルのセル幅と同一としている。図１１（ｂ）に示すように、容量セルＣＤｔは、ハイト方向の一端部を除き、ハイト方向に連続的に延びる１つのｎウェルＷｎ内に配置されている。このため、ゲート電極と拡散領域とが重なり合う容量領域ＣＰの面積を、少なくともハイト方向に広く確保することができ、実施形態の容量セルＣＤｔの容量セルＣＤｔ全体の面積に対する容量面積の比率を、一例として６２％にまで高めることができた。
上述の容量セルＣＤｄ，ＣＤｑ等の電源線ＶＤＤ，ＶＳＳ間距離の偶数倍のセルハイトを有する容量セルＣＤであれば、容量セルＣＤの幅方向中央部にはハイト方向に介在するｐウェルを有さず、容量面積の比率はより高まる。
実施形態の半導体装置１によれば、容量セルＣＤはマルチハイトセルとして構成され、拡散領域Ｄｐと重なるゲート電極ＧＥｃ，ＧＥｅの容量領域ＣＰは、連続的な１つのｎウェルＷｎ内に配置されている。これにより、１つの容量セルＣＤあたりの容量領域ＣＰの比率を高めることができる。
実施形態の半導体装置１によれば、容量セルＣＤが、電源線ＶＤＤ，ＶＳＳ間の距離の偶数倍のセルハイトを有する場合には、容量セルＣＤのハイト方向の両端部が共に、連続的な１つのｎウェルＷｎ内に配置される。これにより、容量セルＣＤの容量面積を更に増大させて、容量効率を更に高めることができる。
実施形態の半導体装置１によれば、容量セルＣＤが、電源線ＶＤＤ，ＶＳＳ間の距離の奇数倍のセルハイトを有する場合には、容量セルＣＤのハイト方向の一端部はｐウェルＷｐ内に配置される。これにより、容量セルＣＤは、隣接する機能セルＣＳの様々な構成に適応することができる。
実施形態の半導体装置１によれば、容量セルＣＤは、幅方向の両端部が、それぞれｐウェルＷｐ内に配置されている。これにより、容量セルＣＤを、隣接する機能セルに対する境界上の制約にしたがうセル構成とすることができる。
なお、上述の実施形態の半導体装置１は、ＰＭＯＳトランジスタのゲート電極容量を利用した容量セルＣＤを備えることとしたが、半導体装置の容量セルは、ＮＭＯＳトランジスタとして構成されていてもよい。その場合、上述の構成におけるｎ型とｐ型との導電型を適宜、入れ替えた構成とすればよい。
（変形例）
次に、図１２～図１４を用いて、実施形態の変形例の半導体装置の構成について説明する。変形例では、容量効率を更に高めることができる容量セルの構成を示す。
図１２は、実施形態の変形例にかかる容量セルＣＤｍであって、第１配線層ＷＲｍを有する容量セルＣＤｍの構成の一例を示す平面図である。図１２に示すように、変形例の容量セルＣＤｍは、上述の実施形態の容量セルＣＤｄと同様の構成を含み、主にゲート電極上に第１配線層ＷＲｍをさらに備える。第１配線層ＷＲｍは、上述のコンタクトＣＴ等により、拡散領域Ｄｐまたはゲート電極と接続されている。
また、第１配線層ＷＲｍは、例えばハイト方向に延びる複数の櫛歯ＣＢｍを備え、各々の櫛歯ＣＢｍ間には図示しない絶縁層が埋め込まれている。これにより、絶縁層を介する櫛歯ＣＢｍによる配線間容量を利用したＭＯＭ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｍｅｔａｌ）キャパシタを構成することができる。したがって、容量セルＣＤｍにおいては、上述のゲート電極容量を利用したＭＯＳキャパシタに加え、さらにＭＯＭキャパシタを有することとなり、より容量効率が向上する。
図１３は、実施形態の変形例にかかる容量セルＣＤｖであって、第２配線層ＷＲｍｍを形成するため第１配線層ＷＲｍ上にビアＶＡｍが形成された容量セルＣＤｖの構成の一例を示す平面図である。図１３に示すように、変形例の容量セルＣＤｖは、上述の容量セルＣＤｍの第１配線層ＷＲｍ上に複数のビアＶＡｍを備える。複数のビアＶＡｍはそれぞれが、図示しない絶縁層に設けられた貫通孔内に充填され、第１配線層ＷＲｍに接続されている。
図１４は、実施形態の変形例にかかる容量セルＣＤｍｍであって、第２配線層ＷＲｍｍを有する容量セルＣＤｍｍの構成の一例を示す平面図である。図１４に示すように、変形例の容量セルＣＤｍｍは、上述の容量セルＣＤｍの第１配線層ＷＲｍ上に、複数のビアＶＡｍを介して第２配線層ＷＲｍｍを備える。つまり、第１配線層ＷＲｍと第２配線層ＷＲｍｍとはビアＶＡｍにより接続されている。
また、第２配線層ＷＲｍｍは、例えばハイト方向に延びる複数の櫛歯ＣＢｍｍを備え、各々の櫛歯ＣＢｍｍ間には図示しない絶縁層が埋め込まれている。これにより、絶縁層を介する櫛歯ＣＢｍｍによる配線間容量を利用したＭＯＭキャパシタを構成することができる。したがって、容量セルＣＤｍｍにおいては、上述のゲート電極容量を利用したＭＯＳキャパシタ、及び第１配線層ＷＲｍによるＭＯＭキャパシタに加え、さらにＭＯＭキャパシタを有することとなり、よりいっそう容量効率が向上する。
加えて４、第１配線層ＷＲｍと第２配線層ＷＲｍｍとを接続するビアＶＡｍによるビア容量も考慮すれば、容量セルＣＤｍｍの容量効率は更に高まっているといえる。
なお、容量セルＣＤｍｍが、第２配線層ＷＲｍｍ上に更にビアＶＡｍｍ等を有していてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…半導体装置、ＣＤ…容量セル、ＣＰ…容量領域、ＣＳ…機能セル、Ｄｐ…拡散領域、ＧＥｃ，ＧＥｅ…ゲート電極、ＶＤＤ，ＶＳＳ…電源線、Ｗｎ…ｎウェル、Ｗｐ…ｐウェル。

Claims (16)

  1. 第１の方向に延びる複数の電源線と、
    前記第１の方向および前記第１の方向と交差する第２の方向に沿って配列され、前記第２の方向における寸法であるセルハイトが、前記第２の方向に互いに隣接する前記電源線間の距離の整数倍となっている複数のセルと、を備える半導体装置であって、
    前記複数のセルは、
    前記半導体装置としての機能に寄与する機能セルと、
    第１の導電型の拡散領域および前記拡散領域の上方に積層されるゲート電極を有し、デカップリングキャパシタとして機能する容量セルと、を含み、
    前記容量セルは、
    前記距離の２倍以上のセルハイトを有するマルチハイトセルとして構成され、
    積層方向において前記拡散領域と重なる前記ゲート電極の領域であって、前記第２の方向に並んだ複数の重なり領域を有し、
    前記複数の重なり領域は、
    前記第１の導電型とは異なる第２の導電型の連続的な１つのウェル内に配置されており、
    前記容量セルは、前記距離の偶数倍のセルハイトを有し、
    前記容量セルの前記第２の方向の両端部は共に、前記ウェル内に配置されている、
    半導体装置。
  2. 前記容量セルは、
    前記第１の方向の端部であり、かつ、前記第２の方向の端部である前記容量セルの領域に配置される第１のテンプレート、及び、
    前記第１の方向の端部より内側であり、かつ、前記第２の方向の端部である前記容量セルの領域に配置される第２のテンプレート、
    の少なくとも２種類のテンプレートを組み合わせて設計されている、
    請求項１に記載の半導体装置。
  3. 前記容量セルは、
    前記第２のテンプレートの組み合わせ数を調整することにより、前記第１の方向における寸法を調整可能に設計されている、
    請求項２に記載の半導体装置。
  4. 前記容量セルは、
    前記距離の４倍以上のセルハイトを有し、
    前記第１のテンプレート、
    前記第２のテンプレート、
    前記第１の方向の端部であり、かつ、前記第２の方向の端部より内側の前記容量セルの領域に配置される第３のテンプレート、及び、
    前記第１の方向の端部より内側であり、かつ、前記第２の方向の端部より内側の前記容量セルの領域に配置される第４のテンプレート、
    の４種類のテンプレートを組み合わせて設計されている、
    請求項２に記載の半導体装置。
  5. 前記容量セルは、
    前記第２のテンプレートの組み合わせ数、及び前記第４のテンプレートの組み合わせ数をそれぞれ調整することにより、前記第１の方向における寸法を調整可能に設計されている、
    請求項４に記載の半導体装置。
  6. 第１の方向に延びる複数の電源線と、
    前記第１の方向および前記第１の方向と交差する第２の方向に沿って配列され、前記第２の方向における寸法であるセルハイトが、前記第２の方向に互いに隣接する前記電源線間の距離の整数倍となっている複数のセルと、を備える半導体装置であって、
    前記複数のセルは、
    前記半導体装置としての機能に寄与する機能セルと、
    第１の導電型の拡散領域および前記拡散領域の上方に積層されるゲート電極を有し、デカップリングキャパシタとして機能する容量セルと、を含み、
    前記容量セルは、
    前記距離の２倍以上のセルハイトを有するマルチハイトセルとして構成され、
    積層方向において前記拡散領域と重なる前記ゲート電極の領域であって、前記第２の方向に並んだ複数の重なり領域を有し、
    前記複数の重なり領域は、
    前記第１の導電型とは異なる第２の導電型の連続的な１つのウェル内に配置されており、
    前記容量セルは、前記距離の奇数倍のセルハイトを有し、
    前記容量セルの前記第２の方向の一端部は前記ウェル内に配置され、
    前記容量セルの前記第２の方向の他端部は、前記第１の導電型の第１のウェル内に配置されている、
    半導体装置。
  7. 前記容量セルは、
    前記距離の３倍以上のセルハイトを有し、
    前記第１の方向の端部であり、かつ、前記第２の方向の一端部である前記容量セルの領域に配置される第１のテンプレート、
    前記第１の方向の端部より内側であり、かつ、前記第２の方向の前記一端部である前記容量セルの領域に配置される第２のテンプレート、
    前記第１の方向の端部であり、かつ、前記第２の方向の他端部である前記容量セルの領域に配置される第５のテンプレート、及び、
    前記第１の方向の端部より内側であり、かつ、前記第２の方向の前記他端部である前記容量セルの領域に配置される第６のテンプレート、
    の少なくとも４種類のテンプレートを組み合わせて設計されている、
    請求項６に記載の半導体装置。
  8. 前記容量セルは、
    前記第２のテンプレートの組み合わせ数、及び前記第６のテンプレートの組み合わせ数をそれぞれ調整することにより、前記第１の方向における寸法を調整可能に設計されている、
    請求項７に記載の半導体装置。
  9. 前記容量セルは、
    前記距離の６倍以上のセルハイトを有し、
    前記第１のテンプレート、
    前記第２のテンプレート、
    前記第１の方向の端部であり、かつ、前記第２の方向の端部より内側の前記容量セルの領域に配置される第３のテンプレート、及び、
    前記第１の方向の端部より内側であり、かつ、前記第２の方向の端部より内側の前記容量セルの領域に配置される第４のテンプレート、
    前記第５のテンプレート、及び、
    前記第６のテンプレート、
    の６種類のテンプレートを組み合わせて設計されている、
    請求項７に記載の半導体装置。
  10. 前記容量セルは、
    前記第２のテンプレートの組み合わせ数、前記第４のテンプレートの組み合わせ数、及び前記第６のテンプレートの組み合わせ数をそれぞれ調整することにより、前記第１の方向における寸法を調整可能に設計されている、
    請求項９に記載の半導体装置。
  11. 第１の方向に延びる複数の電源線と、
    前記第１の方向および前記第１の方向と交差する第２の方向に沿って配列され、前記第２の方向における寸法であるセルハイトが、前記第２の方向に互いに隣接する前記電源線間の距離の整数倍となっている複数のセルと、を備える半導体装置であって、
    前記複数のセルは、
    前記半導体装置としての機能に寄与する機能セルと、
    第１の導電型の拡散領域および前記拡散領域の上方に積層されるゲート電極を有し、デカップリングキャパシタとして機能する容量セルと、を含み、
    前記容量セルは、
    前記距離の２倍以上のセルハイトを有するマルチハイトセルとして構成され、
    積層方向において前記拡散領域と重なる前記ゲート電極の領域であって、前記第２の方向に並んだ複数の重なり領域を有し、
    前記複数の重なり領域は、
    前記第１の導電型とは異なる第２の導電型の連続的な１つのウェル内に配置されており、
    前記容量セルは、
    前記第１の方向の一端部側に、前記第１の導電型の第２のウェル内に配置される第１の領域と、
    前記第１の方向の他端部側に、前記第１の導電型の第３のウェル内に配置される第２の領域と、を有する、
    半導体装置。
  12. 前記機能セルは、
    前記第２の導電型の前記ウェル内に配置される第３の領域と、
    前記第１の導電型の前記第２のウェル内に配置され、前記第３の領域に対して前記第２の方向に並ぶ第４の領域と、を有し、
    前記第２のウェルは、
    前記容量セルの前記第１の領域または前記第２の領域から、前記機能セルの前記第４の領域に亘って、前記第１の方向に連続的に配置されている、
    請求項１１に記載の半導体装置。
  13. 前記機能セルは、
    第１の機能セルと、前記第２の方向で前記第１の機能セルと隣接する第２の機能セルとを含み、
    前記第１の機能セルは、
    前記第２の方向の一端部側に前記第３の領域を有し、
    前記第２の方向の他端部側に前記第４の領域を有し、
    前記第２の機能セルは、
    前記第２の方向の前記一端部側に前記第４の領域を有し、
    前記第２の方向の前記他端部側に前記第３の領域を有する、
    請求項１２に記載の半導体装置。
  14. 前記ゲート電極よりも上の階層に配置され、前記ゲート電極および前記拡散領域の少なくともいずれかに電気的に接続される配線層を更に備える、
    請求項１、請求項６、または請求項１１に記載の半導体装置。
  15. 前記配線層は櫛歯状の構造を有する、
    請求項１４に記載の半導体装置。
  16. 前記配線層は、それぞれ階層の異なる複数の配線層を含み、
    前記複数の配線層は、ビアを介して互いに接続されている、
    請求項１４に記載の半導体装置。
JP2020052174A 2020-03-24 2020-03-24 半導体装置 Active JP7286581B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020052174A JP7286581B2 (ja) 2020-03-24 2020-03-24 半導体装置
US17/195,303 US11532545B2 (en) 2020-03-24 2021-03-08 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020052174A JP7286581B2 (ja) 2020-03-24 2020-03-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2021153078A JP2021153078A (ja) 2021-09-30
JP7286581B2 true JP7286581B2 (ja) 2023-06-05

Family

ID=77856559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020052174A Active JP7286581B2 (ja) 2020-03-24 2020-03-24 半導体装置

Country Status (2)

Country Link
US (1) US11532545B2 (ja)
JP (1) JP7286581B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10878158B2 (en) * 2018-07-16 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including cell region having more similar cell densities in different height rows, and method and system for generating layout diagram of same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157892A (ja) 2005-12-02 2007-06-21 Nec Electronics Corp 半導体集積回路およびその製造方法
WO2008120387A1 (ja) 2007-03-29 2008-10-09 Fujitsu Limited 容量セル、集積回路、集積回路設計方法および集積回路製造方法
JP2009004635A (ja) 2007-06-22 2009-01-08 Kawasaki Microelectronics Kk 半導体集積回路および半導体集積回路の設計方法
US20120256680A1 (en) 2011-04-06 2012-10-11 Panasonic Corporation Semiconductor integrated circuit device
US20140117497A1 (en) 2012-10-30 2014-05-01 Silicon Laboratories Inc. Decoupling Capacitors For Integrated Circuits

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005051037A (ja) 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 半導体集積回路
JP5653001B2 (ja) 2009-03-16 2015-01-14 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及び半導体装置の補償容量の配置方法
JP6947987B2 (ja) 2016-08-29 2021-10-13 株式会社ソシオネクスト 半導体集積回路装置
KR102403735B1 (ko) * 2017-09-07 2022-05-30 삼성전자주식회사 비대칭적인 엔딩 셀들을 포함하는 집적 회로 및 시스템 온 칩

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157892A (ja) 2005-12-02 2007-06-21 Nec Electronics Corp 半導体集積回路およびその製造方法
WO2008120387A1 (ja) 2007-03-29 2008-10-09 Fujitsu Limited 容量セル、集積回路、集積回路設計方法および集積回路製造方法
US20090302422A1 (en) 2007-03-29 2009-12-10 Fujitsu Limited Capacitor-cell, integrated circuit, and designing and manufacturing methods
JP2009004635A (ja) 2007-06-22 2009-01-08 Kawasaki Microelectronics Kk 半導体集積回路および半導体集積回路の設計方法
US20120256680A1 (en) 2011-04-06 2012-10-11 Panasonic Corporation Semiconductor integrated circuit device
JP2012222065A (ja) 2011-04-06 2012-11-12 Panasonic Corp 半導体集積回路装置
US20140117497A1 (en) 2012-10-30 2014-05-01 Silicon Laboratories Inc. Decoupling Capacitors For Integrated Circuits

Also Published As

Publication number Publication date
US11532545B2 (en) 2022-12-20
US20210305151A1 (en) 2021-09-30
JP2021153078A (ja) 2021-09-30

Similar Documents

Publication Publication Date Title
CN109786369B (zh) 包括标准单元的半导体器件
JP5705053B2 (ja) 半導体装置
KR101599100B1 (ko) 반도체 장치
TWI550777B (zh) 靜態隨機存取記憶體單元以及靜態隨機存取記憶體單元陣列
US8169030B2 (en) Semiconductor memory device and production method thereof
JP5590802B2 (ja) 基本セルおよび半導体装置
US8258621B2 (en) Semiconductor device
JP2009130238A (ja) 半導体装置
US7973371B2 (en) Semiconductor integrated circuit device including static random access memory having diffusion layers for supplying potential to well region
JP5045022B2 (ja) 半導体記憶装置
JP7286581B2 (ja) 半導体装置
JP2011243684A (ja) Ｓｒａｍ
US20210201961A1 (en) Header layout design including backside power rail
JP2011238844A (ja) 半導体装置
JP2016146504A (ja) 半導体装置および半導体チップ
JP5917738B2 (ja) 半導体装置および半導体チップ
US20170323890A1 (en) Semiconductor device
JP6586204B2 (ja) 半導体装置
JP6383073B2 (ja) 半導体装置
US11715501B2 (en) Header layout design including backside power rail
JP2004363460A (ja) 半導体記憶装置
CN116259628A (zh) 半导体结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230524

R150 Certificate of patent or registration of utility model

Ref document number: 7286581

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150