DE102019116893A1 - Zellbereiche doppelter höhe, halbleiterbauelement damit und verfahren zum erzeugen eines entsprechenden aufbaudiagramms - Google Patents

Zellbereiche doppelter höhe, halbleiterbauelement damit und verfahren zum erzeugen eines entsprechenden aufbaudiagramms Download PDF

Info

Publication number
DE102019116893A1
DE102019116893A1 DE102019116893.7A DE102019116893A DE102019116893A1 DE 102019116893 A1 DE102019116893 A1 DE 102019116893A1 DE 102019116893 A DE102019116893 A DE 102019116893A DE 102019116893 A1 DE102019116893 A1 DE 102019116893A1
Authority
DE
Germany
Prior art keywords
active
cell
fins
area
gate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019116893.7A
Other languages
English (en)
Inventor
Jung-Chan YANG
Ting-Wei Chiang
Hui-Zhong ZHUANG
Lee-Chung Lu
Li-Chun Tien
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019116893A1 publication Critical patent/DE102019116893A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

In mindestens einem Zellbereich weist ein Halbleiterbauelement Finnen und mindestens eine darüberliegende Gatestruktur auf. Die Finnen (Dummy und aktive) sind im Wesentlichen parallel zu einer ersten Richtung angeordnet. Jede der Gatestrukturen ist im Wesentlichen parallel zu einer zweiten Richtung (die im Wesentlichen lotrecht zur ersten Richtung verläuft) angeordnet. Die ersten und zweiten aktiven Finnen weisen entsprechende erste und zweite Leitfähigkeitstypen auf. Jeder der Zellbereiche in Bezug auf die zweite Richtung umfasst: einen ersten aktiven Bereich, der eine Sequenz von drei oder mehr aufeinanderfolgenden ersten aktiven Finnen, die in einem zentralen Abschnitt des Zellbereichs angeordnet sind, aufweist; einen zweiten aktiven Bereich, der eine oder mehrere zweite aktive Finnen, die zwischen dem ersten aktiven Bereich und einer ersten Kante des Zellbereichs angeordnet sind, aufweist; und einen dritten aktiven Bereich, der eine oder mehrere zweite aktive Finnen, die zwischen dem ersten aktiven Bereich und einer zweiten Kante des Zellbereichs angeordnet sind, aufweist.

Description

  • HINTERGRUND
  • Ein Halbleiterbauelement, von denen eines oder mehrere in einer integrierten Schaltung (IC) enthalten sind, weist eine Anzahl elektronischer Bauelemente auf. Eine Möglichkeit, ein Halbleiterbauelement darzustellen, erfolgt mithilfe eines Aufbaudiagramms in der Draufsicht. Ein Aufbaudiagramm ist hierarchisch aufgebaut und in Module unterteilt, welche Funktionen höherer Ebene in der durch die Entwurfsspezifikationen des Halbleiterbauelements angegebenen Weise ausführen.
  • Für ein bestimmtes Projekt eines halbkundenspezifischen Entwurfs (SDC) wird eine benutzerdefinierte Zelle mit einem speziell für das betreffende SCD-Projekt ausgelegten Aufbau entworfen, um (im Betrieb) eine für das SCD-Projekt spezifische Logikfunktion höherer Ebene bereitzustellen. Im Gegensatz dazu wird eine Bibliothek von Standardzellen ohne Gedanken an ein bestimmtes Projekt entworfen und umfasst Standardzellen, welche (im Betrieb) übliche Logikfunktionen niederer Ebene bereitstellen. Hinsichtlich eines Platzbedarfs innerhalb eines Aufbaudiagramms (in Bezug auf die Draufsicht) sind benutzerdefinierte Zellen größer (typischerweise viel größer) als Standardzellen. Darüber hinaus weisen für eine bestimmte Bibliothek/Sammlung sämtliche Standardzellen mindestens eine Abmessung auf, welche dieselbe Größe aufweist (typischerweise ist die Größe ein Vielfaches einer festgelegten, bibliotheksspezifischen Abmessung), um die Anordnung der Standardzellen in einem Aufbaudiagramm zu erleichtern. Typischerweise ist die Richtung der festgelegten Abmessung parallel zur vertikalen Richtung oder Y-Achse, sodass die festgelegte Abmessung als die Höhe der Standardzelle bezeichnet wird. Standardzellen als solche werden als vordefiniert in Bezug auf ein bestimmtes SCD-Projekt beschrieben. Benutzerdefinierte Zellen können mindestens eine Abmessung aufweisen, welche dieselbe Größe wie die entsprechende Abmessung der Standardzellen aufweist, oder auch nicht.
  • Figurenliste
  • Eine oder mehrere Ausführungsformen sind als Beispiele, nicht als Einschränkung, in den Figuren der beigefügten Zeichnungen dargestellt, wobei Elemente, welche dieselben numerischen Bezugsbezeichnungen aufweisen, durchwegs ähnliche Elemente darstellen. Sofern nicht anders offenbart, sind die Zeichnungen nicht maßstabsgetreu.
    • 1 ist ein Blockschaltbild eines Halbleiterbauelements im Einklang mit einigen Ausführungsformen.
    • 2A - 2D sind entsprechende Aufbaudiagramme im Einklang mit einigen Ausführungsformen.
    • 3A - 3B sind entsprechende Querschnitte eines Zellbereichs eines Halbleiterbauelements im Einklang mit einigen Ausführungsformen.
    • 4A - 4D sind entsprechende Aufbaudiagramme im Einklang mit einigen Ausführungsformen.
    • 5A - 5D sind entsprechende Aufbaudiagramme im Einklang mit einigen Ausführungsformen.
    • 6 ist ein Kombinationsdiagramm, welches zeigt, wie ein erstes Aufbaudiagramm zu einem „Baustein“ in der Form eines zweiten Aufbaudiagramms im Einklang mit einigen Ausführungsformen in Beziehung steht.
    • 7A - 7D sind Kombinationsdiagramme, welche zeigen, wie erste Aufbaudiagramme zu entsprechenden „Bausteinen“ in der Form entsprechender zweiter Aufbaudiagramme im Einklang mit einigen Ausführungsformen in Beziehung stehen.
    • 8A - 8D sind Kombinationsdiagramme, welche zeigen, wie erste Aufbaudiagramme zu entsprechenden „Bausteinen“ in der Form entsprechender zweiter Aufbaudiagramme im Einklang mit einigen Ausführungsformen in Beziehung stehen.
    • 9A - 9D sind Kombinationsdiagramme, welche zeigen, wie erste Aufbaudiagramme zu entsprechenden „Bausteinen“ in der Form entsprechender zweiter Aufbaudiagramme im Einklang mit einigen Ausführungsformen in Beziehung stehen.
    • 10A - 10C sind Kombinationsdiagramme, welche zeigen, wie erste Aufbaudiagramme zu entsprechenden „Bausteinen“ in der Form entsprechender zweiter Aufbaudiagramme im Einklang mit einigen Ausführungsformen in Beziehung stehen.
    • 11A - 11D sind Kombinationsdiagramme, welche zeigen, wie erste Aufbaudiagramme zu entsprechenden „Bausteinen“ in der Form entsprechender zweiter Aufbaudiagramme im Einklang mit einigen Ausführungsformen in Beziehung stehen.
    • 12A - 12C sind Kombinationsdiagramme, welche zeigen, wie erste Aufbaudiagramme zu entsprechenden „Bausteinen“ in der Form entsprechender zweiter Aufbaudiagramme im Einklang mit einigen Ausführungsformen in Beziehung stehen.
    • 13A - 13L sind Kombinationsdiagramme, welche zeigen, wie erste Aufbaudiagramme zu entsprechenden „Bausteinen“ in der Form entsprechender zweiter Aufbaudiagramme im Einklang mit einigen Ausführungsformen in Beziehung stehen.
    • 14A - 14B sind Ablaufdiagramme von Verfahren zum Erzeugen eines Aufbaudiagramms im Einklang mit einigen Ausführungsformen.
    • 15 ist ein Blockschaltbild eines Systems zur elektronischen Entwurfsautomatisierung (EDA) im Einklang mit einigen Ausführungsformen.
    • 16 ist ein Blockschaltbild eines Herstellungssystems einer integrierten Schaltung (IC) und eines IC-Fertigungsflusses in Zusammenhang damit im Einklang mit einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Umsetzen verschiedener Merkmale des bereitgestellten Gegenstands dar. Konkrete Beispiele von Komponenten, Materialien, Werten, Schritten, Operationen, Anordnungen oder dergleichen sind nachfolgend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dabei handelt es sich selbstverständlich nur um Beispiele, die keinesfalls einschränkend auszulegen sind. Andere Komponenten, Werte, Operationen, Materialien, Anordnungen oder dergleichen werden in Betracht gezogen. Zum Beispiel kann die Bildung eines ersten Elements über oder auf einem zweiten Element in der Beschreibung, die nun folgt, Ausführungsformen umfassen, in denen die ersten und zweiten Elemente in direktem Kontakt gebildet sind, kann jedoch ebenso Ausführungsformen umfassen, in denen zusätzliche Elemente zwischen den ersten und zweiten Elementen gebildet sein können, sodass die ersten und zweiten Elemente nicht in direktem Kontakt miteinander angeordnet sind. Darüber hinaus kann die vorliegende Offenbarung Bezugsziffern und/oder -Zeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Vereinfachung und Klarheit, und schreibt nicht von sich aus einen Zusammenhang zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können Ausdrücke räumlicher Beziehungen, wie zum Beispiel „darunter“, „unterhalb“, „untere/r“, „darüber“ „obere/r“ und dergleichen, hierin für eine einfachere Beschreibung verwendet sein, um die Beziehung eines Elements oder Merkmals zu (einem) anderen in den Figuren gezeigten Element/en oder Merkmal/en zu beschreiben. Die Ausdrücke räumlicher Beziehungen dienen dazu, verschiedene Ausrichtungen des Bauelements in der Verwendung oder im Betrieb zusätzlich zur in den Figuren abgebildeten Ausrichtung einzuschließen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen), und die hierin verwendeten Ausdrücke räumlicher Beziehungen können ebenfalls dementsprechend ausgelegt werden. Wenn hierin verwendet in Formulierungen wie „im Wesentlichen parallel“, „im Wesentlichen dasselbe“, „im Wesentlichen zweimal so“, „im Wesentlichen kollinear“ oder dergleichen, ist der Begriff „im Wesentlichen“ als Erweiterung der Formulierung, welche den Begriff „im Wesentlichen“ enthält, zu verstehen, sodass die Formulierung einen Bereich bezeichnet, der Variationen einschließt, die sich aus Fertigungsprozesstoleranzen ergeben, zum Beispiel umfasst die Formulierung „im Wesentlichen parallel“ nicht nur parallel an sich, aber auch Abweichungen von parallel, die sich aus Fertigungsprozesstoleranzen ergeben. Desgleichen ist die Formulierung „im Wesentlichen verschieden/unterschiedlich“ derart zu verstehen, als dass sie Unterschiede beschreibt, die mindestens einen größeren Umfang aufweisen, als bloße Abweichungen, die sich aus Fertigungsprozesstoleranzen ergeben. In einigen Ausführungsformen bezieht sich der Begriff „Standardzellenstruktur“ auf einen standardisierten Baustein, der in einer Bibliothek verschiedener Standardzellenstrukturen enthalten ist. In einigen Ausführungsformen werden verschiedene Standardzellenstrukturen aus einer Bibliothek derselben ausgewählt und als Komponenten in einem Aufbaudiagramm, das eine Schaltung darstellt, verwendet.
  • In einigen Ausführungsformen weist in mindestens einem Zellbereich doppelter Höhe ein Halbleiterbauelement Finnen und mindestens eine darüberliegende Gatestruktur auf. Die Finnen (Dummy und aktiv) sind im Wesentlichen parallel zu einer ersten Richtung angeordnet. Jede der Gatestrukturen ist im Wesentlichen parallel zu einer zweiten Richtung (die im Wesentlichen lotrecht zur ersten Richtung verläuft) angeordnet. Die ersten und zweiten aktiven Finnen weisen entsprechende erste und zweite Leitfähigkeitstypen auf. Jeder doppelte Zellbereich relativ zur zweiten Richtung umfasst: einen ersten aktiven Bereich, der eine Sequenz von drei oder mehr aufeinanderfolgenden ersten aktiven Finnen angeordnet in einem zentralen Abschnitt des Zellbereichs doppelter Höhe aufweist; einen zweiten aktiven Bereich, der eine oder mehrere zweite aktive Finnen angeordnet zwischen dem ersten aktiven Bereich und einer ersten Kante des Zellbereichs doppelter Höhe aufweist; und einen dritten aktiven Bereich, der eine oder mehrere zweite aktive Finnen angeordnet zwischen dem ersten aktiven Bereich und einer zweiten Kante des Zellbereichs doppelter Höhe aufweist. Im Vergleich zu einem Stapel aus zwei entsprechenden ersten und zweiten Zellbereichen einfacher Höhe stellen eine oder mehrere der ersten aktiven Finnen in der Sequenz aus drei oder mehr aufeinanderfolgenden ersten aktiven Finnen im ersten aktiven Bereich des Zellbereichs doppelter Höhe zusätzliche Finnen dar. Im Gegensatz dazu ist der Stapel der ersten und zweiten Zellbereiche einfacher Höhe durch mindestens eine Dummy-Finne getrennt; jeder der Zellbereiche einfacher Höhe weist mindestens eine aktive Finne auf, welche den ersten Leitfähigkeitstyp aufweist; jedoch weder der erste noch der zweite Zellbereich einfacher Höhe würde eine Sequenz aus drei oder mehr aufeinanderfolgenden ersten aktiven Finnen aufweisen; und eine Summe der aktiven Finnen in den ersten und zweiten Zellbereichen einfacher Höhe wäre gleich einer Differenz zwischen einer Summe der aktiven Finnen im ersten aktiven Bereich abzüglich einer Teilsumme der mindestens einen zusätzlichen aktiven Finne im ersten aktiven Bereich des Zellbereichs doppelter Höhe.
  • 1 ist ein Blockschaltbild eines Halbleiterbauelements 100 im Einklang mit einigen Ausführungsformen.
  • In 1 umfasst das Halbleiterbauelement 100 unter anderem ein Schaltungsmakro (hierin im Folgenden als Makro bezeichnet) 102. In einigen Ausführungsformen ist das Makro 102 ein SRAM-Makro. In einigen Ausführungsformen ist das Makro 102 ein anderes Makro als ein SRAM-Makro. Das Makro 102 weist unter anderem einen oder mehrere Zellbereiche doppelter Höhe 104 auf. In einigen Ausführungsformen ist jeder der Zellbereiche 104 basierend auf einer oder mehreren der Zellen, die in 2A - 2D, 6, 7A - 7D, 8A - 8C, 9A - 9D, 10A - 10C, 11A - 11D, 12A - 12C und 13A - 13L gezeigt und in der Folge erörtert sind, umgesetzt. In einigen Ausführungsformen unterscheiden sich manche oder sämtliche der Exemplare des Zellbereichs 104 derart, dass die verschiedenen Exemplare des Zellbereichs 104 auf entsprechend unterschiedlichen der Zellen basieren, die in 2A - 2D, 6, 7A - 7D, 8A - 8C, 9A - 9D, 10A - 10C, 11A - 11D, 12A - 12C und 13A - 13L gezeigt und (wiederum) in der Folge erörtert sind.
  • 2A ist ein Aufbaudiagramm 200A im Einklang mit einigen Ausführungsformen.
  • Das Aufbaudiagramm 200A weist eine Zelle 208A auf. In einigen Ausführungsformen ist die Zelle 208A als eine Standardzelle in einer aus Standardzellen bestehenden Bibliothek verwendet. Ein Beispiel eines Halbleiterbauelements, das sich aus einem Aufbaudiagramm, welches die Zelle 208A umfasst, ergibt, zum Beispiel dem Aufbaudiagramm 200A, ist das Halbleiterbauelement 100 von 1, wobei sich der Zellbereich 104 des Halbleiterbauelements 100 aus der Zelle 208A ergibt. Die Zelle 208A ist in Zeile 1 der untenstehenden Tabelle zusammengefasst.
  • Die Zelle 208A ist für die FinFET-Technologie bestimmt und weist Finnenstrukturen auf, welche sich im Wesentlichen parallel zu einer ersten Richtung erstrecken. Zu Referenzzwecken gibt es eine zweite Richtung, die im Wesentlichen lotrecht zur ersten Richtung verläuft. In 2A sind die erste und die zweite Richtung jeweils die horizontale beziehungsweise die vertikale Richtung. In einigen Ausführungsformen sind die ersten und zweiten Richtungen andere als die jeweiligen horizontalen beziehungsweise vertikalen Richtungen. Die Finnenstrukturen umfassen Dummy-Finnenstrukturen 212(D), aktive Finnenstrukturen 212(N), die für NMOS-Technologie bestimmt sind, und aktive Finnenstrukturen 212(P), die für PMOS-Technologie bestimmt sind.
  • In 2A ist die Zelle 208A rechteckig, mit einer langen Achse im Wesentlichen parallel zur horizontalen Richtung und einer kurzen Achse im Wesentlichen parallel zur vertikalen Richtung. Die Zelle 208A weist eine erste Kante 221A(1), eine zweite Kante 221A(2), eine dritte Kante 221A(3) und eine vierte Kante 221A(4) auf. Sowohl die erste Kante 221A(1) als auch die dritte Kante 221A(3) verläuft im Wesentlichen parallel zur horizontalen Richtung. Sowohl die zweite Kante 221A(2) als auch die vierte Kante 221A(4) verläuft im Wesentlichen parallel zur vertikalen Richtung.
  • Finnen (siehe die entsprechende 3A, die in der Folge erörtert wird), die sich aus Exemplaren der aktiven Finnenstrukturen 212(N) von 2A - 2B ergeben, werden für die NMOS-Technologie gestaltet. Finnen (siehe die entsprechende 3A, die in der Folge erörtert ist), die sich aus Exemplaren der aktiven Finnenstrukturen 212(P) von 2A - 2B ergeben, werden für die PMOS-Technologie gestaltet. In einigen Ausführungsformen sind Finnen, die sich aus Exemplaren der Dummy-Finnenstruktur 212(D) von 2 ergeben, in Halbleiterbauelementen nicht als funktionale Komponenten enthalten. Folglich sind in einigen Ausführungsformen Finnen, die sich aus Exemplaren der Dummy-Finnenstruktur 212(D) ergeben, weder für NMOS- noch für PMOS-Technologie gestaltet. In einigen Ausführungsformen sind Finnen, die sich aus Exemplaren der Dummy-Finnenstruktur 212(D) ergeben, nicht für eine bestimmte Leitfähigkeit dotiert. In einigen Ausführungsformen sind die Dummy-Finnenstrukturen 212(D) enthalten/angeordnet, um eine Isolierung zu schaffen, zum Beispiel zwischen einem Exemplar der aktiven Finnenstruktur 212(N) und der aktiven Finnenstruktur 212(P). Da der potenzielle „aktive Zustand“ der Dummy-Finnenstruktur 212(D) geopfert worden ist, wird die Dummy-Finnenstruktur 212(D) manchmal als eine Opfer-Finnenstruktur bezeichnet. Zusätzliche Einzelheiten hinsichtlich der Struktur und Herstellung von CMOS-FinFET-Technologie sind im gemeinsam erteilten US-Patent Nr. 8,786,019 , gewährt am 22. Juli 2014, das hierin durch Verweis zur Gänze aufgenommen ist, offenbart.
  • In 2A sind die unmittelbar benachbarten Finnen in Bezug auf die vertikale Richtung im Einklang mit einem ersten Raster (nicht abgebildet) gleichmäßig beabstandet. Ein Abstand 253 solcher Finnenstrukturen (hierin im Folgenden als „Finnenabstand 253“ bezeichnet) wird gemäß den Aufbauentwurfsregeln und dem Prozess-/Technologieknoten, mit welchem ein Halbleiterbauelement entsprechend einem Aufbaudiagramm, welches die Zelle 208A umfasst, gefertigt wird, bestimmt. Jede der Finnenstrukturen 212(D), 212(N) und 212(P) ist rechteckig, mit einer langen Achse im Wesentlichen parallel zur horizontalen Richtung und einer kurzen Achse im Wesentlichen parallel zur vertikalen Richtung. Für jede der Finnenstrukturen 212(D), 212(N) und 212(P) wird auch eine Größe der kurzen Achse (oder „Breite“), die Finnenbreite (width_fin), gemäß den Aufbauentwurfsregeln und dem Prozess-/Technologieknoten, mit welchem ein Halbleiterbauelement entsprechend einem Aufbaudiagramm, welches die Zelle 208A umfasst, gefertigt wird, bestimmt.
  • Die Zelle 208A ist in einen ersten aktiven Bereich 250A(N), einen zweiten aktiven Bereich 250A(P)(1) und einen dritten aktiven Bereich 250A(P)(2) unterteilt. In Bezug auf die vertikale Richtung ist der erste aktive Bereich 250A(N) in einem zentralen Abschnitt der Zelle 208A angeordnet. In Bezug auf die vertikale Richtung ist der zweite aktive Bereich 250A(P)(1) zwischen dem ersten aktiven Bereich 250A(N) und einer ersten Kante 221A(1) der Zelle 208A angeordnet. In Bezug auf die vertikale Richtung ist der zweite aktive Bereich 250A(P)(2) zwischen dem ersten aktiven Bereich 250A(N) und einer dritten Kante 221A(3) der Zelle 208A angeordnet.
  • Der erste aktive Bereich 250A(N) umfasst eine Sequenz von drei oder mehr aufeinanderfolgenden aktiven Finnen 212(N). In 2A umfasst der erste aktive Bereich 250A(N) 5 Exemplare der aktiven Finne 212(N). Der zweite aktive Bereich 250A(P)(1) umfasst eine oder mehrere aktive Finnen 212(P). In 2A umfasst der zweite aktive Bereich 250A(P)(1) 2 Exemplare der aktiven Finne 212(P). Der dritte aktive Bereich 250A(P)(2) umfasst eine oder mehrere aktive Finnen 212(P). In 2A umfasst der dritte aktive Bereich 250A(P)(2) 2 Exemplare der aktiven Finne 212(P). Andere Anzahlen aktiver Finnen werden sowohl für den ersten aktiven Bereich 250A(N), den zweiten aktiven Bereich 250A(P)(1), als auch den dritten aktiven Bereich 250A(P)(2), zum Beispiel angesichts der verschiedenen Anzahlen aktiver Finnen, die in 6, 7A - 7D, 8A - 8D, 9A - 9D, 10A - 10C, 11A - 11D, 12A - 12C und 13A - 13L gezeigt sind und in der Folge erörtert werden, und dergleichen, in Betracht gezogen.
  • Hinsichtlich der Zelle 208A, im Vergleich zu einem Stapel (in der vertikalen Richtung) von zwei entsprechenden Zellen einfacher Höhe, z.B. dem Stapel der Zellen einfacher Höhe 442D(1) und 442D(2) in 4A (in der Folge erörtert), umfasst die Sequenz von fünf aktiven Finnen 212(N) im ersten aktiven Bereich 250A(N) der Zelle doppelter Höhe 208A eine zusätzliche Finne. Im Gegensatz dazu ist der Stapel der Zellen einfacher Höhe 442D(i) und 442D(2) in Bezug auf die vertikale Richtung durch eine Dummy-Finne 412(D) getrennt; die Zellen einfacher Höhe 442D(i) und 442D(2) weisen jeweils zwei aktiven Finnen 212(N) in den entsprechenden aktiven Bereichen 444A(N)(1) und 444A(N)(2) auf; wobei jedoch keiner der aktiven Bereiche 444A(N)(1) und 444A(N)(2) eine Sequenz von drei oder mehr aufeinanderfolgenden aktiven Finnen 212(N) aufweist; und die Summe aktiver Finnen 412(N) in den aktiven Bereichen 444A(N)(1) und 444A(N)(2) beträgt 4, was einer Differenz zwischen einer Summe (nämlich fünf) aktiver Finnen 212(N) im ersten aktiven Bereich 250A(N) abzüglich der Anzahl (nämlich eins) zusätzlicher aktiver Finnen 212(N) im ersten aktiven Bereich 250A(N) entspricht.
  • In 2A umfasst die Zelle 208A vier Exemplare der Dummy-Finnenstruktur 212(D). In Bezug auf die vertikale Richtung ist ein Exemplar der Dummy-Finnenstruktur 212(D) in einem ersten Spalt zwischen dem ersten aktiven Bereich 250A(N) und dem zweiten aktiven Bereich 250A(P)(1) angeordnet, wobei der erste Spalt eine Größe 255 aufweist. In Bezug auf die vertikale Richtung ist ein Exemplar der Dummy-Finnenstruktur 212(D) in einem zweiten Spalt zwischen dem ersten aktiven Bereich 250A(N) und dem zweiten aktiven Bereich 250A(P)(2) angeordnet, wobei der zweite Spalt eine Größe 256 aufweist. Ein erstes Exemplar einer „Grenze“ der Dummy-Finnenstruktur 212(D) ist im Wesentlichen kollinear mit einer ersten Kante 221A(1) der Zelle 208A angeordnet, sodass die Zelle 208A im Wesentlichen eine Hälfte des ersten Exemplars der Grenze der Dummy-Finnenstruktur 212(D) umfasst. Ein zweites Exemplar einer Grenze der Dummy-Finnenstruktur 212(D) ist im Wesentlichen kollinear mit der dritten Kante 221A(3) der Zelle 208A angeordnet, sodass die Zelle 208A im Wesentlichen eine Hälfte des zweiten Exemplars der Grenze der Dummy-Finnenstruktur 212(D) umfasst.
  • In Bezug auf die vertikale Richtung beträgt die Größe des ersten Spalts 255 = d1*Abstand_253 - Finnenbreite, wobei d1 eine positive ganze Zahl ist, welche die Anzahl von Dummy-Finnenstrukturen 212(D) darstellt, die im ersten Spalt angeordnet sind. In der Zelle 208A gilt d1 = 1, sodass 255 = Abstand_253 - Finnenbreite. In Bezug auf die vertikale Richtung beträgt die Größe 256 des zweiten Spalts 256 = d2*Abstand_253 - Finnenbreite, wobei d2 eine positive ganze Zahl ist, welche die Anzahl von Dummy-Finnenstrukturen 212(D) darstellt, die im zweiten Spalt angeordnet sind. In der Zelle 208A gilt d2 = 1, sodass 256 = Abstand_253 - Finnenbreite.
  • Hinsichtlich der Zelle 208A in Bezug auf die vertikale Richtung gilt für eine Größe S3 der langen Achse (oder „Höhe“) der Zelle 208A S3 = (D+P+N)*Abstand_253, wobei D, N und P jeweils eine nicht negative ganze Zahl ist, D die Anzahl an Dummy-Finnenstrukturen 212(D) darstellt, die in der Zelle 208A enthalten sind, N die Anzahl aktiver Finnenstrukturen 212(N), die in der Zelle 208A enthalten sind, P die Anzahl aktiver Finnenstrukturen 212(P), die in der Zelle 208A enthalten sind, und Abstand_253 eine Variable ist, welche den Finnenabstand 253 darstellt. In der Zelle 208A gilt N = 5, P = 4 und D = 3. Es ist festzuhalten, dass D = 3 gilt, da es zwei komplette Exemplare und zwei halbe Exemplare der Dummy- Finnenstruktur 212(D) in der Zelle 208A gibt, sodass D = 3 = 2+2*(1/2). Folglich gilt für die Zelle 208, S3 = 12*Abstand_253.
  • In 2A umfasst die Zelle 208A ferner Gatestrukturen, von denen mindestens eine aktive Gatestruktur 216(A) ist, die sich im Wesentlichen parallel zur zweiten Richtung im Einklang mit einem zweiten Raster (das nicht abgebildet ist) erstreckt. Es kann auch Dummy-Gatestrukturen geben (in 2A nicht abgebildet, siehe aber z.B. 4A - 4B, die in der Folge erörtert werden). Während die Zelle 208A Exemplare der aktiven Gatestruktur 216(A) aufweist, umfasst die Zelle 208A keine Exemplare einer Dummy-Gatestruktur. Die Gatestrukturen, z.B. die aktiven Gatestrukturen 216(A), sind jeweils über einer der Finnenstrukturen 212(D), 212(N) und 212(P) angeordnet.
  • In Bezug auf die horizontale Richtung sind unmittelbar benachbarte Exemplare der Gatestrukturen im Einklang mit einem zweiten Raster (nicht abgebildet) gleichmäßig beabstandet. Ein Abstand 257 solcher Gatestrukturen (hierin im Folgenden als „Gateabstand 257“ bezeichnet) wird gemäß den Aufbauentwurfsregeln und dem Prozess-/Technologieknoten, mit welchem ein Halbleiterbauelement entsprechend einem Aufbaudiagramm, welches die Zelle 208A umfasst, gefertigt wird, bestimmt. Für jede der Finnenstrukturen 212(D), 212(N) und 212(P) ist eine Größe der langen Achse (oder „Länge“), die Finnenlänge (= length_fin), ein ganzzahliges Vielfaches des Gateabstands 257. Insbesondere gilt Finnenlänge = j*Abstand_257, wobei j eine positive ganze Zahl ist und Abstand_257 eine Variable ist, welche den Gateabstand 257 darstellt. In 2A gilt j = 3, sodass Finnenlänge = 3*Abstand_257.
  • In 2A schneiden jeweilige Exemplare der aktiven Gatestruktur 216(A) in Bezug auf die horizontale Richtung die Finnenstrukturen an der Position_1 ≈ ⅓*Finnenlänge und an der Position 2 ≈ ⅔*Finnenlänge. In einigen Ausführungsformen schneiden Exemplare der aktiven Gatestruktur 216(A) die Finnenstruktur an anderen Positionen als Position_1 und Position_2.
  • Hinsichtlich der Zelle 208A erstrecken sich die zweite Kante 221A(2) und die vierte Kante 221A(4) der Zelle 208A in Bezug auf die horizontale Richtung um einen Abstand d259 über die entsprechenden Enden der Finnenstrukturen hinaus. In 2A weist der Abstand d259 einen Wert von d259 = (Abstand_257)/2 auf. In einigen Ausführungsformen weist der Abstand d259 einen anderen Wert als d259 = (Abstand_257)/2 auf. Eine Größe der Zellenbreite (width_cell) der kurzen Achse der Zelle 208A ist Zellenbreite = k+j*Abstand_257, wobei j und k positive ganze Zahlen sind. In 2A gilt j = 3 (wie oben angegeben) und k = 1, sodass Zellenbreite = 4*Abstand_462. In einigen Ausführungsformen ist j eine andere positive ganze Zahl als j = 3. In einigen Ausführungsformen ist k eine andere positive ganze Zahl als k = 1.
  • Jede der Gatestrukturen 216(A) ist rechteckig, mit einer langen Achse im Wesentlichen parallel zur vertikalen Richtung und einer kurzen Achse im Wesentlichen parallel zur horizontalen Richtung. Für jede der Gatestrukturen 216(A), wird auch eine Größe der kurzen Achse (oder „Breite“), die Gatebreite (width_gate), gemäß den Aufbauentwurfsregeln und dem Prozess-/Technologieknoten, mit welchem ein Halbleiterbauelement entsprechend einem Aufbaudiagramm, welches die Zelle 208A umfasst, gefertigt wird, bestimmt.
  • Das Aufbaudiagramm 200A von 2A umfasst ferner Stromnetzsegmentstrukturen (PG-Strukturen) 218DD und eine PG-Struktur 218SS. Jedes Exemplar des PG-Segments 218DD ist für eine Spannung VDD bestimmt. Jedes Exemplar des PG-Segments 218SS ist für eine Spannung VSS bestimmt. In einigen Ausführungsformen ist jedes Exemplar des PG-Segments 218DD und jedes Exemplar des PG-Segments 218SS für andere Spannungen als die entsprechenden Spannungen VDD und VSS bestimmt. Jede der PG-Strukturen 218SS und 218DD ist rechteckig, mit einer langen Achse im Wesentlichen parallel zur horizontalen Richtung und einer kurzen Achse im Wesentlichen parallel zur vertikalen Richtung. Für jede der PG-Strukturen 218DD und 218 SS wird auch eine Größe der kurzen Achse (oder „Breite“), die PG-Breite (width_PG), gemäß den Aufbauentwurfsregeln und dem Prozess-/Technologieknoten, mit welchem ein Halbleiterbauelement entsprechend einem Aufbaudiagramm, welches die Zelle 208A umfasst, gefertigt wird, bestimmt.
  • Im Aufbaudiagramm 200A gibt es ein Exemplar der PG-Struktur 218SS, die über und im Wesentlichen kollinear in Bezug auf eine Mittellinie des ersten aktiven Bereichs 250A(N) angeordnet ist, wobei die Mittellinie des ersten aktiven Bereichs 250A(N) im Wesentlichen parallel zur horizontalen Richtung angeordnet ist. Außerdem gibt es im Aufbaudiagramm 200A Exemplare der PG-Struktur 218DD, die jeweils über und im Wesentlichen kollinear in Bezug auf die erste Kante 221A(1) und die dritte Kante 221A(3) angeordnet sind.
  • 2B ist ein Aufbaudiagramm 200B im Einklang mit einigen Ausführungsformen.
  • Das Aufbaudiagramm 200B weist eine Zelle 208B auf. Die Zelle 208B von 2B ist ähnlich der Zelle 208A von 2A. Ganz allgemein ist das Aufbaudiagramm 200B von 2B ähnlich dem Aufbaudiagramm 200A von 2A. Der Kürze halber konzentriert sich die Erörterung der Zelle 208B auf Unterschiede der Zelle 208B in Bezug auf die Zelle 208A. In einigen Ausführungsformen ist die Zelle 208B als eine Standardzelle in einer aus Standardzellen bestehenden Bibliothek verwendet. Ein Beispiel eines Halbleiterbauelements, das sich aus einem Aufbaudiagramm, welches die Zelle 208B aufweist, ergibt, zum Beispiel dem Aufbaudiagramm 200B, ist das Halbleiterbauelement 100 von 1, wobei sich der Zellbereich 104 des Halbleiterbauelements 100 aus der Zelle 208B ergibt. Die 208B ist in Zeile 2 der untenstehenden Tabelle zusammengefasst.
  • Die Zelle 208B ist in einen ersten aktiven Bereich 250B(P), einen zweiten aktiven Bereich 250B(N)(1) und einen dritten aktiven Bereich 250B(N)(2) unterteilt. Der erste aktive Bereich 250B(P) umfasst eine Sequenz von drei oder mehr aufeinanderfolgenden aktiven Finnen 212(P). In Bezug auf die vertikale Richtung ist der erste aktive Bereich 250B(P) in einem zentralen Abschnitt der Zelle 208B angeordnet. Insbesondere umfasst der erste aktive Bereich 250B(P) 5 Exemplare der aktiven Finne 212(P). Der zweite aktive Bereich 250B(N)(1) umfasst eine oder mehrere aktive Finnen 212(N). In Bezug auf die vertikale Richtung ist der zweite aktive Bereich 250B(N)(1) zwischen dem ersten aktiven Bereich 250B(P) und einer ersten Kante 221B(1) der Zelle 208B angeordnet. Insbesondere umfasst der zweite aktive Bereich 250B(N)(1) 2 Exemplare der aktiven Finne 212(N). Der dritte aktive Bereich 250B(N)(2) umfasst eine oder mehrere aktive Finnen 212(N). In Bezug auf die vertikale Richtung ist der zweite aktive Bereich 250B(N)(2) zwischen dem ersten aktiven Bereich 250B(P) und einer dritten Kante 221B(3) der Zelle 208B angeordnet. Insbesondere umfasst der dritte aktive Bereich 250B(P)(2) 2 Exemplare der aktiven Finne 212(N).
  • In der Zelle 208B ist in Bezug auf die vertikale Richtung ein Exemplar der Dummy-Finnenstruktur 212(D) in einem ersten Spalt zwischen dem ersten aktiven Bereich 250B(P) und dem zweiten aktiven Bereich 250B(N)(1) angeordnet, wobei der erste Spalt eine Größe 255 aufweist. In Bezug auf die vertikale Richtung ist außerdem ein Exemplar der Dummy-Finnenstruktur 212(D) in einem zweiten Spalt zwischen dem ersten aktiven Bereich 250B(P) und dem dritten aktiven Bereich 250B(N)(2) angeordnet, wobei der zweite Spalt eine Größe 256 aufweist.
  • Das Aufbaudiagramm 200B von 2B umfasst ferner die PG-Strukturen 218DD und 218SS. In Aufbaudiagramm 200B gibt es ein Exemplar der PG-Struktur 218DD, die über und im Wesentlichen kollinear in Bezug auf eine Mittellinie des ersten aktiven Bereichs 250B(P) angeordnet ist, wobei die Mittellinie des ersten aktiven Bereichs 250B(P) im Wesentlichen parallel zur horizontalen Richtung angeordnet ist. Außerdem gibt es im Aufbaudiagramm 200B Exemplare der PG-Struktur 218SS, die jeweils über und im Wesentlichen kollinear in Bezug auf die erste Kante 221B(1) und die dritte Kante 221B(3) angeordnet sind.
  • 2C ist ein Aufbaudiagramm 200C im Einklang mit einigen Ausführungsformen.
  • Das Aufbaudiagramm 200C weist eine Zelle 208C auf. Die Zelle 208C von 2C ist ähnlich der Zelle 208A von 2A. Ganz allgemein ist das Aufbaudiagramm 200C von 2C ähnlich dem Aufbaudiagramm 200A von 2A. Der Kürze halber konzentriert sich die Erörterung der Zelle 208C auf Unterschiede der Zelle 208C in Bezug auf die Zelle 208A. In einigen Ausführungsformen ist die Zelle 208C als eine Standardzelle in einer aus Standardzellen bestehenden Bibliothek verwendet. Ein Beispiel eines Halbleiterbauelements, das sich aus einem Aufbaudiagramm, welches die Zelle 208C aufweist, ergibt, zum Beispiel dem Aufbaudiagramm 200C, ist das Halbleiterbauelement 100 von 1, wobei sich der Zellbereich 104 des Halbleiterbauelements 100 aus der Zelle 208C ergibt. Die Zelle 208C ist in Zeile 3 der untenstehenden Tabelle zusammengefasst.
  • In Bezug auf die vertikale Richtung ist in der Zelle 208C kein Exemplar der Dummy-Finnenstruktur 212(D) in einem ersten Spalt zwischen dem ersten aktiven Bereich 250C(N) und dem zweiten aktiven Bereich 250C(P)(1) angeordnet, wobei der erste Spalt eine Größe 255' aufweist. In Bezug auf die vertikale Richtung, und im Gegensatz zu Zelle 208A von 2A, ist die Größe 255' des ersten Spalts kein ganzzahliges Vielfaches der Finnenbreite (wiederum width_fin), z.B. 255' ≠ d1*Abstand_253 - Finnenbreite, wobei d1 (wie oben erörtert) eine positive ganze Zahl ist, welche die Anzahl von Dummy-Finnenstrukturen 212(D), die an anderer Stelle im ersten Spalt angeordnet sind, darstellt. In Bezug auf die vertikale Richtung ist außerdem kein Exemplar der Dummy-Finnenstruktur 212(D) in einem zweiten Spalt zwischen dem ersten aktiven Bereich 250C(N) und dem dritten aktiven Bereich 250C(P)(2) angeordnet, wobei der zweite Spalt eine Größe 256' aufweist. In Bezug auf die vertikale Richtung, und im Gegensatz zu Zelle 208A von 2A, ist die Größe 256' des zweiten Spalts kein ganzzahliges Vielfaches der Finnenbreite, z.B. 256' * d1*Abstand_253 - Finnenbreite, wobei d2 eine positive ganze Zahl ist, welche die Anzahl von Dummy-Finnenstrukturen 212(D), die an anderer Stelle im zweiten Spalt angeordnet sind, darstellt. In einigen Ausführungsformen sind die Finnenstrukturen 212(D), 212(N) und 212(P) im Einklang mit dem ersten Raster angeordnet, wie in 2A, und Exemplare der Dummy-Finnenstruktur 212(D) sind auch für eine Entfernung während der Fertigung eines Halbleiterbauelements bestimmt. In einigen Ausführungsformen sind Exemplare der Dummy-Finnenstruktur 212(D) für eine Entfernung bestimmt, indem sie im Aufbaudiagramm 200C durch entsprechende Schnittstrukturen (nicht abgebildet) abgedeckt/überlagert sind. Eine Schnittstruktur entsprechend einer Finnenstruktur zeigt an, dass während der Fertigung jegliche Abschnitte der Finnenstruktur, die unter der Schnittstruktur angeordnet sind, entfernt werden.
  • In Bezug auf Aufbau 200C werden in einigen Ausführungsformen die Finnenstrukturen 212(D), 212(N) und 212(P) nicht im Einklang mit einem Raster gebildet, sondern werden stattdessen unter Verwendung von Dorntechniken gebildet, mit dem vorteilhaften Ergebnis, dass weder im ersten Spalt noch im zweiten Spalt Exemplare der Dummy-Finnenstruktur 212(D) gebildet werden, wodurch die Notwendigkeit, Exemplare der Dummy-Finnenstruktur 212(D) später zu entfernen, wegfällt. Im Vergleich zur Bildung im Einklang mit einem Raster weisen die Dorntechniken außerdem den Vorteil erhöhter Flexibilität bei der Bestimmung der Größen 255' und 256' auf. Zusätzliche Einzelheiten in Bezug auf Dorntechniken sind im gemeinsam erteilten US-Patent Nr.15/362,002 , gewährt am 28. November 2016, mit der Vorerteilungsveröffentlichungs-Nummer 20170317089, das hierin durch Verweis zur Gänze aufgenommen ist, offenbart.
  • 2D ist ein Aufbaudiagramm 200D im Einklang mit einigen Ausführungsformen.
  • Das Aufbaudiagramm 200D weist eine Zelle 208D auf. Die Zelle 208D von 2D ist ähnlich der Zelle 208B von 2B. Ganz allgemein ist das Aufbaudiagramm 200D von 2D ähnlich dem Aufbaudiagramm 200B von 2B. Darüber hinaus ist die Zelle 208D von 2D ähnlich der Zelle 208C von 2C. Ganz allgemein ist das Aufbaudiagramm 200D von 2D ähnlich dem Aufbaudiagramm 200C von 2C. Der Kürze halber konzentriert sich die Erörterung der Zelle 208D auf Unterschiede der Zelle 208D in Bezug auf jede der Zellen 208B und 208C. In einigen Ausführungsformen ist die Zelle 208D als eine Standardzelle in einer aus Standardzellen bestehenden Bibliothek verwendet. Ein Beispiel eines Halbleiterbauelements, das sich aus einem Aufbaudiagramm, welches die Zelle 208D aufweist, ergibt, zum Beispiel dem Aufbaudiagramm 200D, ist das Halbleiterbauelement 100 von 1, wobei sich der Zellbereich 104 des Halbleiterbauelements 100 aus der Zelle 208D ergibt. Die Zelle 208D ist in Zeile 4 der untenstehenden Tabelle zusammengefasst.
  • Insbesondere sind hinsichtlich der aktiven Bereiche und aktiven Finnenstrukturen, die aktiven Bereiche 250D(P), 250D(N)(1) und 250D(N)(2) und die zugehörigen Exemplare der Finnenstrukturen 212(P) und 212(N) der Zelle 208D von 2D ähnlich den jeweiligen aktiven Bereichen 250B(P), 250B(N)(1) und 250B(N)(2) sowie zugehörigen Exemplaren der Finnenstrukturen 212(P) und 212(N) der Zelle 208B von 2B. Hinsichtlich der Dummy-Finnenstrukturen sind die Dummy-Finnenstrukturen 212(D) der Zelle 208D ähnlich den entsprechenden Dummy-Finnenstrukturen 212(D) der Zelle 208C von 2C. In Bezug auf die vertikale Richtung ist in der Zelle 208D kein Exemplar der Dummy-Finnenstruktur 212(D) in einem ersten Spalt zwischen dem ersten aktiven Bereich 250D(P) und dem zweiten aktiven Bereich 250D(N)(1) angeordnet, wobei der erste Spalt die Größe 255' von 2C aufweist. In Bezug auf die vertikale Richtung ist außerdem kein Exemplar der Dummy-Finnenstruktur 212(D) in einem zweiten Spalt zwischen dem ersten aktiven Bereich 250C(N) und dem dritten aktiven Bereich 250C(P)(2) angeordnet, wobei der zweite Spalt die Größe 256' aufweist.
  • 3A ist ein Querschnitt eines Zellbereichs 308A eines Halbleiterbauelements im Einklang mit einigen Ausführungsformen.
  • Der Zellbereich 308A ist ein Beispiel eines Zellbereichs eines Halbleiterbauelements, das basierend auf einem Aufbaudiagramm, wie zum Beispiel den Aufbaudiagrammen von 2A und 2B, und (wie in der Folge erörtert) 4A - 4B, 5A - 5B und 9D, gefertigt worden ist. Als solcher ist der Zellbereich 308A ein Beispiel eines Zellbereichs 104 des Halbleiterbauelements 100 von 1. Angesichts der Unterschiede zwischen 2A - 2B, 4A - 4B, 5A - 5B und 9D in Bezug auf (wie in der Folge erörtert) die 6, 7A - 7D, 8A - 8D, 9A - 9C, 10A - 10C, 11A - 11D, 12A - 12C und 13A - 13L ist der Zellbereich 308A ähnlich den Beispielen eines Zellbereichs eines Halbleiterbauelements, das basierend auf einem Aufbaudiagramm, wie zum Beispiel den Aufbaudiagrammen von 6, 7A - 7D, 8A - 8D, 9A - 9C, 10A - 10C, 11A - 11D, 12A - 12C und 13A - 13L, gefertigt worden ist.
  • Das Halbleiterbauelement 308A weist die Schichten 331A, 335A, 337A und 339A auf. Die Schicht 335A wird auf der Schicht 331A gebildet. Die Schicht 337A wird auf der Schicht 335A gebildet. Die Schicht 339A wird auf der Schicht 337A gebildet. Die Schicht 331A entspricht der Schicht M(i) der Metallisierung, die Schicht 335A entspricht der Schicht M (i+1) der Metallisierung, und die Schicht 339A entspricht der Schicht M(i+1) der Metallisierung, wobei i eine ganze Zahl ist und i ≥ 0. In einigen Ausführungsformen ist die i-te Schicht die erste Schicht der Metallisierung, wobei in diesem Fall abhängig von der Nummerierungskonvention der entsprechenden Entwurfsregeln gilt: i = 0 oder i = 1.
  • Die Schicht 331A umfasst: die Leitungen 312D, 312P und 312N entsprechend den Finnenstrukturen 212(D), 212(P) und 212(N) von 2A; und ein Zwischenschichtdielektrikum (ILD) 352. Exemplare der Leitung 312(D) in den Spalten 341A(1) und 341A(2) sind optional und wurden dementsprechend als strichlierte Linien gezeichnet. Wenn in den Spalten 341A(1) und 341A(2) Exemplare der Leitung 312(D) vorhanden sind, entspricht der Zellbereich 308A von 3A der Zelle 208A des Aufbaudiagramms 200A von 2A. Wenn in den Spalten 341A(1) und 341A(2) keine Exemplare der Leitung 312(D) vorhanden sind, entspricht der Zellbereich 308A von 3A der Zelle 208B des Aufbaudiagramms 200B von 2B.
  • Die Schicht 335A umfasst eine Leitung 316(A) entsprechend der Gatestruktur 216(A) von 2A. In einigen Ausführungsformen ist die Leitung 316(A) in direktem Kontakt mit den entsprechenden Leitungen 312D, 312P und 312N entsprechend den Finnenstrukturen 212(D), 212(P) und 212(N) gebildet. In einigen Ausführungsformen sind Durchkontaktierungen (nicht abgebildet) zwischen der Leitung 316(A) und den entsprechenden Leitungen 312D, 312P und 312N ausgebildet, wobei die Durchkontaktierungen in einer Zwischenverbindungsschicht (nicht abgebildet), die zwischen die Schichten 331A und 335A eingefügt worden ist, angeordnet sind. Die Schicht 337A umfasst ein ILD 338. Die Schicht 339A umfasst PG-Segmente 318DD und 318SS entsprechend den PG-Strukturen 218DD und 218SS von 2A; und ein ILD 340.
  • 3B ist ein Querschnitt eines Zellbereichs 308B eines Halbleiterbauelements im Einklang mit einigen Ausführungsformen.
  • Der Zellbereich 308B von 3B ist ähnlich dem Zellbereich 308A von 3A. Der Kürze halber konzentriert sich die Erörterung des Zellbereichs 308B auf Unterschiede des Zellbereichs 308B in Bezug auf den Zellbereich 308A. Der Zellbereich 308B ist ein Beispiel eines Zellbereichs eines Halbleiterbauelements, das basierend auf einem Aufbaudiagramm, wie zum Beispiel den Aufbaudiagrammen von 2C und 2D, und (wie in der Folge erörtert) 4C - 4D und 5C - 5D, gefertigt worden ist. Als solcher ist der Zellbereich 308B ein Beispiel des Zellbereichs 104 des Halbleiterbauelements 100 von 1.
  • Die Schicht 331B umfasst: die Leitungen 312D, 312P und 312N entsprechend den Finnenstrukturen 212(D), 212(P) und 212(N) von 2B; und ein Zwischenschichtdielektrikum (ILD) 352. Exemplare der Leitung 312(D) in den Spalten 341B(1) und 341B(2) sind optional und wurden dementsprechend als strichlierte Linien gezeichnet. Wenn in den Spalten 341B(1) und 341B(2) Exemplare der Leitung 312(D) vorhanden sind, entspricht der Zellbereich 308B von 3B der Zelle 208C des Aufbaudiagramms 200C von 2C. Wenn in den Spalten 341B(1) und 341B(2) keine Exemplare der Leitung 312(D) vorhanden sind, entspricht der Zellbereich 308B von 3B der Zelle 208D des Aufbaudiagramms 200D von 2D.
  • 4A ist ein Aufbaudiagramm 400A im Einklang mit einigen Ausführungsformen.
  • Das Aufbaudiagramm 400A umfasst Zellen doppelter Höhe 408A(1) und 408A(2), und Zellen einfacher Höhe 442A(1) und 442A(2). Jede der Zellen 408A(1) und 408A(2) von 4A ist ähnlich der Zelle 208A von 2A. Der Kürze halber konzentriert sich die Erörterung der Zellen 408A(1) und 408A(2) auf Unterschiede in Bezug auf die Zelle 208A. Ein Beispiel eines Halbleiterbauelements, das sich aus dem Aufbaudiagramm 400A ergibt, ist das Halbleiterbauelement 100 von 1, wobei sich Exemplare des Zellbereichs 104 des Halbleiterbauelements 100 jeweils aus einer oder mehreren der Zellen 408A(1), 408A(2), 442A(1) und/oder 442A(2) von 4A, oder dergleichen, ergeben.
  • Im Aufbaudiagramm 400A ist jede der Zellen 408A(1), 408A(2), 442A(1) und 442A(2) für die FinFET-Technologie bestimmt, und weist Finnenstrukturen auf, welche sich im Wesentlichen parallel zu einer ersten Richtung erstrecken. Zu Referenzzwecken gibt es eine zweite Richtung, die im Wesentlichen lotrecht zur ersten Richtung verläuft. In 4A sind die erste und die zweite Richtung jeweils die horizontale beziehungsweise die vertikale Richtung. In einigen Ausführungsformen sind die ersten und zweiten Richtungen andere als die jeweiligen horizontalen beziehungsweise vertikalen Richtungen. Die Finnenstrukturen umfassen Dummy-Finnenstrukturen 412(D), aktive Finnenstrukturen 412(N), die für NMOS-Technologie bestimmt sind, und aktive Finnenstrukturen 412(P), die für PMOS-Technologie bestimmt sind. In einigen Ausführungsformen (nicht abgebildet) sind die aktiven Finnenstrukturen des Aufbaus 400A in Bezug auf das, was in 4A gezeigt ist, umgekehrt, sodass die aktiven Finnenstrukturen, die in 4A für NMOS-Technologie bestimmt sind, stattdessen für PMOS-Technologie bestimmt sind, und umgekehrt; folglich unterscheiden sich derartige Ausführungsformen (die wiederum nicht abgebildet sind) von dem, was in 4A gezeigt ist, in einer Weise ähnlich jener, wie sich die Zelle 208B von 2B von der Zelle 208A von 2A unterscheidet.
  • In Bezug auf die vertikale Richtung ist in 4A sowohl eine Mittellinie der Zelle 408A(1) als auch eine Mittellinie der Zelle 408A(2) im Wesentlichen kollinear mit einer horizontalen Bezugslinie 405A. Zwischen die Zellen doppelter Höhe 408A(1) und 408A(2) ist in Bezug auf die vertikale Richtung ein Stapel aus Zellen einfacher Höhe 442A(1) und 442A(2) eingefügt. Eine dritte Kante 461A(3) der Zelle 442A(2) ist im Wesentlichen kollinear mit der Bezugslinie 405A. Eine erste Kante 463A(1) der Zelle 442A(1) ist im Wesentlichen kollinear mit der Bezugslinie 405A. In Bezug auf die Bezugslinie 405A ist die Zelle 442A(2) spiegelsymmetrisch in Bezug auf die Zelle 442A(1).
  • Die Zelle einfacher Höhe 442A(1) ist in einen ersten aktiven Bereich 444A(N)(1) und einen zweiten aktiven Bereich 444A(P)(1) unterteilt. Der erste aktive Bereich 444A(N)(1) ist zwischen einer dritten Kante 461A(3) und einer Bezugslinie 407A(1) angeordnet, wobei die Bezugslinie 407A(1) im Wesentlichen kollinear mit einer Mittellinie der Zelle 442A(1) verläuft. Der zweite aktive Bereich 444A(P)(1) ist zwischen einer ersten Kante 461A(1) und der Bezugslinie 407A(1) angeordnet. Die Zelle einfacher Höhe 442A(2) ist in einen ersten aktiven Bereich 444A(N)(2) und einen zweiten aktiven Bereich 444A(P)(2) unterteilt. Der erste aktive Bereich 444A(N)(2) ist zwischen einer ersten Kante 463A(1) und einer Bezugslinie 407A(2) angeordnet, wobei die Bezugslinie 407A(2) im Wesentlichen kollinear mit einer Mittellinie der Zelle 442A(2) verläuft. Der zweite aktive Bereich 444A(P)(2) ist zwischen einer dritten Kante 463A(3) und der Bezugslinie 407A(2) angeordnet.
  • Jeder der ersten aktiven Bereiche 444A(N)(1) und 444A(N)(2) weist drei oder mehr aktive Finnen 412(N) auf. In 4A weist jeder der ersten aktiven Bereiche 444A(N)(1) und 444A(N)(2) 2 Exemplare der aktiven Finne 412(N) auf. Jeder der zweiten aktiven Bereiche 444A(P)(1) und 444A(P)(2) weist eine oder mehrere aktive Finnen 412(P) auf. In 2A weist jeder der zweiten aktiven Bereiche 444A(P)(1) und 444A(P)(2) 2 Exemplare der aktiven Finne 212(P) auf. Andere Anzahlen und/oder Positionen aktiver Finnen werden für jeden der aktiven Bereiche 444A(N)(1), 444A(N)(2), 444A(P)(1) und/oder 444A(P)(2)) in Betracht gezogen, zum Beispiel angesichts der verschiedenen Anzahlen aktiver Finnen und/oder der unterschiedlichen Positionen aktiver Finnen, die in 6, 7A - 7D, 8A - 8D, 9A - 9D, 10A - 10C, 11A - 11D, 12A - 12C and 13A - 13L gezeigt sind und in der Folge erörtert werden, und dergleichen.
  • In der Zelle einfacher Höhe 442A(1) ist in Bezug auf die vertikale Richtung ein Exemplar der Dummy-Finnenstruktur 412(D) im Wesentlichen parallel zur Mittellinie 407(1) in einem Spalt zwischen dem ersten aktiven Bereich 444A(N)(1) und dem zweiten aktiven Bereich 444A(P)(1) angeordnet, wobei der Spalt die Größe 455 aufweist. In Bezug auf die vertikale Richtung ist außerdem ein Exemplar der Dummy-Finnenstruktur 412(D) im Wesentlichen parallel zur Mittellinie 407(2) in einem Spalt zwischen dem ersten aktiven Bereich 444A(N)(2) und dem zweiten aktiven Bereich 444A(P)(2) angeordnet, wobei der zweite Spalt die Größe 456 aufweist. Ein erstes Exemplar der Grenze der Dummy-Finnenstruktur 212(D) ist im Wesentlichen kollinear mit der ersten Kante 461A(1) der Zelle 442A(1) angeordnet, sodass die Zelle 442A(1) im Wesentlichen eine Hälfte des ersten Exemplars der Grenze der Dummy-Finnenstruktur 212(D) umfasst. Ein zweites Exemplar der Grenze der Dummy-Finnenstruktur 412(D) ist im Wesentlichen kollinear mit der dritten Kante 463A(3) der Zelle 442A(2) angeordnet, sodass die Zelle 442A(2) im Wesentlichen eine Hälfte des zweiten Exemplars der Grenze der Dummy-Finnenstruktur 412(D) umfasst.
  • In 4A weist jede der Zellen doppelter Höhe 408A(1) und 408A(2) und der Zellen einfacher Höhe 442A(1) und 442A(2) Dummy-Gatestrukturen 416(D) sowie aktive Gatestrukturen 416(A) auf. In Bezug auf die horizontale Richtung schneiden entsprechende Exemplare der aktiven Gatestruktur 216(A) jeweils eine der Finnenstrukturen an der Position_1 ≈ ⅓*Finnenlänge und der Position_2 ≈ ⅔*Finnenlänge. In einigen Ausführungsformen schneiden Exemplare der aktiven Gatestruktur 416(A) die Finnenstrukturen an anderen Positionen als Position_1 und Position_2. In Bezug auf die horizontale Richtung schneiden außerdem entsprechende Exemplare der Dummy-Gatestruktur 416(D) jeweils eines der ersten und zweiten Finnenstrukturenden der jeweiligen Finnenstruktur.
  • In einigen Ausführungsformen sind Gateelektroden, die sich aus Exemplaren der Dummy-Gatestruktur 416(D) von 4A ergeben, nicht als funktionale Komponenten in Halbleiterbauelementen enthalten. Folglich sind in einigen Ausführungsformen sich aus Exemplaren der Dummy-Gatestruktur 416(D) ergebende Gateelektroden nicht für eine bestimmte Leitfähigkeit gestaltet. In einigen Ausführungsformen ist ein bestimmtes Exemplar der Dummy-Gatestruktur 416(D) als Dummy anstatt als aktive Struktur vorgesehen, da das bestimmte Exemplar der Dummy-Gatestruktur 416(D) über einem Ende einer entsprechenden aktiven Finne angeordnet ist, sodass die aktive Finne in der horizontalen Richtung nicht ausreichend über beide Seiten des betreffenden Exemplars der Dummy-Gatestruktur 416(D) hinausragt. Da der potenzielle „aktive Zustand“ der Dummy-Gatestruktur 416(D) geopfert worden ist, wird die Dummy-Gatestruktur 416(D) manchmal als eine Opfergatestruktur bezeichnet.
  • Im Entwurf 400A ist in Bezug auf die horizontale Richtung dort, wo die Zelle doppelter Höhe 408A(1) an den Stapel von Zellen einfacher Höhe 442A(1) und 442A(2) grenzt, ein Spalt 446A(1) angeordnet. Insbesondere ist der Spalt 446A(1) zwischen dem Exemplar der Dummy-Gatestruktur 416(D), die nahe der vierten Kante 421A(4) von Zelle 408A(1) angeordnet ist, und dem Exemplar der Dummy-Gatestruktur 416(D), die nahe sowohl der zweiten Kante 461A(2) von Zelle 442A(1) als auch der zweiten Kante 463A(2) von Zelle 442A(2) angeordnet ist, angeordnet. Als solche nutzen weder die Zelle 442A(1) noch die Zelle 442A(2) ein Exemplar der Dummy-Gatestruktur 416(D) gemeinsam mit der Zelle 408A(1), wobei der „nicht gemeinsam genutzte“ Zustand in 4A durch die Bezugsziffer 448A(1) angezeigt ist.
  • Ebenso ist im Entwurf 400A in Bezug auf die horizontale Richtung dort, wo die Zelle doppelter Höhe 408A(2) an den Stapel von Zellen einfacher Höhe 442A(1) und 442A(2) grenzt, ein Spalt 446A(2) angeordnet. Insbesondere ist der Spalt 446A(2) zwischen dem Exemplar der Dummy-Gatestruktur 416(D), die nahe der zweiten Kante 421A(2) von Zelle 408A(1) angeordnet ist, und dem Exemplar der Dummy-Gatestruktur 416(D), die nahe sowohl der vierten Kante 461A(4) von Zelle 442A(2) als auch der vierten Kante 463A(4) von Zelle 442A(2) angeordnet ist, angeordnet. Als solche nutzen weder die Zelle 442A(1) noch die Zelle 442A(2) ein Exemplar der Dummy-Gatestruktur 416(D) gemeinsam mit der Zelle 408A(2), wobei der „nicht gemeinsam genutzte“ Zustand in 4A durch die Bezugsziffer 448A(2) angezeigt ist.
  • In 4A ist in Bezug auf die horizontale Richtung eine Grenze zwischen der Zelle 408A(1) und der Zelle 442A(1) durch eine fortlaufende Sequenz definiert wie folgt: aktive Gatestruktur 416(A) in Zelle 408A(1); Dummy-Gatestruktur 416(D) in Zelle 408A(1); Dummy-Gatestruktur 416(D) in Zelle 442A(1); und aktive Gatestruktur 416(A) in Zelle 442A(1). Ebenso ist in Bezug auf die horizontale Richtung eine Grenze zwischen der Zelle 408A(1) und der Zelle 442A(2) durch eine fortlaufende Sequenz definiert wie folgt: aktive Gatestruktur 416(A) in Zelle 408A(1); Dummy-Gatestruktur 416(D) in Zelle 408A(1); Dummy-Gatestruktur 416(D) in Zelle 442A(2); und aktive Gatestruktur 416(A) in Zelle 442A(2).
  • Ebenso ist in 4A in Bezug auf die horizontale Richtung eine Grenze zwischen der Zelle 442A(1) und der Zelle 408A(2) durch eine fortlaufende Sequenz definiert wie folgt: aktive Gatestruktur 416(A) in Zelle 442A(1); Dummy-Gatestruktur 416(D) in Zelle 442A(1); Dummy-Gatestruktur 416(D) in Zelle 408A(2); und aktive Gatestruktur 416(A) in Zelle 408A(2). Ebenso ist in Bezug auf die horizontale Richtung eine Grenze zwischen der Zelle 442A(2) und der Zelle 408A(2) durch eine fortlaufende Sequenz definiert wie folgt: aktive Gatestruktur 416(A) in Zelle 442A(2); Dummy-Gatestruktur 416(D) in Zelle 442A(2); Dummy-Gatestruktur 416(D) in Zelle 408A(2); und aktive Gatestruktur 416(A) in Zelle 408A(2).
  • 4B ist ein Aufbaudiagramm 400B im Einklang mit einigen Ausführungsformen.
  • Das Aufbaudiagramm 400B von 4B ist ähnlich dem Aufbaudiagramm 400A von 4A. Der Kürze halber konzentriert sich die Erörterung des Aufbaudiagramms 400B auf die Unterschiede des Aufbaudiagramms 400B in Bezug auf das Aufbaudiagramm 400A. Ein Beispiel eines Halbleiterbauelements, das sich aus dem Aufbaudiagramm 400B ergibt, ist das Halbleiterbauelement 100 von 1, wobei sich Exemplare des Zellbereichs 104 des Halbleiterbauelements 100 jeweils aus einer oder mehrerer der Zellen 408B(1), 408B(2), 442B(1) und/oder 442B(2) von 4B, oder dergleichen, ergeben.
  • Das Aufbaudiagramm 400B von 4B unterscheidet sich vom Aufbau 400A von 4A auf eine Weise ähnlich jener, wie sich die Zelle 208C von 2C von der Zelle 208A von 2A unterscheidet. Folglich ist kein Exemplar der Dummy-Finnenstruktur 412(D) im Wesentlichen kollinear weder mit der Bezugslinie 407B(1) noch mit der Bezugslinie 4076(2).
  • 4C ist ein Aufbaudiagramm 400C im Einklang mit einigen Ausführungsformen.
  • Das Aufbaudiagramm 400C von 4C ist ähnlich dem Aufbaudiagramm 400A von 4A. Der Kürze halber konzentriert sich die Erörterung des Aufbaudiagramms 400C auf die Unterschiede des Aufbaudiagramms 400C in Bezug auf das Aufbaudiagramm 400A. Ein Beispiel eines Halbleiterbauelements, das sich aus dem Aufbaudiagramm 400C ergibt, ist das Halbleiterbauelement 100 von 1, wobei sich Exemplare des Zellbereichs 104 des Halbleiterbauelements 100 jeweils aus einer oder mehrerer der Zellen 408C(1), 408C(2), 442C(1) und/oder 442C(2) von 4C, oder dergleichen, ergeben.
  • Während das Aufbaudiagramm 400A die Spalten 446A(1) und 446A(2) aufweist, sind hinsichtlich des Aufbaudiagramms 400C im Aufbau 400C keine entsprechenden Spalten vorhanden, wie durch die entsprechenden Beschriftungen 446C(1) und 446C(2) angezeigt ist. In Bezug auf die horizontale Richtung besteht ein Vorteil des Aufbaudiagramms 400C darin, dass das Aufbaudiagramm 400C dichter ist, als das Aufbaudiagramm 400A von 4A.
  • In 4C schneiden in Bezug auf die horizontale Richtung die zweite Kante 421A(2) und die vierte Kante 421A(4) der Zelle 408C(1) im Gegensatz zur Zelle 408A(1) von 4A die Finnenstrukturen im Wesentlichen an jeweiligen Enden der Finnenstrukturen. Ebenso schneiden die zweite Kante 421A(2) und die vierte Kante 421A(4) der Zelle 408C(2) die Finnenstrukturen im Wesentlichen an jeweiligen Enden der Finnenstrukturen. Auch die zweite Kante 461C(2) und die vierte Kante 4610(4) der Zelle 442C(1) schneiden die Finnenstrukturen im Wesentlichen an jeweiligen Enden der Finnenstrukturen. Ebenso schneiden die zweite Kante 461C(2) und die vierte Kante 4610(4) der Zelle 442C(2) die Finnenstrukturen im Wesentlichen an jeweiligen Enden der Finnenstrukturen.
  • In Bezug auf den Aufbau 400C ist ein erstes Exemplar der Dummy-Gatestruktur 416(D), die der Zelle 408C(1) zugeordnet ist, im Wesentlichen kollinear mit der zweite Kante 421C(2) der Zelle 408C(1), sodass die Zelle 408C(1) im Wesentlichen eine Hälfte des ersten Exemplars der Dummy-Gatestruktur 416(D), die der Zelle 408C(1) zugeordnet ist, umfasst. Ein zweites Exemplar der Dummy-Gatestruktur 416(D), die der Zelle 408C(1) zugeordnet ist, ist im Wesentlichen kollinear mit der vierten Kante 4210(4) der Zelle 408C(1), sodass die Zelle 408C(1) im Wesentlichen eine Hälfte des zweiten Exemplars der Dummy-Gatestruktur 416(D), die der Zelle 408C(1) zugeordnet ist, umfasst. Erste und zweite Exemplare der Dummy-Gatestruktur 416(D), die der Zelle 408C(2) zugeordnet sind, sind dementsprechend im Wesentlichen kollinear mit der zweiten Kante 421C(2) und der vierten Kante 4210(4) der Zelle 408C(2), sodass die Zelle 408C(2) im Wesentlichen eine Hälfte des ersten beziehungsweise des zweiten Exemplars der Dummy-Gatestruktur 416(D), die der Zelle 408C(2) zugeordnet ist, umfasst.
  • In Bezug auf den Aufbau 400C ist außerdem ein erstes Exemplar der Dummy-Gatestruktur 416(D), die der Zelle 442C(1) zugeordnet ist, im Wesentlichen kollinear mit der zweite Kante 4610(2) der Zelle 442C(1), sodass die Zelle 442C(1) im Wesentlichen eine Hälfte des ersten Exemplars der Dummy-Gatestruktur 416(D), die der Zelle 442C(1) zugeordnet ist, umfasst. Ein zweites Exemplar der Dummy-Gatestruktur 416(D), die der Zelle 408C(1) zugeordnet ist, ist im Wesentlichen kollinear mit der vierten Kante 4610(4) der Zelle 442C(1), sodass die Zelle 442C(1) im Wesentlichen eine Hälfte des zweiten Exemplars der Dummy-Gatestruktur 416(D), die der Zelle 442C(1) zugeordnet ist, umfasst. Erste und zweite Exemplare der Dummy-Gatestruktur 416(D), die der Zelle 442C(2) zugeordnet sind, sind dementsprechend im Wesentlichen kollinear mit der zweiten Kante 463C(2) und der vierten Kante 463C(4) der Zelle 442C(2), sodass die Zelle 442C(2) im Wesentlichen eine Hälfte des ersten beziehungsweise des zweiten Exemplars der Dummy-Gatestruktur 416(D), die der Zelle 442C(2) zugeordnet sind, umfasst.
  • Als solche nutzt in Aufbau 400C die vierte Kante 4210(4) der Zelle 4080(1) eine Dummy-Gatestruktur 416(D) gemeinsam sowohl mit der zweiten Kante 4610(2) der Zelle 442C(1) als auch mit der zweiten Kante 463C(2) der Zelle 442C(2), wie durch die Beschriftung 448C(1) angezeigt ist. Folglich gibt es in Bezug auf die horizontale Richtung dort, wo die Zelle doppelter Höhe 408C(1) an den Stapel von Zellen einfacher Höhe 442C(1) und 422C(2) grenzt, wiederum keinen Spalt, wie durch die Beschriftung 446C(1) angezeigt ist. Außerdem nutzt die zweite Kante 421C(2) der Zelle 408C(2) eine Dummy-Gatestruktur 416(D) gemeinsam sowohl mit der vierten Kante 4610(4) der Zelle 442C(1) als auch der vierten Kante 463C(4) der Zelle 442C(2), wie durch die Beschriftung 448C(2) angezeigt ist. Folglich gibt es in Bezug auf die horizontale Richtung dort, wo die Zelle doppelter Höhe 408C(2) an den Stapel von Zellen einfacher Höhe 442C(1) und 422C(2) grenzt, wiederum keinen Spalt, wie durch die Beschriftung 446C(2) angezeigt ist.
  • In 4C ist eine Grenze in Bezug auf die horizontale Richtung zwischen der Zelle 408C(1) und der Zelle 442C(1) durch eine fortlaufende Sequenz definiert wie folgt: aktive Gatestruktur 416(A) in der Zelle 408C(1); Dummy-Gatestruktur 416(D) gemeinsam genutzt von Zelle 408C(1) und Zelle 442C(1); und aktive Gatestruktur 416(A) in der Zelle 442A(1). Ebenso ist eine Grenze in Bezug auf die horizontale Richtung zwischen der Zelle 408C(1) und der Zelle 442C(2) durch eine fortlaufende Sequenz definiert wie folgt: aktive Gatestruktur 416(A) in der Zelle 408C(1); Dummy-Gatestruktur 416(D) gemeinsam genutzt von Zelle 408C(1) und Zelle 442C(1); und aktive Gatestruktur 416(A) in der Zelle 442C(2).
  • In 4C ist außerdem eine Grenze in Bezug auf die horizontale Richtung zwischen der Zelle 442C(1) und der Zelle 408C(2) durch eine fortlaufende Sequenz definiert wie folgt: aktive Gatestruktur 416(A) in der Zelle 442C(1); Dummy-Gatestruktur 416(D) gemeinsam genutzt von Zelle 442C(1) und Zelle 408C(2); und aktive Gatestruktur 416(A) in der Zelle 408C(2). Ebenso ist eine Grenze in Bezug auf die horizontale Richtung zwischen der Zelle 442C(2) und der Zelle 408C(2) durch eine fortlaufende Sequenz definiert wie folgt: aktive Gatestruktur 416(A) in der Zelle 442C(2); Dummy-Gatestruktur 416(D) gemeinsam genutzt von Zelle 442C(2) und Zelle 408C(2); und aktive Gatestruktur 416(A) in der Zelle 408C(2).
  • 4D ist ein Aufbaudiagramm 400D im Einklang mit einigen Ausführungsformen.
  • Das Aufbaudiagramm 400D von 4D ist ähnlich dem Aufbaudiagramm 400C von 4C. Der Kürze halber konzentriert sich die Erörterung des Aufbaudiagramms 400D auf die Unterschiede des Aufbaudiagramms 400D in Bezug auf das Aufbaudiagramm 400C. Ein Beispiel eines Halbleiterbauelements, das sich aus dem Aufbaudiagramm 400D ergibt, ist das Halbleiterbauelement 100 von 1, wobei sich Exemplare des Zellbereichs 104 des Halbleiterbauelementes 100 dementsprechend aus einer oder mehreren der Zellen 408D(1), 408D(2), 442D(1) und/oder 442D(2) von 4D, oder dergleichen, ergeben.
  • Das Aufbaudiagramm 400D von 4D unterscheidet sich vom Aufbau 400C von 4C auf eine Weise ähnlich jener, wie sich die Zelle 208C von 2C von der Zelle 208A von 2A unterscheidet. Folglich ist im Wesentlichen kein Exemplar der Dummy-Finne 412(D) im Wesentlichen kollinear weder mit der Bezugslinie 407C(1) noch mit der Bezugslinie 4070(2) angeordnet.
  • 5A ist ein Aufbaudiagramm 500A im Einklang mit einigen Ausführungsformen.
  • Das Aufbaudiagramm 500A umfasst Zellen doppelter Höhe 508A(1) und 508A(2), Zellen doppelter Höhe 532A und 534A sowie Zellen einfacher Höhe 536A. Die Zelle 508A(1) von 5A ist ähnlich der Zelle 208A von 2A. Die Zelle 508A(2) von 5A ist ähnlich der Zelle 208B von 2B. Die Zelle 536A von 5A ist ähnlich den Zellen 442A(1) und 442A(2) von 4A. Der Kürze halber konzentriert sich die Erörterung der Zellen 508A(1) und 508A(2) auf Unterschiede in Bezug auf die entsprechenden Zellen 208B und 208A. Ebenso konzentriert sich der Kürze halber die Erörterung der Zelle 536A auf Unterschiede in Bezug auf die entsprechenden Zellen 442A(1) und 442A(2). Ein Beispiel eines Halbleiterbauelements, das sich aus dem Aufbaudiagramm 500A ergibt, ist das Halbleiterbauelement 100 von 1, wobei sich Exemplare des Zellbereichs 104 des Halbleiterbauelementes 100 dementsprechend aus einer oder mehreren der Zellen 508A(1), 508A(2), 536A, 532A und 534A von 5A, oder dergleichen, ergeben.
  • In Aufbaudiagramm 500A ist jede der Zellen 508A(1), 508A(2), 536A, 532A und 534A für FinFET-Technologie bestimmt, und umfasst Finnenstrukturen, die sich im Wesentlichen parallel zu einer ersten Richtung erstrecken. Zu Referenzzwecken gibt es eine zweite Richtung, die im Wesentlichen lotrecht zur ersten Richtung verläuft. In 5A entsprechen die erste und die zweite Richtung der horizontalen beziehungsweise der vertikalen Richtung. In einigen Ausführungsformen sind die erste und die zweite Richtung andere Richtungen als die horizontale und die vertikale Richtung. Die Finnenstrukturen umfassen Dummy-Finnenstrukturen, aktive Finnenstrukturen, die für NMOS-Technologie bestimmt sind, und aktive Finnenstrukturen, die für PMOS-Technologie bestimmt sein, wobei in 5A zur vereinfachten Darstellung keine davon mit Bezugsziffern beschriftet ist. Das Aufbaudiagramm 500A umfasst ferner Stromnetzsegmentstrukturen (PG-Strukturen), von denen manche für eine Spannung VDD und manche für eine Spannung VSS bestimmt sind. Obwohl sie mit der Kennung VDD oder VSS beschriftet sind, sind in 5A zur vereinfachten Darstellung die entsprechenden PG-Strukturen nicht mit Bezugsziffern beschriftet. In einigen Ausführungsformen (nicht abgebildet) sind die aktiven Finnenstrukturen und die PG-Strukturen des Aufbaus 500A in Bezug auf das, was in 5A gezeigt ist, umgekehrt, sodass aktive Finnenstrukturen, die in 5A für NMOS-Technologie bestimmt sind, stattdessen für PMOS-Technologie bestimmt sind, und für VSS bestimmte PG-Strukturen stattdessen für VDD bestimmt sind, und umgekehrt; folglich unterscheiden sich solche Ausführungsformen (die wiederum nicht gezeigt sind) von dem, was in 5A gezeigt ist, in ähnlicher Weise, wie sich die Zelle 208B von 2B von der Zelle 208A von 2A unterscheidet.
  • In 5A ist zur Vereinfachung der Darstellung eine Kennzeichnungskonvention festgelegt. Insbesondere in Bezug auf eine Sequenz in der vertikalen Richtung ist eine Zelle einfacher Höhe 536A mit „PN“ gekennzeichnet. Hier zeigt „PN“ an, dass die Zelle 536A einen einzigen aktiven Bereich, der aktive Finnenstrukturen aufweist, die für PMOS-Technologie bestimmt sind, und einen einzigen aktiven Bereich, der aktive Finnenstrukturen aufweist, die für NMOS-Technologie bestimmt sind, umfasst. Zur Vereinfachung der Darstellung in 5A ist keiner der aktiven Bereiche in der Zelle 536A mit Bezugsziffern beschriftet. Auch jedes Exemplar der Zelle 534 umfasst einen einzigen aktiven Bereich, der als „P“ oder „N“ gekennzeichnet sein kann, um anzuzeigen, dass der einzige aktive Bereich aktive Finnenstrukturen aufweist, die jeweils für PMOS-Technologie oder NMOS-Technologie bestimmt sind. Zur Vereinfachung der Darstellung in 5A ist der aktive Bereich in keinem der Exemplare der Zelle 534A mit einer Bezugsziffer beschriftet.
  • Hinsichtlich der Beschriftungskonvention von 5A ist die Zelle doppelter Höhe 508A(1) in Bezug auf eine Sequenz in der vertikalen Richtung als „PNNP“ gekennzeichnet. „PNNP“ gibt hier an, dass die Zelle 508A(1) einem Stapel (in der vertikalen Richtung) von zwei Exemplaren einer „PN“-Zelle 536A einfacher Höhe entspricht, wobei jedoch der „NN“-Abschnitt der Zelle 508A(1) einen größeren einzelnen aktiven Bereich aufweisend aktive Finnenstrukturen, die für NMOS-Technologie bestimmt sind, statt zwei getrennter kleinerer aktiver Finnenstrukturen, die für NMOS-Technologie bestimmt sind, darstellt (siehe die obige Erörterung von Zelle 208A von 2A). Zur Vereinfachung der Darstellung in 5A ist keiner der aktiven Bereiche in der Zelle 508A(1) mit Bezugsziffern beschriftet. In derselben Weise ist in Bezug auf eine Sequenz in der vertikalen Richtung die Zelle doppelter Höhe 508A(2) als „NPPN“ gekennzeichnet. „NPPN“ gibt hier an, dass die Zelle 508A(1) einem Stapel (in der vertikalen Richtung) von zwei Exemplaren einer „NP“-Zelle (nicht abgebildet) einfacher Höhe entspricht, wobei jedoch der „PP“-Abschnitt der Zelle 508A(2) einen größeren einzelnen aktiven Bereich aufweisend aktive Finnenstrukturen, die für PMOS-Technologie bestimmt sind, statt zwei getrennter kleinerer aktiver Finnenstrukturen, die für PMOS-Technologie bestimmt sind, darstellt (siehe die obige Erörterung von Zelle 208B von 2B). Zur Vereinfachung der Darstellung in 5A ist keiner der aktiven Bereiche in der Zelle 508A(2) mit Bezugsziffern beschriftet.
  • Unter weiterer Bezugnahme auf die Beschriftungskonvention von 5A ist die Zelle doppelter Höhe 532A in Bezug auf eine Sequenz in der vertikalen Richtung als „PPNN“ gekennzeichnet. Hier gibt „PPNN“ an, dass die Zelle 532A einer Version der Zelle einfacher Höhe 536A entspricht, die aus der Zelle einfacher Höhe 536A auf doppelte Höhe gestreckt/skaliert worden ist. Folglich umfasst die Zelle 532A einen einzigen aktiven Bereich aufweisend aktive Finnenstrukturen, die für PMOS-Technologie bestimmt sind, und einen einzigen aktiven Bereich aufweisend aktive Finnenstrukturen, die für NMOS-Technologie bestimmt sind. In Bezug auf die vertikale Richtung ist die Größe S_532A des einzelnen aktiven PMOS-Bereichs sowie des einzelnen aktiven NMOS-Bereichs in der Zelle 532A größer, als eine Größe S_536A des einzelnen aktiven PMOS-Bereichs sowie des einzelnen aktiven NMOS-Bereichs in der Zelle 536A. Die Größe S_532A ist größer als die Größe S_536A, da sowohl der einzelne aktive PMOS-Bereich als auch der einzelne aktive NMOS-Bereich in der Zelle 532A in ähnlicher Weise, wie die Zelle 208A von 2A zusätzliche Finnen aufweist, zusätzliche Finnen aufweisen. Eine Summe, Σ, aktiver Finnen sowohl in jedem der einzelnen aktiven PMOS-Bereichen als auch im einzelnen aktiven NMOS-Bereich in der Zelle 532A ist Σ = 2*m+n, wobei m und n positive ganze Zahlen sind, m eine Variable ist, welche die Anzahl sowohl in jedem der einzelnen aktiven PMOS-Bereiche als auch im einzelnen aktiven NMOS-Bereich in der Zelle 536A darstellt, und n eine Variable ist, welche die Anzahl zusätzlicher Finnen sowohl in jedem der einzelnen aktiven PMOS-Bereiche als auch im einzelnen aktiven NMOS-Bereich in der Zelle 536A darstellt.
  • In 5A sind in Bezug auf die vertikale Richtung die Mittellinien 537A der Zellen 508A(1) gegen die Mittellinien 538A der Zellen 508A(2) versetzt. In Bezug auf die vertikale Richtung in dem Ausmaß, dass ein erstes vorhandenes Exemplar der Zelle 508A(1) ein erstes vorhandenes Exemplar der Zelle 508A(2) überlappt, wobei eine erste Kante 521A(1) oder eine dritte Kante 521(3) des ersten vorhandenen Exemplars der Zelle 508A(1) im Wesentlichen kollinear mit der Mittellinie 538A des ersten vorhandenen Exemplars der Zelle 508A(2) angeordnet ist. Und außerdem in dem Ausmaß, dass ein zweites vorhandenes Exemplar der Zelle 508A(2) ein zweites vorhandenes Exemplar der Zelle 508A(1) überlappt, wobei eine erste Kante 521A(1) oder eine dritte Kante 521(3) des zweiten vorhandenen Exemplars der Zelle 508A(2) im Wesentlichen kollinear mit der Mittellinie 537A des zweiten vorhandenen Exemplars der Zelle 508A(1) angeordnet ist.
  • 5B ist ein Aufbaudiagramm 500B im Einklang mit einigen Ausführungsformen.
  • Das Aufbaudiagramm 500B von 5B ist ähnlich dem Aufbaudiagramm 500A von 5A. Der Kürze halber konzentriert sich die Erörterung des Aufbaudiagramms 500B auf die Unterschiede des Aufbaudiagramms 500B in Bezug auf das Aufbaudiagramm 500A. Ein Beispiel eines Halbleiterbauelements, das sich aus dem Aufbaudiagramm 500B ergibt, ist das Halbleiterbauelement 100 von 1, wobei sich Exemplare des Zellbereichs 104 des Halbleiterbauelementes 100 dementsprechend aus einer oder mehreren der Zellen 508B(1), 508B(2), 536B, 532B und 534B von 5B, oder dergleichen, ergeben.
  • Das Aufbaudiagramm 500B von 5B unterscheidet sich vom Aufbau 500A von 5A auf eine Weise ähnlich jener, wie sich die Zelle 208C von 2C von der Zelle 208A von 2A unterscheidet. Folglich sind keine Exemplare der Dummy-Finnenstrukturen im Wesentlichen kollinear mit irgendeiner der Bezugslinien 507B(1) - 507B(5).
  • 5C ist ein Aufbaudiagramm 500C im Einklang mit einigen Ausführungsformen.
  • Das Aufbaudiagramm 500C von 5C ist ähnlich dem Aufbaudiagramm 500A von 5A. Der Kürze halber konzentriert sich die Erörterung des Aufbaudiagramms 500C auf die Unterschiede des Aufbaudiagramms 500C in Bezug auf das Aufbaudiagramm 500A. Ein Beispiel eines Halbleiterbauelements, das sich aus dem Aufbaudiagramm 500C ergibt, ist das Halbleiterbauelement 100 von 1, wobei sich Exemplare des Zellbereichs 104 des Halbleiterbauelementes 100 dementsprechend aus einer oder mehreren der Zellen 508C(1), 508C(2), 536C, 532C und 534C von 5C, oder dergleichen, ergeben.
  • Während das Aufbaudiagramm 500A die Spalten 546A(1) und 546A(2) aufweist, sind hinsichtlich des Aufbaudiagramms 500C im Aufbau 500C keine entsprechenden Spalten vorhanden, wie durch die entsprechenden Beschriftungen 5,46C(1) und 546C(2) angezeigt ist. In Bezug auf die horizontale Richtung besteht ein Vorteil des Aufbaudiagramms 500C darin, dass das Aufbaudiagramm 500C dichter ist, als das Aufbaudiagramm 500A von 5A.
  • In 5C ist eine Grenze, in Bezug auf die horizontale Richtung, zwischen einem Exemplar einer ersten Zelle, z.B. der Zelle 508C(1), und einer zweiten Zelle, z.B. einem Exemplar der Zelle 508C(2), durch eine fortlaufende Sequenz definiert wie folgt: ein Exemplar der aktiven Gatestruktur in der Zelle 508C(1); ein Exemplar der Dummy-Gatestruktur gemeinsam genutzt von Zelle 508C(1) und Zelle 508C(2); und ein Exemplar der aktiven Gatestruktur in Zelle 508C(2).
  • 5D ist ein Aufbaudiagramm 500D im Einklang mit einigen Ausführungsformen.
  • Das Aufbaudiagramm 500D von 5D ist ähnlich dem Aufbaudiagramm 500C von 5C. Der Kürze halber konzentriert sich die Erörterung des Aufbaudiagramms 500D auf die Unterschiede des Aufbaudiagramms 500D in Bezug auf das Aufbaudiagramm 500C. Ein Beispiel eines Halbleiterbauelements, das sich aus dem Aufbaudiagramm 500D ergibt, ist das Halbleiterbauelement 100 von 1, wobei sich Exemplare des Zellbereichs 104 des Halbleiterbauelementes 100 dementsprechend aus einer oder mehreren der Zellen 508D(1), 508D(2), 536D, 532D und 534D von 5D, oder dergleichen, ergeben.
  • Das Aufbaudiagramm 500D von 5D unterscheidet sich vom Aufbau 500C von 5C auf eine Weise ähnlich jener, in der sich die Zelle 208C von 2C von der Zelle 208A von 2A unterscheidet. Folglich sind keine Exemplare der Dummy-Finnenstrukturen im Wesentlichen kollinear mit irgendeiner der Bezugslinien 5070(1) - 5070(5).
  • 6 ist ein Kombinationsdiagramm, welches zeigt, wie ein Aufbaudiagramm 600 zu einem „Baustein“ in der Form eines zweiten Aufbaudiagramms 600' im Einklang mit einigen Ausführungsformen in Beziehung steht.
  • Das Aufbaudiagramm 600 weist eine Zelle doppelter Höhe 608 auf. Die Zelle 608 ist z.B. ähnlich der Zelle 208A von 2A und der Zelle 208B von 2B. Das Aufbaudiagramm 600' umfasst eine Zelle 604. Die Zelle 604 ist z.B. ähnlich den Zellen 442A(1) und 442A(2) von 4A. Der Kürze halber konzentriert sich die Erörterung der Zelle 600 auf die Unterschiede der Zelle 600 in Bezug auf die Zelle 208A und die Zelle 208B, und die Erörterung der Zelle 604 konzentriert sich auf die Unterschiede der Zelle 604 in Bezug auf 442A(1) und 442A(2). In einigen Ausführungsformen ist die Zelle 600 als eine Standardzelle in einer aus Standardzellen bestehenden Bibliothek verwendet. Ein Beispiel eines Halbleiterbauelements, das sich aus einem Aufbaudiagramm, welches die Zelle 600 aufweist, ergibt, ist das Halbleiterbauelement 100 von 1, wobei sich der Zellbereich 104 des Halbleiterbauelements 100 aus der Zelle 600 ergibt. Die Zelle 608 ist in Zeile 5 der untenstehenden Tabelle zusammengefasst.
  • Jede der Zellen 600 und 600' ist für die FinFET-Technologie bestimmt und weist Finnenstrukturen auf, welche sich im Wesentlichen parallel zu einer ersten Richtung erstrecken. Zu Referenzzwecken gibt es eine zweite Richtung, die im Wesentlichen lotrecht zur ersten Richtung verläuft. In 6 entsprechen die erste und die zweite Richtung der horizontalen beziehungsweise der vertikalen Richtung. In einigen Ausführungsformen sind die erste und die zweite Richtung andere Richtungen als die horizontale und die vertikale Richtung. Die Finnenstrukturen umfassen Dummy-Finnenstrukturen 612(D) und aktive Finnenstrukturen 612(X). In einigen Ausführungsformen ist ein erster Satz aktiver Finnenstrukturen 612(X) für NMOS-Technologie bestimmt, und ein zweiter Satz aktiver Finnenstrukturen 612(X) ist für PMOS-Technologie bestimmt, in einer Weise ähnlich jener z.B. bei Zelle 208A von 2A. In einigen Ausführungsformen sind der erste und der zweite Satz aktiver Finnenstrukturen 612(X) umgekehrt, sodass der erste Satz aktiver Finnenstrukturen 612(X) stattdessen für PMOS-Technologie bestimmt ist, und der zweite Satz aktiver Finnenstrukturen 612(X) stattdessen für NMOS-Technologie bestimmt ist, in einer Weise ähnlich jener z.B. bei Zelle 208B von 2B.
  • Die Zelle 600 ist in einen ersten aktiven Bereich 650(1), einen zweiten aktiven Bereich 650(2) und einen dritten aktiven Bereich 650(3) unterteilt. Der erste aktive Bereich 650(1) umfasst eine Sequenz von drei oder mehr aufeinanderfolgenden aktiven, für NMOS/PMOS gestalteten Finnen 612(X). Der zweite aktive Bereich 650(2) umfasst eine oder mehrere aktive, für PMOS/NMOS gestaltete Finnen 612(X). Der dritte aktive Bereich 650(3) umfasst eine oder mehrere aktive, für PMOS/NMOS gestaltete Finnen 612(X). Wie in 6 gezeigt umfasst der erste aktive Bereich 650(1) eine Sequenz von drei aufeinanderfolgenden aktiven für NMOS/PMOS gestalteten Finnen 612(X), der zweite aktive Bereich 650(2) umfasst eine aktive für PMOS/NMOS gestaltete Finne 612(X), und der dritte aktive Bereich 650(3) umfasst eine aktive, für PMOS/NMOS gestaltete Finne 612(X). Die Zelle 604 ist in einen ersten aktiven Bereich 650(1)' und einen zweiten aktiven Bereich 650(2)' unterteilt. Der erste aktive Bereich 650(1)' umfasst eine oder mehrere aktive, für PMOS/NMOS gestaltete Finnen 612(X). Der zweite aktive Bereich 650(2)' umfasst eine oder mehrere aktive, für PMOS/NMOS gestaltete Finnen 612(X). Wie in 6 gezeigt umfasst der erste aktive Bereich 650(1)' eine aktive für NMOS/PMOS gestaltete Finne 612(X) und der zweite aktive Bereich 650(2)' umfasst eine aktive für PMOS/NMOS gestaltete Finne 612(X). Andere Anzahlen aktiver Finnen und/oder Positionen aktiver Finnen werden sowohl für den ersten aktiven Bereich 650(1), den zweiten aktiven Bereich 650(2) und den dritten aktiven Bereich 650(3), und dementsprechend auch für den ersten aktiven Bereich 650(1)' und den zweiten aktiven Bereich 650(2)' in Betracht gezogen, zum Beispiel angesichts der verschiedenen Anzahlen aktiver Finnen, die in den in der Folge erörterten 7A - 7D, 8A - 8D, 9A - 9D, 10A - 10C, 11A - 11D, 12A - 12C und 13A - 13L, und dergleichen, gezeigt sind.
  • In 6 weist die Zelle 604 eine erste Kante 661(1), eine zweite Kante 661(2), eine dritte Kante 661(3) und eine vierte Kante 661(4) auf. Die dritte Kante 661(3) der Zelle 604 ist im Wesentlichen kollinear mit einer Bezugslinie 605' angeordnet. Die Zelle 608 basiert in Bezug auf die vertikale Richtung auf einem Stapel erste und zweiter Kopien (nicht abgebildet) der Zelle 604. Die Zelle 608 weist eine erste Kante 621(1), eine zweite Kante 621(2), eine dritte Kante 621(3) und eine vierte Kante 621(4) auf. In der Tat ist unter Verwendung der Bezugslinie 605' als eine Drehachse die erste Kopie der Zelle 604 um 180 Grad um die Bezugslinie 605' verdreht und derart angeordnet, dass die dritte Kante 661(3) der ersten Kopie der Zelle 604 mit einer Bezugslinie 605 kollinear ist. Ebenso ist in der Tat die zweite Kopie der Zelle 604 gleich ausgerichtet, wie die Zelle 604, und ist auf die erste Kopie der Zelle 604 gestapelt, sodass die dritte Kante 661(3) der zweiten Kopie der Zelle 604 mit einer Bezugslinie 605 kollinear ist. Folglich entspricht der zweite aktive Bereich 650(2) in Zelle 608 dem zweiten aktiven Bereich 650(2)' in der zweiten Kopie der Zelle 604, der dritte aktive Bereich 650(3) in Zelle 608 entspricht dem zweiten aktiven Bereich 650(2)' in der ersten Kopie der Zelle 604, ein erster Abschnitt des ersten aktiven Bereichs 650(1) in Zelle 608 entspricht zum Teil dem ersten aktiven Bereich 650(1)' in der zweiten Kopie der Zelle 604; und ein zweiter Abschnitt des ersten aktiven Bereich 650(1) in Zelle 608 entspricht zum Teil dem ersten aktiven Bereich 650(1)' in der ersten Kopie der Zelle 604.
  • In Zelle 608 umfasst der erste aktive Bereich 650(1) in Bezug auf die vertikale Richtung ferner einen dritten Abschnitt zwischen dem ersten und dem zweiten Abschnitt. Der dritte Abschnitt des ersten aktiven Bereichs 650(1) weist eine oder mehrere zusätzliche Finnen auf. Wie in 6 gezeigt umfasst der dritte Abschnitt des ersten aktiven Bereichs 650(1) eine zusätzliche für NMOS/PMOS gestaltete aktive Finne 612(X). Andere Anzahlen zusätzlicher aktiver Finnen werden für den ersten aktiven Bereich 650(1) in Betracht gezogen, zum Beispiel angesichts der verschiedenen Anzahlen zusätzlicher aktiver Finnen, die in den in der Folge erörterten 7A - 7D, 8A - 8D, 9A - 9D, 10A - 10C, 11A - 11D, 12A - 12C und 13A - 13L, und dergleichen, gezeigt sind.
  • Die Bezugslinie 605 stellt in Bezug auf die vertikale Richtung eine Mittellinie der Zelle 608 dar. In Bezug auf die Bezugslinie 605 ist die Zelle 608 spiegelsymmetrisch.
  • 7A - 7D sind Kombinationsdiagramme, welche zeigen, wie Aufbaudiagramme 700A - 700D zu entsprechenden „Bausteinen“ in der Form entsprechender Aufbaudiagramme 700A' - 700D' im Einklang mit einigen Ausführungsformen in Beziehung stehen.
  • Jedes der Aufbaudiagramme 700A - 700D ist zum Beispiel ähnlich dem Aufbaudiagramm 600 von 6. Jedes der Aufbaudiagramme 700A' - 700D' ist zum Beispiel ähnlich dem Aufbaudiagramm 600' von 6.
  • Die Aufbaudiagramme 700A - 700D umfassen entsprechende Zellen doppelter Höhe 708A - 708D und 704A - 704D. Das Halbleiterbauelement 100 von 1 ist ein Beispiel eines Halbleiterbauelements, das sich aus Aufbaudiagrammen, welche dementsprechend die Zellen 708A - 708D umfassen, ergibt, wobei sich der Zellbereich 104 des Halbleiterbauelements 100 aus den entsprechenden Zellen 708A - 708D ergibt. Die Zellen 708A - 708D sind in den betreffenden Zeilen 6-9 der untenstehenden Tabelle zusammengefasst.
  • Die Zellen 708A - 708D sind zum Beispiel ähnlich den Zellen 608 von 6, die Zellen 708A - 708D unterscheiden sich jedoch auch von 608 hinsichtlich unterschiedlicher Anzahlen aktiver Finnen in ersten aktiven Bereichen 750A(1) - 750D(1), zweiten aktiven Bereichen 750A(2) - 750D(2) und dritten aktiven Bereichen 750A(3) - 750D(3) und/oder unterschiedlichen Positionen (in Bezug auf die vertikale Richtung) der ersten aktiven Bereiche 750A(1) - 750D(1), der zweiten aktiven Bereiche 750A(2) - 750D(2) und der dritten aktiven Bereiche 750A(3) - 750D(3). Die Zellen 704A - 704D sind zum Beispiel ähnlich der Zelle 604 von 6, die Zellen 704A - 704D unterscheiden sich jedoch auch von 604 hinsichtlich unterschiedlicher Anzahlen aktiver Finnen in ersten aktiven Bereichen 750A(1)' - 750D(1)' und zweiten aktiven Bereichen 750A(2)' - 750D(2)' und/oder unterschiedlichen Positionen (in Bezug auf die vertikale Richtung) der ersten aktiven Bereiche 750A(1)' - 750D(1)' und zweiten aktiven Bereiche 750A(2)' - 750D(2)'.
  • 8A - 8D sind Kombinationsdiagramme, welche zeigen, wie Aufbaudiagramme 800A - 800D zu entsprechenden „Bausteinen“ in der Form entsprechender Aufbaudiagramme 800A' - 800D' im Einklang mit einigen Ausführungsformen in Beziehung stehen.
  • Jedes der Aufbaudiagramme 800A - 800D ist zum Beispiel ähnlich dem Aufbaudiagramm 600 von 6. Jedes der Aufbaudiagramme 800A' - 800D' ist zum Beispiel ähnlich dem Aufbaudiagramm 600' von 6.
  • Die Aufbaudiagramme 800A - 800D umfassen entsprechende Zellen doppelter Höhe 808A - 808D und 804A - 804D. Das Halbleiterbauelement 100 von 1 ist ein Beispiel eines Halbleiterbauelements, das sich aus Aufbaudiagrammen, welche dementsprechend die Zellen 808A - 808D umfassen, ergibt, wobei sich der Zellbereich 104 des Halbleiterbauelements 100 aus den entsprechenden Zellen 808A - 808D ergibt. Die Zellen 808A - 808D sind in den betreffenden Zeilen 10 - 13 der untenstehenden Tabelle zusammengefasst.
  • Die Zellen 808A - 808D sind zum Beispiel ähnlich der Zelle 608 von 6, die Zellen 808A - 808D unterscheiden sich jedoch auch von 608 hinsichtlich unterschiedlicher Anzahlen aktiver Finnen in ersten aktiven Bereichen 850A(1) - 850D(1), zweiten aktiven Bereichen 850A(2) - 850D(2) und dritten aktiven Bereichen 850A(3) - 850D(3) und/oder unterschiedlichen Positionen (in Bezug auf die vertikale Richtung) der ersten aktiven Bereiche 850A(1) - 850D(1), der zweiten aktiven Bereiche 850A(2) - 850D(2) und der dritten aktiven Bereiche 850A(3) - 850D(3). Die Zellen 804A - 804D sind zum Beispiel ähnlich der Zelle 604 von 6, die Zellen 804A - 804D unterscheiden sich jedoch auch von 604 hinsichtlich unterschiedlicher Anzahlen aktiver Finnen in ersten aktiven Bereichen 850A(1)' - 850D(1)' und zweiten aktiven Bereichen 850A(2)' - 850D(2)' und/oder unterschiedlichen Positionen (in Bezug auf die vertikale Richtung) der ersten aktiven Bereiche 850A(1)' - 850D(1)' und zweiten aktiven Bereiche 850A(2)' - 850D(2)'.
  • 9A - 9D sind Kombinationsdiagramme, welche zeigen, wie Aufbaudiagramme 900A - 900D zu entsprechenden „Bausteinen“ in der Form entsprechender Aufbaudiagramme 900A' - 900D' im Einklang mit einigen Ausführungsformen in Beziehung stehen.
  • Jedes der Aufbaudiagramme 900A - 900D ist zum Beispiel ähnlich dem Aufbaudiagramm 600 von 6. Jedes der Aufbaudiagramme 900A' - 900D' ist zum Beispiel ähnlich dem Aufbaudiagramm 600' von 6. Außerdem entspricht 9D in manchen Aspekten 2A.
  • Die Aufbaudiagramme 900A - 900D umfassen entsprechende Zellen doppelter Höhe 908A - 908D und 904A - 904D. Das Halbleiterbauelement 100 von 1 ist ein Beispiel eines Halbleiterbauelements, das sich aus Aufbaudiagrammen, welche dementsprechend die Zellen 908A - 908D umfassen, ergibt, wobei sich der Zellbereich 104 des Halbleiterbauelements 100 aus den entsprechenden Zellen 908A - 908D ergibt. Die Zellen 908A - 908D sind in den betreffenden Zeilen 14 - 17 der untenstehenden Tabelle zusammengefasst.
  • Die Zellen 908A - 908D sind zum Beispiel ähnlich der Zelle 608 von 6, die Zellen 908A - 908D unterscheiden sich jedoch auch von 608 hinsichtlich unterschiedlicher Anzahlen aktiver Finnen in ersten aktiven Bereichen 950A(1) - 950D(1), zweiten aktiven Bereichen 950A(2) - 950D(2) und dritten aktiven Bereichen 950A(3) - 950D(3) und/oder unterschiedlichen Positionen (in Bezug auf die vertikale Richtung) der ersten aktiven Bereiche 950A(1) - 950D(1), der zweiten aktiven Bereiche 950A(2) - 950D(2) und der dritten aktiven Bereiche 950A(3) - 950D(3). Dabei ist festzuhalten, dass die Zelle 908D der Zelle 208A von 2A und der Zelle 208B von 2B entspricht. Die Zellen 904A - 904D sind zum Beispiel ähnlich der Zelle 604 von 6, die Zellen 904A - 904D unterscheiden sich jedoch auch von 604 hinsichtlich unterschiedlicher Anzahlen aktiver Finnen in ersten aktiven Bereichen 950A(1)' - 950D(1)' und zweiten aktiven Bereichen 950A(2)' - 950D(2)' und/oder unterschiedlichen Positionen (in Bezug auf die vertikale Richtung) der ersten aktiven Bereiche 950A(1)' - 950D(1)' und zweiten aktiven Bereiche 950A(2)' - 950D(2)'.
  • Die 10A - 10C sind Kombinationsdiagramme, welche zeigen, wie Aufbaudiagramme 1000A - 1000C zu entsprechenden „Bausteinen“ in der Form entsprechender Aufbaudiagramme 1000A' - 1000C' im Einklang mit einigen Ausführungsformen in Beziehung stehen.
  • Jedes der Aufbaudiagramme 1000A - 1000C ist zum Beispiel ähnlich dem Aufbaudiagramm 600 von 6. Jedes der Aufbaudiagramme 1000A' - 1000C' ist zum Beispiel ähnlich dem Aufbaudiagramm 600' von 6. Die Aufbaudiagramme 1000A' - 1000C' sind zum Beispiel ähnlich entsprechenden Aufbaudiagrammen 800A' - 800C' der betreffenden 8A - 8C.
  • Die Aufbaudiagramme 1000A - 1000C umfassen entsprechende Zellen doppelter Höhe 1008A - 1008C und 1004A - 1004C. Das Halbleiterbauelement 100 von 1 ist ein Beispiel eines Halbleiterbauelements, das sich aus Aufbaudiagrammen, welche dementsprechend die Zellen 1008A - 1008C umfassen, ergibt, wobei sich der Zellbereich 104 des Halbleiterbauelements 100 aus den entsprechenden Zellen 1008A - 1008C ergibt. Die Zellen 1008A - 1008C sind in den betreffenden Zeilen 18 - 20 der untenstehenden Tabelle zusammengefasst.
  • Die Zellen 1008A - 1008C sind zum Beispiel ähnlich der Zelle 608 von 6, die Zellen 1008A - 1008C unterscheiden sich jedoch auch von 608 hinsichtlich unterschiedlicher Anzahlen aktiver Finnen in ersten aktiven Bereichen 1050A(1) - 1050C(1), zweiten aktiven Bereichen 1050A(2) - 1050C(2) und dritten aktiven Bereichen 1050A(3)-1050C(3) und/oder unterschiedlichen Positionen (in Bezug auf die vertikale Richtung) der ersten aktiven Bereiche 1050A(1) - 1050C(1), der zweiten aktiven Bereiche 1050A(2) - 1050C(2) und der dritten aktiven Bereiche 1050A(3) - 1050C(3). Die Zellen 1004A - 1004C sind zum Beispiel ähnlich der Zelle 604 von 6, die Zellen 1004A - 1004C unterscheiden sich jedoch auch von 604 hinsichtlich unterschiedlicher Anzahlen aktiver Finnen in ersten aktiven Bereichen 1050A(1)' - 1050C(1)' und zweiten aktiven Bereichen 1050A(2)' - 1050C(2)' und/oder unterschiedlichen Positionen (in Bezug auf die vertikale Richtung) der ersten aktiven Bereiche 1050A(1)' - 1050C(1)' und zweiten aktiven Bereiche 1050A(2)' - 1050C(2)'.
  • Die 11A - 11D sind Kombinationsdiagramme, welche zeigen, wie Aufbaudiagramme 1100A - 1100D zu entsprechenden „Bausteinen“ in der Form entsprechender Aufbaudiagramme 1100A' - 1100D' im Einklang mit einigen Ausführungsformen in Beziehung stehen.
  • Jedes der Aufbaudiagramme 1100A - 1100D ist zum Beispiel ähnlich dem Aufbaudiagramm 600 von 6. Jedes der Aufbaudiagramme 1100A' - 1100D' ist zum Beispiel ähnlich dem Aufbaudiagramm 600' von 6. Die Aufbaudiagramme 1100A' - 1100D' sind zum Beispiel ähnlich entsprechenden Aufbaudiagrammen 900A' - 900D' der betreffenden 9A - 9C.
  • Die Aufbaudiagramme 1100A - 110D umfassen entsprechende Zellen doppelter Höhe 1108A - 1108D und 1104A - 1104D. Das Halbleiterbauelement 100 von 1 ist ein Beispiel eines Halbleiterbauelements, das sich aus Aufbaudiagrammen, welche dementsprechend die Zellen 1108A - 1108D umfassen, ergibt, wobei sich der Zellbereich 104 des Halbleiterbauelements 100 aus den entsprechenden Zellen 1108A - 118D ergibt. Die Zellen 1108A - 1108D sind in den betreffenden Zeilen 21 - 24 der untenstehenden Tabelle zusammengefasst.
  • Die Zellen 1108A - 1108D sind zum Beispiel ähnlich der Zelle 608 von 6, die Zellen 1108A - 1108D unterscheiden sich jedoch auch von 608 hinsichtlich unterschiedlicher Anzahlen aktiver Finnen in ersten aktiven Bereichen 1150A(1) - 1150D(1), zweiten aktiven Bereichen 1150A(2) -1150D(2) und dritten aktiven Bereichen 1150A(3) - 1150D(3) und/oder unterschiedlichen Positionen (in Bezug auf die vertikale Richtung) der ersten aktiven Bereiche 1150A(1) - 1150D(1), der zweiten aktiven Bereiche 1150A(2) - 1150D(2) und der dritten aktiven Bereiche 1150A(3) - 1150D(3). Die Zellen 1104A - 1104D sind zum Beispiel ähnlich der Zelle 604 von 6, die Zellen 1104A - 1104D unterscheiden sich jedoch auch von 604 hinsichtlich unterschiedlicher Anzahlen aktiver Finnen in ersten aktiven Bereichen 1150A(1)' - 1150D(1)' und zweiten aktiven Bereichen 1150A(2)' - 1150D(2)' und/oder unterschiedlichen Positionen (in Bezug auf die vertikale Richtung) der ersten aktiven Bereiche 1150A(1)' - 1150D(1)' und zweiten aktiven Bereiche 1150A(2)' - 1150D(2)'.
  • Die 12A - 12C sind Kombinationsdiagramme, welche zeigen, wie Aufbaudiagramme 1200A - 1200C zu entsprechenden „Bausteinen“ in der Form entsprechender Aufbaudiagramme 1200A' - 1200C' im Einklang mit einigen Ausführungsformen in Beziehung stehen.
  • Die Aufbaudiagramme 1200A - 1200C sind zum Beispiel gleich entsprechenden Aufbaudiagrammen 800A - 800C der betreffenden 8A - 8C. Jedes der Aufbaudiagramme 1200A' - 1200C' ist zum Beispiel ähnlich dem Aufbaudiagramm 700A' von 7A. Die Aufbaudiagramme 1200A" - 1200C" sind zum Beispiel ähnlich entsprechenden Aufbaudiagrammen 800A' - 800C' der betreffenden 8A - 8C.
  • Die Aufbaudiagramme 1200A - 1200C umfassen entsprechende Zellen doppelter Höhe 1208A - 1208C und 1204A - 1204C. Das Halbleiterbauelement 100 von 1 ist ein Beispiel eines Halbleiterbauelements, das sich aus Aufbaudiagrammen, welche dementsprechend die Zellen 1208A - 1208C umfassen, ergibt, wobei sich der Zellbereich 104 des Halbleiterbauelements 100 aus den entsprechenden Zellen 1208A - 1208C ergibt. Die Zellen 1208A - 1208C sind in den betreffenden Zeilen 25 - 27 der untenstehenden Tabelle zusammengefasst.
  • Die Zellen 1208A - 1208C sind zum Beispiel ähnlich der Zelle 608 von 6, die Zellen 1208A - 1208C unterscheiden sich jedoch auch von 608 hinsichtlich unterschiedlicher Anzahlen aktiver Finnen in ersten aktiven Bereichen 1250A(1) - 1250C(1), zweiten aktiven Bereichen 1250A(2) -1250C(2) und dritten aktiven Bereichen 1250A(3) - 1250C(3) und/oder unterschiedlichen Positionen (in Bezug auf die vertikale Richtung) der ersten aktiven Bereiche 1250A(1) - 1250C(1), der zweiten aktiven Bereiche 1250A(2) - 1250C(2) und der dritten aktiven Bereiche 1250A(3) - 1250C(3). Die Zellen 1204A - 1204C sind zum Beispiel ähnlich der Zelle 604 von 6, die Zellen 1204A - 1204C unterscheiden sich jedoch auch von 604 hinsichtlich unterschiedlicher Anzahlen aktiver Finnen in ersten aktiven Bereichen 1250A(1)' - 1250C(1)' und zweiten aktiven Bereichen 1250A(2)' - 1250C(2)' und/oder unterschiedlichen Positionen (in Bezug auf die vertikale Richtung) der ersten aktiven Bereiche 1250A(1)' - 1250C(1)' und zweiten aktiven Bereiche 1250A(2)' - 1250C(2)'.
  • Die 13A - 13D sind Kombinationsdiagramme, welche zeigen, wie Aufbaudiagramme 1300A - 1300D zu entsprechenden „Bausteinen“ in der Form entsprechender Aufbaudiagramme 1300A' - 1300D' im Einklang mit einigen Ausführungsformen in Beziehung stehen.
  • Das Aufbaudiagramm 1300A ist zum Beispiel ähnlich dem Aufbaudiagramm 900A von 9A. Das Aufbaudiagramm 1300B ist zum Beispiel ähnlich dem Aufbaudiagramm 900C von 9C. Das Aufbaudiagramm 1300C ist zum Beispiel ähnlich den Aufbaudiagrammen 900A - 900B der entsprechenden 9A - 9B. Das Aufbaudiagramm 1300D ist zum Beispiel ähnlich den Aufbaudiagrammen 900C - 900D der entsprechenden 9C - 9D.
  • Jedes der Aufbaudiagramme 1300A' - 1300D' ist zum Beispiel ähnlich dem Aufbaudiagramm 700B' von 7B. Das Aufbaudiagramm 1300A" ist zum Beispiel ähnlich dem Aufbaudiagramm 900A' von 9A. Das Aufbaudiagramm 1300B" ist zum Beispiel ähnlich dem Aufbaudiagramm 900B' von 9B. Das Aufbaudiagramm 1300C" ist zum Beispiel ähnlich dem Aufbaudiagramm 900C' von 9C. Das Aufbaudiagramm 1300D" ist zum Beispiel ähnlich dem Aufbaudiagramm 900D' von 9D.
  • Die Aufbaudiagramme 1300A - 1300D umfassen entsprechende Zellen doppelter Höhe 1308A - 1308D und 1304A - 1304D. Das Halbleiterbauelement 100 von 1 ist ein Beispiel eines Halbleiterbauelements, das sich aus Aufbaudiagrammen, welche dementsprechend die Zellen 1308A - 1308D umfassen, ergibt, wobei sich der Zellbereich 104 des Halbleiterbauelements 100 aus den entsprechenden Zellen 1308A - 1308D ergibt. Die Zellen 1308A - 1308D sind in den betreffenden Zeilen 28 - 31 der untenstehenden Tabelle zusammengefasst.
  • Die Zellen 1308A - 1308D sind zum Beispiel ähnlich der Zelle 608 von 6, die Zellen 1308A - 1308D unterscheiden sich jedoch auch von 608 hinsichtlich unterschiedlicher Anzahlen aktiver Finnen in ersten aktiven Bereichen 1350A(1) - 1350D(1), zweiten aktiven Bereichen 1350A(2) - 1350D(2) und dritten aktiven Bereichen 1350A(3) - 1350D(3) und/oder unterschiedlichen Positionen (in Bezug auf die vertikale Richtung) der ersten aktiven Bereiche 1350A(1) - 1350D(1), der zweiten aktiven Bereiche 1350A(2) - 1350D(2) und der dritten aktiven Bereiche 1350A(3) - 1350D(3). Die Zellen 1304A - 1304D sind zum Beispiel ähnlich der Zelle 604 von 6, die Zellen 1304A - 1304D unterscheiden sich jedoch auch von 604 hinsichtlich unterschiedlicher Anzahlen aktiver Finnen in ersten aktiven Bereichen 1350A(1)' - 1350D(1)' und zweiten aktiven Bereichen 1350A(2)' - 1350D(2)' und/oder unterschiedlichen Positionen (in Bezug auf die vertikale Richtung) der ersten aktiven Bereiche 1350A(1)' - 1350D(1)' und zweiten aktiven Bereiche 1350A(2)' - 1350D(2)'.
  • Die 13E - 13H sind Kombinationsdiagramme, welche zeigen, wie Aufbaudiagramme 1300E - 1200H zu entsprechenden „Bausteinen“ in der Form entsprechender Aufbaudiagramme 1300E' - 1300H' im Einklang mit einigen Ausführungsformen in Beziehung stehen.
  • Das Aufbaudiagramm 1300E ist zum Beispiel ähnlich den Aufbaudiagrammen 900A - 900B der entsprechenden 9A - 9B. Das Aufbaudiagramm 1300F ist zum Beispiel ähnlich den Aufbaudiagrammen 900C - 900D der entsprechenden 9C - 9D. Das Aufbaudiagramm 1300G ist zum Beispiel ähnlich dem Aufbaudiagramm 900B von 9B. Das Aufbaudiagramm 1300H ist zum Beispiel ähnlich den Aufbaudiagrammen 900B und 900D der entsprechenden 9B und 9D.
  • Jedes der Aufbaudiagramme 1300E' - 1300H' ist zum Beispiel ähnlich dem Aufbaudiagramm 700C' von 7C. Das Aufbaudiagramm 1300E" ist zum Beispiel ähnlich dem Aufbaudiagramm 900A' von 9A. Das Aufbaudiagramm 1300F" ist zum Beispiel ähnlich dem Aufbaudiagramm 900B' von 9B. Das Aufbaudiagramm 1300G" ist zum Beispiel ähnlich dem Aufbaudiagramm 900C' von 9C. Das Aufbaudiagramm 1300H" ist zum Beispiel ähnlich dem Aufbaudiagramm 900D' von 9D.
  • Die Aufbaudiagramme 1300E - 1300H umfassen entsprechende Zellen doppelter Höhe 1308E - 1308H und 1304E - 1304H. Das Halbleiterbauelement 100 von 1 ist ein Beispiel eines Halbleiterbauelements, das sich aus Aufbaudiagrammen, welche dementsprechend die Zellen 1308E - 1308H umfassen, ergibt, wobei sich der Zellbereich 104 des Halbleiterbauelements 100 aus den entsprechenden Zellen 1308E - 1308H ergibt. Die Zellen 1308E - 1308H sind in den betreffenden Zeilen 28 - 31 der untenstehenden Tabelle zusammengefasst.
  • Die Zellen 1308E - 1308H sind zum Beispiel ähnlich der Zelle 608 von 6, die Zellen 1308E - 1308H unterscheiden sich jedoch auch von 608 hinsichtlich unterschiedlicher Anzahlen aktiver Finnen in ersten aktiven Bereichen 1350E(1) - 1350H(1), zweiten aktiven Bereichen 1350E(2) - 1350H(2) und dritten aktiven Bereichen 1350E(3) - 1350H(3) und/oder unterschiedlichen Positionen (in Bezug auf die vertikale Richtung) der ersten aktiven Bereiche 1350E(1) - 1350H(1), der zweiten aktiven Bereiche 1350E(2) - 1350H(2) und der dritten aktiven Bereiche 1350E(3) - 1350H(3). Die Zellen 1304E - 1304H sind zum Beispiel ähnlich der Zelle 604 von 6, die Zellen 1304E - 1304H unterscheiden sich jedoch auch von 604 hinsichtlich unterschiedlicher Anzahlen aktiver Finnen in ersten aktiven Bereichen 1350E(1)' - 1350H(1)' und zweiten aktiven Bereichen 1350E(2)' - 1350H(2)' und/oder unterschiedlichen Positionen (in Bezug auf die vertikale Richtung) der ersten aktiven Bereiche 1350E(1)' - 1350H(1)' und zweiten aktiven Bereiche 1350E(2)' - 1350H(2)'.
  • Die 13I - 13L sind Kombinationsdiagramme, welche zeigen, wie Aufbaudiagramme 1300I - 1300L zu entsprechenden „Bausteinen“ in der Form entsprechender Aufbaudiagramme 1300I' - 1300L' im Einklang mit einigen Ausführungsformen in Beziehung stehen.
  • Das Aufbaudiagramm 1300I ist zum Beispiel ähnlich den Aufbaudiagrammen 900A und 900C der entsprechenden 9A und 9C. Das Aufbaudiagramm 1300J ist zum Beispiel ähnlich dem Aufbaudiagramm 900C von 9C. Das Aufbaudiagramm 1300K ist zum Beispiel ähnlich den Aufbaudiagrammen 900B und 900C der entsprechenden 9B und 9C. Das Aufbaudiagramm 1300L ist zum Beispiel ähnlich den Aufbaudiagrammen 900C und 900D der entsprechenden 9C und 9D.
  • Jedes der Aufbaudiagramme 1300I' - 1300L' ist zum Beispiel ähnlich dem Aufbaudiagramm 700D' von 7D. Jedes der Aufbaudiagramme 1300A", 1300E" und 1300I" ist zum Beispiel ähnlich dem Aufbaudiagramm 900A' von 9A. Jedes der Aufbaudiagramme 1300B", 1300F" und 1300J" ist zum Beispiel ähnlich dem Aufbaudiagramm 900B' von 9B. Jedes der Aufbaudiagramme 1300C", 1300G" und 1300K" ist zum Beispiel ähnlich dem Aufbaudiagramm 900C' von 9C. Jedes der Aufbaudiagramme 1300D", 1300H" und 1300L" ist zum Beispiel ähnlich dem Aufbaudiagramm 900D' von 9D.
  • Die Aufbaudiagramme 1300I - 1300L umfassen entsprechende Zellen doppelter Höhe 1308I - 1308L und 1304I - 1304L. Das Halbleiterbauelement 100 von 1 ist ein Beispiel eines Halbleiterbauelements, das sich aus Aufbaudiagrammen, welche dementsprechend die Zellen 1308I - 1308L umfassen, ergibt, wobei sich der Zellbereich 104 des Halbleiterbauelements 100 aus den entsprechenden Zellen 1308I - 1308L ergibt. Die Zellen 1308I - 1308L sind in den betreffenden Zeilen 28 - 31 der untenstehenden Tabelle zusammengefasst.
  • Die Zellen 1308I - 1308L sind zum Beispiel ähnlich der Zelle 608 von 6, die Zellen 1308I - 1308L unterscheiden sich jedoch auch von 608 hinsichtlich unterschiedlicher Anzahlen aktiver Finnen in ersten aktiven Bereichen 1350I(1) - 1350L(1), zweiten aktiven Bereichen 1350I(2) - 1350L(2) und dritten aktiven Bereichen 1350I(3) - 1350L(3) und/oder unterschiedlichen Positionen (in Bezug auf die vertikale Richtung) der ersten aktiven Bereiche 1350I(1) - 1350L(1), der zweiten aktiven Bereiche 1350I(2) - 1350L(2) und der dritten aktiven Bereiche 1350I(3) - 1350L(3). Die Zellen 1304I - 1304L sind zum Beispiel ähnlich der Zelle 604 von 6, die Zellen 1304I - 1304L unterscheiden sich jedoch auch von 604 hinsichtlich unterschiedlicher Anzahlen aktiver Finnen in ersten aktiven Bereichen 1350I(1)' - 1350L(1)' und zweiten aktiven Bereichen 1350I(2)' - 1350L(2)' und/oder unterschiedlichen Positionen (in Bezug auf die vertikale Richtung) der ersten aktiven Bereiche 1350I(1)' - 1350L(1)' und zweiten aktiven Bereiche 1350I(2)' - 1350L(2)'.
  • Einige der Attribute der Zellen 208A - 208D, 608, 708A - 708D, 808A - 808D, 908A - 908D, 1008A - 1008C, 1108A - 1108D, 1208A - 1208C und 1308A - 1308L aus entsprechenden FIG. der entsprechenden 2A - 2B sind in der folgenden Tabelle zusammengefasst. Ebenso sind auch einige der Attribute der Zellen 200A - 200B der entsprechenden 2A - 2D, 6, 7A - 7D, 8A - 8C, 9A - 9D, 10A - 10C, 11A - 11D, 12A - 12C und 13A - 13L (oben erörtert) in der folgenden Tabelle zusammengefasst.
  • Insbesondere enthalten in der folgenden Tabelle die Zeilen Nummer 1 - 39 Informationen über die in den jeweiligen 2A - 2D, 6, 7A - 7D, 8A - 8C, 9A - 9D, 10A - 10C, 11A - 11D, 12A - 12C und 13A - 13L (oben erörtert) gezeigten Zellen auf. Für eine bestimmte Zelle (die durch die jeweilige Zeile der Tabelle angezeigt ist) geben die Spalten 3,4 und 5 der Tabelle die Anzahl aktiver Finnen an, die jeweils im zweiten aktiven Bereich x50y(2), im ersten aktiven Bereich x50y(1) und im dritten aktiven Bereich x50y(3) angeordnet sind. Zum Beispiel bezieht sich Zeile 7 der Tabelle derart auf die Zelle 708B von 7B, dass: in Spalte 3 bezüglich „x50y(2)“ gilt x = 7 und y = B, somit bezieht sich Spalte 3 auf den zweiten aktiven Bereich 750B(2), der 1 aktive Finne aufweist; in Spalte 4 bezüglich „x50y(1)“ gilt x = 7 und y = B, somit bezieht sich Spalte 4 auf den ersten aktiven Bereich 750B(1), der 3 aktive Finnen aufweist; in Spalte 5 bezüglich „x50y(3)“ gilt x = 7 und y = B, somit bezieht sich Spalte 5 auf den dritten aktiven Bereich 750B(3), der 1 aktive Finne aufweist; Spalte 6 zeigt an, dass der zweite aktive Bereich 750A(2) und der dritte aktive Bereich 750A(3) symmetrisch sind; Spalte 7 zeigt an, dass die Gesamtanzahl (∑) an aktiven und Dummy-Finnen in Zelle 708B 10 beträgt; Spalte 8 zeigt an, dass eine zusätzliche Finne im Wesentlichen kollinear mit einer Mittellinie (in Bezug auf die vertikale Richtung) der Zelle 708B verläuft; Spalte 9 zeigt an, dass die Zelle 708B 1 zusätzliche aktive Finne umfasst; und Spalte 10 zeigt an, dass erste und zweite Dummy-Finnen im Wesentlichen kollinear mit der ersten (oberen) und der dritten (unteren) Kante der Zelle 708B angeordnet sind, woraus folgt, dass 1/2 der ersten Dummy-Finne und 1/2 der zweiten Dummy-Finne in Zelle 708B enthalten sind.
  • Figure DE102019116893A1_0001
    Figure DE102019116893A1_0002
  • 14A ist ein Ablaufdiagramm eines Verfahrens 1400 zum Erzeugen eines Aufbaudiagramms einer Standardzelle im Einklang mit einigen Ausführungsformen.
  • Das Verfahren 1400 ist zum Beispiel durchführbar unter Verwendung des EDA-Systems 1500 (15, weiter unten erörtert) im Einklang mit einigen Ausführungsformen.
  • In 14A weist das Verfahren 1400 die Blöcke 1422 - 1432 auf. Bei Block 1422 wird eine Standardzelle erzeugt. Beispiele derartiger Standardzellen umfassen die in der obigen Tabelle erwähnten Standardzellen.
  • Von Block 1422 von 14A geht der Ablauf bei Block 1424 weiter. Bei Block 1424 wird die Standardzelle in eine Bibliothek aufgenommen. Ein Beispiel für die Bibliothek ist die Bibliothek 1507 von 15, die in der Folge erörtert wird. Von Block 1424 geht der Ablauf bei Block 1426 weiter. Bei Block 1426 wird die Standardzelle aus der Bibliothek ausgewählt. Von Block 1426 geht der Ablauf bei Block 1428 weiter. Bei Block 1428 wird die Standardzelle in einem Ablaufdiagramm aufgenommen.
  • Von Block 1428 von 14A geht der Ablauf bei Block 1430 und/oder Block 1432 weiter. Bei Block 1430 werden basierend auf dem Aufbau ein oder mehrere lithografische Belichtungen durchgeführt. Siehe die folgende Erörterung von 10. Bei Block 1432 basierend auf dem Aufbau werden mindestens entweder (A) eine oder mehrere Halbleitermasken oder (B) mindestens eine Komponente in einer Schicht einer integrierten Halbleiterschaltung gefertigt. Siehe die weiter unten folgende Erörterung von 16.
  • 14B ist ein Ablaufdiagramm, welches Block 1422 von 14A ausführlicher im Einklang mit einigen Ausführungsformen zeigt.
  • In 14B weist der Block 1422 die Blöcke 1422 - 1454 auf. Bei Block 1422 werden Finnenstruktur erzeugt. Beispiele von Finnenstrukturen umfassen die Finnenstrukturen 212(D), 212(N) und 212(P) in 2A. Von Block 1422 geht der Ablauf bei Block 1424 weiter. Bei Block 1424 werden die Finnenstrukturen im Wesentlichen parallel zu einer ersten Richtung angeordnet. In dem Beispiel von 2A sind die Finnenstrukturen 212(D), 212(N) und 212(P) parallel zur horizontalen Richtung angeordnet. Von Block 1444 geht der Ablauf bei Block 1446 weiter. Bei Block 1446 werden die Strukturen dazu bestimmt, Dummy-Finnenstrukturen, erste aktive Finnenstrukturen und zweite aktive Finnenstrukturen zu umfassen. Im Beispiel von 2A gibt es Dummy-Finnenstrukturen 212(D), erste aktive Finnenstrukturen 212(N) und zweite aktive Finnenstrukturen 212(P). Von Block 1446 geht der Ablauf bei Block 1448 weiter.
  • Bei Block 1448 werden die Finnenstruktur derart angeordnet, dass sie in ersten, zweiten und dritten aktiven Bereichen enthalten sind. Im Beispiel von 2A gibt es einen ersten aktiven Bereich 250A(N), einen zweiten aktiven Bereich 250A(P)(1) und einen dritten aktiven Bereich 250A(P)(2). Von Block 1448 geht der Ablauf bei Block 1450 weiter. Bei Block 1450 werden eine oder mehrere Gatestrukturen erzeugt. Im Beispiel von 2A gibt es die Gatestrukturen 216(A). Von Block 1450 geht der Ablauf bei Block 1452 weiter. Bei Block 1452 werden die eine oder die mehreren Gatestrukturen derart angeordnet, dass sie im Wesentlichen parallel zur zweiten Richtung verlaufen. Im Beispiel von 2A ist die zweite Richtung vertikal. Von Block 1452 geht der Ablauf bei Block 1454 weiter. Bei Block 1454 sind die eine oder die mehreren Gatestrukturen jeweils über einer entsprechenden der Finnenstrukturen angeordnet.
  • 15 ist ein Blockschaltbild eines Systems zur elektronischen Entwurfsautomatisierung (EDA) 1500 im Einklang mit einigen Ausführungsformen.
  • In einigen Ausführungsformen weist das EDA-System 1500 ein APR-System auf. Hierin beschriebene Verfahren zum Erzeugen von Aufbaudiagrammen im Einklang mit einer oder mehreren Ausführungsformen sind im Einklang mit einigen Ausführungsformen zum Beispiel unter Verwendung des EDA-Systems 1500 umsetzbar.
  • In einigen Ausführungsformen ist das EDA-System 1500 eine Mehrzweck-Datenverarbeitungsvorrichtung aufweisend einen Hardwareprozessor 1502 und ein nichtflüchtiges, computerlesbares Speichermedium 1504. Das Speichermedium 1504 ist unter anderem kodiert mit, das heißt, speichert, Computerprogrammcode 1506, d.h. einem Satz ausführbarer Befehle. Die Ausführung der Befehle 1506 durch den Hardwareprozessor 1502 stellt (zumindest zum Teil) ein EDA-Werkzeug dar, welches zum Beispiel einen Abschnitt der oder sämtliche Verfahren umsetzt, die hierin im Einklang mit einer oder mehreren Ausführungsformen beschrieben sind (im Folgenden bezeichnet als die aufgeführten Prozesse und/oder Verfahren).
  • Der Prozessor 1502 ist über einen Bus 1508 elektrisch mit dem computerlesbaren Speichermedium 1504 verbunden. Der Prozessor 1502 ist durch den Bus 1508 auch mit einer Eingabe/Ausgabe-Schnittstelle 1510 elektrisch verbunden. Eine Netzwerkschnittstelle 1512 ist ebenfalls über den Bus 1508 mit dem Prozessor 1502 elektrisch verbunden. Die Netzwerkschnittstelle 1512 ist mit einem Netzwerk 1514 verbunden, sodass der Prozessor 1502 und das computerlesbare Speichermedium 1504 in der Lage sind, sich über das Netzwerk 1514 mit externen Elementen zu verbinden. Der Prozessor 1502 ist dafür ausgelegt, Computerprogrammcode 1506, der in das computerlesbare Speichermedium 1504 kodiert ist, auszuführen, um zu bewirken, dass das System 1500 dazu verwendbar ist, einen Abschnitt der oder sämtliche aufgeführten Prozesse und/oder Verfahren auszuführen. In einer oder mehreren Ausführungsformen ist der Prozessor 1502 eine zentrale Verarbeitungseinheit (CPU), ein Multiprozessor, ein verteiltes Verarbeitungssystem, eine anwendungsspezifische integrierte Schaltung (ASIC) und/oder eine geeignete Verarbeitungseinheit.
  • In einer oder mehreren Ausführungsformen ist das computerlesbare Speichermedium 1504 ein elektronisches, magnetisches, optisches, elektromagnetisches, Infrarot- und/oder Halbleitersystem (oder eine entsprechende Einrichtung oder Vorrichtung). Zum Beispiel umfasst das computerlesbare Speichermedium 1504 einen Halbleiter- oder Festkörperspeicher, ein Magnetband, eine entfernbare Computerdiskette, einen Direktzugriffsspeicher (RAM), einen Festwertspeicher (ROM), eine magnetische Festplatte und/oder eine optische Platte. In einer oder mehreren Ausführungsformen, die optische Platten verwenden, umfasst das computerlesbare Speichermedium 1504 einen Kompaktdisk-Festwertspeicher (CD-ROM), eine Kompaktdisk zum Lesen/Schreiben (CD-R/W) und/oder eine digitale Videodisk (DVD).
  • In einer oder mehreren Ausführungsformen speichert das Speichermedium 1504 Computerprogrammcode 1506, der dafür eingerichtet ist, zu veranlassen, dass das System 1500 (in welchem die Ausführung (mindestens zum Teil) das EDA-Werkzeug darstellt) dafür verwendbar ist, einen Abschnitt der oder sämtliche aufgeführten Prozesse und/oder Verfahren auszuführen. In einer oder mehreren Ausführungsformen speichert das Speichermedium 1504 auch Informationen, welche das Ausführen eines Abschnitts der oder sämtlicher aufgeführten Prozesse und/oder Verfahren ermöglichen. In einer oder mehreren Ausführungsformen speichert das Speichermedium 1504 die Bibliothek 1507 von Standardzellen umfassend derartige Standardzellen, wie sie hierin offenbart sind.
  • Das EDA-System 1500 umfasst die Eingabe/Ausgabe- (I/O-) Schnittstelle 1510. Die I/O-Schnittstelle 1510 ist mit einer externen Schaltung verbunden. In einer oder mehreren Ausführungsformen umfasst die I/O-Schnittstelle 1510 eine Tastatur, ein Tastenfeld, eine Maus, eine Steuerkugel, einen Berührungsbildschirm und/oder Cursorrichtungstasten zum Übermitteln von Informationen und Befehlen zum Prozessor 1502.
  • Das EDA-System 1500 umfasst auch die Netzwerkschnittstelle 1512, die mit dem Prozessor 1502 verbunden ist. Die Netzwerkschnittstelle 1512 ermöglicht dem System 1500, mit dem Netzwerk 1514 zu kommunizieren, mit welchem ein oder mehrere andere Computersysteme verbunden sind. Die Netzwerkschnittstelle 1512 umfasst drahtlose Netzwerkschnittstellen wie BLUETOOTH, WIFI, WIMAX, GPRS oder WCDMA; oder verdrahtete Netzwerkschnittstellen wie ETHERNET, USB oder IEEE-1364. In einer oder mehreren Ausführungsformen ist ein Abschnitt der oder sind sämtliche aufgeführten Prozesse und/oder Verfahren in zwei oder mehr Systemen 1500 umgesetzt.
  • Das System 1500 ist dafür eingerichtet, durch die I/O-Schnittstelle 1510 Informationen zu empfangen. Die durch die I/O-Schnittstelle 1510 empfangenen Informationen umfassen ein oder mehrere Elemente aus der Gruppe umfassend Befehle, Daten, Entwurfsregeln, Bibliotheken von Standardzellen und/oder andere Parameter zum Verarbeiten durch den Prozessor 1502. Die Informationen werden über den Bus 1508 zum Prozessor 1502 übertragen. Das EDA-System 1500 ist dafür eingerichtet, durch die I/O-Schnittstelle 1510 Informationen in Zusammenhang mit einer UI (Benutzeroberfläche) zu empfangen. Die Informationen werden im computerlesbaren Medium 1504 als Bedieneroberfläche (UI) 1542 gespeichert.
  • In einigen Ausführungsformen ist ein Abschnitt der oder sind sämtliche aufgeführten Prozesse und/oder Verfahren als eine alleinstehende Softwareanwendung zur Ausführung durch einen Prozessor umgesetzt. In einigen Ausführungsformen ist ein Abschnitt der oder sind sämtliche aufgeführten Prozesse und/oder Verfahren als eine Softwareanwendung umgesetzt, die einen Teil einer zusätzlichen Softwareanwendung bildet. In einigen Ausführungsformen ist ein Abschnitt der oder sind sämtliche aufgeführten Prozesse und/oder Verfahren als ein Zusatzmodul (Plug-in) einer Softwareanwendung umgesetzt. In einigen Ausführungsformen ist mindestens einer/eines der aufgeführten Prozesse und/oder Verfahren als eine Softwareanwendung umgesetzt, die einen Abschnitt eines EDA-Werkzeugs bildet. In einigen Ausführungsformen ist ein Abschnitt der oder sind die vollständigen aufgeführten Prozesse und/oder Verfahren als eine Softwareanwendung umgesetzt, die vom EDA-System 1500 verwendet wird. In einigen Ausführungsformen wird das Aufbaudiagramm, welches Standardzellen aufweist, unter Verwendung eines Tools, wie zum Beispiel dem von CADENCE DESIGN SYSTEMS, Inc. erhältlichen VIRTUOSO®, oder einem anderen geeigneten Aufbauerstellungstool erzeugt.
  • In einigen Ausführungsformen werden die Prozesse als Funktionen eines Programms verwirklicht, das in einem nichtflüchtigen computerlesbaren Aufzeichnungsmedium gespeichert ist. Beispiele eines nichtflüchtigen computerlesbaren Aufzeichnungsmediums umfassen, sind aber nicht beschränkt auf, externe/entfernbare und/oder interne/eingebaute Speicher oder Speichereinheiten, zum Beispiel ein oder mehrere Elemente aus der Gruppe umfassend eine optische Platte, wie zum Beispiel eine DVD, eine Magnetplatte, wie zum Beispiel eine Festplatte, einen Halbleiterspeicher, wie zum Beispiel einen ROM, einen RAM, eine Speicherkarte und dergleichen.
  • 16 ist ein Blockschaltbild eines Herstellungssystems einer integrierten Schaltung (IC) 1600 und eines IC-Fertigungsflusses in Zusammenhang damit im Einklang mit einigen Ausführungsformen. In einigen Ausführungsformen beruhend auf einem Aufbaudiagramm werden mindestens (A) eine oder mehrere Halbleitermasken oder (B) mindestens eine Komponente in einer Schicht einer integrierten Halbleiterschaltung unter Verwendung des Herstellungssystems 1600 hergestellt.
  • In 16 umfasst ein IC-Herstellungssystem 1600 Einheiten, wie zum Beispiel ein Entwurfshaus 1620, ein Maskenhaus 1630 und einen IC-Hersteller/Fabrikant („fab“) 1650, die hinsichtlich der Entwurfs-, Entwicklungs- und Herstellungszyklen und/oder -Dienste in Zusammenhang mit der Herstellung eines IC-Bauelements 1660 miteinander kooperieren. Die Einheiten im System 1600 sind durch ein Kommunikationsnetzwerk verbunden. In einigen Ausführungsformen ist das Kommunikationsnetzwerk ein einzelnes Netzwerk. In einigen Ausführungsformen ist das Kommunikationsnetzwerk eine Vielzahl unterschiedlicher Netzwerke, wie zum Beispiel ein Intranet und das Internet. Das Kommunikationsnetzwerk umfasst verdrahtete und/oder drahtlose Kommunikationskanäle. Jede Einheit interagiert mit einer oder mehreren der anderen Einheiten und stellt einer oder mehreren der anderen Einheiten Dienste bereit oder empfängt solche von diesen. In einigen Ausführungsformen sind zwei oder mehr der Einheiten Entwurfshaus 1620, Maskenhaus 1630 und IC-Fabrikant 1650 im Besitz eines einzigen größeren Unternehmens. In einigen Ausführungsformen sind zwei oder mehr der Einheiten Entwurfshaus 1620, Maskenhaus 1630 und IC-Fabrikant 1650 in einer gemeinsamen Anlage untergebracht und nutzen gemeinsame Ressourcen.
  • Das Entwurfshaus (oder Entwurfsteam) 1620 erzeugt ein IC-Entwurfsaufbaudiagramm 1622. Das IC-Entwurfsaufbaudiagramm 1622 umfasst verschiedene geometrische Strukturen, die für ein IC-Bauelement 1660 entworfen worden sind. Die geometrischen Strukturen entsprechen Strukturen von Metall-, Oxid- oder Halbleiterschichten, welche die verschiedenen Komponenten des IC-Bauelements 1660, das gefertigt werden soll, bilden. Die verschiedenen Schichten verbinden sich, um verschiedene IC-Merkmale zu bilden. Zum Beispiel umfasst ein Abschnitt des IC-Entwurfsaufbaudiagramms 1622 verschiedene IC-Merkmale, wie zum Beispiel einen aktiven Bereich, eine Gateelektrode, Source und Drain, Metallleitungen oder Durchkontaktierungen einer Zwischenschicht-Verbindung und Öffnungen für Kontaktfelder, die in einem Halbleitersubstrat (wie zum Beispiel einem Siliziumwafer) gebildet werden sollen, sowie verschiedene Metallschichten, die auf dem Halbleitersubstrat angeordnet sind. Das Entwurfshaus 1620 führt ein angemessenes Entwurfsverfahren aus, um das IC-Entwurfsablaufdiagramm 1622 zu bilden. Das Entwurfsverfahren umfasst entweder einen logischen Entwurf und/oder einen physikalischen Entwurf oder Standort und Routing. Das IC-Entwurfsaufbaudiagramm 1622 ist in einer oder mehreren Datendateien gebildet, welche Informationen über die geometrischen Strukturen umfassen. Zum Beispiel kann das IC-Entwurfsaufbaudiagramm 1622 in einem GDSII-Dateiformat oder einem DFII-Dateiformat ausgedrückt sein.
  • Das Maskenhaus 1630 umfasst die Datenvorbereitung 1632 und die Maskenfertigung 1644. Das Maskenhaus 1630 verwendet das IC-Entwurfsaufbaudiagramm 1622, um eine oder mehrere Masken 1645 herzustellen, die dazu verwendet werden sollen, die verschiedenen Schichten des IC-Bauelements 1660 gemäß dem IC-Entwurfsaufbaudiagramm 1622 zu fertigen. Das Maskenhaus 1630 führt die Maskendatenvorbereitung 1632 durch, bei welcher das IC-Entwurfsaufbaudiagramm 1622 in eine repräsentative Datendatei („RDF“) übersetzt wird. Die Maskendatenvorbereitung 1632 stellt der Maskenfertigung 1644 das RDF bereit. Die Maskenfertigung 1644 weist einen Maskenschreiber auf. Ein Maskenschreiber wandelt das RDF in ein Bild auf einem Substrat, wie zum Beispiel einer Maske (Strichplatte) 1645 oder einem Halbleiterwafer 1653, um. Das Entwurfsaufbaudiagramm 1622 wird durch die Maskendatenvorbereitung 1632 bearbeitet, um den bestimmten Eigenschaften des Maskenschreibers und/oder den Anforderungen des IC-Fabrikanten 1650 zu entsprechen. In 16 sind die Maskendatenvorbereitung 1632 und die Maskenfertigung 1644 als getrennte Elemente veranschaulicht. In einigen Ausführungsformen können die Maskendatenvorbereitung 1632 und die Maskenfertigung 1644 zusammen als Maskendatenvorbereitung bezeichnet werden.
  • In einigen Ausführungsformen umfasst die Maskendatenvorbereitung 1632 eine optische Nahbereichskorrektur (OPC), welche Lithografie-Verbesserungstechniken verwendet, um Bildfehler, wie zum Beispiel jene, die durch Diffraktion, Interferenz, andere Prozesseffekte und dergleichen entstehen, auszugleichen. Die OPC passt das IC-Entwurfsaufbaudiagramm 1622 an. In einigen Ausführungsformen umfasst die Maskendatenvorbereitung 1632 weitere Auflösungsverbesserungstechniken (RET), wie zum Beispiel außeraxiale Beleuchtung, Subauflösungs-Hilfsfunktionen, Phasenverschiebungsmasken, andere geeignete Techniken und dergleichen, oder Kombinationen davon. In einigen Ausführungsformen wird auch umgekehrte Lithografie-Technologie (ILT) verwendet, welche die OPC als ein umgekehrtes Bildaufbereitungsproblem behandelt.
  • In einigen Ausführungsformen umfasst die Maskendatenvorbereitung 1632 einen Maskenregelprüfer (MRC), der das IC-Entwurfsaufbaudiagramm 1622, das bei der OPC Prozessen unterzogen worden ist, mit einem Satz von Maskenerstellungsregeln überprüft, welche bestimmte geometrische und/oder Anschlusseinschränkungen enthalten, um ausreichende Spielräume sicherzustellen, Schwankungen bei den Halbleiterherstellungsverfahren zu berücksichtigen und dergleichen. In einigen Ausführungsformen modifiziert der MRC das IC-Entwurfsaufbaudiagramm 1622, um Einschränkungen während der Maskenfertigung 1644, welche einen Teil der durch die OPC ausgeführten Modifikationen rückgängig machen könnten, auszugleichen, um Maskenerstellungsregeln einzuhalten.
  • In einigen Ausführungsformen umfasst die Maskendatenvorbereitung 1632 eine Lithografie-Verfahrensprüfung (LPC), welche die Verarbeitung simuliert, die der IC-Fabrikant 1650 umsetzt, um das IC-Bauelement 1660 zu fertigen. Die LPC simuliert diese Verarbeitung basierend auf dem IC-Entwurfsaufbaudiagramm 1622, um ein simuliertes hergestelltes Bauelement, wie zum Beispiel das IC-Bauelement 1660, zu schaffen. Die Verarbeitungsparameter der LPC-Simulation können Parameter in Zusammenhang mit verschiedenen Prozessen des IC-Herstellungszyklus, Parameter in Zusammenhang mit Werkzeugen, die für die Herstellung der IC verwendet werden, und/oder andere Aspekte des Herstellungsverfahrens umfassen. Die LPC berücksichtigt verschiedene Faktoren, wie zum Beispiel Luftbildkontrast, Tiefenschärfe („DOF“), Maskenfehlerverbesserungsfaktor („MEEF“), andere geeignete Faktoren und dergleichen oder Kombinationen davon. In einigen Ausführungsformen werden die OPC und/oder MRC wiederholt, nachdem ein simuliertes hergestelltes Bauelement durch die LPC geschaffen worden ist, falls das simulierte Bauelement hinsichtlich seiner Form die Entwurfsregeln nicht ausreichend erfüllt, um das IC-Entwurfsaufbaudiagramm 1622 noch weiter zu verfeinern.
  • Es versteht sich, dass die obige Beschreibung der Maskendatenvorbereitung 1632 aus Gründen der Klarheit vereinfacht worden ist. In einigen Ausführungsformen umfasst die Datenvorbereitung 1632 zusätzliche Merkmale, wie zum Beispiel eine logische Operation (LOP), um das IC-Entwurfsaufbaudiagramm 1622 gemäß den Herstellungsregeln zu modifizieren. Darüber hinaus können die während der Datenvorbereitung 1632 am IC-Entwurfsaufbaudiagramm 1622 vorgenommenen Prozesse in einer Vielzahl unterschiedlicher Reihenfolgen ausgeführt werden.
  • Nach der Maskendatenvorbereitung 1632 und während der Maskenfertigung 1644 wird eine Maske 1645 oder eine Gruppe von Masken 1645 basierend auf dem modifizierten IC-Entwurfsaufbaudiagramm 1622 gefertigt. In einigen Ausführungsformen umfasst die Maskenherstellung 1644 das Ausführen einer oder mehrere lithographischer Belichtungen basierend auf dem IC-Entwurfsaufbaudiagramm 1622. In einigen Ausführungsformen wird ein Elektronenstrahl (E-Beam) oder ein Mechanismus aus mehreren Elektronenstrahlen verwendet, um eine Struktur auf einer Maske (Fotomaske oder Strichplatte) 1645 basierend auf dem modifizierten IC-Entwurfsaufbaudiagramm 1622 zu bilden. Die Maske 1645 kann mit verschiedenen Technologien gebildet werden. In einigen Ausführungsformen wird die Maske 1645 unter Verwendung einer Binärtechnologie gebildet. In einigen Ausführungsformen weist eine Maskenstruktur undurchsichtige und transparente Bereiche auf. Ein Strahlenbündel, wie zum Beispiel ein ultravioletter (UV-) Strahl, der dazu verwendet wird, die bildempfindliche Materialschicht (z.B. Fotolack), mit welcher ein Wafer beschichtet worden ist, zu belichten, wird durch den undurchsichtigen Bereich blockiert und durchdringt die transparenten Bereiche. In einem Beispiel weist eine binäre Maskenversion der Maske 1645 ein transparentes Substrat (z.B. Quarzglas) und ein undurchsichtiges Material (z.B. Chrom), mit welchem die undurchsichtigen Bereiche der Binärmaske beschichtet sind, auf. In einem anderen Beispiel wird die Maske 1645 unter Verwendung einer Phasenverschiebungstechnologie gebildet. In einer Phasenverschiebungsmasken- (PSM-) Version der Maske 1645 sind verschiedene Merkmale in der auf der Phasenverschiebungsmaske gebildeten Struktur dafür eingerichtet, eine geeignete Phasendifferenz aufzuweisen, um die Auflösung und Bildgebungsqualität zu verbessern. In verschiedenen Beispielen kann die Phasenverschiebungsmaske eine gedämpfte PSM oder eine alternierende PSM sein. Die durch die Maskenherstellung 1644 erzeugte/n Maske/Masken werden in einer Vielzahl von Prozessen verwendet. Zum Beispiel wird eine solche Maske in einem Ionenimplantationsverfahren zum Bilden verschiedener dotierter Bereiche in dem Halbleiterwafer 1653, in einem Ätzverfahren zum Bilden verschiedener Ätzbereiche in dem Halbleiterwafer 1653, und/oder in anderen geeigneten Verfahren verwendet.
  • Der IC-Fabrikant 1650 umfasst die Waferfertigung 1652. Der IC-Fabrikant 1650 ist ein IC-Fertigungsunternehmen, welches eine oder mehrere Anlagen für die Herstellung einer Vielzahl unterschiedlicher IC-Produkte aufweist. In einigen Ausführungsformen ist der IC-Fabrikant 1650 ein Halbleiterhersteller. Zum Beispiel könnte es eine Fertigungsanlage für die Front-End-Fertigung einer Vielzahl von IC-Produkten (Front-End-Of-Line- (FEOL-) Fertigung) geben, während eine zweite Fertigungsanlage die Back-End-Fertigung für die Verbindung und Verpackung der IC-Produkte bereitstellt (Back-End-Of-Line- (BEOL-) Fertigung) und eine dritte Fertigungsanlage andere Dienste für das Herstellungsunternehmen bereitstellt.
  • Der IC-Fabrikant 1650 verwendet Masken 1645, die durch das Maskenhaus 1630 gefertigt worden sind, um das IC-Bauelement 1660 herzustellen. Somit verwendet der IC-Fabrikant 1650 zumindest indirekt das IC-Entwurfsaufbaudiagramm 1622, um das IC-Bauelement 1660 zu fertigen. In einigen Ausführungsformen wird der Halbleiterwafer 1653 durch den IC-Fabrikanten 1650 unter Verwendung der Maske/n 1645 zur Bildung des IC-Bauelements 1660 gefertigt. In einigen Ausführungsformen umfasst die IC-Fertigung das Ausführen einer oder mehrere lithographischer Belichtungen, zumindest indirekt basierend auf dem IC-Entwurfsaufbaudiagramm 1622. Der Halbleiterwafer 1653 weist ein Siliziumsubstrat oder andere geeignete Substrate auf, auf welchen Materialschichten gebildet sind. Der Halbleiterwafer 1653 weist ferner einen oder mehrere verschiedene dotierte Bereiche, dielektrische Merkmale, Mehrebenen-Verbindungen und dergleichen auf (die in aufeinanderfolgenden Fertigungsschritten gebildet werden).
  • Einzelheiten in Bezug auf ein integriertes Schaltungs- (IC-) Fertigungssystem (z.B. System 1600 von 16) und einen IC-Fertigungsfluss in Zusammenhang damit findet man z.B. in US-Patent Nr. 9,256,709 , erteilt am 9. Februar 2016, US-Vorerteilungsveröffentlichung Nr. 20150278429 , veröffentlicht am 1. Oktober 2015, US-Vorerteilungsveröffentlichung Nr. 20140040838 , veröffentlicht am 6. Februar 2014 und US-Patent Nr. 7,260,442 , erteilt am 21. August 2007, die hierin durch Verweis jeweils in ihrer Gesamtheit aufgenommen sind.
  • In einer Ausführungsform umfasst ein Halbleiter-Bauelement: Finnen, die sich im Wesentlichen parallel zu einer ersten Richtung erstrecken, die derart ausgelegt sind, dass sie Dummy-Finnen, erste aktive Finnen aufweisend einen ersten Leitfähigkeitstyp; und zweite aktive Finnen aufweisend einen zweiten Leitfähigkeitstyp, umfassen; und mindestens eine Gatestruktur, die jeweils über einer entsprechenden der Finnen gebildet sind und sich im Wesentlichen parallel zu einer zweiten Richtung, die im Wesentlichen lotrecht zur ersten Richtung verläuft, erstrecken. Die Finnen und die mindestens eine Gatestruktur sind in mindestens einem Zellbereich angeordnet. Jeder Zellbereich in Bezug auf die zweite Richtung umfasst: einen ersten aktiven Bereich, der eine Sequenz von drei oder mehr aufeinanderfolgenden ersten aktiven Finnen angeordnet in einem zentralen Abschnitt des Zellbereichs aufweist; einen zweiten aktiven Bereich, der eine oder mehrere zweite aktive Finnen angeordnet zwischen dem ersten aktiven Bereich und einer ersten Kante des Zellbereichs aufweist; und einen dritten aktiven Bereich, der eine oder mehrere zweite aktive Finnen angeordnet zwischen dem ersten aktiven Bereich und einer zweiten Kante des Zellbereichs aufweist.
  • In einer Ausführungsform umfasst ein Halbleiter-Bauelement: Finnen, die sich im Wesentlichen parallel zu einer ersten Richtung erstrecken; und Gatestrukturen, die jeweils über einer entsprechenden der Finnen gebildet sind und sich im Wesentlichen parallel zu einer zweiten Richtung, die im Wesentlichen lotrecht zur ersten Richtung verläuft, erstrecken. Die Gatestrukturen sind derart ausgelegt, dass sie umfassen: Dummy-Gatestrukturen; und aktive Gatestrukturen. Die Finnen und die mindestens eine Gatestruktur sind in Zellbereiche unterteilt. Eine Grenze in Bezug auf die erste Richtung zwischen ersten und zweiten Zellbereichen ist durch eine fortlaufende Sequenz einer ersten aktiven Gatestruktur, einer ersten Dummy-Gatestruktur und einer zweiten aktiven Gatestruktur definiert.
  • In einer Ausführungsform umfasst ein Verfahren zum Erzeugen eines Aufbaudiagramms (des Aufbaudiagramms, das auf einem nichtflüchtigen computerlesbaren Medium gespeichert ist): Auswählen einer Standardzelle aus einer Bibliothek; und Aufnehmen der Standardzelle in ein Aufbaudiagramm. Die Standardzelle umfasst: Finnenstrukturen, die im Wesentlichen parallel zu einer ersten Richtung angeordnet sind, die Finnenstrukturen umfassend Dummy-Finnenstrukturen, erste aktive Finnenstrukturen eines ersten Leitfähigkeitstyps und zweite aktive Finnenstrukturen eines zweiten Leitfähigkeitstyps; und mindestens eine Gatestruktur, die im Wesentlichen parallel zu einer zweiten Richtung, die im Wesentlichen lotrecht zur ersten Richtung verläuft, angeordnet ist. Die mindestens eine Gatestruktur ist ferner jeweils über einer entsprechenden der Finnenstrukturen angeordnet. Die Standardzelle ist derart angeordnet, dass sie erste, zweite und dritte aktive Bereiche umfasst, sodass: der erste aktive Bereich, der eine Sequenz von drei oder mehr aufeinanderfolgenden ersten aktiven Finnenstrukturen aufweist, in einem zentralen Abschnitt der Standardzelle angeordnet ist; der zweite aktive Bereich, der eine oder mehrere zweite aktive Finnenstrukturen aufweist, zwischen dem ersten aktiven Bereich und einer ersten Kante der Standardzelle angeordnet ist; und der dritte aktive Bereich, der eine oder mehrere zweite aktive Finnenstrukturen aufweist, zwischen dem ersten aktiven Bereich und einer zweiten Kante der Standardzelle angeordnet ist. Mindestens ein Aspekt des Verfahrens wird durch einen Prozessor eines Computers ausgeführt.
  • Es ist für durchschnittliche Fachleute problemlos erkennbar, dass eine oder mehrere der offenbarten Ausführungsformen einen oder mehrere der oben dargelegten Vorteile erfüllen. Nach dem Durchlesen der vorstehenden Beschreibung sind durchschnittliche Fachleute in der Lage, verschiedene Änderungen, Ersetzungen von Äquivalenten und verschiedene andere Ausführungsformen vorzunehmen, die hierin ausführlich offenbart sind. Es ist daher beabsichtigt, dass der hierauf gewährte Schutz ausschließlich durch die in den abhängigen Ansprüchen und deren Äquivalenten enthaltene Definition beschränkt ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 8786019 [0013]
    • US 15362002 [0036]
    • US 9256709 [0171]
    • US 20150278429 [0171]
    • US 20140040838 [0171]
    • US 7260442 [0171]

Claims (20)

  1. Halbleitervorrichtung umfassend: Finnen, die sich im Wesentlichen parallel zu einer ersten Richtung erstrecken und derart ausgelegt sind, dass sie umfassen: Dummy-Finnen; erste aktive Finnen aufweisend einen ersten Leitfähigkeitstyp; und zweite aktive Finnen aufweisend einen zweiten Leitfähigkeitstyp; und mindestens eine Gatestruktur, die jeweils über einer entsprechenden der Finnen gebildet ist und sich im Wesentlichen parallel zu einer zweiten Richtung, die im Wesentlichen lotrecht zur ersten Richtung verläuft, erstreckt; und wobei: die Finnen und die mindestens eine Gatestruktur in mindestens einem Zellbereich angeordnet sind; und jeder der Zellbereiche in Bezug auf die zweite Richtung umfasst: einen ersten aktiven Bereich, der eine Sequenz von drei oder mehr aufeinanderfolgenden ersten aktiven Finnen, die in einem zentralen Abschnitt des Zellbereichs angeordnet sind, umfasst; einen zweiten aktiven Bereich, der eine oder mehrere zweite aktive Finnen, die zwischen dem ersten aktiven Bereich und einer ersten Kante des Zellbereichs angeordnet sind, umfasst; und einen dritten aktiven Bereich, der eine oder mehrere zweite aktive Finnen, die zwischen dem ersten aktiven Bereich und einer zweiten Kante des Zellbereichs angeordnet sind, umfasst.
  2. Halbleitervorrichtung nach Anspruch 1, wobei: eine erste der Dummy-Finnen in Bezug auf die zweite Richtung zwischen dem zweiten aktiven Bereich und einer ersten Kante des Zellbereichs angeordnet ist; und eine zweite der Dummy-Finnen in Bezug auf die zweite Richtung zwischen dem dritten aktiven Bereich und einer zweiten Kante des Zellbereichs angeordnet ist.
  3. Halbleitervorrichtung nach Anspruch 2, wobei: die erste Kante des Zellbereichs in Bezug auf die erste Richtung im Wesentlichen kollinear mit einer langen Achse der ersten Dummy-Finne angeordnet ist; und die zweite Kante des Zellbereichs in Bezug auf die erste Richtung im Wesentlichen kollinear mit einer langen Achse der zweiten Dummy-Finne angeordnet ist.
  4. Halbleitervorrichtung nach einem der vorstehenden Ansprüche, wobei: der Zellbereich ein Zellbereich doppelter Höhe ist.
  5. Halbleitervorrichtung nach einem der vorstehenden Ansprüche, wobei: eine Summe der zweiten aktiven Finnen im zweiten aktiven Bereich gleich einer Summe der zweiten aktiven Finnen im dritten aktiven Bereich ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei: eine Summe der zweiten aktiven Finnen im zweiten aktiven Bereich kleiner als eine Summe der zweiten aktiven Finnen im dritten aktiven Bereich ist.
  7. Halbleitervorrichtung nach einem der vorstehenden Ansprüche, wobei: die Finnen und die mindestens eine Gatestruktur in mindestens zwei Zellbereichen angeordnet sind; und jeder der mindestens zwei Zellbereiche umfasst: mindestens drei Gatestrukturen, wobei mindestens eine davon eine Dummy-Gatestruktur ist und mindestens eine davon eine aktive Gatestruktur ist; und eine Grenze in Bezug auf die erste Richtung zwischen einem ersten und einem zweiten der mindestens zwei Zellbereiche durch eine fortlaufende Sequenz einer ersten aktiven Gatestruktur, einer ersten Dummy-Gatestruktur einer zweiten Dummy-Gatestruktur und einer zweiten aktiven Gatestruktur definiert ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei: die Finnen und die mindestens eine Gatestruktur in mindestens zwei Zellbereichen angeordnet sind; und jeder der mindestens zwei Zellbereiche umfasst: mindestens drei Gatestrukturen, wobei mindestens eine davon eine Dummy-Gatestruktur ist und mindestens eine davon eine aktive Gatestruktur ist; und eine Grenze in Bezug auf die erste Richtung zwischen einem ersten und einem zweiten der mindestens zwei Zellbereiche durch eine fortlaufende Sequenz einer ersten aktiven Gatestruktur, einer ersten Dummy-Gatestruktur und einer zweiten aktiven Gatestruktur definiert ist.
  9. Halbleitervorrichtung nach einem der vorstehenden Ansprüche, wobei: ein Abstand zwischen unmittelbar benachbarten Paaren von Finnen ein Finnenabstand ist, wobei der Finnenabstand im Wesentlichen einheitlich ist; Größen, in der zweiten Richtung, des ersten aktiven Bereichs, des zweiten aktiven Bereichs und des dritten aktiven Bereichs jeweils auf dem Finnenabstand basieren; und Größen, in der zweiten Richtung, eines ersten Spalts zwischen dem ersten aktiven Bereich und dem zweiten aktiven Bereich und eines zweiten Spalts zwischen dem ersten aktiven Bereich und dem dritten aktiven Bereich jeweils auf dem Finnenabstand basieren.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei: ein Abstand zwischen unmittelbar benachbarten Paaren von Finnen ein Finnenabstand ist, wobei der Finnenabstand im Wesentlichen einheitlich ist; Größen, in der zweiten Richtung, des ersten aktiven Bereichs, des zweiten aktiven Bereichs und des dritten aktiven Bereichs jeweils auf dem Finnenabstand basieren; und Größen, in der zweiten Richtung, eines ersten Spalts zwischen dem ersten aktiven Bereich und dem zweiten aktiven Bereich und eines zweiten Spalts zwischen dem ersten aktiven Bereich und dem dritten aktiven Bereich jeweils nicht auf dem Finnenabstand basieren.
  11. Halbleitervorrichtung umfassend: Finnen, die sich im Wesentlichen parallel zu einer ersten Richtung erstrecken; und Gatestrukturen, die jeweils über einer entsprechenden der Finnen gebildet sind und sich im Wesentlichen parallel zu einer zweiten Richtung, die im Wesentlichen lotrecht zur ersten Richtung verläuft, erstrecken, wobei die Gatestrukturen derart gestaltet sind, dass sie umfassen: Dummy-Gatestrukturen; und aktive Gatestrukturen; und wobei: die Finnen und die mindestens eine Gatestruktur in Zellbereiche unterteilt sind; und eine Grenze in Bezug auf die erste Richtung zwischen einem ersten und einem zweiten der Zellbereiche durch eine fortlaufende Sequenz einer ersten aktiven Gatestruktur, einer ersten Dummy-Gatestruktur und einer zweiten aktiven Gatestruktur definiert ist.
  12. Halbleitervorrichtung nach Anspruch 11, wobei die Finnen derart gestaltet sind, dass sie umfassen: Dummy-Finnen; erste aktive Finnen aufweisend einen ersten Leitfähigkeitstyp; und zweite aktive Finnen aufweisend einen zweiten Leitfähigkeitstyp; und wobei: die Finnen und die mindestens eine Gatestruktur in jeweils einem der Zellbereiche angeordnet sind; und jeder der Zellbereiche in Bezug auf die zweite Richtung umfasst: einen ersten aktiven Bereich, der eine Sequenz von drei oder mehr aufeinanderfolgenden ersten aktiven Finnen, die in einem zentralen Abschnitt des Zellbereichs angeordnet sind, umfasst; einen zweiten aktiven Bereich, der eine oder mehrere zweite aktive Finnen, die zwischen dem ersten aktiven Bereich und einer ersten Kante des Zellbereichs angeordnet sind, umfasst; und einen dritten aktiven Bereich, der eine oder mehrere zweite aktive Finnen, die zwischen dem ersten aktiven Bereich und einer zweiten Kante des Zellbereichs angeordnet sind, umfasst.
  13. Halbleitervorrichtung nach Anspruch 12, wobei: eine erste der Dummy-Finnen in Bezug auf die zweite Richtung zwischen dem zweiten aktiven Bereich und einer ersten Kante des Zellbereichs angeordnet ist; und eine zweite der Dummy-Finnen in Bezug auf die zweite Richtung zwischen dem dritten aktiven Bereich und einer zweiten Kante des Zellbereichs angeordnet ist.
  14. Halbleitervorrichtung nach einem der Ansprüche 11 bis 13, wobei: ein Abstand zwischen unmittelbar benachbarten Paaren von Finnen ein Finnenabstand ist, wobei der Finnenabstand im Wesentlichen einheitlich ist; Größen, in der zweiten Richtung, des ersten aktiven Bereichs, des zweiten aktiven Bereichs und des dritten aktiven Bereichs jeweils auf dem Finnenabstand basieren; und Größen, in der zweiten Richtung, eines ersten Spalts zwischen dem ersten aktiven Bereich und dem zweiten aktiven Bereich und eines zweiten Spalts zwischen dem ersten aktiven Bereich und dem dritten aktiven Bereich jeweils auf dem Finnenabstand basieren.
  15. Halbleitervorrichtung nach einem der Ansprüche 11 bis 13, wobei: ein Abstand zwischen unmittelbar benachbarten Paaren von Finnen ein Finnenabstand ist, wobei der Finnenabstand im Wesentlichen einheitlich ist; Größen, in der zweiten Richtung, des ersten aktiven Bereichs, des zweiten aktiven Bereichs und des dritten aktiven Bereichs jeweils auf dem Finnenabstand basieren; und Größen, in der zweiten Richtung, eines ersten Spalts zwischen dem ersten aktiven Bereich und dem zweiten aktiven Bereich und eines zweiten Spalts zwischen dem ersten aktiven Bereich und dem dritten aktiven Bereich jeweils nicht auf dem Finnenabstand basieren.
  16. Verfahren zum Erzeugen eines Aufbaudiagramms, wobei das Aufbaudiagramm auf einem nichtflüchtigen computerlesbaren Medium gespeichert ist, das Verfahren umfassend: Auswählen einer Standardzelle aus einer Bibliothek; und Aufnehmen der Standardzelle in ein Aufbaudiagramm; und wobei: die Standardzelle aufweist: Finnenstrukturen, die im Wesentlichen parallel zu einer ersten Richtung angeordnet sind, die Finnenstrukturen umfassend: Dummy-Finnenstrukturen; erste aktive Finnenstrukturen eines ersten Leitfähigkeitstyps; und zweite aktive Finnenstrukturen eines zweiten Leitfähigkeitstyps; und mindestens eine Gatestruktur, die im Wesentlichen parallel zu einer zweiten Richtung, die im Wesentlichen lotrecht zur ersten Richtung verläuft, angeordnet ist, wobei die mindestens eine Gatestruktur ferner jeweils über einer entsprechenden der Finnenstrukturen angeordnet ist; die Standardzelle derart gestaltet ist, dass sie erste, zweite und dritte aktive Bereich aufweist, sodass: der erste aktive Bereich, der eine Sequenz von drei oder mehr aufeinanderfolgenden ersten aktiven Finnenstrukturen umfasst, in einem zentralen Abschnitt der Standardzelle angeordnet ist; der zweite aktive Bereich, der eine oder mehrere zweite aktive Finnenstrukturen umfasst, zwischen dem ersten aktiven Bereich und einer ersten Kante der Standardzelle angeordnet ist; und der dritte aktive Bereich, der eine oder mehrere zweite aktive Finnenstrukturen umfasst, zwischen dem ersten aktiven Bereich und einer zweiten Kante der Standardzelle angeordnet ist; und mindestens ein Aspekt des Verfahrens durch einen Prozessor eines Computers ausgeführt wird.
  17. Verfahren nach Anspruch 16, ferner umfassend: Erzeugen der Standardzelle; und Aufnehmen der Standardzelle in eine Bibliothek; und wobei das Erzeugen der Standardzelle umfasst: Erzeugen der Finnenstrukturen; Anordnen der Finnenstrukturen im Wesentlichen parallel zur ersten Richtung; Bestimmen, dass die Finnenstrukturen umfassen: die Dummy-Finnenstrukturen; die ersten aktiven Finnenstrukturen; und die zweiten aktiven Finnenstrukturen; Anordnen der Finnenstrukturen, sodass sie in den ersten, zweiten und dritten aktiven Bereichen enthalten sind; Erzeugen der mindestens einen Gatestruktur; Anordnen der mindestens einen Gatestruktur, sodass sie im Wesentlichen parallel zur zweiten Richtung angeordnet ist; und Anordnen der mindestens einen Gatestruktur über jeweils einer entsprechenden der Finnenstrukturen.
  18. Verfahren nach Anspruch 16 oder 17, wobei: eine erste der Dummy-Finnen in Bezug auf die zweite Richtung zwischen dem zweiten aktiven Bereich und einer ersten Kante der Standardzelle angeordnet ist; und eine zweite der Dummy-Finnen in Bezug auf die zweite Richtung zwischen dem dritten aktiven Bereich und einer zweiten Kante der Standardzelle angeordnet ist.
  19. Verfahren nach einem der Ansprüche 16 bis 18, ferner umfassend: Fertigen, basierend auf dem Aufbaudiagramm, (A) einer oder mehrerer Halbleitermasken und/oder (B) mindestens einer Komponente in einer Schicht einer integrierten Halbleiterschaltung.
  20. Verfahren nach einem der Ansprüche 16 bis 19, ferner umfassend: Ausführen einer oder mehrerer lithographischen Belichtungen basierend auf dem Aufbaudiagramm.
DE102019116893.7A 2018-06-28 2019-06-24 Zellbereiche doppelter höhe, halbleiterbauelement damit und verfahren zum erzeugen eines entsprechenden aufbaudiagramms Pending DE102019116893A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862691600P 2018-06-28 2018-06-28
US62/691,600 2018-06-28
US16/204,474 2018-11-29
US16/204,474 US10971586B2 (en) 2018-06-28 2018-11-29 Double height cell regions, semiconductor device having the same, and method of generating a layout diagram corresponding to the same

Publications (1)

Publication Number Publication Date
DE102019116893A1 true DE102019116893A1 (de) 2020-01-02

Family

ID=68886279

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019116893.7A Pending DE102019116893A1 (de) 2018-06-28 2019-06-24 Zellbereiche doppelter höhe, halbleiterbauelement damit und verfahren zum erzeugen eines entsprechenden aufbaudiagramms

Country Status (5)

Country Link
US (4) US10971586B2 (de)
KR (1) KR102270510B1 (de)
CN (1) CN110729287B (de)
DE (1) DE102019116893A1 (de)
TW (1) TWI700739B (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10971586B2 (en) * 2018-06-28 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Double height cell regions, semiconductor device having the same, and method of generating a layout diagram corresponding to the same
US10878158B2 (en) * 2018-07-16 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including cell region having more similar cell densities in different height rows, and method and system for generating layout diagram of same
KR102495912B1 (ko) * 2018-08-10 2023-02-03 삼성전자 주식회사 표준 셀을 포함하는 집적 회로 및 이를 제조하기 위한 방법
US10769342B2 (en) 2018-10-31 2020-09-08 Taiwan Semiconductor Manufacturing Company Ltd. Pin access hybrid cell height design
US11094695B2 (en) * 2019-05-17 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit device and method of forming the same
DE102020116347A1 (de) * 2020-02-19 2021-08-19 Taiwan Semiconductor Manufacturing Co., Ltd. Optimierung des transistor-gate-profils
US11557590B2 (en) 2020-02-19 2023-01-17 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor gate profile optimization
US11151297B2 (en) 2020-02-27 2021-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple fin count layout, method, system, and device
US11651133B2 (en) * 2020-03-05 2023-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of forming same
DE102020125839A1 (de) 2020-03-05 2021-09-09 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierter schaltkreis und verfahren zu seiner bildung
US11328110B2 (en) * 2020-04-02 2022-05-10 International Business Machines Corporation Integrated circuit including logic circuitry
DE102020132921A1 (de) * 2020-04-30 2021-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. HALBLEITERVORRICHTUNG MIT GESTUFTEM GATESTUMPFGRÖßENPROFIL UND VERFAHREN ZUR HERSTELLUNG DAVON
DE102021100870B4 (de) * 2020-05-12 2024-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Hybridschicht-layout, -verfahren, -system und -struktur
US11893333B2 (en) 2020-05-12 2024-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid sheet layout, method, system, and structure
US11515308B2 (en) * 2020-06-12 2022-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structure with hybrid cell design
KR20220022499A (ko) 2020-08-18 2022-02-28 삼성전자주식회사 반도체 장치
KR20220023897A (ko) 2020-08-21 2022-03-03 삼성전자주식회사 반도체 장치
US20220100938A1 (en) * 2020-09-29 2022-03-31 Taiwan Semiconductor Manufacturing Company Limited Flexible Cell Height Layout Architecture
US20230063479A1 (en) * 2021-08-18 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Cell regions of integrated circuits and methods of making same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7260442B2 (en) 2004-03-03 2007-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for mask fabrication process control
US20140040838A1 (en) 2012-08-01 2014-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods For Making A Mask For An Integrated Circuit Design
US8786019B2 (en) 2011-12-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS FinFET device
US20150278429A1 (en) 2014-04-01 2015-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method for Integrated Circuit Manufacturing
US9256709B2 (en) 2014-02-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit mask patterning

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020157063A1 (en) * 2000-12-28 2002-10-24 Besson Thierry D. Implicit mapping of technology independent network to library cells
US20090050975A1 (en) * 2007-08-21 2009-02-26 Andres Bryant Active Silicon Interconnect in Merged Finfet Process
KR101904417B1 (ko) 2012-03-30 2018-10-08 삼성전자주식회사 반도체 집적 회로 및 그 설계 방법
US9041115B2 (en) 2012-05-03 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for FinFETs
US8723268B2 (en) 2012-06-13 2014-05-13 Synopsys, Inc. N-channel and P-channel end-to-end finFET cell architecture with relaxed gate pitch
US9576978B2 (en) * 2012-10-09 2017-02-21 Samsung Electronics Co., Ltd. Cells including at least one fin field effect transistor and semiconductor integrated circuits including the same
US8779528B2 (en) 2012-11-30 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cell comprising FinFETs
US8937358B2 (en) * 2013-02-27 2015-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Channel doping extension beyond cell boundaries
US9431383B2 (en) * 2014-07-22 2016-08-30 Samsung Electronics Co., Ltd. Integrated circuit, semiconductor device based on integrated circuit, and standard cell library
KR102358571B1 (ko) * 2015-07-29 2022-02-07 삼성전자주식회사 집적 회로 및 표준 셀 라이브러리
KR102413610B1 (ko) * 2016-03-02 2022-06-24 삼성전자주식회사 레이아웃 디자인 시스템, 이를 이용한 반도체 장치 및 그 제조 방법
US10074657B2 (en) 2016-04-28 2018-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing fins and semiconductor device which includes fins
US10032759B2 (en) * 2016-11-28 2018-07-24 Taiwan Semiconductor Manufacturing Company Limited High-density semiconductor device
US10970450B2 (en) 2016-11-29 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Cell structures and semiconductor devices having same
US10515967B2 (en) * 2017-11-30 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication thereof
US10276554B1 (en) * 2018-06-14 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated standard cell structure
US10971586B2 (en) * 2018-06-28 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Double height cell regions, semiconductor device having the same, and method of generating a layout diagram corresponding to the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7260442B2 (en) 2004-03-03 2007-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for mask fabrication process control
US8786019B2 (en) 2011-12-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS FinFET device
US20140040838A1 (en) 2012-08-01 2014-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods For Making A Mask For An Integrated Circuit Design
US9256709B2 (en) 2014-02-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit mask patterning
US20150278429A1 (en) 2014-04-01 2015-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method for Integrated Circuit Manufacturing

Also Published As

Publication number Publication date
KR20200002001A (ko) 2020-01-07
KR102270510B1 (ko) 2021-06-30
US20220367629A1 (en) 2022-11-17
TW202002032A (zh) 2020-01-01
US11756999B2 (en) 2023-09-12
US10971586B2 (en) 2021-04-06
TWI700739B (zh) 2020-08-01
US20230378267A1 (en) 2023-11-23
CN110729287B (zh) 2022-05-03
US20210288144A1 (en) 2021-09-16
CN110729287A (zh) 2020-01-24
US20200006481A1 (en) 2020-01-02

Similar Documents

Publication Publication Date Title
DE102019116893A1 (de) Zellbereiche doppelter höhe, halbleiterbauelement damit und verfahren zum erzeugen eines entsprechenden aufbaudiagramms
DE102019118040B4 (de) Halbleitervorrichtung, die eine zellregion umfasst, die ähnlichere zelldichten in zeilen verschiedener höhe aufweist, und verfahren und system zum erzeugen eines layoutdiagramms dafür
DE102015114918B4 (de) Verfahren zum Durchführen einer OPC
DE102017125395A1 (de) Zellstrunkturen und Halbleitervorrichtungen damit
DE102019115533A1 (de) Zellregionen mit der höhe einer ungeraden finnenanzahl, halbleiter, der diese aufweist und verfahren zum erzeugen eines layoutdiagramms, das diesen entspricht
DE102019120605B4 (de) Speicherschaltung und verfahren zu deren herstellung
DE102018108579A1 (de) Integrierte schaltung und verfahren zu deren herstellung
DE102019116744A1 (de) Verfahren zum erzeugen eines layoutdiagramms, das hervorstehendestiftzellengebiete aufweist, und eine darauf basierendehalbleitervorrichtung
DE102016114812A1 (de) Mehrfachstrukturierungsverfahren für halbleiter-bauelemente
DE102019123621B4 (de) Routungsressourcenverbesserndes verfahren zum generieren von layout-diagrammen, und system dafür
DE102021110414A1 (de) Vier-cpp-breite speicherzelle mit vergrabenem leistungsgitter und verfahren zu deren herstellung
DE102021110387A1 (de) Integrierte schaltungsanlage und verfahren
DE102019116952A1 (de) Integrierte-schaltkreis-struktur, layout-schaubild-verfahren und system
DE102019128571A1 (de) Verfahren zum erzeugen eines layoutdiagramms mit zelle mit darauf basierenden stiftmustern und halbleitervorrichtung
DE102020127462B4 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102020115617B4 (de) Halbleitervorrichtung, integrierte Schaltung und darauf basierendes System
DE102020109522A1 (de) Integrierter schaltkreis
DE102019125461A1 (de) Halbleiterstruktur, vorrichtung und verfahren
DE102023100725A1 (de) Ic-logikbauteil, layout, system und verfahren
DE102020114939B4 (de) Gate-strukturen für halbleitervorrichtungen
DE102020114130A1 (de) Abbindungsvorrichtung
DE102021109480A1 (de) Speichervorrichtung
DE102020109326A1 (de) Ic-vorrichtung, verfahren, layout und system
DE102021116850A1 (de) VERFAHREN ZUM ERZEUGEN EINER NETZLISTE, DIE NAHEFFEKT-AUSLÖSERPARAMETER (PEI-PARAMETERN) EINSCHLIEßT
DE102020100755A1 (de) Halbleiter-bauelement, verfahren zum erzeugen eines layout-diagramms und system dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027110000

Ipc: H10B0010000000