CN106468853B - 觉知周围环境的opc - Google Patents

觉知周围环境的opc Download PDF

Info

Publication number
CN106468853B
CN106468853B CN201610674417.5A CN201610674417A CN106468853B CN 106468853 B CN106468853 B CN 106468853B CN 201610674417 A CN201610674417 A CN 201610674417A CN 106468853 B CN106468853 B CN 106468853B
Authority
CN
China
Prior art keywords
opc
integrated circuit
optical proximity
proximity correction
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610674417.5A
Other languages
English (en)
Other versions
CN106468853A (zh
Inventor
郑文立
池明辉
刘如淦
黄文俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106468853A publication Critical patent/CN106468853A/zh
Application granted granted Critical
Publication of CN106468853B publication Critical patent/CN106468853B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/72—Repair or correction of mask defects

Abstract

本公开提供了执行光学邻近校正(OPC)的方法。接收集成电路(IC)设计布局。设计布局包含多个IC布局图案。多个IC布局图案中的两个或多个分组到一起。分组的IC布局图案被划分，或者设置分组的IC布局图案的目标点。此后，基于分组的IC布局图案执行OPC工艺。

Description

觉知周围环境的OPC
技术领域
本发明总体涉及半导体集成电路，更具体地，涉及光学邻近校正(OPC)。
背景技术
半导体集成电路(IC)工业经历了指数般增长。IC材料和设计的技术进一步产生了多代IC，每一代都具有比前一代更小且更复杂的电路。在IC演进的过程中，功能密度(即，每芯片面积互连器件的数量)通常增加而几何尺寸(即，可使用制造工艺创建的最小部件(或线))增加。这种比例缩小工艺通常通过增加生产效率和降低相关成本来提供优势。这种缩小还增加了IC处理和制造的复杂度。
对于将要实现的这些进步来说，需要IC处理和制造的类似开发。例如，为了在设计图案被转印到晶圆时增强成像效果，使用光学邻近校正(OPC)。调整设计图案来在晶圆上生成具有改进的分辨率的图像。然而，传统的OPC工艺没有充分考虑布局图案的周围环境。如此，传统的OPC工艺不能充分考虑相邻布局图案之间的潜在交互作用。这会导致劣化的性能和可能的器件故障。
因此，虽然传统的OPC工艺通常足以满足它们预期的目的，但它们不能在所有方面都令人满意。需要将相邻布局图案之间的交互考虑进去的OPC工艺。
发明内容
根据本发明的一个方面，提供了一种执行光学邻近校正(OPC)的方法，包括：接收集成电路(IC)设计布局，所述设计布局包含多个IC布局图案；将所述多个IC布局图案中的两个或多个成组；对成组的IC布局图案进行划分或设置目标点；以及
此后基于所述成组的IC布局图案执行OPC工艺。
优选地，所述成组包括：识别相互邻近的IC布局图案；以及至少将所识别的IC布局图案中的子集分组到一起。
优选地，所述成组还包括：识别相互邻近的IC布局图案之间的交互区域。
优选地，在所述交互区域内执行所述划分或设置所述目标点。
优选地，所述划分或设置所述目标点包括移动划分位置或目标点。
优选地，所述划分或设置所述目标点包括在所述交互区域内添加一个或多个辅助目标点。
优选地，所述分组包括：将相互邻近或者具有显著不同加载的IC布局图案分组。
优选地，所述划分或设置所述目标点包括：对所述成组的IC布局图案中的每个IC布局图案不对称地进行所述划分或设置所述目标点。
优选地，所述多个IC布局图案是不能通过双重图案化来分辨的图案。
优选地，该方法还包括：基于所述OPC工艺生成修改的IC设计布局。
根据本发明的另一方面，提供了一种执行光学邻近校正(OPC)的方法，包括：接收集成电路(IC)设计布局，所述设计布局包括多个IC部件；识别被定位为相互之间在预定距离内的IC部件或者具有显著不同加载的IC部件的子集；将所述IC部件的所述子集成组；限定成组的所述IC部件的划分位置或目标点；以及生成所述IC部件的成组的所述子集的模拟轮廓。
优选地，所述多个IC部件不能够通过双重图案化来分辨，并且所述成组还包括：识别所述IC部件的成组的所述子集的交互区域。
优选地，所述限定包括：在所述交互区域内限定所述划分位置或所述目标点。
优选地，所述限定包括：在所述交互区域内添加辅助目标点。
优选地，执行所述限定，使得在所述子集中的每个IC部件内不对称地设置所述划分位置或所述目标点。
优选地，该方法还包括：基于生成的所述模拟轮廓修正所述划分位置或所述目标点。
优选地，该方法还包括：基于所述识别、所述分组、所述限定和生成所述模拟轮廓来生成修改的IC设计布局；以及将所述修改的IC设计布局发送至光掩模制造工厂。
根据本发明的又一方面，提供了一种执行光学邻近校正(OPC)的方法，包括：接收集成电路(IC)的设计布局，所述设计布局包括不能通过双重图案化来分辨的多个多边形；确定至少所述多个多边形的子集的交互区域，其中，所述确定包括识别物理邻近的多边形或者具有显著不同几何尺寸的多边形；对所述多个多边形的所述子集进行边缘划分或设置目标点的位置，其中，所述交互区域内的所述边缘划分或所述目标点的位置的设置不同于所述交互区域外的所述边缘划分或所述目标点的位置的设置；以及此后执行OPC模拟。
优选地，该方法还包括：基于所述OPC模拟，通过修改所述边缘划分或所述目标点的位置，重复所述边缘划分或所述目标点的设置。
优选地，该方法还包括：基于所述OPC模拟生成输出文件；以及基于所述输出文件制造光掩模。
附图说明
当阅读附图时，根据以下详细的描述来更好地理解本发明的各个方面。注意，根据工业的标准实践，各个部件没有按比例绘制。实际上，为了讨论的清楚，可以任意地增加或减小各个部件的尺寸。
图1至图4、图5A和图5B、图6A和图6B以及图7是根据本发明一些实施例的帮助示出OPC工艺的各种示例性IC布局图案的示意性顶视图。
图8和图9是根据本公开一些实施例的执行OPC的方法的流程图。
具体实施方式
以下公开提供了许多不同的用于实施本发明主题的不同特征的实施例或实例。以下描述部件或配置的具体实例以简化本发明。当然，这些仅仅是实例而不用于限制。例如，在以下的描述中，在第二部件上方或之上形成第一部件可以包括第一部件和第二部件被形成为直接接触的实施例，并且也可以包括可以在第一部件和第二部件形成附件部件使得第一部件和第二部分没有直接接触的实施例。此外，本发明可以在各个实例中重复参考标号和/或字母。这些重复是为了简化和清楚，其本身并不表示所讨论的各个实施例和/或结构之间的关系。
此外，为了易于描述，可以使用空间相对术语(诸如“在…下方”、“之下”、“下部”、“上方”、“上部”等)以描述图中所示一个元件或部件与另一个元件或部件的关系。除图中所示的定向之外，空间相对术语还包括使用或操作中设备的不同定向。装置可以以其他方式定向(旋转90度或处于其他定向)，本文所使用的空间相对描述可因此进行类似的解释。
在半导体制造中，工厂可从设计室接收IC布局设计文件(例如，以图像数据库系统(GDS)格式)。IC布局设计包含多种IC布局图案，其可以包括圆形、矩形或其他多边形。工厂执行光刻工艺来将布局图案的图像从光掩模转印至晶圆。然而，由于衍射或半导体处理所引起的各种效应，可能发生图像错误。结果，实际制造的IC布局图案不能充分类似于它们的原始设计。为了纠正该问题，光学邻近校正(OPC)用于补偿这些图像错误。例如，OPC可以移动光掩模上的IC布局图案的边缘或者再成形IC布局图案(例如，通过添加附加部件)。OPC使得实际制造的IC布局图案更接近于它们的预期设计。
然而，在一些情况下，即使积极的OPC建模也是不够的。例如，通过使用间距曝光(pitch splitting)来在先进的技术节点中实施双重图案化。目标布局可以被分裂为多层以放宽扫描器图案的保证度预算并且还放宽OPC的规则。对于一些特殊的目标布局(诸如非常小或者非常接近相邻部件的部件)，即使三次或四次间距曝光仍然不能解决这些问题。换句话说，即使在利用积极的OPC建模之后，图案部件仍然会合并到一起。本发明的目的在于解决在执行特定次数的间距曝光之后但仍然在工艺规定之外的这种类型的部件。
在一些OPC工艺中，IC布局图案的边缘被划分为多个部分，并且目标点被分配给这些部分来通过。进行模拟以检查制造的IC布局图案看起来如何。基于模拟结果，可以调整划分和目标点，此后可以再次重复模拟。然而，传统的OPC工艺不能充分考虑彼此相邻的IC布局图案(例如，即使通过双重图案化技术(包括三次或四次间距曝光)也不能分辨的IC布局图案)之间的交互。换句话说，传统的OPC工艺不能完全知道这些特殊类型的IC布局图案的周围环境，即使在使用双重图案化时也难以分辨这些图案。
随着生成的半导体变得越来越小、临界尺寸和/或间距也变得更小并由此相邻IC布局图案之间的潜在交互变得更加显著，加剧了该问题。由于传统的OPC工艺没有充分考虑这种交互，所以OPC结果可能不令人满意。例如，实际制造的IC布局图案(没有任何附近的IC局部图案)看起来与同一IC布局图案定位为与一个或多个其他IC布局图案相接近具有非常大的差异。换句话说，IC布局图案所在的环境(即，其周围)会对其制造外观具有非常大的影响，并且这种影响没有被传统的OPC工艺充分考虑。
为了克服传统OPC工艺的缺陷，本发明的目的在于考虑IC布局图案的周围或环境的OPC工艺，如以下参照图1至图4、图5A和图5B、图6A和图6B以及图7至图9所讨论的。
图1是多个示例性IC布局图案100至102的示意性顶视图。在一些实施例中，IC布局图案100至102是使用上述双重图案化或间距曝光技术难以分辨的图案。IC布局图案100至102在这里被成形为矩形，但是应该理解，它们在不同的实施例中可以采用其他形状。作为OPC工艺的一部分，每个IC布局图案100至102的长边被划分为多个部分(在其他实施例中短边也可进行划分)。还沿着IC布局图案100至102的边缘放置目标点。然后，IC布局图案可进行OPC修正。理想地，OPC修正结果将示出IC布局图案100至102的划分部分或边缘将通过(或符合)它们的对应目标点。如果通过的话，则认为OPC修正是令人满意的。
如图1所示，IC布局图案102足够远离IC布局图案100至101，因此IC布局图案102的OPC不太可能受IC布局图案100至101的存在的影响。然而，IC布局图案100和101之间的邻近(例如，小于约100纳米)会引起问题。例如，它们的接近会导致光学成像问题，使得IC布局图案100至101的模拟边缘或划分部分会丢失它们对应的目标点。尤其对于IC布局图案100的右上角和IC布局图案101的左下角更是如此，这是因为这两个区域被定位为最接近其他IC布局图案，因此最可能被其他邻近的IC布局图案所影响。
图2示出了根据本发明各个方面的图1所示的相同的IC布局图案100至102的示意性顶视图，但是它们的划分和目标点被调整。如图2所示，IC布局图案100至101之间的邻近形成了交互区域或交互带110。该带110内的划分位置和目标点可能被移动或调整以考虑附近IC布局图案所施加的影响。
例如，IC布局图案100的划分位置120和IC布局图案101的划分位置121均落入交互带110中。此外，IC布局图案100的目标点130至131以及IC布局图案101的目标点132至133也落入交互带110中。与图1相比，划分位置120至121以及目标点130至133更近地移向交互区域110的中心。换种说法，IC布局图案100的划分位置120和目标点130至131更近地移向IC布局图案101，而IC布局图案101的划分位置121和目标点132至133更近地移向IC布局图案100。
注意，在图1中的每个IC布局图案100至102内对称地分布划分位置和目标点，但在图2的情况下不再如此。图2所示的划分位置和目标点的调整使得它们“吸引”至交互带110。因此，可以说本文的OPC工艺涉及在受影响的IC布局图案内不对称地移动划分位置和目标点。
交互区域110内划分位置120至121和目标点130至133的调整帮助更好地限定IC布局图案100至101的轮廓边缘，尤其是交互区域110内的轮廓边缘。由于IC布局图案100和101之间的接近，它们相对于彼此施加“拉动”。如果划分位置和目标点不移动，与图1所示的情况相同，IC布局图案100可以在IC布局图案101上“拉动”，并且IC布局图案101可以在IC布局图案100上“拉动”。当出现这种情况时，尽管IC布局图案100至101的所得轮廓边缘可仍然通过被分配的目标点，但轮廓形状不期望地拉伸，因此桥接风险(IC布局图案100至101实际上相互物理触碰)更大。
为了防止这些问题，IC布局图案100至101分为一组，这意味着在实施一个IC布局图案的OPC划分位置和目标点的同时考虑附近的其他IC布局图案。具体地，通过移动交互区域110内的划分位置和目标点，所得到的轮廓边缘具有更仔细限定的位置。这补偿了由附近IC布局图案100至101所施加的影响。从而，降低了桥接风险。
同时，由于IC布局图案102被定位为与剩余的IC布局图案100至101充分远离，所以IC布局图案102和IC布局图案100至101之间施加的影响很小而不会引起问题。因此，不需要对IC布局图案102的划分位置和目标点进行调整。
图3和图4以及以下讨论提供又一实例，其示出了本公开的OPC概念。更详细地，图3示出了具有传统OPC的两个相邻IC布局图案200和201的顶视图，以及图4示出了具有本公开改进的OPC的相同两个IC布局图案200至201的顶视图。在一些实施例中，IC布局图案200至201是使用上述双重图案化或间距曝光技术难以分辨的图案。
参照图3，根据原始IC布局图案(例如，来自设计公司的GDS文件)，IC布局图案200具有相互形成直角的多个直边210，并且IC布局图案201也具有相互形成直角的多个直边220。理想地，制造的IC图案将保持该形状。然而，由于光学限制和其他工艺相关问题，这在实际制造中几乎是不可能的。因此，工厂的工程师试图通过OPC技术使实际制造的图案接近于原始设计限定的多边形形状。
例如，多个目标点230被放置在IC布局图案200的边缘210上，并且多个目标点240被放置在IC布局图案201的边缘220上。目标点230和240可定位在它们对应的划分部分上，但是为了简化这里没有具体示出划分位置。注意，为了简化，图3中不是所有目标点都明确用参考标号来表示。
执行OPC修正以分别生成IC布局图案200和201的预测轮廓250和260。如图3所示，轮廓250和260具有曲率且没有精确对应于由原始设计限定的多边形形状(由直线边缘210和220表示)。对于大多数区域，IC布局图案250和260与原始多边形设计足够符合，使得它们不存在问题。
然而IC布局图案200和201的接近产生了交互区域270。即使模拟的轮廓250和260经过所有限定的目标点，但区域270内的轮廓250的部分280仍然被拉向IC布局图案201，并且区域内的轮廓260的部分281被拉向IC布局图案200。分别由于轮廓250和260的“拉出”部分280和281，在IC布局图案200至210之间存在桥接的可能性较大，这形成了不期望的电短路连接。换句话说，即使OPC修正正式通过测试，但仍然存在实际的问题，因为在没有考虑IC布局图案200或201的周围环境的情况下执行图3中的OPC修正。
图4示出了本公开的OPC工艺如何克服上述图3所示的问题。由于交互区域270是敏感区域，所以将辅助目标点290和291分别添加至IC布局图案200和201，以更好地限定轮廓250和260的形状和/或位置。这是因为执行OPC修正以确保轮廓250将通过辅助目标点290以及轮廓260将通过辅助目标点291。
由于辅助目标点290和291被放置在IC布局图案200和201的期望位置处(例如，接近边角)，所以现在轮廓250和260在IC布局图案200和201的边角区域附近处显示出良好的圆化曲线而不是如图3所示被“拉向”彼此。以这种方式，辅助目标点290和291有效地帮助锁定轮廓位置的至少一部分，这又缓解了由IC布局图案200至201的邻近而引起的图3所示的“失控”轮廓行为。因此，降低了桥接风险。
应该理解，传统的OPC规则不允许任何独立的部件合并到一起(例如，桥接)。然而，本公开不受此限制。换句话说，当一组相邻部件满足分组和设定的目标点的要求/标准时，本公开允许一些部件相互桥接。图案/部件的桥接实际上可在显影后检查(ADI)期间观察到，但是在其他工艺之后，最终的轮廓将不具有任何图案桥接问题。
还应该理解，虽然图4的实施例使用附加的辅助目标点来帮助限定轮廓形状，但如上所述，还可以参照图3通过调整原始目标点和划分位置而不添加辅助目标点来完成。例如，一些目标点230可以被移至更接近IC布局图案200的边角的区域(例如，接近可放置辅助目标点290的位置)，而一些目标点240可以被移至更接近IC布局图案201的边角的区域(例如，接近可放置辅助目标点291的位置)，并且也可以相应地调整划分位置。这样做可以实现与添加辅助目标点290至291相同的目标，即生成更精确地类似于多边形(即，图案200至201的原始设计)的更好轮廓250和260。
图5A和图5B以及以下讨论提供了又一实例以示出本公开的概念。更具体地，图5A和图5B均示出了相互接近的两个通孔300和301(作为示例性IC布局图案)的顶视图。然而，图5A还示出了根据传统OPC工艺的通孔300至301的模拟轮廓310，而图5B示出了根据本公开的OPC工艺的实施例的相同通孔300至301的模拟轮廓311。在一些实施例中，使用上述双重图案化或间距曝光技术难以分辨通孔300至301。
如图5A所示，实施多个目标点330(这里没有具体示出所有目标点)以帮助成形轮廓310。理想地，轮廓310可以具有两个独立的部分，每一个部分都对应于对应的通孔300/301。然而，由于通孔300和301的接近(例如，在10nm技术节点中，通孔300的中心距通孔301的中心小于90nm)，它们向彼此“拉动”，并且所得到的轮廓310实际上将两个通孔300至301连接到一起。换句话说，理想情况下不应该存在轮廓的部分310A，但是由于相邻通孔300至301之前的邻近而形成。由于该部分310A是不期望的(其引起通孔300至301之间的桥接)，所以其在稍后的制造工艺中将被去除，例如通过蚀刻工艺。换句话说，诸如蚀刻的随后制造工艺应该在部分310A处“打破”轮廓310以避免桥接。因此，本公开不受不允许将各个部件合并到一起的传统OPC规则的限制。
然而，如果轮廓的部分310A的最窄部分处的横向尺寸340仍然太厚，则随后的制造工艺仍然不能够打破轮廓310。因此，期望确保轮廓310的部分310A足够薄以使其被随后的制造工艺打破，从而防止通孔300与301的桥接。不幸的是，尽管使用许多目标点来限定轮廓310的形状，但图5A中的传统OPC工艺没有充分考虑轮廓310的部分310A的形状或尺寸，如此尺寸340会足够宽而引起桥接问题。
现在参照图5B，本公开通过使用目标点360限定轮廓311的部分311A的形状和尺寸来解决该问题。由于通孔300至301之间的邻近，它们之间的区域(即，部分310A所位于的区域)可以看作是交互区域，类似于上面参照图3和图4所讨论的交互区域270。如此，通孔300至301分到一组，并且相应地考虑它们相互之间的交互影响。
在所示实施例中，目标点360被定位在该交互区域内以降低对所得到的轮廓311的负面影响。具体地，各目标点360被定位为彼此充分接近以限定轮廓311的部分311A的横向尺寸341。这是因为现在轮廓311将必须通过目标点360，这帮助将轮廓311再成形为具有较窄部分311A。尺寸341小于尺寸340(图5A)。在一些实施例中，尺寸341被设置为足够小以允许通过诸如蚀刻的后续工艺将轮廓311“打破”成两个独立的部分。
应该理解，在各个实施例中，目标点360的位置不需要是精确的。它们可以在交互区域内向上/下/左/右移动，只要所得到的轮廓311的部分311A足够窄而在后续工艺中被打破即可。此外，可以在其他实施例中使用多于两个的目标点360，例如在轮廓311的形状需要更具体限定的实施例中。
如图5B所示，一些先前的目标点(诸如六个目标点330A)还可以根据本公开来去除。可由于多种原因来去除目标点330A。一个原因是它们不再需要，这是因为轮廓311的相关部分的形状现在通过新添加的目标点360来限定。另一个原因是目标点330A(如果留下不被去除的话)实际上会不利地影响轮廓311的形状。在任何情况下，去除目标点330A可帮助加速OPC修正，这是有利的。此外，虽然其可能不容易被裸眼注意到，但剩余目标点330的位置也可以从如图5A稍微移至如图5B以生成更期望的轮廓311。
虽然图5A和图5B示出了两个相邻定位的通孔300至301的交互影响以及后续的分组和OPC修正，但本公开的概念不仅限于两个相邻的通孔(或者任何两个相邻的图案/多边形)。例如，如图6A和图6B所示，示出了多个(多于两个)图案之间的交互影响。在图6A中，示出了三个通孔400、401和402的顶视图。然而，通孔400至402中的每一个被定位为足够远离剩余的通孔400至402。因此，这些通孔400至402不需要分组，并且不需要附加的OPC修正(即，原始OPC是精细的)。
图6B示出了五个通孔410至414的顶视图。在一些实施例中，通孔410至414难以使用上面讨论的双层图案化或间距曝光技术来分辨。这里，通孔410至411被定位为足够接近(例如，在10nm技术节点中，它们对应的中心之间的距离在90nm内)，它们会影响彼此最终的轮廓，并且对于通孔411至412、通孔412至413以及通孔413至414也同样如此。结果，通孔410至414根据OPC修正产生了单个轮廓430而不是五个独立的轮廓。再次，该轮廓430可以在随后的制造工艺中被打破，只要相邻通孔之间的部分430A不要太厚或太宽。
根据本公开的实施例，通孔410至414分为一组以适当地考虑每个通孔410至414可对剩余通孔的影响。具体地，以与上面参照图5B讨论的类似方式，目标点被放置在相邻通孔之间的部分430A内以控制轮廓430的形状。因此，即使对于一组通孔，所得到的轮廓430仍然可以在部分430A中成形得足够窄，使得诸如蚀刻的后续制造工艺可以打破其来避免任何通孔410至414之间的桥接。
应该理解，本公开的概念不限于特定数量的IC布局图案或者限于特定配置的IC布局图案。例如，被分为一组的IC布局图案可以多于如图5A和图5B所示的两个或者图6B所示的五个，并且它们不需全部都是通孔(一些可以是一种类型的IC部件，而另一些可以是另一种类型的IC部件)，并且可以相对于彼此可具有任何适当的定向或角度。
上面参照图1至图6A和图6B的讨论针对由于物理接近而分组到一起的IC布局图案。根据本公开的一些方面，IC布局图案也可以由于图案密度差异(即，加载)而分组到一起。这在图7中示出，其示出了IC布局图案500至505的示意性顶视图。IC布局图案500至505这里具有矩形形状，并且可对应于栅极线、金属线、接触焊盘或其他适当的IC部件。
IC布局图案500至505相互基本等距离(在图7所示的垂直方向上)，并且IC布局图案500至505可具有基本类似的尺寸。然而，IC布局图案500的尺寸远远大于IC布局图案501至505。在一些实施例中，IC布局图案500的尺寸至少为每个IC布局图案501至505的尺寸的五倍。在其他实施例中，IC布局图案500的尺寸至少为每个IC布局图案501至505的尺寸的十倍。
由于较大的尺寸(即，更重的加载)，所以IC布局图案500对其最近的IC布局图案501施加非常大的影响，即使分离它们的距离不是必须如此小。换句话说，如果IC布局图案500的尺寸相较于IC布局图案501的尺寸是可比的，那么IC布局图案500就不会对IC布局图案501具有这种显影的影响从而保证传统OPC设置/方案的调整。由IC布局图案500施加的影响随着其向下垂直传播而弱化，这意味着其轻微地影响IC布局图案502，但是其对IC布局图案503至505的影响可以忽略。
如此，传统或“常规”的OPC设置/方案可用于IC布局图案503至505，因为它们不是很受“大”IC布局图案500的影响，并且它们不相互太靠近来影响彼此的轮廓生成。对于IC布局图案502来说，由于其距“大”IC布局图案500较近，所以其OPC设置可以调整一点或者可以不调整来解决影响，这可以取决于多种其他因素(诸如，图案502的临界性或者将其与相邻图案分离的精确距离等)。对于“大”图案500来说，由于其大很多的尺寸而需要实施特殊的OPC设置或方案。
图案500至501需要分组到一起来补偿“大”图案500对相对较小图案501的影响。在各个实施例中，需要调整IC布局图案501以及“大”布局图案500的附近部分的划分位置和目标点。例如，IC布局图案501的顶部边缘可以被划分为较小的部分，并且可将附加目标点放置于其上以更好地限定所得到的图案501的轮廓。否则，IC布局图案500与501之间的尺寸或加载差异会将IC布局图案501的轮廓扭曲到不再满足设计规则，或者在IC布局图案500与501之间会发生桥接。为了简化而在这里没有具体示出划分位置和目标点。
图8是示出根据本公开实施例的OPC工艺流程的方法600的流程图。方法600开始于步骤610，接收来自设计者的IC设计布局(或IC设计图案)作为输入。在一个实例中，设计者可以是设计公司。在另一实例中，设计者是与被指定根据IC设计布局来制造IC产品的半导体制造者相分离的设计团队。在各个实施例中，半导体制造者能够制造光掩模、半导体晶圆或二者。IC设计布局包括被设计用于IC产品或基于IC产品规格的各种几何图案。
在具有几何图案的信息的一个或多个数据文件中呈现IC设计布局。在一个实例中，IC设计布局以本领域已知的“GDS”格式来表示。基于将被制造的产品的规格，设计者实施适当的设计过程来执行IC设计布局。设计过程可以包括逻辑设计、物理设计和/或布局和布线。作为实例，IC设计布局的一部分包括各种IC部件(也称为主部件)，诸如将形成在半导体衬底(诸如硅晶圆)以及设置在半导体衬底上方的各种材料层中的有源区域、栅电极、源极和漏极、层间互连的金属线或通孔以及用于接合焊盘的开口。IC设计布局可包括特定的辅助部件，诸如用于成像效果、处理增强和/或掩蔽识别信息的那些部件。
方法600前进到步骤620，IC图案/部件的至少一个子集分组到一起。可基于待分组的候选部件之间的物理邻近或者可以基于诸如加载或图案密度差异的其他因素来执行分组。对于分组到一起的IC图案或部件，由它们中的一个部件对其他图案/部件所起的环境影响需要考虑，反之亦然。
方法600前进到步骤630，调整分组的IC图案/部件的划分和/或目标点。在一些实施例中，可以限定分组的IC图案/部件的交互区域，并且可以在区域内改变划分位置或目标点以成形模拟轮廓。在一些实施例中，可以添加附加辅助目标点以生成更好的限定的轮廓。
方法600前进到步骤640以针对分组的IC图案/部件运行OPC工艺或者前进至步骤650以针对单个IC图案/部件运行OPC工艺。执行OPC工艺以通过修改IC设计布局来校正图像错误。在一些实施例中，OPC工艺包括基于模型的OPC修正。在执行每个OPC修正之后，方法600可以重复划分和重新定位步骤630，此后再次执行OPC修正。这种迭代处理可以继续直到修改的IC设计布局能够产生由对应光掩模至晶圆的可接受的图像。
方法600继续步骤660以允许后OPC检查。在该步骤中，IC设计布局通过一个或多个掩模规则来检查并且相应地进行修改。在一个实施例中，从掩模制造中提取各种掩模规则。从掩模制造中收集各种掩模制造数据并且将其提取为IC设计布局(作为将被成像到掩模的图案)应该遵循的规则集合。
方法600继续到步骤670以生成输出。在一些实施例中，输出包括其格式为可被掩模制造工具(诸如电子束掩模制造机)访问的修改IC设计布局文件。在一个实施例中，修改的IC设计布局文件以GDS格式来表示。修改的IC设计布局包括来自上述步骤的各种OPC修改。在一些实施例中，输出可以包括基于修改的IC设计布局的掩模或掩模组的制造。在一个实施例中，电子束或多电子束的机制用于基于IC设计布局在掩模(光掩模或中间掩模)上形成图案。可以在各种适当的技术中形成掩模。在一个实施例中，使用二元技术来形成掩模。在这种情况下，掩模图案包括不透明区域和透明区域。辐射束(例如，紫外或UV束)用于曝光涂覆在晶圆上的图像敏感材料层(诸如光刻胶)，其被不透明区域阻挡但穿过透明区域。在一个实例中，二元掩模包括透明衬底(例如，熔凝石英)和涂覆在掩模的不透明区域中的不透明材料(例如，铬)。在另一实施例中，使用相移技术来形成掩模。在相移掩模(PSM)中，形成在掩模上的图案中的各个部件被配置为具有适当的相位差以增强分辨率和成像质量。在各个实例中，PSM可以是本领域已知的衰减PSM或交替PSM。
可以在形成掩模之后跟随其他处理步骤。作为实例，使用通过上述方法形成的掩模或掩模组来制造半导体晶圆。半导体晶圆包括硅衬底或其他适当的衬底以及形成于其上的材料层。其他适当的衬底可以可选地由一些适当的元素半导体(诸如金刚石或锗)、适当的化合物半导体(诸如碳化硅、砷化铟或磷化铟)或适当的合金半导体(诸如碳化硅锗、磷化镓砷或磷化镓铟)制成。
半导体晶圆可进一步包括各种掺杂区域、介电部件和多层互连件(或者在后续制造步骤中形成)。在一个实例中，在离子注入工艺中使用掩模来在半导体晶圆中形成各种掺杂区域。在另一实例中，在蚀刻工艺中使用掩模来在半导体晶圆中形成各种蚀刻区域。在另一实例中，在沉积工艺(诸如，化学汽相沉积(CVD)或物理汽相沉积(PVD))中使用掩模来在半导体晶圆的各个区域上形成薄膜。根据先前处理的半导体晶圆、处理工具和度量工具，可以从包括CVD、PVD、蚀刻、离子注入和光刻工艺的各个制造工艺中收集各种制造数据。
图9是示出执行OPC工艺的方法800的流程图。方法包括步骤910，接收集成电路(IC)设计布局。设计布局包含多个IC布局图案。IC布局图案可以将它们显示为多边形。
方法包括步骤920，将多个IC布局图案中的两个或多个分组。在一些实施例中，相互邻近的IC布局图案被分组到一起，或者具有显著不同加载的IC布局图案被分组到一起。
方法包括步骤930，对分组的IC布局图案进行划分或设置目标点。在一些实施例中，划分或设置目标点包括对分组的IC布局图案中的每个IC布局图案不对称地进行划分或设置目标点。
方法包括步骤940，基于分组的IC布局图案来执行OPC工艺。在一些实施例中，OPC工艺包括执行OPC修正。
方法包括步骤950，基于OPC工艺生成修改的IC设计布局。
在一些实施例中，识别相互邻近的IC布局图案。这些IC布局图案被分组到一起。在一些实施例中，在相互邻近的图案之间识别交互区域。可以在交互区域内执行划分或设置目标点。在一些实施例中，在交互区域内移动划分位置或目标点。在一些实施例中，在交互区域内添加一个或多个辅助目标点。
应该理解，可以在步骤910至950之前、期间或之后执行附加处理。例如，方法900可以包括在执行OPC修正之后运行后OPC检查的步骤。这里为了简化没有具体讨论其他处理。
基于上面的讨论，可以看出本公开提供了相对于传统OPC处理的各种优势。然而，应该理解，这里没有必要讨论所有优势，其他实施例可以提供不同的优势，并且对于所有实施例不要求特定的优势。本公开的OPC工艺的一个优势在于考虑IC布局图案的周围环境。这是因为IC布局图案的轮廓受到诸如相邻图案/部件的物理邻近或加载(例如，周围是否具有足够大的IC图案)的因素的影响。通过可能相互影响轮廓生成的图案来限定交互区域。这些图案被分组到一起，并且在交互区域内或附近调整划分位置和/或目标点，以使对生成的轮廓的不期望的交互影响最小。从而，实际制造的图案不太可能受到诸如桥接的问题，并且可以更好地类似于它们的原始设计。另一个优势在于，本文讨论的OPC工艺与现有的工艺流程兼容，这使得它们易于实施。
本公开提供了一种执行光学邻近校正(OPC)的方法。接收集成电路(IC)设计布局。设计布局包含多个IC布局图案。多个IC布局图案中的两个或多个分组到一起。分组的IC布局图案被划分，或者对分组的IC布局图案设置目标点。此后，基于分组的IC布局图案执行OPC工艺。
本公开提供了一种执行光学邻近校正(OPC)的方法。接收集成电路(IC)设计布局。设计布局包含多个IC部件。识别IC部件的子集。IC部件的子集被定位为相互之间在预定距离内，或者它们具有显著不同的加载。IC部件的子集被分组。限定分组的IC布局图案的划分位置或目标点。生成IC部件的分组子集的模拟轮廓。
本公开提供了用于执行光学邻近校正(OPC)的方法。接收集成电路(IC)设计布局。设计布局包含多个多边形。至少针对多边形的子集确定交互区域。这种确定包括识别物理邻近的多边形或者具有显著不同的几何尺寸的多边形。对于多边形的子集，划分它们的边缘或者设置目标点位置。交互区域内的划分或目标点位置的设置不同于交互区域外的划分或目的点位置的设置。此后，执行OPC修正。
上面论述了多个实施例的部件使得本领域技术人员能够更好地理解本发明的各个方面。本领域技术人员应该理解，他们可以容易地以本公开为基础设计或修改用于执行与本文所述实施例相同的目的和/或实现相同优点的其他工艺和结构。本领域技术人员还应该意识到，这些等效结构不背离本发明的精神和范围，并且可以在不背离本发明的精神和范围的情况下做出各种变化、替换和改变。

Claims (19)

1.一种执行光学邻近校正(OPC)的方法，包括：
接收集成电路设计布局，所述设计布局包含多个集成电路布局图案，其中，所述多个集成电路布局图案是不能通过双重图案化来分辨的图案；
将所述多个集成电路布局图案中的两个或多个成组；
对成组的集成电路布局图案进行划分或设置目标点；以及
此后基于所述成组的集成电路布局图案执行光学邻近校正工艺。
2.根据权利要求1所述的执行光学邻近校正(OPC)的方法，其中，所述成组包括：
识别相互邻近的集成电路布局图案；以及
至少将所识别的集成电路布局图案中的子集分组到一起。
3.根据权利要求2所述的方法，其中，所述成组还包括：
识别相互邻近的集成电路布局图案之间的交互区域。
4.根据权利要求3所述的执行光学邻近校正(OPC)的方法，其中，在所述交互区域内执行所述划分或设置所述目标点。
5.根据权利要求4所述的执行光学邻近校正(OPC)的方法，其中，所述划分或设置所述目标点包括移动划分位置或目标点。
6.根据权利要求4所述的执行光学邻近校正(OPC)的方法，其中，所述划分或设置所述目标点包括在所述交互区域内添加一个或多个辅助目标点。
7.根据权利要求1所述的执行光学邻近校正(OPC)的方法，其中，所述成组包括：将相互邻近或者具有显著不同加载的集成电路布局图案分组。
8.根据权利要求1所述的执行光学邻近校正(OPC)的方法，其中，所述划分或设置所述目标点包括：对所述成组的集成电路布局图案中的每个集成电路布局图案不对称地进行所述划分或设置所述目标点。
9.根据权利要求1所述的执行光学邻近校正(OPC)的方法，还包括：基于所述光学邻近校正工艺生成修改的集成电路设计布局。
10.一种执行光学邻近校正(OPC)的方法，包括：
接收集成电路设计布局，所述设计布局包括多个集成电路部件；
识别被定位为相互之间在预定距离内的集成电路部件或者具有显著不同加载的集成电路部件的子集；
将所述集成电路部件的所述子集成组；
限定成组的所述集成电路部件的划分位置或目标点；以及
生成所述集成电路部件的成组的所述子集的模拟轮廓。
11.根据权利要求10所述的执行光学邻近校正(OPC)的方法，其中，所述多个集成电路部件不能够通过双重图案化来分辨，并且所述成组还包括：识别所述集成电路部件的成组的所述子集的交互区域。
12.根据权利要求11所述的执行光学邻近校正(OPC)的方法，其中，所述限定包括：在所述交互区域内限定所述划分位置或所述目标点。
13.根据权利要求12所述的执行光学邻近校正(OPC)的方法，其中，所述限定包括：在所述交互区域内添加辅助目标点。
14.根据权利要求12所述的执行光学邻近校正(OPC)的方法，其中，执行所述限定，使得在所述子集中的每个集成电路部件内不对称地设置所述划分位置或所述目标点。
15.根据权利要求10所述的执行光学邻近校正(OPC)的方法，还包括：基于生成的所述模拟轮廓修正所述划分位置或所述目标点。
16.根据权利要求10所述的执行光学邻近校正(OPC)的方法，还包括：
基于所述识别、所述成组、所述限定和生成所述模拟轮廓来生成修改的集成电路设计布局；以及
将所述修改的集成电路设计布局发送至光掩模制造工厂。
17.一种执行光学邻近校正(OPC)的方法，包括：
接收集成电路的设计布局，所述设计布局包括不能通过双重图案化来分辨的多个多边形；
确定至少所述多个多边形的子集的交互区域，其中，所述确定包括识别物理邻近的多边形或者具有显著不同几何尺寸的多边形；
对所述多个多边形的所述子集进行边缘划分或设置目标点的位置，其中，所述交互区域内的所述边缘划分或所述目标点的位置的设置不同于所述交互区域外的所述边缘划分或所述目标点的位置的设置；以及
此后执行光学邻近校正模拟。
18.根据权利要求17所述的执行光学邻近校正(OPC)的方法，还包括：基于所述光学邻近校正模拟，通过修改所述边缘划分或所述目标点的位置，重复所述边缘划分或所述目标点的设置。
19.根据权利要求17所述的执行光学邻近校正(OPC)的方法，还包括：
基于所述光学邻近校正模拟生成输出文件；以及
基于所述输出文件制造光掩模。
CN201610674417.5A 2015-08-21 2016-08-16 觉知周围环境的opc Active CN106468853B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/831,926 2015-08-21
US14/831,926 US9679100B2 (en) 2015-08-21 2015-08-21 Environmental-surrounding-aware OPC

Publications (2)

Publication Number Publication Date
CN106468853A CN106468853A (zh) 2017-03-01
CN106468853B true CN106468853B (zh) 2019-12-20

Family

ID=57960981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610674417.5A Active CN106468853B (zh) 2015-08-21 2016-08-16 觉知周围环境的opc

Country Status (5)

Country Link
US (2) US9679100B2 (zh)
KR (1) KR101802605B1 (zh)
CN (1) CN106468853B (zh)
DE (1) DE102015114918B4 (zh)
TW (1) TWI603143B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9679100B2 (en) * 2015-08-21 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Environmental-surrounding-aware OPC
KR102248121B1 (ko) * 2016-10-24 2021-05-06 에이에스엠엘 네델란즈 비.브이. 패터닝 디바이스 패턴을 최적화하는 방법
US10527928B2 (en) * 2016-12-20 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Optical proximity correction methodology using pattern classification for target placement
US10942443B2 (en) 2017-11-15 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method of mask data synthesis and mask making
KR102525162B1 (ko) 2017-12-18 2023-04-24 삼성전자주식회사 Opc 방법, 및 그 opc 방법을 이용한 마스크 제조방법
US10867112B2 (en) 2018-06-28 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of making mask using transmission cross coefficient (TCC) matrix of lithography process optical system
US10838305B2 (en) 2018-06-29 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Lithographic mask correction using volume correction techniques
KR20200044524A (ko) * 2018-10-19 2020-04-29 삼성전자주식회사 라인 엔드 보이드 방지를 광 근접 보정 방법 및 이를 이용한 리소그래피 마스크 제조 방법
US10866506B2 (en) 2018-10-30 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Photo mask data correction method
US11092899B2 (en) 2018-11-30 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method for mask data synthesis with wafer target adjustment
CN111580338B (zh) * 2019-02-19 2023-02-28 华邦电子股份有限公司 图案特征的识别方法
CN112859508A (zh) * 2019-11-27 2021-05-28 台湾积体电路制造股份有限公司 集成电路制造方法
US11295056B2 (en) 2020-01-31 2022-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Vertex-based OPC for opening patterning
KR20220018296A (ko) 2020-08-06 2022-02-15 삼성전자주식회사 에러 패턴에 대응하여 마스크 레이아웃을 설계하는 방법 및 그 방법을 이용한 마스크 형성 방법
US11610043B2 (en) 2021-03-05 2023-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Machine learning based model builder and its applications for pattern transferring in semiconductor manufacturing
CN115453816B (zh) * 2022-11-08 2023-03-10 华芯程(杭州)科技有限公司 一种光学临近效应修正方法、装置及设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7080349B1 (en) * 2004-04-05 2006-07-18 Advanced Micro Devices, Inc. Method of developing optimized optical proximity correction (OPC) fragmentation script for photolithographic processing
KR20090064993A (ko) * 2007-12-17 2009-06-22 주식회사 동부하이텍 반도체 소자의 패턴 형성 방법
CN101900934A (zh) * 2009-06-01 2010-12-01 上海华虹Nec电子有限公司 用多边形光学近似修正线端的方法
CN103592817A (zh) * 2012-08-13 2014-02-19 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7796801B2 (en) * 1999-08-26 2010-09-14 Nanogeometry Research Inc. Pattern inspection apparatus and method
US6430737B1 (en) * 2000-07-10 2002-08-06 Mentor Graphics Corp. Convergence technique for model-based optical and process correction
US6453457B1 (en) * 2000-09-29 2002-09-17 Numerical Technologies, Inc. Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout
US6721938B2 (en) * 2001-06-08 2004-04-13 Numerical Technologies, Inc. Optical proximity correction for phase shifting photolithographic masks
US6574784B1 (en) 2001-06-14 2003-06-03 George P. Lippincott Short edge management in rule based OPC
US6928634B2 (en) * 2003-01-02 2005-08-09 Yuri Granik Matrix optical process correction
US7451068B2 (en) * 2003-10-10 2008-11-11 Synopsys, Inc. Method and apparatus for generating an OPC segmentation based on modeled intensity gradients
US7861207B2 (en) * 2004-02-25 2010-12-28 Mentor Graphics Corporation Fragmentation point and simulation site adjustment for resolution enhancement techniques
US7487490B2 (en) 2004-03-30 2009-02-03 Youping Zhang System for simplifying layout processing
TWI252484B (en) 2004-06-30 2006-04-01 Prodisc Technology Inc Optical information storage medium
JP4266189B2 (ja) 2004-07-09 2009-05-20 株式会社東芝 半導体集積回路パターンの検証方法、フォトマスクの作成方法、半導体集積回路装置の製造方法、及び半導体集積回路パターンの検証方法を実現するためのプログラム
US7260812B2 (en) * 2004-08-02 2007-08-21 Synopsys, Inc Method and apparatus for expediting convergence in model-based OPC
JP4389222B2 (ja) * 2005-05-02 2009-12-24 エルピーダメモリ株式会社 マスクデータ作成方法
US8111901B2 (en) * 2006-08-14 2012-02-07 Asml Masktools B.V. Apparatus and method for separating a circuit pattern into multiple circuit patterns
US7784019B1 (en) * 2006-11-01 2010-08-24 Cadence Design Systems, Inc. Yield based retargeting for semiconductor design flow
US8056022B2 (en) * 2006-11-09 2011-11-08 Mentor Graphics Corporation Analysis optimizer
US7739650B2 (en) * 2007-02-09 2010-06-15 Juan Andres Torres Robles Pre-bias optical proximity correction
US7926002B2 (en) * 2007-02-28 2011-04-12 Mentor Graphics Corporation Selective optical proximity layout design data correction
US8713483B2 (en) * 2007-06-05 2014-04-29 Mentor Graphics Corporation IC layout parsing for multiple masks
JP4779003B2 (ja) * 2007-11-13 2011-09-21 エーエスエムエル ネザーランズ ビー．ブイ． フルチップ設計のパターン分解を行うための方法
US8187974B2 (en) * 2007-12-19 2012-05-29 Infineon Technologies Ag Methods of manufacturing semiconductor devices and optical proximity correction
US8572517B2 (en) 2008-06-10 2013-10-29 Cadence Design Systems, Inc. System and method for modifying a data set of a photomask
KR101096979B1 (ko) * 2010-05-07 2011-12-20 주식회사 하이닉스반도체 반도체 소자의 패턴 균일도 조절 방법
JP5081276B2 (ja) * 2010-06-02 2012-11-28 株式会社日立ハイテクノロジーズ パターン計測装置、パターン計測方法、およびプログラム
US8381153B2 (en) 2010-09-17 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Dissection splitting with optical proximity correction and mask rule check enforcement
US8365108B2 (en) * 2011-01-06 2013-01-29 International Business Machines Corporation Generating cut mask for double-patterning process
US8732626B2 (en) 2012-01-05 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. System and method of circuit layout for multiple cells
US8589828B2 (en) 2012-02-17 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reduce mask overlay error by removing film deposited on blank of mask
US8572520B2 (en) 2012-03-01 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Optical proximity correction for mask repair
US20130232456A1 (en) * 2012-03-02 2013-09-05 Globalfoundries Inc. Optical proximity correction methods for masks to be used in multiple patterning processes
US8589830B2 (en) 2012-03-07 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for enhanced optical proximity correction
US8527916B1 (en) 2012-03-14 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dissection splitting with optical proximity correction to reduce corner rounding
US9367655B2 (en) 2012-04-10 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Topography-aware lithography pattern check
US8627241B2 (en) 2012-04-16 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Pattern correction with location effect
US8631360B2 (en) 2012-04-17 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methodology of optical proximity correction optimization
US8631361B2 (en) 2012-05-29 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design method with dynamic target point
US8762900B2 (en) 2012-06-27 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for proximity correction
US8751976B2 (en) * 2012-06-27 2014-06-10 Cheng-Lung Tsai Pattern recognition for integrated circuit design
US8745550B2 (en) 2012-07-09 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fracture aware OPC
US8850366B2 (en) 2012-08-01 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making a mask by forming a phase bar in an integrated circuit design layout
US8948495B2 (en) * 2012-08-01 2015-02-03 Kla-Tencor Corp. Inspecting a wafer and/or predicting one or more characteristics of a device being formed on a wafer
US8612902B1 (en) * 2012-09-27 2013-12-17 International Business Machines Corporation Retargeting multiple patterned integrated circuit device designs
US8954899B2 (en) 2012-10-04 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Contour alignment system
US8739080B1 (en) 2012-10-04 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Mask error enhancement factor (MEEF) aware mask rule check (MRC)
US8906595B2 (en) 2012-11-01 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving resist pattern peeling
US8601419B1 (en) * 2012-11-05 2013-12-03 Synopsys, Inc. Accurate process hotspot detection using critical design rule extraction
US8869075B2 (en) * 2012-12-18 2014-10-21 Globalfoundries Inc. Locally optimized coloring for cleaning lithographic hotspots
US8812999B2 (en) 2013-01-02 2014-08-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system of mask data preparation for curvilinear mask patterns for a device
US8701052B1 (en) * 2013-01-23 2014-04-15 United Microelectronics Corp. Method of optical proximity correction in combination with double patterning technique
JP5758423B2 (ja) * 2013-02-26 2015-08-05 株式会社東芝 マスクレイアウトの作成方法
US8984450B2 (en) 2013-03-14 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for extracting systematic defects
US9064078B2 (en) * 2013-07-30 2015-06-23 Globalfoundries Inc. Methods and systems for designing and manufacturing optical lithography masks
US9679100B2 (en) * 2015-08-21 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Environmental-surrounding-aware OPC

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7080349B1 (en) * 2004-04-05 2006-07-18 Advanced Micro Devices, Inc. Method of developing optimized optical proximity correction (OPC) fragmentation script for photolithographic processing
KR20090064993A (ko) * 2007-12-17 2009-06-22 주식회사 동부하이텍 반도체 소자의 패턴 형성 방법
CN101900934A (zh) * 2009-06-01 2010-12-01 上海华虹Nec电子有限公司 用多边形光学近似修正线端的方法
CN103592817A (zh) * 2012-08-13 2014-02-19 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法

Also Published As

Publication number Publication date
KR20170022821A (ko) 2017-03-02
US20170053055A1 (en) 2017-02-23
TW201708933A (zh) 2017-03-01
US20170262571A1 (en) 2017-09-14
US9679100B2 (en) 2017-06-13
CN106468853A (zh) 2017-03-01
TWI603143B (zh) 2017-10-21
DE102015114918A1 (de) 2017-02-23
US10036948B2 (en) 2018-07-31
KR101802605B1 (ko) 2017-11-28
DE102015114918B4 (de) 2021-11-04

Similar Documents

Publication Publication Date Title
CN106468853B (zh) 觉知周围环境的opc
US8527916B1 (en) Dissection splitting with optical proximity correction to reduce corner rounding
US8802574B2 (en) Methods of making jogged layout routings double patterning compliant
US8381153B2 (en) Dissection splitting with optical proximity correction and mask rule check enforcement
US8631361B2 (en) Integrated circuit design method with dynamic target point
US7987436B2 (en) Sub-resolution assist feature to improve symmetry for contact hole lithography
US8745550B2 (en) Fracture aware OPC
US11079672B2 (en) Method and system for layout enhancement based on inter-cell correlation
US9747408B2 (en) Generating final mask pattern by performing inverse beam technology process
CN112596341A (zh) 产生集成电路的掩模数据准备方法
US9711420B1 (en) Inline focus monitoring
US7745067B2 (en) Method for performing place-and-route of contacts and vias in technologies with forbidden pitch requirements
US20230325579A1 (en) Geometric Mask Rule Check With Favorable and Unfavorable Zones
CN110968981B (zh) 集成电路布局图生成方法和系统
JP2009020393A (ja) マスクパターン形成方法
CN110858266B (zh) 集成电路布图调整处理方法及系统、半导体装置制造方法
US9524362B2 (en) Method of decomposing layout for generating patterns on photomasks
US8092958B2 (en) Mask and method for patterning a semiconductor wafer
US7669173B2 (en) Semiconductor mask and method of making same
KR100834234B1 (ko) 반도체 장치 제조용 마스크 패턴 결정 방법
US9576099B2 (en) Minimizing harmful effects caused by reticle defects by re-arranging IC layout locally
US10170309B2 (en) Dummy pattern addition to improve CD uniformity
JPH09304913A (ja) リソグラフィ用マスクおよびその製造方法ならびにそのマスクを用いた半導体集積回路装置の製造方法
CN104977801A (zh) 一种引入套刻误差的光刻工艺规则检查方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant