JP2007258366A - パターン処理方法 - Google Patents

パターン処理方法 Download PDF

Info

Publication number
JP2007258366A
JP2007258366A JP2006079239A JP2006079239A JP2007258366A JP 2007258366 A JP2007258366 A JP 2007258366A JP 2006079239 A JP2006079239 A JP 2006079239A JP 2006079239 A JP2006079239 A JP 2006079239A JP 2007258366 A JP2007258366 A JP 2007258366A
Authority
JP
Japan
Prior art keywords
pattern
patterns
index value
layout
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006079239A
Other languages
English (en)
Inventor
Yasuki Kimura
泰己 木村
Shoji Sanhongi
省次 三本木
Satoshi Tanaka
聡 田中
Suigen Kiyou
帥現 姜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006079239A priority Critical patent/JP2007258366A/ja
Publication of JP2007258366A publication Critical patent/JP2007258366A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】 同一レイヤーのパターンを適切にグループ化することが可能なパターン処理方法を提供する。
【解決手段】 複数のホールパターンを有するパターンレイアウトを用意する工程S11と、パターンレイアウト上に複数の縦ライン及び複数の横ラインを有するグリッドを設定する工程S13と、ホールパターンそれぞれについて、最も近い縦ライン及び最も近い横ラインを抽出する工程S15と、ホールパターンそれぞれについて、抽出された縦ライン及び横ラインの両方が偶数ラインであるか両方が奇数ラインである第1の条件を満たすか、或いは抽出された縦ライン及び横ラインの一方が偶数ラインで他方が奇数ラインである第2の条件を満たすかを判断する工程S17と、判断された結果に基づいて、パターンレイアウトに含まれるホールパターンを2つのグループにグループ化する工程S18、S19とを備える。
【選択図】 図1

Description

本発明は、パターン処理方法に関する。
半導体装置の微細化に伴い、フォトリソグラフィによって微細なパターンを精度よく形成することが難しくなってきている。そこで、同一レイヤーのパターンを2つのグループに分けて露光する、いわゆる2重露光が提案されている(特許文献1及び特許文献2参照)。
しかしながら、従来は、同一レイヤーのパターンをグループ化するための適切な方法がなかった。
特開平5−206001号公報 特開平5−198479号公報
本発明は、同一レイヤーのパターンを適切にグループ化することが可能なパターン処理方法を提供することを目的としている。
本発明の第1の視点に係るパターン処理方法は、複数のホールパターンを有するパターンレイアウトを用意する工程と、前記パターンレイアウト上に複数の縦ライン及び複数の横ラインを有するグリッドを設定する工程と、前記ホールパターンそれぞれについて、最も近い縦ライン及び最も近い横ラインを抽出する工程と、前記ホールパターンそれぞれについて、前記抽出された縦ライン及び横ラインの両方が偶数ラインであるか両方が奇数ラインである第1の条件を満たすか、或いは前記抽出された縦ライン及び横ラインの一方が偶数ラインで他方が奇数ラインである第2の条件を満たすかを判断する工程と、前記判断された結果に基づいて、前記パターンレイアウトに含まれるホールパターンを2つのグループにグループ化する工程と、を備える。
本発明の第2の視点に係るパターン処理方法は、複数のパターンを有するパターンレイアウトを用意する工程と、前記パターンレイアウトに含まれる1つのパターンを基準パターンとして指定する工程と、前記基準パターンから所定距離内にあるパターンを抽出する工程と、前記基準パターンに設定された指標値が閾値を上回る場合には前記抽出されたパターンに設定された指標値を減少させ、前記基準パターンに設定された指標値が前記閾値を下回る場合には前記抽出されたパターンに設定された指標値を増加させることにより、前記抽出されたパターンに設定された指標値を変化させる工程と、前記パターンレイアウトに含まれる各パターンを順次基準パターンとして指定して、前記抽出する工程及び前記変化させる工程を繰り返すことにより、前記パターンレイアウトに含まれる各パターンに最終的な指標値を設定する工程と、前記最終的な指標値に基づいて、前記パターンレイアウトに含まれるパターンを2つのグループにグループ化する工程と、を備える。
本発明によれば、同一レイヤーのパターンを2つのグループに適切にグループ化することが可能となる。
以下、本発明の実施形態を図面を参照して説明する。
(実施形態1)
図1は本実施形態に係るパターン処理方法の手順を示したフローチャートであり、図2〜図4は本実施形態に係るパターン処理方法を説明するための説明図である。
まず、図2に示すように、複数のホールパターンHPを有するパターンレイアウトLAのデータを用意する(S11)。ホールパターンHPは、半導体集積回路装置のコンタクトホールやヴィアホールを形成するためのものである。続いて、パターンレイアウトLAに含まれるホールパターンHPの最小ピッチ(ホールパターン中心間の最小距離)に対応するように、グリッドGRの単位長さを設定する(S12)。グリッドGRの1単位は正方形であり、この正方形の1辺の長さがグリッドGRの単位長さに対応する。さらに、パターンレイアウトLA上にグリッドGRを設定する(S13)。
次に、図3に示すように、グリッドGRの縦ラインVL及び横ラインHLそれぞれについて、偶数ライン及び奇数ラインを規定する。ここでは、偶数ラインに論理値“0”を割り当て、奇数ラインに論理値“1”を割り当てている。逆に、偶数ラインに論理値“1”を割り当て、奇数ラインに論理値“0”を割り当ててもよい(S14)。その結果、縦ラインVLには、論理値“1”と論理値“0”が交互に割り当てられる。同様に、横ラインHLにも、論理値“1”と論理値“0”が交互に割り当てられる。
次に、図4に示すように、ホールパターンHPそれぞれについて、最も近い縦ラインVL及び最も近い横ラインHLを抽出する(S15)。具体的には、ホールパターンHPの中心からの距離が最も短い縦ラインVLと、ホールパターンHPの中心からの距離が最も短い横ラインHLとを抽出する。続いて、抽出された縦ラインVLと横ラインHLとの排他的論理和を求める。すなわち、抽出された縦ラインVLに割り当てられている論理値と、抽出された横ラインHLに割り当てられている論理値との排他的論理和を算出する(S16)。そして、算出された排他的論理和の値をホールパターンHPに割り当てる。その結果、抽出された縦ライン及び横ラインの両方が偶数ラインであるか両方が奇数ラインである場合(第1の条件)には、ホールパターンHPに論理値“0”が割り当てられる。抽出された縦ライン及び横ラインの一方が偶数ラインで他方が奇数ラインである場合(第2の条件)には、ホールパターンHPに論理値“1”が割り当てられる。図4では、論理値“0”のホールパターンをHP0で示し、論理値“1”のホールパターンをHP1で示している。
次に、各ホールパターンHPについて、排他的論理和(XOR)が論理値“0”であるか或いは論理値“1”であるかを判断する(S17)。すなわち、ホールパターンHPに割り当てられた論理値が“0”であるか“1”であるかを判断する。さらに、判断された結果に基づいて、ホールパターンHPを2つのグループにグループ化する。すなわち、排他的論理和(XOR)が“0”である場合にはホールパターンHP0を第1のグループに入れ(S18)、排他的論理和(XOR)が“1”である場合にはホールパターンHP1を第2のグループに入れる(S19)。このようにして、パターンレイアウトに含まれるホールパターンが、2つのグループにグループ化される。
上述したパターン処理方法によって得られたデータを用いてフォトマスクが製造され、該フォトマスクを用いて半導体装置が製造される。図5は、そのようなフォトマスクの製造方法及び半導体装置の製造方法を示したフローチャートである。
まず、上述したパターン処理方法によって得られたデータからフォトマスク上に形成されるマスクパターンのデータを作成する(S31)。続いて、作成されたデータを用いて第1及び第2のフォトマスクを作製する(S32)。すなわち、第1のグループに属するホールパターン用の第1のフォトマスクと、第2のグループに属するホールパターン用の第2のフォトマスクを作製する。ここで、第1のフォトマスク及び第2のフォトマスクは、別々のフォトマスクで作製されていてもよいし、1つのフォトマスクの異なる領域に第1のグループに属するホールパターンと第2のグループに属するホールパターンが形成されている構成であってもよい。
次に、第1のフォトマスクに形成されたマスクパターンを半導体ウエハ上のフォトレジストに投影する(S33)。続いて、第2のフォトマスクに形成されたマスクパターンを同一のフォトレジストに投影する(S34)。S33及びS34の工程により、同一のフォトレジストに対して2重露光が行われることになる。続いて、フォトレジストを現像してフォトレジストパターンを形成する(S35)。さらに、フォトレジストパターンをマスクとして用いて、半導体ウエハ上の層間絶縁膜をエッチングすることで、コンタクトホール或いはヴィアホールが形成される(S36)。
以上のように、本実施形態では、図1に示した方法を用いることにより、同一レイヤーに形成されるホールパターンを効果的に2つのグループに分けることができる。すなわち、図1に示した方法を用いることにより、各グループ内において、隣接するホールパターン間の距離を大きくすることができ、リソグラフィの解像限界を緩和することができる。具体的には、特殊な場合を除き、各グループ内において、隣接するホールパターン間の距離(ホールパターン中心間の距離)を最小ピッチよりも大きくすることが可能である。したがって、本実施形態によれば、同一レイヤーのホールパターンを2つのグループに適切に分けることができ、2重露光を用いたフォトリソグラフィによって微細なパターンを精度よく形成することが可能となる。
図6は、本実施形態の変更例を説明するための説明図である。図6のホールパターンHPa、HPb及びHPcのように、3つのホールパターン間の距離がいずれも最小ピッチ(グリッドの単位長さに対応)になっている場合がある。すなわち、正三角形が形成されるように3つのホールパターンが配置されている場合がある。このような場合には、第1及び第2のグループの一方では、隣接するホールパターン間の距離が最小ピッチになってしまう。
そこで、本変更例では、以下のような対策を講じるようにしている。図6の3つのホールパターンHPa、HPb及びHPcの内、2つのホールパターン(例えば、ホールパターンHPaとホールパターンHPb)が同電位に設定される場合がある。すなわち、製造された半導体装置を動作させたときに、2つのホールパターン内に形成された導電部(コンタクトやヴィア)が同電位に設定される場合がある。このような場合には、同一グループ内において、2つのホールパターンが最小ピッチで配置されていても、大きな問題は生じない。すなわち、2つのホールパターンが分離形成されなかったとしても、2つのホールパターンは同電位に設定されるものであるため、半導体装置の動作において特に問題は生じない。そこで、本変更例では、隣接するホールパターン間の距離が最小ピッチであり且つ隣接するホールパターンが同電位に設定されるものである場合には、隣接するホールパターンが同一のグループとなるようにグループ化を行う。このような方法により、ホールパターンを適切にグループ化することができる。なお、このような方法は、後述する第2の実施形態についても適用することが可能である。
なお、3つのホールパターン(例えば、図6のホールパターンHPa、HPb及びHPc)が互いに異電位に設定される場合もある。そのような場合には、3つのホールパターン間の距離が最小ピッチにならないように、すなわち1辺の長さが最小ピッチである正三角形が形成されないように、予めホールパターンの配置に制限を加えておくようにしてもよい。なお、このような制限は、後述する第2の実施形態についても適用することが可能である。
(実施形態2)
図7は本実施形態に係るパターン処理方法の手順を示したフローチャートであり、図8は本実施形態に係るパターン処理方法を説明するための説明図である。
まず、複数のパターンを有するパターンレイアウトのデータを用意する(S51)。ここでは、説明の簡単化のため9個のパターンP1〜P9を示している。パターンP1〜P9は、例えばホールパターン(コンタクトホールやヴィアホールを形成するためのホールパターン)である。
次に、パターンP1〜P9に初期値を設定する(S52)。ここでは、初期値を0とする。なお、パターンP1〜P9に設定される値は、後述する処理を経ることによって変化する。そして、最終的にパターンP1〜P9に設定される値は、パターンP1〜P9をグループ化するための指標として用いられる。そこで、パターンP1〜P9に設定される値を、指標値と呼ぶ。
次に、パターンP1〜P9の中の1つのパターンを基準パターンとして指定する(S53)。図8の例では、まずパターンP1を基準パターンとして指定している。
次に、基準パターンP1以外のパターンP2〜P9の中の1つのパターンを対象パターンとして指定する(S54)。例えば、パターンP2を対象パターンとして指定する。
次に、対象パターンP2が基準パターンP1から所定距離内であるか否かを判断する(S55)。ここでは、パターンレイアウトに含まれるパターンの最小ピッチ(パターン中心間の最小距離)をDとして、例えば所定距離をD×(1.25)1/2とする。本例では、対象パターンP2と基準パターンP1との距離(パターン中心間の距離)は、所定距離(D×(1.25)1/2)よりも短い。したがって、対象パターンP2は、基準パターンP1から所定距離内にあると判断される。
次に、基準パターンP1の指標値が閾値を上回るか下回るかを判断する(S56)。ここでは、閾値を“0”としている。基準パターンの指標値が閾値を上回る場合には、対象パターンの指標値を減少させる。ここでは、対象パターンの指標値に−1を加算する(S57)。基準パターンの指標値が閾値を下回る場合には、対象パターンの指標値を増加させる。ここでは、対象パターンの指標値に+1を加算する(S58)。なお、本例では、基準パターンの指標値が閾値と等しい場合にも、基準パターンの指標値が閾値を上回る場合と同様の処理を行っている。図8の例では、基準パターンP1の指標値(0)が閾値(0)と等しいため、対象パターンP2の指標値(0)に−1を加算している。その結果、対象パターンP2の新たな指標値は−1となる。
次に、次の対象パターンが有るか否かを判断する(S59)。次の対象パターンが有る場合には、S54のステップに戻り、次の対象パターン(例えばパターンP3)を新たな対象パターンとして、S54〜S58のステップを実行する。このようにして、全ての対象パターンに対して、S54〜S58のステップを実行する。図8の例では、基準パターンP1からの距離が所定距離(D×(1.25)1/2)内である対象パターンは、P2及びP4である。その結果、パターンP2及びP4の指標値が変化し、パターンP2及びP4の指標値は−1となる。
S59のステップで、次の対象パターンが無いと判断された場合(図8の例では、全ての対象パターンP2〜P9に対して、S54〜S58のステップが実行された場合)には、次の基準パターンが有るか否かが判断される(S60)。次の基準パターンが有る場合には、S53のステップに戻り、次の基準パターンを新たな基準パターンとして、S53〜S59のステップを実行する。図8の例では、新たな基準パターンをP2としている。基準パターンP2からの距離が所定距離(D×(1.25)1/2)内である対象パターンは、P1、P3及びP5である。また、基準パターンP2の指標値は−1となっている。その結果、対象パターンP1、P3及びP5の指標値は増加して+1となる。
このようにして、全ての基準パターンに対して、S53〜S59のステップを実行する。すなわち、基準パターンをP2としてS53〜S59のステップを実行した後、P3〜P9を順次基準パターンとしてS53〜S59のステップを実行する。
このようにして、パターンP1〜P9に対してS53〜S60のステップを実行することにより、パターンP1〜P9に最終的な指標値が設定される。図8の例では、パターンP1、P2、P3、P4、P5、P6、P7、P8及びP9に設定される最終的な指標値はそれぞれ、+2、−3、+2、−3、+4、−3、+2、−3及び+2となる。
次に、パターンP1〜P9それぞれについて、最終的な指標値が正であるか負で有るかが判断される(S61)。さらに、判断された結果に基づいて、パターンP1〜P9を2つのグループにグループ化する。すなわち、最終的な指標値が正であるパターンを第1のグループに入れ(S62)、最終的な指標値が負であるパターンを第2のグループに入れる(S63)。図8の例では、パターンP1、P3、P5、P7及びP9が第1のグループに入り、パターンP2、P4、P6及びP8が第2のグループに入る。このようにして、パターンレイアウトに含まれるパターンが、2つのグループにグループ化される。
上述したパターン処理方法によって得られたデータを用いてフォトマスクが製造され、該フォトマスクを用いて半導体装置が製造される。図5は、そのようなフォトマスクの製造方法及び半導体装置の製造方法を示したフローチャートである。基本的な方法は第1の実施形態で説明した方法と同様であるため、ここでは説明は省略する。
以上のように、本実施形態では、図7に示した方法を用いることにより、同一レイヤーに形成されるパターンを効果的に2つのグループに分けることができる。すなわち、図7に示した方法を用いることにより、各グループ内において、隣接するパターン間の距離を大きくすることができ、リソグラフィの解像限界を緩和することができる。具体的には、特殊な場合を除き、各グループ内において、隣接するパターン間の距離(パターン中心間の距離)を最小ピッチよりも大きくすることが可能である。したがって、本実施形態によれば、同一レイヤーのパターンを2つのグループに適切に分けることができ、2重露光を用いたフォトリソグラフィによって微細なパターンを精度よく形成することが可能となる。
次に、本実施形態の変更例について、図9〜図11を参照して説明する。図9は、パターンレイアウトに含まれるパターンを示した図である。ここでは、説明の簡単化のため8個のパターンPa〜Phを示している。パターンPa〜Phは、例えばホールパターン(コンタクトホールやヴィアホールを形成するためのホールパターン)である。図10は、パターンPa〜Phの座標を示した図である。図11は、本変更例の動作を説明するための図である。
本変更例の基本的な方法は、図7のフローチャートで示した方法と同様である。ただし、本変更例では、図7のS57及びS58のステップにおいて対象パターンの指標値の増加及び減少に用いる値(加算値)を、基準パターンと対象パターンとの距離に応じて変化させている。具体的には、加算値として、基準パターンと対象パターンとの距離に反比例する連続値を用いている。すなわち、「加算値の絶対値=1/距離」となるようにしている。また、図7のS55のステップにおける所定距離を、D×21/2としている(ただし、Dは、パターンレイアウトに含まれるパターンの最小ピッチ(パターン中心間の最小距離)である)。
図11に示すように、パターンPa〜Phの指標値の初期値は0である。まず、基準パターンをPaとして、図7のS53〜S59のステップを実行することにより、パターンPa〜Phの指標値は図11の指標値1となる。続いて、基準パターンをPbとして、図7のS53〜S59のステップを実行することにより、パターンPa〜Phの指標値は図11の指標値2となる。以後、同様にして、図7のS53〜S60のステップを実行することにより、パターンPa〜Phの指標値は最終的に図11の指標値8となる。すなわち、パターンPa、Pb、Pc、Pd、Pe、Pf、Pg及びPhに設定される最終的な指標値はそれぞれ、+0.20、−1.83、+1.76、−1.00、+1.00、−1.76、+1.83及び−0.20となる。
以上のように、本変更例においても、同一レイヤーのパターンを2つのグループに適切に分けることができ、2重露光を用いたフォトリソグラフィによって微細なパターンを精度よく形成することが可能となる。
なお、本実施形態において、図7のS55のステップにおける所定距離は、例えば露光解像限界に基づいて定めることが可能である。また、対象パターンの指標値の増加及び減少に用いる値(加算値)も、露光解像限界に基づいて定めることが可能である。
また、本実施形態では、パターンP1〜P9及びパターンPa〜Phをホールパターンとしたが、ホールパターン以外の各種形状のパターンについても本実施形態の方法を適用することが可能である。各種形状のパターンについては、パターン間の距離は、例えば最近接する辺と辺との間の距離としてもよい。
以上、第1及び第2の実施形態について説明したが、第1及び第2の実施形態の方法によって得られたデータの検証を行うようにしてもよい。例えば、パターンをグループ化することで分離されたレイアウトを再合成し、再合成されたレイアウトを分離前のレイアウトと比較するようにしてもよい。また、分離された各レイアウトについて、最小ピッチで隣接するパターンが無いことを検証するようにしてもよい。
また、第1及び第2の実施形態で述べた方法は、いわゆる2重転写についても適用可能である。この2重転写では、まず、第1のグループに属するパターンを第1のフォトレジストに転写して第1のフォトレジストパターンを形成し、この第1のフォトレジストパターンをハードマスク膜に転写する。続いて、新たに塗布した第2のフォトレジストに第2のグループに属するパターンを転写して第2のフォトレジストパターンを形成し、この第2のフォトレジストパターンを上記ハードマスク膜に転写する。その結果、第1のグループに属するパターン及び第2のグループに属するパターンが転写されたハードマスクパターンが得られる。このような2重転写についても、第1及び第2の実施形態で述べた効果と同様の効果が得られることは言うまでもない。
なお、上述した第1及び第2の実施形態で述べた方法は、該方法の手順が記述されたプログラムによって動作が制御されるコンピュータによって、実現することが可能である。上記プログラムは、磁気ディスク等の記録媒体或いはインターネット等の通信回線(有線回線或いは無線回線)によって提供することが可能である。
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
本発明の第1の実施形態に係るパターン処理方法の手順を示したフローチャートである。 本発明の第1の実施形態に係るパターン処理方法を説明するための説明図である。 本発明の第1の実施形態に係るパターン処理方法を説明するための説明図である。 本発明の第1の実施形態に係るパターン処理方法を説明するための説明図である。 本発明の第1及び第2の実施形態に係り、フォトマスクの製造方法及び半導体装置の製造方法を示したフローチャートである。 本発明の第1の実施形態の変更例を説明するための説明図である。 本発明の第2の実施形態に係るパターン処理方法の手順を示したフローチャートである。 本発明の第2の実施形態に係るパターン処理方法を説明するための説明図である。 本発明の第2の実施形態の変更例を説明するための説明図である。 本発明の第2の実施形態の変更例を説明するための説明図である。 本発明の第2の実施形態の変更例を説明するための説明図である。
符号の説明
LA…パターンレイアウト HP…ホールパターン GR…グリッド
VL…縦ライン HL…横ライン
P1〜P9…パターン Pa〜Ph…パターン

Claims (5)

  1. 複数のホールパターンを有するパターンレイアウトを用意する工程と、
    前記パターンレイアウト上に複数の縦ライン及び複数の横ラインを有するグリッドを設定する工程と、
    前記ホールパターンそれぞれについて、最も近い縦ライン及び最も近い横ラインを抽出する工程と、
    前記ホールパターンそれぞれについて、前記抽出された縦ライン及び横ラインの両方が偶数ラインであるか両方が奇数ラインである第1の条件を満たすか、或いは前記抽出された縦ライン及び横ラインの一方が偶数ラインで他方が奇数ラインである第2の条件を満たすかを判断する工程と、
    前記判断された結果に基づいて、前記パターンレイアウトに含まれるホールパターンを2つのグループにグループ化する工程と、
    を備えたことを特徴とするパターン処理方法。
  2. 前記グリッドの単位長さは、前記パターンレイアウトに含まれるホールパターンの最小ピッチに対応し、
    隣接するホールパターン間の距離が前記最小ピッチであり且つ前記隣接するホールパターンが同電位に設定されるものである場合には、前記隣接するホールパターンを同一のグループに入れる
    ことを特徴とする請求項1に記載のパターン処理方法。
  3. 複数のパターンを有するパターンレイアウトを用意する工程と、
    前記パターンレイアウトに含まれる1つのパターンを基準パターンとして指定する工程と、
    前記基準パターンから所定距離内にあるパターンを抽出する工程と、
    前記基準パターンに設定された指標値が閾値を上回る場合には前記抽出されたパターンに設定された指標値を減少させ、前記基準パターンに設定された指標値が前記閾値を下回る場合には前記抽出されたパターンに設定された指標値を増加させることにより、前記抽出されたパターンに設定された指標値を変化させる工程と、
    前記パターンレイアウトに含まれる各パターンを順次基準パターンとして指定して、前記抽出する工程及び前記変化させる工程を繰り返すことにより、前記パターンレイアウトに含まれる各パターンに最終的な指標値を設定する工程と、
    前記最終的な指標値に基づいて、前記パターンレイアウトに含まれるパターンを2つのグループにグループ化する工程と、
    を備えたことを特徴とするパターン処理方法。
  4. 前記抽出されたパターンに設定された指標値を変化させる工程における指標値の変化量は、前記基準パターンと前記抽出されたパターンとの間の距離に応じて決められる
    ことを特徴とする請求項3に記載のパターン処理方法。
  5. コンピュータに請求項1又は請求項3の方法を実行させるための手順が記載されたプログラム。
JP2006079239A 2006-03-22 2006-03-22 パターン処理方法 Pending JP2007258366A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006079239A JP2007258366A (ja) 2006-03-22 2006-03-22 パターン処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006079239A JP2007258366A (ja) 2006-03-22 2006-03-22 パターン処理方法

Publications (1)

Publication Number Publication Date
JP2007258366A true JP2007258366A (ja) 2007-10-04

Family

ID=38632311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006079239A Pending JP2007258366A (ja) 2006-03-22 2006-03-22 パターン処理方法

Country Status (1)

Country Link
JP (1) JP2007258366A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008065320A (ja) * 2006-08-14 2008-03-21 Asml Masktools Bv 回路パターンを複数の回路パターンに分離する装置および方法
JP2014013376A (ja) * 2012-06-05 2014-01-23 Canon Inc マスクデータ作成方法
JP2014164054A (ja) * 2013-02-22 2014-09-08 Canon Inc 生成方法、プログラム及び情報処理装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008065320A (ja) * 2006-08-14 2008-03-21 Asml Masktools Bv 回路パターンを複数の回路パターンに分離する装置および方法
JP2014013376A (ja) * 2012-06-05 2014-01-23 Canon Inc マスクデータ作成方法
JP2014164054A (ja) * 2013-02-22 2014-09-08 Canon Inc 生成方法、プログラム及び情報処理装置

Similar Documents

Publication Publication Date Title
JP4266189B2 (ja) 半導体集積回路パターンの検証方法、フォトマスクの作成方法、半導体集積回路装置の製造方法、及び半導体集積回路パターンの検証方法を実現するためのプログラム
US8151225B2 (en) Pattern layout designing method, semiconductor device manufacturing method, and computer program product
JP4256408B2 (ja) 不良確率の算出方法、パターン作成方法及び半導体装置の製造方法
JP2014081472A (ja) 光近接効果補正方法、処理装置、プログラム、マスクの製造方法、及び半導体装置の製造方法
JP2008176303A (ja) マスク生成方法、マスク形成方法、パターン形成方法および半導体装置
JP4460794B2 (ja) 露光マスクのパターン補正方法、パターン形成方法およびプログラム
JP2005084101A (ja) マスクパターンの作製方法、半導体装置の製造方法、マスクパターンの作製システム、セルライブラリ、フォトマスクの製造方法
JP4345804B2 (ja) マスクパターン補正プログラムおよびマスクパターン補正システム
JP2010016044A (ja) 設計レイアウトデータ作成方法および半導体装置の製造方法
JP2005181612A (ja) パターン作成方法、マスクの製造方法、半導体装置の製造方法及びプログラム
JP2009031460A (ja) マスクパターンの作成方法、作成装置及び露光用マスク
JP4570400B2 (ja) 露光データ作成方法及び露光データ作成装置
TWI797386B (zh) 用於設計半導體元件的方法、界定半導體元件設計的導電圖案佈局的方法以及半導體元件
JP2007258366A (ja) パターン処理方法
US8074188B2 (en) Method for designing mask including forming a mesh dummy pattern
US10318698B2 (en) System and method for assigning color pattern
JP2008235462A (ja) 半導体集積回路の製造方法及び設計装置
CN100592494C (zh) 修正接触孔金属覆盖层布图设计的方法
JP4398824B2 (ja) パターンデータの補正方法、フォトマスクの製造方法、半導体装置の製造方法及びプログラム
JP4883591B2 (ja) マスクパターン設計方法および半導体装置の製造方法
JP2008020734A (ja) 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法
TW201924013A (zh) 孔柱結構及其製造的方法
US8383299B2 (en) Double patterning mask set and method of forming thereof
CN109188857B (zh) 版图的拆分方法与拆分系统
JP2010271589A (ja) パターン分割方法、パターン分割処理装置及びコンピュータプログラム