JP2005181612A - パターン作成方法、マスクの製造方法、半導体装置の製造方法及びプログラム - Google Patents

Abstract

【課題】 所望のパターンを容易に作成することが可能なパターン作成方法を提供する。
【解決手段】 半導体装置用のパターン作成方法であって、パターンレイアウトから一部の領域を抽出する工程Ｓ５と、一部の領域に含まれるパターンに摂動を加えて摂動パターンを生成する工程Ｓ６と、摂動パターンに対して所定の補正を行う工程Ｓ７と、所定の補正が行われた摂動パターンからウエハ上に形成される第１のパターンを予想する工程Ｓ８、Ｓ９と、摂動パターンと第１のパターンとの第１の差異を求める工程Ｓ１０と、第１の差異に関する情報を含む摂動パターンに関する情報を記憶する工程Ｓ１１とを備える。
【選択図】 図１

Description

本発明は、半導体装置用のパターン作成方法等に関する。

半導体装置の微細化に伴い、設計パターンに忠実なパターンを半導体基板上に形成することが難しくなってきている。そのため、従来は例えば以下のような方法によってパターンの作成を行っていた（特許文献１、特許文献２及び特許文献３参照）。

まず、パターンレイアウトが予め決められたデザインルール（設計制約）に違反していないかどうかが判断され、違反している場合にはデザインルールを満たすまでパターンレイアウトの修正を繰り返す。続いて、このようにして得られたパターンレイアウトのパターンに対して近接効果補正等の所定の補正を行い、補正されたパターンを作成する。続いて、近接効果等の所定の誤差要因を考慮して、補正されたパターンから半導体基板上に形成されるパターンの仕上がり形状を予想する。さらに、仕上がり形状とパターンレイアウトに含まれるパターンとを比較し、所定の条件が満たされているか否かを判断する。所定の条件が満たされていない場合には、パターンレイアウトを修正し、所定の条件が満たされるまで上述した手順を繰り返す。

しかしながら、従来は、主として設計者の経験に基づいて試行錯誤的にパターンレイアウトの修正が行われていたため、パターンレイアウトの修正に多大な時間と労力が必要であった。パターンの微細化が進むにつれて、パターンレイアウトの修正に必要な時間や労力は、ますます増大することとなる。
特開２００２−２６１２６号公報 米国特許第６４１５４２１号明細書 米国特許第６４７０４８９号明細書

このように、従来は、パターンレイアウトの修正に多大な時間と労力が必要であり、所望のパターンを容易に作成することが困難であった。

本発明は、上記従来の課題に対してなされたものであり、所望のパターンを容易に作成することが可能なパターン作成方法等を提供することを目的としている。

本発明に係るパターン作成方法は、半導体装置用のパターン作成方法であって、パターンレイアウトから一部の領域を抽出する工程と、前記一部の領域に含まれるパターンに摂動を加えて摂動パターンを生成する工程と、前記摂動パターンに対して所定の補正を行う工程と、前記所定の補正が行われた摂動パターンからウエハ上に形成される第１のパターンを予想する工程と、前記摂動パターンと前記第１のパターンとの第１の差異を求める工程と、前記第１の差異に関する情報を含む前記摂動パターンに関する情報を記憶する工程と、を備えたことを特徴とする。

本発明によれば、摂動パターンに関する情報を用いることで、パターンレイアウトの修正を容易且つ短時間で行うことが可能となる。

以下、本発明の実施形態を図面を参照して説明する。

（実施形態１）
図１は、本発明の第１の実施形態の方法を説明するためのフローチャートである。

まず、半導体集積回路用の設計パターンレイアウトを作成し（Ｓ１）、このパターンレイアウトが予め決められたデザインルール（設計制約）を満たしているかどうかが判断される（Ｓ２）。デザインルールを満たしていない場合には、デザインルールを満たすまで、パターンレイアウトの修正を繰り返す（Ｓ３）。なお、後のステップでパターンレイアウトを変更することが前提となっているため、複雑なデザインルールではなく単純なデザインルールを規定しておけばよい。

次に、デザインルールを満たしたパターンレイアウトに対して、光近接効果補正やプロセス近接効果補正等の所定の補正処理を行い、このような補正処理のなされたマスクパターンを作成する（Ｓ４）。このマスクパターンは、実際にマスク基板上に形成されるものではなく、コンピュータ内で仮想的に作成されたものである。その後、以下に示す二つの処理に分岐して、以下に述べるような処理が実行される。

第１の処理は、パターンレイアウトを修正する際に用いる修正指針を発生するための処理である。

まず、図２に示すように、パターンレイアウト１１から一部の領域１２を抽出する（Ｓ５）。なお、通常はパターンレイアウト１１から一部の領域１２を複数抽出し、抽出された各領域に対して以下の処理を実行する。続いて、抽出された領域に含まれるパターン１３に摂動を加えて複数の摂動パターンを生成する。例えば、図３に示すように、パターン１３の外周線を複数の線分に分割して各線分上に代表点１４を設定し、代表点１４及び線分を共に移動させることで摂動パターンが生成される（Ｓ６）。続いて、各摂動パターンに対して、光近接効果補正やプロセス近接効果補正等の所定の補正処理を行い、このような所定の補正処理のなされた複数の補正パターン（コンピュータ内で作成された仮想的なマスク上の補正パターン）を作成する（Ｓ７）。さらに、シミュレーションにより、光近接効果やプロセス近接効果等の製造工程上の所定の誤差要因を考慮して、Ｓ７のステップで求めた補正パターンからウエハ上に形成されるパターンの仕上がり形状（予想形状）を予想する。このシミュレーションは、露光プロセスやエッチングプロセス等のプロセス条件を所定のプロセス誤差範囲内で変化させて行われるため、各補正パターンについてプロセス条件に応じた複数の仕上がり形状が予想される（Ｓ８、Ｓ９）。

以下、上述したＳ５〜Ｓ９のステップにおいて行われる処理のいくつかの例について説明する。

第１の例について、図４を参照して説明する。まず、図４（ａ）に示すように、パターンレイアウトから一部の領域１２を抽出する。続いて、抽出された領域に含まれるパターン１３に摂動を加えて、図４（ｂ）に示すような複数の摂動パターン１５を生成する。ここでは、パターン１３の外周線を分割して得られた複数の線分のなかの特定の線分Ｌを摂動させて（実際には、線分Ｌの代表点も移動させる）、複数の摂動パターン１５を生成している。具体的には、線分Ｌを含む特定のパターン部分を、横方向に伸ばす或いは縮めるような摂動を加えている。続いて、このようにして得られた各摂動パターン１５に対して、光近接効果補正やプロセス近接効果補正等の所定の補正処理を行い、図４（ｃ）に示すような複数の補正パターン１６を生成する。さらに、光近接効果やプロセス近接効果等の誤差要因を考慮してシミュレーションを行い、図４（ｄ）に示すように、ウエハ上に形成されるパターンの仕上がり形状１７を予想する。

第２の例について、図５を参照して説明する。まず、図５（ａ）に示すように、パターンレイアウトから一部の領域１２を抽出する。続いて、抽出された領域に含まれるパターン１３に摂動を加えて、図５（ｂ）に示すような複数の摂動パターン１５を生成する。ここでは、一部の領域１２に含まれるパターンを一律に拡大又は縮小するような摂動を加えて、複数の摂動パターン１５を生成している。実際には、パターン１３の外周線を分割して得られた複数の線分とその各代表点を移動させることで、上述したような摂動を加えている。続いて、このようにして得られた各摂動パターン１５に対して、光近接効果補正やプロセス近接効果補正等の所定の補正処理を行い、図５（ｃ）に示すような複数の補正パターン１６を生成する。さらに、光近接効果やプロセス近接効果等の誤差要因を考慮してシミュレーションを行い、図５（ｄ）に示すように、ウエハ上に形成されるパターンの仕上がり形状１７を予想する。

第３の例について、図６を参照して説明する。上述した第１及び第２の例では、パターン１３の外周線を分割して得られた各線分上に代表点１４を設定したが、本例では、図６に示すように、一部の領域１２に含まれるパターンを複数の図形（例えば四角形等の多角形）に分割し、分割された各図形内に代表点を設定している。代表点は、例えば分割された図形の重心位置に設定する。分割された複数の図形のなかの特定の図形を移動させる（実際には代表点も移動させる）ことで、複数の摂動パターンを生成するようにしている。なお、特定の図形を他の図形から離す方向に移動させて図形間に隙間が生じた場合には、隙間を自動的に埋めるような処理を行う。摂動パターンを生成した後の処理は、上述した第１及び第２の例と同様である。

以上のようにして、シミュレーションによって各パターンの仕上がり形状を予想した後、Ｓ６のステップで求めた摂動パターンの形状とＳ９のステップで予想したパターンの仕上がり形状とを比較して、両者の差異（両パターン間のずれ量等）を複数のパターンそれぞれについて求める。具体的には、摂動を加えられた代表点について、両パターン間の差異を求める（Ｓ１０）。さらに、このようにして求められた差異に関する情報を、摂動パターンの位置（摂動パターンの代表点の位置）、摂動方向（代表点の摂動方向）及び摂動量（代表点の摂動量）等の情報とともに摂動パターンに関する情報としてデータベース化し、記憶装置に記憶する（Ｓ１１）。

次に、Ｓ４のステップの後の第２の処理について説明する。

第２の処理では、まず、シミュレーションにより、光近接効果やプロセス近接効果等の製造工程上の所定の誤差要因を考慮して、Ｓ４のステップで求めた補正パターンからウエハ上に形成されるパターンの仕上がり形状を予想する。このシミュレーションは、露光プロセスやエッチングプロセス等のプロセス条件を所定のプロセス誤差範囲内で変化させて行われるため、各補正パターンについてプロセス条件に応じた複数の仕上がり形状が予想される（Ｓ１２）。続いて、その時点で設定されているパターンレイアウトのパターン形状と、Ｓ１２のステップで予想したパターンの仕上がり形状との差異（例えば、両パターン間のずれ量）を求める（Ｓ１３）。さらに、このようにして求められた差異が所定の条件を満たしているか否かを判断する。例えば、パターンレイアウトの全領域において、パターンレイアウトのパターン形状と予想したパターンの仕上がり形状との差異が所定の規格値内であるか否かが判断される（Ｓ１４）。

求められた差異が所定の条件を満たしていないと判断された場合には、Ｓ１１のステップで記憶された摂動パターンに関する情報を参照して、上記差異が所定の条件を満たすように、パターンレイアウトに対する修正指針を発生する（Ｓ１５）。この修正指針に基づいてパターンレイアウトは修正され（Ｓ１６）、修正されたパターンレイアウトが作成される（Ｓ１７）。この修正されたパターンレイアウト対して上述したＳ４〜Ｓ１７のステップが再度実行され、Ｓ１４のステップで所定の条件が満たされていると判断された場合には、その時点で設定されているパターンレイアウトが最終的なパターンレイアウトとして決定される（Ｓ１８）。このようにして決定されたパターンレイアウトに基づいて、マスク基板上にマスクパターンが形成されることとなる。

以上のように、本実施形態によれば、その時点で設定されているパターンレイアウトから一部の領域を抽出し、抽出された領域に含まれるパターンに摂動を加えて摂動パターンを生成し、この摂動パターンを用いたシミュレーションで得られた情報（摂動パターンに関する情報）を記憶装置に記憶するようにしている。この摂動パターンに関する情報をデータベース化してパターンレイアウトを修正（変更）する際の修正指針として用いることで、パターンレイアウトの修正を容易且つ短時間で行うことが可能となる。すなわち、経験の少ない設計者であっても、修正指針を参照することで、短時間にパターンレイアウトの修正を行うことが可能となる。また、パターンレイアウトの修正をマイグレーションツールによって自動的に行うことも可能となり、この場合には、図１に示したＳ４〜Ｓ１７のステップ等を自動的に実行することも可能となる。

なお、上述した本実施形態の方法の手順（特にＳ５〜Ｓ１１のステップ）は、該方法の手順が記述されたプログラムによって動作が制御されるコンピュータによって、実現することが可能である。上記プログラムは、磁気ディスク等の記録媒体或いはインターネット等の通信回線（有線回線或いは無線回線）によって提供することが可能である。

なお、上述した実施形態では、図１に示したＳ１０のステップにおいて、摂動を加えられた代表点について、摂動パターンと予想形状パターンとの差異を求めるようにしたが、摂動を加えられた代表点近傍の代表点についても摂動パターンと予想形状パターンとの差異を求めるようにしてもよい。図７はその一例を示したものである。図中、黒丸は差異を検出する代表点、白丸は差異を検出しない代表点であり、Ｐ０は摂動を加えられた特定の代表点、Ｐ１はＰ０近傍の代表点である。図７に示した例では、Ｐ０を中心点としてＰ０の周囲の領域を４分割し、各分割領域においてＰ０に最も距離が近い代表点をＰ１としている。

このように、摂動を加えられた箇所の他に、摂動を加えられた箇所の近傍の箇所についても、摂動パターンと予想形状パターンとの差異を求めて記憶しておくことで、摂動を加えられた箇所が他の箇所に及ぼす影響を評価することができる。したがって、パターンレイアウトの修正をより的確に行うことが可能となる。

また、上述した実施形態では、図１に示したＳ１４のステップにおいて、Ｓ１３のステップで求めた差異が所定の条件を満たしているか否かを判断する際に、Ｓ１３のステップで求めた差異が所定の規格値以下であるか否かを判断し、差異が所定の規格値以下でない場合にパターンレイアウトの修正を行うようにしていた。Ｓ１３のステップで求めた差異が所定の規格値以下である場合でも、一定の条件が満たされる場合には、Ｓ１３のステップで求めた差異が所定の条件を満たしていないものと判断し、パターンレイアウトの修正を行うようにしてもよい。具体的には、差異が所定の規格値以下である箇所をパターンレイアウトから抽出し、抽出された箇所においてパターンレイアウトを小さくする修正が可能か否かを判断する。そのような修正が可能である場合には、Ｓ１４のステップにおいて、Ｓ１３のステップで求めた差異が所定の条件を満たしていないものと判断し、Ｓ１５のステップで発生される修正指針にしたがって、Ｓ１６のステップでパターンレイアウトを修正する。

このように、差異が所定の規格値以下である場合でも、一定の条件が満たされる場合にパターンレイアウトの修正を行うことで、パターンレイアウトの面積を小さくすることが可能である。特に、クリティカルパス上のパターンに対してこのような手法を適用することで、パターンレイアウトを効率的に小さくすることが可能である。

（実施形態２）
図８は、本発明の第２の実施形態の方法を説明するためのフローチャートである。なお、基本的な方法は第１の実施形態と同様であり、ここでは第１の実施形態で述べた事項については説明を省略する。

まず、図１に示したＳ１〜Ｓ４のステップと同様にして、Ｓ３１〜Ｓ３４のステップを実行する。次に、図１に示したＳ１２のステップと同様にして、シミュレーションにより、ウエハ上に形成されるパターンの仕上がり形状を予想する（Ｓ３５）。続いて、図１に示したＳ１３のステップと同様にして、その時点で設定されているパターンレイアウトのパターン形状と、Ｓ３５のステップで予想したパターンの仕上がり形状との差異を求める（Ｓ３６）。さらに、図１に示したＳ１４のステップと同様にして、求められた差異が所定の条件を満たしているか否かを判断する（Ｓ３７）。

求められた差異が所定の条件を満たしていないと判断された場合には、その時点で設定されているパターンレイアウトに含まれるパターンと、Ｓ３５のステップで予想したパターンとの差異が所定値以上である箇所に対応した領域を一部の領域として、該一部の領域をパターンレイアウトから抽出する（Ｓ３８）。続いて、抽出された一部の領域について、図１に示したＳ６〜Ｓ１１のステップと同様のステップを実行する（Ｓ３９〜Ｓ４４）。

次に、図１に示したＳ１５〜Ｓ１７のステップと同様にして、Ｓ４５〜Ｓ４７のステップが実行され、修正されたパターンレイアウトが作成される。この修正されたパターンレイアウト対して上述したＳ３４〜Ｓ４７のステップが実行され、Ｓ３７のステップで所定の条件が満たされていると判断された場合には、その時点で設定されているパターンレイアウトが最終的なパターンレイアウトとして決定される（Ｓ４８）。

以上のように、本実施形態においても、第１の実施形態と同様の効果を得ることができ、パターンレイアウトの修正を容易且つ短時間で行うことが可能となる。また、本実施形態では、パターンレイアウトに含まれるパターンと予想された仕上がり形状のパターンとの差異が所定値以上である箇所に対応した領域を一部の領域として、Ｓ３９〜Ｓ４４のステップを実行する。第１の実施形態では、パターンレイアウトのなかから修正指針の発生に必要であると予想される全ての領域を、それぞれ一部の領域として抽出し、Ｓ６〜Ｓ１１のステップを実行する必要があったが、本実施形態では、上記差異が所定値以上である箇所に対応した領域のみに対してＳ３９〜Ｓ４４のステップを実行すればよいので、処理時間を大幅に短縮することが可能である。

なお、上述した本実施形態の方法の手順（特にＳ３８〜Ｓ４４のステップ）は、該方法の手順が記述されたプログラムによって動作が制御されるコンピュータによって、実現することが可能である。上記プログラムは、磁気ディスク等の記録媒体或いはインターネット等の通信回線（有線回線或いは無線回線）によって提供することが可能である。

（実施形態３）
図９は、本発明の第３の実施形態の方法を説明するためのフローチャートである。なお、基本的な方法は第１の実施形態と同様であり、ここでは第１の実施形態で述べた事項については説明を省略する。

まず、図１に示したＳ１〜Ｓ３のステップと同様にして、Ｓ６１〜Ｓ６３のステップを実行して修正されたパターンレイアウトを生成し（Ｓ６４）、パターンレイアウトが予め決められたデザインルールを満たすまで、パターンレイアウトの修正を繰り返す。さらに、図１に示したＳ４のステップと同様にしてＳ６５のステップを実行し、補正マスクパターンを生成する。

次に、図１に示したＳ５〜Ｓ１１のステップと同様にして、Ｓ６６〜Ｓ７２のステップを実行する。また、図１に示したＳ１２〜Ｓ１４のステップと同様にして、Ｓ７３〜Ｓ７５のステップを実行する。さらに、図１に示したＳ１５〜Ｓ１７のステップと同様にして、修正されたパターンレイアウトが作成される（Ｓ７６、Ｓ６３、Ｓ６４）。

ただし、本実施形態では、Ｓ７６のステップで生成された修正指針に関する情報をデザインルールに反映させ、デザインルールに修正を加えるようにしている。また、修正されたパターンレイアウトについて再度、デザインルールを満たしているかどうかを判断するようにしている。この場合、修正されたパターンレイアウトが必ずしもデザインルールを満たしているとは限らない。したがって、修正された箇所がデザインルールを満たしていないと判断されるおそれがあるため、修正された箇所についてはデザインルールを無効にし、修正指針にしたがっていればよいこととする。第１の実施形態と同様に、本実施形態においても複雑なデザインルールではなく単純なデザインルールを採用している。したがって、デザインルールを重視するよりも、実際のパターンレイアウトからシミュレーションによって得られた修正指針を重視する方が、的確なパターンレイアウトの作成には適していると考えられる。そのため、修正された箇所についてデザインルールを無効にしても問題はない。

このようにして、上述したステップを実行し、Ｓ７５のステップで所定の条件が満たされていると判断された場合には、その時点で設定されているパターンレイアウトが最終的なパターンレイアウトとして決定される（Ｓ７７）。

以上のように、本実施形態においても、第１の実施形態と同様の効果を得ることができ、パターンレイアウトの修正を容易且つ短時間で行うことが可能となる。また、本実施形態では、修正指針に関する情報をデザインルールに反映させることで、的確なパターンレイアウトの修正を行うことが可能となる。

なお、上述した本実施形態の方法の手順（特にＳ６６〜Ｓ７２のステップ）は、該方法の手順が記述されたプログラムによって動作が制御されるコンピュータによって、実現することが可能である。上記プログラムは、磁気ディスク等の記録媒体或いはインターネット等の通信回線（有線回線或いは無線回線）によって提供することが可能である。

以上説明した第１、第２或いは第３の実施形態の方法によって最終的に決定されたパターンレイアウトに基づくマスクパターンをマスク基板上に形成することで、フォトマスクが作製される。また、マスク基板上に形成されたマスクパターンを用いて半導体装置（半導体集積回路）が製造される。図１０は、これらの方法について示したフローチャートである。

第１、第２或いは第３の実施形態の方法によって最終的なパターンレイアウトが決定された後（Ｓ１０１）、決定された最終的なパターンレイアウトに基づいてマスク基板上にマスクパターンを形成することで、フォトマスクが作成される（Ｓ１０２）。フォトマスク上のマスクパターンをウエハ（半導体基板）上のフォトレジストに投影し（Ｓ１０３）、さらにフォトレジストを現像することでフォトレジストパターンが形成される（Ｓ１０４）。形成されたフォトレジストパターンをマスクとして半導体基板上の導電膜や絶縁膜等をエッチングすることで、所望のパターンが形成される。

以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。

本発明の第１の実施形態の方法を説明するためのフローチャートである。 本発明の実施形態に係り、パターンレイアウトから抽出される一部の領域を示した図である。 本発明の実施形態に係り、代表点の一例を示した図である。 本発明の実施形態の方法の一部を示した説明図である。 本発明の実施形態の方法の一部を示した説明図である。 本発明の実施形態に係り、代表点の他の例を示した図である。 本発明の実施形態に係り、摂動パターンと予想形状パターンとの差異の求め方の一例を示した図である。 本発明の第２の実施形態の方法を説明するためのフローチャートである。 本発明の第３の実施形態の方法を説明するためのフローチャートである。 本発明の実施形態に係り、マスクの製造方法及び半導体装置の製造方法について示したフローチャートである。

符号の説明

１１…パターンレイアウト １２…一部の領域
１３…抽出された領域に含まれるパターン １４…代表点
１５…摂動パターン １６…補正パターン
１７…仕上がり形状

Claims (14)

1. 半導体装置用のパターン作成方法であって、
   パターンレイアウトから一部の領域を抽出する工程と、
   前記一部の領域に含まれるパターンに摂動を加えて摂動パターンを生成する工程と、
   前記摂動パターンに対して所定の補正を行う工程と、
   前記所定の補正が行われた摂動パターンからウエハ上に形成される第１のパターンを予想する工程と、
   前記摂動パターンと前記第１のパターンとの第１の差異を求める工程と、
   前記第１の差異に関する情報を含む前記摂動パターンに関する情報を記憶する工程と、
   を備えたことを特徴とするパターン作成方法。
2. 前記パターンレイアウトに対して所定の補正を行う工程と、
   前記所定の補正が行われたパターンレイアウトからウエハ上に形成される第２のパターンを予想する工程と、
   前記パターンレイアウトに含まれるパターンと前記第２のパターンとの第２の差異を求める工程と、
   前記第２の差異が所定の条件を満たしているか否かを判断する工程と、
   前記第２の差異が所定の条件を満たしていないと判断された場合には、前記摂動パターンに関する情報を用いて前記パターンレイアウトに対する修正指針を発生する工程と、
   前記修正指針にしたがって前記パターンレイアウトを修正する工程と、
   前記第２の差異が所定の条件を満たしていると判断された場合には、前記パターンレイアウトを最終的なパターンレイアウトとして決定する工程と、
   をさらに備えたことを特徴とする請求項１に記載のパターン作成方法。
3. 前記摂動パターンに対する所定の補正は、近接効果補正を含む
   ことを特徴とする請求項１又は２に記載のパターン作成方法。
4. 前記第１のパターンを予想する工程は、近接効果を含む所定の誤差要因を反映させて行われる
   ことを特徴とする請求項１又は２に記載のパターン作成方法。
5. 前記摂動パターンを生成する工程は、前記一部の領域に含まれるパターンの外周線を複数の線分に分割する工程と、前記分割された線分のなかの所望の線分を移動する工程と、を含む
   ことを特徴とする請求項１又は２に記載のパターン作成方法。
6. 前記摂動パターンを生成する工程は、前記一部の領域に含まれるパターンを拡大又は縮小する工程を含む
   ことを特徴とする請求項１又は２に記載のパターン作成方法。
7. 前記摂動パターンを生成する工程は、前記一部の領域に含まれるパターンを複数の図形に分割する工程と、前記分割された図形のなかの所望の図形を移動する工程と、を含む
   ことを特徴とする請求項１又は２に記載のパターン作成方法。
8. 前記摂動パターンを生成する工程は、前記一部の領域に含まれるパターンの特定箇所に摂動を加える工程を含み、
   前記第１の差異を求める工程は、前記特定箇所及び前記特定箇所の近傍の箇所について前記摂動パターンと前記第１のパターンとの差異を求める工程を含む
   ことを特徴とする請求項１又は２に記載のパターン作成方法。
9. 前記第２の差異が所定の条件を満たしているか否かを判断する工程は、前記パターンレイアウトに含まれるパターンと前記第２のパターンとの差異が所定値以下である箇所を抽出する工程と、該抽出された箇所において前記パターンレイアウトを小さくする修正が可能か否かを判断する工程と、を含む
   ことを特徴とする請求項２に記載のパターン作成方法。
10. 前記第２の差異が所定の条件を満たしていない判断された場合に、前記パターンレイアウトに含まれるパターンと前記第２のパターンとの差異が所定値以上である箇所に対応した領域を前記一部の領域として、前記パターンレイアウトから一部の領域を抽出する工程を行う
    ことを特徴とする請求項２に記載のパターン作成方法。
11. 前記修正指針に関する情報を前記パターンレイアウトに対するデザインルールに反映させる工程をさらに備えた
    ことを特徴とする請求項２に記載のパターン作成方法。
12. 請求項２に記載のパターン作成方法によって得られた前記最終的なパターンレイアウトに基づくマスクパターンをマスク基板上に形成する工程を備えたことを特徴とするマスクの製造方法。
13. 請求項１２に記載のマスクの製造方法によって得られた前記マスクパターンをウエハ上のフォトレジストに投影する工程を備えたことを特徴とする半導体装置の製造方法。
14. 半導体装置用のパターンの作成に適用されるプログラムであって、
    コンピュータに、
    パターンレイアウトから一部の領域を抽出させる手順と、
    前記一部の領域に含まれるパターンに摂動を加えて摂動パターンを生成させる手順と、
    前記摂動パターンに対する所定の補正を行わせる手順と、
    前記所定の補正が行われた摂動パターンからウエハ上に形成される第１のパターンを予想させる手順と、
    前記摂動パターンと前記第１のパターンとの第１の差異を求めさせる手順と、
    前記第１の差異に関する情報を含む前記摂動パターンに関する情報を記憶させる手順と、
    を実行させるためのプログラム。

Images