JP4177722B2 - パターン補正方法、パターン補正システム、マスク製造方法、半導体装置製造方法、及びパターン補正プログラム - Google Patents
パターン補正方法、パターン補正システム、マスク製造方法、半導体装置製造方法、及びパターン補正プログラム Download PDFInfo
- Publication number
- JP4177722B2 JP4177722B2 JP2003190341A JP2003190341A JP4177722B2 JP 4177722 B2 JP4177722 B2 JP 4177722B2 JP 2003190341 A JP2003190341 A JP 2003190341A JP 2003190341 A JP2003190341 A JP 2003190341A JP 4177722 B2 JP4177722 B2 JP 4177722B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- correction
- distance
- edge
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31769—Proximity effect correction
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、パターン補正方法、パターン補正システム、マスク製造方法、半導体装置製造方法、及びパターン補正プログラムに関する。
【０００２】
【従来の技術】
近年の半導体製造技術の進歩は非常に目覚しく、最小加工寸法０．１８μｍサイズの半導体が量産されている。このような微細化は、マスクプロセス技術、リソグラフィプロセス技術、およびエッチングプロセス技術等の微細パターン形成技術の飛躍的な進歩により実現されている。
【０００３】
パターンサイズが十分大きかった時代には、設計者が描いたパターンと同じ形状のマスクパターンを作成し、そのマスクパターンをウエハ上に塗布されたレジストに露光装置で転写することにより、設計通りのパターンを形成することができた。
【０００４】
しかしパターンサイズの微細化により、露光光の回折がウエハ上でのパターンの寸法に及ぼす影響が大きくなったことと、微細パターンを精度良く形成するためのマスクおよびウエハのプロセス技術が困難になっていることにより、設計パターンと同じマスクを用いても、ウエハ上に設計通りのパターンを形成することが困難となってきた。
【０００５】
設計パターンの忠実度を向上させるために、ウエハ上に設計パターン同じパターンを形成するためのマスクパターンを作成する光近接効果補正（Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ ：ＯＰＣ）、プロセス近接効果補正（Ｐｒｏｃｅｓｓ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ ：ＰＰＣ）と呼ばれる技術が使用されている。
【０００６】
ＯＰＣ、ＰＰＣ技術（以降、ＯＰＣも含めてＰＰＣと表現する）には、大きく２つの方法がある。１つ目は、パターンの幅、もしくはパターン同士の最近接パターン間距離等に応じて設計パターンを構成するエッジの移動量をルールとして規定し、そのルールに従ってエッジを移動させる方法である。２つ目は、露光光の回折光強度分布を高精度に予測できるリソグラフィシミュレータを用いて、設計パターンと同じパターンがウエハ上で形成できるようにエッジ移動量を最適に追い込む方法である。さらに、これら２つの方法を組み合わせることにより、より高精度な補正を実現する補正方法も提案されている。
【０００７】
さらに近年では、マスクパターンを補正するための手法のみならず、設計者が描いた設計パターンもあるルールに従って補正する技術（以降、ターゲットＭＤＰ処理と呼ぶ）が提案されている。これは、特定のパターン種をウエハ上に形成することが困難であると予測される場合、そのパターン種を補正することにより、ウエハ上の形成を容易にすることが目的である。
【０００８】
この手法では、設計パターン自体が設計者が描いた元のパターンと異なってしまうため、予め設計者とパターンの変形のさせ方を合意した上で進める必要がある。しかし、近年リソグラフィプロセスでのプロセスマージンの確保が特に困難になってきているため、より複雑に設計パターンを変形させるための技術が必要とされている。
【０００９】
なお、特許文献１に開示されているマスクパターン補正方法では、デザインルール上では製造可能であるが、光露光工程での露光量、焦点距離の変動によるパターン寸法の変動量が大きくなるパターンに対して、処理をしている。
【００１０】
【特許文献１】
特開２００２−１３１８８２号公報
【００１１】
【発明が解決しようとする課題】
図１４は、従来例に係るターゲットＭＤＰ処理を示す図である。従来のターゲットＭＤＰ処理の補正ルールでは、まず図１４に示すように、パターン間のスペース幅に応じて補正値を規定する。ここで、隣り合うパターン間の距離ＳをＳ１、Ｓ２、Ｓ３と分類し、Ｓ１＜Ｓ２＜Ｓ３とする。この場合に、距離ＳがＳ１＜Ｓ≦Ｓ２であるときのターゲットＭＤＰ処理での補正値をａ、距離ＳがＳ２＜Ｓ≦Ｓ３であるときのターゲットＭＤＰ処理での補正値をｂとすると、ａ、ｂは一般的にａ＜ｂの関係を満たす。つまり、隣りのパターンまでのスペースが広い孤立したパターンになるほど、パターンを太くしておくことにより、ウエハ上での形成を容易にすることができる。
【００１２】
したがって、孤立したパターン１０２（１）のエッジ１’（太線で示す）に対して、その近くに存在する密集パターン１０１より大きい補正値（エッジ移動量）を加えて、パターンを太くする。その後、その設計パターンと同じパターン形状をウエハ上で形成できるように、さらにＰＰＣによりマスクパターンを補正し、ウエハ上での仕上がりパターンを形成する。また、密集パターン１０１については、通常このような密集しているパターンを解像するようなプロセス条件が決定されているため、ターゲットＭＤＰ処理は不要となる。
【００１３】
このとき、丸印ｐで囲んだ部分は、密集パターン１０１と孤立したパターン１０２との間の中間的なパターンとなっている。よってこの部分は、近接する部分に密集パターン１０１が存在するため、密集したパターンであるとみなされ、補正値が加えられない。また、この中間的なパターンを孤立したパターンであるとみなすと、その近くにあるエッジ１’と同じ補正が行われるため、非常に大きい補正値が加えられてしまい、隣のパターン２との間の距離が非常に短くなってしまう。
【００１４】
その結果、従来のターゲットＭＤＰ処理では、このような密集パターンと孤立したパターンとの間の中間的な個所で十分なリソグラフィマージンを確保することが困難であり、ウエハ上で開路／短絡を引き起こす原因となることがある。
【００１５】
本発明の目的は、密集パターンと孤立したパターンとの間の中間的な個所に適切な補正を行うパターン補正方法、パターン補正システム、及びパターン補正プログラムを提供することにある。
【００１６】
また本発明の目的は、密集パターンと孤立したパターンとの間の中間的な個所に適切な補正が行なわれた設計パターンを用いたマスク製造方法及び半導体装置製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
課題を解決し目的を達成するために、本発明のパターン補正方法、パターン補正システム、マスク製造方法、半導体装置製造方法、及びパターン補正プログラムは以下の如く構成されている。
【００１９】
本発明のパターン補正方法は、ウエハ上に形成しようとする半導体装置の設計パターンをなす対象パターンと該対象パターンの近傍に配置された近傍パターンとの間の距離に応じて該対象パターンの形状を補正するパターン補正方法において、分割された前記対象パターンのパターンエッジの端部と前記近傍パターンとの間の第１の距離を検出する第１の検出工程と、前記パターンエッジの中点と前記近傍パターンとの間の第２の距離を検出する第２の検出工程と、前記第１の距離と前記第２の距離が等しい場合には第１の補正ルールに基づき前記パターンエッジに対して第１の補正値を決定し、前記第１の距離と前記第２の距離が異なる場合には前記第１の補正ルールと異なる第２の補正ルールに基づき前記パターンエッジに対して第２の補正値を決定する決定工程と、前記パターンエッジに対して前記第１の補正値または前記第２の補正値を加える補正工程と、を有する。
【００２０】
本発明のパターン補正システムは、上記パターン補正方法により設計パターンを補正する。
【００２１】
本発明のマスク製造方法は、上記パターン補正方法により補正された設計パターンでマスクを製造する。
【００２２】
本発明の半導体装置製造方法は、上記マスク製造方法で製造されたマスクを用いて半導体装置を製造する。
【００２３】
本発明のパターン補正プログラムは、コンピュータに、ウエハ上に形成しようとする半導体装置の設計パターンをなす分割された対象パターンのパターンエッジの端部と前記対象パターンの近傍に配置された近傍パターンとの間の第１の距離を検出する第１の検出工程と、前記パターンエッジの中点と前記近傍パターンとの間の第２の距離を検出する第２の検出工程と、前記第１の距離と前記第２の距離が等しい場合には第１の補正ルールに基づき前記パターンエッジに対して第１の補正値を決定し、前記第１の距離と前記第２の距離が異なる場合には前記第１の補正ルールと異なる第２の補正ルールに基づき前記パターンエッジに対して第２の補正値を決定する決定工程と、前記パターンエッジに対して前記第１の補正値または前記第２の補正値を加える補正工程と、を実行させる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００２６】
図１は、本発明の実施の形態に係るパターン補正方法におけるターゲットＭＤＰ処理のフローチャートである。また、図２〜図６は本ターゲットＭＤＰ処理が実施される設計パターンを示す図である。以下、図１，図２〜図６を基に本ターゲットＭＤＰ処理の手順を説明する。なお、このターゲットＭＤＰ処理は、図示しないコンピュータによりパターン補正プログラムを実行することで行われる。
【００２７】
まずステップＳ１０１で、図２に示すように、処理対象となるパターンを分割する。図２に示す設計パターンは、密集パターン１０１と孤立したパターン１０２を有している。そこで、処理対象の１本のパターン１を、密集パターン１０１に含まれる部分Ａと、孤立したパターン１０２をなす部分Ｃと、それらの中間の部分Ｂとに分割する。
【００２８】
ステップＳ１０２で、図３に示すように、パターン１における各部分Ａ，Ｂ，ＣのエッジＡ１，Ｂ１，Ｃ１の各端部とそれらの近傍（隣）に配置された各パターン（エッジＣ１の近傍のパターンは図示せず）との間の第１の距離ＳＡ、ＳＢ、ＳＣを測定する。なお、パターン１のエッジＡ１，Ｂ１，Ｃ１に直交する方向に、前記各パターンが存在する。
【００２９】
ステップＳ１０３で、図４に示すように、各エッジＡ１，Ｂ１，Ｃ１の中点Ａ２，Ｂ２，Ｃ２を抽出する。ステップＳ１０４で、図５に示すように、各エッジＡ１，Ｂ１，Ｃ１の中点Ａ２，Ｂ２，Ｃ２とそれらの近傍に配置された各パターン（エッジＢ１，Ｃ１の近傍のパターンは図示せず）との間の第２の距離ＳＡ’、ＳＢ’、ＳＣ’を測定する。
【００３０】
ステップＳ１０５で、第１の距離ＳＡ、ＳＢ、ＳＣと第２の距離ＳＡ’、ＳＢ’、ＳＣ’とを比較する。図３，図５から、ＳＡ＝ＳＡ’、ＳＢ＜ＳＢ’、ＳＣ＝ＳＣ’という判定が得られる。
【００３１】
ステップＳ１０６で、パターン１に対して補正を行う。本ターゲットＭＤＰ処理の第１の補正ルールでは、上記ステップＳ１０５の比較の結果により第１の距離と第２の距離が等しいと判定されたエッジに対して、その近傍のパターンとの間の距離に応じて補正値を規定する。ここで、エッジとその近傍のパターンとの間の基準距離をＳ１、Ｓ２、Ｓ３と分類し、Ｓ１＜Ｓ２＜Ｓ３とする。この場合に、エッジとその近傍のパターンとの間の実際の距離ＳがＳ１＜Ｓ≦Ｓ２であるときの補正値をａ、実際の距離ＳがＳ２＜Ｓ≦Ｓ３であるときの補正値をｂとする。
【００３２】
本実施の形態では、ＳＡ（ＳＡ’）≦Ｓ１であり、エッジＡ１に対しては補正は行われないものとする。また、Ｓ１＜ＳＣ≦Ｓ２であり、エッジＣ１に対しては補正値ａが適用されるものとする。
【００３３】
さらに、本ターゲットＭＤＰ処理の第２の補正ルールでは、上記ステップＳ１０５の比較の結果により第１の距離＜第２の距離と判定されたエッジに対して、その近傍のパターンとの間の距離に応じて補正値を規定する。この場合の補正値は、第１の補正ルールの補正値よりも小さい値となる。例えば、エッジとその近傍のパターンとの間の実際の距離ＳがＳ１＜Ｓ≦Ｓ２であるときの補正値をａ／２、実際の距離ＳがＳ２＜Ｓ≦Ｓ３であるときの補正値をｂ／２とする。
【００３４】
本実施の形態では、Ｓ１＜ＳＢ≦Ｓ２であり、エッジＢ１に対しては補正値ａ／２が適用されるものとする。
【００３５】
この結果、図６に示すように、パターン１のエッジＣ１に対して補正値ａが加えられ、エッジＢ１に対して補正値ａ／２が加えられる。なお、上記Ｓ１０１〜Ｓ１０６と同様の処理が、パターン１の他方のエッジＡ１’，Ｂ１’，Ｃ１’に対しても行われ、エッジＣ１’に対して補正値ａが加えられ、エッジＢ１’に対して補正値ａ／２が加えられる。すなわち、密集パターン１０１と孤立したパターン１０２との間の中間的な部分ＢのエッジＢ１，Ｂ１’に、それぞれ補正値ａ／２が加えられる。
【００３６】
これにより、密集パターン１０１と孤立したパターン１０２との間の中間的な個所に適切な補正が行われ、この箇所に段差を有する設計パターンが得られる。
【００３７】
以上のように本実施の形態では、まず、対象パターンのエッジを分割し、分割された各エッジの端部（第１の所定部）からその近傍に配置されたパターンまでの距離（対象パターンと近傍パターンとの間の第１の配置状態）を測定（検出）するとともに、各エッジの中点（第２の所定部）からその近傍のパターンまでの距離（対象パターンと近傍パターンとの間の第２の配置状態）を測定（検出）する。
【００３８】
エッジＡ１（Ａ１’），Ｃ１（Ｃ１’）では、端部からその近傍のパターンまでの距離と中点からその近傍のパターンまでの距離とが等しくなる。この場合、エッジＣ１（Ｃ１’）からその近傍のパターンまでは比較的広いスペース（ＳＣ）となるため、エッジＣ１（Ｃ１’）は孤立したパターンのエッジであるとみなされ、第１の補正ルールに従った補正値ａが適用される。また、エッジＡ１（Ａ１’）は、近傍に配置されたパターンが距離ＳＡの位置に存在するため、密集したパターンのエッジであるとみなされ、補正値が適用されない。この状態では、エッジＢ１（Ｂ１’）を有する部分Ｂはその幅が変わらず細いパターンのままであるため、プロセスマージンの確保が困難となる。
【００３９】
エッジＢ１（Ｂ１’）では、端部から近傍のパターンまでの距離と中点から近傍のパターンまでの距離とが異なる。この場合、エッジＢ１（Ｂ１’）は、中点から近傍のパターンまでの距離ＳＢ’が端部から近傍のパターンまでの距離ＳＢよりも長いと判定され、上記第１の補正ルールとは異なる第２の補正ルールが適用される。この第２の補正ルールの補正値は、第１の補正ルールの補正値よりも小さい。この第２の補正ルールを適用することにより、第１の補正では補正値が加えられなかったエッジＢ１（Ｂ１’）に対しても、適切な補正値を加えることができる。
【００４０】
このような手法により、従来では補正が加えられずプロセスマージンを十分に確保できなかったエッジに対しても、補正を行うことができるため、プロセスマージンが大幅に向上する。
【００４１】
図７は、上述したターゲットＭＤＰ処理を第２の補正ルールを適用して実施する場合の設計パターンを示す図である。また、下表は第２の補正ルールで用いることができる補正テーブルの例である。
【００４２】
【表１】
【００４３】
図７において、対象となるパターン１における密集パターンと孤立したパターンとの間の中間的な部分Ｂの線幅をＷ、パターン１のエッジ全体と近傍のパターン２との間の距離をＲ１、部分Ｂのエッジ上の特定点（エッジの中点付近の点）Ｂ３と近傍のパターン（図示せず）との間の距離をＲ２、最近接パターン２と部分Ｂの分割線Ｂ４の延長線との間の距離をＦとする。Ｆ＝１５０ｎｍである場合、第２の補正ルールでは上記の表に従い、補正値（補正量）を決定することができる。
【００４４】
図８の（ａ），（ｂ），（ｃ）は、従来の方法と本発明の方法とによる設計パターンを示す図である。各図では、補正が行われる部分を丸印で囲っている。図８の（ａ）に示す補正前の設計パターンに対して、図８の（ｂ）では従来のターゲットＭＤＰ処理により補正が行われ、対象パターン１１に１段の段差が設けられている。これに対して図８の（ｃ）では、図８の（ａ）に示す補正前の設計パターンに対して、本発明のターゲットＭＤＰ処理により補正が行われ、対象パターンに２段の段差が設けられている。
【００４５】
図９の（ａ），（ｂ），（ｃ）は、従来の方法と本発明の方法とによる設計パターンを示す図である。各図では、補正が行われる部分を丸印で囲っている。図９の（ａ）に示す補正前の設計パターンに対して、図９の（ｂ）では従来のターゲットＭＤＰ処理により補正が行われ、対象パターン１１に１段の段差が設けられている。これに対して図９の（ｃ）では、図９の（ａ）に示す補正前の設計パターンに対して、本発明のターゲットＭＤＰ処理により補正が行われ、対象パターンに２段の段差が設けられている。
【００４６】
図１０の（ａ），（ｂ），（ｃ）は、従来の方法と本発明の方法とによる設計パターンを示す図である。各図では、補正が行われる部分を丸印で囲っている。図１０の（ａ）に示す補正前の設計パターンに対して、図１０の（ｂ）では従来のターゲットＭＤＰ処理により補正が行われ、対象パターン１１に１段の段差が設けられている。これに対して図１０の（ｃ）では、図１０の（ａ）に示す補正前の設計パターンに対して、本発明のターゲットＭＤＰ処理により補正が行われ、対象パターンに２段の段差が設けられている。
【００４７】
図１１の（ａ）は従来の方法で作成した設計パターンを示す図であり、図１１の（ｂ）は本発明の方法で作成した設計パターンを示す図である。図１１の（ａ）に対して、本発明の方法では図１１の（ｂ）に示すように、対象パターン１１がその周辺環境（近傍のパターン）が変化する箇所で２つ以上の段差を有している設計パターンを作成することができる。よって本発明によれば、プロセスマージンが向上する設計パターン形状を形成することができる。
【００４８】
図１２の（ａ），（ｂ）は、それぞれ図１１の（ａ），（ｂ）に示した設計パターンに対して、光近接効果補正を行い、マスクパターンを作成し、そのマスクパターンをウエハ上に露光した結果を示す図である。なお、前記光近接効果補正は、図１１の（ｂ）に示す設計パターンと前記マスクパターンにより形成されるウエハ上でのパターンの形状とが一致するように決定される。
【００４９】
図１２の（ａ），（ｂ）では、露光装置のフォーカスは最適（ベストフォーカス）であると仮定し、露光装置から照射される露光量が最適値（ベストドーズ量）である場合と、最適値から±１０％変化した場合での仕上がり平面形状を重ねて示している。丸印で囲われた部分が注目すべき個所であり、この部分の仕上がり形状が、図１２の（ａ）に比べて図１２の（ｂ）に示す本発明の方法において、なだらかに変化していることがわかる。
【００５０】
図１３の（ａ），（ｂ）は、それぞれ図１２の（ａ），（ｂ）に対して、フォーカス位置も露光量と合わせて変動させた結果を示す図である。丸印で囲われた部分が注目すべき個所である。同じ露光量同士で比較したときに、図１２の（ａ）に示す従来の方法ではパターンが断線しているのに対して、図１２の（ｂ）に示す本発明の方法では断線しておらず、本発明によるプロセスマージン向上の効果が明らかである。
【００５１】
このように本発明による方法で設計パターンを作成し、その設計パターンに対して、必要な場合には光近接効果補正を含むウエハプロセスに起因する寸法変換差を補正したマスクパターンを作成し、ウエハ上に露光することにより、従来の方法よりも大きいプロセスマージンを確保できることが証明された。
【００５２】
なお、本実施の形態のパターン補正方法を実施するコンピュータによりパターン補正システムを構築することができる。また、本実施の形態のパターン補正方法により補正された設計パターンでマスクを製造することができる。また、そのマスクを用いて半導体装置を製造することができる。
【００５３】
以上のように本実施の形態によれば、対象パターンを構成するエッジと隣りのパターンのエッジとの距離や対象パターンの幅に応じて、対象パターンのエッジの補正量（移動量）を規定したルールを作成し、このルールに基づいて対象パターンのエッジを補正する。すなわち、対象パターンのエッジ端部と隣りのパターンのエッジとの最小距離と、対象パターンのエッジ中心部と隣りのパターンのエッジとの最小距離とに基づき、それぞれの距離に応じて異なるエッジ補正量をルール化することにより、従来の方法では実現できなかったパターン補正を実現することができる。その結果、リソグラフィなどのプロセスマージンを大幅に向上させることができ、半導体デバイスの歩留まりを大きく向上させることができる。
【００５４】
また、本発明は上記実施の形態のみに限定されず、要旨を変更しない範囲で適宜変形して実施できる。
【００５５】
【発明の効果】
本発明によれば、密集パターンと孤立したパターンとの間の中間的な個所に適切な補正を行うパターン補正方法、パターン補正システム、及びパターン補正プログラムを提供できる。
【００５６】
また本発明によれば、密集パターンと孤立したパターンとの間の中間的な個所に適切な補正が行なわれた設計パターンを用いたマスク製造方法及び半導体装置製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るパターン補正方法におけるターゲットＭＤＰ処理のフローチャート。
【図２】本発明の実施の形態に係るターゲットＭＤＰ処理が実施される設計パターンを示す図。
【図３】本発明の実施の形態に係るターゲットＭＤＰ処理が実施される設計パターンを示す図。
【図４】本発明の実施の形態に係るターゲットＭＤＰ処理が実施される設計パターンを示す図。
【図５】本発明の実施の形態に係るターゲットＭＤＰ処理が実施される設計パターンを示す図。
【図６】本発明の実施の形態に係るターゲットＭＤＰ処理が実施される設計パターンを示す図。
【図７】本発明の実施の形態に係るターゲットＭＤＰ処理を第２の補正ルールを適用して実施する場合の設計パターンを示す図。
【図８】従来の方法と本発明の方法とによる設計パターンを示す図。
【図９】従来の方法と本発明の方法とによる設計パターンを示す図。
【図１０】従来の方法と本発明の方法とによる設計パターンを示す図。
【図１１】従来の方法と本発明の方法とによる設計パターンを示す図。
【図１２】従来の方法と本発明の方法とによる設計パターンに対して、光近接効果補正を行い、マスクパターンを作成し、そのマスクパターンをウエハ上に露光した結果を示す図。
【図１３】図１２に対して、フォーカス位置も露光量と合わせて変動させた結果を示す図。
【図１４】従来例に係るターゲットＭＤＰ処理を示す図。
【符号の説明】
１０１…密集パターン １０２…孤立したパターン １，２，１１…パターンＡ，Ｂ，Ｃ…パターン部分 Ａ１，Ｂ１，Ｃ１，Ａ１’，Ｂ１’，Ｃ１’…エッジ Ａ２，Ｂ２，Ｃ２…中点
【発明の属する技術分野】
本発明は、パターン補正方法、パターン補正システム、マスク製造方法、半導体装置製造方法、及びパターン補正プログラムに関する。
【０００２】
【従来の技術】
近年の半導体製造技術の進歩は非常に目覚しく、最小加工寸法０．１８μｍサイズの半導体が量産されている。このような微細化は、マスクプロセス技術、リソグラフィプロセス技術、およびエッチングプロセス技術等の微細パターン形成技術の飛躍的な進歩により実現されている。
【０００３】
パターンサイズが十分大きかった時代には、設計者が描いたパターンと同じ形状のマスクパターンを作成し、そのマスクパターンをウエハ上に塗布されたレジストに露光装置で転写することにより、設計通りのパターンを形成することができた。
【０００４】
しかしパターンサイズの微細化により、露光光の回折がウエハ上でのパターンの寸法に及ぼす影響が大きくなったことと、微細パターンを精度良く形成するためのマスクおよびウエハのプロセス技術が困難になっていることにより、設計パターンと同じマスクを用いても、ウエハ上に設計通りのパターンを形成することが困難となってきた。
【０００５】
設計パターンの忠実度を向上させるために、ウエハ上に設計パターン同じパターンを形成するためのマスクパターンを作成する光近接効果補正（Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ ：ＯＰＣ）、プロセス近接効果補正（Ｐｒｏｃｅｓｓ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ ：ＰＰＣ）と呼ばれる技術が使用されている。
【０００６】
ＯＰＣ、ＰＰＣ技術（以降、ＯＰＣも含めてＰＰＣと表現する）には、大きく２つの方法がある。１つ目は、パターンの幅、もしくはパターン同士の最近接パターン間距離等に応じて設計パターンを構成するエッジの移動量をルールとして規定し、そのルールに従ってエッジを移動させる方法である。２つ目は、露光光の回折光強度分布を高精度に予測できるリソグラフィシミュレータを用いて、設計パターンと同じパターンがウエハ上で形成できるようにエッジ移動量を最適に追い込む方法である。さらに、これら２つの方法を組み合わせることにより、より高精度な補正を実現する補正方法も提案されている。
【０００７】
さらに近年では、マスクパターンを補正するための手法のみならず、設計者が描いた設計パターンもあるルールに従って補正する技術（以降、ターゲットＭＤＰ処理と呼ぶ）が提案されている。これは、特定のパターン種をウエハ上に形成することが困難であると予測される場合、そのパターン種を補正することにより、ウエハ上の形成を容易にすることが目的である。
【０００８】
この手法では、設計パターン自体が設計者が描いた元のパターンと異なってしまうため、予め設計者とパターンの変形のさせ方を合意した上で進める必要がある。しかし、近年リソグラフィプロセスでのプロセスマージンの確保が特に困難になってきているため、より複雑に設計パターンを変形させるための技術が必要とされている。
【０００９】
なお、特許文献１に開示されているマスクパターン補正方法では、デザインルール上では製造可能であるが、光露光工程での露光量、焦点距離の変動によるパターン寸法の変動量が大きくなるパターンに対して、処理をしている。
【００１０】
【特許文献１】
特開２００２−１３１８８２号公報
【００１１】
【発明が解決しようとする課題】
図１４は、従来例に係るターゲットＭＤＰ処理を示す図である。従来のターゲットＭＤＰ処理の補正ルールでは、まず図１４に示すように、パターン間のスペース幅に応じて補正値を規定する。ここで、隣り合うパターン間の距離ＳをＳ１、Ｓ２、Ｓ３と分類し、Ｓ１＜Ｓ２＜Ｓ３とする。この場合に、距離ＳがＳ１＜Ｓ≦Ｓ２であるときのターゲットＭＤＰ処理での補正値をａ、距離ＳがＳ２＜Ｓ≦Ｓ３であるときのターゲットＭＤＰ処理での補正値をｂとすると、ａ、ｂは一般的にａ＜ｂの関係を満たす。つまり、隣りのパターンまでのスペースが広い孤立したパターンになるほど、パターンを太くしておくことにより、ウエハ上での形成を容易にすることができる。
【００１２】
したがって、孤立したパターン１０２（１）のエッジ１’（太線で示す）に対して、その近くに存在する密集パターン１０１より大きい補正値（エッジ移動量）を加えて、パターンを太くする。その後、その設計パターンと同じパターン形状をウエハ上で形成できるように、さらにＰＰＣによりマスクパターンを補正し、ウエハ上での仕上がりパターンを形成する。また、密集パターン１０１については、通常このような密集しているパターンを解像するようなプロセス条件が決定されているため、ターゲットＭＤＰ処理は不要となる。
【００１３】
このとき、丸印ｐで囲んだ部分は、密集パターン１０１と孤立したパターン１０２との間の中間的なパターンとなっている。よってこの部分は、近接する部分に密集パターン１０１が存在するため、密集したパターンであるとみなされ、補正値が加えられない。また、この中間的なパターンを孤立したパターンであるとみなすと、その近くにあるエッジ１’と同じ補正が行われるため、非常に大きい補正値が加えられてしまい、隣のパターン２との間の距離が非常に短くなってしまう。
【００１４】
その結果、従来のターゲットＭＤＰ処理では、このような密集パターンと孤立したパターンとの間の中間的な個所で十分なリソグラフィマージンを確保することが困難であり、ウエハ上で開路／短絡を引き起こす原因となることがある。
【００１５】
本発明の目的は、密集パターンと孤立したパターンとの間の中間的な個所に適切な補正を行うパターン補正方法、パターン補正システム、及びパターン補正プログラムを提供することにある。
【００１６】
また本発明の目的は、密集パターンと孤立したパターンとの間の中間的な個所に適切な補正が行なわれた設計パターンを用いたマスク製造方法及び半導体装置製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
課題を解決し目的を達成するために、本発明のパターン補正方法、パターン補正システム、マスク製造方法、半導体装置製造方法、及びパターン補正プログラムは以下の如く構成されている。
【００１９】
本発明のパターン補正方法は、ウエハ上に形成しようとする半導体装置の設計パターンをなす対象パターンと該対象パターンの近傍に配置された近傍パターンとの間の距離に応じて該対象パターンの形状を補正するパターン補正方法において、分割された前記対象パターンのパターンエッジの端部と前記近傍パターンとの間の第１の距離を検出する第１の検出工程と、前記パターンエッジの中点と前記近傍パターンとの間の第２の距離を検出する第２の検出工程と、前記第１の距離と前記第２の距離が等しい場合には第１の補正ルールに基づき前記パターンエッジに対して第１の補正値を決定し、前記第１の距離と前記第２の距離が異なる場合には前記第１の補正ルールと異なる第２の補正ルールに基づき前記パターンエッジに対して第２の補正値を決定する決定工程と、前記パターンエッジに対して前記第１の補正値または前記第２の補正値を加える補正工程と、を有する。
【００２０】
本発明のパターン補正システムは、上記パターン補正方法により設計パターンを補正する。
【００２１】
本発明のマスク製造方法は、上記パターン補正方法により補正された設計パターンでマスクを製造する。
【００２２】
本発明の半導体装置製造方法は、上記マスク製造方法で製造されたマスクを用いて半導体装置を製造する。
【００２３】
本発明のパターン補正プログラムは、コンピュータに、ウエハ上に形成しようとする半導体装置の設計パターンをなす分割された対象パターンのパターンエッジの端部と前記対象パターンの近傍に配置された近傍パターンとの間の第１の距離を検出する第１の検出工程と、前記パターンエッジの中点と前記近傍パターンとの間の第２の距離を検出する第２の検出工程と、前記第１の距離と前記第２の距離が等しい場合には第１の補正ルールに基づき前記パターンエッジに対して第１の補正値を決定し、前記第１の距離と前記第２の距離が異なる場合には前記第１の補正ルールと異なる第２の補正ルールに基づき前記パターンエッジに対して第２の補正値を決定する決定工程と、前記パターンエッジに対して前記第１の補正値または前記第２の補正値を加える補正工程と、を実行させる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００２６】
図１は、本発明の実施の形態に係るパターン補正方法におけるターゲットＭＤＰ処理のフローチャートである。また、図２〜図６は本ターゲットＭＤＰ処理が実施される設計パターンを示す図である。以下、図１，図２〜図６を基に本ターゲットＭＤＰ処理の手順を説明する。なお、このターゲットＭＤＰ処理は、図示しないコンピュータによりパターン補正プログラムを実行することで行われる。
【００２７】
まずステップＳ１０１で、図２に示すように、処理対象となるパターンを分割する。図２に示す設計パターンは、密集パターン１０１と孤立したパターン１０２を有している。そこで、処理対象の１本のパターン１を、密集パターン１０１に含まれる部分Ａと、孤立したパターン１０２をなす部分Ｃと、それらの中間の部分Ｂとに分割する。
【００２８】
ステップＳ１０２で、図３に示すように、パターン１における各部分Ａ，Ｂ，ＣのエッジＡ１，Ｂ１，Ｃ１の各端部とそれらの近傍（隣）に配置された各パターン（エッジＣ１の近傍のパターンは図示せず）との間の第１の距離ＳＡ、ＳＢ、ＳＣを測定する。なお、パターン１のエッジＡ１，Ｂ１，Ｃ１に直交する方向に、前記各パターンが存在する。
【００２９】
ステップＳ１０３で、図４に示すように、各エッジＡ１，Ｂ１，Ｃ１の中点Ａ２，Ｂ２，Ｃ２を抽出する。ステップＳ１０４で、図５に示すように、各エッジＡ１，Ｂ１，Ｃ１の中点Ａ２，Ｂ２，Ｃ２とそれらの近傍に配置された各パターン（エッジＢ１，Ｃ１の近傍のパターンは図示せず）との間の第２の距離ＳＡ’、ＳＢ’、ＳＣ’を測定する。
【００３０】
ステップＳ１０５で、第１の距離ＳＡ、ＳＢ、ＳＣと第２の距離ＳＡ’、ＳＢ’、ＳＣ’とを比較する。図３，図５から、ＳＡ＝ＳＡ’、ＳＢ＜ＳＢ’、ＳＣ＝ＳＣ’という判定が得られる。
【００３１】
ステップＳ１０６で、パターン１に対して補正を行う。本ターゲットＭＤＰ処理の第１の補正ルールでは、上記ステップＳ１０５の比較の結果により第１の距離と第２の距離が等しいと判定されたエッジに対して、その近傍のパターンとの間の距離に応じて補正値を規定する。ここで、エッジとその近傍のパターンとの間の基準距離をＳ１、Ｓ２、Ｓ３と分類し、Ｓ１＜Ｓ２＜Ｓ３とする。この場合に、エッジとその近傍のパターンとの間の実際の距離ＳがＳ１＜Ｓ≦Ｓ２であるときの補正値をａ、実際の距離ＳがＳ２＜Ｓ≦Ｓ３であるときの補正値をｂとする。
【００３２】
本実施の形態では、ＳＡ（ＳＡ’）≦Ｓ１であり、エッジＡ１に対しては補正は行われないものとする。また、Ｓ１＜ＳＣ≦Ｓ２であり、エッジＣ１に対しては補正値ａが適用されるものとする。
【００３３】
さらに、本ターゲットＭＤＰ処理の第２の補正ルールでは、上記ステップＳ１０５の比較の結果により第１の距離＜第２の距離と判定されたエッジに対して、その近傍のパターンとの間の距離に応じて補正値を規定する。この場合の補正値は、第１の補正ルールの補正値よりも小さい値となる。例えば、エッジとその近傍のパターンとの間の実際の距離ＳがＳ１＜Ｓ≦Ｓ２であるときの補正値をａ／２、実際の距離ＳがＳ２＜Ｓ≦Ｓ３であるときの補正値をｂ／２とする。
【００３４】
本実施の形態では、Ｓ１＜ＳＢ≦Ｓ２であり、エッジＢ１に対しては補正値ａ／２が適用されるものとする。
【００３５】
この結果、図６に示すように、パターン１のエッジＣ１に対して補正値ａが加えられ、エッジＢ１に対して補正値ａ／２が加えられる。なお、上記Ｓ１０１〜Ｓ１０６と同様の処理が、パターン１の他方のエッジＡ１’，Ｂ１’，Ｃ１’に対しても行われ、エッジＣ１’に対して補正値ａが加えられ、エッジＢ１’に対して補正値ａ／２が加えられる。すなわち、密集パターン１０１と孤立したパターン１０２との間の中間的な部分ＢのエッジＢ１，Ｂ１’に、それぞれ補正値ａ／２が加えられる。
【００３６】
これにより、密集パターン１０１と孤立したパターン１０２との間の中間的な個所に適切な補正が行われ、この箇所に段差を有する設計パターンが得られる。
【００３７】
以上のように本実施の形態では、まず、対象パターンのエッジを分割し、分割された各エッジの端部（第１の所定部）からその近傍に配置されたパターンまでの距離（対象パターンと近傍パターンとの間の第１の配置状態）を測定（検出）するとともに、各エッジの中点（第２の所定部）からその近傍のパターンまでの距離（対象パターンと近傍パターンとの間の第２の配置状態）を測定（検出）する。
【００３８】
エッジＡ１（Ａ１’），Ｃ１（Ｃ１’）では、端部からその近傍のパターンまでの距離と中点からその近傍のパターンまでの距離とが等しくなる。この場合、エッジＣ１（Ｃ１’）からその近傍のパターンまでは比較的広いスペース（ＳＣ）となるため、エッジＣ１（Ｃ１’）は孤立したパターンのエッジであるとみなされ、第１の補正ルールに従った補正値ａが適用される。また、エッジＡ１（Ａ１’）は、近傍に配置されたパターンが距離ＳＡの位置に存在するため、密集したパターンのエッジであるとみなされ、補正値が適用されない。この状態では、エッジＢ１（Ｂ１’）を有する部分Ｂはその幅が変わらず細いパターンのままであるため、プロセスマージンの確保が困難となる。
【００３９】
エッジＢ１（Ｂ１’）では、端部から近傍のパターンまでの距離と中点から近傍のパターンまでの距離とが異なる。この場合、エッジＢ１（Ｂ１’）は、中点から近傍のパターンまでの距離ＳＢ’が端部から近傍のパターンまでの距離ＳＢよりも長いと判定され、上記第１の補正ルールとは異なる第２の補正ルールが適用される。この第２の補正ルールの補正値は、第１の補正ルールの補正値よりも小さい。この第２の補正ルールを適用することにより、第１の補正では補正値が加えられなかったエッジＢ１（Ｂ１’）に対しても、適切な補正値を加えることができる。
【００４０】
このような手法により、従来では補正が加えられずプロセスマージンを十分に確保できなかったエッジに対しても、補正を行うことができるため、プロセスマージンが大幅に向上する。
【００４１】
図７は、上述したターゲットＭＤＰ処理を第２の補正ルールを適用して実施する場合の設計パターンを示す図である。また、下表は第２の補正ルールで用いることができる補正テーブルの例である。
【００４２】
【表１】
図７において、対象となるパターン１における密集パターンと孤立したパターンとの間の中間的な部分Ｂの線幅をＷ、パターン１のエッジ全体と近傍のパターン２との間の距離をＲ１、部分Ｂのエッジ上の特定点（エッジの中点付近の点）Ｂ３と近傍のパターン（図示せず）との間の距離をＲ２、最近接パターン２と部分Ｂの分割線Ｂ４の延長線との間の距離をＦとする。Ｆ＝１５０ｎｍである場合、第２の補正ルールでは上記の表に従い、補正値（補正量）を決定することができる。
【００４４】
図８の（ａ），（ｂ），（ｃ）は、従来の方法と本発明の方法とによる設計パターンを示す図である。各図では、補正が行われる部分を丸印で囲っている。図８の（ａ）に示す補正前の設計パターンに対して、図８の（ｂ）では従来のターゲットＭＤＰ処理により補正が行われ、対象パターン１１に１段の段差が設けられている。これに対して図８の（ｃ）では、図８の（ａ）に示す補正前の設計パターンに対して、本発明のターゲットＭＤＰ処理により補正が行われ、対象パターンに２段の段差が設けられている。
【００４５】
図９の（ａ），（ｂ），（ｃ）は、従来の方法と本発明の方法とによる設計パターンを示す図である。各図では、補正が行われる部分を丸印で囲っている。図９の（ａ）に示す補正前の設計パターンに対して、図９の（ｂ）では従来のターゲットＭＤＰ処理により補正が行われ、対象パターン１１に１段の段差が設けられている。これに対して図９の（ｃ）では、図９の（ａ）に示す補正前の設計パターンに対して、本発明のターゲットＭＤＰ処理により補正が行われ、対象パターンに２段の段差が設けられている。
【００４６】
図１０の（ａ），（ｂ），（ｃ）は、従来の方法と本発明の方法とによる設計パターンを示す図である。各図では、補正が行われる部分を丸印で囲っている。図１０の（ａ）に示す補正前の設計パターンに対して、図１０の（ｂ）では従来のターゲットＭＤＰ処理により補正が行われ、対象パターン１１に１段の段差が設けられている。これに対して図１０の（ｃ）では、図１０の（ａ）に示す補正前の設計パターンに対して、本発明のターゲットＭＤＰ処理により補正が行われ、対象パターンに２段の段差が設けられている。
【００４７】
図１１の（ａ）は従来の方法で作成した設計パターンを示す図であり、図１１の（ｂ）は本発明の方法で作成した設計パターンを示す図である。図１１の（ａ）に対して、本発明の方法では図１１の（ｂ）に示すように、対象パターン１１がその周辺環境（近傍のパターン）が変化する箇所で２つ以上の段差を有している設計パターンを作成することができる。よって本発明によれば、プロセスマージンが向上する設計パターン形状を形成することができる。
【００４８】
図１２の（ａ），（ｂ）は、それぞれ図１１の（ａ），（ｂ）に示した設計パターンに対して、光近接効果補正を行い、マスクパターンを作成し、そのマスクパターンをウエハ上に露光した結果を示す図である。なお、前記光近接効果補正は、図１１の（ｂ）に示す設計パターンと前記マスクパターンにより形成されるウエハ上でのパターンの形状とが一致するように決定される。
【００４９】
図１２の（ａ），（ｂ）では、露光装置のフォーカスは最適（ベストフォーカス）であると仮定し、露光装置から照射される露光量が最適値（ベストドーズ量）である場合と、最適値から±１０％変化した場合での仕上がり平面形状を重ねて示している。丸印で囲われた部分が注目すべき個所であり、この部分の仕上がり形状が、図１２の（ａ）に比べて図１２の（ｂ）に示す本発明の方法において、なだらかに変化していることがわかる。
【００５０】
図１３の（ａ），（ｂ）は、それぞれ図１２の（ａ），（ｂ）に対して、フォーカス位置も露光量と合わせて変動させた結果を示す図である。丸印で囲われた部分が注目すべき個所である。同じ露光量同士で比較したときに、図１２の（ａ）に示す従来の方法ではパターンが断線しているのに対して、図１２の（ｂ）に示す本発明の方法では断線しておらず、本発明によるプロセスマージン向上の効果が明らかである。
【００５１】
このように本発明による方法で設計パターンを作成し、その設計パターンに対して、必要な場合には光近接効果補正を含むウエハプロセスに起因する寸法変換差を補正したマスクパターンを作成し、ウエハ上に露光することにより、従来の方法よりも大きいプロセスマージンを確保できることが証明された。
【００５２】
なお、本実施の形態のパターン補正方法を実施するコンピュータによりパターン補正システムを構築することができる。また、本実施の形態のパターン補正方法により補正された設計パターンでマスクを製造することができる。また、そのマスクを用いて半導体装置を製造することができる。
【００５３】
以上のように本実施の形態によれば、対象パターンを構成するエッジと隣りのパターンのエッジとの距離や対象パターンの幅に応じて、対象パターンのエッジの補正量（移動量）を規定したルールを作成し、このルールに基づいて対象パターンのエッジを補正する。すなわち、対象パターンのエッジ端部と隣りのパターンのエッジとの最小距離と、対象パターンのエッジ中心部と隣りのパターンのエッジとの最小距離とに基づき、それぞれの距離に応じて異なるエッジ補正量をルール化することにより、従来の方法では実現できなかったパターン補正を実現することができる。その結果、リソグラフィなどのプロセスマージンを大幅に向上させることができ、半導体デバイスの歩留まりを大きく向上させることができる。
【００５４】
また、本発明は上記実施の形態のみに限定されず、要旨を変更しない範囲で適宜変形して実施できる。
【００５５】
【発明の効果】
本発明によれば、密集パターンと孤立したパターンとの間の中間的な個所に適切な補正を行うパターン補正方法、パターン補正システム、及びパターン補正プログラムを提供できる。
【００５６】
また本発明によれば、密集パターンと孤立したパターンとの間の中間的な個所に適切な補正が行なわれた設計パターンを用いたマスク製造方法及び半導体装置製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るパターン補正方法におけるターゲットＭＤＰ処理のフローチャート。
【図２】本発明の実施の形態に係るターゲットＭＤＰ処理が実施される設計パターンを示す図。
【図３】本発明の実施の形態に係るターゲットＭＤＰ処理が実施される設計パターンを示す図。
【図４】本発明の実施の形態に係るターゲットＭＤＰ処理が実施される設計パターンを示す図。
【図５】本発明の実施の形態に係るターゲットＭＤＰ処理が実施される設計パターンを示す図。
【図６】本発明の実施の形態に係るターゲットＭＤＰ処理が実施される設計パターンを示す図。
【図７】本発明の実施の形態に係るターゲットＭＤＰ処理を第２の補正ルールを適用して実施する場合の設計パターンを示す図。
【図８】従来の方法と本発明の方法とによる設計パターンを示す図。
【図９】従来の方法と本発明の方法とによる設計パターンを示す図。
【図１０】従来の方法と本発明の方法とによる設計パターンを示す図。
【図１１】従来の方法と本発明の方法とによる設計パターンを示す図。
【図１２】従来の方法と本発明の方法とによる設計パターンに対して、光近接効果補正を行い、マスクパターンを作成し、そのマスクパターンをウエハ上に露光した結果を示す図。
【図１３】図１２に対して、フォーカス位置も露光量と合わせて変動させた結果を示す図。
【図１４】従来例に係るターゲットＭＤＰ処理を示す図。
【符号の説明】
１０１…密集パターン １０２…孤立したパターン １，２，１１…パターンＡ，Ｂ，Ｃ…パターン部分 Ａ１，Ｂ１，Ｃ１，Ａ１’，Ｂ１’，Ｃ１’…エッジ Ａ２，Ｂ２，Ｃ２…中点
Claims (10)
- ウエハ上に形成しようとする半導体装置の設計パターンをなす対象パターンと該対象パターンの近傍に配置された近傍パターンとの間の距離に応じて該対象パターンの形状を補正するパターン補正方法において、
分割された前記対象パターンのパターンエッジの端部と前記近傍パターンとの間の第１の距離を検出する第１の検出工程と、
前記パターンエッジの中点と前記近傍パターンとの間の第２の距離を検出する第２の検出工程と、
前記第１の距離と前記第２の距離が等しい場合には第１の補正ルールに基づき前記パターンエッジに対して第１の補正値を決定し、前記第１の距離と前記第２の距離が異なる場合には前記第１の補正ルールと異なる第２の補正ルールに基づき前記パターンエッジに対して第２の補正値を決定する決定工程と、
前記パターンエッジに対して前記第１の補正値または前記第２の補正値を加える補正工程と、
を有することを特徴とするパターン補正方法。 - 前記第１の及び第２の距離は、前記対象パターンのパターンエッジと該パターンエッジに直行する方向に存在する前記近傍パターンのエッジとの間の距離であることを特徴とする請求項１に記載のパターン補正方法。
- 前記第２の補正値は、前記対象パターンの幅によって異なることを特徴とする請求項１または２に記載のパターン補正方法。
- 前記決定工程は、前記第１の距離よりも前記第２の距離が大きい場合に、前記第１の補正値よりも小さい前記第２の補正値を決定することを特徴とする請求項１または２に記載のパターン補正方法。
- 前記補正工程による補正を行った後、光近接効果補正によりマスクパターンを決定することを特徴とする請求項１乃至４のいずれかに記載のパターン補正方法。
- 前記補正工程による補正後の設計パターンと前記マスクパターンにより形成されるウエハ上でのパターンの形状とが一致するように前記光近接効果補正を決定することを特徴とする請求項５に記載のパターン補正方法。
- 請求項１乃至６のいずれかに記載のパターン補正方法によりウエハ上に形成しようとする半導体装置の設計パターンを補正するパターン補正システム。
- 請求項１乃至６のいずれかに記載のパターン補正方法により補正された設計パターンでマスクを製造することを特徴とするマスク製造方法。
- 請求項８に記載のマスク製造方法で製造されたマスクを用いて半導体装置を製造することを特徴とする半導体装置の製造方法。
- コンピュータに、
ウエハ上に形成しようとする半導体装置の設計パターンをなす分割された対象パターンのパターンエッジの端部と前記対象パターンの近傍に配置された近傍パターンとの間の第１の距離を検出する第１の検出工程と、
前記パターンエッジの中点と前記近傍パターンとの間の第２の距離を検出する第２の検出工程と、
前記第１の距離と前記第２の距離が等しい場合には第１の補正ルールに基づき前記パターンエッジに対して第１の補正値を決定し、前記第１の距離と前記第２の距離が異なる場合には前記第１の補正ルールと異なる第２の補正ルールに基づき前記パターンエッジに対して第２の補正値を決定する決定工程と、
前記パターンエッジに対して前記第１の補正値または前記第２の補正値を加える補正工程と、
を実行させるためのパターン補正プログラム。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003190341A JP4177722B2 (ja) | 2003-07-02 | 2003-07-02 | パターン補正方法、パターン補正システム、マスク製造方法、半導体装置製造方法、及びパターン補正プログラム |
| TW093118886A TWI283360B (en) | 2003-07-02 | 2004-06-28 | Pattern correction method, pattern correction system, mask manufacturing method, semiconductor device manufacturing method, pattern correction program, and designed pattern |
| KR1020040050034A KR100664635B1 (ko) | 2003-07-02 | 2004-06-30 | 패턴 보정 방법, 패턴 보정 시스템, 마스크 제조 방법,반도체 장치 제조 방법, 패턴 보정 프로그램을 기록한컴퓨터 판독 가능한 기록 매체, 및 설계 패턴 |
| CN2004100500846A CN1577722B (zh) | 2003-07-02 | 2004-07-02 | 图形修正方法、系统、掩模、半导体器件制造方法和半导体器件 |
| CN200910253351.2A CN101713920B (zh) | 2003-07-02 | 2004-07-02 | 半导体器件 |
| US10/882,217 US7458057B2 (en) | 2003-07-02 | 2004-07-02 | Pattern correction method, pattern correction system, mask manufacturing method, semiconductor device manufacturing method, recording medium, and designed pattern |
| US12/267,465 US8065637B2 (en) | 2003-07-02 | 2008-11-07 | Semiconductor device |
| US13/285,650 US8332784B2 (en) | 2003-07-02 | 2011-10-31 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003190341A JP4177722B2 (ja) | 2003-07-02 | 2003-07-02 | パターン補正方法、パターン補正システム、マスク製造方法、半導体装置製造方法、及びパターン補正プログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005024903A JP2005024903A (ja) | 2005-01-27 |
| JP4177722B2 true JP4177722B2 (ja) | 2008-11-05 |
Family
ID=34113566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003190341A Expired - Lifetime JP4177722B2 (ja) | 2003-07-02 | 2003-07-02 | パターン補正方法、パターン補正システム、マスク製造方法、半導体装置製造方法、及びパターン補正プログラム |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US7458057B2 (ja) |
| JP (1) | JP4177722B2 (ja) |
| KR (1) | KR100664635B1 (ja) |
| CN (2) | CN1577722B (ja) |
| TW (1) | TWI283360B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7914949B2 (en) * | 2005-02-24 | 2011-03-29 | International Business Machines Corporation | Method for testing a photomask |
| US7419755B2 (en) * | 2005-06-22 | 2008-09-02 | Xerox Corporation | Carrier composition |
| JP2007079517A (ja) | 2005-09-16 | 2007-03-29 | Toshiba Corp | パターン作成方法、パターン作成プログラム及び半導体装置の製造方法 |
| JP4568228B2 (ja) * | 2005-12-28 | 2010-10-27 | 株式会社東芝 | 半導体集積回路の自動設計方法、半導体集積回路の自動設計システム及び半導体集積回路 |
| US20080028359A1 (en) * | 2006-07-31 | 2008-01-31 | Stefan Blawid | Termination structure, a mask for manufacturing a termination structure, a lithographic process and a semiconductor device with a termination structure |
| KR100790249B1 (ko) * | 2006-08-03 | 2008-01-02 | 동부일렉트로닉스 주식회사 | 마스크 제작 방법 및 상기 마스크를 이용한 소자 분리막형성 방법 |
| KR100818415B1 (ko) * | 2006-12-27 | 2008-04-01 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| CN103376643B (zh) * | 2012-04-17 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 校正布局图形的方法 |
| US9778205B2 (en) * | 2014-03-25 | 2017-10-03 | Kla-Tencor Corporation | Delta die and delta database inspection |
| CN107450266B (zh) * | 2016-05-31 | 2019-12-10 | 无锡华润上华科技有限公司 | 光学临近效应的修正方法及系统 |
| JP7105582B2 (ja) * | 2018-03-09 | 2022-07-25 | キヤノン株式会社 | 決定方法、露光方法、露光装置、物品の製造方法及びプログラム |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3454970B2 (ja) | 1995-05-24 | 2003-10-06 | 富士通株式会社 | マスクパターン補正方法、パターン形成方法及びフォトマスク |
| JP3934719B2 (ja) * | 1995-12-22 | 2007-06-20 | 株式会社東芝 | 光近接効果補正方法 |
| JP3583559B2 (ja) * | 1996-09-30 | 2004-11-04 | 株式会社ルネサステクノロジ | 光近接効果補正方法 |
| CN1204860A (zh) * | 1997-04-25 | 1999-01-13 | 日本电气株式会社 | 用于带电粒子束的局部集团掩模 |
| JP3278057B2 (ja) * | 1998-12-14 | 2002-04-30 | 日本電気株式会社 | 半導体製造プロセスの光近接効果補正方法およびマスクデータ形成方法 |
| US6467076B1 (en) * | 1999-04-30 | 2002-10-15 | Nicolas Bailey Cobb | Method and apparatus for submicron IC design |
| JP2001092112A (ja) | 1999-09-24 | 2001-04-06 | Toshiba Corp | マスクパターンの補正システム及びマスクパターンの補正方法 |
| JP3327394B2 (ja) * | 1999-10-25 | 2002-09-24 | 日本電気株式会社 | 光近接効果補正方法 |
| JP4098460B2 (ja) * | 2000-06-16 | 2008-06-11 | 株式会社東芝 | 露光用マスク |
| JP4068290B2 (ja) * | 2000-08-22 | 2008-03-26 | 株式会社東芝 | マスクパターン補正方法及び補正装置 |
| US6453457B1 (en) * | 2000-09-29 | 2002-09-17 | Numerical Technologies, Inc. | Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout |
| JP4064617B2 (ja) | 2000-10-26 | 2008-03-19 | 株式会社東芝 | マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法 |
| US6721938B2 (en) * | 2001-06-08 | 2004-04-13 | Numerical Technologies, Inc. | Optical proximity correction for phase shifting photolithographic masks |
| US7010764B2 (en) * | 2003-04-14 | 2006-03-07 | Takumi Technology Corp. | Effective proximity effect correction methodology |
| US7080349B1 (en) * | 2004-04-05 | 2006-07-18 | Advanced Micro Devices, Inc. | Method of developing optimized optical proximity correction (OPC) fragmentation script for photolithographic processing |
-
2003
- 2003-07-02 JP JP2003190341A patent/JP4177722B2/ja not_active Expired - Lifetime
-
2004
- 2004-06-28 TW TW093118886A patent/TWI283360B/zh active
- 2004-06-30 KR KR1020040050034A patent/KR100664635B1/ko active IP Right Grant
- 2004-07-02 US US10/882,217 patent/US7458057B2/en active Active
- 2004-07-02 CN CN2004100500846A patent/CN1577722B/zh active Active
- 2004-07-02 CN CN200910253351.2A patent/CN101713920B/zh active Active
-
2008
- 2008-11-07 US US12/267,465 patent/US8065637B2/en active Active
-
2011
- 2011-10-31 US US13/285,650 patent/US8332784B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101713920B (zh) | 2014-10-15 |
| CN1577722B (zh) | 2010-05-26 |
| KR20050004034A (ko) | 2005-01-12 |
| US20090077528A1 (en) | 2009-03-19 |
| US7458057B2 (en) | 2008-11-25 |
| TWI283360B (en) | 2007-07-01 |
| US8065637B2 (en) | 2011-11-22 |
| KR100664635B1 (ko) | 2007-01-04 |
| TW200515225A (en) | 2005-05-01 |
| CN1577722A (zh) | 2005-02-09 |
| US20050031976A1 (en) | 2005-02-10 |
| CN101713920A (zh) | 2010-05-26 |
| US20120047475A1 (en) | 2012-02-23 |
| US8332784B2 (en) | 2012-12-11 |
| JP2005024903A (ja) | 2005-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4394143B2 (ja) | フォトマスクパターンデータの作成方法、及び、そのフォトマスクを用いた半導体装置の製造方法 | |
| US7194704B2 (en) | Design layout preparing method | |
| US8065637B2 (en) | Semiconductor device | |
| KR102441582B1 (ko) | Mpc 검증 방법 및 그 검증 방법을 포함한 마스크 제조방법 | |
| JP4165401B2 (ja) | マスクパターン補正装置およびマスクパターン補正方法、並びにマスク作製方法および半導体装置の製造方法 | |
| US7600213B2 (en) | Pattern data verification method, pattern data creation method, exposure mask manufacturing method, semiconductor device manufacturing method, and computer program product | |
| US8986912B2 (en) | Method for generating mask pattern | |
| US10418245B2 (en) | Method for integrated circuit manufacturing with directed self-assembly (DSA) | |
| US8103979B2 (en) | System for generating and optimizing mask assist features based on hybrid (model and rules) methodology | |
| JP5224853B2 (ja) | パターン予測方法、パターン補正方法、半導体装置の製造方法、及びプログラム | |
| JP6039910B2 (ja) | 生成方法、プログラム及び情報処理装置 | |
| EP2097788A1 (en) | A method and system for identifying weak points in an integrated circuit design | |
| JP2007324273A (ja) | シミュレーション方法およびシミュレーションシステム、ならびにマスクパターンの修正方法 | |
| JP4643302B2 (ja) | マスクパターン作成方法、レイアウト作成方法、フォトマスクの製造方法、フォトマスク、及び半導体装置の製造方法 | |
| TW202009753A (zh) | 積體電路佈圖方法 | |
| JP5673947B2 (ja) | マスクパターンの補正方法、プログラム及び該補正方法を用いたフォトマスク | |
| JP2010122438A (ja) | リソグラフィシミュレーションモデルの検証方法、検証プログラム及び検証装置 | |
| JP2005316135A (ja) | 設計パターン補正方法と設計パターン作成方法及びプロセス近接効果補正方法 | |
| JP2007316102A (ja) | フォトマスク製造方法 | |
| JP2005250360A (ja) | マスクパターンの検証装置および検証方法 | |
| US8945801B2 (en) | Method for creating mask data, program, information processing apparatus, and method for manufacturing mask | |
| US11855069B2 (en) | Cell structure having different poly extension lengths | |
| JP2003059787A (ja) | シミュレーション方法および回路パターンの形成方法 | |
| JP2006196706A (ja) | 電子ビーム露光パターンの検証方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070529 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080819 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080822 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4177722 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |