TW202009753A

TW202009753A - 積體電路佈圖方法

Info

Publication number: TW202009753A
Application number: TW108117550A
Authority: TW
Inventors: 張啟文; 管瑞豐
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2018-08-20
Filing date: 2019-05-21
Publication date: 2020-03-01
Also published as: US20220164514A1; CN110858266B; TWI773900B; CN110858266A; US20200285796A1; US10685161B2; US20200057834A1; US11275880B2

Abstract

調整積體電路設計佈圖方法包含於第一技術節點，接收第一積體電路的第一積體電路設計佈圖，依據設計規則，從第一閘極佈圖圖案取得第二閘極佈圖圖案，基於第一、第二閘極佈圖圖案，決定第一積體電路設計佈圖在第一方向上的變化因子，以及沿第一方向，使用變化因子調整第一互連佈圖圖案以決定第二互連佈圖圖案。第一積體電路設計佈圖包含第一閘極佈圖圖案，第一互連佈圖圖案，可縮小區域，與不可縮小區域。設計規則與第二技術節點有關。每個變化因子對應至可縮小與不可縮小區域中的一個。第二互連佈圖圖案連結至第二閘極佈圖圖案。

Description

積體電路佈圖方法

本揭示內容是關於一種佈圖方法，特別是關於一種積體電路設計的佈圖方法。

為了要把融合更多功能與減少成本以達到更好的效能，積體電路被越做越小。在半導體工業中，當越多先進製程使用更小的尺寸時，積體電路設計佈圖通常從一個製程遷移至多個不同的先進製程。因為上市時間與製造成本的考量，這種佈圖的遷移使得現有已被最佳化予給定的科技的佈圖可以被重新使用，而不必再重新設計一個佈圖。

本揭示內容之實施方式是關於一種調整積體電路設計佈圖的方法，其包含於第一技術節點，接收第一積體電路的第一積體電路設計佈圖，依據設計規則，從第一閘極佈圖圖案取得第二閘極佈圖圖案，基於第一閘極佈圖圖案與該第二閘極佈圖圖案，決定第一積體電路設計佈圖在第一方向上的變化因子，以及沿第一方向，使用變化因子，調整第一互連佈圖圖案以決定第二互連佈圖圖案。第一積體電路設計佈圖包含第一閘極佈圖圖案沿第一方向相互分隔，第一互連佈圖圖案連接第一閘極佈圖圖案，至少一可縮小區域，以及至少一不可縮小區域。設計規則與第二技術節點有關，第二技術節點與第一技術節點不同。變化因子中的每個變化因子對應至至少一可縮小區域與至少一不可縮小區域中的一個。第二互連佈圖圖案連結至第二閘極佈圖圖案。

100‧‧‧方法

102、014、106、108、110、112、14、116‧‧‧操作

200、300‧‧‧積體電路設計佈圖

x、y‧‧‧方向

210a、210b、210c、210d、210e、210f、310a、310b、310c、310d、310e、310f‧‧‧閘極佈圖圖案

220a、220b、220c、220d、320a、320b、320c、320d‧‧‧互連佈圖圖案

232、234、236‧‧‧區域

S₁、S₂、S₃、S₄、S₅、S₆、NS₁、NS₂、NS₃、NS₄、NS₅、NS₆‧‧‧間隔

W₁、W₂、W₃、W₄、W₅、W₆、NW₁、NW₂、NW₃、NW₄、NW₅、NW₆‧‧‧寬度

F₁、F₂、F₃、P₁、P₂、P₃、Q₁、Q₂、Q₃‧‧‧因子

T1、T2、T3‧‧‧點

600‧‧‧系統

602‧‧‧處理器

604‧‧‧儲存媒體

606‧‧‧指令

607‧‧‧積體電路設計佈圖

608‧‧‧設計規則檢查表

609‧‧‧匯流排

610‧‧‧輸入/輸出介面

612‧‧‧網路介面

614‧‧‧網路

642‧‧‧使用者介面

700‧‧‧系統

720‧‧‧設計工廠

730‧‧‧光罩工廠

750‧‧‧積體電路製造廠

760‧‧‧積體電路裝置

732‧‧‧資料準備

744‧‧‧光罩製作

745‧‧‧光罩

752‧‧‧晶圓製造

753‧‧‧晶圓

藉由閱讀以下實施例之詳細描述並配合下列圖式，可以更全面地理解本揭示案。因應實用，圖式中各種不同的並不需要依比例繪製。相對而言，為了清楚表示，特種不同特徵的尺寸與空間關係可能以任意比例放大或縮小。圖式中的參考編號依本揭示文件中的參考編號來編號。參考附圖如下：第1圖繪示，根據本揭示文件之一些實施例，遷移積體電路佈圖方法的流程圖；第2圖繪示，根據本揭示文件之一些實施例，現有的積體電路佈圖的平面圖，其現有的積體電路佈圖與第一技術節點有關；第3圖繪示，根據本揭示文件之一些實施例，製造目標閘極佈圖圖案的示意圖；第4圖繪示，根據本揭示文件之一些實施例，調整互連佈圖圖案的示意圖；第5圖繪示，根據本揭示文件之一些實施例，執行設計規則檢查目標互連佈圖圖案的示意圖；第6圖繪示，根據本揭示文件之一些實施例，用以設計積體電路佈圖設計的系統的示意圖；以及第7圖繪示，根據本揭示文件一些實施例，用以製作積體電路的製造系統的方塊圖。

以下之揭露文件提供許多不同的實施例或例子，用以實施所提供之標的的不同特徵。以下描述的元件、數值、操作、材料、設置、或其類似之物的例子用以簡化本揭示文件。當然，該些例子僅以舉例，本揭示文件並不受限於此。其他的元件、數值、操作、材料、設置、或其類似之物亦在本揭示文件的範疇之內。例如，敘述「形成第一特徵於第二特徵之上」可能包含「第一特徵與第二特徵有直接接觸」，亦可能包含「第一特徵與第二特徵之間有額外的特徵，因此第一特徵與第二特徵可能沒有直接接觸」。此外，本揭示文件可能重複使用參考編碼及/或標號於不同的例子中。該重複之使用是為了簡化及清楚之用途，並不表示各種實施例及/或各種配置之間的關係。

當積體電路設計佈圖被遷移至一個新的製程時，積體電路設計佈圖的特徵的尺寸被縮小以符合更小的晶片尺寸或晶片足跡與更好的效能。在一些例子中，線性變化的方法被使用在將轉換現有的積體電路設計佈圖轉換至一個較新或不一樣的技術節點。在線性變化的方法中，所有佈圖特徵藉由一個共同的變化因子線性變化，該變化因子由在舊的技術節點的尺寸比上在新的技術節點的尺寸而定義。因此，現有積體電路設計佈圖中的佈圖圖案的在x方向與在y方向上被以相同的變化因子來變化。例如，當變化因子為10%時，現有積體電路設計佈圖中的佈圖圖案的在x方向上變化10%，以及現有積體電路設計佈圖中的佈圖圖案的在y方向上變化10%。然而，因為電路的效能通常與特徵尺寸有關，所以在一個積體電路中有的特徵沒有被變化。例如，類比電路與一些高速積體電路維持了原有的尺寸以保持在不同的技術節點上效能不變。在一些例子中，線性縮小的方法將可縮小電路與不可縮小電路的所有特徵統一縮小，接著設計者調整不可縮小電路的特徵的尺寸使得不可縮小電路的特徵的尺寸與相對位置在佈圖遷移之後是正確的。這樣的操作通常是手動的且有機會造成很多錯誤與誤差。為了要幫處減少錯誤與誤差，在一些實施例中，一種方法包含在佈圖遷移時候變化可縮小電路的特徵的尺寸並同時保持不可縮小電路的特徵的尺寸。

在一些實施例中，本揭示文件提供一種方法可使一種現有積體電路設計佈圖不一致的縮小，由一製程製造該現有積體電路設計佈圖用以設計給由另一傳統或更先進的製程製造的目標設計佈圖。該方法包含決定現有設計佈圖中不同區域的變化因子，例如，先在x方向上然後在y方向上，比較現有積體電路的閘極佈圖與目標積體電路的閘極佈圖，依據變化因子變化現有積體電路設計佈圖剩下的佈圖圖案，以及調整佈圖圖案以符合設計規則。藉由使用可縮小區域與不可縮小區域的不同的變化因子以及縮小可縮小區域中的佈圖圖案同時維持佈可縮小區域的佈圖圖案的尺寸，在遷移之後修正佈圖所需要的努力被減少了。這種不一致的縮小也幫助了減少設計規則檢查(design rule check：DRC)的錯誤。例如，相較於統一縮小的方法，設計規則檢查中90%的錯誤被減少是使用本揭示文件中的區域性縮小的方法。

第1圖為，根據本揭示文件之一些實施例，遷移現有積體電路設計佈圖至目標積體電路設計佈圖的方法100的流程圖，其中現有積體電路設計佈圖(例如第2圖中的積體電路設計佈圖200)與第一技術節點有關，目標積體電路設計佈圖(例如第5圖中的積體電路設計佈圖300)與第二技術節點有關。在一些實施例中，方法100能夠被部分地執行將積體電路設計佈圖200形成積體電路設計佈圖300，上述方法依第2~5圖於後討論。在一些實施例中，額外的操作被執行於第1圖繪示的方法100之前、之間、及/或之後，以及一些其他的製程於此被簡單的描述。方法100的一些或全部的操作能夠被部份地執行為設計工廠中的設計程序，其中設計工廠例如第7圖中的設計工廠720。

參考第1圖與第2圖，在方法100的操作102中，與第一技術節點有關的現有的積體電路設計佈圖(亦即，積體電路設計佈圖200)被提供。積體電路設計佈圖200包含積體電路設計佈圖200的各種不同的佈圖層中的重疊佈圖圖案。佈圖圖案對應至各種不同的積體電路特徵被形成於半導體基板與配置於半導體基板上的各種不同金屬層中，該些特徵像是摻雜區、閘極電極、源極與汲極區、金屬線或連接層間的導通孔、與接合墊的開孔。一些佈圖圖案與一些積體電路設計佈圖200的佈圖層被簡化或省略。積體電路設計佈圖200為方法100製作釋例的一個非限制性的例子。

積體電路設計佈圖200包含多個閘極佈圖圖案210a、210b、210c、210d、210e、與210f於一或多個摻雜區佈圖圖案(未繪示)之上，以及多個互連佈圖圖案220a、220b、220c、與220d於閘極佈圖圖案210a、210b、210c、210d、210e、與210f之上。互連佈圖圖案220a、220b、220c、與220d代表積體電路設計佈圖200中第一互連佈圖層的互連佈圖圖案。在第2圖中，多個閘極佈圖圖案有6個閘極佈圖圖案，以及多個互連佈圖圖案有4個互連佈圖圖案。多個閘極佈圖圖案不限至於特定數目。在一些實施例中，多個閘極佈圖圖案有多於或少於6個閘極佈圖圖案。多個互連佈圖圖案不限至於特定數目。在一些實施例中，多個互連佈圖圖案有多於或少於4個閘極佈圖圖案。此外，積體電路設計佈圖200不限至於特定數目的互連佈圖層，以及額外的互連佈圖層均在本揭示文件之範疇內。

閘極佈圖圖案210a、210b、210c、210d、210e、與210f沿y方向延伸以及在x方向上相互分開。每個閘極佈圖圖案210a、210b、210c、210d、210e、與210f有一沿x方向的寬度與一沿y方向的長度。在一些實施例中，x方向與y方向大體上垂直。在一些實施例中，y方向為一個垂直方向，以及x方向為一個水平方向。每個閘極佈圖圖案210a、210b、210c、210d、210e、與210f的寬度與每一相鄰的閘極佈圖圖案210a、210b、210c、210d、210e、與210f之間的間隔以一組設計規則決定，該組設計規則與用來製造積體電路設計佈圖200的製造程序有關。閘極佈圖圖案210a、210b、210c、210d、210e、與210f可用來形成多個硬遮罩特徵或用來形成多個閘極電極特徵的閘極電極。

互連佈圖圖案220a、220b、220c、與220d可用來形成多個硬遮罩特徵或用來形成電性連接至電晶體的閘極電極的多個互連結構的互連結構特徵。在一些實施例中，互連佈圖圖案220a用以與閘極佈圖圖案210a與閘極佈圖圖案210b重疊，互連佈圖圖案220b用以與閘極佈圖圖案210c與閘極佈圖圖案210d重疊，互連佈圖圖案220c用以與閘極佈圖圖案210e重疊，以及互連佈圖圖案220d用以與閘極佈圖圖案210e與閘極佈圖圖案210f重疊。在一些實施例中，互連佈圖圖案220d亦可用以與互連佈圖圖案220b接觸。互連佈圖圖案220a、220b、220c、與220d包含任何合適的形狀以提供電性連接至閘極佈圖圖案210a、210b、210c、210d、210e、與210f。在一些實施例中，互連佈圖圖案220a、220b、與220d為L形狀，以及互連佈圖圖案220c為矩形形狀。

參考第1圖與第3圖，在方法100的操作104中，複數個閘極佈圖圖案210a、210b、210c、210d、210e、與210f經歷佈圖遷移以產生目標積體電路設計佈圖300的複數個閘極佈圖圖案310a、310b、310c、310d、310e、與310f。積體電路設計佈圖300與第二技術節點有關，第二技術節點的尺寸比第一技術節點還要小。一個縮小尺寸的演算法被迭代執行於積體電路設計佈圖200的閘極佈圖圖案210a、210b、210c、210d、210e、與210f上。查詢一個預定義尺寸表來調整閘極佈圖圖案 210a、210b、210c、210d、210e、與210f的寬度與長度，以及調整閘極佈圖圖案210a、210b、210c、210d、210e、與210f之間的間隔，以提供寬度、長度、與間隔予閘極佈圖圖案310a、310b、310c、310d、310e、與310f，這些寬度、長度、與間隔是被用來製作目標積體電路的一組預定義的設計規則來決定的。為了簡化起見，第3圖包含閘極佈圖圖案210a、210b、210c、210d、210e、與210f在x方向上的遷移，本領域具有一般技術水準之人應可了解該遷移可被執行在y方向上。

仍舊參考第2圖與第3圖，在方法100的操作106中，積體電路設計佈圖200中的區域對應至可縮小的區域(例如，區域232與區域236)與不可縮小的區域(例如，區域234)藉由個別地比較積體電路設計佈圖200中閘極佈圖圖案210a、210b、210c、210d、210e、與210f的寬度與積體電路設計佈圖300中對應的閘極佈圖圖案310a、310b、310c、310d、310e、與310f的寬度來定義，以及藉由個別地比較積體電路設計佈圖200中相鄰閘極佈圖圖案210a、210b、210c、210d、210e、與210f的間隔與積體電路設計佈圖300中對應的相鄰閘極佈圖圖案310a、310b、310c、310d、310e、與310f的間隔來定義。在第3圖中，積體電路設計佈圖200中閘極佈圖圖案210a、210b、210c、210d、210e、與210f的寬度以W₁、W₂、W₃、W₄、W₅、與W₆分別地來表示，以及積體電路設計佈圖200中閘極佈圖圖案210a、210b、210c、210d、210e、與210f之間的間隔以S₁、S₂、S₃、S₄、與S₅分別地來表示。在佈圖遷移之後，積體電路設計佈圖300中閘極佈圖圖案310a、310b、310c、 310d、310e、與310f的寬度以NW₁、NW₂、NW₃、NW₄、NW₅、與NW₆分別地來表示，以及積體電路設計佈圖300中閘極佈圖圖案310a、310b、310c、310d、310e、與310f之間的間隔以NS₁、NS₂、NS₃、NS₄、與NS₅分別地來表示。

更確切地來說，積體電路設計佈圖200中每個閘極佈圖圖案210a、210b、210c、210d、210e、或210f的寬度用來與積體電路設計佈圖300中對應的閘極佈圖圖案310a、310b、310c、310d、310e、或310f的寬度比較，以及積體電路設計佈圖200中每兩個相鄰閘極佈圖圖案210a、210b、210c、210d、210e、與210f之間的間隔用來與積體電路設計佈圖300中對應的兩個相鄰閘極佈圖圖案310a、310b、310c、310d、310e、與310f的間隔比較，以決定在佈圖遷移之後閘極佈圖圖案210a、210b、210c、210d、210e、與210f中的哪一個閘極佈圖圖案可以被縮小，以及決定在佈圖遷移之後閘極佈圖圖案210a、210b、210c、210d、210e、與210f中的哪一個閘極佈圖圖案要維持原樣。也就是說，閘極佈圖圖案210a的寬度W₁用來與閘極佈圖圖案310a的寬度NW₁比較，閘極佈圖圖案210b的寬度W₂用來與閘極佈圖圖案310b的寬度NW₂比較，閘極佈圖圖案210c的寬度W₃用來與閘極佈圖圖案310c的寬度NW₃比較，閘極佈圖圖案210d的寬度W₄用來與閘極佈圖圖案310d的寬度NW₄比較，閘極佈圖圖案210e的寬度W₅用來與閘極佈圖圖案310e的寬度NW₅比較，以及閘極佈圖圖案210f的寬度W₆用來與閘極佈圖圖案310f的寬度NW₆比較。相似地，閘極佈圖圖案210a與閘極佈圖圖案210b之間的間隔S₁用來與閘極佈圖圖案 310a與閘極佈圖圖案310b之間的間隔NS₁比較，閘極佈圖圖案210b與閘極佈圖圖案210c之間的間隔S₂用來與閘極佈圖圖案310b與閘極佈圖圖案310c之間的間隔NS₂比較，閘極佈圖圖案210c與閘極佈圖圖案210d之間的間隔S₃用來與閘極佈圖圖案310c與閘極佈圖圖案310d之間的間隔NS₃比較，閘極佈圖圖案210d與閘極佈圖圖案210e之間的間隔S₄用來與閘極佈圖圖案310d與閘極佈圖圖案310e之間的間隔NS₄比較，以及閘極佈圖圖案210e與閘極佈圖圖案210f之間的間隔S₅用來與閘極佈圖圖案310e與閘極佈圖圖案310f之間的間隔NS₅比較。

比較完成之後，尺寸(寬度與間隔)上有相同程度的改變的相鄰的閘極佈圖圖案(例如，閘極佈圖圖案210a、210b、210e、與210f)被歸類在一起定義為可縮小的區域，而尺寸(亦即，寬度與間隔)上沒有改變的相鄰相鄰的閘極佈圖圖案(例如，閘極佈圖圖案210c與210d)被歸類在一起定義為不可縮小的區域。在一些實施例中，假設在佈圖遷移之後，積體電路設計佈圖200中寬度W₁、間隔S₁、寬度W₂、與間隔S₂減少一第一百分比例，寬度W₃、間隔S₃、寬度W₄、與間隔S₄維持原樣，寬度W₅、間隔S₅、寬度W₆、與間隔S₆減少一第二百分比例，上述3個不同區域被定義於積體電路設計佈圖200中。第一區域232為可縮小區域，其包含閘極佈圖圖案210a與閘極佈圖圖案210b，閘極佈圖圖案210a與閘極佈圖圖案210b的閘極間距以相同比例變化；第二區域234為不可縮小區域，其包含閘極佈圖圖案210c與閘極佈圖圖案210d，閘極佈圖圖案210c與閘極佈圖圖案210d的閘極間距維持原樣；第三區域236為可縮小區域，其包含閘極佈圖圖案210e與閘極佈圖圖案210f，閘極佈圖圖案210e與閘極佈圖圖案210f的閘極間距以相同比例變化，第三區域236的變化比例可與第一區域232的變化比例相同或不同。於此使用的閘極佈圖圖案的閘極間距是閘極佈圖圖案的閘極間距寬度與相鄰閘極佈圖圖案之間的間隔的總和來測量的。即使繪示第3圖中為3個區域，任何數量的可縮小區域與不可縮小區域均在積體電路設計佈圖200的考量與預期之中。

依舊參考第2圖與第3圖，在方法100的操作108中，變化因子被決定予積體電路設計佈圖200中的每個區域(例如，可縮小區域232、可縮小區域236、與不可縮小區域234)。變化因子(F)以分數P/Q來計算，Q對應為積體電路設計佈圖200中每個區域延x方向上的尺寸，以及P對應為積體電路設計佈圖300中每個區域延x方向上的尺寸，P與Q為正整數。因此，可縮小區域232的變化因子F₁被定義為：

不可縮小區域234的變化因子F₂被定義為：

以及可縮小區域236的變化因子F₃被定義為：

在一些實施例中，變化因子F₁與變化因子F₃相同。在一些實施例中，變化因子F₁與變化因子F₃不相同。不可縮小區域的變化因子F₂等於1(或等於100%)。一旦積體電路設計佈圖200中的可縮小區域(例如區域232與區域236)的變化因子被決定，該些被計算的變化因子被用以調整其他佈圖圖案的幾何形狀，其他佈圖圖案包括積體電路設計佈圖200中的互連佈圖圖案220a、220b、220c、與220d以及在互連佈圖圖案220a、220b、220c、與220d之上的互連佈圖圖案的額外層(未繪示)。

參考第1圖與第4圖，在方法100的操作110中，積體電路設計佈圖200中對應的互連佈圖圖案220a、220b、220c、與220d被調整以提供對應的互連佈圖圖案320a、320b3、320c、與320d予積體電路設計佈圖300。互連佈圖圖案220a、220b、220c、與220d的尺寸與相對的位置基於可縮小區域232、236或不可縮小區域234區域而被調整，這些區域為積體電路設計佈圖200中放置互連佈圖圖案220a、220b、220c、與220d的區域，並用以容納閘極佈圖圖案210a、210b、210c、210d、210e、與210f在x方向上不規則的變化。藉由把閘極佈圖圖案210a、210b、210c、210d、210e、與210f不規則的變化納入考量，在佈圖遷移之後，互連佈圖圖案320a、320b、320c、與320d維持對應互連佈圖圖案220a、220b、220c、與220d的形狀與相對的位置。

確切地來說，為了執行互連佈圖圖案220a、220b、220c、與220d的佈圖遷移，積體電路設計佈圖200中的互連佈圖圖案220a、220b、220c、或220d首先被識別，對應的變化因子接著被使用以縮小個別的互連佈圖圖案220a、220b、220c、或220d。在一些例子中，互連佈圖圖案220a、220b、220c、或220d的整體都在積體電路設計佈圖200中的一個單一區域232、234、或236之內，互連佈圖圖案220a、220b、220c、或220d使用對應的變化因子予特定的可縮小區域在x方向上變化。因此，若有一個互連佈圖圖案220a、220b、220c、或220d完全在可縮小區域232或236之內，互連佈圖圖案220a、220b、220c、或220d的尺寸將乘上對應的變化因子(例如F₁或F₃)而變化。若一個互連佈圖圖案220a、220b、220c、或220d完全在不可縮小區域234之內，互連佈圖圖案220a、220b、220c、或220d的尺寸在x方向上將保持不變。在一些例子中，互連佈圖圖案220a、220b、220c、或220d延伸通過積體電路設計佈圖200中的一個可縮小區域232或236與一個不可縮小區域234，位於可縮小區域232或236之內的互連佈圖圖案220a、220b、220c、或220d的部分將在x方向上以對應於可縮小區域232或236的變化因子變化，以及位於不可縮小區域234之內的互連佈圖圖案220a、220b、220c、或220d的部分將保持不變。

互連佈圖圖案220a、220b、220c、與220d的x座標更新成新的座標，基於互連佈圖圖案220a、220b、220c、與220d的位置與尺寸的變化，該尺寸的變化因積體電路設計佈圖200中區域232、234、與236的不同而不同，使得互連佈圖圖案320a、320b、320c、與320d與閘極佈圖圖案310a、310b、310c、310d、310e、與310f之間的相對位置將在遷移後保持不變。例如，當閘極佈圖圖案210a最左端點當作x座標的原點時，對位於可縮小區域232內的一個點(例如，T1)來說，該點T1有座標x1，在遷移之後該點T1有新座標x1’，其變化可表示為x1’=(x1-(A%*D1))，其中A%代表點T1在可縮小區域232中的位置，以及D1代表在佈圖遷移之後可縮小區域232的尺寸變化。對位於不可縮小區域234內的一點(例如，T2)來說，該點T2有座標x2，因為不可縮小區域234在遷移之後尺寸保持不變，在遷移之後該點T2有新座標x2’，其變化可表示為x2’=x2-(100%*D1)-(B%*0)，其中B%代表點T2在不可縮小區域234中的位置，以及D1代表在佈圖遷移之後可縮小區域232的尺寸變化。對位於可縮小區域236內的一個點(例如，T3)來說，該點T3有座標x3，在遷移之後該點T3有新座標x3’，其變化可表示為x3’=x3-(100%*D1)-(100%*0)-(C%*D2)，其中C%代表點T3在可縮小區域236中的位置，以及D2代表在佈圖遷移之後可縮小區域236的尺寸變化。

於本揭示文件中，現有積體電路設計佈圖在不同區域的閘極佈圖圖案的變化因子被選擇當作基礎來縮小其他佈圖圖案，像是導通孔佈圖圖案與互連佈圖圖案。這是因為導通孔佈圖圖案與互連佈圖圖案相較於閘極佈圖圖案具有較高的變化容忍度，以及從閘極佈圖圖案取得的應用變化因子從去縮小剩餘的佈圖圖案可以幫助防止具有最小的變化容忍度的閘極佈圖圖案物理接觸。

操作110被重複執行直至所有積體電路設計佈圖200中在其他的佈圖層(未繪示)的剩下的佈圖圖案藉由應用在操作106與操作108中定義的對應不同區域(例如，區域232、234、236)的變化因子(例如，變化因子F₁、F₂、F₃)被調整。

參考第1圖與第5圖，在方法100的操作112中，設計規則檢查被應用至互連佈圖圖案320a、320b、320c、與320d。設計規則檢查應用一或多個第二技術節點的設計規則來檢查互連佈圖圖案320a、320b、320c、與320d。例如，設計規則檢查檢測互連佈圖圖案320a、320b、320c、與320d在x方向上的尺寸以確認互連佈圖圖案320a、320b、320c、與320d的尺寸符合第二技術節點的許可範圍。如果有一個互連佈圖圖案320a、320b、320c、或320d在x方向上的大小不符合許可範圍，互連佈圖圖案320a、320b、320c、與320d在x方向上的大小將被調整至最接近的許可值。在一些實施例中所示，互連佈圖圖案320c的寬度與部分互連佈圖圖案320d的寬度與閘極佈圖圖案310f重疊，這樣的情形不符合第二技術節點的許可範圍，因此互連佈圖圖案320c的寬度與部分互連佈圖圖案320d的寬度被分別調整至最接近的許可值。

操作112被重複操作直至全部積體電路設計佈圖300中的佈圖圖案的被檢查過是否符合規則。

即使方法100中的操作106~112依佈圖延x方向遷移來描述，在一些實施例中，方法100中的操作106~112可被應用至佈圖圖案延y方向不規則變化。在一些實施例中，佈圖圖案延y方向不規則變化。

第6圖繪示，根據一些實施例，電子設計自動化(electrionic design automation：EDA)系統600的方塊圖。根據一些實施例，於此敘述的產生目標積體電路設計佈圖的方法為可實現的，例如使用EDA系統600，根據一或多個些實施例，目標積體電路設計佈圖例如從現有積體電路設計佈圖得來的積體電路設計佈圖300，現有積體電路設計佈圖例如積體電路設計佈圖200。在一些實施例中，EDA系統600為一般計算裝置其包含硬體處理器602與非暫態電腦可讀儲存媒體604。電腦可讀儲存媒體604被設計來儲存可執行的指令606、積體電路設計佈圖607、設計規則檢查表608、或其他用來執行指令的資料。每個積體電路設計佈圖607包含圖示積體晶片，例如GSII檔案。每個設計規則檢查表608包含為了製作積體電路設計佈圖607選擇的半導體製程的設計檢查規則的清單。藉由硬體處理器602執行的指令606、積體電路設計佈圖607、與設計規則檢查表608代表(至少部分)以此述的一或多個部分或全部的方法(於此之後，以「該程序及/或方法」來表示)實現的一個EDA工具。

處理器602透過匯流排609電性耦接至電腦可讀儲存媒體604。處理器602亦透過匯流排609電性耦接至輸入/輸出介面610。網路介面612亦透過匯流排609電性耦接至處理器602。網路介面612連接至網路614，使得處理器602與電腦可讀儲存媒體604能夠透過網路614連接外部元件。處理器602用以執行編碼在電腦可讀儲存媒體604的指令606以使EDA系統600被使用於執行部分或全部的程序及/或方法。在一或多個實施例中，處理器602為中央處理單元(central processing unit：CPU)、多工處理器、分散式處理系統、特殊應用積體電路(application specific integrated circuit：ASIC)、及/或合適的處理單元。

在一或多個實施例中，電腦可讀儲存媒體604為電子、磁性、光學、電磁、紅外線、及/或半導體系統(或元件或裝置)。例如，電腦可讀儲存媒體604包含半導體或固態記憶體、磁帶、外接式磁碟、隨機存取記憶體(random access memory：RAM)、唯讀記憶體(ROM)、磁盤、及/或光碟。在一或多個使用光碟的實施例中，電腦可讀儲存媒體604包含唯讀記憶光碟(compact disk read-only memory：CD-ROM)、可重複錄寫光碟(compact disk read/write：CD-R/W)、及/或數位影音光碟(digital video disk：DVD)。

在一或多個實施例中，電腦可讀儲存媒體604儲存指令606、積體電路設計佈圖607、與設計規則檢查表608，該設計規則檢查表608用以使EDA系統600變成可被使用於執行執行部分或全部的該程序及/或方法(上述的執行動作代表了(至少一部分)EDA工具)。在一或多個實施例中，電腦可讀儲存媒體604亦儲存能夠儲存執行部分或全部的該程序及/或方法的資訊。

EDA系統600包含輸入/輸出介面610。輸入/輸出介面610耦接至外部電路。在一或多個實施例中，輸入/輸出介面610包含鍵盤、按鍵組、滑鼠、軌跡球、軌跡板、觸碰銀幕、及/或指向性游標以與處理器602溝通資訊與命令。

EDA系統600包含網路介面612，該網路介面612耦接至處理器602。網路介面612使EDA系統600能夠與連接至一或多個其他的電腦系統的網路614溝通。網路介面612包含無線網路介面，例如藍芽、無線熱點(WIFI)、全球互通微波存取(worldwide intreroperability for microwave access：WIMAX)、通用封包無線服務(general packet radio service：GPRS)、或寬頻分碼多重進接(wideband code division multiple access：WCDMA)；或者，網路介面612包含有線網路介面，例如乙太網路(ETHERNET)、通用序列匯流排(universal serial bus：USB)、或IEEE-1364。在一或多個實施例中，部分或全部的該程序及/或方法以二或多個EDA系統600來實現。

EDA系統600用以接收通過輸入/輸出介面610的資訊。接收的通過輸入/輸出介面610的資訊包含一或多個指令、資料、設計規則、標準單元巨集、及/或其他處理器602處理的參數。該資訊藉由匯流排609被傳輸至處理器602。EDA系統600用以接收通過輸入/輸出介面610相關於使用者介面(user interface：UI)642的資訊。該資訊被儲存於電腦可讀儲存媒體604當作使用者介面642。

在一些實施例中，部分或全部的該程序及/或方法以處理器來執行的標準軟體應用來實現。在一些實施例中，部分或全部的該程序及/或方法以軟體應用來實現，該軟體應用為部分的額外的軟體應用。在一些實施例中，部分或全部的該程序及/或方法以插入軟體應用來實現。在一些實施例中，至少一個該程序及/或方法以部分的EDA工具的軟體應用來實現。一些實施例中，部分或全部的該程序及/或方法以被EDA系統600使用的軟體應用來實現。在一些實施例中，包含標準單元的佈圖圖藉由工具產生，該工具例如可由CADENCE DESIGN SYSTEM公司取得的VIRTUOSO®，或其他合適的佈圖產生工具。

在一些實施例中，程序被理解成程式的功能被儲存在非暫態電腦可讀儲存媒體。非暫態電腦可讀儲存媒體的例子包含，但不受限於，外部/可移除及/或內部/內建儲存裝置或記憶體單元等、一或多個光碟例如DVD、磁碟例如硬碟、半導體記憶體例如ROM、RAM、記憶卡、或類似之物。

參考第1圖與第7圖，在方法100的操作114中，一旦積體電路設計佈圖300被產生，光罩或光罩組745基於積體電路設計佈圖300被製造。

繼續參考第1圖與第7圖，在方法100的操作116中，積體電路裝置760基於使用在操作114中產生的光罩或光罩組745的積體電路設計佈圖300被製造。

第7圖為，根據本揭示文件一些實施例，積體電路製造系統700的方塊圖，以及該積體電路製造的流程。在一些實施例中，基於積體電路設計佈圖300，一或多個半導體光罩中至少一個或至少一個半導體積體電路中的一層裡的元件以積體電路製造系統700來製造。

在第7圖中，積體電路製造系統700包含實體，例如設計工廠720、光罩工廠730、與積體電路製造廠(Fab)750，該些實體相互作業於設計、研發、與製造積體電路裝置760有關的製造循環及/或服務。積體電路製造系統700中的實體藉由溝通網路來連接。在一些實施例中，溝通網路為單一網路。在一些實施例中，溝通網路為多個不同的網路，例如內部網路與互聯網。溝通網路包含有線及/或無線溝通頻道。每個實體與一或多個其他的實體相互作業以提供服務至一或多個其他的實體，及/或接收一或多個其他的實體的服務。在一些實施例中，二或多個設計工廠720、光罩工廠730、與積體電路製造廠750被單一個較大的公司擁有。在一些實施例中，二或多個設計工廠720、光罩工廠730、與積體電路製造廠750共存在一個共同的廠區以及使用共同的資源。

設計工廠720(或設計團隊)透過以上述方法100實現的佈圖遷移從現有積體電路設計佈圖產生目標積體電路設計佈圖，現有積體電路設計佈圖例如積體電路設計佈圖200，目標積體電路設計佈圖例如積體電路設計佈圖300。

光罩工廠730包含資料準備732與光罩製作744。光罩工廠730使用積體電路設計佈圖300以製作一或多個光罩745，該一或多個光罩745依據積體電路設計佈圖300被用來製作積體電路裝置760的多個層。光罩工廠730執行光罩資資料準備732，其中積體電路設計佈圖300被編碼成代表性資料檔案(representative data file：RDF)。光罩資資料準備732提供RDF予光罩製作744。光罩製作744包含光罩寫入器。光罩寫入器將RDF轉換成一個圖像於一基板上，例如光罩745或半導體晶圓753。積體電路設計佈圖300藉由光罩資資料準備732操作以符合光罩寫入器特定的特徵及/或積體電路製造廠750的要求。在第7圖中，光罩資資料準備732與光罩製作744被繪示成分開的元件。在一些實施例中，光罩資資料準備732與光罩製作744可被合併稱為光罩資料準備。

在一些實施例中，光罩資資料準備732包含光學接近修正(optical proximity correction：OPC)，該光學接近修正使用微影增強技術去補償影像誤差，影像誤差例如散射、干涉、其他製程影響、與其類似之物引起。光學接近修正調整積體電路設計佈圖300。在一些實施例中，光罩資資料準備732包含更進一步的解析度提升技術(resolution enhancenebt technologies：RET)，例如非軸向照射、次解析度輔助特徵、相位移光罩、其他合適技術、與其相似之物或其組合。在一些實施例中，反向式微影技術(inverse lithography technology：ILT)亦被使用，其視光學接近修正為反向式影像問題。

在一些實施例中，光罩資資料準備732包含光罩規則檢查器(mask rule checker：MRC)，該光罩規則檢查器檢查積體電路設計佈圖300以負責在半導體製程或其相似之物中各種不同的情形，該積體電路設計佈圖300已經歷光學接近修正與一組光照發明規則中的程序，該組光照發明規則包含特定幾何及/或連接限制以確保足夠的邊緣。在一些實施例中，光罩規則檢查器調整積體電路設計佈圖300以補償在光罩製作744中的限制，其可省去部分的光學接近修正操作的調整以符合光罩發明規則。

在一些實施例中，光罩資資料準備732包含微影製程檢查(lithography process checking：LPC)，該微影製程檢查模擬將被積體電路製造廠750實現的程序以製造積體電路裝置760。微影製程檢查基於積體電路設計佈圖300模擬這些程序以產生一個模擬的被製造的裝置，例如積體電路裝置760。微影製程檢查中的程序參數可以包含與積體電路製造循環的各種不同程序有關的參數、與用來製造積體電路的工具及/或其他製程方面有關的參數。微影製程檢查將各種不同的因子納入考量，例如空中成像對比、景深(depth of focus：DOF)、光罩誤差增強因子(mask error enhancement factor：MEEF)、其他合適因子、與其相似之物或其組合。在一些實施例中，在模擬的被製造的裝置被微影製程檢查產生之後，若該模擬的裝置在形狀上不夠滿足設計規則，則光學接近修正及/或光罩規則檢查器將被重複執行以進一步精化積體電路設計佈圖300。

為了易於清楚理解，上述的光罩資資料準備732已被簡化。在一些實施例中，光罩資資料準備732包含額外的特徵，例如依據製造規則去調整積體電路設計佈圖300的邏輯操作(logic operation：LOP)。此外，在光罩資資料準備732中，該些應用至積體電路設計佈圖300的程序可以被以各種不同的順序來執行。

在光罩資資料準備732之後與光罩製作744中，光罩745或一組光罩745基於積體電路設計佈圖300被製造。在一些實施例中，光罩製作744包含基於積體電路設計佈圖300執行一或多個微影曝光。在一些實施例中，電子束或多個電子束的機制基於積體電路設計佈圖300被使用以形成一圖案於光罩745之上。光罩745可被多種不同的科技來形成。在一些實施例中，光罩745以二元科技來形成。在一些實施例中，光罩圖案包含不透明區域與透明區域。用於照射塗佈在晶圓上的敏感材料層(例如光阻)的一輻射束被不透明區域阻擋，以及該輻射束穿透透明區域。在一例中，光罩745的二元光罩包含透明基板(例如石英玻璃)與塗佈在二元光罩不投明區域的不透明材料(例如鉻)。在另一例中，光罩745以相位移技術形成。在光罩745中的相位移光罩中，形成於相位移光罩上的圖案中各種不同的特徵用以具有適當的相差以增強解析度與影像品質。在不同的例子中，相位移光罩可為減弱式相位移光罩或替代的相位移光罩。由光罩製作744產生的光罩被用在各種不同的製程中。例如，光罩被用在離子佈植製程以形成半導體晶圓753上各種不同的摻雜區，光罩被用在蝕刻製程以形成半導體晶圓753上各種不同的蝕刻區，及/或光罩被用在其他合適的製程中。

積體電路製造廠750包含晶圓製造752。積體電路製造廠750為積體電路製造商，該積體電路製造商包含一或多個製造各種不同的體電路產品的製造廠。在一些實施例中，積體電路製造廠750為半導體廠。例如，一製造廠可提供多個積體電路產品的前端製程(front-end-of-line：FEOL)，第二製造廠可提供積體電路產品連接與封裝的後端製程(back-end-of-line：BEOL)，以及第三製造廠可提供其他服務予製造商。

積體電路製造廠750使用由光罩工廠730製造的光罩以製作積體電路裝置760。因此，積體電路製造廠750至少直接使用積體電路設計佈圖300以製造積體電路裝置760。在一些實施例中，半導體晶圓753由積體電路製造廠750使用用來形成積體電路裝置760的光罩745來製造。在一些實施例中，積體電路製造包含至少間接基於積體電路設計佈圖300執行一或多個微影曝光。半導體晶圓753包含矽基板或其他具有材料層形成於上的合適基板。半導體晶圓753更包含一或多個各種不同的摻雜區、介電特徵、多層互連結構、及其相似之物(在接下來的製程中形成)。

積體電路製造系統(例如第7圖中的積體電路製造系統700)的細節與其積體電路的製造流程可由下列文件得知，例如，2016年2月9日有效的美國專利9,256,709號，2015年10月1號早公開的美國專利申請20150278429號，2014年2月6號早公開的美國專利申請20140040838號，與2007年8月21日有效的美國專利7,260,442號，本揭示文件包含以上每一參考資料之全部內容。

在一些實施例中，一種調整積體電路設計佈圖的方法，其包含於第一技術節點，接收第一積體電路的第一積體電路設計佈圖，依據設計規則，從第一閘極佈圖圖案取得第二閘極佈圖圖案，基於第一閘極佈圖圖案與該第二閘極佈圖圖案，決定第一積體電路設計佈圖在第一方向上的變化因子，以及沿第一方向，使用變化因子，調整第一互連佈圖圖案以決定第二互連佈圖圖案。第一積體電路設計佈圖包含第一閘極佈圖圖案沿第一方向相互分隔，第一互連佈圖圖案連接第一閘極佈圖圖案，至少一可縮小區域，以及至少一不可縮小區域。設計規則與第二技術節點有關，第二技術節點與第一技術節點不同。變化因子中的每個變化因子對應至至少一可縮小區域與至少一不可縮小區域中的一個。第二互連佈圖圖案連結至第二閘極佈圖圖案。

在一些實施例中，如上述的方法，決定變化因子包含比較第一閘極佈圖圖案中的每一第一閘極佈圖圖案的間隔與第二閘極佈圖圖案中對應的第二閘極佈圖圖案的間隔。

在一些實施例中，如上述的方法，決定變化因子更包含決定第一閘極佈圖圖案的第一組與第一閘極佈圖圖案的第二組。第一閘極佈圖圖案的第一組於可縮小區域，第一閘極佈圖圖案的第二組於不可縮小區域。可縮小區域的第一閘極佈圖圖案的第一組有小於一的變化因子，以及於不可縮小區域的第一閘極佈圖圖案的第二組有等於一的變化因子。

在一些實施例中，如上述的方法，決定第一閘極佈圖圖案的第一組與第一閘極佈圖圖案的第二組包含計算第一閘極佈圖圖案的第一組的變化因子。第一閘極佈圖圖案的第一組的變化因子被計算為P/Q比例，Q對應至第一閘極佈圖圖案的第一組的間隔總和，以及P對應至第二閘極佈圖圖案的對應的組的間隔總和。

在一些實施例中，如上述的方法，調整第一互連佈圖圖案包含使用對應的可縮小區域的變化因子，縮小在可縮小區域中的第一互連佈圖圖案的第一互連圖案的一部分，在不可縮小區域維持複數個第一互連佈圖圖案中的第一互連圖案的另一部分不變。

在一些實施例中，如上述的方法，調整第一互連佈圖圖案包含調整複數個第一互連佈圖圖案的每一第一互連佈圖圖案的尺寸與位置。

在一些實施例中，如上述的方法，更包含對第二互連佈圖圖案執行設計規檢查。

在一些實施例中，如上述的方法，更包含改變複數個第二互連佈圖圖案的第二互連佈圖圖案的尺寸至最近的範圍值，其中複數個第二互連佈圖圖案的第二互連佈圖圖案未符合與第二技術節點相關的設計規則。

在一些實施例中，如上述的方法，更包含沿第一方向，使用變化因子，調整第一積體電路設計佈圖的額外的佈圖圖案，其中第一積體電路設計佈圖的額外的佈圖圖案包含在第一互連佈圖圖案上的互連層的額外層。

本揭示內容之實施方式是關於一種處理積體電路設計佈圖的方法，其包含於第一技術節點，接收第一積體電路的第一積體電路設計佈圖，依據設計規則，從第一閘極佈圖圖案取得第二閘極佈圖圖案，藉由比較第一閘極佈圖圖案與第二閘極佈圖圖案，決定第一積體電路設計佈圖在第一方向上的第一變化因子，沿第一方向，使用第一變化因子，調整第一互連佈圖圖案以決定第二互連佈圖圖案，以及實現第二積體電路設計佈圖於晶片上。第一積體電路設計佈圖包含第一閘極佈圖圖案沿第一方向相互分隔以及沿第二方向延伸，第一互連佈圖圖案連接第一閘極佈圖圖案，可縮小區域，以及不可縮小區域。第二方向不同於第一方向。計規則與第二技術節點有關，第二技術節點與第一技術節點不同。第一變化因子中的每個變化因子對應至可縮小區域與不可縮小區域中的一個。第二互連佈圖圖案連結至第二閘極佈圖圖案。第二積體電路設計佈圖包含第二閘極佈圖圖案與第二互連佈圖圖案。

在一些實施例中，如上述的方法，取得第二閘極佈圖圖案包含調整複數個第一閘極佈圖圖案的至少一第一閘極佈圖圖案的寬度與長度，以及，依據預定義的變化表，調整第一閘極佈圖圖案中相鄰的第一閘極佈圖圖案間隔。

在一些實施例中，如上述的方法，更包含對第二互連佈圖圖案執行設計規則檢查。

在一些實施例中，如上述的方法，更包含決定第一積體電路設計佈圖在第二方向上的第二變化因子。

在一些實施例中，如上述的方法，其中決定第二變化因子包含沿第二方向，比較複數個第一閘極佈圖圖案中的每一第一閘極佈圖圖案的間隔與複數個第二閘極佈圖圖案中對應的第二閘極佈圖圖案的間隔。

在一些實施例中，如上述的方法，更包含沿第二方向，使用第二變化因子，調整第一互連佈圖圖案。

本揭示內容之實施方式是關於一種處理積體電路設計佈圖的系統，其包含處理器，以及電腦可讀儲存媒體連接至處理器。處理器用以執行儲存於電腦可讀儲存媒體的指令以於第一技術節點，接收第一積體電路的第一積體電路設計佈圖，依據設計規則，從第一閘極佈圖圖案取得第二閘極佈圖圖案，基於第一閘極佈圖圖案與第二閘極佈圖圖案，決定第一積體電路設計佈圖在第一方向上的變化因子，以及沿第一方向，使用變化因子，調整第一互連佈圖圖案以決定第二互連佈圖圖案。第一積體電路設計佈圖包含第一閘極佈圖圖案沿第一方向相互分隔，第一互連佈圖圖案連接第一閘極佈圖圖案，可縮小區域，以及不可縮小區域。設計規則與第二技術節點有關，第二技術節點與第一技術節點不同。變化因子中的每個變化因子對應至可縮小區域與不可縮小區域中的一個。第二互連佈圖圖案連結至第二閘極佈圖圖案。

在一些實施例中，如上述的系統，其中處理器更用以執行儲存於電腦可讀儲存媒體的指令以對第二互連佈圖圖案執行設計規則檢查。

在一些實施例中，如上述的系統，其中處理器更用以執行儲存於電腦可讀儲存媒體的指令以改變複數個第二互連佈圖圖案的第二互連佈圖圖案的尺寸至最近的範圍值，其中複數個第二互連佈圖圖案的第二互連佈圖圖案未符合與第二技術節點相關的設計規則。

在一些實施例中，如上述的系統，其中處理器更用以執行儲存於電腦可讀儲存媒體的指令以實現第二積體電路設計佈圖於晶片上，其中第二積體電路設計佈圖包含第二閘極佈圖圖案與第二互連佈圖圖案。

雖然本發明實施例已揭露如上，然其並非用以限定本發明實施例，任何熟習此技藝者，在不脫離本發明實施例之精神和範圍內，當可做些許之更動與潤飾，因此本發明實施例之保護範圍當以後附之申請專利範圍所界定為準。

200、300‧‧‧積體電路設計佈圖

232、234、236‧‧‧區域

T1、T2、T3‧‧‧點

Claims

一種調整積體電路設計佈圖的方法，包含：於一第一技術節點，接收一第一積體電路的一第一積體電路設計佈圖，其中該第一積體電路設計佈圖包含：複數個第一閘極佈圖圖案沿一第一方向相互分隔；複數個第一互連佈圖圖案連接該複數個第一閘極佈圖圖案；至少一可縮小區域；以及至少一不可縮小區域；依據一組設計規則，從該複數個第一閘極佈圖圖案取得複數個第二閘極佈圖圖案，該組設計規則與一第二技術節點有關，該第二技術節點與該第一技術節點不同；基於該複數個第一閘極佈圖圖案與該複數個第二閘極佈圖圖案，決定該第一積體電路設計佈圖在該第一方向上的複數個變化因子，其中該複數個變化因子中的每個變化因子對應至該至少一可縮小區域與該至少一不可縮小區域中的一個；以及沿該第一方向，使用該複數個變化因子，調整該複數個第一互連佈圖圖案以決定複數個第二互連佈圖圖案，其中該複數個第二互連佈圖圖案連結至該複數個第二閘極佈圖圖案。