JP4064617B2 - マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法 - Google Patents
マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4064617B2 JP4064617B2 JP2000327300A JP2000327300A JP4064617B2 JP 4064617 B2 JP4064617 B2 JP 4064617B2 JP 2000327300 A JP2000327300 A JP 2000327300A JP 2000327300 A JP2000327300 A JP 2000327300A JP 4064617 B2 JP4064617 B2 JP 4064617B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- design
- correction
- mask
- reference value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の光露光工程で用いるマスクを補正するマスクパターン補正方法、マスクパターン補正装置、及びマスクパターン補正プログラムを格納した記録媒体、及びこのマスクを用いた光露光工程を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路において、設計／製造可能な最小の線幅を示すデザインルールは、微細加工技術の向上とともに縮小され、今や、サブクォーターミクロン（０．２５μｍ以下）の線幅（ゲート長など）をもつ素子を形成することができるようになった。設計者は、このデザインルールを満たす範囲でいかなるパターンを形成／配置することができ、高密度の集積回路を設計することができる。
【０００３】
しかし、デザインルールが縮小され、素子が微細化されたために、マスクパターンをウェハ上に光転写する際に生じる近接効果（ＯＰＥ：Optical Proximity Effect）が素子特性に影響を与えるようになってきた。例えば、デザインルールを満たすパターンであっても、パターン中の鋭利部分は転写されずに角が取れて丸くなり、或いはラインパターンの粗密分布によりライン幅が変化してしまう。素子の微細化により、素子の大きさに対する近接効果の割合が増え、素子特性に影響を及ぼしてしまう。
【０００４】
従来、このＯＰＥを補正する手法として、様々な近接効果補正（ＯＰＣ：Optical Proximity Correction）技術が提案されてきた。例えば、転写されないパターン部分に対して所定の補正（ＯＰＣ）パターンを付与する近接効果補正を行うことで、ＯＰＥによる影響を回避し、設計パターンとウェハ上の転写パターンとの誤差を減じていた。
【０００５】
【発明が解決しようとする課題】
しかし、近年の半導体素子の更なる微細化に伴い、デザインルールとパターン配置によっては、デザインルールを満たしていても配置されたパターンのプロセス裕度が基準値に対して小さい場合がある。
【０００６】
例えば、大口径のウェハの光露光（光リソグラフィ）工程において、ウェハ全面に対して露光量（ドーズ量）、焦点距離（フォーカス）を一定に保つことが困難になる。ウェハ中央と外周とでは、露光量及び焦点距離の誤差が多少なり存在する。露光量と焦点距離が変化すると、ウェハ上に転写されるパターンが設計パターンからずれてきてしまう。
【０００７】
このように、デザインルールを満足しているパターン配置であっても、露光量と焦点距離の変動量に対するプロセス裕度が基準値を満たすことができない状況が発生することがある。その場合、プロセス裕度が基準値を満たすようにデザインルールを制限しなければならず、半導体装置の設計上大きな制約となっていた。
【０００８】
従来のＯＰＣ技術は半導体ウェハ上のパターンが設計デザイン寸法どおりになるようにマスク寸法を補正するものであり、設計されたデザインのプロセス裕度を増加させるものではない。従って、従来技術では、プロセス裕度が基準値に満たないパターンに対して補正することができない。
【０００９】
本発明はこのような従来技術の問題点を解決するために成されたものであり、その目的は、半導体ウェハ上にプロセス裕度及び補正精度が高いパターンを形成するマスクパターン補正方法、マスクパターン補正装置及びマスクパターン補正プログラムを格納した記録媒体を提供することである。
【００１０】
本発明の他の目的は、集積度が高い半導体チップを歩留り良く製造する半導体装置の製造方法を提供することである。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の特徴は、所定のデザインルールに従って設計された、半導体装置の光露光工程において使用するマスクの設計パターンから、露光量と焦点距離の変動に対するプロセス裕度が所定の基準値に達していないパターンを抽出する第１ステップと、プロセス裕度が基準値を満たすようにパターンを補正する第２ステップとを少なくとも具備するマスクパターン補正方法であることである。
【００１２】
ここで、デザインルールは、マスクパターンを設計するうえでの設計基準であり、光露光技術、エッチング加工技術などのいわゆる微細加工技術において、製造することができる最小のライン寸法、スペース寸法などを規定している。このデザインルール上では製造可能なパターンであっても、光露光工程における露光量或いは焦点距離などの変動により、実際にはパターン寸法が大きく変動してしまうパターンが存在する。この露光量或いは焦点距離などの変動によるパターン寸法の変動量が大きい場合、「プロセス裕度」が基準値に達していないと判断し、設計パターンに対して補正を施す。プロセス裕度の基準値は、デザインルール、微細加工精度、素子の電気特性などを勘案して定められる。
【００１３】
本発明の第１の特徴によれば、マスクの設計パターンに対して、プロセス裕度の補正を行うことができる。また、この補正の対象となるマスクの設計パターンは、デザインルールに従って作成されたものである。従って、デザインルールに対してプロセス裕度に関するルールを加えたり、或いはデザインルールを制限することなく、プロセス裕度が基準値に満たないパターンを補正することができる。また、プロセス裕度が基準値を常に満たすパターンを半導体ウェハ上に形成し、且つ補正精度の高いマスクパターンを形成することができる。
【００１４】
本発明の第１の特徴において、補正の前後で前記パターンのパターンピッチが一定に保持されているか否かを判定する第３ステップをさらに具備することが望ましい。パターンにプロセス裕度の補正を施すことで、補正の前後でパターンピッチが変化する場合が考えられる。そこで、補正後のパターンに対して、パターンピッチの変化の有無を判定し、パターンピッチの変化がある場合に、該当するパターンに対して再度プロセス裕度の補正を施す。つまり、第３ステップにおいてデザインルールを満たしていないと判定された場合、第２ステップに戻り、プロセス裕度を満たし、且つパターンピッチが一定に保持されるまで繰り返し補正を行うことで、補正精度をより高めることができる。
【００１５】
本発明の第１の特徴において、補正後のパターンが、デザインルールを満たしているか否かを判定する第４ステップをさらに具備することが望ましい。パターンにプロセス裕度の補正を施すことで、プロセス裕度は満たすがデザインルールを満たさなくなる場合が考えられる。そこで、補正後のパターンに対して、デザインルールに規定する最小ライン寸法及び最小スペース寸法を満たすか否かを判定し、デザインルール違反を発見した場合に、該当する設計パターンに対して再度プロセス裕度の補正を施す。つまり、第４ステップにおいてデザインルールを満たしていないと判定された場合、第２ステップに戻り、プロセス裕度及びデザインルールを同時に満たすまで繰り返し補正を行うことで、補正精度をより高めることができる。なお、第４ステップは、第２ステップの後に行えばよく、第３ステップとの前後関係は特に問わない。
【００１６】
本発明の第１の特徴において、第２ステップにおいて補正されたパターンがラインパターンである場合、第４ステップは、ラインパターンが、デザインルールに規定する最小ライン寸法及び最小スペース寸法以上のライン寸法及びスペース寸法を有するパターンであるか否かを判定するステップであることが望ましい。さらに、第２ステップにおいて補正されたパターンが配線パターンである場合、補正後の配線パターンのライン寸法が、配線容量の許容範囲内に収まっているか否かを判定する第５ステップを有することが望ましい。配線パターンにプロセス裕度の補正を施すことで、プロセス裕度は満たすが配線容量が基準値より大きくなる場合が考えられる。そこで、補正後の配線パターンのライン寸法が、配線容量の許容範囲内におさまっているか否かを判定し、許容範囲を越えている場合には、該当する設計パターンに対して再度プロセス裕度の補正を施す。つまり、第５ステップにおいて配線容量が許容範囲内におさまっていないと判定された場合、第２ステップに戻り、プロセス裕度及び容量基準を同時に満たすまで繰り返し補正を行うことで、補正精度をより高めることができる。なお、第５ステップは、第２ステップの後に行えばよく、第３ステップ或いは第４ステップとの前後関係は特に問わない。
【００１７】
本発明の第１の特徴において、第１ステップは、
（１）設計パターンを用いて光露光工程のシミュレーションを行い、露光量と焦点距離の条件を振ったときの転写パターンを算出する第１作業と、
（２）転写パターンを用いて、露光量と焦点距離を振ったときのパターン寸法の変動量を算出する第２作業と、
（３）パターン寸法の変動量が基準値以上であるか否かを判定することにより、プロセス裕度を判定する第３作業と
から構成されていることが望ましい。
【００１８】
本発明の第１の特徴において、第２ステップの後に、補正された設計パターンがウェハ上に転写及び加工される際、所望パターン寸法または所望パターン形状が形成できなくなる場合に、所望パターン寸法または所望パターン形状を得るために補正された設計パターンを更に近接効果補正を施すことが望ましい。補正後の設計パターンに対して必要な近接効果補正を行うことで、より高精度なマスクパターン補正を行うことができるようになる。
【００１９】
また、補正対象のマスクは、配線パターンなどのライン系或いはコンタクトホール系であることが望ましい。ライン系の場合、ライン及びそれに隣接するスペースとの関係からプロセス裕度の判定を行うことができ、コンタクトホール系の場合、コンタクト径及び隣接するコンタクト間距離の関係からプロセス裕度の判定を行うことができる。さらに、コンタクトホール系で作成された補正ルールが、コンタクトホールの各々の辺に独立して適用されることが望ましい。
【００２０】
本発明の第２の特徴は、所定のデザインルールに従って設計された、半導体装置の光露光工程において使用するマスクの設計パターンから、露光量と焦点距離の変動に対するプロセス裕度が所定の基準値に達していないパターンを抽出するパターン抽出部と、プロセス裕度が基準値を満たすようにパターンを補正するパターン補正部とを少なくとも具備するマスクパターン補正装置であることである。
【００２１】
本発明の第３の特徴は、所定のデザインルールに従って設計された、半導体装置の光露光工程において使用するマスクの設計パターンから、露光量と焦点距離の変動に対するプロセス裕度が所定の基準値に達していないパターンを抽出する第１ステップと、プロセス裕度が基準値を満たすようにパターンを補正する第２ステップとを少なくとも具備するマスクパターン補正プログラムを格納した記録媒体であることである。
【００２２】
本発明の第４の特徴は、
（１）所定のデザインルールに従って、半導体装置の光露光工程において使用するマスクを設計する第１ステップと、
（２）マスクの設計パターンから、露光量と焦点距離の変動に対するプロセス裕度が所定の基準値に達していないパターンを抽出する第２ステップと、
（３）プロセス裕度が基準値を満たすようにパターンを補正する第３ステップと、
（４）補正後の設計パターンに対して近接効果補正を行う第４ステップと、
（５）設計パターンに基づいてマスクを製作する第５ステップと、
（６）マスクを用いた光露光工程を含む所定の半導体製造工程により、半導体ウェハを製造する第６ステップと
を少なくとも具備する半導体装置の製造方法であることである。
【００２３】
本発明の第４の特徴によれば、デザインルールに制限をかけることなく、光露光工程での露光量或いは焦点距離の変動、近接効果に対する補正精度の高いマスクパターンを製作することができる。そして、このマスクを用いて半導体ウェハ上にパターンを転写して、半導体集積回路を製造することで、不良発生率が低い半導体ウェハを製造することができる。従って、生産効率（製造歩留り）の高い半導体装置の製造方法を提供することができる。
【００２４】
【発明の実施の形態】
（第１の実施の形態）
以下図面を参照して、本発明の実施の形態を説明する。図１は、本発明の第１の実施の形態に係るマスクパターン補正装置の構成を示すブロック図である。本発明の第１の実施の形態に係るマスクパターン補正装置２６は、マスクパターン補正処理に必要な設計パターンデータなどを格納したデータ記憶部１と、マスクパターン補正プログラムなどを格納したプログラム記憶部２と、一連のマスクパターン補正処理を実行するための機能手段を備えた処理制御部３とから少なくとも構成されている。処理制御部３は、通常のコンピュータシステムの中央処理装置（ＣＰＵ）の一部を構成している。データ記憶部１及びプログラム記憶部２はＣＰＵの内部の主記憶装置で構成しても良く、このＣＰＵに接続された半導体ＲＯＭや半導体ＲＡＭなどの半導体メモリ、或いは磁気ディスク装置などの記憶装置で構成してもよい。
【００２５】
処理制御部３は、露光量（ドーズ量）及び焦点距離（フォーカス）に対するプロセス裕度が、予め定められた所定の基準値に達していないパターンを設計パターンから抽出するパターン抽出部６と、抽出されたパターンをプロセス裕度が基準値を満たすように補正するパターン補正部７と、補正後のパターンピッチが補正前のパターンピッチに対して、一定に保持されているか否かをチェックするパターンピッチチェック部８と、補正後のパターンの配線容量が許容範囲内に収まっているか否かをチェックする配線容量チェック部９と、補正後のパターンがデザインルールを満たしているか否かをチェックするデザインルールチェック部１０と、補正後の設計パターンの必要な部分に対して近接効果補正（ＯＰＣ）パターンを付して、近接効果補正を施す近接効果補正（ＯＰＣ）部１１とから少なくとも構成されている。これらのパターン抽出部６、パターン補正部７、パターンピッチチェック部８、配線容量チェック部９、デザインルールチェック部１０、ＯＰＣ部１１は、それぞれ専用のハードウェアで構成しても良く、通常のコンピュータシステムのＣＰＵを用いて、ソフトウェアで実質的に等価な機能を有する機能手段としてそれぞれを構成してもよい。
【００２６】
パターン抽出部６は、所定のデザインルールに従って設計された、半導体装置の光露光工程において使用するマスクの設計パターンから、露光量と焦点距離の変動に対するプロセス裕度が所定の基準値に達していないパターンを抽出する機能を有する。
【００２７】
また、パターン抽出部６は、
（１）設計パターンを用いて光露光工程のシミュレーションを行い、露光量と焦点距離の条件を振ったときの転写パターンを算出する手段と、
（２）転写パターンを用いて、露光量と焦点距離の条件を振ったときのパターン寸法の変動量を算出する手段と、
（３）パターン寸法の変動量が基準値よりも大きいか否かを判定することにより、プロセス裕度を判定する手段と
から構成されている。これらの機能手段は、それぞれ専用のハードウェアで構成しても良く、通常のコンピュータシステムのＣＰＵを用いて、ソフトウェアで実質的に等価な機能を有する機能手段としてそれぞれを構成してもよい。
【００２８】
処理制御部３には、入出力制御部２５を介して、操作者からのデータや命令などの入力を受け付ける入力装置４及びパターン補正結果を出力する出力装置５がそれぞれ接続されている。入力装置４はキーボード、マウス、ライトペンまたはフロッピーディスク装置などで構成されている。また出力装置５はディスプレイ装置やプリンタ装置などにより構成されている。
【００２９】
マスクパターン補正装置２６には、マスクパターン設計装置１２が接続されている。マスクパターン設計装置１２は、半導体装置の光露光工程において使用するマスクを設計する機能を有する。設計パターンデータは、マスクパターン補正装置２６に送信され、データ記憶部１に格納される。
【００３０】
図１に示した処理制御部３で実行される各処理の入力データは、データ記憶部１に格納され、プログラム命令はプログラム記憶部２に格納される。そしてこれらのデータ及びプログラム命令は必要に応じてＣＰＵに読み込まれ、ＣＰＵの内部の処理制御部３によって、制御処理が実行されるとともに、各工程で発生した数値情報などのデータはＲＡＭや磁気ディスクなどのデータ記憶部１に格納される。
【００３１】
次に、図２乃至図４を参照して、処理制御部３で実行されるマスクパターン補正の処理手順を説明する。ここで重要なことは以下に示すとおりである。即ち、従来技術では設計パターンを変更することなく、マスクパターンがウェハ上に転写されない場合にＯＰＣなどの手法でマスクパターンを補正していた。これに対して、本発明は設計パターンからプロセス裕度が基準値を満たしていないパターンを抽出し、抽出されたパターンのプロセス裕度が基準値を満たすように設計パターンを補正し、補正された設計パターンがウェハ上に転写されない場合は、ＯＰＣなどの手法でさらにマスクパターンを補正する。
【００３２】
図２は、本発明の第１の実施の形態に係るマスクパターン補正方法の全体構成を示すフローチャートである。なお、第１の実施の形態においては、ラインとスペースとから構成される配線パターンについてそのラインとそれに隣接するスペースとの関係に着目する。そして、ラインとスペースの関係から得られるプロセス裕度が基準値を満たさない配線パターンを抽出して、抽出された配線パターンのプロセス裕度が基準値を満たすように補正する方法について述べる。
【００３３】
（イ）まず、ステップＳ０１において、マスクの設計パターンをＣＰＵ内に読み込み、ラインとスペースの関係から得られるプロセス裕度が基準値に達していない配線パターンを設計パターンから抽出する。デザインルール上では製造可能な配線パターンであっても、光露光工程における露光量或いは焦点距離などの変動により、実際にはパターン寸法が大きく変動してしまう配線パターンが存在する。この露光量或いは焦点距離などの変動によるパターン寸法の変動量が大きい配線パターンは、プロセス裕度が基準値に達していない配線パターンであると判断され、設計パターンから抽出される。ここで、ステップＳ０１は、ステップＳ０１１乃至Ｓ０１６から構成される。図３は、ステップＳ０１の詳細な構成を示すフローチャートである。
【００３４】
まず、ステップＳ０１１において、設計パターンから、任意の配線パターンを選び出す。選出する配線パターンの数は、単数であっても構わないが、複数であることが望ましい。図４（ａ）は、ステップＳ０１１において選出された３つの配線パターン（１３〜１５）の一例を示す。選出された配線パターン（１３〜１５）のライン寸法（Ｌ１、Ｌ２、Ｌ３）及びスペース寸法（Ｓ１、Ｓ２）が設計パターンデータから読み出される。
【００３５】
次に、ステップＳ０１２において、露光量及び焦点距離の条件を振って、露光工程のシミュレーションを行う。図４（ｂ）は、図４（ａ）に示した配線パターン（１３〜１５）のシミュレーション結果（転写パターン）を示す。実線は、図４（ａ）に示した設計パターンを示す。破線は、露光量及び焦点距離の条件を所定範囲内で振ったときの最大ライン寸法及び最小ライン寸法の転写パターンを示す。ここでいう所定範囲とは、実際の光露光工程において想定しうる露光量及び焦点距離の変動範囲であることが望ましい。
【００３６】
次に、ステップＳ０１３において、各配線パターン（１３〜１５）について、最大ライン寸法と最小ライン寸法の間隔（パターン寸法の変動量）１６を算出する。図４（ｂ）に示すように、配線パターン１３の変動量１６に比して、配線パターン１４及び配線パターン１５の変動量１６が大きい。
【００３７】
次に、ステップＳ０１４において、各配線パターン（１３〜１５）について、変動量１６が基準値以上であるか否かを判定する。変動量１６が基準値以上である場合（ステップＳ０１４においてＹＥＳ）、ステップＳ０１５へ進み、プロセス裕度が基準値に達していない配線パターン（プロセス裕度未達パターン）であると判断され、設計パターンから抽出される。変動幅１６が基準値よりも小さい場合（ステップＳ０１４においてＮＯ）、ステップＳ０１５を飛ばしてステップ０１６へ進む。つまり、プロセス裕度が基準値を満たしている配線パターンであると判断され、プロセス裕度の補正対象から外される。なおここでは、図４（ｂ）に示した配線パターン１３の変動量は基準値よりも小さいと判断され、パターン１４及びパターン１５の変動量１６は基準値以上であると判断されるものとする。
【００３８】
次に、ステップＳ０１６において、設計パターンの中でまだパターン選出（Ｓ０１１）されていない配線パターンがあるか否かを判定する。設計パターン中の総ての配線パターンがすでに選出されている場合（ステップＳ０１６においてＹＥＳ）、ステップＳ０２へ進む。設計パターン中の総ての配線パターンがまだ選出されていない場合（ステップＳ０１６においてＮＯ）、ステップＳ０１１へもどり、まだ選出されていない配線パターンに対して上記ステップを行う。そして、設計パターン中の総ての配線パターンが選出されるまで、このループを繰り返す。
【００３９】
（ロ）次に、ステップＳ０２において、プロセス裕度未達パターンとして抽出された配線パターンに対して、プロセス裕度が基準値を満たすように補正を施す。変動量１６が基準値以上である配線パターン１４及び配線パターン１５に対して、変動量１６が基準値よりも小さくなるように、図４（ｃ）に示すように、ライン寸法及びスペース寸法を補正する。例えば、配線パターン１４のライン寸法をＬ２からＬ２’まで広げ、配線パターン１３とのスペース寸法をＳ１からＳ１’まで狭める。配線パターン１５に対しても同様に、ライン寸法及びスペース寸法を補正する。なお、変動量１６が基準値よりも小さくなるように補正するには、露光工程のシミュレーションとパターン補正作業とを連動させ、変動量１６が基準値よりも小さくなるまでシミュレーションと補正作業を繰り返し行えばよい。
【００４０】
（ハ）次に、ステップＳ０３において、補正の前後でパターンピッチが一定に保たれているか否かをチェックする。補正前後において、パターン寸法とスペース寸法はそれぞれ変化するが、パターンピッチは変化していないことが望ましい。しかし、補正の仕方によっては、パターンピッチまで変化してしまう場合が考えられる。そこで、パターンに補正を施した後に、パターンピッチのチェックを行い、補正前後でパターンピッチを一定に保持する。
【００４１】
図４（ｃ）において、配線パターン１４の補正後のライン寸法Ｌ２’、及び配線パターン１５の補正後のライン寸法Ｌ３’は、補正前のライン寸法Ｌ２及びライン寸法Ｌ３よりもそれぞれ広がっている。しかし、補正前のスペース寸法Ｓ１及びＳ２を、補正後のスペース寸法Ｓ１’及びＳ２’までそれぞれ狭めている。従って、補正の前後で、３つの配線パターン（１３〜１５）のパターンピッチは一定に保持されている。
【００４２】
補正前後でパターンピッチが一定保持されている場合（ステップＳ０３においてＹＥＳ）、ステップＳ０４へ進み、パターンピッチが一定に保持されていない場合（ステップＳ０３においてＮＯ）、ステップＳ０２戻り、パターンピッチが一定に保たれるように再度パターン補正を行う。
【００４３】
（ニ）次に、ステップＳ０４において、補正後の配線パターンの配線容量が許容範囲内に収まっているか否かを判定する。通常、配線パターンの設計において、上下の配線層間で生じる寄生容量（配線容量）について許容範囲が設けられている。配線容量がこの許容範囲を越えている場合、動作速度低下、信号遅延などの不具合を発生する惧れがある。また、配線パターンのプロセス裕度を補正する場合、ライン寸法を広げることでこの許容範囲を越えてしまうことが考えられる。従って、プロセス裕度の補正を行った後に、配線容量が許容範囲内に収まっているか否かを判定する。補正後の配線パターン（１３〜１５）の配線容量が許容範囲内に収まっている場合（ステップＳ０４においてＹＥＳ）、ステップＳ０５へ進む。補正後の配線パターン（１３〜１５）の配線容量が許容範囲内に収まっていない場合（ステップＳ０４においてＮＯ）、ステップＳ０２に戻り、配線容量が許容範囲内に収まるように再度パターン補正を行う。
【００４４】
（ホ）次に、ステップＳ０５において、補正後の配線パターンがデザインルールを満たしているか否かを判定する。即ち、補正後の配線パターンのライン寸法及びスペース寸法がデザインルールで規定する最小ライン寸法及び最小スペース寸法以上であるか否かを判定する。パターンピッチ或いは配線容量と同様に、プロセス裕度の補正により、補正後の配線パターンがデザインルールに違反する場合が考えられる。従って、プロセス裕度の補正を行った後に、デザインルールチェックを行う。補正後の配線パターンがデザインルールを満たしている場合（ステップＳ０５においてＹＥＳ）、ステップＳ０６へ進む。補正後の配線パターンがデザインルールを満たしていない場合（ステップＳ０５においてＮＯ）、ステップＳ０２に戻り、デザインルールを満たすように再度パターン補正を行う。
【００４５】
（へ）次に、ステップＳ０６において、補正後の配線パターンの必要な箇所に対して、ＯＰＣパターンを付与して、近接効果補正（ＯＰＣ）を行う。
【００４６】
（ト）最後に、ステップＳ０７において、設計パターンデータに基づいてマスクを製作する。
【００４７】
本発明の第１の実施の形態に係るマスクパターン補正方法を実現するためのプログラムは、コンピュータ読み取り可能な記録媒体に格納することができる。この記録媒体は、図１に示したプログラム記憶部２として用いる、あるいはプログラム記憶部２に読み込ませ、このプログラムにより処理制御部３における種々の作業を所定の処理手順に従って実行することができる。ここで、記録媒体には、例えばＲＯＭ、ＲＡＭ等の半導体メモリ、磁気ディスク、光ディスク、磁気テープ等のプログラムを記録することできる記録媒体が含まれる。
【００４８】
図６は、これらの記録媒体に格納されたプログラムを読み取り、そこに記述された手順に従って、マスクパターン補正プログラムを実現するコンピュータシステムからなるマスクパターン補正装置９０の一例を示す外観図である。このマスクパターン補正装置９０の本体前面には、フロッピーディスクドライブ９１、及びＣＤ−ＲＯＭドライブ９２が設けられており、磁気ディスクとしてのフロッピーディスク９３または光ディスクとしてのＣＤ−ＲＯＭ９４を各ドライブ入り口から挿入し、所定の読み出し操作を行うことにより、これらの記録媒体に格納されたプログラムをシステム内にインストールすることができる。また、所定のドライブ装置９７を接続することにより、例えばゲームパックなどに使用されている半導体メモリとしてのＲＯＭ９５や、磁気テープとしてのカセットテープ９６を用いることもできる。また、マスクパターン補正装置９０の本体背面に接してマスクパターン設計装置１２が接続され、マスク設計が行われるその場で設計パターンデータに対してプロセス裕度の補正を施すことができる。
【００４９】
本発明の第１の実施の形態によれば、設計パターンが配線パターンである場合において、設計パターンからプロセス裕度が基準値に達していない配線パターンを抽出してプロセス裕度の補正を施すことができる。従って、プロセス裕度が基準値を常に満たす配線パターンのマスクに形成することができる。また、プロセス裕度と同時に、配線容量、パターンピッチ、デザインルールなどのチェック、及びＯＰＣ補正を行うことで、補正精度の高いマスクパターンを形成することができる。また、デザインルールに対してプロセス裕度に関するルールを加えたり、或いはデザインルールを制限することなく、プロセス裕度が基準値に満たないパターンを補正することができる。
【００５０】
（第２の実施の形態）
第１の実施の形態では、補正対象のパターンがラインとスペースから構成される配線パターン（ラインパターン）である場合について説明した。しかし、本発明は、これに限定されるわけではなく、コンタクトホール、ゲート電極などラインパターン以外の任意レイヤのパターンに対しても適用することができる。第２の実施の形態では、コンタクトホールパターンを例に取り、マスクパターン補正方法を説明する。また、第２の実施の形態では、コンタクトホールパターンと隣接するコンタクトホールパターン間のスペースとの関係に着目し、そのコンタクトホールパターンのプロセス裕度が基準値を満たさないパターン配置を抽出して、それがプロセス裕度を満たすように補正する方法を述べる。
【００５１】
（イ）まず、設計パターンから、任意のコンタクトホールパターンを選び出す。図５（ａ）は、設計パターンから任意に選び出されたコンタクトホールパターンを示すレイアウト図である。コンタクトホール１７を中心として、上下左右にそれぞれ１つづつ所定の間隔を置いて別のコンタクトホール（１８、２０〜２２）が配置されている。ここで、上下方向に配列されたコンタクトホール（１７、１８、２０）のパターン寸法をそれぞれＨＶ１、ＨＶ２、ＨＶ３とし、コンタクトホール１７と１８間のスペース寸法をＤＶ１、コンタクトホール１７と２０間のスペース寸法をＤＶ２とする。
【００５２】
（ロ）次に、露光量及び焦点距離の条件を振って、露光工程のシミュレーションを行う。図５（ｂ）は、図５（ａ）に示したコンタクトホールパターンのシミュレーション結果（転写パターン）を示す。実線は、図５（ａ）に示した設計パターンを示す。破線は、露光量及び焦点距離の条件を所定範囲内で振ったときの最大パターン寸法及び最小パターン寸法の転写パターンを示す。
【００５３】
（ハ）次に、各コンタクトホールパターンについて、最大パターン寸法と最小パターン寸法間の変動量２３を算出する。図５（ｂ）に示すように、コンタクトホール１７、１８、２０の上下方向の変動量２３は、その他のコンタクトホールの変動量２３及びその他の方向の変動量２３に比して大きい。
【００５４】
（ニ）次に、各コンタクトホールパターンについて、変動量２３が基準値以上であるか否かを判定する。ここでは、コンタクトホール１７、１８、２０の上下方向の変動量２３が基準値以上であり、その他の部分の変動量２３は基準値よりも小さいものとする。従って、コンタクトホール１７、１８、２０が、プロセス裕度が基準値に達していないパターン（プロセス裕度未達パターン）であると判断され、設計パターンから抽出される。
【００５５】
（ホ）次に、変動量２３が基準値以上であるコンタクトホールパターン１７、１８、２０に対して、変動量２３が基準値よりも小さくなるように補正する。但し、変動量が基準値以上であるコンタクトホールパターン１７、１８、２０の上下方向のパターン寸法に対して補正を加える。具体的には、図５（ｃ）に示すように、上下方向のパターン寸法ＨＶ１、ＨＶ２、ＨＶ３をそれぞれＨＶ１’、ＨＶ２’、ＨＶ３’へ広げ、スペース寸法ＤＶ１、ＤＶ２をそれぞれＤＶ１’、ＤＶ２’へ狭める。また、コンタクトホールパターン１７、１８、２０の左右方向のパターン寸法及びコンタクトホールパターン２１、２２の上下左右方向のパターン寸法に対して補正を加えない。なお、上記補正を行う際、作成された補正ルールはコンタクトホールパターンの各辺に対して独立して適用されるものとする。
【００５６】
（へ）次に、補正の前後でパターンピッチが一定に保たれているか否か、補正後の配線パターンがデザインルールを満たしているか否か、などの第１の実施の形態で示した各種のルールチェックを行う。但し、コンタクトホールパターンに対しては、配線容量のルールチェックを省略しても構わない。図５（ｃ）に示した補正後のコンタクトホールパターンは、パターン寸法ＨＶ１’、ＨＶ２’、ＨＶ３’が広げられた分だけ、スペース寸法ＤＶ１’、ＤＶ２’が狭められているため、補正前後のパターンピッチは一定保持されている。また、補正後のスペース寸法ＤＶ１’、ＤＶ２’は、デザインルールで規定する最小スペース寸法以上であるため、デザインルールを満足している。次に、補正後のコンタクトホールパターンの必要な箇所に対して、ＯＰＣパターンを付与して、近接効果補正（ＯＰＣ）を行う。最後に、設計パターンデータに基づいてマスクを製作する。
【００５７】
本発明の第２の実施の形態によれば、設計パターンがコンタクトホールパターンである場合においても、第１の実施の形態で示した配線パターンの場合と同様な作用効果を得ることができる。
【００５８】
以上説明したように、本発明に係るマスクパターン補正を行うことで、配線パターン、コンタクトホールパターンなどのマスクパターンのプロセス裕度を高めることができる。補正対象となるマスクは、配線パターン或いはコンタクトホールパターンに限らず、素子領域パターン、ソース、ドレイン、ゲートなどのトランジスタの各電極パターンなどのマスクパターンに対しても可能である。このパスクパターン補正を、半導体装置の製造工程において使用するマスクに対して施すことで、補正精度の高い半導体装置の製造を行うことができる。半導体装置の製造方法については、第３の実施の形態において説明する。
【００５９】
（第３の実施の形態）
本発明の第３の実施の形態においては、第１及び第２の実施の形態で示したマスクパターンの補正方法を用いた半導体装置の製造方法について説明する。図７は、本発明の第３の実施の形態に係る半導体装置の製造方法を示すフローチャートである。
【００６０】
まず、ステップＳ２１において、製造する半導体装置の目的や作用効果のためにどのような機能が必要であるかを明らかにし、その機能を生み出すためのロジック・メモリ、入出力回路などの各部の機能と互いのつながりを設計する、いわゆる機能設計を行う。次に、ステップＳ２２において、各部機能及び相互関係から具体的な電子回路を設計する、いわゆる論理／回路設計を行う。
【００６１】
次に、ステップＳ２３において、電子回路を半導体チップ上にどのように配置するかレイアウト設計を行い、半導体ウェハの一連の製造工程で使用する複数のレイヤのマスクパターンを設計する。このレイアウト／マスクパターン設計により作成された設計パターンデータは、第１の実施の形態で示したマスクパターン補正装置２６へ送られ、第１或いは第２の実施の形態で説明したマスクパターンの補正方法によりプロセス裕度の補正などが行われる。
【００６２】
具体的には、ステップＳ２４において、設計パターンからプロセス裕度が基準値に達していないプロセス裕度未達パターンを抽出する。ステップＳ２５において、プロセス裕度未達パターンに対して、プロセス裕度が基準値を満たすように補正を加える。ステップＳ２６において、補正前後でパターンピッチが一定保持されているか否か、補正後の配線パターンの配線容量が許容範囲内に収まっているか否か、或いは補正後のパターンがデザインルールを満たしているか否か、などの各種のルールチェックを行う。設計パターンが各種のルールを満たしていることを確認した後、ステップＳ２７において、補正後のパターンの必要な箇所に対して、ＯＰＣパターンを付与して近接効果補正（ＯＰＣ）を行う。
【００６３】
次に、ステップＳ２８において、プロセス裕度の補正が加えられた設計パターンデータに基づいてマスクを製作する。ステップＳ２９において、このマスクを用いた光露光工程、半導体基板に対する絶縁膜・半導体膜・金属膜などの成膜工程、エッチング工程などを繰り返し行う一連のウェハ工程（前工程）により、半導体ウェハ上に複数の半導体集積回路を一括形成する。ステップＳ３０において、ダイシング工程、ボンディング工程、検査工程などから成る後工程（パッケージング工程）を経て、第３の実施の形態に係る半導体装置を製造方法は終了する。
【００６４】
以上説明したように本発明の第３の実施の形態によれば、デザインルールに制限をかけることなく、光露光工程での露光量或いは焦点距離の変動、近接効果に対する補正精度の高いマスクパターンを製作することができる。そして、このマスクを用いて半導体ウェハ上にパターンを転写して、半導体集積回路を形成することで、不良発生率が低い半導体ウェハを製造することができる。
【００６５】
【発明の効果】
以上説明したように本発明によれば、半導体ウェハ上にプロセス裕度及び補正精度が高いパターンを形成するマスクパターン補正方法、マスクパターン補正装置及びマスクパターン補正プログラムを格納した記録媒体を提供することができる。
【００６６】
また本発明によれば、集積度が高い半導体チップを歩留り良く製造する半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るマスクパターン補正装置の構成を示すブロック図である。
【図２】本発明の実施の形態に係るマスクパターン補正方法の全体構成を示すフローチャートである。
【図３】図２に示したステップＳ０１の詳細な構成を示すフローチャートである。
【図４】図４（ａ）は本発明の第１の実施の形態に係る配線パターンの補正前の状態を示すレイアウト図である。図４（ｂ）は、図４（ａ）に示した配線パターンに対して露光量及び焦点距離の条件を振ったときの最大ライン寸法及び最小ライン寸法の転写パターンを示すレイアウト図である。図４（ｃ）は、図４（ａ）に示した配線パターンの補正後の状態を示すレイアウト図である。
【図５】図５（ａ）は本発明の第２の実施の形態に係るコンタクトホールパターンの補正前の状態を示すレイアウト図である。図５（ｂ）は、図５（ａ）に示したコンタクトホールパターンに対して露光量及び焦点距離の条件を振ったときの最大パターン寸法及び最小パターン寸法の転写パターンを示すレイアウト図である。図５（ｃ）は、図５（ａ）に示した配線パターンの補正後の状態を示すレイアウト図である。
【図６】記録媒体に格納されたマスクパターン補正プログラムを読み取り、そこに記述された手順に従って、マスクパターン補正システムを実現するコンピュータシステムからなるマスクパターン補正装置の一例を示す外観図である。
【図７】本発明の第３の実施の形態に係る半導体装置の製造方法を示すフローチャートである。
【符号の説明】
１ データ記憶部
２ プログラム記憶部
３ 処理制御部
４ 入力装置
５ 出力装置
６ パターン抽出部
７ パターン補正部
８ パターンピッチチェック部
９ 配線容量チェック部
１０ デザインルールチェック部
１１ 近接効果補正（ＯＰＣ）部
１２ マスクパターン設計装置
２５ 入出力制御部
２６ マスクパターン補正装置
１３、１４、１５ 配線パターン
１６、２３ 変動量
１７、１８、２０、２１、２２ コンタクトホールパターン
【発明の属する技術分野】
本発明は、半導体装置の光露光工程で用いるマスクを補正するマスクパターン補正方法、マスクパターン補正装置、及びマスクパターン補正プログラムを格納した記録媒体、及びこのマスクを用いた光露光工程を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路において、設計／製造可能な最小の線幅を示すデザインルールは、微細加工技術の向上とともに縮小され、今や、サブクォーターミクロン（０．２５μｍ以下）の線幅（ゲート長など）をもつ素子を形成することができるようになった。設計者は、このデザインルールを満たす範囲でいかなるパターンを形成／配置することができ、高密度の集積回路を設計することができる。
【０００３】
しかし、デザインルールが縮小され、素子が微細化されたために、マスクパターンをウェハ上に光転写する際に生じる近接効果（ＯＰＥ：Optical Proximity Effect）が素子特性に影響を与えるようになってきた。例えば、デザインルールを満たすパターンであっても、パターン中の鋭利部分は転写されずに角が取れて丸くなり、或いはラインパターンの粗密分布によりライン幅が変化してしまう。素子の微細化により、素子の大きさに対する近接効果の割合が増え、素子特性に影響を及ぼしてしまう。
【０００４】
従来、このＯＰＥを補正する手法として、様々な近接効果補正（ＯＰＣ：Optical Proximity Correction）技術が提案されてきた。例えば、転写されないパターン部分に対して所定の補正（ＯＰＣ）パターンを付与する近接効果補正を行うことで、ＯＰＥによる影響を回避し、設計パターンとウェハ上の転写パターンとの誤差を減じていた。
【０００５】
【発明が解決しようとする課題】
しかし、近年の半導体素子の更なる微細化に伴い、デザインルールとパターン配置によっては、デザインルールを満たしていても配置されたパターンのプロセス裕度が基準値に対して小さい場合がある。
【０００６】
例えば、大口径のウェハの光露光（光リソグラフィ）工程において、ウェハ全面に対して露光量（ドーズ量）、焦点距離（フォーカス）を一定に保つことが困難になる。ウェハ中央と外周とでは、露光量及び焦点距離の誤差が多少なり存在する。露光量と焦点距離が変化すると、ウェハ上に転写されるパターンが設計パターンからずれてきてしまう。
【０００７】
このように、デザインルールを満足しているパターン配置であっても、露光量と焦点距離の変動量に対するプロセス裕度が基準値を満たすことができない状況が発生することがある。その場合、プロセス裕度が基準値を満たすようにデザインルールを制限しなければならず、半導体装置の設計上大きな制約となっていた。
【０００８】
従来のＯＰＣ技術は半導体ウェハ上のパターンが設計デザイン寸法どおりになるようにマスク寸法を補正するものであり、設計されたデザインのプロセス裕度を増加させるものではない。従って、従来技術では、プロセス裕度が基準値に満たないパターンに対して補正することができない。
【０００９】
本発明はこのような従来技術の問題点を解決するために成されたものであり、その目的は、半導体ウェハ上にプロセス裕度及び補正精度が高いパターンを形成するマスクパターン補正方法、マスクパターン補正装置及びマスクパターン補正プログラムを格納した記録媒体を提供することである。
【００１０】
本発明の他の目的は、集積度が高い半導体チップを歩留り良く製造する半導体装置の製造方法を提供することである。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の特徴は、所定のデザインルールに従って設計された、半導体装置の光露光工程において使用するマスクの設計パターンから、露光量と焦点距離の変動に対するプロセス裕度が所定の基準値に達していないパターンを抽出する第１ステップと、プロセス裕度が基準値を満たすようにパターンを補正する第２ステップとを少なくとも具備するマスクパターン補正方法であることである。
【００１２】
ここで、デザインルールは、マスクパターンを設計するうえでの設計基準であり、光露光技術、エッチング加工技術などのいわゆる微細加工技術において、製造することができる最小のライン寸法、スペース寸法などを規定している。このデザインルール上では製造可能なパターンであっても、光露光工程における露光量或いは焦点距離などの変動により、実際にはパターン寸法が大きく変動してしまうパターンが存在する。この露光量或いは焦点距離などの変動によるパターン寸法の変動量が大きい場合、「プロセス裕度」が基準値に達していないと判断し、設計パターンに対して補正を施す。プロセス裕度の基準値は、デザインルール、微細加工精度、素子の電気特性などを勘案して定められる。
【００１３】
本発明の第１の特徴によれば、マスクの設計パターンに対して、プロセス裕度の補正を行うことができる。また、この補正の対象となるマスクの設計パターンは、デザインルールに従って作成されたものである。従って、デザインルールに対してプロセス裕度に関するルールを加えたり、或いはデザインルールを制限することなく、プロセス裕度が基準値に満たないパターンを補正することができる。また、プロセス裕度が基準値を常に満たすパターンを半導体ウェハ上に形成し、且つ補正精度の高いマスクパターンを形成することができる。
【００１４】
本発明の第１の特徴において、補正の前後で前記パターンのパターンピッチが一定に保持されているか否かを判定する第３ステップをさらに具備することが望ましい。パターンにプロセス裕度の補正を施すことで、補正の前後でパターンピッチが変化する場合が考えられる。そこで、補正後のパターンに対して、パターンピッチの変化の有無を判定し、パターンピッチの変化がある場合に、該当するパターンに対して再度プロセス裕度の補正を施す。つまり、第３ステップにおいてデザインルールを満たしていないと判定された場合、第２ステップに戻り、プロセス裕度を満たし、且つパターンピッチが一定に保持されるまで繰り返し補正を行うことで、補正精度をより高めることができる。
【００１５】
本発明の第１の特徴において、補正後のパターンが、デザインルールを満たしているか否かを判定する第４ステップをさらに具備することが望ましい。パターンにプロセス裕度の補正を施すことで、プロセス裕度は満たすがデザインルールを満たさなくなる場合が考えられる。そこで、補正後のパターンに対して、デザインルールに規定する最小ライン寸法及び最小スペース寸法を満たすか否かを判定し、デザインルール違反を発見した場合に、該当する設計パターンに対して再度プロセス裕度の補正を施す。つまり、第４ステップにおいてデザインルールを満たしていないと判定された場合、第２ステップに戻り、プロセス裕度及びデザインルールを同時に満たすまで繰り返し補正を行うことで、補正精度をより高めることができる。なお、第４ステップは、第２ステップの後に行えばよく、第３ステップとの前後関係は特に問わない。
【００１６】
本発明の第１の特徴において、第２ステップにおいて補正されたパターンがラインパターンである場合、第４ステップは、ラインパターンが、デザインルールに規定する最小ライン寸法及び最小スペース寸法以上のライン寸法及びスペース寸法を有するパターンであるか否かを判定するステップであることが望ましい。さらに、第２ステップにおいて補正されたパターンが配線パターンである場合、補正後の配線パターンのライン寸法が、配線容量の許容範囲内に収まっているか否かを判定する第５ステップを有することが望ましい。配線パターンにプロセス裕度の補正を施すことで、プロセス裕度は満たすが配線容量が基準値より大きくなる場合が考えられる。そこで、補正後の配線パターンのライン寸法が、配線容量の許容範囲内におさまっているか否かを判定し、許容範囲を越えている場合には、該当する設計パターンに対して再度プロセス裕度の補正を施す。つまり、第５ステップにおいて配線容量が許容範囲内におさまっていないと判定された場合、第２ステップに戻り、プロセス裕度及び容量基準を同時に満たすまで繰り返し補正を行うことで、補正精度をより高めることができる。なお、第５ステップは、第２ステップの後に行えばよく、第３ステップ或いは第４ステップとの前後関係は特に問わない。
【００１７】
本発明の第１の特徴において、第１ステップは、
（１）設計パターンを用いて光露光工程のシミュレーションを行い、露光量と焦点距離の条件を振ったときの転写パターンを算出する第１作業と、
（２）転写パターンを用いて、露光量と焦点距離を振ったときのパターン寸法の変動量を算出する第２作業と、
（３）パターン寸法の変動量が基準値以上であるか否かを判定することにより、プロセス裕度を判定する第３作業と
から構成されていることが望ましい。
【００１８】
本発明の第１の特徴において、第２ステップの後に、補正された設計パターンがウェハ上に転写及び加工される際、所望パターン寸法または所望パターン形状が形成できなくなる場合に、所望パターン寸法または所望パターン形状を得るために補正された設計パターンを更に近接効果補正を施すことが望ましい。補正後の設計パターンに対して必要な近接効果補正を行うことで、より高精度なマスクパターン補正を行うことができるようになる。
【００１９】
また、補正対象のマスクは、配線パターンなどのライン系或いはコンタクトホール系であることが望ましい。ライン系の場合、ライン及びそれに隣接するスペースとの関係からプロセス裕度の判定を行うことができ、コンタクトホール系の場合、コンタクト径及び隣接するコンタクト間距離の関係からプロセス裕度の判定を行うことができる。さらに、コンタクトホール系で作成された補正ルールが、コンタクトホールの各々の辺に独立して適用されることが望ましい。
【００２０】
本発明の第２の特徴は、所定のデザインルールに従って設計された、半導体装置の光露光工程において使用するマスクの設計パターンから、露光量と焦点距離の変動に対するプロセス裕度が所定の基準値に達していないパターンを抽出するパターン抽出部と、プロセス裕度が基準値を満たすようにパターンを補正するパターン補正部とを少なくとも具備するマスクパターン補正装置であることである。
【００２１】
本発明の第３の特徴は、所定のデザインルールに従って設計された、半導体装置の光露光工程において使用するマスクの設計パターンから、露光量と焦点距離の変動に対するプロセス裕度が所定の基準値に達していないパターンを抽出する第１ステップと、プロセス裕度が基準値を満たすようにパターンを補正する第２ステップとを少なくとも具備するマスクパターン補正プログラムを格納した記録媒体であることである。
【００２２】
本発明の第４の特徴は、
（１）所定のデザインルールに従って、半導体装置の光露光工程において使用するマスクを設計する第１ステップと、
（２）マスクの設計パターンから、露光量と焦点距離の変動に対するプロセス裕度が所定の基準値に達していないパターンを抽出する第２ステップと、
（３）プロセス裕度が基準値を満たすようにパターンを補正する第３ステップと、
（４）補正後の設計パターンに対して近接効果補正を行う第４ステップと、
（５）設計パターンに基づいてマスクを製作する第５ステップと、
（６）マスクを用いた光露光工程を含む所定の半導体製造工程により、半導体ウェハを製造する第６ステップと
を少なくとも具備する半導体装置の製造方法であることである。
【００２３】
本発明の第４の特徴によれば、デザインルールに制限をかけることなく、光露光工程での露光量或いは焦点距離の変動、近接効果に対する補正精度の高いマスクパターンを製作することができる。そして、このマスクを用いて半導体ウェハ上にパターンを転写して、半導体集積回路を製造することで、不良発生率が低い半導体ウェハを製造することができる。従って、生産効率（製造歩留り）の高い半導体装置の製造方法を提供することができる。
【００２４】
【発明の実施の形態】
（第１の実施の形態）
以下図面を参照して、本発明の実施の形態を説明する。図１は、本発明の第１の実施の形態に係るマスクパターン補正装置の構成を示すブロック図である。本発明の第１の実施の形態に係るマスクパターン補正装置２６は、マスクパターン補正処理に必要な設計パターンデータなどを格納したデータ記憶部１と、マスクパターン補正プログラムなどを格納したプログラム記憶部２と、一連のマスクパターン補正処理を実行するための機能手段を備えた処理制御部３とから少なくとも構成されている。処理制御部３は、通常のコンピュータシステムの中央処理装置（ＣＰＵ）の一部を構成している。データ記憶部１及びプログラム記憶部２はＣＰＵの内部の主記憶装置で構成しても良く、このＣＰＵに接続された半導体ＲＯＭや半導体ＲＡＭなどの半導体メモリ、或いは磁気ディスク装置などの記憶装置で構成してもよい。
【００２５】
処理制御部３は、露光量（ドーズ量）及び焦点距離（フォーカス）に対するプロセス裕度が、予め定められた所定の基準値に達していないパターンを設計パターンから抽出するパターン抽出部６と、抽出されたパターンをプロセス裕度が基準値を満たすように補正するパターン補正部７と、補正後のパターンピッチが補正前のパターンピッチに対して、一定に保持されているか否かをチェックするパターンピッチチェック部８と、補正後のパターンの配線容量が許容範囲内に収まっているか否かをチェックする配線容量チェック部９と、補正後のパターンがデザインルールを満たしているか否かをチェックするデザインルールチェック部１０と、補正後の設計パターンの必要な部分に対して近接効果補正（ＯＰＣ）パターンを付して、近接効果補正を施す近接効果補正（ＯＰＣ）部１１とから少なくとも構成されている。これらのパターン抽出部６、パターン補正部７、パターンピッチチェック部８、配線容量チェック部９、デザインルールチェック部１０、ＯＰＣ部１１は、それぞれ専用のハードウェアで構成しても良く、通常のコンピュータシステムのＣＰＵを用いて、ソフトウェアで実質的に等価な機能を有する機能手段としてそれぞれを構成してもよい。
【００２６】
パターン抽出部６は、所定のデザインルールに従って設計された、半導体装置の光露光工程において使用するマスクの設計パターンから、露光量と焦点距離の変動に対するプロセス裕度が所定の基準値に達していないパターンを抽出する機能を有する。
【００２７】
また、パターン抽出部６は、
（１）設計パターンを用いて光露光工程のシミュレーションを行い、露光量と焦点距離の条件を振ったときの転写パターンを算出する手段と、
（２）転写パターンを用いて、露光量と焦点距離の条件を振ったときのパターン寸法の変動量を算出する手段と、
（３）パターン寸法の変動量が基準値よりも大きいか否かを判定することにより、プロセス裕度を判定する手段と
から構成されている。これらの機能手段は、それぞれ専用のハードウェアで構成しても良く、通常のコンピュータシステムのＣＰＵを用いて、ソフトウェアで実質的に等価な機能を有する機能手段としてそれぞれを構成してもよい。
【００２８】
処理制御部３には、入出力制御部２５を介して、操作者からのデータや命令などの入力を受け付ける入力装置４及びパターン補正結果を出力する出力装置５がそれぞれ接続されている。入力装置４はキーボード、マウス、ライトペンまたはフロッピーディスク装置などで構成されている。また出力装置５はディスプレイ装置やプリンタ装置などにより構成されている。
【００２９】
マスクパターン補正装置２６には、マスクパターン設計装置１２が接続されている。マスクパターン設計装置１２は、半導体装置の光露光工程において使用するマスクを設計する機能を有する。設計パターンデータは、マスクパターン補正装置２６に送信され、データ記憶部１に格納される。
【００３０】
図１に示した処理制御部３で実行される各処理の入力データは、データ記憶部１に格納され、プログラム命令はプログラム記憶部２に格納される。そしてこれらのデータ及びプログラム命令は必要に応じてＣＰＵに読み込まれ、ＣＰＵの内部の処理制御部３によって、制御処理が実行されるとともに、各工程で発生した数値情報などのデータはＲＡＭや磁気ディスクなどのデータ記憶部１に格納される。
【００３１】
次に、図２乃至図４を参照して、処理制御部３で実行されるマスクパターン補正の処理手順を説明する。ここで重要なことは以下に示すとおりである。即ち、従来技術では設計パターンを変更することなく、マスクパターンがウェハ上に転写されない場合にＯＰＣなどの手法でマスクパターンを補正していた。これに対して、本発明は設計パターンからプロセス裕度が基準値を満たしていないパターンを抽出し、抽出されたパターンのプロセス裕度が基準値を満たすように設計パターンを補正し、補正された設計パターンがウェハ上に転写されない場合は、ＯＰＣなどの手法でさらにマスクパターンを補正する。
【００３２】
図２は、本発明の第１の実施の形態に係るマスクパターン補正方法の全体構成を示すフローチャートである。なお、第１の実施の形態においては、ラインとスペースとから構成される配線パターンについてそのラインとそれに隣接するスペースとの関係に着目する。そして、ラインとスペースの関係から得られるプロセス裕度が基準値を満たさない配線パターンを抽出して、抽出された配線パターンのプロセス裕度が基準値を満たすように補正する方法について述べる。
【００３３】
（イ）まず、ステップＳ０１において、マスクの設計パターンをＣＰＵ内に読み込み、ラインとスペースの関係から得られるプロセス裕度が基準値に達していない配線パターンを設計パターンから抽出する。デザインルール上では製造可能な配線パターンであっても、光露光工程における露光量或いは焦点距離などの変動により、実際にはパターン寸法が大きく変動してしまう配線パターンが存在する。この露光量或いは焦点距離などの変動によるパターン寸法の変動量が大きい配線パターンは、プロセス裕度が基準値に達していない配線パターンであると判断され、設計パターンから抽出される。ここで、ステップＳ０１は、ステップＳ０１１乃至Ｓ０１６から構成される。図３は、ステップＳ０１の詳細な構成を示すフローチャートである。
【００３４】
まず、ステップＳ０１１において、設計パターンから、任意の配線パターンを選び出す。選出する配線パターンの数は、単数であっても構わないが、複数であることが望ましい。図４（ａ）は、ステップＳ０１１において選出された３つの配線パターン（１３〜１５）の一例を示す。選出された配線パターン（１３〜１５）のライン寸法（Ｌ１、Ｌ２、Ｌ３）及びスペース寸法（Ｓ１、Ｓ２）が設計パターンデータから読み出される。
【００３５】
次に、ステップＳ０１２において、露光量及び焦点距離の条件を振って、露光工程のシミュレーションを行う。図４（ｂ）は、図４（ａ）に示した配線パターン（１３〜１５）のシミュレーション結果（転写パターン）を示す。実線は、図４（ａ）に示した設計パターンを示す。破線は、露光量及び焦点距離の条件を所定範囲内で振ったときの最大ライン寸法及び最小ライン寸法の転写パターンを示す。ここでいう所定範囲とは、実際の光露光工程において想定しうる露光量及び焦点距離の変動範囲であることが望ましい。
【００３６】
次に、ステップＳ０１３において、各配線パターン（１３〜１５）について、最大ライン寸法と最小ライン寸法の間隔（パターン寸法の変動量）１６を算出する。図４（ｂ）に示すように、配線パターン１３の変動量１６に比して、配線パターン１４及び配線パターン１５の変動量１６が大きい。
【００３７】
次に、ステップＳ０１４において、各配線パターン（１３〜１５）について、変動量１６が基準値以上であるか否かを判定する。変動量１６が基準値以上である場合（ステップＳ０１４においてＹＥＳ）、ステップＳ０１５へ進み、プロセス裕度が基準値に達していない配線パターン（プロセス裕度未達パターン）であると判断され、設計パターンから抽出される。変動幅１６が基準値よりも小さい場合（ステップＳ０１４においてＮＯ）、ステップＳ０１５を飛ばしてステップ０１６へ進む。つまり、プロセス裕度が基準値を満たしている配線パターンであると判断され、プロセス裕度の補正対象から外される。なおここでは、図４（ｂ）に示した配線パターン１３の変動量は基準値よりも小さいと判断され、パターン１４及びパターン１５の変動量１６は基準値以上であると判断されるものとする。
【００３８】
次に、ステップＳ０１６において、設計パターンの中でまだパターン選出（Ｓ０１１）されていない配線パターンがあるか否かを判定する。設計パターン中の総ての配線パターンがすでに選出されている場合（ステップＳ０１６においてＹＥＳ）、ステップＳ０２へ進む。設計パターン中の総ての配線パターンがまだ選出されていない場合（ステップＳ０１６においてＮＯ）、ステップＳ０１１へもどり、まだ選出されていない配線パターンに対して上記ステップを行う。そして、設計パターン中の総ての配線パターンが選出されるまで、このループを繰り返す。
【００３９】
（ロ）次に、ステップＳ０２において、プロセス裕度未達パターンとして抽出された配線パターンに対して、プロセス裕度が基準値を満たすように補正を施す。変動量１６が基準値以上である配線パターン１４及び配線パターン１５に対して、変動量１６が基準値よりも小さくなるように、図４（ｃ）に示すように、ライン寸法及びスペース寸法を補正する。例えば、配線パターン１４のライン寸法をＬ２からＬ２’まで広げ、配線パターン１３とのスペース寸法をＳ１からＳ１’まで狭める。配線パターン１５に対しても同様に、ライン寸法及びスペース寸法を補正する。なお、変動量１６が基準値よりも小さくなるように補正するには、露光工程のシミュレーションとパターン補正作業とを連動させ、変動量１６が基準値よりも小さくなるまでシミュレーションと補正作業を繰り返し行えばよい。
【００４０】
（ハ）次に、ステップＳ０３において、補正の前後でパターンピッチが一定に保たれているか否かをチェックする。補正前後において、パターン寸法とスペース寸法はそれぞれ変化するが、パターンピッチは変化していないことが望ましい。しかし、補正の仕方によっては、パターンピッチまで変化してしまう場合が考えられる。そこで、パターンに補正を施した後に、パターンピッチのチェックを行い、補正前後でパターンピッチを一定に保持する。
【００４１】
図４（ｃ）において、配線パターン１４の補正後のライン寸法Ｌ２’、及び配線パターン１５の補正後のライン寸法Ｌ３’は、補正前のライン寸法Ｌ２及びライン寸法Ｌ３よりもそれぞれ広がっている。しかし、補正前のスペース寸法Ｓ１及びＳ２を、補正後のスペース寸法Ｓ１’及びＳ２’までそれぞれ狭めている。従って、補正の前後で、３つの配線パターン（１３〜１５）のパターンピッチは一定に保持されている。
【００４２】
補正前後でパターンピッチが一定保持されている場合（ステップＳ０３においてＹＥＳ）、ステップＳ０４へ進み、パターンピッチが一定に保持されていない場合（ステップＳ０３においてＮＯ）、ステップＳ０２戻り、パターンピッチが一定に保たれるように再度パターン補正を行う。
【００４３】
（ニ）次に、ステップＳ０４において、補正後の配線パターンの配線容量が許容範囲内に収まっているか否かを判定する。通常、配線パターンの設計において、上下の配線層間で生じる寄生容量（配線容量）について許容範囲が設けられている。配線容量がこの許容範囲を越えている場合、動作速度低下、信号遅延などの不具合を発生する惧れがある。また、配線パターンのプロセス裕度を補正する場合、ライン寸法を広げることでこの許容範囲を越えてしまうことが考えられる。従って、プロセス裕度の補正を行った後に、配線容量が許容範囲内に収まっているか否かを判定する。補正後の配線パターン（１３〜１５）の配線容量が許容範囲内に収まっている場合（ステップＳ０４においてＹＥＳ）、ステップＳ０５へ進む。補正後の配線パターン（１３〜１５）の配線容量が許容範囲内に収まっていない場合（ステップＳ０４においてＮＯ）、ステップＳ０２に戻り、配線容量が許容範囲内に収まるように再度パターン補正を行う。
【００４４】
（ホ）次に、ステップＳ０５において、補正後の配線パターンがデザインルールを満たしているか否かを判定する。即ち、補正後の配線パターンのライン寸法及びスペース寸法がデザインルールで規定する最小ライン寸法及び最小スペース寸法以上であるか否かを判定する。パターンピッチ或いは配線容量と同様に、プロセス裕度の補正により、補正後の配線パターンがデザインルールに違反する場合が考えられる。従って、プロセス裕度の補正を行った後に、デザインルールチェックを行う。補正後の配線パターンがデザインルールを満たしている場合（ステップＳ０５においてＹＥＳ）、ステップＳ０６へ進む。補正後の配線パターンがデザインルールを満たしていない場合（ステップＳ０５においてＮＯ）、ステップＳ０２に戻り、デザインルールを満たすように再度パターン補正を行う。
【００４５】
（へ）次に、ステップＳ０６において、補正後の配線パターンの必要な箇所に対して、ＯＰＣパターンを付与して、近接効果補正（ＯＰＣ）を行う。
【００４６】
（ト）最後に、ステップＳ０７において、設計パターンデータに基づいてマスクを製作する。
【００４７】
本発明の第１の実施の形態に係るマスクパターン補正方法を実現するためのプログラムは、コンピュータ読み取り可能な記録媒体に格納することができる。この記録媒体は、図１に示したプログラム記憶部２として用いる、あるいはプログラム記憶部２に読み込ませ、このプログラムにより処理制御部３における種々の作業を所定の処理手順に従って実行することができる。ここで、記録媒体には、例えばＲＯＭ、ＲＡＭ等の半導体メモリ、磁気ディスク、光ディスク、磁気テープ等のプログラムを記録することできる記録媒体が含まれる。
【００４８】
図６は、これらの記録媒体に格納されたプログラムを読み取り、そこに記述された手順に従って、マスクパターン補正プログラムを実現するコンピュータシステムからなるマスクパターン補正装置９０の一例を示す外観図である。このマスクパターン補正装置９０の本体前面には、フロッピーディスクドライブ９１、及びＣＤ−ＲＯＭドライブ９２が設けられており、磁気ディスクとしてのフロッピーディスク９３または光ディスクとしてのＣＤ−ＲＯＭ９４を各ドライブ入り口から挿入し、所定の読み出し操作を行うことにより、これらの記録媒体に格納されたプログラムをシステム内にインストールすることができる。また、所定のドライブ装置９７を接続することにより、例えばゲームパックなどに使用されている半導体メモリとしてのＲＯＭ９５や、磁気テープとしてのカセットテープ９６を用いることもできる。また、マスクパターン補正装置９０の本体背面に接してマスクパターン設計装置１２が接続され、マスク設計が行われるその場で設計パターンデータに対してプロセス裕度の補正を施すことができる。
【００４９】
本発明の第１の実施の形態によれば、設計パターンが配線パターンである場合において、設計パターンからプロセス裕度が基準値に達していない配線パターンを抽出してプロセス裕度の補正を施すことができる。従って、プロセス裕度が基準値を常に満たす配線パターンのマスクに形成することができる。また、プロセス裕度と同時に、配線容量、パターンピッチ、デザインルールなどのチェック、及びＯＰＣ補正を行うことで、補正精度の高いマスクパターンを形成することができる。また、デザインルールに対してプロセス裕度に関するルールを加えたり、或いはデザインルールを制限することなく、プロセス裕度が基準値に満たないパターンを補正することができる。
【００５０】
（第２の実施の形態）
第１の実施の形態では、補正対象のパターンがラインとスペースから構成される配線パターン（ラインパターン）である場合について説明した。しかし、本発明は、これに限定されるわけではなく、コンタクトホール、ゲート電極などラインパターン以外の任意レイヤのパターンに対しても適用することができる。第２の実施の形態では、コンタクトホールパターンを例に取り、マスクパターン補正方法を説明する。また、第２の実施の形態では、コンタクトホールパターンと隣接するコンタクトホールパターン間のスペースとの関係に着目し、そのコンタクトホールパターンのプロセス裕度が基準値を満たさないパターン配置を抽出して、それがプロセス裕度を満たすように補正する方法を述べる。
【００５１】
（イ）まず、設計パターンから、任意のコンタクトホールパターンを選び出す。図５（ａ）は、設計パターンから任意に選び出されたコンタクトホールパターンを示すレイアウト図である。コンタクトホール１７を中心として、上下左右にそれぞれ１つづつ所定の間隔を置いて別のコンタクトホール（１８、２０〜２２）が配置されている。ここで、上下方向に配列されたコンタクトホール（１７、１８、２０）のパターン寸法をそれぞれＨＶ１、ＨＶ２、ＨＶ３とし、コンタクトホール１７と１８間のスペース寸法をＤＶ１、コンタクトホール１７と２０間のスペース寸法をＤＶ２とする。
【００５２】
（ロ）次に、露光量及び焦点距離の条件を振って、露光工程のシミュレーションを行う。図５（ｂ）は、図５（ａ）に示したコンタクトホールパターンのシミュレーション結果（転写パターン）を示す。実線は、図５（ａ）に示した設計パターンを示す。破線は、露光量及び焦点距離の条件を所定範囲内で振ったときの最大パターン寸法及び最小パターン寸法の転写パターンを示す。
【００５３】
（ハ）次に、各コンタクトホールパターンについて、最大パターン寸法と最小パターン寸法間の変動量２３を算出する。図５（ｂ）に示すように、コンタクトホール１７、１８、２０の上下方向の変動量２３は、その他のコンタクトホールの変動量２３及びその他の方向の変動量２３に比して大きい。
【００５４】
（ニ）次に、各コンタクトホールパターンについて、変動量２３が基準値以上であるか否かを判定する。ここでは、コンタクトホール１７、１８、２０の上下方向の変動量２３が基準値以上であり、その他の部分の変動量２３は基準値よりも小さいものとする。従って、コンタクトホール１７、１８、２０が、プロセス裕度が基準値に達していないパターン（プロセス裕度未達パターン）であると判断され、設計パターンから抽出される。
【００５５】
（ホ）次に、変動量２３が基準値以上であるコンタクトホールパターン１７、１８、２０に対して、変動量２３が基準値よりも小さくなるように補正する。但し、変動量が基準値以上であるコンタクトホールパターン１７、１８、２０の上下方向のパターン寸法に対して補正を加える。具体的には、図５（ｃ）に示すように、上下方向のパターン寸法ＨＶ１、ＨＶ２、ＨＶ３をそれぞれＨＶ１’、ＨＶ２’、ＨＶ３’へ広げ、スペース寸法ＤＶ１、ＤＶ２をそれぞれＤＶ１’、ＤＶ２’へ狭める。また、コンタクトホールパターン１７、１８、２０の左右方向のパターン寸法及びコンタクトホールパターン２１、２２の上下左右方向のパターン寸法に対して補正を加えない。なお、上記補正を行う際、作成された補正ルールはコンタクトホールパターンの各辺に対して独立して適用されるものとする。
【００５６】
（へ）次に、補正の前後でパターンピッチが一定に保たれているか否か、補正後の配線パターンがデザインルールを満たしているか否か、などの第１の実施の形態で示した各種のルールチェックを行う。但し、コンタクトホールパターンに対しては、配線容量のルールチェックを省略しても構わない。図５（ｃ）に示した補正後のコンタクトホールパターンは、パターン寸法ＨＶ１’、ＨＶ２’、ＨＶ３’が広げられた分だけ、スペース寸法ＤＶ１’、ＤＶ２’が狭められているため、補正前後のパターンピッチは一定保持されている。また、補正後のスペース寸法ＤＶ１’、ＤＶ２’は、デザインルールで規定する最小スペース寸法以上であるため、デザインルールを満足している。次に、補正後のコンタクトホールパターンの必要な箇所に対して、ＯＰＣパターンを付与して、近接効果補正（ＯＰＣ）を行う。最後に、設計パターンデータに基づいてマスクを製作する。
【００５７】
本発明の第２の実施の形態によれば、設計パターンがコンタクトホールパターンである場合においても、第１の実施の形態で示した配線パターンの場合と同様な作用効果を得ることができる。
【００５８】
以上説明したように、本発明に係るマスクパターン補正を行うことで、配線パターン、コンタクトホールパターンなどのマスクパターンのプロセス裕度を高めることができる。補正対象となるマスクは、配線パターン或いはコンタクトホールパターンに限らず、素子領域パターン、ソース、ドレイン、ゲートなどのトランジスタの各電極パターンなどのマスクパターンに対しても可能である。このパスクパターン補正を、半導体装置の製造工程において使用するマスクに対して施すことで、補正精度の高い半導体装置の製造を行うことができる。半導体装置の製造方法については、第３の実施の形態において説明する。
【００５９】
（第３の実施の形態）
本発明の第３の実施の形態においては、第１及び第２の実施の形態で示したマスクパターンの補正方法を用いた半導体装置の製造方法について説明する。図７は、本発明の第３の実施の形態に係る半導体装置の製造方法を示すフローチャートである。
【００６０】
まず、ステップＳ２１において、製造する半導体装置の目的や作用効果のためにどのような機能が必要であるかを明らかにし、その機能を生み出すためのロジック・メモリ、入出力回路などの各部の機能と互いのつながりを設計する、いわゆる機能設計を行う。次に、ステップＳ２２において、各部機能及び相互関係から具体的な電子回路を設計する、いわゆる論理／回路設計を行う。
【００６１】
次に、ステップＳ２３において、電子回路を半導体チップ上にどのように配置するかレイアウト設計を行い、半導体ウェハの一連の製造工程で使用する複数のレイヤのマスクパターンを設計する。このレイアウト／マスクパターン設計により作成された設計パターンデータは、第１の実施の形態で示したマスクパターン補正装置２６へ送られ、第１或いは第２の実施の形態で説明したマスクパターンの補正方法によりプロセス裕度の補正などが行われる。
【００６２】
具体的には、ステップＳ２４において、設計パターンからプロセス裕度が基準値に達していないプロセス裕度未達パターンを抽出する。ステップＳ２５において、プロセス裕度未達パターンに対して、プロセス裕度が基準値を満たすように補正を加える。ステップＳ２６において、補正前後でパターンピッチが一定保持されているか否か、補正後の配線パターンの配線容量が許容範囲内に収まっているか否か、或いは補正後のパターンがデザインルールを満たしているか否か、などの各種のルールチェックを行う。設計パターンが各種のルールを満たしていることを確認した後、ステップＳ２７において、補正後のパターンの必要な箇所に対して、ＯＰＣパターンを付与して近接効果補正（ＯＰＣ）を行う。
【００６３】
次に、ステップＳ２８において、プロセス裕度の補正が加えられた設計パターンデータに基づいてマスクを製作する。ステップＳ２９において、このマスクを用いた光露光工程、半導体基板に対する絶縁膜・半導体膜・金属膜などの成膜工程、エッチング工程などを繰り返し行う一連のウェハ工程（前工程）により、半導体ウェハ上に複数の半導体集積回路を一括形成する。ステップＳ３０において、ダイシング工程、ボンディング工程、検査工程などから成る後工程（パッケージング工程）を経て、第３の実施の形態に係る半導体装置を製造方法は終了する。
【００６４】
以上説明したように本発明の第３の実施の形態によれば、デザインルールに制限をかけることなく、光露光工程での露光量或いは焦点距離の変動、近接効果に対する補正精度の高いマスクパターンを製作することができる。そして、このマスクを用いて半導体ウェハ上にパターンを転写して、半導体集積回路を形成することで、不良発生率が低い半導体ウェハを製造することができる。
【００６５】
【発明の効果】
以上説明したように本発明によれば、半導体ウェハ上にプロセス裕度及び補正精度が高いパターンを形成するマスクパターン補正方法、マスクパターン補正装置及びマスクパターン補正プログラムを格納した記録媒体を提供することができる。
【００６６】
また本発明によれば、集積度が高い半導体チップを歩留り良く製造する半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るマスクパターン補正装置の構成を示すブロック図である。
【図２】本発明の実施の形態に係るマスクパターン補正方法の全体構成を示すフローチャートである。
【図３】図２に示したステップＳ０１の詳細な構成を示すフローチャートである。
【図４】図４（ａ）は本発明の第１の実施の形態に係る配線パターンの補正前の状態を示すレイアウト図である。図４（ｂ）は、図４（ａ）に示した配線パターンに対して露光量及び焦点距離の条件を振ったときの最大ライン寸法及び最小ライン寸法の転写パターンを示すレイアウト図である。図４（ｃ）は、図４（ａ）に示した配線パターンの補正後の状態を示すレイアウト図である。
【図５】図５（ａ）は本発明の第２の実施の形態に係るコンタクトホールパターンの補正前の状態を示すレイアウト図である。図５（ｂ）は、図５（ａ）に示したコンタクトホールパターンに対して露光量及び焦点距離の条件を振ったときの最大パターン寸法及び最小パターン寸法の転写パターンを示すレイアウト図である。図５（ｃ）は、図５（ａ）に示した配線パターンの補正後の状態を示すレイアウト図である。
【図６】記録媒体に格納されたマスクパターン補正プログラムを読み取り、そこに記述された手順に従って、マスクパターン補正システムを実現するコンピュータシステムからなるマスクパターン補正装置の一例を示す外観図である。
【図７】本発明の第３の実施の形態に係る半導体装置の製造方法を示すフローチャートである。
【符号の説明】
１ データ記憶部
２ プログラム記憶部
３ 処理制御部
４ 入力装置
５ 出力装置
６ パターン抽出部
７ パターン補正部
８ パターンピッチチェック部
９ 配線容量チェック部
１０ デザインルールチェック部
１１ 近接効果補正（ＯＰＣ）部
１２ マスクパターン設計装置
２５ 入出力制御部
２６ マスクパターン補正装置
１３、１４、１５ 配線パターン
１６、２３ 変動量
１７、１８、２０、２１、２２ コンタクトホールパターン
Claims (10)
- 所定のデザインルールに従って設計された、半導体装置の光露光工程において使用するマスクの設計パターンから、露光量と焦点距離の変動に対するプロセス裕度が所定の基準値に達していないパターンを抽出する第１ステップと、
前記プロセス裕度が前記基準値を満たすように、抽出された前記パターンのみを選択的に補正し、抽出された前記パターンのプロセス裕度を増加させるように、前記設計パターン自身を変形させる第２ステップと
を少なくとも具備することを特徴とするマスクパターン補正方法。 - 変形後の設計パターンに対して近接効果補正を行う第３ステップを更に具備することを特徴とする請求項１記載のマスクパターン補正方法。
- 補正の前後で前記パターンのパターンピッチが一定に保持されているか否かを判定する第４ステップをさらに具備することを特徴とする請求項１又は２記載のマスクパターン補正方法。
- 補正後の前記パターンが、前記デザインルールを満たしているか否かを判定する第５ステップをさらに具備することを特徴とする請求項１〜３のいずれか１項に記載のマスクパターン補正方法。
- 前記第２ステップにおいて補正された前記パターンがラインパターンである場合、
前記第５ステップは、前記ラインパターンが、前記デザインルールに規定する最小ライン寸法及び最小スペース寸法以上のライン寸法及びスペース寸法を有するパターンであるか否かを判定するステップである
ことを特徴とする請求項４記載のマスクパターン補正方法。 - 前記第２ステップにおいて補正された前記パターンが配線パターンである場合、
補正後の前記配線パターンのライン寸法が、配線容量の許容範囲内に収まっているか否かを判定する第６ステップを
さらに有することを特徴とする請求項１〜４のいずれか１項に記載のマスクパターン補正方法。 - 前記第１ステップは、
前記設計パターンを用いて光露光工程のシミュレーションを行い、露光量と焦点距離の条件を振ったときの転写パターンを算出する第１作業と、
前記転写パターンを用いて、露光量と焦点距離を振ったときのパターン寸法の変動量を算出する第２作業と、
前記パターン寸法の変動量が基準値以上であるか否かを判定し、前記変動量が前記基準値よりも大きいパターンを、前記プロセス裕度が所定の基準値に達していないパターンとして判定する第３作業と
から構成されていることを特徴とする請求項１記載のマスクパターン補正方法。 - 所定のデザインルールに従って設計された、半導体装置の光露光工程において使用するマスクの設計パターンから、露光量と焦点距離の変動に対するプロセス裕度が所定の基準値に達していないパターンを抽出するパターン抽出部と、
前記プロセス裕度が前記基準値を満たすように、抽出された前記パターンのみを選択的に補正し、抽出された前記パターンのプロセス裕度を増加させるように、前記設計パターン自身を変形させるパターン補正部と
を少なくとも具備することを特徴とするマスクパターン補正装置。 - 所定のデザインルールに従って設計された、半導体装置の光露光工程において使用するマスクの設計パターンから、露光量と焦点距離の変動に対するプロセス裕度が所定の基準値に達していないパターンを抽出する第１ステップと、
前記プロセス裕度が前記基準値を満たすように、抽出された前記パターンのみを選択的に補正し、抽出された前記パターンのプロセス裕度を増加させるように、前記設計パターン自身を変形させる第２ステップと
をコンピュータに実行させるためのプログラムを格納した記録媒体。 - 所定のデザインルールに従って、半導体装置の光露光工程において使用するマスクの設計パターンを設計する第１ステップと、
前記マスクの設計パターンから、露光量と焦点距離の変動に対するプロセス裕度が所定の基準値に達していないパターンを抽出する第２ステップと、
前記プロセス裕度が前記基準値を満たすように、抽出された前記パターンのみを選択的に補正して、抽出された前記パターンのプロセス裕度を増加させるように、前記設計パターン自身を変形させる第３ステップと、
変形後の設計パターンに対して光近接効果補正を行う第４ステップと、
前記近接効果補正後の設計パターンに基づいてマスクを製作する第５ステップと、
前記マスクを用いた光露光工程を含む所定の半導体製造工程により、半導体ウェハを製造する第６ステップと
を少なくとも具備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000327300A JP4064617B2 (ja) | 2000-10-26 | 2000-10-26 | マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000327300A JP4064617B2 (ja) | 2000-10-26 | 2000-10-26 | マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002131882A JP2002131882A (ja) | 2002-05-09 |
| JP4064617B2 true JP4064617B2 (ja) | 2008-03-19 |
Family
ID=18804342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000327300A Expired - Lifetime JP4064617B2 (ja) | 2000-10-26 | 2000-10-26 | マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4064617B2 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004157475A (ja) | 2002-11-08 | 2004-06-03 | Toshiba Corp | 集積回路のパターン設計方法、露光マスクの作成方法、露光マスク、および集積回路装置の製造方法 |
| JP2004317718A (ja) | 2003-04-15 | 2004-11-11 | Toshiba Corp | パターン作成方法、パターン作成システム、および半導体装置の製造方法 |
| JP4177722B2 (ja) | 2003-07-02 | 2008-11-05 | 株式会社東芝 | パターン補正方法、パターン補正システム、マスク製造方法、半導体装置製造方法、及びパターン補正プログラム |
| JP4507558B2 (ja) * | 2003-10-29 | 2010-07-21 | パナソニック株式会社 | マスクパターンデータ作成方法 |
| JP4488727B2 (ja) | 2003-12-17 | 2010-06-23 | 株式会社東芝 | 設計レイアウト作成方法、設計レイアウト作成システム、マスクの製造方法、半導体装置の製造方法、及び設計レイアウト作成プログラム |
| WO2005111874A2 (en) * | 2004-05-07 | 2005-11-24 | Mentor Graphics Corporation | Integrated circuit layout design methodology with process variation bands |
| JP4528558B2 (ja) * | 2004-05-28 | 2010-08-18 | 株式会社東芝 | パターンのデータ作成方法、及びパターン検証手法 |
| JP2006053248A (ja) * | 2004-08-10 | 2006-02-23 | Toshiba Corp | 設計パターンデータ作成方法、マスクパターンデータ作成方法、マスク製造方法、半導体装置の方法およびプログラム |
| JP2006058413A (ja) * | 2004-08-18 | 2006-03-02 | Renesas Technology Corp | マスクの形成方法 |
| JP4709511B2 (ja) | 2004-08-18 | 2011-06-22 | 株式会社東芝 | マスクパターン補正方法、マスクパターン補正プログラム、フォトマスクの作製方法及び半導体装置の製造方法 |
| JP4398824B2 (ja) | 2004-09-08 | 2010-01-13 | 株式会社東芝 | パターンデータの補正方法、フォトマスクの製造方法、半導体装置の製造方法及びプログラム |
| JP4479486B2 (ja) | 2004-11-30 | 2010-06-09 | ソニー株式会社 | マスクパターンの補正方法 |
| US7617473B2 (en) * | 2005-01-21 | 2009-11-10 | International Business Machines Corporation | Differential alternating phase shift mask optimization |
| US7539969B2 (en) * | 2005-05-10 | 2009-05-26 | Lam Research Corporation | Computer readable mask shrink control processor |
| JP4642584B2 (ja) * | 2005-07-29 | 2011-03-02 | キヤノン株式会社 | マスク作成方法及び露光方法 |
| JP2007273871A (ja) | 2006-03-31 | 2007-10-18 | Toshiba Corp | 設計データ作成方法、設計データ作成プログラム、及び半導体装置の製造方法 |
| US8056022B2 (en) | 2006-11-09 | 2011-11-08 | Mentor Graphics Corporation | Analysis optimizer |
| US7739650B2 (en) | 2007-02-09 | 2010-06-15 | Juan Andres Torres Robles | Pre-bias optical proximity correction |
| JP4333770B2 (ja) | 2007-04-12 | 2009-09-16 | ソニー株式会社 | マスクパターン作成プログラム、半導体製造方法、マスクパターン作成方法および半導体設計プログラム |
| NL1036189A1 (nl) | 2007-12-05 | 2009-06-08 | Brion Tech Inc | Methods and System for Lithography Process Window Simulation. |
| JP4896898B2 (ja) * | 2008-01-18 | 2012-03-14 | 株式会社東芝 | パターン作成方法および半導体装置の製造方法 |
| JP4594994B2 (ja) | 2008-03-24 | 2010-12-08 | 株式会社東芝 | マスクパターンデータ生成方法、マスクの製造方法、半導体装置の製造方法及びパターンデータ生成プログラム |
| JP5066122B2 (ja) | 2009-03-23 | 2012-11-07 | 株式会社東芝 | パターン形成方法 |
| NL2004716A (en) * | 2009-06-17 | 2010-12-20 | Asml Netherlands Bv | Lithographic method and arrangement. |
| JP4840517B2 (ja) * | 2010-02-22 | 2011-12-21 | ソニー株式会社 | 露光方法、並びに、半導体装置及びその製造方法 |
| US20220390828A1 (en) * | 2021-06-07 | 2022-12-08 | United Microelectronics Corp. | Method of making mask pattern and method of forming pattern in layer |
-
2000
- 2000-10-26 JP JP2000327300A patent/JP4064617B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002131882A (ja) | 2002-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4064617B2 (ja) | マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法 | |
| JP4266189B2 (ja) | 半導体集積回路パターンの検証方法、フォトマスクの作成方法、半導体集積回路装置の製造方法、及び半導体集積回路パターンの検証方法を実現するためのプログラム | |
| US7971160B2 (en) | Creating method of photomask pattern data, photomask created by using the photomask pattern data, and manufacturing method of semiconductor apparatus using the photomask | |
| US7266801B2 (en) | Design pattern correction method and mask pattern producing method | |
| US8166424B2 (en) | Method for constructing OPC model | |
| US7506301B2 (en) | Method for correcting a mask pattern, system for correcting a mask pattern, program, method for manufacturing a photomask and method for manufacturing a semiconductor device | |
| JP4938696B2 (ja) | 半導体装置の設計プログラムおよび半導体装置の設計システム | |
| JP4817746B2 (ja) | 半導体装置の設計データ処理方法、そのプログラム、及び半導体装置の製造方法 | |
| JP2009282319A (ja) | パターン検証方法、パターン検証システム、パターン検証プログラム、マスク製造方法、および半導体装置の製造方法 | |
| JP2005338650A (ja) | パターンのデータ作成方法、及びパターン検証手法 | |
| US6571383B1 (en) | Semiconductor device fabrication using a photomask designed using modeling and empirical testing | |
| US20120198396A1 (en) | Method of optimizing semiconductor device manufacturing process, method of manufacturing semiconductor device, and non-transitory computer readable medium | |
| CN110968981B (zh) | 集成电路布局图生成方法和系统 | |
| US7402363B2 (en) | Pattern forming method and system, and method of manufacturing a semiconductor device | |
| JP4476684B2 (ja) | パターン補正方法、パターン補正システム、パターン補正プログラム、マスクの作成方法、および半導体装置の製造方法 | |
| US9547230B2 (en) | Method for evaluating optical image of pattern, recording medium, and information processing apparatus | |
| JP5421054B2 (ja) | マスクパターン検証装置、マスクパターン検証方法及びその方法を用いた半導体装置の製造方法 | |
| JP2006154245A (ja) | パタンデータ検証方法、パタンデータ作成方法、露光用マスクの製造方法およびプログラム | |
| JP2008020734A (ja) | 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 | |
| US7614026B2 (en) | Pattern forming method, computer program thereof, and semiconductor device manufacturing method using the computer program | |
| US8701052B1 (en) | Method of optical proximity correction in combination with double patterning technique | |
| US8443310B2 (en) | Pattern correcting method, mask forming method, and method of manufacturing semiconductor device | |
| JP6415154B2 (ja) | パターンの作成方法、プログラムおよび情報処理装置 | |
| US20090113376A1 (en) | Apparatus for OPC Automation and Method for Fabricating Semiconductor Device Using the Same | |
| JP2006038896A (ja) | マスクパターン作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040617 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071227 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4064617 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140111 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |