JP5066122B2 - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP5066122B2
JP5066122B2 JP2009070976A JP2009070976A JP5066122B2 JP 5066122 B2 JP5066122 B2 JP 5066122B2 JP 2009070976 A JP2009070976 A JP 2009070976A JP 2009070976 A JP2009070976 A JP 2009070976A JP 5066122 B2 JP5066122 B2 JP 5066122B2
Authority
JP
Japan
Prior art keywords
pattern
lithography
processing
condition
simulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009070976A
Other languages
English (en)
Other versions
JP2010224192A (ja
Inventor
尚文 田口
敏也 小谷
克 井柳
道也 瀧本
良太 油田
浩充 間下
史晴 中嶌
親亮 児玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009070976A priority Critical patent/JP5066122B2/ja
Priority to US12/705,640 priority patent/US8266552B2/en
Publication of JP2010224192A publication Critical patent/JP2010224192A/ja
Application granted granted Critical
Publication of JP5066122B2 publication Critical patent/JP5066122B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

本発明は、パターン形成方法に関する。
近年の半導体デバイスの微細化に伴い、製造ばらつきやパーティクルなどによる欠陥が増大し、歩留まりの向上が非常に困難になってきている。半導体デバイスを微細化する方法として、光源(露光光線)の短波長化やレンズの開口数(Numerical Aperture:NA)の高開口数化などがある。ところが、光源の短波長化やレンズの開口数の高開口数化などでは、加速度的に進歩する半導体装置の微細化の要求に追いつかなくなってきている。
半導体装置の微細化の要求に伴って、例えば、通常のリソグラフィ技術で形成可能な最小パターンピッチよりも微細なパターンピッチを有するパターンの形成が求められるようになっている。そのような微細なパターンの形成手法の一つとして、いわゆる側壁加工プロセスによるパターン形成技術が知られている(例えば、特許文献1参照)。
この側壁加工プロセスのように、リソグラフィから最終的な回路パターン形成まで何度も加工工程を経るプロセスでは、リソグラフィにて形成するレジストパターンが、リソグラフィ検証で問題がなくても加工工程を経ることで危険点(パターンが形成不良となる箇所)になる恐れがある。また、量産時の加工ばらつきによっても新たな危険点が発生する恐れがある。
特開平8−55908号公報
本発明は、危険点の発生を抑えたマスクパターンを形成するパターン形成方法を提供することを目的とする。
本願発明の一態様によれば、半導体集積回路パターンの設計レイアウトデータにOPC処理を行うOPCステップと、複数種類のプロセス条件を用いるとともに、それぞれのプロセス条件に所定の誤差を含めた複数のプロセスパラメータを設定してOPC処理後の前記設計レイアウトデータにパターン形成シミュレーションを行なうパターン形成シミュレーションステップと、前記それぞれのプロセス条件に設定されたプロセスパラメータ毎に、前記パターン形成シミュレーションのシミュレーション結果である加工後パターンから、所望パターンを形成することができない箇所としてパターン形成不良となる可能性が所定値よりも高い危険点箇所を抽出するとともに、前記それぞれのプロセス条件に設定されたプロセスパラメータ毎に、前記危険点箇所の数である危険点数を抽出する危険点抽出ステップと、前記危険点数に基づいて、前記プロセスパラメータの中からパターン形成不良となる確率が最も高いワーストな条件を、ワースト条件として、前記プロセス条件毎に算出するワースト条件算出ステップと、前記プロセス条件毎の各ワースト条件を組み合わせたプロセス条件でパターン形成した場合であっても前記危険点箇所が発生しなくなるよう、前記設計レイアウトデータまたは前記OPC処理を変更してマスクパターンを決定する決定ステップと、を含むことを特徴とするパターン形成方法が提供される。
本発明によれば、パターン形成を行う場合にワーストな条件となるプロセス条件でパターン形成した場合であっても危険点が発生しなくなるよう、設計レイアウトデータまたはOPC処理を変更するので、危険点の発生を抑えたマスクパターンを形成することが可能になるという効果を奏する。
図1は、第1の実施の形態にかかるワースト条件算出装置を備えたパターン形成システムの構成を示すブロック図である。 図2は、ワースト条件算出装置のハードウェア構成を示す図である。 図3は、第1の実施の形態にかかるパターン形成システムの動作手順を示すフローチャートである。 図4は、ワースト条件の算出処理手順を示すフローチャートである。 図5は、側壁ライン転写プロセスのプロセスフローを示す図である。 図6は、側壁スペース転写プロセスのプロセスフローを示す図である。 図7は、リソグラフィワースト条件を説明するための図である。 図8は、加工ワースト条件を説明するための図である。 図9は、第2の実施の形態にかかるCD差算出装置を備えたパターン形成システムの構成を示すブロック図である。 図10は、CD差算出装置のハードウェア構成を示す図である。 図11は、第2の実施の形態にかかるパターン形成システムの動作手順を示すフローチャートである。 図12は、ウエハ上に形成されるパターンとベスト寸法とのCD差を算出する処理を説明するための図である。
以下に添付図面を参照して、実施の形態にかかるパターン形成方法を詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
(第1の実施の形態)
図1は、第1の実施の形態にかかるワースト条件算出装置を備えたパターン形成システムの構成を示すブロック図である。パターン形成システムは、半導体集積回路パターンを形成する際に用いるマスクデータを生成するとともに、このマスクデータを用いて作製したマスクによってウェハなどの基板上にパターンを形成するシステムである。パターン形成システムは、被加工膜を少なくとも1回加工することによってパターン形成する場合のマスクデータを生成する。
本実施の形態のパターン形成システムは、リソグラフィのばらつきや加工のばらつきを考慮して、リソグラフィシミュレーションや加工シミュレーションを行ない、これにより、基板上に形成するパターンをシミュレーション生成する。そして、シミュレーション生成したパターンに基づいて、ワーストなプロセス条件(ワーストなリソグラフィ条件やワーストな加工条件)を算出する。本実施の形態では、このワーストな条件下でもパターン形成後に危険点(パターン形成不良となる可能性の高い箇所)が発生しないよう、設計レイアウトデータ(設計レイアウトパターン)、OPC、プロセス条件(例えば照明条件やエッチング条件)などを変更して、マスクパターンを変更する。そして、変更されたマスクパターンを用いて基板上にパターンを形成する。本実施の形態のOPCは、OPCだけであってもよいし、PPCを含めたOPCであってもよい。
なお、以下では、リソグラフィシミュレーションと加工シミュレーションをまとめてパターン形成シミュレーションという場合がある。本実施の形態では、リソグラフィのばらつきと加工のばらつきを考慮して、パターン形成シミュレーションを行う場合について説明するが、リソグラフィのばらつきのみに基づいてパターン形成シミュレーションを行ってもよい。また、加工のばらつきのみに基づいてパターン形成シミュレーションを行ってもよい。
パターン形成システムは、ワースト条件算出装置1と、設計レイアウトデータ作成装置2と、OPC装置3と、リソグラフィシミュレーション装置4と、加工シミュレーション装置5と、検証装置6と、を有している。
設計レイアウトデータ作成装置2は、形成するパターンの設計レイアウトデータを作成するコンピュータなどである。OPC装置3は、設計レイアウトデータ作成装置2が作成した設計レイアウトデータにOPC(Optical Proximity Correction)処理して、OPC後のマスクデータを作成するコンピュータなどである。
リソグラフィシミュレーション装置4は、OPC後のマスクデータを用いてリソグラフィシミュレーションを行う。本実施の形態のリソグラフィシミュレーション装置4は、リソグラフィばらつき情報41を用いてリソグラフィシミュレーションを行う。リソグラフィばらつき情報41は、リソグラフィを行う際に用いる種々のリソグラフィ条件(露光量、フォーカス値、露光波長など)におけるばらつき値である。
リソグラフィばらつき情報41は、リソグラフィを行う際に設定されるリソグラフィ基準値(例えば設定露光量)と、このリソグラフィ基準値に所定のばらつきを与えたリソグラフィばらつき値と、をリソグラフィ条件毎に有している。リソグラフィ基準値は、リソグラフィを行う際のベストな条件であり、リソグラフィばらつき値は、リソグラフィを行う際にばらついてしまう可能性のあるリソグラフィ基準値からのずれ量である。なお、以下の説明では、リソグラフィ基準値とリソグラフィばらつき値を合わせてリソグラフィシミュレーション設定値(プロセスパラメータの中のリソグラフィパラメータ)という場合がある。リソグラフィを行う際には、リソグラフィ基準値からずれ量が発生する場合があるので、本実施の形態では、このずれ量(リソグラフィばらつき値)を用いたリソグラフィシミュレーションと、リソグラフィ基準値を用いたリソグラフィシミュレーションとを行う。換言すると、本実施の形態のリソグラフィシミュレーション装置4は、リソグラフィを行う際に用いるリソグラフィ条件のばらつきを加味してリソグラフィシミュレーションを行う。
加工シミュレーション装置5は、リソグラフィシミュレーションのシミュレーション結果を用いて加工シミュレーションを行う。本実施の形態の加工シミュレーション装置5は、加工ばらつき情報51に基づいて加工シミュレーションを行う。加工ばらつき情報51は、エッチングや成膜などの加工を行う際に用いる種々の加工条件におけるばらつき値である。
加工ばらつき情報51は、加工を行う際に設定される加工基準値(例えば側壁加工プロセスにおける設定スリミング量)と、この加工基準値に所定のばらつきを与えた加工ばらつき値と、を加工条件毎に有している。加工基準値は、加工を行う際のベストな条件であり、加工ばらつき値は、加工を行う際にばらついてしまう可能性のある加工基準値からのずれ量である。なお、以下の説明では、加工基準値と加工ばらつき値を合わせて加工シミュレーション設定値(プロセスパラメータの中の加工パラメータ)という場合がある。加工を行う際には、加工基準値からずれ量が発生する場合があるので、本実施の形態では、このずれ量(加工ばらつき値)を用いた加工シミュレーションと、加工基準値を用いた加工シミュレーションとを行う。換言すると、本実施の形態のリソグラフィシミュレーション装置4は、加工を行う際に用いる加工条件のばらつきを加味して加工シミュレーションを行う。
ワースト条件算出装置1は、加工シミュレーション装置5が導出したシミュレーション結果を用いてリソグラフィ検証や加工検証に用いる検証条件(ワースト条件)を算出する。本実施の形態のワースト条件算出装置1は、リソグラフィを行う際のワーストな条件(以下、リソグラフィワースト条件という)と、加工を行う際のワーストな条件(以下、加工ワースト条件という)とを、検証条件として算出する。具体的には、ワースト条件算出装置1は、リソグラフィシミュレーション設定値の中からリソグラフィワースト条件を決定する。また、ワースト条件算出装置1は、加工ばらつき情報51内の加工シミュレーション設定値の中から加工ワースト条件を決定する。
ワースト条件算出装置1は、危険点数抽出部11とワースト条件算出部12とを備えている。危険点数抽出部11は、リソグラフィばらつき情報41内で規定されているリソグラフィ条件でパターン形成した場合の危険点数を、各リソグラフィ条件のリソグラフィシミュレーション設定値毎に抽出する。また、危険点数抽出部11は、加工ばらつき情報51内で規定されている加工条件でパターン形成した場合の危険点数を、各加工条件の加工シミュレーション設定値毎に抽出する。
危険点数抽出部11には、予め危険点であるか否かの判定基準となる閾値を設定しておく。危険点数抽出部11に設定される閾値は、スペース幅の閾値やライン幅の閾値である。危険点数抽出部11は、設定しておいた閾値と、パターン形成シミュレーションによって得られたパターンの寸法と、を比較することにより危険点を抽出する。危険点数抽出部11は、スペース幅の閾値よりも狭いパターンを危険点として抽出するとともに、ライン幅の閾値よりも狭いパターンを危険点として抽出する。スペース幅の閾値よりも狭いパターンは、パターンがショートする可能性の高い箇所であり、ライン幅の閾値よりも狭いパターンは、パターンがオープンする可能性の高い箇所である。
ワースト条件算出部12は、要因解析により、最も危険点数が多くなるリソグラフィ条件をリソグラフィワースト条件として算出する。また、ワースト条件算出部12は、要因解析により、最も危険点数が多くなる加工条件を加工ワースト条件として算出する。ワースト条件算出部12は、算出したリソグラフィワースト条件と加工ワースト条件を、検証装置6に送る。検証装置6は、リソグラフィワースト条件を用いてリソグラフィ検証を行い、加工ワースト条件を用いて加工検証を行う。
図2は、ワースト条件算出装置のハードウェア構成を示す図である。ワースト条件算出装置1は、リソグラフィ検証や加工検証に用いる検証条件を算出するコンピュータなどの装置であり、CPU(Central Processing Unit)91、ROM(Read Only Memory)92、RAM(Random Access Memory)93、表示部94、入力部95を有している。ワースト条件算出装置1では、これらのCPU91、ROM92、RAM93、表示部94、入力部95がバスラインを介して接続されている。
CPU91は、リソグラフィワースト条件や加工ワースト条件を、検証条件として算出するコンピュータプログラムであるワースト条件算出プログラム97を用いて検証条件を算出する。
表示部94は、液晶モニタなどの表示装置であり、CPU91からの指示に基づいて、設計レイアウトデータ、OPC後のマスクデータ、リソグラフィシミュレーション結果、加工シミュレーション結果、危険点、危険点数、リソグラフィばらつき情報41、加工ばらつき情報51、ワーストリソグラフィ条件、ワースト加工条件などを表示する。入力部95は、マウスやキーボードを備えて構成され、使用者から外部入力される指示情報(検証条件の算出に必要なパラメータ等)を入力する。入力部95へ入力された指示情報は、CPU91へ送られる。
ワースト条件算出プログラム97は、ROM92内に格納されており、バスラインを介してRAM93へロードされる。CPU91はRAM93内にロードされたワースト条件算出プログラム97を実行する。具体的には、ワースト条件算出装置1では、使用者による入力部95からの指示入力に従って、CPU91がROM92内からワースト条件算出プログラム97を読み出してRAM93内のプログラム格納領域に展開して各種処理を実行する。CPU91は、この各種処理に際して生じる各種データをRAM93内に形成されるデータ格納領域に一時的に記憶させておく。
つぎに、第1の実施の形態にかかるパターン形成システムの動作手順について説明する。図3は、第1の実施の形態にかかるパターン形成システムの動作手順を示すフローチャートである。パターン形成システムでは、設計レイアウトデータ作成装置2が、パターンの設計レイアウトデータを作成する(ステップS10)。この後、パターン形成システムでは、リソグラフィワースト条件と加工ワースト条件の算出処理を行う。具体的には、OPC装置3は、設計レイアウトデータに仮のOPC処理をして、OPC後の仮のマスクデータを作成する。そして、リソグラフィシミュレーション装置4、加工シミュレーション装置5、ワースト条件算出装置1によって、リソグラフィワースト条件と加工ワースト条件を算出する。
リソグラフィワースト条件と加工ワースト条件が算出された場合には、OPC処理(ステップS20)を行うことなく、検証装置6は、OPC後の仮のマスクデータとリソグラフィワースト条件を用いてリソグラフィ検証を行い(ステップS30)、加工ワースト条件を用いて加工検証を行う(ステップS40)。具体的には、検証装置6は、リソグラフィシミュレーションと加工シミュレーションを行うとともに、シミュレーション結果に基づいて、危険点の有無を判定する。
検証装置6には、予め危険点であるか否かの判定基準となる閾値を設定しておく。危険点数抽出部11に設定される閾値は、危険点数抽出部11に設定する閾値と同じ閾値である。検証装置6は、設定しておいた閾値とシミュレーション結果を用いて危険点を抽出する。検証装置6は、危険点数抽出部11と同様の処理によってリソグラフィワースト条件かつ加工ワースト条件でパターン形成した場合の危険点を抽出する。
検証装置6がリソグラフィ検証で危険点を抽出した場合(ステップS30、NG)や加工検証で危険点を抽出した場合(ステップS40、NG)、設計レイアウトデータ、OPC、プロセス条件などが変更される。
設計レイアウトデータを変更する場合、設計レイアウトデータ作成装置2は、設計レイアウトデータを新たに作成する(ステップS10)。そして、OPC装置3が、設計レイアウトデータにOPC処理して、OPC後のマスクデータを作成する(ステップS20)。この後、検証装置6は、リソグラフィワースト条件とステップS20で作成したマスクデータを用いてリソグラフィ検証を行い(ステップS30)、加工ワースト条件を用いて加工検証を行う(ステップS40)。
また、OPCを変更する場合、OPC装置3は、設計レイアウトデータに新たなOPC処理を行って、OPC後のマスクデータを作成する(ステップS20)。この後、検証装置6は、リソグラフィワースト条件とステップS20で作成したマスクデータを用いてリソグラフィ検証を行い(ステップS30)、加工ワースト条件を用いて加工検証を行う(ステップS40)。
また、プロセス条件を変更する場合、例えば側壁加工プロセスにおける設定スリミング量などを変更する。この後、検証装置6は、リソグラフィワースト条件を用いてリソグラフィ検証を行い(ステップS30)、加工ワースト条件を用いて加工検証を行う(ステップS40)。なお、プロセス条件を変更する場合、OPCを変更する場合と同様に、OPC装置3は、設計レイアウトデータに新たなOPC処理を行って、OPC後のマスクデータを作成してもよい。
パターン形成システムでは、検証装置6がリソグラフィ検証や加工検証で危険点を抽出しなくなるまで、設計レイアウトデータ、OPC、プロセス条件の何れかを変更する処理を繰り返す。そして、検証装置6がリソグラフィ検証で危険点を抽出せず(ステップS30、OK)、加工検証で危険点を抽出しなかった場合(ステップS40、OK)、危険点の抽出されなかったOPC後のマスクデータをマスク作成用のマスクデータに決定する(ステップS50)。
つぎに、ワースト条件(検証条件)の算出処理手順について説明する。図4は、ワースト条件の算出処理手順を示すフローチャートである。OPC装置3は、設計レイアウトデータ作成装置2が作成した設計レイアウトデータに仮のOPC処理を行って、OPC後の仮のマスクデータを作成する(ステップS110)。
リソグラフィシミュレーション装置4は、OPC後のマスクデータとリソグラフィばらつき情報41を用いてリソグラフィシミュレーションを行う(ステップS120)。リソグラフィばらつき情報41は、例えばマスク(マスク上のパターン形成寸法)、露光量(ドーズ)、フォーカス値、露光波長、照明形状、照明輝度分布、レンズ開口数、偏光度、収差、瞳透過率のうちの少なくとも1つのリソグラフィ条件を含んで構成されている。
さらに、加工シミュレーション装置5は、リソグラフィシミュレーションのシミュレーション結果と加工ばらつき情報51を用いて加工シミュレーションを行う(ステップS130)。加工ばらつき情報51は、例えば側壁加工プロセスにおけるスリミング量、側壁デポジット量の何れか1つの加工条件を含んで構成されている。リソグラフィばらつき情報41や加工ばらつき情報51で規定されるばらつきは、ウェハ面内、ウェハ間、ロット間、装置間、製品間、経時変化で起こり得る少なくとも1つのばらつきを含んでいる。
以下では、パターン形成システムが側壁加工プロセスで用いるマスクデータを生成する場合について説明する。また、リソグラフィばらつき情報41が、マスク、ドーズ、フォーカス、照明σのばらつきであり、加工ばらつき情報51が、スリミング量、側壁デポジット量のばらつきである場合について説明する。
ここで、側壁加工プロセスのプロセスフローについて説明する。図5は、側壁ライン転写プロセスのプロセスフローを示す図である。側壁ライン転写プロセスは、側壁パターンを下層側に転写することによって側壁パターンと同じラインパターンを形成するプロセスである。図5に示す各処理(s1)〜(s7)の上段側がパターン形成の際の上面図(最上層のみ)であり、下段側がパターン形成の際の断面図である。
側壁ライン転写プロセスでは、基板の上層に、パターン形成の対象となるパターン形成層51Aと、このパターン形成層51Aの上層に芯材を形成させる芯材層52Aと、を形成しておく。そして、この芯材層52Aの上層に最小加工幅2Hのレジストパターン53Aを形成する(s1)。
この後、RIE(Reactive Ion Etching)法などによってレジストパターン53Aをマスクとして芯材層52Aをエッチングし、芯材パターン52Bを形成する(s2)。そして、この芯材パターン52Bをスリミング加工することによって、スリミングパターン52Cを形成する(s3)。
次に、CVD(Chemical Vapor Deposition)法などによって基板上に窒化膜などの側壁デポジット膜54Aを堆積させる(s4)。この後、RIEなどの異方性エッチングによって側壁デポジット膜54Aをエッチバックし、側壁デポジット膜54Aから側壁パターン54Bを形成する(s5)。
そして、スリミングパターン52Cをウエットエッチングすることによってスリミングパターン52Cを除去し、パターン形成層51A上に側壁パターン54Bのみを残す(s6)。この後、側壁パターン54Bをマスクとして、RIEなどによってパターン形成層51Aをエッチングし、ラインパターン51Bを形成する(s7)。これにより、ライン幅Hのラインパターン51Bを形成することが可能となる。このような、側壁ライン転写プロセスでは、リソグラフィで制御できる危険点は加工後のスペース部分となる。
図6は、側壁スペース転写プロセスのプロセスフローを示す図である。側壁スペース転写プロセスは、側壁パターンを下層側に転写することによって側壁パターンと同じスペースパターンを形成するプロセスである。図6に示す各処理(s11)〜(s18)の上段側がパターン形成の際の上面図(最上層のみ)であり、下段側がパターン形成の際の断面図である。
側壁スペース転写プロセスでは、側壁パターンを形成するまでは側壁ラインパターン転写プロセスと同様の処理を行う。具体的には、基板の上層に、パターン形成の対象となるパターン形成層61Aと、このパターン形成層61Aの上層に芯材を形成させる芯材層62Aと、を形成しておく。そして、この芯材層62Aの上層に最小加工幅2Hのレジストパターン63Aを形成する(s11)。
この後、RIE法などによってレジストパターン63Aをマスクとして芯材層62Aをエッチングし、芯材パターン62Bを形成する(s12)。そして、この芯材パターン62Bをスリミング加工することによって、スリミングパターン62Cを形成する(s13)。
次に、CVD法などによって基板上に窒化膜などの側壁デポジット膜64Aを堆積させる(s14)。この後、RIEなどの異方性エッチングによって側壁デポジット膜64Aをエッチバックし、側壁デポジット膜64Aから側壁パターン64Bを形成する(s15)。
側壁パターン64Bを形成した後、側壁パターン64Bと側壁パターン64Bとの間の隙間に、スリミングパターン62Cと同じ材料を埋め込む。これにより、側壁パターン64B以外の箇所に、スリミングパターン62Cおよび埋め込みパターン62Dを形成し、その後、基板をCMP(Chemical Mechanical Polishing)によって平坦化する(s16)。
この後、側壁パターン64Bをウエットエッチングすることによって側壁パターン64Bを除去し、パターン形成層61A上にスリミングパターン62Cおよび埋め込みパターン62Dに対応するマスクパターン62Eを残す(s17)。この後、マスクパターン62Eをマスクとして、RIEなどによってパターン形成層61Aをエッチングし、スペースパターン61Bを形成する(s18)。これにより、スペース幅Hのスペースパターン61Bを形成することが可能となる。このような、側壁ライン転写プロセスでは、リソグラフィで制御できる危険点は加工後のライン部分となる。
リソグラフィばらつき情報41内では、リソグラフィ条件であるマスク、ドーズ、フォーカス、照明σをそれぞれ例えば3条件ずつ振り、加工ばらつき情報51内では、加工条件であるスリミング量、側壁デポジット量をそれぞれ例えば3条件ずつ振っておく。リソグラフィ条件や加工条件における3条件は、例えば、ベストな値、ベストな値より誤差分だけ小さな値、ベストな値より誤差分だけ大きな値の3条件である。
パターン生成システムでは、例えばマスクに3条件を設定するとともにマスク以外のリソグラフィ条件と加工条件をベストな値に設定してマスクに設定した条件毎にリソグラフィシミュレーションと加工シミュレーションを行う。これにより、マスクの3条件のうち何れの条件がワースト条件となるかを判断できる。同様に、パターン生成システムでは、リソグラフィ条件の何れかに3条件を設定するとともに3条件を設定した以外のリソグラフィ条件と加工条件をベストな値に設定してリソグラフィシミュレーションと加工シミュレーションを行う。これにより、リソグラフィ条件の種類毎、加工条件の種類毎にワースト条件を判断できる。
ワースト条件算出装置1の危険点数抽出部11は、予め設定しておいた閾値と、パターン形成シミュレーションによって得られたパターンの寸法と、を比較することにより危険点を抽出する。危険点数抽出部11は、条件毎のパターン形成シミュレーションによって得られた全てのパターンから危険点を抽出し、パターン形成シミュレーション毎の危険点数を算出する。
ワースト条件算出部12は、要因解析により、最も危険点数が多くなるリソグラフィ条件をリソグラフィワースト条件として算出する。また、ワースト条件算出部12は、要因解析により、最も危険点数が多くなる加工条件を加工ワースト条件として算出する。具体的には、マスクの条件の中で最も危険点数の多い条件、ドーズの条件の中で最も危険点数の多い条件、フォーカスの条件の中で最も危険点数の多い条件、照明σの条件の中で最も危険点数の多い条件、スリミング量の中で最も危険点数の多い条件、側壁デポジット量の中で最も危険点数の多い条件を、リソグラフィワースト条件、加工ワースト条件として導出する。ワースト条件算出部12は、導出したリソグラフィワースト条件、加工ワースト条件を検証装置6に送る。
図7は、リソグラフィワースト条件を説明するための図であり、リソグラフィシミュレーション設定値毎の危険点数を示している。(a)に示すように、マスクの3条件は、例えば製造誤差の無いベストなマスクパターンが形成されたマスクを用いる場合、製造誤差によってベストな場合よりも寸法の細くなったマスクパターンが形成されたマスクを用いる場合、製造誤差によってベストな場合よりも寸法の太くなったマスクパターンが形成されたマスクを用いる場合である。ベストな場合よりも寸法が細る場合の細り寸法は、マスク製造の際に起こり得る細り寸法であり、ベストな場合よりも寸法が太る場合の太り寸法は、マスク製造の際に起こり得る太り寸法である。上述したマスクの3条件では、それぞれの条件で例えば危険点数が同じである。したがって、マスクのワースト条件は、3条件のうちの何れの条件をワースト条件にしてもよい。
(b)に示すように、ドーズの3条件は、例えばドーズ誤差の無いベストなドーズ量で露光が行われた場合、ドーズ誤差によってベストな場合よりも少ないドーズ量で露光が行われた場合、ドーズ誤差によってベストな場合よりも多いドーズ量で露光が行われた場合である。ベストな場合よりもドーズ量が多くなる場合のドーズ量は、露光の際にドーズ誤差で多くなり得るドーズ量であり、ベストな場合よりもドーズ量が少なくなる場合のドーズ量は、露光の際にドーズ誤差で少なくなり得るドーズ量である。例えば、(b)では、ドーズ誤差によってベストな場合よりも少ないドーズ量で露光が行われた場合に危険点数が最も多くなる場合を示している。したがって、ドーズのワースト条件は、ドーズ誤差によってベストな場合よりも少ないドーズ量で露光が行われる場合となる。
(c)に示すように、フォーカスの3条件は、例えばフォーカス誤差の無いベストなフォーカス値で露光が行われた場合、フォーカス誤差によってベストな場合よりも小さなフォーカス値で露光が行われた場合、フォーカス誤差によってベストな場合よりも大きなフォーカス値で露光が行われた場合である。ベストな場合よりもフォーカス値が大きくなる場合のフォーカス値は、露光の際にフォーカス誤差で大きくなり得るフォーカス値であり、ベストな場合よりもフォーカス値が小さくなる場合のフォーカス値は、露光の際にフォーカス誤差で小さくなり得るフォーカス値である。例えば、(c)では、フォーカス誤差によってベストな場合よりも大きなフォーカス値で露光が行われた場合に危険点数が最も多くなる場合を示している。したがって、フォーカスのワースト条件は、フォーカス誤差によってベストな場合よりも大きなフォーカス値で露光が行われる場合となる。
(d)に示すように、照明σの3条件は、例えば照明誤差の無いベストな照明σで露光が行われた場合、照明誤差によってベストな場合よりも小さな照明σで露光が行われた場合、照明誤差によってベストな場合よりも大きな照明σで露光が行われた場合である。照明σがベストな場合よりも大きくなる場合の照明σは、露光の際に照明誤差で大きくなり得る照明σであり、ベストな場合よりも照明σが小さくなる場合の照明σは、露光の際に照明誤差で小さくなり得る照明σである。例えば、(d)では、照明誤差によってベストな場合よりも小さな照明σで露光が行われた場合に危険点数が最も多くなる場合を示している。したがって、照明σのワースト条件は、ベストな場合よりも照明誤差によって小さな照明σで露光が行われる場合となる。
図8は、加工ワースト条件を説明するための図であり、加工シミュレーション設定値毎の危険点数を示している。(a)に示すように、スリミング量の3条件は、例えばスリミング誤差の無いベストなスリミング量でスリミングが行われた場合、スリミング誤差によってベストな場合よりも少ないスリミング量でスリミングが行われた場合、スリミング誤差によってベストな場合よりも多いスリミング量でスリミングが行われた場合である。ベストな場合よりもスリミング量が多くなる場合のスリミング量は、スリミングの際にスリミング誤差で多くなり得るスリミング量であり、ベストな場合よりもスリミング量が少なくなる場合のスリミング量は、スリミングの際にスリミング誤差で少なくなり得るスリミング量である。例えば、(a)では、スリミング誤差によってベストな場合よりも少ないスリミング量でスリミングが行われた場合に危険点数が最も多くなる場合を示している。したがって、スリミング量のワースト条件は、ベストな場合よりもスリミング誤差によって少量のスリミングしか行われなかった場合となる。
(b)に示すように、側壁デポジット量の3条件は、例えばデポジット誤差の無いベストなデポジット量で側壁デポジットが行われた場合、デポジット誤差によってベストな場合よりも少ないデポジット量で側壁デポジットが行われた場合、デポジット誤差によってベストな場合よりも多いデポジット量で側壁デポジットが行われた場合である。ベストな場合よりもデポジット量が大きくなる場合の側壁デポジット量は、側壁デポジットの際にデポジット誤差で多くなり得る側壁デポジット量であり、ベストな場合よりもデポジット量が小さくなる場合の側壁デポジット量は、側壁デポジットの際にデポジット誤差で少なくなり得る側壁デポジット量である。例えば、(b)では、側壁デポジット誤差によってベストな場合よりも多くのデポジット量で側壁デポジットが行われた場合に危険点数が最も多くなる場合を示している。したがって、側壁デポジット量のワースト条件は、デポジット誤差によってベストな場合よりも多量の側壁デポジットが行われた場合となる。
パターン形成システムでは、加工シミュレーションを行なった後(ステップS130)、ワースト条件算出装置1の危険点数抽出部11は、予め設定しておいた閾値(寸法)以下となる危険点を抽出する。具体的には、危険点数抽出部11は、リソグラフィばらつき情報41内で規定されているリソグラフィ条件でパターン形成した場合の危険点数を、各リソグラフィ条件のリソグラフィシミュレーション設定値毎に抽出する。また、危険点数抽出部11は、加工ばらつき情報51内で規定されている加工条件でパターン形成した場合の危険点数を、各加工条件の加工シミュレーション設定値毎に抽出する(ステップS140)。
ワースト条件算出部12は、要因解析により、最も危険点数が多くなるリソグラフィワースト条件と加工ワースト条件を算出する(ステップS150)。ワースト条件算出部12は、算出したリソグラフィワースト条件と加工ワースト条件を、検証装置6に送る。この後、検証装置6は、リソグラフィワースト条件を用いてリソグラフィ検証を行い、加工ワースト条件を用いて加工検証を行う。そして、ワースト条件でパターン形成しても危険点が発生しないよう、設計レイアウトデータ、OPC、プロセス条件などが変更される。
設計レイアウトデータやOPCが変更された場合には、図3に従ったフローでマスクデータが作成される。また、プロセス条件が変更された場合には、直前の加工検証に用いたマスクデータをパターン形成用のマスクデータに決定する。
パターン生成システムでは、レイヤ毎に図3および図4に従ったフローでマスクデータを作成する。そして、作成されたマスクデータを用いてマスクが作成される。半導体装置を作製する際には、各レイヤでマスクを用いた露光処理とエッチングや成膜などの加工処理が行われる。この露光処理と加工処理とが繰り返されることにより、半導体デバイスが作製される。
このように、パターン生成システムは、リソグラフィ条件毎、加工条件毎に、ワースト条件を導出することにより、パターン形成を行う際のワースト条件を導出する。本実施の形態では、例えばドーズがベストな場合よりも少ない場合、かつフォーカスがベストな場合よりも大きい場合、かつ照明σがベストな場合よりも小さい場合、かつスリミング量がベストな場合よりも少ない場合、かつ側壁デポジット量がベストな場合よりも多い場合が、パターン形成を行う際のワースト条件となる。
このように、リソグラフィシミュレーション装置4は、例えば、各リソグラフィ条件のリソグラフィシミュレーション設定値毎にリソグラフィシミュレーションを行なっている。また、加工シミュレーション装置5は、各加工条件の加工シミュレーション設定値毎に加工シミュレーションを行なっている。そして、各リソグラフィ条件の中からワースト条件を決定するとともに、各加工条件の中からワースト条件を決定し、これらのワースト条件を組み合わせることによってパターン形成の際のワースト条件を導出している。
なお、リソグラフィシミュレーション装置4は、全てのリソグラフィ条件と全ての加工条件を組み合わせてパターン形成シミュレーションを行ってもよい。例えば、マスク、ドーズ、フォーカス、照明σ、スリミング量、側壁デポジット量をそれぞれ3条件ずつ振ることによって、729通りのパターン形成シミュレーションを行う。危険点数抽出部11は、729通りのパターン形成シミュレーションによって得られた全てのパターンから危険点を抽出し、パターン形成シミュレーション毎の危険点数を算出する。危険点数抽出部11は、729通りのシミュレーション結果の中で最も危険点数の多いパターン形成シミュレーションを抽出し、このパターン形成シミュレーションに用いた条件をワースト条件とする。
なお、本実施の形態では、検証装置6がリソグラフィ検証と加工検証を行う場合について説明したが、リソグラフィシミュレーション装置4がリソグラフィ検証を行い、加工シミュレーション装置5が加工検証を行ってもよい。
また、本実施の形態では、リソグラフィシミュレーション装置4が、OPC後のマスクデータを用いてリソグラフィシミュレーションを行う場合について説明したが、検証装置6がOPC後のマスクデータを用いてリソグラフィシミュレーションを行ってもよい。
また、本実施の形態では、加工シミュレーション装置5が、OPC後のマスクデータを用いて加工シミュレーションを行う場合について説明したが、検証装置6がOPC後のマスクデータを用いて加工シミュレーションを行ってもよい。
また、本実施の形態では、パターン形成後の危険点数を算出する場合について説明したが、危険点に重み付けを行ってもよい。例えば、危険点数抽出部11は、各危険点を、パターン不良となる可能性の高さ(危険度)に基づいて分類する。そして、ワースト条件算出部12は、各危険点の危険度と危険点数とに基づいて、ワースト条件を算出する。これにより、パターン形成不良となる確率を考慮した正確なワースト条件を算出することが可能となる。
このように第1の実施の形態によれば、設計レイアウトの段階でリソグラフィのばらつきや加工のばらつきを考慮して、最終的なパターンを形成する際のリソグラフィワースト条件や加工ワースト条件を算出しているので、ワースト条件下でも危険点が発生しないマスクパターンを生成することが可能となる。したがって、パターン不良の発生しないロバストなパターン形成を行うことが可能となる。また、予めリソグラフィシミュレーションと加工シミュレーションを用いて、危険点が発生しないマスクデータを生成しているので、製品の開発TATを短縮できる。
また、各リソグラフィ条件の中からワースト条件を決定するとともに、各加工条件の中からワースト条件を決定しているので、新たなリソグラフィ条件や新たな加工条件を追加する場合であっても、容易にワースト条件を算出することが可能となる。
全てのリソグラフィ条件と全ての加工条件を組み合わせたシミュレーション結果に基づいてワースト条件を決定しているので、組み合わせによって発生する危険点を抽出できるとともに、組み合わせによって発生しなくなる危険点を抽出せずにすむ。したがって、正確な危険点を抽出することが可能となる。
(第2の実施の形態)
つぎに、図9〜図12を用いてこの発明の第2の実施の形態について説明する。第2の実施の形態では、ミュレーション生成したパターンのパターン寸法とベスト寸法との差(CD差)に基づいて、基板上に形成するパターンが所望の寸法範囲内となるか否かを判定し、所望の寸法範囲内でない場合は、設計レイアウトデータ、OPC、プロセス条件などを変更して、基板上にパターンを形成する。なお、本実施の形態のベスト寸法は、ベストな条件で形成された場合のパターン寸法(理想値)である。
図9は、第2の実施の形態にかかるCD差算出装置を備えたパターン形成システムの構成を示すブロック図である。図9の各構成要素のうち図1に示す第1の実施の形態のパターン形成システムと同一機能を達成する構成要素については同一番号を付しており、重複する説明は省略する。
本実施の形態のパターン形成システムは、リソグラフィのばらつきや加工のばらつきを考慮して、リソグラフィシミュレーションや加工シミュレーションを行ない、これにより、基板上に形成するパターンをシミュレーション生成する。そして、シミュレーション生成したパターンとベスト寸法とのCD差に基づいて、基板上に形成するパターンが所望の寸法範囲内となるか否かを判定する。本実施の形態では、シミュレーション生成したパターンとベスト寸法とのCD差が所定の範囲内となるよう、設計レイアウトデータ、OPC、プロセス条件などを変更して、基板上にパターンを形成する。
パターン形成システムは、CD差算出装置70と、設計レイアウトデータ作成装置2と、OPC装置3と、リソグラフィシミュレーション装置4と、加工シミュレーション装置5と、検証装置6と、を有している。
CD差算出装置70は、加工シミュレーション装置5が導出したシミュレーション結果を用いて、シミュレーション生成したパターンとベスト寸法とのCD差を算出する装置である。
CD差算出装置70は、CD差算出部71と、CD差合計値算出部72と、ずれ量判定部73とを、備えている。CD差算出部71は、リソグラフィシミュレーションによって生成されたパターンを用いて、リソグラフィばらつき(ベスト寸法からのずれ量)(後述のリソグラフィずれ量ΔCD1)を算出する。また、CD差算出部71は、算出したリソグラフィずれ量ΔCD1を用いて、リソグラフィずれ量ΔCD1の絶対値ΔCD2を算出する。また、CD差算出部71は、加工シミュレーションによって生成されたパターンを用いて、加工ばらつき(後述の加工ずれ量ΔCD3)を算出する。また、CD差算出部71は、算出した加工ずれ量ΔCD3を用いて、加工ずれ量ΔCD3の絶対値ΔCD4を算出する。
CD差合計値算出部72は、CD差算出部71が算出した絶対値ΔCD2と絶対値ΔCD4とを合計することによって、基板上に形成するパターンのベスト寸法からのずれ量(CD差合計値)を算出する。
ずれ量判定部73は、CD差合計値算出部72が算出したCD差合計値と、予め設定しておいた所定値(閾値)と、を比較することによって、CD差合計値が閾値よりも小さいか否かを判定する。これにより、ずれ量判定部73は、基板上に形成するパターンが所望の寸法範囲内となるか否かを判定する。
ずれ量判定部73が、CD差合計値は所定範囲内でないと判定した場合、シミュレーション生成したパターンとベスト寸法とのCD差が所定の範囲内となるよう、設計レイアウトデータ、OPC、プロセス条件などが変更される。
本実施の形態の検証装置6は、OPC装置3に接続されており、OPC装置3が作成したOPC後のマスクデータを用いて、リソグラフィ検証や加工検証を行う。リソグラフィ検証や加工検証の検証結果が合格であれば、OPC装置3が作成したOPC後のマスクデータを用いて、基板上にパターンが形成される。
図10は、CD差算出装置のハードウェア構成を示す図である。図10に示すように、CD差算出装置70は、装置内に格納しているプログラムがワースト条件算出装置1と異なる。
CD差算出装置70は、ベスト寸法とシミュレーション生成されたパターンとの寸法差を算出するコンピュータなどの装置であり、CPU191、ROM192、RAM193、表示部194、入力部195を有している。CPU191、ROM192、RAM193、表示部194、入力部195は、それぞれワースト条件算出装置1のCPU91、ROM92、RAM93、表示部94、入力部95と同様の機能を有している。CD差算出装置70では、これらのCPU191、ROM192、RAM193、表示部194、入力部195がバスラインを介して接続されている。
CPU191は、ベスト寸法とシミュレーション生成されたパターンとの寸法差を算出するコンピュータプログラムであるCD差合計値算出プログラム197を用いてCD差合計値を算出する。
表示部194は、液晶モニタなどの表示装置であり、CPU191からの指示に基づいて、設計レイアウトデータ、OPC後のマスクデータ、リソグラフィシミュレーション結果、加工シミュレーション結果、リソグラフィずれ量ΔCD1、加工ずれ量ΔCD3、絶対値ΔCD2、絶対値ΔCD4、CD差算合計値、リソグラフィばらつき情報41、加工ばらつき情報51などを表示する。入力部195は、マウスやキーボードを備えて構成され、使用者から外部入力される指示情報(CD差合計値の算出に必要なパラメータ等)を入力する。入力部195へ入力された指示情報は、CPU191へ送られる。
CD差合計値算出プログラム197は、ROM192内に格納されており、バスラインを介してRAM193へロードされる。CPU191はRAM193内にロードされたCD差合計値算出プログラム197を実行する。具体的には、CD差算出装置70では、使用者による入力部195からの指示入力に従って、CPU191がROM192内からCD差合計値算出プログラム197を読み出してRAM193内のプログラム格納領域に展開して各種処理を実行する。CPU191は、この各種処理に際して生じる各種データをRAM193内に形成されるデータ格納領域に一時的に記憶させておく。
CD差算出装置70は、CPU191、ROM192、RAM193、表示部194、入力部195を有している。CPU91は、CD差などを算出するコンピュータプログラムであるCD差算出プログラム98を用いて、シミュレーション生成したパターンとベスト寸法とのCD差を算出する。
つぎに、第2の実施の形態にかかるパターン形成システムの動作手順について説明する。図11は、第2の実施の形態にかかるパターン形成システムの動作手順を示すフローチャートである。図11に示す処理のうち図3や図4に示す処理と同様の処理を行う処理についてはその説明を省略する。
パターン形成システムでは、設計レイアウトデータ作成装置2が、パターンの設計レイアウトデータを作成する(ステップS210)。OPC装置3は、設計レイアウトデータ作成装置2が作成した設計レイアウトデータにOPC処理を行って、OPC後のマスクデータを作成する(ステップS220)。
リソグラフィシミュレーション装置4は、OPC後のマスクデータとリソグラフィばらつき情報41を用いてリソグラフィシミュレーションを行う(ステップS230)。さらに、加工シミュレーション装置5は、リソグラフィシミュレーションのシミュレーション結果と加工ばらつき情報51を用いて加工シミュレーションを行う(ステップS240)。
この後、CD差算出装置70は、リソグラフィシミュレーションによって生成されたパターンと加工シミュレーションによって生成されたパターンを用いて、ウエハ上に形成されるパターンとベスト寸法とのCD差を算出する。
図12は、ウエハ上に形成されるパターンとベスト寸法とのCD差を算出する処理を説明するための図である。CD差算出部71は、リソグラフィシミュレーションによって得られるシミュレーション結果に基づいて、形成するパターンの寸法ばらつき(ベスト寸法からのずれ量)をリソグラフィずれ量ΔCD1(リソグラフィ寸法差)としてピッチ毎に算出する(s21)。リソグラフィずれ量ΔCD1は、ベスト寸法よりも細くなる場合はマイナスの値となり、ベスト寸法よりも太くなる場合はプラスの値となる。
CD差算出部71は、リソグラフィずれ量ΔCD1の最小値と最大値をピッチ毎に抽出する。そして、CD差算出部71は、抽出したピッチ毎のリソグラフィずれ量ΔCD1を用いて、リソグラフィずれ量ΔCD1の絶対値ΔCD2をピッチ毎に算出する(s22)。ここでの絶対値ΔCD2は、リソグラフィベスト条件からのCD差であり、リソグラフィずれ量ΔCD1の最小値の絶対値と、リソグラフィずれ量ΔCD1の最大値の絶対値のうち、大きい方の値である。
また、CD差算出部71は、加工シミュレーションによって得られるシミュレーション結果に基づいて、形成するパターンの寸法ばらつき(ベスト寸法からのずれ量)を加工ずれ量ΔCD3(加工寸法差)としてピッチ毎に算出する(s23)。加工ずれ量ΔCD3は、ベスト寸法よりも細くなる場合はマイナスの値となり、ベスト寸法よりも太くなる場合はプラスの値となる。
CD差算出部71は、加工ずれ量ΔCD3の最小値と最大値をピッチ毎に抽出する。そして、CD差算出部71は、抽出したピッチ毎の加工ずれ量ΔCD3を用いて、加工ずれ量ΔCD3の絶対値ΔCD4をピッチ毎に算出する(s24)。ここでの絶対値ΔCD4は、加工ベスト条件からのCD差であり、加工ずれ量ΔCD3の最小値の絶対値と、加工ずれ量ΔCD3の最大値の絶対値のうち、大きい方の値である(ステップS250)。
つぎに、CD差合計値算出部72は、リソグラフィベスト条件からのCD差である絶対値ΔCD2と、加工ベスト条件からのCD差である絶対値ΔCD4と、を合計することによって、CD差合計値(寸法差合計値)を算出する(ステップS260)(s25)。
ずれ量判定部73は、CD差合計値算出部72が算出したCD差合計値と、予め設定しておいた閾値とを比較し、CD差合計値が閾値よりも小さいか否かを判定する(ステップS270)。これにより、ずれ量判定部73は、基板上に形成するパターンが所望の寸法範囲内となるか否かを判定する。
ずれ量判定部73が、CD差合計値は閾値よりも大きいと判定した場合(ステップS270、No)、CD差合計値が閾値よりも小さくなるようよう、設計レイアウトデータ、OPC、プロセス条件(照明条件や加工条件)などが変更される。換言すると。シミュレーション生成したパターンとベスト寸法とのCD差が所定の範囲内となるよう、設計レイアウトデータ、OPC、プロセス条件などが変更される(s26)。
設計レイアウトデータを変更する場合、設計レイアウトデータ作成装置2は、設計レイアウトデータを新たに作成する(ステップS210)。この後、パターン形成システムでは、ステップS220〜S270の処理が行われる。
また、OPCを変更する場合、OPC装置3は、設計レイアウトデータに新たなOPC処理を行って、OPC後のマスクデータを作成する(ステップS220)。この後、パターン形成システムでは、ステップS230〜S270の処理が行われる。
パターン形成システムでは、CD差合計値が閾値よりも小さくなるまで、ステップS210〜S270の処理またはステップS220〜S270の処理が行われる。CD差合計値が閾値よりも小さくなると(ステップS270、Yes)、検証装置6は、ステップS220で作成した最新のマスクデータを用いてリソグラフィ検証を行い(ステップS280)、リソグラフィ検証の検証結果を用いて加工検証を行う(ステップS290)。
検証装置6がリソグラフィ検証で危険点を抽出した場合(ステップS280、NG)や加工検証で危険点を抽出した場合(ステップS290、NG)、設計レイアウトデータ、OPC、プロセス条件などが変更される。
設計レイアウトデータを変更する場合、設計レイアウトデータ作成装置2は、設計レイアウトデータを新たに作成する(ステップS210)。この後、パターン形成システムでは、ステップS220〜S270の処理が行われる。
また、OPCを変更する場合、OPC装置3は、設計レイアウトデータに新たなOPC処理を行って、OPC後のマスクデータを作成する(ステップS220)。この後、パターン形成システムでは、ステップS230〜S270の処理が行われる。
パターン形成システムでは、CD差合計値が閾値よりも小さくなり、検証装置6がリソグラフィ検証や加工検証で危険点を抽出しなくなるまで、設計レイアウトデータ、OPC、プロセス条件の何れかを変更する処理を繰り返す。そして、検証装置6がリソグラフィ検証で危険点を抽出せず(ステップS280、OK)、加工検証で危険点を抽出しなかった場合(ステップS290、OK)、危険点の抽出されなかったOPC後のマスクデータをマスク作成用のマスクデータに決定する(ステップS300)。
なお、CD差合計値が閾値よりも大きい場合であって、プロセス条件を変更する場合は、例えば側壁加工プロセスにおける設定スリミング量などを変更する。この後、検証装置6は、リソグラフィ検証を行い(ステップS280)、加工検証を行う(ステップS290)。そして、検証装置6がリソグラフィ検証で危険点を抽出せず(ステップS280、OK)、加工検証で危険点を抽出しなかった場合(ステップS290、OK)、危険点の抽出されなかったOPC後のマスクデータをマスク作成用のマスクデータに決定する(ステップS300)。
このように第2の実施の形態によれば、リソグラフィのばらつきや加工のばらつきを考慮してCD差合計値を算出し、このCD差合計値に基づいて、基板上に形成するパターンが所望の寸法範囲内となるか否かを判定しているので、CD差合計値が寸法範囲内となるマスクパターンを生成することが可能となる。したがって、パターン不良の発生しないロバストなパターン形成を行うことが可能となる。
1 ワースト条件算出装置、2 設計レイアウトデータ作成装置、3 OPC装置、4 リソグラフィシミュレーション装置、5 加工シミュレーション装置、6 検証装置、11 危険点数抽出部、12 ワースト条件算出部、41 リソグラフィばらつき情報、51 加工ばらつき情報。

Claims (4)

  1. 半導体集積回路パターンの設計レイアウトデータにOPC処理を行うOPCステップと、
    複数種類のプロセス条件を用いるとともに、それぞれのプロセス条件に所定の誤差を含めた複数のプロセスパラメータを設定してOPC処理後の前記設計レイアウトデータにパターン形成シミュレーションを行なうパターン形成シミュレーションステップと、
    前記それぞれのプロセス条件に設定されたプロセスパラメータ毎に、前記パターン形成シミュレーションのシミュレーション結果である加工後パターンから、所望パターンを形成することができない箇所としてパターン形成不良となる可能性が所定値よりも高い危険点箇所を抽出するとともに、前記それぞれのプロセス条件に設定されたプロセスパラメータ毎に、前記危険点箇所の数である危険点数を抽出する危険点抽出ステップと、
    前記危険点数に基づいて、前記プロセスパラメータの中からパターン形成不良となる確率が最も高いワーストな条件を、ワースト条件として、前記プロセス条件毎に算出するワースト条件算出ステップと、
    前記プロセス条件毎の各ワースト条件を組み合わせたプロセス条件でパターン形成した場合であっても前記危険点箇所が発生しなくなるよう、前記設計レイアウトデータまたは前記OPC処理を変更してマスクパターンを決定する決定ステップと、
    を含むことを特徴とするパターン形成方法。
  2. 前記プロセス条件は、リソグラフィ条件または加工条件であり、
    前記ワースト条件は、前記リソグラフィ条件の種類毎または前記加工条件の種類毎に算出されることを特徴とする請求項1に記載のパターン形成方法。
  3. 前記プロセス条件は、リソグラフィ条件または加工条件であり、
    前記パターン形成シミュレーションは、それぞれの前記リソグラフィ条件に設定される各リソグラフィパラメータおよびそれぞれの前記加工条件に設定される各加工パラメータを組み合わせて行ない、
    前記ワースト条件は、前記パターン形成シミュレーションの中からワーストなパターン形成となったパターン形成シミュレーションに用いた前記各リソグラフィパラメータおよび前記各加工パラメータの組み合わせとすることを特徴とする請求項1に記載のパターン形成方法。
  4. 前記リソグラフィ条件は、マスク上のパターン形成寸法、露光量、フォーカス値、露光波長、照明形状、照明輝度分布、レンズ開口数、偏光度、収差および瞳透過率のうち少なくとも1つを含むことを特徴とする請求項1〜3のいずれか1つに記載のパターン形成方法。
JP2009070976A 2009-03-23 2009-03-23 パターン形成方法 Expired - Fee Related JP5066122B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009070976A JP5066122B2 (ja) 2009-03-23 2009-03-23 パターン形成方法
US12/705,640 US8266552B2 (en) 2009-03-23 2010-02-15 Pattern generating method, method of manufacturing semiconductor device, and recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009070976A JP5066122B2 (ja) 2009-03-23 2009-03-23 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2010224192A JP2010224192A (ja) 2010-10-07
JP5066122B2 true JP5066122B2 (ja) 2012-11-07

Family

ID=42738340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009070976A Expired - Fee Related JP5066122B2 (ja) 2009-03-23 2009-03-23 パターン形成方法

Country Status (2)

Country Link
US (1) US8266552B2 (ja)
JP (1) JP5066122B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8207025B2 (en) 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2011125806A1 (en) 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101974927B1 (ko) 2010-04-23 2019-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5739257B2 (ja) 2010-08-05 2015-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8592879B2 (en) 2010-09-13 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2014091667A1 (ja) * 2012-12-10 2014-06-19 日本電気株式会社 解析制御システム
KR20150024676A (ko) 2013-08-27 2015-03-09 (주) 아이씨티케이 반도체 프로세스의 포토 마스크를 변형하여 puf를 생성하는 방법 및 장치
US10311186B2 (en) * 2016-04-12 2019-06-04 Globalfoundries Inc. Three-dimensional pattern risk scoring
KR101995112B1 (ko) * 2017-06-14 2019-09-30 에스케이 주식회사 장비신뢰지수에 기초한 Lot 리스크 스코어 기반의 동적 Lot 계측 제어방법 및 시스템

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855908A (ja) 1994-08-17 1996-02-27 Toshiba Corp 半導体装置
JP3223718B2 (ja) * 1994-09-07 2001-10-29 松下電器産業株式会社 マスクデータの作成方法
JP3535390B2 (ja) * 1998-09-03 2004-06-07 株式会社東芝 露光マスクの検査方法および測長箇所を探索するプログラムを記録した記録媒体
JP2000155408A (ja) * 1998-09-14 2000-06-06 Matsushita Electronics Industry Corp パタ―ンデ―タ検証方法およびパタ―ンデ―タ補正方法
JP4302809B2 (ja) * 1999-02-12 2009-07-29 富士通マイクロエレクトロニクス株式会社 リソグラフィ用データ補正装置及びその装置での処理をコンピュータにて行なわせるためのプログラムを格納した記録媒体
JP2001350250A (ja) * 2000-06-05 2001-12-21 Mitsubishi Electric Corp パターン歪み補正装置、パターン歪み補正方法、およびパターン歪み補正プログラムを記録した記録媒体
JP4064617B2 (ja) * 2000-10-26 2008-03-19 株式会社東芝 マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法
US6553559B2 (en) * 2001-01-05 2003-04-22 International Business Machines Corporation Method to determine optical proximity correction and assist feature rules which account for variations in mask dimensions
TWI252516B (en) * 2002-03-12 2006-04-01 Toshiba Corp Determination method of process parameter and method for determining at least one of process parameter and design rule
US7363099B2 (en) * 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology
AU2003274370A1 (en) * 2002-06-07 2003-12-22 Praesagus, Inc. Characterization adn reduction of variation for integrated circuits
CN1732412A (zh) * 2002-12-30 2006-02-08 皇家飞利浦电子股份有限公司 确定最佳工艺窗口的最佳工艺设定的方法,该最佳工艺窗口优化了确定光刻工艺最佳工艺窗口的工艺性能
US7155689B2 (en) * 2003-10-07 2006-12-26 Magma Design Automation, Inc. Design-manufacturing interface via a unified model
US7026247B2 (en) * 2003-10-28 2006-04-11 International Business Machines Corporation Nanocircuit and self-correcting etching method for fabricating same
JP4507558B2 (ja) * 2003-10-29 2010-07-21 パナソニック株式会社 マスクパターンデータ作成方法
JP4488727B2 (ja) * 2003-12-17 2010-06-23 株式会社東芝 設計レイアウト作成方法、設計レイアウト作成システム、マスクの製造方法、半導体装置の製造方法、及び設計レイアウト作成プログラム
JP4247104B2 (ja) * 2003-12-18 2009-04-02 株式会社東芝 パターン検証方法、パターン検証システム
US7281222B1 (en) * 2004-06-02 2007-10-09 Advanced Micro Devices, Inc. System and method for automatic generation of optical proximity correction (OPC) rule sets
JP4709511B2 (ja) * 2004-08-18 2011-06-22 株式会社東芝 マスクパターン補正方法、マスクパターン補正プログラム、フォトマスクの作製方法及び半導体装置の製造方法
US7882456B2 (en) * 2005-04-09 2011-02-01 Cadence Design Systems, Inc. Optical lithography correction process
JP2006337668A (ja) * 2005-06-01 2006-12-14 Toshiba Corp 半導体装置の製造方法およびレイアウトパターンの作成プログラム

Also Published As

Publication number Publication date
JP2010224192A (ja) 2010-10-07
US8266552B2 (en) 2012-09-11
US20100241261A1 (en) 2010-09-23

Similar Documents

Publication Publication Date Title
JP5066122B2 (ja) パターン形成方法
US7120882B2 (en) Method of setting process parameter and method of setting process parameter and/or design rule
JP6509225B2 (ja) 要件に対するターゲット及びプロセス感度の分析
JP5289343B2 (ja) 露光量決定方法、半導体装置の製造方法、露光量決定プログラムおよび露光量決定装置
US8307310B2 (en) Pattern generating method, method of manufacturing semiconductor device, computer program product, and pattern-shape-determination-parameter generating method
US20160162626A1 (en) Lithography process window prediction based on design data
US20110029937A1 (en) Pattern evaluating method, pattern generating method, and computer program product
JP2011145564A (ja) マスクパターン生成方法、半導体装置の製造方法およびマスクパターン生成プログラム
JP4568228B2 (ja) 半導体集積回路の自動設計方法、半導体集積回路の自動設計システム及び半導体集積回路
KR20080045067A (ko) 마스크 패턴 보정 프로그램 및 마스크 패턴 보정 시스템
JP2010016044A (ja) 設計レイアウトデータ作成方法および半導体装置の製造方法
JP5395340B2 (ja) プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法
US8443309B2 (en) Multifeature test pattern for optical proximity correction model verification
JP4195825B2 (ja) プロセスパラメータまたはデザインルールとプロセスパラメータとの両方を決定する方法、半導体集積回路装置の製造方法、プロセスパラメータまたはデザインルールとプロセスパラメータとの両方を決定するシステム、および、プログラム
JP2011065111A (ja) フォトマスクの設計方法
JP7110044B2 (ja) 修正パターン生成装置、パターン欠陥修正システム、修正パターン生成方法、及び半導体装置の製造方法
JP2011028120A (ja) パタン作成方法、パタン作成プログラムおよび半導体デバイスの製造方法
JP4908557B2 (ja) パターン判定方法
JP4594994B2 (ja) マスクパターンデータ生成方法、マスクの製造方法、半導体装置の製造方法及びパターンデータ生成プログラム
JP2010251500A (ja) 半導体デバイスの製造方法及び露光条件決定プログラム
JP5606369B2 (ja) パターン修正方法および半導体装置の製造方法
JP2009288497A (ja) パターン検証方法、パターン決定方法、製造条件決定方法、パターン検証プログラム及び製造条件検証プログラム
JP2010258145A (ja) 半導体デバイスの製造方法
JP5252932B2 (ja) 半導体装置の製造方法
JP2012068454A (ja) パターン形状判定方法、パターン形状検証方法、パターン補正方法、リソグラフィ用マスクの製造方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120810

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees