JP5066122B2 - パターン形成方法 - Google Patents
パターン形成方法 Download PDFInfo
- Publication number
- JP5066122B2 JP5066122B2 JP2009070976A JP2009070976A JP5066122B2 JP 5066122 B2 JP5066122 B2 JP 5066122B2 JP 2009070976 A JP2009070976 A JP 2009070976A JP 2009070976 A JP2009070976 A JP 2009070976A JP 5066122 B2 JP5066122 B2 JP 5066122B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- lithography
- processing
- condition
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
図1は、第1の実施の形態にかかるワースト条件算出装置を備えたパターン形成システムの構成を示すブロック図である。パターン形成システムは、半導体集積回路パターンを形成する際に用いるマスクデータを生成するとともに、このマスクデータを用いて作製したマスクによってウェハなどの基板上にパターンを形成するシステムである。パターン形成システムは、被加工膜を少なくとも1回加工することによってパターン形成する場合のマスクデータを生成する。
つぎに、図9〜図12を用いてこの発明の第2の実施の形態について説明する。第2の実施の形態では、ミュレーション生成したパターンのパターン寸法とベスト寸法との差(CD差)に基づいて、基板上に形成するパターンが所望の寸法範囲内となるか否かを判定し、所望の寸法範囲内でない場合は、設計レイアウトデータ、OPC、プロセス条件などを変更して、基板上にパターンを形成する。なお、本実施の形態のベスト寸法は、ベストな条件で形成された場合のパターン寸法(理想値)である。
Claims (4)
- 半導体集積回路パターンの設計レイアウトデータにOPC処理を行うOPCステップと、
複数種類のプロセス条件を用いるとともに、それぞれのプロセス条件に所定の誤差を含めた複数のプロセスパラメータを設定してOPC処理後の前記設計レイアウトデータにパターン形成シミュレーションを行なうパターン形成シミュレーションステップと、
前記それぞれのプロセス条件に設定されたプロセスパラメータ毎に、前記パターン形成シミュレーションのシミュレーション結果である加工後パターンから、所望パターンを形成することができない箇所としてパターン形成不良となる可能性が所定値よりも高い危険点箇所を抽出するとともに、前記それぞれのプロセス条件に設定されたプロセスパラメータ毎に、前記危険点箇所の数である危険点数を抽出する危険点抽出ステップと、
前記危険点数に基づいて、前記プロセスパラメータの中からパターン形成不良となる確率が最も高いワーストな条件を、ワースト条件として、前記プロセス条件毎に算出するワースト条件算出ステップと、
前記プロセス条件毎の各ワースト条件を組み合わせたプロセス条件でパターン形成した場合であっても前記危険点箇所が発生しなくなるよう、前記設計レイアウトデータまたは前記OPC処理を変更してマスクパターンを決定する決定ステップと、
を含むことを特徴とするパターン形成方法。 - 前記プロセス条件は、リソグラフィ条件または加工条件であり、
前記ワースト条件は、前記リソグラフィ条件の種類毎または前記加工条件の種類毎に算出されることを特徴とする請求項1に記載のパターン形成方法。 - 前記プロセス条件は、リソグラフィ条件または加工条件であり、
前記パターン形成シミュレーションは、それぞれの前記リソグラフィ条件に設定される各リソグラフィパラメータおよびそれぞれの前記加工条件に設定される各加工パラメータを組み合わせて行ない、
前記ワースト条件は、前記パターン形成シミュレーションの中からワーストなパターン形成となったパターン形成シミュレーションに用いた前記各リソグラフィパラメータおよび前記各加工パラメータの組み合わせとすることを特徴とする請求項1に記載のパターン形成方法。 - 前記リソグラフィ条件は、マスク上のパターン形成寸法、露光量、フォーカス値、露光波長、照明形状、照明輝度分布、レンズ開口数、偏光度、収差および瞳透過率のうち少なくとも1つを含むことを特徴とする請求項1〜3のいずれか1つに記載のパターン形成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009070976A JP5066122B2 (ja) | 2009-03-23 | 2009-03-23 | パターン形成方法 |
US12/705,640 US8266552B2 (en) | 2009-03-23 | 2010-02-15 | Pattern generating method, method of manufacturing semiconductor device, and recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009070976A JP5066122B2 (ja) | 2009-03-23 | 2009-03-23 | パターン形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010224192A JP2010224192A (ja) | 2010-10-07 |
JP5066122B2 true JP5066122B2 (ja) | 2012-11-07 |
Family
ID=42738340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009070976A Expired - Fee Related JP5066122B2 (ja) | 2009-03-23 | 2009-03-23 | パターン形成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8266552B2 (ja) |
JP (1) | JP5066122B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8207025B2 (en) | 2010-04-09 | 2012-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
WO2011125806A1 (en) | 2010-04-09 | 2011-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
KR101877377B1 (ko) | 2010-04-23 | 2018-07-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
KR101974927B1 (ko) | 2010-04-23 | 2019-05-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
JP5739257B2 (ja) | 2010-08-05 | 2015-06-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US8592879B2 (en) | 2010-09-13 | 2013-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
WO2014091667A1 (ja) * | 2012-12-10 | 2014-06-19 | 日本電気株式会社 | 解析制御システム |
KR20150024676A (ko) | 2013-08-27 | 2015-03-09 | (주) 아이씨티케이 | 반도체 프로세스의 포토 마스크를 변형하여 puf를 생성하는 방법 및 장치 |
US10311186B2 (en) * | 2016-04-12 | 2019-06-04 | Globalfoundries Inc. | Three-dimensional pattern risk scoring |
KR101995112B1 (ko) * | 2017-06-14 | 2019-09-30 | 에스케이 주식회사 | 장비신뢰지수에 기초한 Lot 리스크 스코어 기반의 동적 Lot 계측 제어방법 및 시스템 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0855908A (ja) | 1994-08-17 | 1996-02-27 | Toshiba Corp | 半導体装置 |
JP3223718B2 (ja) * | 1994-09-07 | 2001-10-29 | 松下電器産業株式会社 | マスクデータの作成方法 |
JP3535390B2 (ja) * | 1998-09-03 | 2004-06-07 | 株式会社東芝 | 露光マスクの検査方法および測長箇所を探索するプログラムを記録した記録媒体 |
JP2000155408A (ja) * | 1998-09-14 | 2000-06-06 | Matsushita Electronics Industry Corp | パタ―ンデ―タ検証方法およびパタ―ンデ―タ補正方法 |
JP4302809B2 (ja) * | 1999-02-12 | 2009-07-29 | 富士通マイクロエレクトロニクス株式会社 | リソグラフィ用データ補正装置及びその装置での処理をコンピュータにて行なわせるためのプログラムを格納した記録媒体 |
JP2001350250A (ja) * | 2000-06-05 | 2001-12-21 | Mitsubishi Electric Corp | パターン歪み補正装置、パターン歪み補正方法、およびパターン歪み補正プログラムを記録した記録媒体 |
JP4064617B2 (ja) * | 2000-10-26 | 2008-03-19 | 株式会社東芝 | マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法 |
US6553559B2 (en) * | 2001-01-05 | 2003-04-22 | International Business Machines Corporation | Method to determine optical proximity correction and assist feature rules which account for variations in mask dimensions |
TWI252516B (en) * | 2002-03-12 | 2006-04-01 | Toshiba Corp | Determination method of process parameter and method for determining at least one of process parameter and design rule |
US7363099B2 (en) * | 2002-06-07 | 2008-04-22 | Cadence Design Systems, Inc. | Integrated circuit metrology |
AU2003274370A1 (en) * | 2002-06-07 | 2003-12-22 | Praesagus, Inc. | Characterization adn reduction of variation for integrated circuits |
CN1732412A (zh) * | 2002-12-30 | 2006-02-08 | 皇家飞利浦电子股份有限公司 | 确定最佳工艺窗口的最佳工艺设定的方法,该最佳工艺窗口优化了确定光刻工艺最佳工艺窗口的工艺性能 |
US7155689B2 (en) * | 2003-10-07 | 2006-12-26 | Magma Design Automation, Inc. | Design-manufacturing interface via a unified model |
US7026247B2 (en) * | 2003-10-28 | 2006-04-11 | International Business Machines Corporation | Nanocircuit and self-correcting etching method for fabricating same |
JP4507558B2 (ja) * | 2003-10-29 | 2010-07-21 | パナソニック株式会社 | マスクパターンデータ作成方法 |
JP4488727B2 (ja) * | 2003-12-17 | 2010-06-23 | 株式会社東芝 | 設計レイアウト作成方法、設計レイアウト作成システム、マスクの製造方法、半導体装置の製造方法、及び設計レイアウト作成プログラム |
JP4247104B2 (ja) * | 2003-12-18 | 2009-04-02 | 株式会社東芝 | パターン検証方法、パターン検証システム |
US7281222B1 (en) * | 2004-06-02 | 2007-10-09 | Advanced Micro Devices, Inc. | System and method for automatic generation of optical proximity correction (OPC) rule sets |
JP4709511B2 (ja) * | 2004-08-18 | 2011-06-22 | 株式会社東芝 | マスクパターン補正方法、マスクパターン補正プログラム、フォトマスクの作製方法及び半導体装置の製造方法 |
US7882456B2 (en) * | 2005-04-09 | 2011-02-01 | Cadence Design Systems, Inc. | Optical lithography correction process |
JP2006337668A (ja) * | 2005-06-01 | 2006-12-14 | Toshiba Corp | 半導体装置の製造方法およびレイアウトパターンの作成プログラム |
-
2009
- 2009-03-23 JP JP2009070976A patent/JP5066122B2/ja not_active Expired - Fee Related
-
2010
- 2010-02-15 US US12/705,640 patent/US8266552B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010224192A (ja) | 2010-10-07 |
US8266552B2 (en) | 2012-09-11 |
US20100241261A1 (en) | 2010-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5066122B2 (ja) | パターン形成方法 | |
US7120882B2 (en) | Method of setting process parameter and method of setting process parameter and/or design rule | |
JP6509225B2 (ja) | 要件に対するターゲット及びプロセス感度の分析 | |
JP5289343B2 (ja) | 露光量決定方法、半導体装置の製造方法、露光量決定プログラムおよび露光量決定装置 | |
US8307310B2 (en) | Pattern generating method, method of manufacturing semiconductor device, computer program product, and pattern-shape-determination-parameter generating method | |
US20160162626A1 (en) | Lithography process window prediction based on design data | |
US20110029937A1 (en) | Pattern evaluating method, pattern generating method, and computer program product | |
JP2011145564A (ja) | マスクパターン生成方法、半導体装置の製造方法およびマスクパターン生成プログラム | |
JP4568228B2 (ja) | 半導体集積回路の自動設計方法、半導体集積回路の自動設計システム及び半導体集積回路 | |
KR20080045067A (ko) | 마스크 패턴 보정 프로그램 및 마스크 패턴 보정 시스템 | |
JP2010016044A (ja) | 設計レイアウトデータ作成方法および半導体装置の製造方法 | |
JP5395340B2 (ja) | プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法 | |
US8443309B2 (en) | Multifeature test pattern for optical proximity correction model verification | |
JP4195825B2 (ja) | プロセスパラメータまたはデザインルールとプロセスパラメータとの両方を決定する方法、半導体集積回路装置の製造方法、プロセスパラメータまたはデザインルールとプロセスパラメータとの両方を決定するシステム、および、プログラム | |
JP2011065111A (ja) | フォトマスクの設計方法 | |
JP7110044B2 (ja) | 修正パターン生成装置、パターン欠陥修正システム、修正パターン生成方法、及び半導体装置の製造方法 | |
JP2011028120A (ja) | パタン作成方法、パタン作成プログラムおよび半導体デバイスの製造方法 | |
JP4908557B2 (ja) | パターン判定方法 | |
JP4594994B2 (ja) | マスクパターンデータ生成方法、マスクの製造方法、半導体装置の製造方法及びパターンデータ生成プログラム | |
JP2010251500A (ja) | 半導体デバイスの製造方法及び露光条件決定プログラム | |
JP5606369B2 (ja) | パターン修正方法および半導体装置の製造方法 | |
JP2009288497A (ja) | パターン検証方法、パターン決定方法、製造条件決定方法、パターン検証プログラム及び製造条件検証プログラム | |
JP2010258145A (ja) | 半導体デバイスの製造方法 | |
JP5252932B2 (ja) | 半導体装置の製造方法 | |
JP2012068454A (ja) | パターン形状判定方法、パターン形状検証方法、パターン補正方法、リソグラフィ用マスクの製造方法および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120810 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |