JP4247104B2 - パターン検証方法、パターン検証システム - Google Patents

パターン検証方法、パターン検証システム Download PDF

Info

Publication number
JP4247104B2
JP4247104B2 JP2003421349A JP2003421349A JP4247104B2 JP 4247104 B2 JP4247104 B2 JP 4247104B2 JP 2003421349 A JP2003421349 A JP 2003421349A JP 2003421349 A JP2003421349 A JP 2003421349A JP 4247104 B2 JP4247104 B2 JP 4247104B2
Authority
JP
Japan
Prior art keywords
pattern
positional deviation
mask pattern
amount
desired pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003421349A
Other languages
English (en)
Other versions
JP2005181636A (ja
Inventor
恭子 出羽
茂樹 野嶋
敏也 小谷
聡 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003421349A priority Critical patent/JP4247104B2/ja
Priority to US11/012,494 priority patent/US7571417B2/en
Publication of JP2005181636A publication Critical patent/JP2005181636A/ja
Application granted granted Critical
Publication of JP4247104B2 publication Critical patent/JP4247104B2/ja
Priority to US12/457,751 priority patent/US8078996B2/en
Priority to US13/289,630 priority patent/US20120054695A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

本発明は、半導体素子や、液晶表示素子等を製造するためのパターン検証方法、パターン検証システムに関する。
近年の半導体製造技術の進歩は非常に目覚しく、最小加工寸法０．１８μｍサイズの半導体が量産されている。このような微細化はマスクプロセス技術、光リソグラフィ技術、およびエッチング技術等の微細パターン形成技術の飛躍的な進歩により実現されている。パターンサイズが十分大きい時代には、ウェハ上に形成したいＬＳＩパターンの平面形状をそのままマスクパターンとして描き、そのマスクパターンに忠実なマスクパターンを作成し、そのマスクパターンを投影光学系によってウェハ上に転写し、下地をエッチングすることによってほぼマスクパターン通りのパターンをウェハ上に形成できた。しかしパターンの微細化が進むにつれて、各プロセスでパターンを忠実に形成することが困難になってきており、最終的な仕上り寸法がマスクパターン通りにならない問題が生じてきた。
特に微細加工を達成するために最も重要なリソグラフィおよびエッチングプロセスにおいては、形成したいパターンの周辺に配置された他のパターンレイアウト環境が、そのパターンの寸法精度に大きく影響する。そこでこれらの影響を低減させるために、加工後の寸法が所望パターンに形成されるように、予めマスクパターンに補助パターンを付加する光近接効果補正（ＯＰＣ：Optical Proximity Correction）またはプロセス近接効果補正（ＰＰＣ：Process Proximity Correction）技術など（以下、ＰＰＣ手法と呼ぶ）が報告されている。
現在においては、光近接効果補正（ＯＰＣ）およびプロセス近接効果補正（ＰＰＣ）技術等の複雑化に伴い、設計者が作成したパターンと、露光時に使用されるマスクパターンとが大きく異なるため、ウェハ上での仕上がりパターン形状を容易に予測することができなくなっている。そのため、リソグラフィシミュレーターを用いた検証が必須であり、非特許文献１では、ウェハ上の所望パターンにおけるエッジと、ＯＰＣ後のレイアウトを用いて転写されたパターンのエッジとを比較し、両者の差が、予め決められた許容値内であるかどうかを調べる検証ツールが提案されている。
また、特許文献１では、近接効果補正と、検証の物理モデルをそろえて、所望パターンのエッジと、転写パターンのエッジとの位置ずれを高精度に予測する手法が提案されている。この提案では、デバイスのフルチップレベルの検証に膨大な時間がかかる点に関しても解決手段を講じている。すなわち、予め求めておいた補正ルールに基づき補正を行うルールベース手法と、露光現像プロセスに伴う現象をモデル化したシミュレータを用いるシミュレーションベース手法とを組み合わせて、検証を行う手法を提案している。
これまで、近接効果補正（ＯＰＣ）を繰り返し行い、完成したマスクのレイアウト、およびこのＯＰＣ後のレイアウトを用いた転写シミュレーションを行った結果は出力することができた。しかしながらこれらの情報には、設計者がどのようにレイアウトをすべきかという情報は含まれていない。
また、従来のリソグラフィシミュレーターを用いた検証では、多くの評価点での光強度を計算しなければならず、検証処理に時間がかかっていた。そこで、検証処理フローのＴＡＴを向上させることが望まれている。
ところで、ウェハ上で問題となるパターンには大きく分類して２種類ある。どのような条件で転写しても所望パターンとは差異がある場合、もうひとつは「理想」とする条件では問題ではないもののプロセス条件が変化した際に差異が発生する場合である。
従来手法の出力結果は所望パターン、すなわち「理想」とするデータとの比較であるため、前記２種類のきりわけをすることができなかった。
上述したように、所望パターンとマスクパターンとの検証の結果を出力することが出来たが、マスクパターンの変更が必要な場合に設計者に指針を与えることが出来なかった。また、検証処理フローのＴＡＴを向上させることが望まれている。また、所望パターンとマスクパターンとの比較を行うことはできるが、問題となるパターンが所望パターン又はプロセス条件に起因することが分からなかった。
本発明の目的は、所望パターンとマスクのパターンとを検証し、マスクパターンの変更が必要な場合に設計者に指針を与えることができるパターン検証方法、パターン検証システムを提供することにある。
又、本発明の別の目的は、所望パターンとマスクのパターンとの検証処フローのＴＡＴの向上を図り得るパターン検証方法及びパターン検証システムを提供することにある。
また、本発明の別の目的は、問題となるパターンが所望パターン又はプロセス条件に起因するのかを判別することができるパターン検証方法及びパターン検証システムを提供することにある。
本発明は、上記目的を達成するために以下のように構成されている。
本発明の一例に係わるパターン検証方法は、所望パターンと、前記所望パターンに対応するマスクパターンを用意する工程と、前記所望パターンのエッジに一つ以上の評価点を設定する工程と、前記マスクパターンを基板上に転写／形成し、所望パターンを形成するための一つ以上のプロセスパラメータに対して、基準値及び変動範囲をそれぞれ設定する工程と、前記各プロセスパラメータの値を前記変動範囲内で変化させた複数の組み合わせで、前記マスクパターンを基板上に転写／形成されるパターンのエッジの、前記評価点からの位置ずれ量をそれぞれ算出する工程と、各評価点について算出された前記位置ずれ量の標準偏差及び平均値を算出する工程と、前記位置ずれ量の標準偏差が予め設定された第１の設定範囲外の場合、前記所望パターンを変更するための情報を出力する工程と、前記位置ずれ量の標準偏差が前記第１の設定範囲内で、前記位置ずれ量の平均値が予め設定された第２の設定範囲外の場合、前記マスクパターンを変更するための情報を出力する工程とを含むことを特徴とする。
本発明の一例に係わるパターン検証方法は、所望パターンと、前記所望パターンに対応するマスクパターンを用意する工程と、前記マスクパターンのエッジを所定の長さに分割したエッジ群を生成する工程と、前記分割した所望パターンのエッジに補正点を設定する工程と、前記各補正点について近接効果を考慮した補正量を計算する工程と、計算された補正量に応じて前記マスクパターンを変形し、補正マスクパターンを形成する工程と、前記所望パターンのエッジに一つ以上の評価点を設定する工程と、前記マスクパターンを基板上に転写／形成し、所望パターンを形成するための一つ以上のプロセスパラメータに対して、基準値及び変動範囲をそれぞれ設定する工程と、前記各プロセスパラメータの値を前記変動範囲内で変化させた複数の組み合わせで、前記補正マスクパターンを基板上に転写／形成されるパターンのエッジの、前記評価点からの位置ずれ量をそれぞれ算出する工程と、各評価点について算出された前記位置ずれ量の標準偏差及び平均値を算出する工程と、前記位置ずれ量の標準偏差が予め設定された第１の設定範囲外の場合、前記所望パターンを変更するための情報を出力する工程と、前記位置ずれ量の標準偏差が前記第１の設定範囲内で、前記位置ずれ量の平均値が予め設定された第２の設定範囲外の場合、前記マスクパターンを変更するための情報を出力する工程とを含むことを特徴とする。
以上説明したように本発明によれば、プロセスパラメータの値を前記変動範囲内で変化させた複数の組み合わせで、前記マスクパターンを基板上に転写／形成されるパターンのエッジの、前記評価点からの位置ずれ量をそれぞれ算出し、各評価点について算出された前記位置ずれ量から算出された統計量に応じて前記マスクパターンを変更するための情報を出力することによって、設計者にマスクパターンの変更が必要な場合に設計者に指針を与えることが出来る。
光強度を求める計算式を用いてベストフォーカス及びデフォーカス時の前記評価点での光強度、並びにベストフォーカス及びデフォーカス時の前記計算式の前記評価点での一階微分値を求め、求められた一階微分値から露光量マージンを求め、前記ベストフォーカス及びデフォーカス時の光強度の差分、求められた露光量マージン、及びあらかじめ決められたスペックとから、レイアウトを検証することによって、ＴＡＴの向上を図ることができる。
複数のプロセス条件でマスクパターンを用いて基板上に形成されるパターン形状を求め、求められたパターン形状と所望の形状との差異が大きい箇所を抽出し、抽出された箇所及びパターン条件に応じて分類することで、所望パターン又はプロセス条件に起因するのかを判別することができる。
本発明の実施の形態を以下に図面を参照して説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係わるパターン検証方法の手順の概略を示すフローチャートである。図２は、本発明の第１の実施形態に係わるパターン検証方法の説明に用いる図である。
まず、ＬＳＩ等の設計においてデバイス特性を確保するために必要とされる設計回路パターンデータを作成する。露光装置の投影光学系の縮小率に応じて、設計回路パターンを拡大したパターンを有するマスクパターンデータを形成する（ステップＳＴ１１）。図２（ａ）に設計回路レイアウト中に含まれる所望パターン１０を示す。図２（ｂ）に示すように、設計データに含まれる所望パターン１０のエッジにｎ個の評価点Ｐi（ｉ＝１〜ｎ）を設定する（ステップＳＴ１２）。評価点は予め座標を指定した位置に発生させ、かつコーナーから１００μｍ離れた位置に必ず配置した。
パターンのエッジの位置ズレを引き起こす要因であるプロセスパラメータの基準値（設計値）を設定する（ステップＳＴ３１）。プロセスパラメータとしては、レジスト膜の膜厚、開口数ＮＡ、露光量、デフォーカス値等の露光時のパラメータ、並びにＰＥＢ温度、現像時間等の露光後のパラメータがある。
各プロセスパラメータに対して基準値からの変動範囲を設定する（ステップＳＴ３２）。本実施形態では、露光量の変動範囲が、アンダードーズ〜ベストドーズ〜オーバードーズで設定された。また、フォーカス位置の変動範囲が、ベストフォーカス位置〜デフォーカス位置で設定された。露光量及びフォーカス位置以外のプロセスパラメータは、設定値から変動しないものとした。
設定された全ての評価点について、以下の処理を行う（ステップＳＴ１３〜ＳＴ１６）。ステップＳＴ１２でそれぞれ設定された変動範囲内で各プロセスパラメータの値を変更した複数の組み合わせで評価点Ｐi（ｉ＝１）の位置ズレ量を求める（ステップＳＴ１４）。本実施形態では、（ベストドーズ・ベストフォーカス）、（オーバードーズ・デフォーカス）、（アンダードーズ・デフォーカス）の三種類の場合のエッジ位置ずれ量を計算した。この組み合わせに限らず、露光量、フォーカスのあらゆる組み合わせの計算を負荷をかけることなく同時に計算できる。同様に、露光量設定値、フォーカス設定値、プロセスパラメータ、露光装置の開口数、コヒーレンスファクター、輪帯遮蔽率、収差、等が変化することによってひき起こされる位置ずれ量を計算することができる。さらにパラメーターは上記項目に限らず、位置ずれを起こす全ての項目を必要に応じて設定することができる。
位置ズレ量を求める方法を図３を参照して説明する。図３はエッジ位置ずれ量を求める手順の概略を示すフローチャートである。
先ず、後続のフォトエッチングプロセス等からの要請による、所望パターン１０をウェハ上に形成するための基準光強度（Ｉth）を設定する（ステップ３１）。
その後、所望パターン１の評価点Ｐiの位置座標ｔ1における光強度Ｉ(ｔ1)をHopkinsの式（式（１））から算出する（ステップＳＴ３２）。
Figure 0004247104
ここで、ＴＣＣ(ω,ω')： 相互透過係数（Transmission Cross Coefficient），
ω，ω’：空間周波数
Ｉ(t)：位置座標ｔにおける光強度を表す関数
Ｍ(ω)：周波数平面におけるマスク複素透過率分布のフーリエ変換
Ｍ(ω')*： 周波数平面におけるマスク複素透過率分布のフーリエ変換の複素共役
ｉ：虚数単位
Hopkinsの式を用いて、光強度Ｉ(ｔ1)を計算するには、以下の前計算を行う必要がある。
（１）マスクパターンから複素振幅透過率分布を規定したマスクパターンを作成し相互透過係数ＴＣＣ（ω，ω'）を計算する。
（２）マスクパターンの複素振幅透過率分布をフーリエ変換し、Ｍ（ω）、Ｍ*（ω'）を得る。
（３）相互透過係数ＴＣＣ（ω，ω'）、フーリエ変換Ｍ（ω）、Ｍ*（ω'）の積を計算（ＴＣＣ（ω，ω'）×Ｍ（ω）×Ｍ*（ω'））する。
（４）相互透過係数ＴＣＣ（ω，ω'）×Ｍ（ω）×Ｍ*（ω'）の逆フーリエ変換する。
（５）｛ＴＣＣ（ω，ω'）×Ｍ（ω）×Ｍ*（ω'）｝とｅｘｐ｛ｉ（ω−ω'）ｔ｝との積をω、ω’に対して積分する。
次に、この評価点Ｐiの位置座標ｔ1における光強度Ｉ(ｔ1)の微分量Ｉ’(ｔ1)を、式（２）により算出する（ステップＳＴ３３）。
Figure 0004247104
この式（２）による計算において、大きな計算負荷がかかるｅｘｐ（ｉ（ω−ω’）ｔ）の部分は、ステップＳＴ３２で光強度Ｉ(ｔ1)を求める際に計算した結果を参照する。
ＣＤズレ量Ｘを式（３），光強度Ｉ(ｔ1)，光強度の一階微分値Ｉ’(ｔ1)，及び基準光強度Ｉthを用いて求める（ステップＳＴ３４）。
Figure 0004247104
式（３）から位置ズレ量Ｘが求められる理由を図４を参照して説明する。図４は、マスクパターンから得られる光強度を模式的に示す図である。
一階微分値Ｉ'(t1)は、光強度関数Ｉ(t)の位置ｔ1での傾きである。位置（ｔ1，Ｉ(t1)）を通り、傾きｔ1の一次関数をＩ'(t1)×ｔ＋ｃとする（ｃは定数）。一次関数ｆ(t)とIthとの交点の位置座標ｔ'1は、一次関数から（Ｉth−ｃ）／Ｉ'(t1)である。また、ｔ1＝（Ｉ(t1)−ｃ）／Ｉ'(t1)である。位置ズレ量Ｘは、ｔ2−ｔ1であるから、（３）式が求められる。
同様に、所望パターン上の任意の座標t近傍における光強度分布を光強度分布の二階微分Ｉ"(t)で近似するとき、基準光強度ＩthとＣＤずれ量Ｘとの関係は、（４）式で与えられる。
Figure 0004247104
よって、ＣＤずれ量Ｘは上記の２次方程式の解（（５）式）で与えられる。
Figure 0004247104
なお、コーナー付近では、直行する２方向の位置ズレ量を求める。
全ての評価点Ｐi（ｉ＝１〜ｎ）について求められた位置ズレ量から、平均値及び標準偏差を算出する（ステップＳＴ１７）。位置ズレ量の標準偏差が予め決めておいた設定範囲内にあるか判定する（ステップＳＴ１８）。
位置ズレ量の標準偏差が設定範囲内に無い場合、所望パターンを変更する（ステップＳＴ１９）。各評価点について、エッジ位置ずれ量が最も大きいものを抽出し、抽出されたものをつないだパターン１１を作成する（図２（ｃ））。図２（ｃ）では、所望パターン１０を露光装置の縮小率に応じて縮小し、所望パターン１０とパターン１１とが同じサイズになるようにしている。そして、さらに最大位置ずれ量ぶんだけエッジを移動させた位置にパターン１２を発生させ（図２（ｄ））、抽出された最大位置ずれ量分をMEF（Mask Error Factor、マスクの変動量に対する寸法変動の割合）で割った値分だけ逆方向にエッジを移動したパターンを生成し、推奨設計レイアウトとした。
位置ズレ量の標準偏差が設定範囲内の場合、位置ズレ量の平均値が、予め決めておいた平均値内にあるか判定する（ステップＳＴ２０）。位置ズレ量の平均値が設定範囲内に無い場合、マスクパターンを変更する（ステップＳＴ２１）。
図５に、本手法で得られた推奨パターンを表示した結果を示す。符号１３がウェハ上に所望パターンを形成するための推奨パターン（マスクパターン）である。この結果のとおりにエッジを移動させたレイアウトを作成することによって、ウェハ上に所望どおりのパターンを形成することができた。
すなわち、この出力されたレイアウトに従って、設計レイアウトそのものを変更すれば、ウェハ上で所望パターンを形成することができる。すなわち、設計指針を与えることができた。
ステップＳＴ３３で、所望パターン上の評価点が複数でも、評価点は直線状に配置されるため、Ｘ座標およびＹ座標が共通である。したがって、光学像の計算負荷がかかる逆フーリエ変換の計算は、一度計算すれば、あとの評価点での計算はこの結果を参照するのみである。そのため、評価点を増やして評価の精度を上げても、計算負荷はほとんどかからない。
また、共通のデータを用いて、同じ処理を従来法と本手法で行った結果、従来法で４２０時間処理にかかったのに対し、本手法では３６時間で処理できることがわかった。
また、本実施形態のフローでは、位置ずれ量のバラツキと平均値とを使って、マスクパターンを変更するか否かの判定を行った。しかし、変動させるパラメーターによっては、位置ずれ量のバラツキが非対称になる場合がある。図６，７はこれを示した。すなわち、図６ではプロセスパラメータを変化させた場合のバラツキが正規分布している。正規分布の場合は、平均値と最頻値とが一致している。一方、図７では、パラメーターを変化させたことによる位置ずれ量のバラツキが非対称である。この場合は、平均値の代わりに最頻値を用いて、マスクパターンを変更するか否かの判定を行う。
さらに、本実施形態ではパターンの位置ずれ量を算出したが、Ｍａｓｋ Ｅｒｒｏｒ Ｆａｃｔｏｒ（ＭＥＦ）の値も同様に算出することができる。すなわち、位置ずれを計算するパラメーターをマスクに関係するものに限定し、位置ずれを計算し、ずれ量が予め決めた値より大きい場合には、マスクのスペックを変更する。
同様に、ＮＡ，パーシャルコヒーレンス、照明形状、露光波長、レジストパラメーターなどの露光パラメーターを変化させた場合は、フィードバック先がリソグラフィー余裕度、露光装置の収差、レンズの透過率分布等の露光装置のパラメーターの場合は、露光装置パラメーター、パラメーターがアシストバーの場合は、アシストバーのルールにフィードバックされる。このように、フィードバック先を限定したい場合は，変動させるパラメーターを選択して、位置ずれ量を調べることが可能である。
また評価点の配置の仕方およびパターンの発生の仕方は、本実施形態の方式に限られることなく、精度と処理時間との兼ね合いで様々に設定することができる。
（第２の実施形態）
本発明では、図８に示すフローに従って、マスクパターンに光近接効果補正を施したパターンに対して、各プロセスパラメータを設定された範囲で変動させて、ウェハ上に生成されるパターンとウェハ上の所望パターンとの位置ずれ量を各パラメーターについて調べ、すべての位置ずれ量のバラツキと、平均値を求めた。その結果、平均値は予め決めたスペックの範囲内であったものの、バラツキは予め決められたものより大きかったために、ウェハ上の所望パターンを与えるための推奨レイアウトを下記の手順で出力した。
図８は、本発明の第２の実施形態に係わるパターン検証法の手順の概略を示すフローチャートである。図９は、本発明の第２の実施形態に係わるパターン検証方法の説明に用いる図。
まず、ＬＳＩ等の設計においてデバイス特性を確保するために必要とされる設計回路パターンデータを作成する。露光装置の投影光学系の縮小率に応じて、設計回路パターンを拡大したパターンを有するマスクパターンデータを形成する（ステップＳＴ５１）。図９（ａ）に基板上の所望パターン１０を示す。
図９（ｂ）に示すように、分割点Ｐcuを設定し、マスクパターンを予め決められた長さに分割する（ステップＳＴ５２）。
図９（ｃ）に示すように、分割されたエッジの所定の位置に補正点Ｐcoを設定（ステップＳＴ５３）。なお、マスクパターンのエッジに直接分割点Ｐcu及び補正点Ｐcoを設定しても良い。
設定された各エッジについて対応するマスクパターンのエッジに対して、光近接効果補正を行う（ステップＳＴ５４）。ステップＳＴ５４では、設定した補正点上における補正量を算出し、算出された補正量だけマスクパターンのエッジを移動する。
図９（ｄ）に示すように、所望パターン１０のエッジにｎ個の評価点Ｐi（ｉ＝１〜ｎ）を設定する（ステップＳＴ５５）。
エッジの位置ズレを引き起こす要因であるプロセスパラメータを設定する（ステップＳＴ２１）。プロセスパラメータとしては、レジスト膜の膜厚、開口数ＮＡ、露光量、デフォーカス値等の露光時のパラメータ、並びにＰＥＢ温度、現像時間等の露光後のパラメータがある。プロセスパラメータに対して変動範囲を設定する（ステップＳＴ２２）。本実施形態では、露光量の変動範囲が、アンダードーズ〜ベストドーズ〜オーバードーズで設定された。また、フォーカス位置の変動範囲が、ベストフォーカス位置〜デフォーカス位置で設定された。露光量及びフォーカス位置以外のプロセスパラメータは、設定値から変動しないものとした。
設定された全ての評価点について、位置ズレ量を求める（ステップＳＴ５６〜ＳＴ５９）。位置ズレ量の求め方は第１の実施形態と同様なので、説明を省略する。
全ての評価点Ｐi（ｉ＝１〜ｎ）について求められた位置ズレ量から、平均値及び標準偏差を算出する（ステップＳＴ６０）。位置ズレ量の標準偏差が予め決めておいた設定範囲内にあるか判定する（ステップＳＴ６１）。
標準偏差が設定範囲内にない場合、所望パターンを変更する（ステップＳＴ６２）。分割した所望パターン上の評価点で算出されたエッジ位置ずれ量のうち最大のエッジ位置ずれ量を抽出し、さらに最大位置ずれ量ぶんだけエッジを移動させた位置にパターン１２を発生させる（図９（ｅ））。抽出された最大位置ずれ量分をMEF（Mask Error Factor、マスクの変動量に対する寸法変動の割合）で割った値分だけ逆方向にエッジを移動したパターンを生成する。
すなわち、この出力されたレイアウトに従って、設計レイアウトそのものを変更すれば、ウェハ上で所望パターンを形成することができる。すなわち、設計指針を与えることができた。
位置ズレ量の平均値が設定範囲内の場合、位置ズレ量の平均値が、予め決めておいた設定範囲内にあるか判定する（ステップＳＴ６３）。位置ズレ量の平均値が設定範囲内に無い場合、補正マスクパターンを変更する（ステップＳＴ６４）。
ステップＳＴ５５で、所望パターン上の評価点が複数でも、評価点は直線状に配置されるため、Ｘ座標およびＹ座標が共通である。したがって、光学像の計算負荷がかかる逆フーリエ変換の計算は、一度計算すれば、あとの評価点での計算はこの結果を参照するのみである。そのため、評価点を増やして評価の精度を上げても、計算負荷はほとんどかからない。
図９は、所望パターンに対して、本手法のリソグラフィーシミュレーションを用いてエッジを移動させた場合の模式図を示した。図中の評価点は予め座標を指定した位置に発生させ、評価点は所望パターンの分割点、かつコーナーから１００μｍ離れた位置に配置した。
図１０は上述した手法に従って、プロセスパラメータを決められた変動量の範囲で変化させ、所望パターンエッジ近傍にパターンを発生させた結果を示した。２１は基準露光量かつベストフォーカス条件で転写シミュレーションを行った場合の光学像を、２２は基準露光量よりエネルギーの高い露光量かつ０．２μｍデフォーカスした条件で転写シミュレーションを行った場合の光学像を、２３は基準露光量よりエネルギーの低い露光量かつ０．２μｍデフォーカスした条件で転写シミュレーションを行った場合の光学像をしめす。また、２４は分割した所望パターンの範囲で、基準露光量よりエネルギーの高い露光量かつ０．２μｍデフォーカスした条件で転写シミュレーションを行った結果と、所望パターンとのエッジ位置ずれ量のうち、最大のエッジ位置ずれ量の位置に発生させたパターンを、２５は分割した所望パターンの範囲で、基準露光量よりエネルギーの低い露光量かつ０．２μｍデフォーカスした条件で転写シミュレーションを行った結果と、所望パターンとのエッジ位置ずれ量のうち、最大のエッジ位置ずれ量の位置に発生させたパターンを示す。この結果から、すべての分割された所望パターンに対して、所望パターンと、転写シミュレーションとのずれの最大絶対値と符号が得られることがわかった。
また、図１１に、本手法のステップＳＴ６２で得られた推奨パターンを表示した結果を示した。図１１において、符号３３（実線）がウェハ上の所望パターンを表すレイアウト、符号３２（破線）が最大エラー量を示すレイアウト、符号３１（一点鎖線）がウェハ上に所望パターンを形成するための推奨レイアウトを示す。この結果のとおりにエッジを移動させたレイアウトを作成することによって、ウェハ上に所望どおりのパターンを形成することができた。
また、共通のデータを用いて、同じ処理を従来法と本手法で行った結果、従来法で４２０時間処理にかかったのに対し、本手法では６１時間で処理できることがわかった。
本実施形態では、（ベストドーズ・ベストフォーカス）、（オーバードーズ・デフォーカス）、（アンダードーズ・デフォーカス）の三種類の場合のエッジ位置ずれ量を計算した。この組み合わせに限らず、露光量、フォーカスのあらゆる組み合わせの計算を負荷をかけることなく同時に計算できる。同様に、露光量設定値、フォーカス設定値、プロセスパラメータ、露光装置の開口数、コヒーレンスファクター、輪帯遮蔽率、収差、等が変化することによってひき起こされる位置ずれ量を計算することができる。また、計算した位置ずれ量のバラツキと平均値とを比較して、マスクパターンを変更するか、近接効果補正をやり直すかの判断をすることができる。さらにパラメーターは上記項目に限らず、位置ずれを起こす全ての項目を必要に応じて設定することができる。
図１２，１３には、プロセスパラメータが一種類の場合と、複数種類の場合のエッジ位置ずれ量のマーカーの表示方法を示した。図１２に示すように、プロセスパラメータが一種類の場合は、転写シミュレーションから得られたパターンと、マスクパターンとのずれ分だけ評価点にマーカー４１が表示される。プロセスパラメータが複数になると、図１３に示すように、マーカー４３が複数表示され、すべてのマーカーのバラツキと平均値が算出される。図１３に於いて、Ｅdが所望パターンエッジ位置、Ｅavgがエッジ位置ズレ量の平均位置である。
本実施形態では通常の補正方法で光近接効果補正を行う場合の例を示したが、近接効果補正の方法は通常の補正方法に限ったものではなく、リソグラフィーマージンを考慮した近接効果補正にも本検証方法を用いることができる。その際の補正の追いこみ方法は、図１４に示したように、従来の方法と異なる。
すなわち、位置ずれの平均値と、所望パターンのずれが大きい場合に近接効果補正を行う。従来法では、デバイスの最適条件の時、シミュレーション結果と、所望エッジ位置とが一致するように補正を追いこんでいる。本実施形態では、リソグラフィーマージンを考慮した近接効果補正では、シミュレーション結果の平均値と所望エッジ位置とが一致するように補正を追いこむ。
また、本検証方法は所望パターンに変換差が加えられた新たな所望パターンについても適応できる。すなわち、従来法でデバイスの最適条件での追いこみ位置が所望パターンの位置であるのに対して変換差が加わった場合には、追いこむ位置が変換差が加えられたエッジ位置になる（図１５）。このとき、評価点はもとの（変換差を加える前の）所望エッジ上にあっても差しつかえない。
さらに、本実施形態ではパターンの位置ずれ量を算出したが、Ｍａｓｋ Ｅｒｒｏｒ Ｆａｃｔｏｒ（ＭＥＦ）の値も同様に算出することができる。すなわち、位置ずれを計算するパラメーターをマスクに関係するものに限定し、位置ずれを計算し、ずれ量が予め決めた値より大きい場合には、マスクのスペックを変更する。同様に、開口数ＮＡ，パーシャルコヒーレンス、照明形状、露光波長、レジストパラメーターなどの露光パラメーターを変化させた場合は、フィードバック先がリソグラフィー余裕度、露光装置の収差、レンズの透過率分布等の露光装置のパラメーターの場合は、露光装置パラメーター、パラメーターがアシストバーの場合は、アシストバーのルールにフィードバックされる。このように、フィードバック先を限定したい場合は，変動させるパラメーターを選択して、位置ずれ量を調べることが可能である。
また評価点の配置の仕方は、およびパターンの発生の仕方は、本実施形態の方式に限られることなく、精度と処理時間との兼ね合いで様々に設定することができる。
（第３の実施形態）
パターンの微細化が進むにつれ、第１及び第２の実施形態で、エッジ位置ずれ量を算出する場合に、特にコーナー部分などの精度をさらに上げる必要性が出てくる場合がある。本実施形態では、第１の実施形態におけるステップＳＴ１４，第２の実施形態におけるＳＴ５７と異なる位置ズレ量算出方法（以下、スロープ法）について、説明する。
基準光強度を設定する。エッジ上に設定された評価点に対し、エッジに垂直な方向に複数の補助評価点を自動設定する。自動発生させる補助評価点は、所望パターンエッジ上の点から両側に３０ｎｍの領域で、この領域に対し、１０ｎｍの間隔で６つの評価点を追加した。この評価点は、処理速度との兼ね合いで決めるもので、本実施形態の場合は、従来法による光学像に対する評価点におけるエッジ位置と所望パターンのエッジ位置との差分が、評価点を発生させる領域と評価点の間隔とを変えて調べ、差分が１ｎｍ以下になる条件を見つけた。
評価点及び補助評価点における光強度をそれぞれ求める。スプライン法を用いて、求められた光強度間を補間する。基準光強度となる補間された光強度の座標ｔ2を算出する。そして、ｔ2−ｔ1を位置ズレ量とする。
上述した位置ズレ量の算出方法を用いて第２の実施形態に適用して、推奨パターンを得た。得られた推奨パターンは、第２の実施形態と同様の結果なので図示を省略する。しかしながら、すべての評価点での位置ずれ量の結果を比較すると、相違点が明確である。
第１の実施形態おいて評価したパターンと同じパターンをスプライン法で評価し、所望パターンとの位置ずれ量を比較した。用いたパターンは長辺の寸法が１μｍ、短辺の方向が０．０９μｍの長方形で、ダークフィールドおよびブライトフィールドの二種類のマスクを用意した。図１６にパターンの概略を示す。図１６（ａ）はダークフィールドマスク、図１６（ｂ）はブライトフィールドマスクを示す。図１６に於いて、５１が開口、５２が遮光である。
これらのマスクに光近接効果補正を施し、露光条件を、露光波長：１９３ｎｍ，開口数（Numerical Aperture：ＮＡ）：０．７５、コヒーレンスファクター（σ）：０．８５、２／３輪帯照明（照明中心遮蔽率）に設定し、基準露光量Ｉth＝０．２１８、現像モデルを考慮した条件で補正後のマスクによってウェハ上に形成されるパターンと、所望エッジとの位置ずれ量を計算した。
図１６はダークフィールドマスク（エッジの内部が開口、周囲が遮光）、図１７はブライトフィールドマスク（エッジの内部が遮光、周囲が透光）を用いた場合の結果である。
図１７は、ベストフォーカス・ベストドーズの位置ずれ量の値を示す図である。図１７に於いて、実線がスプライン法、破線がスロープ法、点線が従来法により求められた位置ズレ量を示す。これより、従来法により求められたズレ量と、スプライン法により求められたズレ量とがコーナー部分（Ｘ軸の両端）においても、ほぼ一致していることがわかる。
図１８は、ベストフォーカス・ベストドーズ条件での、従来法とスロープ法との差分（破線）、及びスプライン法と従来法との差分（実線）を示す図である。図１８から、スプライン法と従来法との差分が小さいことがよくわかる。
図１９は、デフォーカス・ベストドーズ条件での位置ずれ量の値を示す図である。図１９に於いて、実線がスプライン法、破線がスロープ法、点線が従来法により求められた位置ズレ量を示す。また、図２０は、デフォーカス・ベストドーズ条件での、従来法とスロープ法との差分（破線）、及びスプライン法と従来法との差分（実線）を示す図である。図２０から、スプライン法が差分が小さいことがよくわかる。デフォーカスした条件においても、スプライン法と従来法との差分が小さいことがわかる。
なお、図２１〜図２４は、マスクパターンをブライトパターンに変えた場合の結果を示したものである。この場合も、スプライン法による結果の方が従来法との差分が小さい。
図２１は、ベストフォーカス・ベストドーズの位置ずれ量の値を示す図である。図２２は、ベストフォーカス・ベストドーズ条件での、従来法とスロープ法との差分、及びスプライン法と従来法との差分を示す図である。図２３は、デフォーカス・ベストドーズ条件での位置ずれ量の値を示す図である。また、図２４は、デフォーカス・ベストドーズ条件での、従来法とスロープ法との差分、及びスプライン法と従来法との差分を示す図である。
図２１，２３に於いて、実線がスプライン法、破線がスロープ法、点線が従来法により求められた位置ズレ量を示す。図２２，２４に於いて、破線が従来法とスロープ法との差分、実線がスプライン法と従来法との差分を示す。
本実施形態では、（ベストドーズ・ベストフォーカス）、（オーバードーズ・デフォーカス）、（アンダードーズ・デフォーカス）の三種類の場合のエッジ位置ずれ量を計算した。この組み合わせに限らず、露光量、フォーカスのあらゆる組み合わせの計算を負荷をかけることなく同時に計算できる。同様に、露光量設定値、フォーカス設定値、プロセスパラメーター、露光装置の開口数、コヒーレンスファクター、輪帯遮蔽率、収差、等が変化することによってひき起こされる位置ずれ量を計算することができる。また、計算した位置ずれ量のばらつきと平均値とを比較して、マスクパターンを変更するか、補正をやり直すかの判断をすることができる。さらにパラメーターは上記項目に限らず、位置ずれを起こす全ての項目を必要に応じて設定することができる。
（第４の実施形態）
本実施形態では、レイアウトに対してあらかじめ決められたフォーカスマージンの範囲で、ウェハ上の所望パターンエッジ上の光強度（log dose）とその光強度の傾きを求め、この値から、露光マージンを算出する。
図２５は、本発明の第４の実施形態に係わるパターン検証方法の手順の概略を示すフローチャートである。図１に示したフローチャートと同様なステップには、同一符号を付し説明を省略する。また、図２６のＥＤ−ｔｒｅｅを参照して本実施形態を説明する。
本実施形態で用いたレイアウトは９０ｎｍのラインアンドスペース（ＬＳ）パターンである。一方、計算の条件は露光波長:１９３ｎｍ，ＮＡ：０．７５，σ：０．８５，ε：０．６７で、露光、現像後の光強度を計算する。
寸法トレランス及びフォーカスマージン（デフォーカス値）を設定する（ステップＳＴ８２）。本実施形態の場合、寸法トレランス０．０１μｍを与えると、デフォーカス値は０．１５μｍである。
ベストフォーカス条件、及びデフォーカス条件の二つ条件で光強度及び傾きを計算する（ステップＳＴ７４）光強度及び傾きの計算は以下のように行う。
第１の実施形態と同様に、所望パターン１の評価点Ｐiの位置座標ｔ1における光強度Ｉ(ｔ1)をHopkinsの式（式（１））から算出する。
Figure 0004247104
次に、この評価点１１の位置座標ｔ1における光強度Ｉ(ｔ1)の一階微分値（傾き）Ｉ’(ｔ1)を、式（２）により算出する。
Figure 0004247104
前記レイアウトの所望パターンエッジ上で得られた値は、ベストフォーカス：光強度（log dose）が０．２１８２０６９、傾きが１．８１９１０３、デフォーカス（０．１５μｍデフォーカス）：光強度が０．２１７９０２、傾きが１．６０５２７１であった。まず、ベストフォーカスとデフォーカスの露光量の差分を求めると０．０００３０４９であった。
一方、寸法トレランス及び傾きが与えられると、寸法トレランス内にエッジが形成される露光量マージンは、
露光量マージン＝光強度（log dose）[無次元］＋傾き[1/μｍ]×寸法[μｍ]
により与えられる。そこで、ベストフォーカス／デフォーカス条件でそれぞれ求められた傾きと寸法トレランスを用いて、露光量マージンをそれぞれ算出する。
ベストフォーカスに関しては、傾きは１．８１９１０３で、寸法トレランス０．０１μｍを与えると、露光量マージンＤＭbは０．０１８２である。
一実施形態で与えられた基準光強度Ｉth（パターンのエッジが形成されるしきい値）０．２０１０８９に対する割合に変換すると、８．５６％が得られる。
同様に、デフォーカスの場合も傾き１．６０５２７１、寸法トレランス０．０１ｎｍから、露光量マージンＤＭdは０．０１６１であり、基準光強度に対する割合は７．９８％である。
これらの値から、このレイアウトの単独露光量マージンＤＭsを求める。単独露光量マージンＤＭsは以下で定義される。
単独露光量マージン＝(露光量マージンＤＭbと露光量マージンＤＭdとのうち、小さいほう)−（ベストフォーカス時、デフォーカス時の光強度の差分Ｄを露光量マージンに換算した値）
この式から、本実施形態においては、７．９８％−０．１４５２％（差分＝１．８１９１０３−１．６０５２７１＝０．０００３０５を基準光強度０．２０１０８９を用いて露光量マージンに換算したもの)より、単独露光量マージンＤＭsが７．９７％と算出される（ステップＳＴ７７）。従来法により求めたこのレイアウトのマージンは７．７５％であり、両者はほぼ一致している。
ステップＳＴ７６で与えられる、レイアウトに許容される露光量マージンは７％である。露光量マージン（許容マージン）と、本実施形態で求めた露光量マージン（算出マージン）の結果とを比較することによって、ある所望エッジ位置におけるレイアウトのマージンの有無が判断できる（ステップＳＴ７７）。９０ｎｍのＬＳパターンにおいては、マージンがあると判定されて次の評価点に処理を移行する（ステップＳＴ７９，ステップＳＴ８０）。
一方、同様の処理を８５ｎｍのＬＳパターンについても行った。得られた結果は、ベストフォーカス：光強度０．２１８０９９、傾き１．４５０７７８、デフォーカス：光強度０．２１７８１６４、傾き１．３６３６であった。この結果から、９０ＬＳと同様にして求めた露光量マージンは６．６３％で、スペック７％を未達でレイアウト修正が必要と判断し、レイアウト修正の情報を出力する（ステップＳＴ７８）。
図２７には、従来法と本方法とで同じレイアウトのマージンを求めた結果を示す。両者はよく一致している。
従来法では、マージンを求める際に評価点及び寸法トレランス位置の二点の計３点の寸法をベストフォーカス、デフォーカスについて計算する。したがって、従来法による方法では、６点の光強度の計算が必要となる。これに対して、本実施形態の方法では、ベストフォーカス、デフォーカス時の評価点の計２点での二点での光強度とそれぞれの傾きを計算すればよい。
（１）式、（２）式に於いて、ｅｘｐ（ｉ（ω−ω’）ｔ）の計算の負荷が大きい。但し、本実施形態の場合、（２）式を用いて傾きを求める際に、基準点での光強度を求める際に計算した結果を参照することが可能であり、新たに計算する必要がない。ｅｘｐ（ｉ（ω−ω’）ｔ）を参照するのみの計算時間と、新たに計算する時間の比は１：１０である。したがって、六点の計算と、二点とそれぞれの傾きを計算する時間とは、６：２．２で、計算時間がおよそ１／３に短縮される。その結果、検証のＴＡＴを向上させることができる。
(第５の実施形態）
本実施形態では、９０ｎｍの孤立（ＩＳＯ）パターンに対して、実施形態１と同様の計算を行い、露光量マージンを求めた。得られた値はベストフォーカス：光強度０．２１６４６５８、傾き３．３２１８８８、デフォーカス：光強度０．２００５、傾き３．１４２９８７であった。これらの値から、単独露光量マージンは７．６％を得た。このレイアウトに要求される露光量マージンは７％であり、この評価点においては、マージンがあると判断し、次の処理をおこなった。
ベストフォーカス：光強度０．２１８４９６５、傾き３．３０７２０９、デフォーカス：光強度０．２４１６４２、傾き３．１３２３４５であった。これより得られるマージンは４．０６％であり、与えられたスペックを満たしていなかった。そのため、レイアウト修正が必要と判断し、レイアウト修正の情報を出力する。
さらに、第４及び第５の実施形態例に従って求めた単独マージンの結果を組み合わせて、単独マージンがある場合のレイアウトについての検証をさらに進めることができる。すなわち、９０ＬＳ，９０ＩＳＯパターンは、ともに単独マージンを満たしていた。両者の共通マージンを考える場合には、９０ＬＳと９０ＩＳＯの単独マージンの大きさと、ベストフォーカス時の露光量の差分とを用いて、共通マージンを考えることができる。
まずベストフォーカス時の差分は（０．２１８４６５８−０．２１８２０６９）／０．２０１９８９＝０．１２％のマージンに相当する。共通マージンは７．６＋０．１２＝７．７２％で、共通マージンはスペック７％を満たしている。もし、７％より少なければ、ＯＰＣ修正の情報を出力する。
第４及び第５の実施形態では、製品のうち、代表的なレイアウトを用いてマージンを求めて、検証を行う例を示したが、実施形態のパターンに特定されることなく、種種のレイアウトの検証を行うことができる。露光条件は本実施形態に限られることはなく、目的に応じて設定することができる。
さらに、マージンが寸法のスペックで与えられているときは、
傾きの最小値＝Δ光強度／ΔＣＤ，
Δ光強度＝想定される露光量マージンの範囲の露光量の変化量
にしたがって、評価点の傾きが、許容される傾きを満たしているかで、検証を行えば良い。
（第６の実施形態）
第４及び第５の実施形態は、パターンに近接効果補正がなされたマスクを用いた場合に、より有効な手段である。パターンの光強度（Ｉ）とデバイスの基準光強度（Ｉth）とが比較的近接している場合は、評価点位置の光強度の傾きで、基準光強度Ｉthの位置での傾きを近似できる。しかし両者が近接していない場合は、光強度の傾きは必ずしも連続でなく、近似に誤差が含まれてくる。このような場合は、基準点の位置を寸法トレランス分移動させた補助点での光強度と、基準点での光強度との差分を求め、この差分の基準光強度に対する割合を求めることで、露光量マージンを算出できる。
本実施形態では、前述の方法で求めた露光量マージンを、パターン判別の指標にする。また、第４の実施形態に示した８５ｎｍのＬ／Ｓパターンに対して本手法を適用する。まず、ベストフォーカスのマージンに関しては、評価点位置：光強度０．２１８０９９、補助点（評価点位置＋４．２５ｎｍ）の光強度は０．２０４７２６である。これらの差と、デバイスの基準光強度０．２０１０８９から、ベストフォーカスのマージンは（０．２１８０９９−０．２１１４１２）／０．２０１０８９×１００で３．３２５％である。この値は寸法トレランスのうちの半分を移動した場合の値なので、これを両側に直すと３．３２５×２＝６．６５％となる。
同様に、デフォーカスの場合は、評価点位置での光強度：０．２１７８１６４、補助点の光強度は０．２１１１６である。ベストフォーカスと同様にマージンを求めると６．６２％である。これらの値と、ベストフォーカスおよびデフォーカスの光強度の差を基準光強度に対する割合に直した０．１４％から求めた単独露光量マージンは６．４８％で、スペック７％を未達でレイアウト修正が必要と判断し、レイアウト修正の情報を出力する。
（第７の実施形態）
図２８は、本発明の第７の実施形態に係わるパターン検証方法の手順の概略を示すフローチャートである。
先ず、所望パターン６１（図２９（ａ））、及び所望パターンを基板上に形成するために近接効果補正がなされたマスクパターン６２（図２９（ｂ））を用意する（ステップＳＴ９１）。マスクパターンには、光近接効果補正は及び／又はプロセス近接効果補正が行われている。
集積回路パタンデータに対して条件（第１の条件）を設定する（ステップＳＴ９２）。第１の条件でのシミュレーションを実施、処理基板上で形成される第１のパターンの形状を求める（ステップＳＴ９３）。図３０（ａ）にシミュレーションにより得られたパターン７１を示す。本実施形態では例えば集積回路が照明条件ＡｒＦの露光装置を用い、ＮＡ＝０．７５，σ＝０．８５，ε＝２／３ａｎｎの条件で転写されるものとする。
次に処理基板上での所望パターンの形状と前記シミュレーションにより求めた処理基板上で形成される形状の比較を行い、差分の大きい箇所を抽出する（ステップＳＴ９４）。この際の差分が大きいとは、例えばデザインルールで許される最小線幅、スペースの１０％、または設定箇所のデザインの１０％などで定義される。このフロー自体は従来のシミュレーションで所望とするパターンの形状とのずれが大きい場所を求めるフローである。図３０（ａ）では、符号７２は差分の大きい場所を示すポリゴンである。エラーマークとして集積回路パタンデータ中にポリゴンの形式で出力されている。
次に同じ集積回路パタンデータに対して第１の条件と異なる第２の条件:ＮＡ＝０．７５，σ＝０．８５，ε＝２／３ａｎｎ，デフォーカス値＝０．１μｍ，＋５％露光量を設定する（ステップＳＴ９５）。第２の条件でのシミュレーションを実施、処理基板上で形成されるパターンの形状を求める（ステップＳＴ９６）。図３０（ｂ）にシミュレーションにより得られたパターン形状７２を示す。
第１の条件と第２の条件との違いはこの場合はフォーカスと露光量であるが、それ以外に、１）フォーカス，２）露光量，３）収差，４）照明形状，５）照明条件，６）レジスト種類等が考えられる
第１の条件時と同様に、次に処理基板上での所望パターン６１の形状と前記シミュレーションにより求めた処理基板上で形成されるパターン形状７２の比較を行い、差分の大きい箇所を抽出する（ステップＳＴ９７）。図３０（ｂ）では、差分の大きい箇所８２，８３がポリゴン８２で示されている。
次に第１の条件で抽出された箇所、第２の条件で抽出された箇所を比較することにより、第１の条件のみで抽出された箇所、第２の条件のみで抽出された箇所８３、第１の条件と第２の条件との両方で抽出された箇所８１，８２に分類する（ステップＳＴ９８）。
例えば第１の条件がＮＡ＝０．７５，σ＝０．８５，ε＝２／３ａｎｎデフォーカス値＝０μｍ、第２の条件がＮＡ＝０．７５，σ＝０．８５，ε＝２／３ａｎｎデフォーカス値＝０．１μｍ，＋５％露光量条件とした場合、第１の条件のみで抽出または第１の条件と第２の条件との両方で抽出された箇所は「光近接効果補正そのもの」または「集積回路パタンデータそのもの」に問題があることを示している。また、第２の条件のみで抽出されたということは「光近接効果補正」自体には問題なく、露光裕度そのものが少ないということを示しており何らかの対応が必要であることがわかる。
上述したように、複数のプロセス条件でマスクパターンを用いて基板上に形成されるパターン形状を求め、求められたパターン形状と所望の形状との差異が大きい箇所を抽出し、抽出された箇所及びパターン条件に応じて分類することで、パターン形状と所望パターンとの差異が所望パターン又はプロセス条件に起因するのかを判別することができる。
比較自体は新規プログラムを開発することなく、本発明では市販のレイアウトの幅などデザインルールを確認するためのツール（ＤＲＣ）を使うことで可能である。ポリゴン形式で出力したパターンＸＯＲなどを取ることで実施可能であるが、「若干」ポリゴンの形式が違う場合もあり、この場合はあいまいに検索することが必要になってくる。あいまいの定義にはいくつがあるが、例えば「頂点の数が同じ」であり、「各ポリゴンの辺の長さ」の差分が少ない場合、例えばポリゴンの辺の長さの差分の和が、ＯＰＣの際に設定される最小補正単位以下である、などが考えられる。
（第８の実施形態）
次に、本発明の第８の実施の形態に係るパターン検証プログラム及びパターン検証システムについて、図２８を参照しながら説明する。
パターン検証システム１００は、図３１に示すように、演算処理、及び各部の制御等を司るコンピュータ１０１と、演算結果、検証プログラム等を記憶する記憶部１０２と、各入力データ等を入力する入力部１０３と、他のコンピュータで作成された検証プログラムを格納した光ディスク等の記憶媒体から検証プログラム、及び設計回路パターン及びマスクパターンのデータを記憶部１０２に書きこむための記憶媒体入出力部１０４と、入出力情報、演算結果等を表示する表示部１０５で構成され、このエッジ位置ずれ量の検証システム１００には、第１〜第６の実施形態の何れかに説明したパターン検証方法を実行する検証プログラムがインストールされる。
この検証プログラムは、例えば、表示部１０５を見ながら、キーボード等の入力部１０３から入力されたり、あるいは、他のコンピュータで作成された検証プログラムは光ディスク等の記憶媒体を介して、記憶媒体入出力部１０４を通して、コンピュータ１０１に入力され、記憶部１０２に格納される。
そして、この検証プログラムの実行は、表示部１０５を見ながら、記憶部１０２に格納された検証プログラムを演算部に呼び出して、入力部１０３から初期条件を初め必要なデータ等を入力して、行うことができる。計算が終わると得られたエッジ位置ずれ量、設計データを変更するための情報等は、記憶部１０２に格納され、必要に応じて、表示部１０５への表示、プリンタ（図示略）への出力、あるいは、記憶媒体入出力部１０４から各種ディスクや半導体メモリ等の記憶媒体への出力が可能である。
なお、ここでは、独立した検証システムとして例示したが、データ処理ネットワーク等に接続するための通信アダプタ（図示略）等を備えていても差し支えない。
なお、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
第１の実施形態に係わるパターン検証方法の手順の概略を示すフローチャート。 第１の実施形態に係わるパターン検証方法の説明に用いる図。 エッジ位置ずれ量を求める手順の概略を示すフローチャート マスクパターンから得られる基板上での光強度を模式的に示す図。 所望パターンを形成するための推奨パターンを示す図。 位置ズレ量の分布と度数を示す図。 位置ズレ量の分布と度数を示す図。 第２の実施形態に係わるパターン検証法の手順の概略を示すフローチャート。 第２の実施形態に係わるパターン検証方法の説明に用いる図。 プロセスパラメータを決められた変動量の範囲で変化させ、所望パターンエッジ近傍にパターンを発生させた結果を示す図。 所望パターンを形成するための推奨パターンを示す図。 プロセスパラメータが一種類の場合のエッジ位置ずれ量のマーカーの表示方法を示す図。 プロセスパラメータが複数種類の場合のエッジ位置ずれ量のマーカーの表示方法を示す図。 補正の追い込み方法の概略を示す図。 補正の追い込み方法の概略を示す図。 第３の実施形態に係わるパターンの概略を示す図。 ベストフォーカス・ベストドーズ条件での位置ずれ量の値を示す図。 ベストフォーカス・ベストドーズ条件での、従来法とスロープ法との差分、及びスプライン法と従来法との差分を示す図。 デフォーカス・ベストドーズ条件での位置ずれ量の値を示す図 ベストフォーカス・ベストドーズ条件での、従来法とスロープ法との差分、及びスプライン法と従来法との差分を示す図。 ベストフォーカス・ベストドーズの位置ずれ量の値を示す図。 ベストフォーカス・ベストドーズ条件での、従来法とスロープ法との差分、及びスプライン法と従来法との差分を示す図。 デフォーカス・ベストドーズ条件での位置ずれ量の値を示す図。 デフォーカス・ベストドーズ条件での、従来法とスロープ法との差分、及びスプライン法と従来法との差分を示す図。 第４の実施形態に係わるパターン検証方法の手順の概略を示すフローチャート。 第４の実施形態に係わるパターン検証方法の手順の説明に用いるＥＤ−ｔｒｅｅを示す図。 従来法と本実施形態の方法とで同じレイアウトのマージンを求めた結果を示す図。 第７の実施形態に係わるパターン検証方法の手順を示すフローチャート。 所望パターン及びマスクパターンの概略を示す図。 シミュレーションで得られたパターンと所望パターンとを示す図。 第８の実施の形態に係るパターン検証システムを示す図。
符号の説明
１０…所望パターン，１１…パターン，１２…パターン，４１…マーカー，４３…マーカー

Claims (18)

  1. 所望パターンと、前記所望パターンに対応するマスクパターンを用意する工程と、
    前記所望パターンのエッジに一つ以上の評価点を設定する工程と、
    前記マスクパターンを基板上に転写／形成し、所望パターンを形成するための一つ以上のプロセスパラメータに対して、基準値及び変動範囲をそれぞれ設定する工程と、
    前記各プロセスパラメータの値を前記変動範囲内で変化させた複数の組み合わせで、前記マスクパターンを基板上に転写／形成されるパターンのエッジの、前記評価点からの位置ずれ量をそれぞれ算出する工程と、
    各評価点について算出された前記位置ずれ量の標準偏差及び平均値を算出する工程と、
    前記位置ずれ量の標準偏差が予め設定された第１の設定範囲外の場合、前記所望パターンを変更するための情報を出力する工程と、
    前記位置ずれ量の標準偏差が前記第１の設定範囲内で、前記位置ずれ量の平均値が予め設定された第２の設定範囲外の場合、前記マスクパターンを変更するための情報を出力する工程と、
    を含むことを特徴とするパターン検証方法。
  2. 所望パターンと、前記所望パターンに対応するマスクパターンを用意する工程と、
    前記所望パターンのエッジに一つ以上の評価点を設定する工程と、
    前記マスクパターンを基板上に転写／形成し、所望パターンを形成するための一つ以上のプロセスパラメータに対して、基準値及び変動範囲をそれぞれ設定する工程と、
    前記各プロセスパラメータの値を前記変動範囲内で変化させた複数の組み合わせで、前記マスクパターンを基板上に転写／形成されるパターンのエッジの、前記評価点からの位置ずれ量をそれぞれ算出する工程と、
    前記プロセスパラメータが、前記位置ずれ量のバラツキに非対称な分布を与えるパラメーターである場合に、各評価点について算出された前記位置ずれ量の標準偏差及び最頻値を算出する工程と、
    前記位置ずれ量の標準偏差が予め設定された第１の設定範囲外の場合、前記所望パターンを変更するための情報を出力する工程と、
    前記位置ずれ量の標準偏差が前記第１の設定範囲内で、前記位置ずれ量の最頻値が予め設定された第２の設定範囲外の場合、前記マスクパターンを変更するための情報を出力する工程と、
    を含むことを特徴とするパターン検証方法。
  3. 所望パターンと、前記所望パターンに対応するマスクパターンを用意する工程と、
    前記マスクパターンのエッジを所定の長さに分割したエッジ群を生成する工程と、
    前記分割した所望パターンのエッジに補正点を設定する工程と、
    前記各補正点について近接効果を考慮した補正量を計算する工程と、
    計算された補正量に応じて前記マスクパターンを変形し、補正マスクパターンを形成する工程と、
    前記所望パターンのエッジに一つ以上の評価点を設定する工程と、
    前記補正マスクパターンを基板上に転写／形成し、所望パターンを形成するための一つ以上のプロセスパラメータに対して、基準値及び変動範囲をそれぞれ設定する工程と、
    前記各プロセスパラメータの値を前記変動範囲内で変化させた複数の組み合わせで、前記補正マスクパターンを基板上に転写／形成されるパターンのエッジの、前記評価点からの位置ずれ量をそれぞれ算出する工程と、
    各評価点について算出された前記位置ずれ量の標準偏差及び平均値を算出する工程と、
    前記位置ずれ量の標準偏差が予め設定された第１の設定範囲外の場合、前記所望パターンを変更するための情報を出力する工程と、
    前記位置ずれ量の標準偏差が前記第１の設定範囲内で、前記位置ずれ量の平均値が予め設定された第２の設定範囲外の場合、前記マスクパターンを変更するための情報を出力する工程と、
    を含むことを特徴とするパターン検証方法。
  4. 所望パターンと、前記所望パターンに対応するマスクパターンを用意する工程と、
    前記マスクパターンのエッジを所定の長さに分割したエッジ群を生成する工程と、
    前記分割した所望パターンのエッジに補正点を設定する工程と、
    前記各補正点について近接効果を考慮した補正量を計算する工程と、
    計算された補正量に応じて前記マスクパターンを変形し、補正マスクパターンを形成する工程と、
    前記所望パターンのエッジに一つ以上の評価点を設定する工程と、
    前記補正マスクパターンを基板上に転写／形成し、所望パターンを形成するための一つ以上のプロセスパラメータに対して、基準値及び変動範囲をそれぞれ設定する工程と、
    前記各プロセスパラメータの値を前記変動範囲内で変化させた複数の組み合わせで、前記補正マスクパターンを基板上に転写／形成されるパターンのエッジの、前記評価点からの位置ずれ量をそれぞれ算出する工程と、
    前記プロセスパラメータが、前記位置ずれ量のバラツキに非対称な分布を与えるパラメーターである場合に、各評価点について算出された前記位置ずれ量の標準偏差及び最頻値を算出する工程と、
    前記位置ずれ量の標準偏差が予め設定された第１の設定範囲外の場合、前記所望パターンを変更するための情報を出力する工程と、
    前記位置ずれ量の標準偏差が前記第１の設定範囲内で、前記位置ずれ量の最頻値が予め設定された第２の設定範囲外の場合、前記マスクパターンを変更するための情報を出力する工程と、
    を含むことを特徴とするパターン検証方法。
  5. 前記情報は、前記評価点位置のエッジの移動量であることを特徴とする請求項１〜４の何れかに記載のパターン検証方法。
  6. 前記情報の導出は、前記各評価点について算出された位置ずれ量から最大値を抽出し、前記最大値に応じた所望パターンのエッジの移動量を求めること特徴とする請求項５に記載のパターン検証方法。
  7. 前記情報は、最大位置ずれ量を定数で割った量であることを特徴とする請求項６に記載のパターン検証方法。
  8. 前記定数はマスクエラーファクターであることを特徴とする請求項７に記載のパターン検証方法
  9. 前記所望パターンは、ウェハ上における仕上がりパターン、もしくはウェハ上における仕上がりパターンに予め決められた変換差を加えたパターンのいずれかであることを特徴とする請求項１又は２に記載のパターン検証方法。
  10. 前記位置ずれ量の算出は、
    マスクパターンをウェハ上に形成するための基準光強度を与える工程と、
    前記評価点位置での光強度を算出する工程と、
    前記評価点位置での光強度の微分量を算出する工程と、
    前記評価点位置における光強度と前記基準光強度との差を算出する工程と、
    算出された差と前記微分量とを除する工程とを含むことを特徴とする請求項１又は２に記載のパターン検証方法。
  11. 前記光強度の算出は、
    マスクパターンに複素振幅透過率分布を規定したマスクパターンのデータを用意する工程と、
    前記マスクパターンの複素透過率分布のフーリエ変換を計算する工程と、
    相互透過係数を計算する工程と、
    前記相互透過係数と、前記フーリエ変換値との積を計算する工程と、
    前記積を逆フーリエ変換する工程とを含むことを特徴とする請求項１０に記載のパターン検証方法。
  12. 前記位置ずれ量の算出は、
    前記除した値に対して、現像条件およびエッチング条件を考慮した変換差を与える工程を更に含むことを特徴とする請求項１０に記載のパターン検証方法。
  13. 前記位置ずれ量の算出は、
    マスクパターンをウェハ上に形成するための基準光強度を与える工程と、
    前記評価点の周りにさらに補助評価点を追加する工程と、
    各評価点及び補助評価点での光強度を算出する工程と、
    求められた各点での光強度をスプライン法により補間する工程と、
    補間された結果と、前記基準光強度との交点を求める工程と、
    前記交点と、所望パターンのエッジ位置との差分を求める工程とを含むことを特徴とする請求項１又は２に記載のパターン検証方法。
  14. 前記プロセスパラメータは、予め決められたデバイスの最適条件、露光量設定値、フォーカス設定値、プロセスパラメータ、露光装置の開口数、コヒーレンスファクター、輪帯遮蔽率、収差、マスクエラーファクターを含むことを特徴とする請求項１又は２に記載のパターン検証方法。
  15. 所望パターンと、前記所望パターンに対応するマスクパターンのデータを記憶する手段と、
    前記所望パターンのエッジに一つ以上の評価点を設定する手段と、
    前記マスクパターンを基板上に転写／形成し、所望パターンを形成するための一つ以上のプロセスパラメータに対して、基準値及び変動範囲をそれぞれ設定する手段と、
    前記各プロセスパラメータの値を前記変動範囲内で変化させた複数の組み合わせで、前記マスクパターンを基板上に転写／形成されるパターンのエッジの、前記評価点からの位置ずれ量をそれぞれ算出する手段と、
    前記プロセスパラメータを変化させた場合の前記評価点に対する位置ずれ量を算出する手段と、
    各評価点について算出された前記位置ずれ量の標準偏差及び平均値を算出する手段と、
    前記位置ずれ量の標準偏差が予め設定された第１の設定範囲外の場合、前記所望パターンを変更するための情報を出力する手段と、
    前記位置ずれ量の標準偏差が前記第１の設定範囲内で、前記位置ずれ量の平均値が予め設定された第２の設定範囲外の場合、前記マスクパターンを変更するための情報を出力する手段と、
    を含むことを特徴とするパターン検証システム。
  16. 所望パターンと、前記所望パターンに対応するマスクパターンのデータを記憶する手段と、
    前記所望パターンのエッジに一つ以上の評価点を設定する手段と、
    前記マスクパターンを基板上に転写／形成し、所望パターンを形成するための一つ以上のプロセスパラメータに対して、基準値及び変動範囲をそれぞれ設定する手段と、
    前記各プロセスパラメータの値を前記変動範囲内で変化させた複数の組み合わせで、前記マスクパターンを基板上に転写／形成されるパターンのエッジの、前記評価点からの位置ずれ量をそれぞれ算出する手段と、
    前記プロセスパラメータが、前記位置ずれ量のバラツキに非対称な分布を与えるパラメーターである場合に、各評価点について算出された前記位置ずれ量の標準偏差及び最頻値を算出する手段と、
    前記位置ずれ量の標準偏差が予め設定された第１の設定範囲外の場合、前記所望パターンを変更するための情報を出力する手段と、
    前記位置ずれ量の標準偏差が前記第１の設定範囲内で、前記位置ずれ量の最頻値が予め設定された第２の設定範囲外の場合、前記マスクパターンを変更するための情報を出力する手段と、
    を含むことを特徴とするパターン検証システム。
  17. 所望パターンと、前記所望パターンに対応するマスクパターンを記憶する手段と、
    前記マスクパターンのエッジを所定の長さに分割したエッジ群を生成する手段と、
    前記分割した所望パターンのエッジに補正点を設定する手段と、
    前記各補正点について近接効果を考慮した補正量を計算する手段と、
    計算された補正量に応じて前記マスクパターンを変形し、補正マスクパターンを形成する手段と、
    前記所望パターンのエッジに一つ以上の評価点を設定する手段と、
    前記マスクパターンを基板上に転写／形成し、所望パターンを形成するための一つ以上のプロセスパラメータに対して、基準値及び変動範囲をそれぞれ設定する手段と、
    前記各プロセスパラメータの値を前記変動範囲内で変化させた複数の組み合わせで、前記補正マスクパターンを基板上に転写／形成されるパターンのエッジの、前記評価点からの位置ずれ量をそれぞれ算出する手段と、
    各評価点について算出された前記位置ずれ量の標準偏差及び平均値を算出する手段と、
    前記位置ずれ量の標準偏差が予め設定された第１の設定範囲外の場合、前記所望パターンを変更するための情報を出力する手段と、
    前記位置ずれ量の標準偏差が前記第１の設定範囲内で、前記位置ずれ量の平均値が予め設定された第２の設定範囲外の場合、前記マスクパターンを変更するための情報を出力する手段と、
    を含むことを特徴とするパターン検証システム。
  18. 所望パターンと、前記所望パターンに対応するマスクパターンを記憶する手段と、
    前記マスクパターンのエッジを所定の長さに分割したエッジ群を生成する手段と、
    前記分割した所望パターンのエッジに補正点を設定する手段と、
    前記各補正点について近接効果を考慮した補正量を計算する手段と、
    計算された補正量に応じて前記マスクパターンを変形し、補正マスクパターンを形成する手段と、
    前記所望パターンのエッジに一つ以上の評価点を設定する手段と、
    前記マスクパターンを基板上に転写／形成し、所望パターンを形成するための一つ以上のプロセスパラメータに対して、基準値及び変動範囲をそれぞれ設定する手段と、
    前記各プロセスパラメータの値を前記変動範囲内で変化させた複数の組み合わせで、前記補正マスクパターンを基板上に転写／形成されるパターンのエッジの、前記評価点からの位置ずれ量をそれぞれ算出する手段と、
    前記プロセスパラメータが、前記位置ずれ量のバラツキに非対称な分布を与えるパラメーターである場合に、各評価点について算出された前記位置ずれ量の標準偏差及び最頻値を算出する手段と、
    前記位置ずれ量の標準偏差が予め設定された第１の設定範囲外の場合、前記所望パターンを変更するための情報を出力する手段と、
    前記位置ずれ量の標準偏差が前記第１の設定範囲内で、前記位置ずれ量の最頻値が予め設定された第２の設定範囲外の場合、前記マスクパターンを変更するための情報を出力する手段と、
    を含むことを特徴とするパターン検証システム。
JP2003421349A 2003-12-18 2003-12-18 パターン検証方法、パターン検証システム Expired - Fee Related JP4247104B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003421349A JP4247104B2 (ja) 2003-12-18 2003-12-18 パターン検証方法、パターン検証システム
US11/012,494 US7571417B2 (en) 2003-12-18 2004-12-16 Method and system for correcting a mask pattern design
US12/457,751 US8078996B2 (en) 2003-12-18 2009-06-19 Method and system for correcting a mask pattern design
US13/289,630 US20120054695A1 (en) 2003-12-18 2011-11-04 Pattern Verification Method, Pattern Verification System, Mask Manufacturing Method and Semiconductor Device Manufacturing Method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003421349A JP4247104B2 (ja) 2003-12-18 2003-12-18 パターン検証方法、パターン検証システム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008145173A Division JP4693869B2 (ja) 2008-06-02 2008-06-02 パターン検証方法、パターン検証システム、マスクの製造方法、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005181636A JP2005181636A (ja) 2005-07-07
JP4247104B2 true JP4247104B2 (ja) 2009-04-02

Family

ID=34736218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003421349A Expired - Fee Related JP4247104B2 (ja) 2003-12-18 2003-12-18 パターン検証方法、パターン検証システム

Country Status (2)

Country Link
US (3) US7571417B2 (ja)
JP (1) JP4247104B2 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4247104B2 (ja) * 2003-12-18 2009-04-02 株式会社東芝 パターン検証方法、パターン検証システム
US7856606B2 (en) * 2004-03-31 2010-12-21 Asml Masktools B.V. Apparatus, method and program product for suppressing waviness of features to be printed using photolithographic systems
JP4266189B2 (ja) * 2004-07-09 2009-05-20 株式会社東芝 半導体集積回路パターンの検証方法、フォトマスクの作成方法、半導体集積回路装置の製造方法、及び半導体集積回路パターンの検証方法を実現するためのプログラム
US7882456B2 (en) * 2005-04-09 2011-02-01 Cadence Design Systems, Inc. Optical lithography correction process
JP2006318977A (ja) * 2005-05-10 2006-11-24 Toshiba Corp 電子ビーム描画装置、描画方法、及び描画プログラム
JP4744980B2 (ja) * 2005-08-25 2011-08-10 株式会社東芝 パターン検証方法、そのプログラム、半導体装置の製造方法
KR100642417B1 (ko) * 2005-09-20 2006-11-03 주식회사 하이닉스반도체 레이어 대 레이어 검사방법을 이용한 광학근접보정검증방법
JP2007220938A (ja) * 2006-02-17 2007-08-30 Nec Electronics Corp シミュレーション方法およびシミュレーションシステム、ならびにマスクパターンの修正方法
JP5107532B2 (ja) 2006-05-31 2012-12-26 ルネサスエレクトロニクス株式会社 シミュレーション方法およびシミュレーションシステム、ならびにマスクパターンの修正方法
JP2008033277A (ja) * 2006-06-29 2008-02-14 Sharp Corp 設計データ又はマスクデータの補正方法および補正システム、設計データ又はマスクデータの検証方法および検証システム、半導体集積回路の歩留まり予測方法、デザインルールの改善方法、マスクの製造方法、並びに、半導体集積回路の製造方法
JP4846635B2 (ja) * 2007-03-22 2011-12-28 株式会社東芝 パターン情報生成方法
JP4333770B2 (ja) * 2007-04-12 2009-09-16 ソニー株式会社 マスクパターン作成プログラム、半導体製造方法、マスクパターン作成方法および半導体設計プログラム
JP5077656B2 (ja) * 2007-06-18 2012-11-21 株式会社ニコン パターンデータ処理方法及びシステム、並びに露光方法及び装置
US7818710B2 (en) * 2007-07-03 2010-10-19 Micron Technology, Inc. Method and system for lithographic simulation and verification
US7886254B2 (en) * 2008-05-27 2011-02-08 United Microelectronics Corp. Method for amending layout patterns
JP2010002772A (ja) * 2008-06-20 2010-01-07 Toshiba Corp パターン検証・検査方法、光学像強度分布取得方法および光学像強度分布取得プログラム
KR100935733B1 (ko) * 2008-06-20 2010-01-08 주식회사 하이닉스반도체 피치 변화 구간을 포함하는 레이아웃 보정방법
JP5374727B2 (ja) * 2008-07-16 2013-12-25 ルネサスエレクトロニクス株式会社 リソグラフィシミュレーション装置、ならびにリソグラフィシミュレーションプログラムおよびそれを使用した半導体装置設計製造方法
JP4869299B2 (ja) * 2008-08-07 2012-02-08 株式会社東芝 パターンレイアウトの修正方法
US20120219886A1 (en) * 2011-02-28 2012-08-30 D2S, Inc. Method and system for forming patterns using charged particle beam lithography with variable pattern dosage
US9341936B2 (en) 2008-09-01 2016-05-17 D2S, Inc. Method and system for forming a pattern on a reticle using charged particle beam lithography
US7954071B2 (en) * 2008-10-31 2011-05-31 Synopsys, Inc. Assist feature placement based on a focus-sensitive cost-covariance field
NL2003696A (en) 2008-11-10 2010-05-11 Brion Tech Inc Scanner model representation with transmission cross coefficients.
JP2010128279A (ja) * 2008-11-28 2010-06-10 Toshiba Corp パターン作成方法及びパターン検証プログラム
JP5066122B2 (ja) * 2009-03-23 2012-11-07 株式会社東芝 パターン形成方法
JP5248540B2 (ja) * 2010-02-12 2013-07-31 株式会社東芝 マスク検証方法、半導体装置の製造方法およびマスク検証プログラム
NL2006091A (en) * 2010-03-05 2011-09-06 Asml Netherlands Bv Design rule optimization in lithographic imaging based on correlation of functions representing mask and predefined optical conditions.
WO2012021498A2 (en) * 2010-08-09 2012-02-16 Virginia Tech Intellectual Properties, Inc. Multiple exposure with image reversal in a single photoresist layer
US8619236B2 (en) * 2010-11-24 2013-12-31 International Business Machines Corporation Determining lithographic set point using optical proximity correction verification simulation
US8464186B2 (en) 2011-01-21 2013-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Providing electron beam proximity effect correction by simulating write operations of polygonal shapes
US8499260B2 (en) 2011-01-26 2013-07-30 International Business Machines Corporation Optical proximity correction verification accounting for mask deviations
US8699003B2 (en) * 2011-06-07 2014-04-15 Nanya Technology Corp. Method for determining illumination source with optimized depth of focus
JP6039910B2 (ja) * 2012-03-15 2016-12-07 キヤノン株式会社 生成方法、プログラム及び情報処理装置
CN103376643B (zh) * 2012-04-17 2015-10-14 中芯国际集成电路制造(上海)有限公司 校正布局图形的方法
JP6234998B2 (ja) 2012-04-18 2017-11-22 ディー・ツー・エス・インコーポレイテッドＤ２Ｓ， Ｉｎｃ． 荷電粒子ビームリソグラフィを用いてパターンを形成するための方法およびシステム
US9343267B2 (en) 2012-04-18 2016-05-17 D2S, Inc. Method and system for dimensional uniformity using charged particle beam lithography
JP6399751B2 (ja) 2013-12-25 2018-10-03 キヤノン株式会社 マスクパターン作成方法、プログラム、マスク製造方法、露光方法及び物品製造方法
US11681849B2 (en) 2016-10-24 2023-06-20 Asml Netherlands B.V. Method for optimizing a patterning device pattern
WO2020197571A1 (en) * 2019-03-28 2020-10-01 Kla-Tencor Corporation Method for measuring and correcting misregistration between layers in a semiconductor device, and misregistration targets useful therein
TWI743807B (zh) * 2020-05-27 2021-10-21 力晶積成電子製造股份有限公司 用於光學鄰近修正的重定位方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3409493B2 (ja) * 1995-03-13 2003-05-26 ソニー株式会社 マスクパターンの補正方法および補正装置
JP3934719B2 (ja) * 1995-12-22 2007-06-20 株式会社東芝 光近接効果補正方法
US6470489B1 (en) * 1997-09-17 2002-10-22 Numerical Technologies, Inc. Design rule checking system and method
JP4160203B2 (ja) * 1998-07-23 2008-10-01 株式会社東芝 マスクパターン補正方法及びマスクパターン補正プログラムを記録した記録媒体
US6403905B1 (en) * 2000-02-02 2002-06-11 Advanced Micro Devices, Inc. Reticle stocking and sorting management system
US6665856B1 (en) * 2000-12-01 2003-12-16 Numerical Technologies, Inc. Displacing edge segments on a fabrication layout based on proximity effects model amplitudes for correcting proximity effects
JP3592666B2 (ja) 2001-12-04 2004-11-24 株式会社東芝 露光用マスクパターンの補正方法、プログラム、マスクパターン形成方法、及び半導体装置の製造方法
TWI236574B (en) * 2002-02-08 2005-07-21 Sony Corp Forming method of exposure mask pattern, exposure mask pattern and manufacturing method of semiconductor device
JP3914085B2 (ja) 2002-04-11 2007-05-16 株式会社東芝 プロセスパラメータの作成方法、プロセスパラメータの作成システム及び半導体装置の製造方法
US20040225488A1 (en) * 2003-05-05 2004-11-11 Wen-Chuan Wang System and method for examining mask pattern fidelity
JP4488727B2 (ja) * 2003-12-17 2010-06-23 株式会社東芝 設計レイアウト作成方法、設計レイアウト作成システム、マスクの製造方法、半導体装置の製造方法、及び設計レイアウト作成プログラム
JP4247104B2 (ja) * 2003-12-18 2009-04-02 株式会社東芝 パターン検証方法、パターン検証システム

Also Published As

Publication number Publication date
US20090265680A1 (en) 2009-10-22
US7571417B2 (en) 2009-08-04
US20120054695A1 (en) 2012-03-01
JP2005181636A (ja) 2005-07-07
US20050153217A1 (en) 2005-07-14
US8078996B2 (en) 2011-12-13

Similar Documents

Publication Publication Date Title
JP4247104B2 (ja) パターン検証方法、パターン検証システム
JP4693869B2 (ja) パターン検証方法、パターン検証システム、マスクの製造方法、半導体装置の製造方法
US7194704B2 (en) Design layout preparing method
US5682323A (en) System and method for performing optical proximity correction on macrocell libraries
US7017141B2 (en) Integrated verification and manufacturability tool
US8402407B2 (en) Semiconductor integrated circuit pattern verification method, photomask manufacturing method, semiconductor integrated circuit device manufacturing method, and program for implementing semiconductor integrated circuit pattern verification method
KR101096145B1 (ko) 모델-기반 리소그래피 안내 레이아웃 설계를 수행하는 방법들
US7945871B2 (en) Integrated OPC verification tool
US7631287B2 (en) Calculating method, verification method, verification program and verification system for edge deviation quantity, and semiconductor device manufacturing method
JP4647095B2 (ja) データ階層レイアウトの補正と照合のための方法及び装置
JP2003526110A (ja) 設計ルールの照合システム及び方法
JP2003525470A (ja) 混合モード光近接効果補正のための方法及び装置
US9779186B2 (en) Methods for performing model-based lithography guided layout design
US7246343B2 (en) Method for correcting position-dependent distortions in patterning of integrated circuits
JP4528558B2 (ja) パターンのデータ作成方法、及びパターン検証手法
JPH11184064A (ja) フォトマスクパターン設計装置および設計方法ならびにフォトマスクパターン設計プログラムを記録した記録媒体
JP2004163472A (ja) フォトマスクの設計方法、フォトマスク、及び半導体装置
EP4208754A1 (en) Optical proximity correction for free form shapes
US20240193338A1 (en) Free-form layout feature retargeting
US20060051680A1 (en) Combining image imbalance compensation and optical proximity correction in designing phase shift masks
JP3592098B2 (ja) マスクパターン作成方法および装置
JP3592105B2 (ja) マスクパターン作成方法および装置
KR20230086511A (ko) 곡선 sraf의 생성 방법과 mrc 검증 방법, 및 그 생성 방법을 포함한 마스크 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees