JP2003526110A

JP2003526110A - 設計ルールの照合システム及び方法

Info

Publication number: JP2003526110A
Application number: JP2000512112A
Authority: JP
Inventors: ファンチェンチャン; ヤオティンワン; ヤグエンシュシーパティ
Original assignee: ニューメリカルテクノロジーズインコーポレイテッド
Priority date: 1997-09-17
Filing date: 1998-09-17
Publication date: 2003-09-02
Also published as: EP1023641A1; JP4624550B2; WO1999014638A1; AU9396198A; EP1023641A4; EP1023639A1; AU9396098A; EP1023639A4; KR20010024117A; AU9775198A; JP2003523545A; KR20010024113A

Abstract

(57)【要約】光学的近接補正（OPC）により補正された、又は他の方法により補正された設計に関する設計ルール照合の方法が説明される。補正された設計は、模擬画像を生成するためにアクセスされる（２０１０）。この模擬画像は、補正された設計を介して向けられた照明源にウェーハが露光される場合に、ウェーハ上に印刷される画像のシミュレーションに相当するものである（２０２０）。この照明源の特性は、リソグラフィのパラメータのセットによって決定される。照明源の特性は、製造プロセスの各部をシミュレートするために使用することができる。次に、模擬画像は、設計ルール・チェッカーによって使用されることが可能である。重要な点は、この模擬画像が、OPC補正設計レイアウトにおける頂点数に比較し、この模擬画像における頂点数を減少するように処理可能であるということである。また、模擬画像は、理想レイアウト画像と比較することができ、次に、その結果は、設計ルール照合を行うために必要な情報量を低減するために使用できる。

Description

【発明の詳細な説明】

【０００１】（関連出願についての説明）本出願は、以下の特許出願に関連し、これらを援用する。ファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲンシュ・Ｃ・パティの発
明になる１９９８年９月１６日出願の「マスク記述のためのシステムにおけるデ
ータ階層維持の方法及び装置」と題する米国仮特許出願。ファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲンシュ・Ｃ・パティの発
明になる１９９７年１２月１２日出願の出願番号第６０／０６９，５４９号の「
データ階層進化型マスク補正と照合の方法及び装置」と題する米国仮特許出願。ファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲンシュ・Ｃ・パティの発
明になる１９９７年９月１７日出願の出願番号第６０／０５９，３０６号の「マ
スクの照合、補正、並びに設計ルール照合」と題する米国仮特許出願。

【０００２】ファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲンシュ・Ｃ・パティの発
明になる１９９８年９月１６日出願の「マスクの照合、補正、並びに設計ルール
照合」と題する米国特許出願。ファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲンシュ・Ｃ・パティ、リ
ナード・カークリンの発明になる１９９８年８月７日出願の「視認検査と照合シ
ステム」と題する米国特許出願。ヤオ・ティン・ワン、ヤゲンシュ・Ｃ・パティの発明になる１９９７年９月１
７日出願の出願番号第０８／９３１，９２１号の「位相シフト回路製造方法及び
装置」と題する米国特許出願。上記の特許それぞれは本発明の譲渡人に譲渡されている。

【０００３】（技術分野）本発明は、集積回路製造の分野に関する。特に、高速且つ効率的な集積回路レ
イアウト設計ルールの照合を可能とするコンセプト並びにシステム設計技術に関
する。

【０００４】（関連技術の説明）集積回路（ＩＣ）を設計する際、通常、技術者は、特定の機能を果すべく一体
的に連結された個々の素子を含む基本設計回路の製造を支援するコンピュータ・
シミュレーション・ツールに依存している。半導体基板において、実際に、この
回路を作り上げるには、該回路を、物理的表現、即ち物理的レイアウトに変換す
る必要があり、こうすることにより、次に、それ自身をシリコン表面上に転写す
ることが可能となる。完成されたＩＣが該素子自身によって具現化されるような
形状に、ディスクリート素子回路を変換するオペレーションにおいて、再び、コ
ンピュータ支援設計（ＣＡＤ）ツールがレイアウト設計者を支援することになる
。これらの形状は、ゲート電極、フィールド酸化領域、拡散領域、金属相互接続
等の、回路の個々の要素を作り上げる。

【０００５】これらのＣＡＤシステムに使用されるソフトウェア・プログラムは、通常、機
能回路を作り出すように、予め定められた設計ルールのセットの下で機能するよ
うに構成されている。これらのルールは、しばしば、特定の情報処理及び設計に
係る制限により決定される。例えば、該設計ルールは、素子又は配線が、互いに
好ましからざる影響を与え合うことがないように、素子間又は相互接続配線間に
おける間隔の許容範囲を規定することもある。設計ルールによる制限は、よく、
限界寸法と呼ばれる。回路の限界寸法は、通常、１本の配線の最少幅又は２本の
配線間の最少間隔として規定される。従って、限界寸法により、ＩＣの全体的な
大きさと密度が決定される。現在のＩＣ技術において、最高技術水準の回路での
最少限界寸法は、配線幅と間隔に関して約０．２５ミクロンである。

【０００６】回路レイアウトが作られると、集積回路（ＩＣ）を製造する次のステップは、
そのレイアウトを半導体基板上に転写することである。光学的リソグラフィは、
幾何学的形状をシリコン・ウェーハの表面上に転写するための公知プロセスであ
る。通常、光学的リソグラフィ・プロセスは、半導体ウェーハの最表面上にフォ
トレジスト層を形成することから開始される。次に、通常クロムで形成された完
全な非光透過性の不透明領域と、通常石英で形成された完全な光透過性の透明領
域とを有するマスクが、フォトレジストがコートされたウェーハを覆うように配
置される。次に、光が、可視光源又は紫外線光源によって、マスク上に照射され
る。この光は、通常、１個又は数個のレンズ、フィルタ、及び／又は鏡を含むレ
ンズシステムを使って集束され、縮小されたマスク像をウェーハ上に生成する。
光は、マスクの透明領域を通過して、その下のフォトレジスト層を露光するとと
もに、マスクの不透明領域により遮られ、その下のフォトレジスト層部分を露光
されない状態のままとする。次に、露光されたフォトレジスト層は、通常、フォ
トレジスト層の露光／非露光領域を化学的に除去する過程で現像される。その結
果として作り出されるものは、要求される幾何学形状、形質、配線、及び外形で
規定された所要パターンを持つフォトレジスト層で覆われた半導体ウェーハであ
る。次に、このパターンは、ウェーハの下層領域をエッチングするために使用さ
れる。

【０００７】上記の設計ルールの他にも、光学的リソグラフィに用いられる露光ツールの解
像度値によっても、集積回路レイアウトの設計者に対して制限が課せられる。露
光ツールに対する解像度は、露光ツールがウェーハに関する繰り返し露光可能な
最少の形質として規定される。現在、最も進化した光学露光ツールの解像度は、
約０．２５ミクロンである。レイアウトの限界寸法が小さくなり、それがリソグ
ラフィ装置の解像度値に近づくにつれ、マスクとフォトレジストに現像された実
際のレイアウトパターンとの間の一致性は著しく低下する。特に、回路形質のパ
ターン現像における差は、相互の形質の近接度に左右されることが観察される。

【０００８】ＩＣ設計におけるこれらの制限に留意する場合、ＩＣパターンを記述するデー
タは、通常、ＧＤＳ−IIデータ・ファイルのように、圧縮された階層的様式で表
現される点に注目する必要がある。高レベルのパターン表現階層では、形質は、
概念的様態で表される。例えば、メモリー・アレーは、所定のセルをある特定数
の列と桁を反復したものとして記述される。その次に低いレベルの階層に、サブ
セルＡとＢとを含む基本メモリー・セルを記述することも可能である。最後に、
最も下のレベルでは、最も基本的なサブセルは、幾何学的な基本的矩形又は多角
形を含んでいる。物理的マスクを生成するためには、先ず、階層的に記述された
すべての幾何学的インスタンスを列挙することによって、階層データを平坦化す
る必要がある。通常、階層を平坦化すると、パターンを表現するのに必要とされ
るデータ記憶量の値は、数桁増える結果となる。

【０００９】階層を平坦化すると、特定のＩＣ設計を表現するファイルのサイズをこのよう
に大幅に増加する結果となるので、マスク製造過程の最終点で階層を平坦化する
ことが望ましく、最も望ましいのは、物理的製造前において、マスク設計がＥＢ
装置にロードされる時点である。しかしながら現在、複雑なＩＣのマスク製造に
おいては、この平坦化プロセスは、より早いステップで行われる。これは、複雑
なＩＣの原型となるマスク設計が、通常、この原型の設計に係る多くのオペレー
ションの１つ１つを順次実行し完了した後に、加工されることに起因する。これ
らのオペレーションは、複雑なＩＣの限界寸法が光学的リソグラフィの解像度の
限度に接近するほど、複雑なＩＣ用のマスクに精度が必要となるために行われる
。現在、これらのオペレーションには、順次行われる原型設計データの平坦化が
多少必要であり、望ましい時期より早いステップで設計データの平坦化を行う結
果となっている。これらのオペレーションには、論理演算の実行、光学的近接補
正の生成、位相をシフトしたマスクの生成、及びこれらのオペレーションを済ま
せたマスクの設計ルールの照合が含まれる。

【００１０】特に、複雑性が一層制限された最近の集積回路の殆ど全てに対しては、フォト
リソグラフィの終了後に望ましい画像がウェーハ上に正確に再現されるようにす
るため、原型マスク設計を光学的近接効果に関して修正することが要求される。
近接効果は、間隔が非常に近接したパターン形質がウェーハのレジスト層にリソ
グラフィ転写されるときに生じる。間隔が非常に近接した形質部分を通過する光
波は、相互作用し、その結果、最終転写パターン形質を歪曲させる。形質のサイ
ズと間隔が、リソグラフィ・ツールの解像限界値に近づいたときに起きる別の問
題は、角（凹及び凸）がそれぞれの角でエネルギーが集中したり又は不足したり
することにより、過剰露光又は過小露光となる傾向にあるということである。大
型形質及び小型形質が、同じマスク・パターンから転写される時には、小型形質
の過剰露光又は過小露光という別の問題も起きる。

【００１１】近接効果に関する問題を解決するために、多くの方法が開発されてきた。これ
らの方法には、マスク配線幅の予補償、フォトレジスト層厚の可変化、多重層フ
ォトレジスト・プロセスの使用、光学的結像と共に電子ビーム結像の使用、そし
て最後に、近接効果を補償するために、原型マスク・パターンに付加的な形質を
加えることが含まれる。この最後の方法は光学的近接補正（ＯＰＣ）として知ら
れている。

【００１２】ＯＰＣが利用されるときに原型マスクに加えられる追加形質は、通常、サブ・
リソグラフィ（即ち、寸法が露光ツールの解像度より小さい）であり、従ってレ
ジスト層に転写されない。代わりに、それらは、最終的に転写されるパターンを
改善し、近接効果を補償するように、原型パターンと相互作用し合う。

【００１３】最近では、ＯＰＣ形質を含むようにマスク定義を調整することができるいくつ
かの既知のＯＰＣソフトウェアを導入したプロダクトが存在する。しかし、現状
においては、この利用可能なプロダクトは、正確さ、速さ、データ量、及び作
り出されたＯＰＣ補正後のマスク設計の照合という点で多くの制約がある。 OPCに関連する１つの問題は、OPCで補正した設計が設計ルールに適合するか否
かを、設計ルール・チェッカーによって確認することが困難な点にある。通常、
OPCは、設計において極めて多数の頂点を作り出すおびただしいセリフをもたら
す。頂点数の増加は、設計ルール照合の所要時間を増加する。従って、OPC補正
される設計に関する設計ルール照合を、より効率的に行うことが望ましい。このように、上記問題点を解決する、ＯＰＣ補正された集積回路マスク設計を
照合するための方法及び装置が必要とされている。

【００１４】（発明の概要）本発明の一実施形態は、OPC補正された、又はその他の方法で補正された設
計に関する設計ルール照合を行う方法を含んでいる。この方法は、補正された設
計にアクセスするステップと、模擬画像を生成するステップとを含む。この模擬
画像は、補正された設計を介して向けられた照明源にウェーハが露光される場合
に、ウェーハ上に印刷される画像のシミュレーションに相当するものである。こ
の照明源の特性は、リソグラフィのパラメータのセットによって決定される。画
像を作り出す際の付加的特性としては、製造プロセスの各部をシミュレートする
ために使用することができる。しかし、重要なのは、結果としての模擬画像が作
り出されるということにある。それによって、模擬画像は、設計ルール・チェッ
カーによって使用されることが可能となる。重要な点は、この模擬画像が、OPC
補正設計レイアウトにおける頂点数に比較し、この模擬画像における頂点数を減
少するように処理可能であるということである。

【００１５】ある実施形態では、補正設計における階層が、プロセス全体を通じて維持され
る。これにより、より効率的な模擬画像の生成及び設計ルール照合処理が可能と
なる。他の実施形態において、設計に補正を加える方法が説明されている。これらの
実施形態では、模擬画像は、必要とされる設計と比較される。次に、比較によっ
て識別された設計ルール誤差は、原型設計に補正を加える（例えば、OPCタイプ
の補正を加える）ために使用することができる。ある実施形態において、設計の
階層は、維持することができるので、システムの効率を向上する。

【００１６】他の実施形態は、POS、PSM、及びそれらの派生のような進化したマスクを照
合することが可能で、個々のマスク層間の全体処理に関する中間層相互関係の照
合を行うことが可能である。この実施形態は、原型マスク設計（理想レイアウト
ともいう）に関するパターンを走査するステップ、及び全区域における補正さ
れたマスクの架設画像強度をシミュレートすることによって新たに補正されたマ
スク設計（補正レイアウトともいう）を組み入れるステップにより開始される。
架設画像シミュレーションは、物理的マスクが、フォトリソグラフィのステッパ
に使用される場合、照射されたマスク・パターンがどのように印刷されるかに関
する情報を提供する。架設画像のシミュレーションは、レジスト及びエッチング
のプロセスのシミュレーションによって補強され、更なる予測精度をもたらす。
シミュレーション処理は、理想レイアウトから、模擬強度のエッジ、つまり、フ
ォトレジストのエッジまでの、相対的及び絶対的な偏差の両方の量的情報を提供
する。

【００１７】以下の発見により、この実施形態による照合プロセスを説明する。補正された
レイアウトが「正しい」ものであれば、リソグラフィ・シミュレーションによる
結果としての強度エッジは、理想レイアウト・エッジから所定の距離内での偏差
を持つ。一方、理想レイアウトと、補正されたレイアウトのステッパ強度画像と
の間における全てのエッジの偏差が、一連の所定許容誤差以内であれば、補正さ
れたレイアウトは、「正しい」と考えることができる。

【００１８】エッジ照合手法に基づく他のいくらかの用途が存在する。補正レイアウトによ
って印刷されたパターンの幾何学的形状は、既存の設計ルール・チェッカーに入
力するに相応しいフォーマット（例えば、GDS-IIレイアウトのフォーマット）に
利便的に生成されることが可能となり、これによって、中間層相互関係照合に関
する問題が解決される。加えて、この照合能力は、光学的近接補正を、２つの方
法によって簡易化する。第1に、上述された照合が使用された際、補正されたレ
イアウトが理想レイアウトに一致する場合は、模擬エッジが理想レイアウトから
逸脱した領域のフラグを立てる（信号を出す）ことによって、補正（例えば、OP
C）が必要とされる領域が即座に明らかになる。第2に、理想レイアウトに対する
中間的設計補正を繰返し照合することによって、自動補正（例えばOPC）に関す
る効率的、且つ、完璧な方法が提供される。

【００１９】一実施形態において、設計されたマスクのシミュレーションは、物理的画像に
対して比較される設計画像を生成する。設計画像は、補正レイアウト（又は、他
の原型マスク・レイアウト）から生成された画像である。物理的画像は、物理的
マスク像から生成された架設画像シミュレーションである。物理的マスクの像は
、例えば、顕微鏡を使用して取ることができる。一実施形態において、物理的マ
スク像は、物理的マスクのグレー・スケール・デジタル画像である。そして、物
理的画像は、設計画像を生成するために、同様のシミュレーション手法を使用し
て生成することができる。次に、設計画像は、物理的画像に対し比較される。比
較結果は、物理的マスクが、生成される設計マスクと同一の構造を生成するか否
かを示す。

【００２０】一実施形態において、これらの手法は、ソフトウエアを使用するコンピュータ
上で実行される。様々な実施形態において、コンピュータは、例えば、Sunワー
クステーション、Windows NTを走らせるパーソナル・コンピュータである。理想
レイアウトの入力は、GDS-IIのようなファイル・フォーマットにおけるものであ
るが、他の実施形態では、他のレイアウト記述フォーマット及び言語を使用する
。説明及び図には多くの詳細な事項が含まれているが、本発明は請求の範囲によ
って定義される。それら請求の範囲に述べられている限定のみが本発明に適用さ
れる。

【００２１】（実施形態の詳細な説明）設計ルール照合に関連した詳細事項を説明する前に、各種の補正及び照合とと
もに、設計における階層がいかに維持されるかが説明される。その後に、簡易化
された設計ルール照合がどのように行われるかの説明が説明される。a. デザインにおける階層に維持上記したように、フォトリソグラフィーマスクの製造では、ＩＣ設計を表すデ
ータを、マスクの実際の製造過程における最終時点で平坦化することが有利であ
る。しかしながら、この平坦化が望ましい時点以前に行われる場合もある。これ
は、これは、複雑なＩＣの原型となるマスク設計が、通常、この原型の設計に係
る多くのオペレーションの１つ１つを順次実行し完了した後に、加工されること
に起因する。これらのオペレーションには、論理演算の実行、光学的近接補正の
生成、位相をシフトしたマスクの生成、及びこれらのオペレーションを済ませた
マスクの設計ルールの照合が含まれる。現在、これらのオペレーションには、順
次行われる原型設計データの平坦化が多少必要であり、望ましい時期より早いス
テップで設計データの平坦化を行う結果となっている。この早期のデータの平坦
化は、必要なデータ記憶量の値を大幅に増大させ、それに対応してこれらのオペ
レーションの速度が低下するという結果を招く。更に、現行の照合システムは通
常、同一の入力データ階層を必要とするので、非階層的方法で設計を修正した場
合、これらの修正された設計を照合する重要なステップの実行は、不可能でない
としても困難なものとなる。

【００２２】本発明は、設計の原型における真の階層が維持されるように、入力階層ＩＣ設
計に関するＯＰＣ補正のようなオペレーションを実行することにより上記問題の
解決を図る。本発明における種々の実施形態には、集積回路製造で使用されるマ
スクの照合と補正とを行うための、そして設計レイアウトに関する論理演算を行
うためのコンピュータ・システムが含まれている。これらの実施形態では、特定
マスクの外観を定義する階層的マスク定義データを受入れる。次に、これらの実
施形態では、データの出力セットを生成する。一実施形態では、この出力データ
は、ＯＰＣ補正されたマスク定義を含んでいる。本発明の他の実施形態は、ＯＰ
Ｃ補正又はマスク照合手法を実行するシステムを使って生成された実際のマスク
を含んでいる。本発明のその他の実施形態では、ＯＰＣ補正又はマスク照合技術
を実行するコンピュータ・プログラムを有するコンピュータ読み取り可能媒体（
例：ハードディスク、ＣＤ、及び他のコンピュータ・プログラム記憶装置ツー
ル）を含んでいる。

【００２３】図面に関連して本発明を説明する前に、本発明概念の一実施形態についての概
要について説明する。このように、本発明の一実施形態では、レイアウトの階層
的定義を受入れるため、そして設計レイアウトに関するオペレーションを実行す
るエンジンによって提供される補正情報を階層的に含む１つ或いはそれ以上の追
加的データ層を生成するために、階層保存手段を使用する。これらの追加層は、
その層の階層的定義で各ノードに関連づけられるように記憶される。

【００２４】以下の定義を本明細書に使用する。補正面を平坦化されたノードに適用するこ
とにより、出力がそのノードに関する補正された設計となるように、補正面は、
階層の何れのノード（セル）とも関連づけられる。デルタ平面は、本質的には、
ノードの補正面と、その直下にある全ての子デルタ平面の合計との間の差である
。従って、あるセルの補正面は、上記セルに対するデルタ平面に、上記セルの直
下にある子セルのデルタ平面を足したものに等しい。階層の葉セルは子セルを持
たないので、何れの葉セルにとっても補正面は上記葉セルのデルタ平面に等しく
なる。この方法によれば、本発明の一実施形態では、レイアウトの全体的な補正
は、階層中の各セルに対するデルタ平面を保存するだけで提供できるようになる
ので、各セルの補正面を保存する必要が無くなる。

【００２５】本発明の一実施形態の背後にある基本的な思想を、コンパイルとリンキングと
を含む２つのステップに分けて説明する。コンパイルステップでは、設計レイア
ウトに関して実行されるべきオペレーションに従って、階層中の全ての幾何学的
初期形状に対して補正が生成される。リンクステップでは、親セルの子セルと親
セルの初期の幾何学形状との光学的重なりにより、余分な補正が行われる。従っ
て、追加的な補正だけが記憶される。

【００２６】デルタ・アルゴリズムは、子セルの重なり及び親セルの幾何学形状と子セルと
の間の重なりのみを考慮することにより、デルタ／追加情報を計算処理する。重
なりのみが親セルにとって必要な追加的補正変更に寄与することになるので、こ
れらの区域のみが考慮される。重なり区域は単に幾何学形状の重なりにとどまる
訳ではなく、近接重なりも含んでいる。より普遍的な定義を採用することにより
、全ての近接効果／補正を考慮に入れることができる。あるセルにとってのデル
タ・アルゴリズムの出力をここでそれ自身のデルタ平面と呼ぶことにする。階層
ツリーの葉は、こうしてそれらの補正面に等しいデルタ平面を有する。

【００２７】コンパイル時には、全ての葉に対する補正面は、提供された平坦化されたデー
タに関する所要のオペレーションを実行するオペレーション・エンジンに対し、
各葉毎の幾何学的初期形状を記述する平坦化されたデータを提供することによっ
て生成される。リンク時には、どのサブセルも重なっていない場合は、この親セ
ルにとっての補正面は、その子セルのデルタ平面の和に等しい（上に述べたよう
に、この親セル用に記憶されるべき追加的デルタ平面情報は無くなる）。仮に重
なりがあれば、重なり区域は平坦化され、平坦化された重なり区域に対する中間
的な補正面が生成される。必然的に、この中間的補正区域は、その子供の全補正
面の和を減算するために使用され、その差がリンクされるセルに対応するために
階層的に記憶されるデルタ平面である。

【００２８】現在のＧＤＳ−II及び完全なレイアウトを記述する他の設計データベースフォ
ーマットのほとんどは、別々の層に異なるマスク及びチップレベルを配置するこ
とを含んでいる。本発明の様々な実施形態に導入されようとしているものは、層
コンセプトに関するねじり、即ち論理演算（例：ＸＯＲ、ＡＮＤ）及び算術演算
の両者が基盤とすることのできる算術層である。例えば、ＯＰＣオペレーション
に関して、特定のＯＰＣ形質を表す補正層では、例えば「−１」は負のセリフを
、「＋１」は正のセリフを、そして「−２」はある１方向の重なりが微小な端突
合せをそれぞれ意味するように算術層に基づくことができる。リンキング中は、
構造を通して漸増又は微分補正を計算するために全補正層がアルゴリズムを使っ
て算術的に生成される。これらのデルタ平面又は算術層は、識別可能な層として
データベースフォーマットで露光される（例：＋１、−１、−２等を層１、２、
３にマッピング）。これにより、親セルに対する最終的な補正層が、親セルのデ
ルタ平面、及び親セルの子供達、孫達、曾孫達、そして、葉のコンパイル時間
の補正層からのものなどの、デルタ平面全ての増分の和に等しくなる。

【００２９】階層的データ管理は、デルタ・アルゴリズム又は上述した算術層が使用されな
い本発明の別の実施形態において補正の生成を行う際にも実行できる。この代替
実施形態では、親セルとその子セルとの補正層間の差をとって記憶する代わりに
、親子間の補正を比較するために論理演算を使用することができ、ここでは「算
術的」差の代わりに「論理的」差が、親セルに記憶される。

【００３０】このように、以上を要約すると、本発明は、マスク記述のためのシステムにお
けるデータ階層維持のための方法及び装置を提供する。本発明の好適実施形態の
詳細な説明を、以下、図に従って行うが、図１は、単純な集積回路設計レイアウ
ト１００及び上記レイアウトの階層表現１１０を示している。回路レイアウト１
００は、親セルＢ、Ｃ、Ｄを含む最終的なセルＡを含む。親セルＣは、同一セル
Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６を含む。親セルＤは、セルＨ及び同一セル
Ｉ１、Ｉ２を含む。親セルＢは、同一の親セルＥ１、Ｅ２及び同一の親セルＦ１
、Ｆ２を含む。親セルＥ１は、図１に示す初期幾何学形状構造を備えた葉セルＪ
１、Ｋ１を含む。親セルＥ２は、セルＪ１、Ｋ１と同じ初期幾何学形状構造を備
えた葉セルＪ２、Ｋ２を含む。親セルＦ１は、図１に示す初期幾何学形状構造備
えた葉セルＬ１、Ｍ１を含む。親セルＦ２は、セルＪ１、Ｋ１と同じ初期幾何学
形状構造を備えた葉セルＬ２、Ｍ２を含む。階層ツリーレイアウト１１０は、上
記のセルをツリーフォーマットで示しており、ツリーの一番下が葉セルで、ツリ
ーの一番上は最終的なセルＡとなっている。葉セルの各々は、時として本願では
葉ノード又は子セルとも称され、一方葉ノード上方のセルの各々は、ここでは親
セル又は単にノードと称されることもある。図１の集積回路設計レイアウト１０
０は、以下に説明する本発明の実施形態に関連付けた参考ＩＣ設計として提供さ
れている。図１に示す単純なＩＣは、例示のためだけに用いるものであり、以下
に述べる本発明の実施形態は階層的フォーマットで記述されるどのようなＩＣに
も応用可能である。

【００３１】図２は、本発明の一実施形態を組み入れたシステムをブロック線図型式で示し
たものである。記述されているシステムは、結果的に修正されたＩＣ設計が入力
設計の原型における真の階層を維持するように、論理演算又は算術演算が階層的
に記述された入力ＩＣ設計に関する実行できるものである。上記システムの一実
施形態の基本的エレメントは、階層保存手段２１０とオペレーション・エンジン
２４０とを含む。階層保存手段２１０はコンパイラ２２０とリンカ２３０とを含
む。

【００３２】システムの階層保存手段２１０は、集積回路設計２００を入力として記述する
階層設計データ２０５を受入れる。階層保存手段２１０は、一実施形態ではＧＤ
Ｓ−IIフォーマットの階層設計データ２０５を受入れる。他の実施形態では、階
層保存手段２１０は、どんな階層ファイル・フォーマットで記述された階層設計
データ２０５でも受入れる。階層保存手段２１０のコンパイラ２２０は、オペレ
ーション・エンジン２４０と共に作動して、設計データ２０５の各ノードで幾何
学的初期形状用の補正データ層を提供する。生成された補正データ層は、以下に
より詳しく説明するが、オペレーション・エンジン２４０により実行中のオペレ
ーションに従って、各ノードで幾何学的初期形状に対してなされる変更を表現す
る。本発明の一実施形態では、オペレーション・エンジン２４０は、入力設計デ
ータ２０５に関するＡＮＤ又はＮＯＴのような論理演算を実行する。本発明の別
の実施形態では、オペレーション・エンジン２４０は入力設計データ２０５に関
する光学的近接補正を実行する。本発明の更に別の実施形態では、オペレーショ
ン・エンジン２４０は入力設計データ２０５の設計ルール照合を行う。

【００３３】コンパイラ２２０が、入力設計データ２０５の各ノードに対する補正データ層
を生成した後に、リンカ２３０は、設計の各ノードに対するデルタ平面を生成す
るために、オペレーション・エンジン２４０と共に作動する。各セルに対するデ
ルタ平面は、それが、特定セルに対する、補正データ層情報と特定セルにおける
子セルの補正データ層全部との合計の差に等しくなるように生成される。一実施
形態では、各セルに対するデルタ平面は、各セル内での重なりを考慮するだけで
、デルタ／追加情報を計算するリンカ２３０により処理されるデルタ・アルゴリ
ズムにより生成される。一実施形態では、これらの重なりは、セルの子セル相互
間の重なり及び親セル自身の初期幾何学形状とその子セルのそれとの重なりのみ
で構成されている。一実施形態では、これらの重なり区域は、単に幾何学形状の
重なりにとどまらず、近接重複も含む。リンカ２３０が、入力設計２０５の各ノ
ードに対してデルタ平面を生成する手段となる処理については以下により詳しく
述べる。

【００３４】リンカ２３０がデルタ平面を生成した後、階層保存手段２１０は、オペレーシ
ョン・エンジン２４０により実行されるオペレーションに従って修正された入力
設計２０５を表す出力データ２５０を生成するが、この出力データ２５０は、入
力設計データ２０５の原型における真の階層を維持している。この出力データ２
５０は、原型における変更されていない入力設計データ２０５と階層的補正デー
タ・ファイル２６０とを含む。階層的補正データ・ファイル２６０は、設計デー
タ２０５と補正データ２６０とが組み合わされたとき、オペレーション・エンジ
ン２４０により原型設計データ２０５に関して実行されたオペレーションを表す
修正された設計が生成されるように、設計データ２０５の各ノードに対するデル
タ平面データを含む。

【００３５】階層的出力データ２５０は、多くの用途に使用できる。第１に、新しい論理演
算又は算術演算を出力データ２５０に関して実行するために、配線２６２で階層
保存手段２１０に送ることができる。更に、それは階層形式のため、新しく修正
された出力設計が、設計中の特定集積回路に対する設計ルールに当てはまること
を点検するために照合することができるように、階層的データを受入れる従来型
の設計ルール・チェッカー２７０に送ることもできる。更に、出力データ２５０
は、最終的なデータレイアウト２７５を構築するように設計データ２０５を補正
データ２６０と組み合わせ、この組み合わされたデータレイアウト２８０を平坦
化し、この平坦化されたデータを電子ビーム装置に供給することによって、修正
された設計データ２８５を具現化した実際の物理的なマスクを生成するマスク製
造２６５にも使用できる。

【００３６】ここで、設計データ２０５の各ノードに対する補正データ層及びデルタ平面の
生成について、更に明らかにする。図１に関して、コンパイラ２２０の一実施形
態は、深度方向トラバースを用いて設計データにアクセスするが、その場合、最
終的な親セルの各枝は、順番にアクセスされることになり、各枝はその葉ノード
から上向きにアクセスされる。このように、図１については、コンパイラ２２０
に関するこの実施形態は、集積回路レイアウト１００のノードに以下の順序、即
ちＪ１、Ｋ１、Ｅ１、Ｌ１、Ｍ１、Ｆ１、Ｌ２、Ｍ２、Ｆ２、Ｊ２、Ｋ２、Ｅ２
、Ｂ、Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６、Ｃ、Ｈ、Ｉ１、Ｉ２、Ｄ、Ａの順
にアクセスすることになる。コンパイラ２２０は、ツリーをトラバースしながら
、オペレーション・エンジン２４０に、各セルの初期幾何学形状に対応する平坦
化されたデータを提供する。オペレーション・エンジン２４０は、平坦化された
データに関するオペレーションを実行し、このオペレーションの結果を階層保存
手段２１０に戻す。例えば、図１について、仮にＪ１がコンパイルされたとする
と、オペレーション・エンジン２４０は平坦化されたデータＪ’＝Ｊ＋△Ｊを戻
すことになる。一実施形態では、データ記憶量は、△Ｊについての上記等式の解
を出し△Ｊの値をセルＪに対する補正層として記憶する階層保存手段２１０の分
だけ減少する。この処理過程は、ツリー全体がトラバースされるまで設計内のセ
ル毎に繰り返される。次に、設計データ２０５が以下の方法でリンカ２３０によ
りリンクされる。ツリーは、上記方法で再度トラバースされ、各セル毎に重なり
区域が見つけ出され平坦化される。次に、平坦化された重なり区域は、オペレー
ション・エンジン２４０に入力され、次に、このオペレーション・エンジン２４
０が、データに関するオペレーションを行って、それを階層保存手段２１０に戻
す。リンカ２３０は、オペレーション・エンジン２４０から戻されたデータを使
って、各セル毎のデルタ平面を生成するためにリンカ２３０により使用される中
間補正層を作り出す。デルタ平面の生成は図６並びに図１０に関連させて、以下
により詳しく説明する。次に、設計の各セル毎のデルタ平面は、階層補正データ
・ファイル２６０に入力設計データ２０５の階層に対応する階層フォーマットで
記憶される。

【００３７】図２に説明したように、本発明の一実施形態では、階層保存手段２１０は、コ
ンパイラ２２０とリンカ２３０との機能を実行するコンピュータ読み取り可能媒
体上に記憶されたプログラム・コードを実行するコンピュータ・システムを含む
。本発明の一実施形態では、オペレーション・エンジン２４０も又コンピュータ
読み取り可能媒体上に記憶されたプログラム・コードを実行するコンピュータ・
システムを含む。本発明の一実施形態では、階層保存手段２１０とオペレーショ
ン・エンジン２４０とは、コンパイラ２２０、リンカ２３０及びオペレーション
・エンジン２４０を合わせた機能を実行する、コンピュータ読み取り可能媒体上
に記憶されたプログラム・コードを実行する単一のコンピュータ・システムを含
む。別の実施形態では、階層保存手段２１０とオペレーション・エンジン２４０
とは、２つ又はそれ以上の異なるプログラム・コードを実行する単一のコンピュ
ータ・システム、又は２つ又はそれ以上の異なるプログラム・コードを実行する
多数の別々のコンピュータ・システムの何れかを含むが、この場合、１つのコー
ドは階層保存手段２１０の機能用であり、別のコードはオペレーション・エンジ
ン２４０の機能用である。この実施形態では、階層保存手段２１０は、ＡＰＩを
介してオペレーション・エンジン２４０にデータを選択的に送る。この実施形態
では、本発明の階層保存手段２１０は、有用な階層データ出力を提供するために
、現在存在するオペレーション・エンジン２４０と通信し、共に作動するように
修正することができる。

【００３８】上述したコンピュータ読み取り可能媒体は、ハードディスク、ＣＤ、フロッピ
ーディスク、及びサーバーメモリを始めとするいずれのコンピュータ記憶装置ツ
ールから成ってもよいがこれらに限定されるものではない。プログラム・コード
を実行するコンピュータ・システムは、オペレーション・エンジン２４０と階層
保存手段２１０との両方の場合においても、例えば、Windows NTオペレーティン
グ・システム又はSun Solarisワークステーションを実行するデスクトップ・コ
ンピュータを始めとして、相応しいものなら何れのコンピュータ・システムでも
よい。

【００３９】図３に移るが、これは図２のシステムの実施形態からの出力となる典型的な階
層データ・ファイルを単純化して示したものである。補正データ３２０の階層デ
ータ・ファイルは、図２のシステムが図１の単純化された集積回路レイアウト１
００に関して作動するように適用された場合に生成される補正データの単純化バ
ージョンを表している。上述のように、階層設計データ２０５は、階層補正デー
タ２６０を提供するために、オペレーション・エンジン２４０と共に働く階層保
存手段２１０に送信される。設計レイアウト３１０の単純化された階層データ・
ファイルは、オペレーションの実行に際して、データの増加に本発明が及ぼす最
少の効果を描くために示されている。というのは、図示のように、補正データの
階層データ・ファイル３２０は、入力データ・ファイル３１０と１対１で対応す
る構造で記憶させることができるからである。これにより、マスク生産や設計ル
ール照合のような全体的に修正された設計に関する他の機能を実行するために、
２つのデータ・ファイル３１０と３２０とを迅速に組み合わせを容易となる。

【００４０】階層保存手段２１０がセルをトラバースするとき、階層保存手段２１０は、そ
のセルがすでにトラバースされたセルと同一であるか否かを判定することにも留
意されたい。もし同一であるなら、階層保存手段は、上記セルに対するデルタ平
面を直接確定するために処理時間を割くことはない。その代わりに、階層保存手
段は、定義中の上記セルの第１インスタンスにポインタを提供することにより、
真の階層を維持する。例えば、これは、図１に示すように、同一セルであるセル
Ｆ１とＦ２とにより、補正データの階層データ・ファイル３２０により示される
。先に述べたように、本発明の一実施形態では、階層保存手段２１０は、深度方
向の形態で、葉ノードから最終的な親セルまで、設計データ２０５をトラバース
する。このように、Ｆ１はＦ２の前にトラバースされることになり、このセルに
対して、補正データ△Ｆ１は、ファイル３２０でラベル３２５により示されるよ
うに生成され記憶されることになる。しかしながら、セルＦ２がトラバースされ
るときには、Ｆ１用の補正データに対するポインタのみが記憶され、Ｆ２に関し
ては、直接的な補正データは何も処理されない。これはラベル３３０により示さ
れる。このように、処理時間とデータボリュームとの両方が縮小される。

【００４１】図４は、設計レイアウトの階層構造が本発明の一実施形態により維持される階
層的集積回路設計に関する論理演算又は算術演算を行う方法を、フローチャート
形式で示している。その最も単純なレベルでは、該方法はコンパイル処理とその
後に続くリンキング処理とから成っている。階層的設計データレイアウトが、ブ
ロック４００に提供されると、ブロック４１０で、先に図２と図３に関連して述
べたやり方で設計ツリーにアクセスする。コンパイル処理はブロック４１５で開
始されるが、ここではツリー内の第１セルに対する階層データが入手される。次
にブロック４２５では、上記セルが以前に定義されているか否かが確認される。
以前に定義されている場合には、入手されたセルは、以前に定義された補正デー
タにブロック４２７で関連付けられ、ツリー中の次のセルがブロック４１５で入
手される。上記セルが以前に定義されたことがない場合には、上記セルの平坦化
された初期構造がブロック４３０で入手されて、ブロック４３５に送られ、そこ
で、その平坦化された初期データに関して、論理演算又は算術演算が実行される
。次に、修正された平坦化された初期データがブロック４４０に送られ、次に、
このデータは、スロック４４５で処理され、図２で△Ｊに関連して先に説明した
ように、所要の補正データを分離する。次に、分離された補正データは、ブロッ
ク４５０で原型設計データに対応する階層様式で記憶される。ブロック４５５で
は、セル全てがトラバースされたかどうかが確認される。トラバースされていた
なら、リンキング処理がブロック４６０で開始され、トラバースされていなかっ
た場合には、全セルがトラバースされコンパイルされるまで、ブック４１５でコ
ンパイルが継続される。

【００４２】リンキング処理は、コンパイル処理と同じやり方で、ブロック４６０で設計ツ
リーにアクセスすることから開始される。処理はブロック４６５で継続され、こ
こではツリー中の第１セルに対する階層データが入手される。次に、ブロック４
７０で、上記セルが以前に定義されているか否かを確認する。以前に定義されて
いる場合には、入手されたセルは、以前に定義された補正データにブロック４２
７で関連付けられ、ツリー中の次のセルが、ブロック４６５で入手される。上記
セルが、以前に定義されたことがない場合には、図２に関連して先に説明したよ
うに、上記セルの重なりがブロック４７５で確認される。次に、これらの重なり
区域は、ブロック４８０で平坦化され、その平坦化されたデータがブロック４３
５に送られ、ここでは先に論じたよう平坦化されたデータに関する論理演算又は
算術演算が行われる。平坦化されたデータに関して行われたこの処理は、次に、
ブロック４８３で中間補正層を生成するために使用され、ブロック４８５で、セ
ルに対するデルタ平面が生成され、これがブロック４９０において階層的データ
・フォーマットで記憶される。デルタ平面は、ツリー中の各セル毎に保存する必
要のある唯一のデータである。先に述べたように、親セルとその子セルが決まる
と、親セルに対する補正情報とその子セル全部の補正データとの合計の差は、デ
ルタ平面に等しいからである。従って、その後、階層ツリーの葉は、コンパイル
時に確認された自身の補正面に等しいデルタ平面を有することとなる。ブロック
４９５では、ツリー内のセル全てがトラバースされたかどうかを確認する。トラ
バースされていた場合は、処理は停止し、出力データは、先に述べたように、種
々の機能のために使われるが、そうでない場合には、ツリー中の全セルがトラバ
ースされてしまうまでブロック４６５でリンキング処理が継続される。

【００４３】図５は、本発明の特定の実施形態が、図１の親セルＦ１に関してどのように論
理演算を実行するのかを示している。本例で必要とされているものは、親セルＦ
１に関する論理ＮＯＴ演算を実行することであると仮定する。必要とされている
出力は、図５にＦ１（ＮＯＴ）として示している。このオペレーションを直接実
行することは、図４のブロック４３５に関連し先に述べた方法で、図２のオペレ
ーション・エンジン２４０を使って、葉Ｌ１を表している平坦化されたデータに
関してＮＯＴ演算を、そして、Ｍ１を表している平坦化されたデータに関してＮ
ＯＴ演算を実行する。次に、これらのオペレーションの結果は、補正データが適
当なノードに関係付けられるような階層的方法で記憶される。これらの結果は、
図５にＬ１（ＮＯＴ）及びＭ１（ＮＯＴ）として示している。しかしながら、本
発明の教示が無ければ、単純にＬ１（ＮＯＴ）とＭ１（ＮＯＴ）とを合計するこ
とにより、必要とされるＦ１（ＮＯＴ）を得ることはできない。このことを、Ｌ
１（ＮＯＴ）とＭ１（ＮＯＴ）とを合計することにより得られる、間違った結果
５１０により示している。

【００４４】本発明の一実施形態は、正しい補正結果Ｆ１（ＮＯＴ）を入手するために、次
のようにオペレーションを行う。図２を参照すると、階層的設計データ２０５は
、この単純な本例では、親セルＦ１を表すデータのみから構成されているが、こ
のデータ２０５は、階層保存手段２１０のコンパイラ２２０に送られる。コンパ
イラ２２０は、葉Ｌ１を表す平坦化されたデータを、オペレーション・エンジン
２４０に送るが、この場合、エンジン２４０は、供給されたデータに関して論理
ＮＯＴ演算を実行して、葉Ｌ１のＮＯＴを表す平坦化されたデータを戻す。上に
述べたように、コンパイラ２２０は次にＬ１に対する補正データを生成して、こ
のデータを階層的補正データ・ファイル２６０に記憶する。同じ処理が、葉Ｍ１
についても繰り返される。親セルＦ１に関係する初期の幾何学形状が無いので、
親セルＦ１のコンパイルは、Ｆ１に対する補正データを生成しない結果となる。
Ｆ１のコンパイルの後、リンカ２３０が働いて、リンキングステップ中に親セル
Ｆ１に対するデルタ平面５２０を生成するが、これについては図６に関連して後
で詳しく説明する。デルタ平面５２０は、Ｌ１（ＮＯＴ）及びＭ１（ＮＯＴ）と
合計されたとき、図５に示すように正しい要求される結果Ｆ１（ＮＯＴ）が得ら
れるように生成される。このデルタ平面データは、親セルＦ１に関係付けられる
ように、階層的補正データ・ファイル２６０に階層的に記憶される。本例は、本
発明の１実施形態を、サンプルＩＣレイアウトに関する特定の論理演算を実行す
る際に使用することについて示したものにすぎない。従って、本発明の本実施形
態は、階層的方法で記述されたＩＣレイアウトであれば如何なるＩＣレイアウト
でも、如何なる論理演算をも実行に用いることができるのは明らかである。

【００４５】図６は、図５のデルタ平面５２０が本発明の一実施形態によりどのように生成
されるかを帰納的に示している。図２に戻りこれを参照すると、オペレーション
・エンジン２４０が、コンパイルステップ中に葉セルＬ１及びＭ１の平坦化され
た初期データに関してそれぞれに論理ＮＯＴ演算を実行した後、階層保存手段２
１０は、親Ｆ１のリンキング中に作動して親セルと平坦化されたこれらの区域内
に重なり区域を発見６００し、重なり区域６４０を生成する。重なり区域６４０
に対するこの平坦化されたデータは、次にブロック６１０でオペレーション・エ
ンジン２４０に送られ、重なり６５０のＮＯＴが、オペレーション・エンジン２
４０により生成される。次に、論理ＮＯＴ演算が、親Ｆ１に関して実行され、ブ
ロック６２０で平坦化された形式のＦ１（ＮＯＴ）を生成する。最後に、デルタ
平面５２０は、重なり区域６５０のＮＯＴと平坦化されたＦ１（ＮＯＴ）との間
の差をとることにより生成され、このデルタデータは階層的補正データ・ファイ
ル２６０に記憶される。

【００４６】ＯＰＣ補正されたレイアウトを生成するためのシステムに、本発明を使用する
ことについてこれより説明する。先に述べたように、集積回路設計の造形が次第
に小型になるにつれ、光学的リソグラフィの解像限界が露光処理に及ぼす影響が
増大する。例えば、回路形質のパターン現像における差は、形質相互間の近接度
に左右されることが確認されている。近接効果は、間隔が非常に近接したパター
ン形質がウェーハのレジスト層にリソグラフィ転写されるときに起きる。間隔が
非常に近接した形質部分の光波は相互作用しあって、その結果最終的転写パター
ン形質に歪が生じる。形質のサイズと間隔とがリソグラフィ・ツールの解像限界
に近づいたときに起きる別の問題は、角（凹及び凸）がそれぞれの角にエネルギ
ーが集中又は不足することにより過剰露光又は過小露光する傾向が強いというこ
とである。大型形質及び小型形質が同じマスク・パターンから転写される時には
、小型形質の過剰露光又は過小露光という別の問題も起きる。

【００４７】近接効果の問題を解決するために多くの方法が開発されてきた。これらの方法
には、マスク配線幅の予補償、フォトレジスト層厚の可変化、多重層フォトレジ
スト処理の使用、光学的結像と共に電子ビーム結像を使用すること、そして最後
には、近接効果を補正するために原型マスク・パターンに付加的な形質を加える
ことが含まれる。この最後の方法は光学的近接補正（ＯＰＣ）として知られてい
る。

【００４８】図７は、設計レイアウトに対して行うことが可能な光学的近接補正の例を示し
ている。ＯＰＣが使用されるときに原型マスクに加えられる追加形質は、通常サ
ブ・リソグラフィ（即ち、露光ツールの解像度より小さな寸法を有する）であり
、従ってレジスト層に転写されない。代わりに、それらは、最終的に転写される
パターンを改良し近接効果を補正するように、原型パターンと相互作用し合う。
例えば、図７に示すように、所要パターン７１０が、近接効果に対する補正無し
にリソグラフィ転写された場合には、実際にはパターン７２０のようになる。Ｏ
ＰＣ手法を用いると、正のセリフ７３２と負のセリフ７３４とが所要パターン７
１０に加えられて、近接効果を補正するために必要なマスク７３０を形成するこ
とができる。同様に、図７では、典型的な所要トランジスタ・ゲート・パターン
７４０上の近接歪の効果を、実際に転写されたパターン７５０と７５２により示
している。ハンマーヘッド７６２、補助棒７６４、及びバイアス棒７６６により
表されるＯＰＣ補正が。原型の所要マスク・パターンに加えられると、原型の所
望形状がより正確に転写されることになる。トランジスタ・ゲートの場合、ハン
マーヘッド形状７６２は、配線の端が短くなるという影響を排除して、ゲートの
ポリシリコン部が、アクティブ領域７４２を越えて確実に延びるように設計され
ている。補助棒７６４は、転写されたゲートパターンの幅を縮小させる傾向にあ
る分断ゲート効果を補正するよう設計されている。最後に、バイアス棒７６６は
、追加的な転写パターン７５２により示される、密に詰め込まれたゲートの影響
を排除するために設計されている。幾つかの例では、現に存在するＯＰＣプロダ
クトは、ルールをベースとしたアルゴリズムを用いて特定の幾何学形状に対する
近接補正を生成する。このタイプのシステムでは、設計レイアウトは、予め定め
られたレイアウト・パターンについて分析され、先に述べたタイプのＯＰＣ形質
の内の１つが、設計レイアウトのその区域に対して生成される。しかしながら、
本発明の一実施形態とは違い、以前のＯＰＣプロダクトは原型設計レイアウトの
真の階層的データ構造を維持する能力は無い。

【００４９】ＩＣ設計レイアウトに対するＯＰＣ補正の生成に供されると同時に、原型設計
レイアウトの真の階層的データ構造を維持することが可能な本発明の一実施形態
について、図８を参照し、以下に説明する。図８のシステムは、図２と図４それ
ぞれにつき説明したシステム及び方法の特定の実施形態であるので、この説明に
は、参考として図２及び図４についての上記説明が含まれる。

【００５０】図８において、集積回路チップ設計８００は、階層設計データ８１０により表
されており、それは一実施形態ではＧＤＳ−IIデータ・フォーマットで表されて
いる。設計データ８１０は、本発明の一実施形態を組み入れているＯＰＣアルゴ
リズム８４０を実行するコンピュータ・システムに対する入力として提供される
。コンピュータ・システム８４０は図２と図４に関連し先に説明した方法で階層
的補正データ８４５を作り出すために作動する。これに関連して、コンピュータ
・システム８４０は図２の階層保存手段２１０とオペレーション・エンジン２４
０との両方を含んでいるが、コンピュータ・システム８４０のこのオペレーショ
ン・エンジン２４０は、入力設計データ８１０に関し作動して光学的近接補正を
行う、明確に定義されたＯＰＣオペレーション・エンジン２４０である。

【００５１】図８に示すように、出力階層的補正データ８４５は、ＯＰＣ補正設計の設計ル
ール照合を行うために、原型設計データ８１０と共に従来型の設計ルール・チェ
ッカー８５０に送られる。同様に、この出力は、ブロック８６０に示すように設
計データ８１０を補正データ８４５に組み合わせることにより、リソグラフィマ
スクを作るのに使うこともできる。次に、この組み合わされたデータは、平坦化
されて、ＥＢ装置が作動してマスク８７０を作るために、ブロック８６５に示す
ようにＥＢ装置に書き込まれる。

【００５２】図８のシステムの一実施形態では、コンピュータ・システム８４０は、コンパ
イラ２２０、リンカ２３０、及びＯＰＣオペレーション・エンジン２４０の機能
を果たすコンピュータ読み取り可能媒体上に記憶されたコンピュータ・プログラ
ム・コードを実行する。別の実施形態では、コンピュータ・システム８４０は、
２つ又はそれ以上の異なるプログラム・コードを実行する単一のコンピュータ・
システム、又は２つ又はそれ以上の異なるプログラム・コードを実行する多数の
個別コンピュータ・システムの何れかを含むが、１つのプログラム・コードは階
層保存手段２１０の機能用のもので、別のプログラム・コードはＯＰＣオペレー
ション・エンジン２４０の機能用である。この実施形態では、階層保存手段２１
０は、ＡＰＩを介してＯＰＣオペレーション・エンジン２４０にデータを選択的
に送る。この実施形態を用いる場合は、本発明の階層保存手段２１０は、階層デ
ータ出力を役立てるために、現に存在しているＯＰＣオペレーション・エンジン
２４０と通信し作動するように修正することもできる。

【００５３】上記のコンピュータ読み取り可能媒体は、ハードディスク、ＣＤ、フロッピー
ディスク、及びサーバーメモリを始めとする何れのコンピュータ記憶装置ツール
を含んでもよいが、これらに限定される訳ではない。プログラム・コードを実行
するコンピュータ・システムは、ＯＰＣオペレーション・エンジン２４０と階層
保存手段２１０との両方の場合においても、例えばWindows NTオペレーティング
・システム又はSun Solarisワークステーションを実行するデスクトップ・コン
ピュータを始めとして、相応しい何れのコンピュータ・システムで構成してもよ
い。

【００５４】単に、階層的入力が与えられることによりＯＰＣ補正行うオペレーション・エ
ンジンは、当分野で公知である。図８のシステムの一実施形態では、ＯＰＣエン
ジン２４０は、システムのユーザーが制御できる方法でＯＰＣ形質を生成するこ
とが可能な、ルールをベースとしたＯＰＣである。例えば、ユーザーは、使用す
べき補正ルール、及び設計レイアウトに使用すべき形質のサイズを定義するこ
とができる。更に、システムの一実施形態では、バイアス配線７６６の場所とサ
イズとを、補正中のＩＣパターン形質のサイズとピッチとにより変え、及び／又
は、トランジスタ・ゲート領域のような設計の重大な区域だけに使用を限定する
こともできる。更に、本システムの別の実施形態では、ＯＰＣエンジン２４０は
、トランジスタ・ゲートのような重大区域に範囲を限定した方法又は全体的なＩ
Ｃ設計に範囲を広げた方法の何れでも、補助形質７６４を応用することもできる
。更に本システム別の実施形態では、ＯＰＣエンジンは、重大区域に補正形質を
選択的に配置すると同時に、正確な回路性能のためには補正形質を必要としない
区域にはそれらを配置しないようにもできる。本実施形態の一例では、ＯＰＣエ
ンジンはバイアス及び補助形質をトランジスタ・ゲートに配置するように制限し
、ポリシリコンゲート層の重要でない連結領域は補正されないままとすることも
できる。また。他の例では、ＯＰＣエンジンは重大なトランジスタ・ゲート線端
を区別して、ハンマーヘッド補正をこれらの区域に適用して線端が短くなるのを
緩和する。最後に、本発明の他の実施形態では、ＯＰＣオペレーション・エンジ
ンは、本願で先に援用したファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲ
ンシュ・Ｃ・パティの発明になる１９９７年９月１７日出願の出願番号第０８／
９３１，９２１号「位相シフト回路製造方法及び装置」と題する米国特許出願に
開示されているもののような位相シフト・マスクのＯＰＣ補正に供することもで
きる。

【００５５】図９は、図８のシステムの一実施形態が、図１の葉セルＪ１とＫ１との初期幾
何学形状のＯＰＣ補正にどのように供されているかを示している。親セルＥ１の
補正されていない葉セルＪ１とＫ１とを示している。Ｊ１の平坦化された初期幾
何学形状データが、階層保存手段２１０に送られると、コンパイラ２２０はＯＰ
Ｃエンジン２４０と共に作動して、図２に関連し先に論じた方法で補正面△Ｊ１
を準備する。この事例では、ＯＰＣエンジンは、マスクが生産されウェーハを露
光するために使用されるとき正しい結果を出すためには、Ｊ１の初期幾何学形状
が正のセリフ９０５を必要とすることを、自身のルール定義に基づき決定してい
る。同じ処理が、補正面△Ｋ１を生成するために、Ｋ１の平坦化された初期幾何
学形状に関しても実行されるが、ここでもやはり正のセリフ９０５が含まれてい
る。次に、これらのセルの各々は、先に述べたように、リンカ２３０によりリン
クされて各セル毎にデルタ平面を生成する。これらのセルは葉ノードであり重な
り区域を持たないので、それら各自のデルタ平面は、それらのコンパイルされた
補正面に等しい。更に、補正された葉セル９１０と９２０を示しているが、それ
らはＪ１＋△Ｊ１、及びＫ１＋△Ｋ１をそれぞれ表している。

【００５６】図１０（ａ）−（ｂ）は、本発明の一実施形態による、図４の方法が、ＯＰＣ
オペレーションに関し、図１の親セルＥ１内の重なり区域に対して、どのように
中間補正層を生成するかを示している。図１０（ａ）は、補正済みの葉セルＪ１
９１０と、補正済みの葉セルＫ１９２０の間の重なり区域１０００とを示し
ている。図２及び図４に関連し先に述べたように、セルＥ１に対するリンキング
処理中に、この重なり区域が確認され、この区域に対応するデータが平坦化され
る。平坦化された重なり区域は、次に、中間補正面１０２０を準備するために、
上記データに関し作動するＯＰＣオペレーション・エンジン２４０に送信される
。ここに述べた事例のように、離散量が重ね合わされている初期構造では、負の
セリフ１０１０が中間補正面用に準備されることに留意されたい。図１０（ｂ）
に関連し以下に説明する状況では、代理親セルＥ１が図示されており、補正され
た葉セルＫ１及びＫ２は、それぞれ９１０ｂと９２０ｂとして示されている。こ
の状況は２つの補正済み初期幾何学形状間の重なりが微小であることを示してい
る。本発明の一実施形態では、中間補正面１０２０ｂは、エッジ突合せ効果を補
償するために−２層が準備されるように、これらの微小の重なり状況のために提
供される。

【００５７】図１１は、本発明の一実施形態によるＯＰＣオペレーションに対し、図４の方
法が、図１の親セルのデルタ平面をどのように生成するかを示している。ブロッ
ク１１００により説明するように、セルＥ１についてのリンクステップで、Ｅ１
内の重なり区域が確認され、その区域データが平坦化される。これを重なり区域
１０００として示している。次に、ブロック１１１０により説明するように、こ
の重なり区域１１００に対する中間補正面１０２０が、図１０（ａ）に関し先に
説明したように生成される。ブロック１１２０では、Ｅ１の子セル全ての補正面
９１０と９２０とが合計され、合計された子セルの補正データ１１４０を生成す
る。ブロック１１３０により説明する最後のステップは、セルＥ１に対するデル
タ平面１１５０を生成して、このデータを階層的に記憶する。これは、一実施形
態では、合計された子セルの補正データ１１４０を中間補正面１０２０から引い
て、デルタ平面１１５０を求めることにより実現される。図１１には、セルＥ１
の最終的補正面１１６０も示しているが、これは先に定義したように、ここでは
ＯＰＣである特定のオペレーションをセルに対し正しく適用するために、セル設
計データに適用する必要がある補正の総計を表している。補正面１１６０は、Ｅ
１のデルタ平面にＥ１の子セルＪ１とＫ１それぞれの補正面９１０と９２０とを
加えたもので構成される。

【００５８】図１２は、本発明の一実施形態を使って、設計レイアウトにＯＰＣ補正を提供
するための方法を示している。ブロック１２００で、集積回路設計レイアウトが
まず提供される。この設計レイアウトに対応する階層フォーマットの設計データ
が、次に、システムに送られるが、このシステムはブロック１２０５に示すよう
に図８のシステムにより設計データに関するルールを基本としたＯＰＣ補正を行
う。図８のシステムが上に説明したように階層的補正データの出力を生成し、こ
の補正データは、原型設計データに組み合わされてブロック１２１０に示すよう
に、階層的に記述されたルールを基本とするＯＰＣ補正設計データを生成する。
この補正済み設計データを使って、ブロック１２１５で、この補正済み設計デー
タが作り出すことになるマスクの模擬画像が生成される。このシミュレーション
は、それぞれ先に本願でも援用しているが、ファン・チェン・チャン、ヤオ・テ
ィン・ワン、ヤゲンシュ・Ｃ・パティの発明になる１９９７年９月１７日出願の
出願番号第６０／０５９，３０６号「マスクの照合、補正、並びに設計ルール照
合」と題する米国仮特許出願、ファン・チェン・チャン、ヤオ・ティン・ワン、
ヤゲンシュ・Ｃ・パティの発明になる１９９８年９月１６日出願の「マスクの照
合、補正、並びに設計ルール照合」と題する米国特許出願、及び更に明確には
ファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲンシュ・Ｃ・パティ、及び
リナード・カークリンの発明になる１９９８年８月７日出願の「視認検査と照合
システム」と題する米国特許出願に概括的に説明されたようなホプキンス方程式
を基本とするシミュレーション機器を使って生成することができる。

【００５９】次に、補正マスクの模擬画像は、ブロック１２２０で、必要とされる設計画像
と比較され、ブロック１２２５に示すように最初のルールを基本としたＯＰＣ補
正がユーザーの定義した設計パラメータのセットの範囲内で設計を補正するのに
十分であるか否かが判定される。この比較を実行するための方法は「マスクの照
合、補正、及び設計ルール照合」と題する先に述べた米国仮特許出願及び同名の
米国実用特許出願に開示されている。比較の結果が設計パラメータは達成された
とするものであれば、ブロック１２３５に示すように、補正済みの設計データは
、特定の集積回路設計に対して確立された設計ルールのあらゆる違反に対して補
正済みデータを分析する設計ルール・チェッカーに入力されることになる。補正
済み設計が、設計ルールの範囲内にある場合は、補正済みデータは平坦化されて
、ブロック１２４５に示すようにＥＢ装置を使ってマスクが製作される。設計ル
ールが満たされなかった場合、ブロック１２５０に示すようにマスクを設計し直
すか否かに関する決定が下される。

【００６０】決定がマスクの設計し直しは行わずインタラクティブな補正処理を継続するこ
とにより問題の解決を図ろうというものであれば、モデルベースのＯＰＣアルゴ
リズムが補正設計に関し実行される。同様に、原型補正済み設計データが、ブロ
ック１２２５の設計パラメータを満たさない場合には、原型補正済み設計データ
はモデルベースのＯＰＣアルゴリズムに入力される。モデルベースのＯＰＣアル
ゴリズムは、次にブロック１２３０に示すように、原型補正済み設計に対して、
より細かい仕様の補正を実行する為に使われる。モデルベースのＯＰＣ補正設計
は、次に、ブロック１２１５に送られ、ここでモデルベースのＯＰＣ補正設計の
模擬画像が作られ、所望される設計と再度比較される。ＯＰＣ補正設計を設計の
分析のために従来型の設計ルール・チェッカープロダクトに入力する前に、モデ
ルベースのＯＰＣ補正が行われた設計の模擬画像は、従来型の設計ルール・チェ
ッカーに受入れられるフォーマットへと処理さる必要がある。これを行う１つの
方法は、エッジ照合手法に基づく模擬画像のマンハッタン幾何学表現を生成する
ことであるが、これについては先に挙げ、本願に援用している「マスク照合、補
正、及び設計ルール照合」と題する米国仮特許出願、並びに同名の米国実用特許
出願により詳しく説明されている。この全体処理過程は、ユーザーが定義した設
計パラメータ及び回路仕様設計ルールの両方を満たす補正設計が作り出されるま
で継続される。

【００６１】この処理の一実施形態では、モデルベースのＯＰＣアルゴリズムは、ユーザー
が定義した入力に応答可能である。例えば、一実施形態では、ユーザーは、デー
タボリュームと全体的な処理速度を制御するために適用したいと考えている補正
の複雑性レベルを制御することができる。同様に、別の実施形態では、ユーザー
はモデルベースのアルゴリズムにより適用される補正形状のサイズを制御するこ
とができる。更に、別の実施形態では、ユーザーはアルゴリズムにより適用され
る補正基準を定義することができる。

【００６２】残る図１３から図１９は、階層的入力ＩＣ設計レイアウトに対するＯＰＣ補正
を提供するために、本発明の一実施形態を実行しているコンピュータ・システム
からのスクリーン・スナップショットの例を示している。例えば図１３は、ＯＰ
Ｃ補正予定の入力設計レイアウトのスクリーン・スナップショットの一例を示す
。設計プログラムのユーザー・インターフェース１３００は、設計ウインドウ１
３３０を含むが、ここにはＩＣ設計レイアウトの補正される部分が示されている
。設計レイアウトには、拡散層１３９０と初期構造のようなポリシリコン構造の
層１３２０が含まれている。セル１３１０は、図１のサンプルの親セルＥ１及び
Ｆ１と同じであるが、これも設計ウインドウ１３３０に描かれている。

【００６３】図１４は、図１３の入力設計に対しＯＰＣ補正を提供するために、本発明の一
実施形態を実行しているコンピュータ・システムからの最終的な出力のスクリー
ン・スナップショットの一例を示す。ユーザー・インターフェースの設計ウイン
ドウ１３３０は、ＯＰＣ補正済みの初期構造１３２０を含むセル１３１０を示し
ている。セル１３１０は、ハンマーヘッド１４１０、補助配線１４２０、バイア
ス配線１４３０、正のセリフ１４４０、及び負のセリフ１４５０のようなＯＰＣ
形状を含む。図１４に示す出力は、設計全体への全ＯＰＣ効果を補正するために
なされるべき補正の全てを表している。こうして、これらの補正は、本発明のこ
の実施形態での最終的なリンク済みの出力を表すが、ここでは階層中におけるセ
ル間の全ての重なりが既に解像され、補正されている。図１４に示すＯＰＣ形状
を、図１４のスクリーンスナップの例をズームした図１５により詳しく示す。

【００６４】図１６は、ＯＰＣ補正を提供するために本発明の一実施形態を実行しているコ
ンピュータ・システムからの−１ＯＰＣ補正層のスクリーン・スナップショット
の例を示している。この層は、補助配線１４２０、バイアス配線１４３０、及び
負のセリフ１４５０を含むセル１３１０に対する補正を含んでいる。

【００６５】図１７は、ＯＰＣ補正を提供するために本発明の一実施形態を実行しているコ
ンピュータ・システムからの＋１ＯＰＣ補正層のスクリーン・スナップショット
の例を示している。この層は、ハンマーヘッド１４１０、補助配線１４２０、及
び正のセリフ１４４０を含むセル１３１０に対する補正を含んでいる。

【００６６】図１８は、ＯＰＣ補正を提供するために本発明の一実施形態を実行しているコ
ンピュータ・システムからの−２ＯＰＣ補正層のスクリーン・スナップショット
の例を示している。この層は、エッジ突合せ補正形質１８１０を含むセル１３１
０に対する補正を含んでいる。

【００６７】図１９は、本発明の一実施形態を実行しているコンピュータ・システムにより
、ＯＰＣ補正された個別セル１３１０のスクリーン・スナップショットの一例を
示す。設計ウインドウ１３３０は、リンクされた補正層が適用された状態のセル
１３１０を示している。セル１３１０に適用された補正にはハンマーヘッド１４
１０、補助配線１４２０、正のセリフ１４４０、及び負のセリフ１４５０が含ま
れている。セル１３１０に対する補正は図１４に示すものとは異なり、図１４で
は設計全体への補正全てを表現しているが、図１９ではセル１３１０を個別に補
正するために必要な補正しか示していない。換言すれば、図１９に示す補正は、
セル１３１０と他の隣接するセルとの間の相互作用を考慮していないということ
である。例えば、図１４のバイアス配線１４３０が図１９には無いことに注目さ
れたい。

【００６８】b. 設計ルール照合上記されたように、様々な手法が、マスク照合、画像シミュレーション、OPC
付加、及び設計ルール照合の過程においても設計の階層を維持するために使用
できる。しかし、本発明の実施形態の全てが、階層データの維持を必要とする訳
ではないと理解することは重要である。本発明のある実施形態に関して重要なの
は、設計ルール照合が、OPS補正された設計のような補正設計に関して実行でき
るということである。

【００６９】図20は、補正設計レイアウトに関する設計ルール照合を実行する方法の一実施
形態を示す。本章における、設計、設計レイアウト、設計レイアウト幾何学的形
状とは、同じことを意味していることに留意されたい。図20において、補正設計
は、ブロック２０１０で処理される。ブロック２０１０は、模擬画像を生成する
。この模擬画像は、補正された設計を介して向けられた照明源にウェーハが露光
される場合に、ウェーハ上に印刷される画像のシミュレーションに相当するもの
である。この照明源の特性は、リソグラフィのパラメータのセットによって決定
される。画像を作り出す際の付加的特性としては、製造プロセスの各部をシミュ
レートするために使用することができる。しかし、重要なのは、結果としての模
擬画像が作り出されるということにある。

【００７０】次に、ブロック２０２０において、模擬画像は、エッジ検出型の手法を使用し
て処理することができる。従って処理された画像は、模擬画像におけるより少な
い頂点を有し、OPC補正設計レイアウトにおける頂点の数に比較して少ない頂点
を有する。次に、ブロック２０３０において、処理された画像は、標準設計ルール・チェ
ッカーに対し提供される。

【００７１】図２１は、理想レイアウトが模擬画像と比較される一実施形態において使用さ
れる基本的照合方法を示す。一実施形態において、模擬画像を生成するステップ
は、リソグラフィ・シミュレータからの等強度線（強度等高線）を生成するステ
ップを含んでいる。また、複合等高線も、単なる強度変数（例えば、強度の勾配
、又は勾配の対数）以外の、他の変数照合するために使用される。所定の模擬画
像に関して、△₀及び△₁は、等強度線が、理想幾何学的形状の外側及び内側の−
△₀及び＋△₁によって各々境をつけられる外側及び内側距離である。また、これ
らの距離は、非絶対単位（例えば、幅のパーセンテージ、又は理想幾何学的形
状の寸法の関数）によって特定することができる。このエッジ照合方法はに限定
されない。それは、非マンハッタン・ジオメトリに拡大し、これに適用すること
が可能である。

【００７２】一実施形態において、リソグラフィ・シミュレータは、所定のマスク・レイア
ウトの結果としての画像をシミュレートするために、ホプキンス方程式を使用し
ている。マスク・レイアウトに記述した入力データは、マスク・レイアウト、物
理的マスクのデジタル画像、又は他のいくつかのマスク記述に関するGDS−II
記述とすることができる。ホプキンス方程式に使用されるフォトリトグラフィ機
器の重要なパラメータは、NA−開口数、フォトリトグラフィ・システムにおける
光のシグマ−コヒーレンス値、及び使用される光の波長に関連する。有効に、
ホプキンス方程式は、入力データに使用される多数のローパスフィルタに分解さ
れる。結果としての画像は、模擬画像を生成するために付加される。ある実施形
態においては、フォトリトグラフィ・システムの光学的応答は、結果としての構
造である走査された画像、及びこれらの構造を作り出すために使用された物理
的マスクによって決定される。サンプル・マスク及び構造画像は、フォトリトグ
ラフィ・システムのリソグラフィ特性を求めるために比較される。

【００７３】図２１は、理想マスク・レイアウトを使用する基本的マスク照合プロセスの基
本的概要フローチャートを示す。ブロック２１１０において、システムは、ステ
ッパ（フォトリトグラフィ機器）のパラメータを使用した入力レイアウトの架設
画像をシミュレートする。ブロック２１２０において、理想レイアウトの画像と
、様々な光強度に関する補正レイアウトとの差が、調べられる。許容誤差は、補
正レイアウトの画像と理想レイアウトの画像との許容可能な偏差の範囲外にある
領域を求めるために使用される（ある実施形態では、補正レイアウトの画像は、
理想レイアウト自身と比較される）ある実施形態においては、ブロック２１３０
において、許容誤差レベルの外にある偏差が記録される。そこで、補正されたマ
スクは、自動的に、又は手作業にによって、偏差を補償するように修正される
ことが可能である。ブロック２１４０において、偏差が許容誤差レベル内になる
と、結果としての補正されたマスクは、マスク製造機器又は他のツールを使用す
るためのフォームに変換することができる。その代わりに、結果としての補正マ
スクの模擬画像を、他のツールに使用するためのレイアウトに再変換することも
できる。これは、例えば、グレー・スケール画像として表すことができる模擬画
像を、多数の多角形に変換することによって行うことが可能である。次に、回路
抽出ツールは、結果としての製造された回路の特性をより正確に模倣するために
、結果としてのレイアウトに関して使用することができる。

【００７４】図２２は、シミュレーションの幾何学的形状が、いかに迅速に且つ容易に生成
され、既存設計ルール・チェッカーに入力できるかを示している。このケースで
は、強度エッジの最大偏差が、シミュレーションの幾何学的形状を記述するため
に求められる（ブロック２２１０、２２２０、及び２２３０参照）。図２５の
ケースにおいて、結果としての補正マスクの模擬画像は、多角形に変換される。
変換された幾何学的形状が作り出された後、設計ルール・チェッカーに使用され
るためのフォーマットとすることができる（ブロック２２４０）。

【００７５】図２３は、補正された設計（例えば、OPC補正設計）が、照合を繰返し、△０
及び△１の所定の境界内にない場所にフラッグを立てることによって（図２４参
照）、同じ方法により実現可能であることを示す。ブロック２３１０において、
基本的照合が実行される。ブロック２３２０において、理想画像の設計ルール照
合要件に適合しない領域にフラッグが立てられる。ブロック２３３０において、
フラッグを立てられた領域のサイズ及び位置は、レイアウトを修正する目的のた
め、理想レイアウトから、OPC形質を付加又は取去る場所を特定するために使用
され、次に、修正されたレイアウトは、理想レイアウトと照合するために、フィ
ードバックされ使用される。この処理は、充分な許容誤差閾値が、レイアウト全
体を通じて適合されるまで繰返される。

【００７６】図２２及び２３におけるフィードバックの矢印は、フィードバック制御及び適
応プロセスの意味を持っている。図２４は、OPCのある例によって基本的照合方法を示す。図の上方左側には、
簡単なマスク・レイアウトが示されている。下方左側にあるのはマスク・レイア
ウトの模擬架設(ステッパ)画像である。図の上方中央部は、マスク・レイアウト
の輪郭に描かれた、架設画像周りのエッジ図形である（このエッジ図形は、特定
の強度レベルにおけるものである）。下方中央に示されるように、照合は、等強
度線がレイアウトの輪郭から逸脱した場所に印を付けることによって行われる。
最初に、理想エッジの内側又は外側に対する等強度線の偏差が、照合され、異な
る色及び位置によって印を付けられる点に留意されたい。次に、印の位置は、は
み出した等高線が、内側エッジに印を付けられ、また、入り込んだ等高線が、外
側エッジに印を付けられるというような、反対の方法で置かれる（上方右側）。
これは、理想レイアウトに対し新しい設計を照合することと、照合された結果に
基づき補正を行うことを繰返すことによって、光学的近接補正を行う上で便利な
方法である（下方右側）。図２４の上方右側にパターンは、たった一回の反復に
よって得られたものである。

【００７７】図２５は、模擬画像からの新しい幾何学的形状の情報を、既存の設計ルール・
チェッカーに使用することによって、中間層相互関係照合を行う方法に関する例
を示す。図２１において説明された基本的照合方法を反復的に使用することによ
って、模擬ステッパ画像強度の幾何学的形状は、既存設計ルール照合ツールと互
換性があり、この入力として使用できるフォーマット（例えば、GDS−II）によ
って得ることができる。例えば、幾何学的寸法は、強度レベル等高線の多角形表
現である点に留意されたい。先に概略を説明した簡単な照合方法は役に立つもの
の、新しい設計の正確さを表すには不充分である可能性がある。印刷された形質
の全体的幾何学的形状が記述され、どの層と層とが設計ルールに反しているかが
照合されるまでは、補正されたレイアウトは「正しい」と判断できるということ
でない可能性がある。図２５に示された新しい設計データに対する多角形変換は
、変換処理に過程で比較的微細な粒状度を使用している点に留意されたい（よく
ユーザーは、もっと粗い粒状度を使用したがるのが常である）。これは、多角形
に多くの頂点を持たせ、設計ルール・チェッカー、又は回路抽出ツール（例え
ば、ドラキュラ回路抽出プログラム）のような、あるレイアウト分析ツールを、
そこにロードすることができる。

【００７８】複合露光マスク・プロセス（例えば、２重露光PSM）に関して、上述した照合
方法は、自動設計ツール（例えば、Numerical Technologies, Inc. によるPSMSh
rinkIt^TM）により、期待されるレイアウトを生成するとともに、どの複合リソグ
ラフィ・シミュレーションが反しているかを照合することによって、同様の形態
において、同じように使用することが可能である。一実施形態は、照合を行う前
に、複合露光マスク・プロセスによる複合露光シミュレーションを組合せる。一
実施形態において、複合露光リソグラフィ・プロセスの異なるマスク・レイアウ
トからの模擬画像は、与えられた最終模擬画像と組合される。例えば、位相シフ
ト・マスクからの模擬画像、及びトリム・マスクからの模擬画像を組合せて（
例えば、付加、又は平均化して）、最終模擬画像を生成することができる。

【００７９】説明された方法により生成されたOPCマスク設計及び設計ルール・チェッカー
に対する入力に関する１つの付加的記載として、破損した幾何学的形状及びOPC
形質のグリッド・サイズは、照合又はOPC設計許容誤差を所定サイズにスナップ
することによって簡単に制御できる。グリッド・サイズを制御する本発明の能力
は、少なくとも２つの方法において重要である。まず、既存の設計ルール・チェ
ッカー及びOPC設計に対する入力のデータ量を、低減できることである（例えば
、多角形における頂点がより少ない理由による）。グリッド・サイズが制御され
ない場合には、データ量は、爆発的に急増する。次に、ある指定されたグリッド
にスナップしたOPC設計は、マスク製造プロセスをより現実的なものとする。

【００８０】c. 結論本発明の説明に役立つ実施形態につき、添付の図面を参照しながらここで詳細
に記述してきたが、本発明はこれらの実施形態だけに限定されないことを理解さ
れたい。それらは本発明を開示された厳密な形態に限定したり制限したりするこ
とを意図するものではない。このように、多くの修正及び変更のできることは当
業者には明らかであろう。従って、本発明の範囲は上記請求の範囲及びその均等
物によって定義されるものとする。

【図面の簡単な説明】

図面は、例により発明を説明するものであり、限定を加えるものではない。類
似符号は同様の構成要素を指す。

【図１】単純な集積回路設計レイアウト及び上記レイアウトの階層ツリー表現を示す図
である。

【図２】本発明の一実施形態のシステムレベルの描写を示す図である。

【図３】図２のシステムからの出力となる典型的な階層的データ・ファイルの簡潔な表
現を示す図である。

【図４】本発明の一実施形態による、設計レイアウトの階層構造が維持される、階層的
集積回路設計に関する論理演算又は算術演算を実行する方法をフローチャート形
式で示す図である。

【図５】本発明の一実施形態による、図４の方法が、図１の親セルの１つに関してどの
ように論理ＮＯＴ演算に備えるかを示す図である。

【図６】本発明の一実施形態による、図４の方法が、論理NOT演算に関する図１におけ
る親セルの１つのデルタ平面を、どのように生成するかを示す図である。

【図７】設計レイアウトに対し行うことのできる光学的近接補正の例を示す図である。

【図８】本発明の一実施形態による、設計レイアウトにＯＰＣ補正を提供するためのシ
ステムを示す図である。

【図９】図８のシステムの一実施形態が、図１におけるセルの１つの初期幾何学形状の
ＯＰＣ補正にどのように備えるかを示す図である。

【図１０（ａ）】本発明の一実施形態による図４の方法が、ＯＰＣオペレーションのための図１
における親セルの１つの重なり区域に対してどのように補正層を生成するかを示
す図である。

【図１０（ｂ）】本発明の一実施形態による図４の方法が、ＯＰＣオペレーションのための図１
における親セルの１つの重なり区域に対してどのように補正層を生成するかを示
す図である。

【図１１】本発明の一実施形態による図４の方法が、ＯＰＣオペレーションのための図１
における親セルの１つのデルタ平面をどのように生成するのかを示す図である。

【図１２】本発明の一実施形態を使って、集積回路設計レイアウトに対してＯＰＣ補正を
提供するための更なる方法を示す図である。

【図１３】入力設計レイアウトのＯＰＣ補正を提供するために、本発明の一実施形態を実
行するコンピュータ・システムからの入力設計レイアウトのスクリーン・スナッ
プショットの一例を示す図である。

【図１４】図１３の入力設計に対してＯＰＣ補正を提供するために本発明の一実施形態を
実行するコンピュータ・システムからの最終的な出力のスクリーン・スナップシ
ョットの一例を示す図である。

【図１５】図１４の最終的な出力のスクリーン・スナップショットの一例を拡大して示し
た図である。

【図１６】ＯＰＣ補正を提供するために本発明の一実施形態を実行するコンピュータ・シ
ステムからの−１ＯＰＣ補正層のスクリーン・スナップショットの一例を示す図
である。

【図１７】ＯＰＣ補正を提供するために本発明の一実施形態を実行するコンピュータ・シ
ステムからの＋１ＯＰＣ補正層のスクリーン・スナップショットの一例を示す図
である。

【図１８】ＯＰＣ補正を提供するために本発明の一実施形態を実行するコンピュータ・シ
ステムからの−２ＯＰＣ補正層のスクリーン・スナップショットの一例を示す図
である。

【図１９】本発明の一実施形態を実行するコンピュータ・システムによりＯＰＣ補正され
た個々のセルのスクリーン・スナップショットの一例を示す図である。

【図２０】補正レイアウトに関する設計ルール照合を行う例示的方法を示す。

【図２１】理想レイアウト及び補正レイアウトを使用した設計ルール照合を行う例示的方
法を示す。

【図２２】既存のルール・チェッカーに使用するために、図21の例を使用して生成する転
写データの例を示す。

【図２３】図21に説明された照合処理の結果に基づく光学的近接補正を行う例を示す。

【図２４】照合及び照合に基づく補正を示す。

【図２５】図21の照合処理を通じて生成する設計ルール照合入力を示す。

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号６０／０６９，５４９ (32)優先日平成９年12月12日(1997．12．12) (33)優先権主張国米国（ＵＳ） (31)優先権主張番号０９／１３０，９９６ (32)優先日平成10年８月７日(1998．8．7) (33)優先権主張国米国（ＵＳ） (31)優先権主張番号０９／１５４，３９７ (32)優先日平成10年９月16日(1998．9．16) (33)優先権主張国米国（ＵＳ） (31)優先権主張番号０９／１５３，７８３ (32)優先日平成10年９月16日(1998．9．16) (33)優先権主張国米国（ＵＳ） (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (72)発明者ワンヤオティンアメリカ合衆国カリフォルニア州 94086 サニーヴェイルコーテマデラアベニュー 970−♯311 (72)発明者パティヤグエンシュシーアメリカ合衆国カリフォルニア州 94024 ロスアルトスアンバーレーン 816 Ｆターム(参考） 2H095 BB01 5B046 AA08 BA06 JA02 5F064 DD04 HH09 HH10 HH15

Claims

【特許請求の範囲】

【請求項１】集積回路の補正されたレイアウト部分である補正設計に関す
る設計ルール照合を行う方法であって、補正設計にアクセスするステップ、上記補正設計を使用して、照明源を、上記補正設計に相当するマスクを介して
向けることによって印刷される画像のシミュレーションに相当する模擬画像を生
成するステップ、及び上記模擬画像に相当する第2画像に関する設計ルール照合を行うステップとを
含むことを特徴とする設計ルール照合方法。
【請求項２】上記補正設計は、光学的近接補正により補正された設計であ
ることを特徴とする請求項1に記載の設計ルール照合方法。
【請求項３】上記照明源の特性が、フォトリトグラフィのパラメータのセ
ットによって決定されることを特徴とする請求項1に記載の設計ルール照合方法
。
【請求項４】上記模擬画像は、集積回路製造プロセス特性を使用すること
によっても生成されることを特徴とする請求項1に記載の設計ルール照合方法。
【請求項５】上記第2画像は、上記模擬画像であることを特徴とする請求
項1に記載の設計ルール照合方法。
【請求項６】上記第2画像は、上記第１画像に相当する等強度線の多角形
表現に相当することを特徴とする請求項1に記載の設計ルール照合方法。
【請求項７】集積回路設計レイアウトの少なくとも１部分の補正されたレ
イアウトに相当する補正設計を生成する方法であって、集積回路製造における撮像プロセスに対し上記部分を露光することによって作
り出される画像に相当する模擬画像を、上記部分から生成するステップ、上記模擬画像と１つ以上の設計ルールとを使用して上記部分を修正されるべき
領域を特定するステップ、及び上記特定された領域と上記部分とから補正設計を生成するステップを含むこと
を特徴とする補正設計生成方法。
【請求項８】上記補正されるべき領域を特定するステップは、上記部分の
先に補正された設計に相当する、先に補正された設計から第２模擬画像を生成す
るステップ、及び補正されるべき領域を求めるために、上記模擬画像と上記第
２模擬画像とを比較するステップを含むことを特徴とする請求項７に記載の補正
設計生成方法。
【請求項９】上記補正設計を生成するステップは、上記領域の少なくとも
いくらかのセリフを付加するステップを含むことを特徴とする請求項８に記載の
補正設計生成方法。
【請求項１０】上記補正設計をシミュレート、特定、及び生成するステ
ップは、上記補正設計が予め設定された許容誤差内となるまで反復して行われる
ことを特徴とする請求項７に記載の補正設計生成方法。