JP4624550B2 - マスク記述のためのシステムにおけるデータ階層維持の方法及び装置 - Google Patents
マスク記述のためのシステムにおけるデータ階層維持の方法及び装置 Download PDFInfo
- Publication number
- JP4624550B2 JP4624550B2 JP2000512110A JP2000512110A JP4624550B2 JP 4624550 B2 JP4624550 B2 JP 4624550B2 JP 2000512110 A JP2000512110 A JP 2000512110A JP 2000512110 A JP2000512110 A JP 2000512110A JP 4624550 B2 JP4624550 B2 JP 4624550B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- layout
- data
- correction
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70058—Mask illumination systems
- G03F7/70091—Illumination settings, i.e. intensity distribution in the pupil plane or angular distribution in the field plane; On-axis or off-axis settings, e.g. annular, dipole or quadrupole settings; Partial coherence control, i.e. sigma or numerical aperture [NA]
- G03F7/70116—Off-axis setting using a programmable means, e.g. liquid crystal display [LCD], digital micromirror device [DMD] or pupil facets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
(関連出願についての説明)
本出願は、ファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲンシュ・C・パティの発明になる1997年12月12日出願の出願番号第60/069,549号の「データ階層進化型マスク補正と照合の方法及び装置」と題する米国仮特許出願に関連しており、上記出願日の恩典を請求し、これをここに援用する。更に本出願は、ファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲンシュ・C・パティの発明になる1997年9月17日出願の出願番号第60/059,306号の「マスクの照合、補正、並びに設計ルール照合」と題する米国仮特許出願、及びファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲンシュ・C・パティの発明になる1998年9月16日出願の「マスクの照合、補正、並びに設計ルール照合」と題する米国特許出願に関連しており、これらをここに援用する。
【0002】
本出願は又、ファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲンシュ・C・パティ、リナード・カークリンの発明になる1998年8月7日出願の「視認検査と照合システム」と題する米国特許出願にも関連しておりこれをここに援用する。本出願は又、ヤオ・ティン・ワン、ヤゲンシュ・C・パティの発明になる1997年9月17日出願の出願番号第08/931,921号の「位相シフト回路製造方法及び装置」と題する米国特許出願にも関連しており、これをここに援用する。上記の特許それぞれは本発明の譲渡人に譲渡されている。
【0003】
(技術分野)
本発明は、集積回路製造の分野に関する。特に、集積回路の製造に使用されるマスクの迅速且つ効率的な設計、補正、及び照合のためのコンセプト並びにシステム設計技術に関する。
【0004】
(関連技術の説明)
集積回路(IC)を設計する際、通常、技術者は、特定の機能を果すべく一体的に連結された個々の素子を含む基本設計回路の作成を支援するコンピュータ・シミュレーション・ツールに依存している。半導体基板において、実際に、この回路を作り上げるには、該回路を、物理的表現、即ち物理的レイアウトに変換する必要があり、こうすることにより、次に、それ自身をシリコン表面上に転写することが可能となる。完成されたICが該素子自身によって具現化されるような形状に、ディスクリート素子回路を変換するオペレーションにおいて、再び、コンピュータ支援設計(CAD)ツールがレイアウト設計者を支援することになる。これらの形状は、ゲート電極、フィールド酸化領域、拡散領域、金属相互接続 等の、回路の個々の要素を作り上げる。
【0005】
これらのCADシステムに使用されるソフトウェア・プログラムは、通常、機能回路を作り出すように、予め定められた設計ルールのセットの下で機能するように構成されている。これらのルールは、しばしば、特定の情報処理及び設計に係る制限により決定される。例えば、該設計ルールは、素子又は配線が、互いに好ましからざる影響を与え合うことがないように、素子間又は相互接続配線間における間隔の許容範囲を規定することもある。設計ルールによる制限は、よく、限界寸法と呼ばれる。回路の限界寸法は、通常、1本の配線の最少幅又は2本の配線間の最少間隔として規定される。従って、限界寸法により、ICの全体的な大きさと密度が決定される。現在のIC技術において、最高技術水準の回路での最少限界寸法は、配線幅と間隔に関して約0.25ミクロンである。
【0006】
回路レイアウトが作られると、集積回路(IC)を製造する次のステップは、そのレイアウトを半導体基板上に転写することである。光学的リソグラフィは、幾何学的形状をシリコン・ウェーハの表面上に転写するための公知プロセスである。通常、光学的リソグラフィ・プロセスは、半導体ウェーハの最表面上にフォトレジスト層を形成することから開始される。次に、通常クロムで形成された完全な非光透過性の不透明領域と、通常石英で形成された完全な光透過性の透明領域とを有するマスクが、フォトレジストがコートされたウェーハを覆うように配置される。次に、光が、可視光源又は紫外線光源によって、マスク上に照射される。この光は、通常、1個又は数個のレンズ、フィルタ、及び/又は鏡を含むレンズシステムを使って集束され、縮小されたマスク像をウェーハ上に生成する。光は、マスクの透明領域を通過して、その下のフォトレジスト層を露光するとともに、マスクの不透明領域により遮られ、その下のフォトレジスト層部分を露光されない状態のままとする。次に、露光されたフォトレジスト層は、通常、フォトレジスト層の露光/非露光領域を化学的に除去する過程で現像される。その結果として作り出されるものは、要求される幾何学形状、形質、配線、及び外形で規定された所要パターンを持つフォトレジスト層で覆われた半導体ウェーハである。次に、このパターンは、ウェーハの下層領域をエッチングするために使用される。
【0007】
上記の設計ルールの他にも、光学的リソグラフィに用いられる露光ツールの解像度値によっても、集積回路レイアウトの設計者に対して制限が課せられる。露光ツールに対する解像度は、露光ツールがウェーハに関する繰り返し露光可能な最少の形質として規定される。現在、最も進化した光学露光ツールの解像度は、約0.25ミクロンである。レイアウトの限界寸法が小さくなり、それがリソグラフィ装置の解像度値に近づくにつれ、マスクとフォトレジストに現像された実際のレイアウトパターンとの間の一致性は著しく低下する。特に、回路形質のパターン現像における差は、相互の形質の近接度に左右されることが観察される。
【0008】
IC設計におけるこれらの制限に留意する場合、ICパターンを記述するデータは、通常、GDS−IIデータ・ファイルのように、圧縮された階層的様式で表現される点に注目する必要がある。高レベルのパターン表現階層では、形質は、概念的様態で表される。例えば、メモリー・アレーは、所定のセルをある特定数の列と桁を反復したものとして記述される。その次に低いレベルの階層に、サブセルAとBとを含む基本メモリー・セルを記述することも可能である。最後に、最も下のレベルでは、最も基本的なサブセルは、幾何学的な基本的矩形又は多角形を含んでいる。物理的マスクを生成するためには、先ず、階層的に記述されたすべての幾何学的インスタンスを列挙することによって、階層データを平坦化する必要がある。通常、階層を平坦化すると、パターンを表現するのに必要とされるデータ記憶量の値は、数桁増える結果となる。
【0009】
階層を平坦化すると、特定のIC設計を表現するファイルのサイズをこのように大幅に増加する結果となるので、マスク製造過程の最終点で階層を平坦化することが望ましく、最も望ましいのは、物理的製造前において、マスク設計がEB装置にロードされる時点である。しかしながら現在、複雑なICのマスク製造においては、この平坦化プロセスは、より早いステップで行われる。これは、複雑なICの原型となるマスク設計が、通常、この原型の設計に係る多くのオペレーションの1つ1つを順次実行し完了した後に、加工されることに起因する。これらのオペレーションは、複雑なICの限界寸法が光学的リソグラフィの解像度の限度に接近するほど、複雑なIC用のマスクに精度が必要となるために行われる。現在、これらのオペレーションには、順次行われる原型設計データの平坦化が多少必要であり、望ましい時期より早いステップで設計データの平坦化を行う結果となっている。
【0010】
これらのオペレーションには、論理演算の実行、光学的近接補正の生成、位相をシフトしたマスクの生成、及びこれらのオペレーションを済ませたマスクの設計ルールの照合が含まれる。例えば、物理的なマスク製造過程は、使用されている特定のEBマシンによっては、マスクに既知の歪を生じさせる可能性があるため、マスク製造者は、設計層の間にANDオペレーション又はNOTオペレーションのような論理演算を使ってこれらの既知の歪を補正する新しいマスク層を生成する。更にマスク設計者は、マスクに対する副解像度光学的近接補正形質を生成して、間隔が非常に接近しているパターン形質をリソグラフィによりウェーハのレジスト層に転写するときに起きる近接効果を補正している。同様に、マスク設計者は、位相シフト・マスクを生成して、達成可能な回路限界寸法における解像限界の影響を克服している。現在、これらの各オペレーションを実行するためには、原型の設計データを平坦化する必要がある。更に、そしてこれはより重要であるが、これらのオペレーションは、マスク設計における原型の真の階層データ・フォーマットを維持していないため、原型マスクと同一の階層データ・フォーマットを必要とする従来の照合ツールを使用し、先に述べたオペレーションの1つが実行されている過程で既知のマスクを照合することは、極めて困難でかつ膨大な時間を必要とする。
従って、既存のシステムの上記問題点を解決する、集積回路マスク設計のオペレーションを実行する方法及び装置が必要とされている。
【0011】
(発明の概要)
先に述べたように、集積回路設計レイアウトに関するオペレーションを実行するための現在知られているシステムでは、該設計における原型の階層を維持することができない。これは、データ量の大幅な増加、処理速度の低下、及び 従来の照合ツールを使用して、補正のために処理された設計を迅速に照合できないということを含む幾つかの問題を引起す。
従って、本発明は、原型のレイアウト階層が維持されるように、階層的に記述された集積回路レイアウトに関する特定のオペレーション基準のセットに従ってオペレーションを実行するための方法と装置を提供することにより、上記の問題を解決する。
【0012】
このように、本発明の一実施例においては、複数のセルを含む階層的に記述されたフォトリソグラフィ・マスクに対してオペレ−ションを実行するためのシステムにおいて、第1プログラム・データを含むコンピュータ・プログラム・プロダクトが提供される。第1プログラム・データが平坦化されたレイアウトに適用された場合には、レイアウトに関するオペレーションを実行した結果を表すデータを含む出力が生成されるように、第1プログラム・データは、階層的に記述されたレイアウトに対応する階層的に形成された補正データを含んでいる。
【0013】
ある実施例では、第1プログラム・データは、更に、複数のセルに対応している複数のデルタ平面を含むことを特徴とする。この例では、特定セルのデルタ平面は、特定セルの補正面と特定セルの子セルに対応するデルタ平面との間の差を表すデータを含む。更に、複数のセルの各セルに関する補正面は、その補正面が平坦化されたセル・データに適用された場合には、セルに関するオペレ−ションを実行した結果を表す出力を生成することになるデータを含む。
一実施例では、階層的に記述された集積回路レイアウト内の各セル毎のデルタ平面は、セルの各子セル間の相互作用、及びセルの初期の幾何学的形状と各セルの子セルとの間の相互作用を考慮に入れている。
上記実施例の更なる特徴として、第1プログラム・データは算術的又は論理的に記述されたデルタ平面のセットから成っている。更には、第1プログラム・データはGDS−IIデータ・ファイルにより記述することもできる。
【0014】
第1プログラム・データに関して以上に要約した本発明は、代わりに、階層的に記述された集積回路レイアウトに関するオペレーションを実行する方法としても特徴付けられる。本方法は、一実施例では、複数のセルを含む階層的に記述されたレイアウトを第1入力として提供するステップと、特定のオペレーティング基準のセットを第2入力として提供するステップとを含んでいる。また、本方法は、レイアウトに関する特定のオペレーション基準のセットに従ってレイアウト・オペレーションを実行するステップと、階層的に記述されたレイアウトに対応して階層的に形成された補正データを含む第1プログラム・データを生成するステップも含んでいる。第1プログラム・データは、レイアウト・オペレーションに併行して生成されることにより、その第1プログラム・データが平坦化されたレイアウトに適用された場合には、レイアウトに関するオペレーションを実行した結果を表すデータを含む出力が生成される。
【0015】
本方法の他の実施例では、第1プログラム・データは、複数のセルに対応する複数のデルタ平面を含む。この実施例では、特定のセルのデルタ平面は、特定のセルの補正面と特定のセルの子セルに対応するデルタ平面との間の差を表すデータを含む。更に、複数のセルの各セルにおける補正面は、補正面が平坦化されたセル・データに適用された場合には、セルに関するオペレーションを実行した結果を表す出力を生成するデータを含む。更には、一実施例では、階層的に記述された集積回路レイアウト内の各セルに対するデルタ平面は、セルの各子セル間の相互作用、及びセルの初期幾何学形状とセルの各子セル間の相互作用を考慮に入れている。
【0016】
第1プログラム・データが複数のセルに対応する複数のデルタ平面を含むことを特徴とする他の実施例では、第1プログラム・データを生成するステップが更に階層的に記述されたレイアウトをコンパイルするステップとリンクするステップを含む。この場合、コンパイルするステップは、特定のオペレーティング基準のセットに応じてセル毎に第1補正層を生成することを含む。リンクするステップは、特定のオペレーティング基準のセットに応じて各セルの補正層を修正してセル毎にデルタ平面を生成することを含む。この場合、各セルのデルタ平面は、セルの各子セル間の相互作用、及びセルの初期幾何学的形状とセルの各子セル間の相互作用を考慮に入れている。
【0017】
本実施例の更に他の特徴として、レイアウト内の各セルに関し、セルのデルタ平面と、セルの子セルにおけるデルタ平面のと和がセルの補正面を構成している。複数のセル内の各セルにおける補正面は、その補正面が平坦化されたセル・データに適用された場合には、セルに関するオペレーションを実行した結果を表す出力を生成するデータを含む。上記実施例の他の例では、コンパイルのステップとリンクのステップは、それぞれ集積回路レイアウトの深度方向トラバースを含む。
【0018】
本方法の他の実施例では、リンクのステップとコンパイルのステップは、更に各セルが以前に定義されたか否かを確認するステップと、以前に定義された各セルに関するセル定義の第1インスタンスの場所を示しているデータを含む第1補正層及びデルタ平面を生成するステップを含んでいる。
【0019】
本方法の更に他の実施例は、第1補正レイアウトを記述する第2プログラム・データを作り出すために、第1プログラム・データを、集積回路レイアウトを記述するデータと組み合わせるステップを含んでいる。次に、第2プログラム・データは、設計ルール・チェッカーに送られ、設計ルール・チェッカーが作動して、第1補正レイアウトが集積回路設計ルールのセットの範囲内にあるか否かを確認する。
本発明の他の実施例は、以上に要約された方法ステップに従って作られるフォトリソグラフィ・マスクを特徴とする。
【0020】
最後に、上記実施例の方法ステップは、一例としてはこれらのステップを実行する命令のプログラムを走らせるコンピュータにより行うことができ、この場合プログラムは、ハードディスク又はサーバーのような適当なコンピュータ記憶媒体に記憶される。
【0021】
第1プログラム・データ及び方法に関して以上に要約した本発明は、代わりに、階層的に記述された集積回路レイアウトに関するオペレーションを実行するための装置として特徴付けられる。本装置は、一実施例では、複数のセルを含む階層的に記述されたレイアウトを第1入力として受入れるためのリソースと、特定のオペレーティング基準のセットを第2入力として受入れるためのリソースとを含んでいる。また、本装置は、階層的に記述されたレイアウトに関する特定のオペレーティング基準のセットに従ってレイアウト・オペレーションを実行するオペレーション・エンジンと、階層的に記述されたレイアウトに対応する階層的に形成された補正データを含む第1プログラム・データを生成する階層維持手段も含んでいる。第1プログラム・データは、レイアウト・オペレーションに併行して生成されることにより、その第1プログラム・データが平坦化されたレイアウトに適用された場合には、レイアウトに関するマスク・オペレーションを実行した結果を表すデータを含む出力が生成されるようにする。
【0022】
装置の他の実施例では、第1プログラム・データは、複数のセルに対応する複数のデルタ平面を含む。この実施例では、特定セルのデルタ平面は、特定セルの補正面と特定セルの子セルに対応するデルタ平面との間の差を表すデータを含む。更に、複数のセルの各セルにおける補正面は、補正面が平坦化されたセル・データに適用された場合には、セルに関するオペレーションを実行した結果を表す出力を生成するデータを含む。更に、一実施例では、階層的に記述された集積回路レイアウト内の各セル毎のデルタ平面は、セルの各子セル間の相互作用、及びセルの初期幾何学形状とセルの各子セル間の相互作用とを考慮に入れている。
【0023】
別の例では、装置はコンパイラとリンカも含んでいる。コンパイラは特定のオペレーティング基準のセットに応じて各セル毎に第1補正層を生成する。リンカは特定のオペレーティング基準のセットに応じて各セルの第1補正層を修正してセル毎にデルタ平面を生成する。この事例では、各セルのデルタ平面は、セルの各子セル間の相互作用、及びセルの初期幾何学形状とセルの各子セル間の相互作用とを考慮に入れている。
【0024】
本実施例の更に他の特徴として、レイアウト内の各セルに関し、セルのデルタ平面とセルの子セルのデルタ平面との和がセルの補正面を構成する。複数のセル中の各セルに対する補正面は、その補正面が平坦化されたセル・データに適用された場合には、セルに関するオペレーションを実行した結果を表す出力を生成するデータを含む。上記実施例の他の例では、コンパイラとリンカは各々に集積回路レイアウトの深度方向トラバースを行い、補正面とデルタ平面のそれぞれを生成する。
【0025】
本装置の更に他の実施例は、第1補正レイアウトを記述する第2プログラム・データを作り出すために、第1プログラム・データを集積回路レイアウトを記述しているデータに組み合わせるリソースを含んでいる。第1補正レイアウトが集積回路設計ルールのセットの範囲内にあるか否かに関する指示を与えるために設計ルール・チェッカーを備えている。
本装置の他の実施例では、コンパイラとリンカは、各セルが以前に定義されたか否かを確認するため、及び以前に定義された各セルについてのセル定義の第1インスタンスの場所を示すデータを含む第1補正層並びにデルタ平面を生成するために作動させることができる。
【0026】
最後に、上記実施例の装置は、一例では、原型のレイアウト階層が維持されるように、階層的に記述された集積回路レイアウトに関するコンピュータにオペレーションを実行させるための、具体化されたコンピュータ読み取り可能プログラム・コードを含むコンピュータ読み取り可能媒体を含むコンピュータ・プログラム・プロダクトとして特徴付けられる。
【0027】
本発明の上記実施例の各々は、以下の付加説明により更に特徴付けることができる。例えば、第1プログラム・データのデルタ平面は、算術的又は論理的の何れかで記述されたデータを含んでいてもよい。更には、レイアウトに関する実行されるオペレーションには、例えば、OPC補正及びAND、NOT、OR、NOR、NANDのような論理演算を始めとする如何なる論理的又は算術的演算も含まれる。
【0028】
同様に、第1プログラム・データは、GDS−IIのような、如何なる階層的データ・フォーマットであってもよいし、コンピュータ読み取り可能媒体は、ハードディスク・ドライブ又はサーバーのようなデータ・ファイル又はプログラム・ファイル何れかの記憶措置に適する媒体を含んでいてもよい。最後に、本発明の上記実施例の各々は、明視野、暗視野、及び位相シフト・レイアウトを始めとしてどのようなレイアウトにも適用できる。
本発明の他の観点及び利点は、以下の図面、詳細な説明、及び 請求の範囲を吟味することにより理解できる。
【0029】
(実施形態の詳細な説明)
上記したように、フォトリソグラフィ・マスクの製造では、IC設計を表すデータを、マスクの実際の製造過程における最終時点で平坦化することが有利である。しかしながら、この平坦化が望ましい時点以前に行われる場合もある。これは、これは、複雑なICの原型となるマスク設計が、通常、この原型の設計に係る多くのオペレーションの1つ1つを順次実行し完了した後に、加工されることに起因する。これらのオペレーションには、論理演算の実行、光学的近接補正の生成、位相をシフトしたマスクの生成、及びこれらのオペレーションを済ませたマスクの設計ルールの照合が含まれる。現在、これらのオペレーションには、順次行われる原型設計データの平坦化が多少必要であり、望ましい時期より早いステップで設計データの平坦化を行う結果となっている。この早期のデータの平坦化は、必要なデータ記憶量の値を大幅に増大させ、それに対応してこれらのオペレーションの速度が低下するという結果を招く。更に、現行の照合システムは通常、同一の入力データ階層を必要とするので、非階層的方法で設計を修正した場合、これらの修正された設計を照合する重要なステップの実行は、不可能でないとしても困難なものとなる。
【0030】
本発明は、設計の原型における真の階層が維持されるように、入力階層IC設計に関するオペレーションを実行することにより上記問題の解決を図る。本発明における種々の実施形態には、集積回路製造で使用されるマスクの照合と補正とを行うための、そして設計レイアウトに関する論理演算を行うためのコンピュータ・システムが含まれている。これらの実施形態では、特定マスクの外観を定義する階層的マスク定義データを受入れる。次に、これらの実施形態では、データの出力セットを生成する。一実施形態では、この出力データは、OPC補正されたマスク定義を含んでいる。本発明の他の実施形態は、OPC補正又はマスク照合手法を実行するシステムを使って生成された実際のマスクを含んでいる。本発明のその他の実施形態では、OPC補正又はマスク照合技術を実行するコンピュータ・プログラムを有するコンピュータ読み取り可能媒体(例:ハードディスク、CD、及び 他のコンピュータ・プログラム記憶装置ツール)を含んでいる。
【0031】
図面に関連して本発明を説明する前に、本発明概念の一実施形態についての概要について説明する。このように、本発明の一実施形態では、レイアウトの階層的定義を受入れるため、そして設計レイアウトに関するオペレーションを実行するエンジンによって提供される補正情報を階層的に含む1つ或いはそれ以上の追加的データ層を生成するために、階層保存手段を使用する。これらの追加層は、その層の階層的定義で各ノードに関連づけられるように記憶される。
【0032】
以下の定義を本明細書に使用する。補正面を平坦化されたノードに適用することにより、出力がそのノードに関する補正された設計となるように、補正面は、階層の何れのノード(セル)とも関連づけられる。デルタ平面は、本質的には、ノードの補正面と、その直下にある全ての子デルタ平面の合計との間の差である。従って、あるセルの補正面は、上記セルに対するデルタ平面に、上記セルの直下にある子セルのデルタ平面を足したものに等しい。階層の葉セルは子セルを持たないので、何れの葉セルにとっても補正面は上記葉セルのデルタ平面に等しくなる。この方法によれば、本発明の一実施形態では、レイアウトの全体的な補正は、階層中の各セルに対するデルタ平面を保存するだけで提供できるようになるので、各セルの補正面を保存する必要が無くなる。
【0033】
本発明の一実施形態の背後にある基本的な思想を、コンパイルとリンキングとを含む2つのステップに分けて説明する。コンパイルステップでは、設計レイアウトに関して実行されるべきオペレーションに従って、階層中の全ての幾何学的初期形状に対して補正が生成される。リンクステップでは、親セルの子セルと親セルの初期の幾何学形状との光学的重なりにより、余分な補正が行われる。従って、追加的な補正だけが記憶される。
【0034】
デルタ・アルゴリズムは、子セルの重なり及び親セルの幾何学形状と子セルとの間の重なりのみを考慮することにより、デルタ/追加情報を計算処理する。重なりのみが親セルにとって必要な追加的補正変更に寄与することになるので、これらの区域のみが考慮される。重なり区域は単に幾何学形状の重なりにとどまる訳ではなく、近接重なりも含んでいる。より普遍的な定義を採用することにより、全ての近接効果/補正を考慮に入れることができる。あるセルにとってのデルタ・アルゴリズムの出力をここでそれ自身のデルタ平面と呼ぶことにする。階層ツリーの葉は、こうしてそれらの補正面に等しいデルタ平面を有する。
【0035】
コンパイル時には、全ての葉に対する補正面は、提供された平坦化されたデータに関する所要のオペレーションを実行するオペレーション・エンジンに対し、各葉毎の幾何学的初期形状を記述する平坦化されたデータを提供することによって生成される。リンク時には、どのサブセルも重なっていない場合は、この親セルにとっての補正面は、その子セルのデルタ平面の和に等しい(上に述べたように、この親セル用に記憶されるべき追加的デルタ平面情報は無くなる)。仮に重なりがあれば、重なり区域は平坦化され、平坦化された重なり区域に対する中間的な補正面が生成される。必然的に、この中間的補正区域は、その子供の全補正面の和を減算するために使用され、その差がリンクされるセルに対応するために階層的に記憶されるデルタ平面である。
【0036】
現在のGDS−II及び完全なレイアウトを記述する他の設計データベースフォーマットのほとんどは、別々の層に異なるマスク及びチップレベルを配置することを含んでいる。本発明の様々な実施形態に導入されようとしているものは、層コンセプトに関するねじり、即ち論理演算(例:XOR、AND)及び算術演算の両者が基盤とすることのできる算術層である。例えば、OPCオペレーションに関して、特定のOPC形質を表す補正層では、例えば「−1」は負のセリフを、「+1」は正のセリフを、そして「−2」はある1方向の重なりが微小な端突合せをそれぞれ意味するように算術層に基づくことができる。リンキング中は、構造を通して漸増又は微分補正を計算するために全補正層がアルゴリズムを使って算術的に生成される。これらのデルタ平面又は算術層は、識別可能な層としてデータベースフォーマットで露光される(例:+1、−1、−2等を層1、2、3にマッピング)。これにより、親セルに対する最終的な補正層が、親セルのデルタ平面、及び 親セルの子供達、孫達、曾孫達、そして、葉のコンパイル時間の補正層からのものなどの、デルタ平面全ての増分の和に等しくなる。
【0037】
階層的データ管理は、デルタ・アルゴリズム又は上述した算術層が使用されない本発明の別の実施形態において補正の生成を行う際にも実行できる。この代替実施形態では、親セルとその子セルとの補正層間の差をとって記憶する代わりに、親子間の補正を比較するために論理演算を使用することができ、ここでは「算術的」差の代わりに「論理的」差が、親セルに記憶される。
【0038】
このように、以上を要約すると、本発明は、マスク記述のためのシステムにおけるデータ階層維持のための方法及び装置を提供する。本発明の好適実施形態の詳細な説明を、以下、図に従って行うが、図1は、単純な集積回路設計レイアウト100及び上記レイアウトの階層表現110を示している。回路レイアウト100は、親セルB、C、Dを含む最終的なセルAを含む。親セルCは、同一セルG1、G2、G3、G4、G5、G6を含む。親セルDは、セルH及び同一セルI1、I2を含む。親セルBは、同一の親セルE1、E2及び同一の親セルF1、F2を含む。親セルE1は、図1に示す初期幾何学形状構造を備えた葉セルJ1、K1を含む。親セルE2は、セルJ1、K1と同じ初期幾何学形状構造を備えた葉セルJ2、K2を含む。親セルF1は、図1に示す初期幾何学形状構造備えた葉セルL1、M1を含む。親セルF2は、セルJ1、K1と同じ初期幾何学形状構造を備えた葉セルL2、M2を含む。階層ツリーレイアウト110は、上記のセルをツリーフォーマットで示しており、ツリーの一番下が葉セルで、ツリーの一番上は最終的なセルAとなっている。葉セルの各々は、時として本願では葉ノード又は子セルとも称され、一方葉ノード上方のセルの各々は、ここでは親セル又は単にノードと称されることもある。図1の集積回路設計レイアウト100は、以下に説明する本発明の実施形態に関連付けた参考IC設計として提供されている。図1に示す単純なICは、例示のためだけに用いるものであり、以下に述べる本発明の実施形態は階層的フォーマットで記述されるどのようなICにも応用可能である。
【0039】
図2は、本発明の一実施形態を組み入れたシステムをブロック線図型式で示したものである。記述されているシステムは、結果的に修正されたIC設計が入力設計の原型における真の階層を維持するように、論理演算又は算術演算が階層的に記述された入力IC設計に関する実行できるものである。上記システムの一実施形態の基本的エレメントは、階層保存手段210とオペレーション・エンジン240とを含む。階層保存手段210はコンパイラ220とリンカ230とを含む。
【0040】
システムの階層保存手段210は、集積回路設計200を入力として記述する階層設計データ205を受入れる。階層保存手段210は、一実施形態ではGDS−IIフォーマットの階層設計データ205を受入れる。他の実施形態では、階層保存手段210は、どんな階層ファイルフォーマットで記述された階層設計データ205でも受入れる。階層保存手段210のコンパイラ220は、オペレーション・エンジン240と共に作動して、設計データ205の各ノードで幾何学的初期形状用の補正データ層を提供する。生成された補正データ層は、以下により詳しく説明するが、オペレーション・エンジン240により実行中のオペレーションに従って、各ノードで幾何学的初期形状に対してなされる変更を表現する。本発明の一実施形態では、オペレーション・エンジン240は、入力設計データ205に関するAND又はNOTのような論理演算を実行する。本発明の別の実施形態では、オペレーション・エンジン240は入力設計データ205に関する光学的近接補正を実行する。本発明の更に別の実施形態では、オペレーション・エンジン240は入力設計データ205の設計ルール照合を行う。
【0041】
コンパイラ220が、入力設計データ205の各ノードに対する補正データ層を生成した後に、リンカ230は、設計の各ノードに対するデルタ平面を生成するために、オペレーション・エンジン240と共に作動する。各セルに対するデルタ平面は、それが、特定セルに対する、補正データ層情報と特定セルにおける子セルの補正データ層全部との合計の差に等しくなるように生成される。一実施形態では、各セルに対するデルタ平面は、各セル内での重なりを考慮するだけで、デルタ/追加情報を計算するリンカ230により処理されるデルタ・アルゴリズムにより生成される。一実施形態では、これらの重なりは、セルの子セル相互間の重なり及び親セル自身の初期幾何学形状とその子セルのそれとの重なりのみで構成されている。一実施形態では、これらの重なり区域は、単に幾何学形状の重なりにとどまらず、近接重複も含む。リンカ230が、入力設計205の各ノードに対してデルタ平面を生成する手段となる処理については以下により詳しく述べる。
【0042】
リンカ230がデルタ平面を生成した後、階層保存手段210は、オペレーション・エンジン240により実行されるオペレーションに従って修正された入力設計205を表す出力データ250を生成するが、この出力データ250は、入力設計データ205の原型における真の階層を維持している。この出力データ250は、原型における変更されていない入力設計データ205と階層的補正データ・ファイル260とを含む。階層的補正データ・ファイル260は、設計データ205と補正データ260とが組み合わされたとき、オペレーション・エンジン240により原型設計データ205に関して実行されたオペレーションを表す修正された設計が生成されるように、設計データ205の各ノードに対するデルタ平面データを含む。
【0043】
階層的出力データ250は、多くの用途に使用できる。第1に、新しい論理演算又は算術演算を出力データ250に関して実行するために、配線262で階層保存手段210に送ることができる。更に、それは階層形式のため、新しく修正された出力設計が、設計中の特定集積回路に対する設計ルールに当てはまることを点検するために照合することができるように、階層的データを受入れる従来型の設計ルール・チェッカー270に送ることもできる。更に、出力データ250は、最終的なデータレイアウト275を構築するように設計データ205を補正データ260と組み合わせ、この組み合わされたデータレイアウト280を平坦化し、この平坦化されたデータを電子ビーム装置に供給することによって、修正された設計データ285を具現化した実際の物理的なマスクを生成するマスク製造265にも使用できる。
【0044】
ここで、設計データ205の各ノードに対する補正データ層及びデルタ平面の生成について、更に明らかにする。図1に関して、コンパイラ220の一実施形態は、深度方向トラバースを用いて設計データにアクセスするが、その場合、最終的な親セルの各枝は、順番にアクセスされることになり、各枝はその葉ノードから上向きにアクセスされる。このように、図1については、コンパイラ220に関するこの実施形態は、集積回路レイアウト100のノードに以下の順序、即ちJ1、K1、E1、L1、M1、F1、L2、M2、F2、J2、K2、E2、B、G1、G2、G3、G4、G5、G6、C、H、I1、I2、D、Aの順にアクセスすることになる。コンパイラ220は、ツリーをトラバースしながら、オペレーション・エンジン240に、各セルの初期幾何学形状に対応する平坦化されたデータを提供する。オペレーション・エンジン240は、平坦化されたデータに関するオペレーションを実行し、このオペレーションの結果を階層保存手段210に戻す。例えば、図1について、仮にJ1がコンパイルされたとすると、オペレーション・エンジン240は平坦化されたデータJ’=J+△Jを戻すことになる。一実施形態では、データ記憶量は、△Jについての上記等式の解を出し△Jの値をセルJに対する補正層として記憶する階層保存手段210の分だけ減少する。この処理過程は、ツリー全体がトラバースされるまで設計内のセル毎に繰り返される。次に、設計データ205が以下の方法でリンカ230によりリンクされる。ツリーは、上記方法で再度トラバースされ、各セル毎に重なり区域が見つけ出され平坦化される。次に、平坦化された重なり区域は、オペレーション・エンジン240に入力され、次に、このオペレーション・エンジン240が、データに関するオペレーションを行って、それを階層保存手段210に戻す。リンカ230は、オペレーション・エンジン240から戻されたデータを使って、各セル毎のデルタ平面を生成するためにリンカ230により使用される中間補正層を作り出す。デルタ平面の生成は図6並びに図10に関連させて、以下により詳しく説明する。次に、設計の各セル毎のデルタ平面は、階層補正データ・ファイル260に入力設計データ205の階層に対応する階層フォーマットで記憶される。
【0045】
図2に説明したように、本発明の一実施形態では、階層保存手段210は、コンパイラ220とリンカ230との機能を実行するコンピュータ読み取り可能媒体上に記憶されたプログラム・コードを実行するコンピュータ・システムを含む。本発明の一実施形態では、オペレーション・エンジン240も又コンピュータ読み取り可能媒体上に記憶されたプログラム・コードを実行するコンピュータ・システムを含む。本発明の一実施形態では、階層保存手段210とオペレーション・エンジン240とは、コンパイラ220、リンカ230及びオペレーション・エンジン240を合わせた機能を実行する、コンピュータ読み取り可能媒体上に記憶されたプログラム・コードを実行する単一のコンピュータ・システムを含む。別の実施形態では、階層保存手段210とオペレーション・エンジン240とは、2つ又はそれ以上の異なるプログラム・コードを実行する単一のコンピュータ・システム、又は2つ又はそれ以上の異なるプログラム・コードを実行する多数の別々のコンピュータ・システムの何れかを含むが、この場合、1つのコードは階層保存手段210の機能用であり、別のコードはオペレーション・エンジン240の機能用である。この実施形態では、階層保存手段210は、APIを介してオペレーション・エンジン240にデータを選択的に送る。この実施形態では、本発明の階層保存手段210は、有用な階層データ出力を提供するために、現在存在するオペレーション・エンジン240と通信し、共に作動するように修正することができる。
【0046】
上述したコンピュータ読み取り可能媒体は、ハードディスク、CD、フロッピーディスク、及びサーバーメモリを始めとするいずれのコンピュータ記憶装置ツールから成ってもよいがこれらに限定されるものではない。プログラム・コードを実行するコンピュータ・システムは、オペレーション・エンジン240と階層保存手段210との両方の場合においても、例えば、Windows NTオペレーティング・システム又はSun Solarisワークステーションを実行するデスクトップ・コンピュータを始めとして、相応しいものなら何れのコンピュータ・システムでもよい。
【0047】
図3に移るが、これは図2のシステムの実施形態からの出力となる典型的な階層データ・ファイルを単純化して示したものである。補正データ320の階層データ・ファイルは、図2のシステムが図1の単純化された集積回路レイアウト100に関して作動するように適用された場合に生成される補正データの単純化バージョンを表している。上述のように、階層設計データ205は、階層補正データ260を提供するために、オペレーション・エンジン240と共に働く階層保存手段210に送信される。設計レイアウト310の単純化された階層データ・ファイルは、オペレーションの実行に際して、データの増加に本発明が及ぼす最少の効果を描くために示されている。というのは、図示のように、補正データの階層データ・ファイル320は、入力データ・ファイル310と1対1で対応する構造で記憶させることができるからである。これにより、マスク生産や設計ルール照合のような全体的に修正された設計に関する他の機能を実行するために、2つのデータ・ファイル310と320とを迅速に組み合わせを容易となる。
【0048】
階層保存手段210がセルをトラバースするとき、階層保存手段210は、そのセルがすでにトラバースされたセルと同一であるか否かを判定することにも留意されたい。もし同一であるなら、階層保存手段は、上記セルに対するデルタ平面を直接確定するために処理時間を割くことはない。その代わりに、階層保存手段は、定義中の上記セルの第1インスタンスにポインタを提供することにより、真の階層を維持する。例えば、これは、図1に示すように、同一セルであるセルF1とF2とにより、補正データの階層データ・ファイル320により示される。先に述べたように、本発明の一実施形態では、階層保存手段210は、深度方向の形態で、葉ノードから最終的な親セルまで、設計データ205をトラバースする。このように、F1はF2の前にトラバースされることになり、このセルに対して、補正データ△F1は、ファイル320でラベル325により示されるように生成され記憶されることになる。しかしながら、セルF2がトラバースされるときには、F1用の補正データに対するポインタのみが記憶され、F2に関しては、直接的な補正データは何も処理されない。これはラベル330により示される。このように、処理時間とデータボリュームとの両方が縮小される。
【0049】
図4は、設計レイアウトの階層構造が本発明の一実施形態により維持される階層的集積回路設計に関する論理演算又は算術演算を行う方法を、フローチャート形式で示している。その最も単純なレベルでは、該方法はコンパイル処理とその後に続くリンキング処理とから成っている。階層的設計データレイアウトが、ブロック400に提供されると、ブロック410で、先に図2と図3に関連して述べたやり方で設計ツリーにアクセスする。コンパイル処理はブロック415で開始されるが、ここではツリー内の第1セルに対する階層データが入手される。次にブロック425では、上記セルが以前に定義されているか否かが確認される。以前に定義されている場合には、入手されたセルは、以前に定義された補正データにブロック427で関連付けられ、ツリー中の次のセルがブロック415で入手される。上記セルが以前に定義されたことがない場合には、上記セルの平坦化された初期構造がブロック430で入手されて、ブロック435に送られ、そこで、その平坦化された初期データに関して、論理演算又は算術演算が実行される。次に、修正された平坦化された初期データがブロック440に送られ、次に、このデータは、スロック445で処理され、図2で△Jに関連して先に説明したように、所要の補正データを分離する。次に、分離された補正データは、ブロック450で原型設計データに対応する階層様式で記憶される。ブロック455では、セル全てがトラバースされたかどうかが確認される。トラバースされていたなら、リンキング処理がブロック460で開始され、トラバースされていなかった場合には、全セルがトラバースされコンパイルされるまで、ブック415でコンパイルが継続される。
【0050】
リンキング処理は、コンパイル処理と同じやり方で、ブロック460で設計ツリーにアクセスすることから開始される。処理はブロック465で継続され、ここではツリー中の第1セルに対する階層データが入手される。次に、ブロック470で、上記セルが以前に定義されているか否かを確認する。以前に定義されている場合には、入手されたセルは、以前に定義された補正データにブロック427で関連付けられ、ツリー中の次のセルが、ブロック465で入手される。上記セルが、以前に定義されたことがない場合には、図2に関連して先に説明したように、上記セルの重なりがブロック475で確認される。次に、これらの重なり区域は、ブロック480で平坦化され、その平坦化されたデータがブロック435に送られ、ここでは先に論じたよう平坦化されたデータに関する論理演算又は算術演算が行われる。平坦化されたデータに関して行われたこの処理は、次に、ブロック483で中間補正層を生成するために使用され、ブロック485で、セルに対するデルタ平面が生成され、これがブロック490において階層的データ・フォーマットで記憶される。デルタ平面は、ツリー中の各セル毎に保存する必要のある唯一のデータである。先に述べたように、親セルとその子セルが決まると、親セルに対する補正情報とその子セル全部の補正データとの合計の差は、デルタ平面に等しいからである。従って、その後、階層ツリーの葉は、コンパイル時に確認された自身の補正面に等しいデルタ平面を有することとなる。ブロック495では、ツリー内のセル全てがトラバースされたかどうかを確認する。トラバースされていた場合は、処理は停止し、出力データは、先に述べたように、種々の機能のために使われるが、そうでない場合には、ツリー中の全セルがトラバースされてしまうまでブロック465でリンキング処理が継続される。
【0051】
図5は、本発明の特定の実施形態が、図1の親セルF1に関してどのように論理演算を実行するのかを示している。本例で必要とされているものは、親セルF1に関する論理NOT演算を実行することであると仮定する。必要とされている出力は、図5にF1(NOT)として示している。このオペレーションを直接実行することは、図4のブロック435に関連し先に述べた方法で、図2のオペレーション・エンジン240を使って、葉L1を表している平坦化されたデータに関してNOT演算を、そして、M1を表している平坦化されたデータに関してNOT演算を実行する。次に、これらのオペレーションの結果は、補正データが適当なノードに関係付けられるような階層的方法で記憶される。これらの結果は、図5にL1(NOT)及びM1(NOT)として示している。しかしながら、本発明の教示が無ければ、単純にL1(NOT)とM1(NOT)とを合計することにより、必要とされるF1(NOT)を得ることはできない。このことを、L1(NOT)とM1(NOT)とを合計することにより得られる、間違った結果510により示している。
【0052】
本発明の一実施形態は、正しい補正結果F1(NOT)を入手するために、次のようにオペレーションを行う。図2を参照すると、階層的設計データ205は、この単純な本例では、親セルF1を表すデータのみから構成されているが、このデータ205は、階層保存手段210のコンパイラ220に送られる。コンパイラ220は、葉L1を表す平坦化されたデータを、オペレーション・エンジン240に送るが、この場合、エンジン240は、供給されたデータに関して論理NOT演算を実行して、葉L1のNOTを表す平坦化されたデータを戻す。上に述べたように、コンパイラ220は次にL1に対する補正データを生成して、このデータを階層的補正データ・ファイル260に記憶する。同じ処理が、葉M1についても繰り返される。親セルF1に関係する初期の幾何学形状が無いので、親セルF1のコンパイルは、F1に対する補正データを生成しない結果となる。F1のコンパイルの後、リンカ230が働いて、リンキングステップ中に親セルF1に対するデルタ平面520を生成するが、これについては図6に関連して後で詳しく説明する。デルタ平面520は、L1(NOT)及びM1(NOT)と合計されたとき、図5に示すように正しい要求される結果F1(NOT)が得られるように生成される。このデルタ平面データは、親セルF1に関係付けられるように、階層的補正データ・ファイル260に階層的に記憶される。本例は、本発明の1実施形態を、サンプルICレイアウトに関する特定の論理演算を実行する際に使用することについて示したものにすぎない。従って、本発明の本実施形態は、階層的方法で記述されたICレイアウトであれば如何なるICレイアウトでも、如何なる論理演算をも実行に用いることができるのは明らかである。
【0053】
図6は、図5のデルタ平面520が本発明の一実施形態によりどのように生成されるかを帰納的に示している。図2に戻りこれを参照すると、オペレーション・エンジン240が、コンパイルステップ中に葉セルL1及びM1の平坦化された初期データに関してそれぞれに論理NOT演算を実行した後、階層保存手段210は、親F1のリンキング中に作動して親セルと平坦化されたこれらの区域内に重なり区域を発見600し、重なり区域640を生成する。重なり区域640に対するこの平坦化されたデータは、次にブロック610でオペレーション・エンジン240に送られ、重なり650のNOTが、オペレーション・エンジン240により生成される。次に、論理NOT演算が、親F1に関して実行され、ブロック620で平坦化された形式のF1(NOT)を生成する。最後に、デルタ平面520は、重なり区域650のNOTと平坦化されたF1(NOT)との間の差をとることにより生成され、このデルタデータは階層的補正データ・ファイル260に記憶される。
【0054】
OPC補正されたレイアウトを生成するためのシステムに、本発明を使用することについてこれより説明する。先に述べたように、集積回路設計の造形が次第に小型になるにつれ、光学的リソグラフィの解像限界が露光処理に及ぼす影響が増大する。例えば、回路形質のパターン現像における差は、形質相互間の近接度に左右されることが確認されている。近接効果は、間隔が非常に近接したパターン形質がウェーハのレジスト層にリソグラフィ転写されるときに起きる。間隔が非常に近接した形質部分の光波は相互作用しあって、その結果最終的転写パターン形質に歪が生じる。形質のサイズと間隔とがリソグラフィ・ツールの解像限界に近づいたときに起きる別の問題は、角(凹及び凸)がそれぞれの角にエネルギーが集中又は不足することにより過剰露光又は過小露光する傾向が強いということである。大型形質及び小型形質が同じマスク・パターンから転写される時には、小型形質の過剰露光又は過小露光という別の問題も起きる。
【0055】
近接効果の問題を解決するために多くの方法が開発されてきた。これらの方法には、マスク配線幅の予補償、フォトレジスト層厚の可変化、多重層フォトレジスト処理の使用、光学的結像と共に電子ビーム結像を使用すること、そして最後には、近接効果を補正するために原型マスク・パターンに付加的な形質を加えることが含まれる。この最後の方法は光学的近接補正(OPC)として知られている。
【0056】
図7は、設計レイアウトに対して行うことが可能な光学的近接補正の例を示している。OPCが使用されるときに原型マスクに加えられる追加形質は、通常サブ・リソグラフィ(即ち、露光ツールの解像度より小さな寸法を有する)であり、従ってレジスト層に転写されない。代わりに、それらは、最終的に転写されるパターンを改良し近接効果を補正するように、原型パターンと相互作用し合う。例えば、図7に示すように、所要パターン710が、近接効果に対する補正無しにリソグラフィ転写された場合には、実際にはパターン720のようになる。OPC手法を用いると、正のセリフ732と負のセリフ734とが所要パターン710に加えられて、近接効果を補正するために必要なマスク730を形成することができる。同様に、図7では、典型的な所要トランジスタ・ゲート・パターン740上の近接歪の効果を、実際に転写されたパターン750と752により示している。ハンマーヘッド762、補助棒764、及びバイアス棒766により表されるOPC補正が。原型の所要マスク・パターンに加えられると、原型の所望形状がより正確に転写されることになる。トランジスタ・ゲートの場合、ハンマーヘッド形状762は、配線の端が短くなるという影響を排除して、ゲートのポリシリコン部が、アクティブ領域742を越えて確実に延びるように設計されている。補助棒764は、転写されたゲートパターンの幅を縮小させる傾向にある分断ゲート効果を補正するよう設計されている。最後に、バイアス棒766は、追加的な転写パターン752により示される、密に詰め込まれたゲートの影響を排除するために設計されている。幾つかの例では、現に存在するOPCプロダクトは、ルールをベースとしたアルゴリズムを用いて特定の幾何学形状に対する近接補正を生成する。このタイプのシステムでは、設計レイアウトは、予め定められたレイアウト・パターンについて分析され、先に述べたタイプのOPC形質の内の1つが、設計レイアウトのその区域に対して生成される。しかしながら、本発明の一実施形態とは違い、以前のOPCプロダクトは原型設計レイアウトの真の階層的データ構造を維持する能力は無い。
【0057】
IC設計レイアウトに対するOPC補正の生成に供されると同時に、原型設計レイアウトの真の階層的データ構造を維持することが可能な本発明の一実施形態について、図8を参照し、以下に説明する。図8のシステムは、図2と図4それぞれにつき説明したシステム及び方法の特定の実施形態であるので、この説明には、参考として図2及び図4についての上記説明が含まれる。
【0058】
図8において、集積回路チップ設計800は、階層設計データ810により表されており、それは一実施形態ではGDS−IIデータ・フォーマットで表されている。設計データ810は、本発明の一実施形態を組み入れているOPCアルゴリズム840を実行するコンピュータ・システムに対する入力として提供される。コンピュータ・システム840は図2と図4に関連し先に説明した方法で階層的補正データ845を作り出すために作動する。これに関連して、コンピュータ・システム840は図2の階層保存手段210とオペレーション・エンジン240との両方を含んでいるが、コンピュータ・システム840のこのオペレーション・エンジン240は、入力設計データ810に関し作動して光学的近接補正を行う、明確に定義されたOPCオペレーション・エンジン240である。
【0059】
図8に示すように、出力階層的補正データ845は、OPC補正設計の設計ルール照合を行うために、原型設計データ810と共に従来型の設計ルール・チェッカー850に送られる。同様に、この出力は、ブロック860に示すように設計データ810を補正データ845に組み合わせることにより、リソグラフィ・マスクを作るのに使うこともできる。次に、この組み合わされたデータは、平坦化されて、EB装置が作動してマスク870を作るために、ブロック865に示すようにEB装置に書き込まれる。
【0060】
図8のシステムの一実施形態では、コンピュータ・システム840は、コンパイラ220、リンカ230、及びOPCオペレーション・エンジン240の機能を果たすコンピュータ読み取り可能媒体上に記憶されたコンピュータ・プログラム・コードを実行する。別の実施形態では、コンピュータ・システム840は、2つ又はそれ以上の異なるプログラム・コードを実行する単一のコンピュータ・システム、又は2つ又はそれ以上の異なるプログラム・コードを実行する多数の個別コンピュータ・システムの何れかを含むが、1つのプログラム・コードは階層保存手段210の機能用のもので、別のプログラム・コードはOPCオペレーション・エンジン240の機能用である。この実施形態では、階層保存手段210は、APIを介してOPCオペレーション・エンジン240にデータを選択的に送る。この実施形態を用いる場合は、本発明の階層保存手段210は、階層データ出力を役立てるために、現に存在しているOPCオペレーション・エンジン240と通信し作動するように修正することもできる。
【0061】
上記のコンピュータ読み取り可能媒体は、ハードディスク、CD、フロッピーディスク、及びサーバーメモリを始めとする何れのコンピュータ記憶装置ツールを含んでもよいが、これらに限定される訳ではない。プログラム・コードを実行するコンピュータ・システムは、OPCオペレーション・エンジン240と階層保存手段210との両方の場合においても、例えばWindows NTオペレーティング・システム又はSun Solarisワークステーションを実行するデスクトップ・コンピュータを始めとして、相応しい何れのコンピュータ・システムで構成してもよい。
【0062】
単に、階層的入力が与えられることによりOPC補正行うオペレーション・エンジンは、当分野で公知である。図8のシステムの一実施形態では、OPCエンジン240は、システムのユーザーが制御できる方法でOPC形質を生成することが可能な、ルールをベースとしたOPCである。例えば、ユーザーは、使用すべき補正ルール、及び 設計レイアウトに使用すべき形質のサイズを定義することができる。更に、システムの一実施形態では、バイアス配線766の場所とサイズとを、補正中のICパターン形質のサイズとピッチとにより変え、及び/又は、トランジスタ・ゲート領域のような設計の重大な区域だけに使用を限定することもできる。更に、本システムの別の実施形態では、OPCエンジン240は、トランジスタ・ゲートのような重大区域に範囲を限定した方法又は全体的なIC設計に範囲を広げた方法の何れでも、補助形質764を応用することもできる。更に本システム別の実施形態では、OPCエンジンは、重大区域に補正形質を選択的に配置すると同時に、正確な回路性能のためには補正形質を必要としない区域にはそれらを配置しないようにもできる。本実施形態の一例では、OPCエンジンはバイアス及び補助形質をトランジスタ・ゲートに配置するように制限し、ポリシリコンゲート層の重要でない連結領域は補正されないままとすることもできる。また。他の例では、OPCエンジンは重大なトランジスタ・ゲート線端を区別して、ハンマーヘッド補正をこれらの区域に適用して線端が短くなるのを緩和する。最後に、本発明の他の実施形態では、OPCオペレーション・エンジンは、本願で先に援用したファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲンシュ・C・パティの発明になる1997年9月17日出願の出願番号第08/931,921号「位相シフト回路製造方法及び装置」と題する米国特許出願に開示されているもののような位相シフト・マスクのOPC補正に供することもできる。
【0063】
図9は、図8のシステムの一実施形態が、図1の葉セルJ1とK1との初期幾何学形状のOPC補正にどのように供されているかを示している。親セルE1の補正されていない葉セルJ1とK1とを示している。J1の平坦化された初期幾何学形状データが、階層保存手段210に送られると、コンパイラ220はOPCエンジン240と共に作動して、図2に関連し先に論じた方法で補正面△J1を準備する。この事例では、OPCエンジンは、マスクが生産されウェーハを露光するために使用されるとき正しい結果を出すためには、J1の初期幾何学形状が正のセリフ905を必要とすることを、自身のルール定義に基づき決定している。同じ処理が、補正面△K1を生成するために、K1の平坦化された初期幾何学形状に関しても実行されるが、ここでもやはり正のセリフ905が含まれている。次に、これらのセルの各々は、先に述べたように、リンカ230によりリンクされて各セル毎にデルタ平面を生成する。これらのセルは葉ノードであり重なり区域を持たないので、それら各自のデルタ平面は、それらのコンパイルされた補正面に等しい。更に、補正された葉セル910と920を示しているが、それらはJ1+△J1、及びK1+△K1をそれぞれ表している。
【0064】
図10(a)−(b)は、本発明の一実施形態による、図4の方法が、OPCオペレーションに関し、図1の親セルE1内の重なり区域に対して、どのように中間補正層を生成するかを示している。図10(a)は、補正済みの葉セルJ1 910と、補正済みの葉セルK1 920の間の重なり区域1000とを示している。図2及び図4に関連し先に述べたように、セルE1に対するリンキング処理中に、この重なり区域が確認され、この区域に対応するデータが平坦化される。平坦化された重なり区域は、次に、中間補正面1020を準備するために、上記データに関し作動するOPCオペレーション・エンジン240に送信される。ここに述べた事例のように、離散量が重ね合わされている初期構造では、負のセリフ1010が中間補正面用に準備されることに留意されたい。図10(b)に関連し以下に説明する状況では、代理親セルE1が図示されており、補正された葉セルK1及びK2は、それぞれ910bと920bとして示されている。この状況は2つの補正済み初期幾何学形状間の重なりが微小であることを示している。本発明の一実施形態では、中間補正面1020bは、エッジ突合せ効果を補償するために−2層が準備されるように、これらの微小の重なり状況のために提供される。
【0065】
図11は、本発明の一実施形態によるOPCオペレーションに対し、図4の方法が、図1の親セルのデルタ平面をどのように生成するかを示している。ブロック1100により説明するように、セルE1についてのリンクステップで、E1内の重なり区域が確認され、その区域データが平坦化される。これを重なり区域1000として示している。次に、ブロック1110により説明するように、この重なり区域1100に対する中間補正面1020が、図10(a)に関し先に説明したように生成される。ブロック1120では、E1の子セル全ての補正面910と920とが合計され、合計された子セルの補正データ1140を生成する。ブロック1130により説明する最後のステップは、セルE1に対するデルタ平面1150を生成して、このデータを階層的に記憶する。これは、一実施形態では、合計された子セルの補正データ1140を中間補正面1020から引いて、デルタ平面1150を求めることにより実現される。図11には、セルE1の最終的補正面1160も示しているが、これは先に定義したように、ここではOPCである特定のオペレーションをセルに対し正しく適用するために、セル設計データに適用する必要がある補正の総計を表している。補正面1160は、E1のデルタ平面にE1の子セルJ1とK1それぞれの補正面910と920とを加えたもので構成される。
【0066】
図12は、本発明の一実施形態を使って、設計レイアウトにOPC補正を提供するための方法を示している。ブロック1200で、集積回路設計レイアウトがまず提供される。この設計レイアウトに対応する階層フォーマットの設計データが、次に、システムに送られるが、このシステムはブロック1205に示すように図8のシステムにより設計データに関するルールを基本としたOPC補正を行う。図8のシステムが上に説明したように階層的補正データの出力を生成し、この補正データは、原型設計データに組み合わされてブロック1210に示すように、階層的に記述されたルールを基本とするOPC補正設計データを生成する。この補正済み設計データを使って、ブロック1215で、この補正済み設計データが作り出すことになるマスクの模擬画像が生成される。このシミュレーションは、それぞれ先に本願でも援用しているが、ファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲンシュ・C・パティの発明になる1997年9月17日出願の出願番号第60/059,306号「マスクの照合、補正、並びに設計ルール照合」と題する米国仮特許出願、ファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲンシュ・C・パティの発明になる1998年9月16日出願の「マスクの照合、補正、並びに設計ルール照合」と題する米国特許出願、及び 更に明確にはファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲンシュ・C・パティ、及びリナード・カークリンの発明になる1998年8月7日出願の「視認検査と照合システム」と題する米国特許出願に概括的に説明されたようなホプキンス方程式を基本とするシミュレーション機器を使って生成することができる。
【0067】
次に、補正マスクの模擬画像は、ブロック1220で、必要とされる設計画像と比較され、ブロック1225に示すように最初のルールを基本としたOPC補正がユーザーの定義した設計パラメータのセットの範囲内で設計を補正するのに十分であるか否かが判定される。この比較を実行するための方法は「マスクの照合、補正、及び設計ルール照合」と題する先に述べた米国仮特許出願及び同名の米国実用特許出願に開示されている。比較の結果が設計パラメータは達成されたとするものであれば、ブロック1235に示すように、補正済みの設計データは、特定の集積回路設計に対して確立された設計ルールのあらゆる違反に対して補正済みデータを分析する設計ルール・チェッカーに入力されることになる。補正済み設計が、設計ルールの範囲内にある場合は、補正済みデータは平坦化されて、ブロック1245に示すようにEB装置を使ってマスクが製作される。設計ルールが満たされなかった場合、ブロック1250に示すようにマスクを設計し直すか否かに関する決定が下される。
【0068】
決定がマスクの設計し直しは行わずインタラクティブな補正処理を継続することにより問題の解決を図ろうというものであれば、モデルベースのOPCアルゴリズムが補正設計に関し実行される。同様に、原型補正済み設計データが、ブロック1225の設計パラメータを満たさない場合には、原型補正済み設計データはモデルベースのOPCアルゴリズムに入力される。モデルベースのOPCアルゴリズムは、次にブロック1230に示すように、原型補正済み設計に対して、より細かい仕様の補正を実行する為に使われる。モデルベースのOPC補正設計は、次に、ブロック1215に送られ、ここでモデルベースのOPC補正設計の模擬画像が作られ、所望される設計と再度比較される。OPC補正設計を設計の分析のために従来型の設計ルール・チェッカープロダクトに入力する前に、モデルベースのOPC補正が行われた設計の模擬画像は、従来型の設計ルール・チェッカーに受入れられるフォーマットへと処理さる必要がある。これを行う1つの方法は、エッジ照合手法に基づく模擬画像のマンハッタン幾何学表現を生成することであるが、これについては先に挙げ、本願に援用している「マスク照合、補正、及び設計ルール照合」と題する米国仮特許出願、並びに同名の米国実用特許出願により詳しく説明されている。この全体処理過程は、ユーザーが定義した設計パラメータ及び回路仕様設計ルールの両方を満たす補正設計が作り出されるまで継続される。
【0069】
この処理の一実施形態では、モデルベースのOPCアルゴリズムは、ユーザーが定義した入力に応答可能である。例えば、一実施形態では、ユーザーは、データボリュームと全体的な処理速度を制御するために適用したいと考えている補正の複雑性レベルを制御することができる。同様に、別の実施形態では、ユーザーはモデルベースのアルゴリズムにより適用される補正形状のサイズを制御することができる。更に、別の実施形態では、ユーザーはアルゴリズムにより適用される補正基準を定義することができる。
【0070】
残る図13から図19は、階層的入力IC設計レイアウトに対するOPC補正を提供するために、本発明の一実施形態を実行しているコンピュータ・システムからのスクリーン・スナップショットの例を示している。例えば図13は、OPC補正予定の入力設計レイアウトのスクリーン・スナップショットの一例を示す。設計プログラムのユーザーインターフェース1300は、設計ウインドウ1330を含むが、ここにはIC設計レイアウトの補正される部分が示されている。設計レイアウトには、拡散層1390と初期構造のようなポリシリコン構造の層1320が含まれている。セル1310は、図1のサンプルの親セルE1及びF1と同じであるが、これも設計ウインドウ1330に描かれている。
【0071】
図14は、図13の入力設計に対しOPC補正を提供するために、本発明の一実施形態を実行しているコンピュータ・システムからの最終的な出力のスクリーン・スナップショットの一例を示す。ユーザー・インターフェースの設計ウインドウ1330は、OPC補正済みの初期構造1320を含むセル1310を示している。セル1310は、ハンマーヘッド1410、補助配線1420、バイアス配線1430、正のセリフ1440、及び負のセリフ1450のようなOPC形状を含む。図14に示す出力は、設計全体への全OPC効果を補正するためになされるべき補正の全てを表している。こうして、これらの補正は、本発明のこの実施形態での最終的なリンク済みの出力を表すが、ここでは階層中におけるセル間の全ての重なりが既に解像され、補正されている。図14に示すOPC形状を、図14のスクリーンスナップの例をズームした図15により詳しく示す。
【0072】
図16は、OPC補正を提供するために本発明の一実施形態を実行しているコンピュータ・システムからの−1OPC補正層のスクリーン・スナップショットの例を示している。この層は、補助配線1420、バイアス配線1430、及び負のセリフ1450を含むセル1310に対する補正を含んでいる。
【0073】
図17は、OPC補正を提供するために本発明の一実施形態を実行しているコンピュータ・システムからの+1OPC補正層のスクリーン・スナップショットの例を示している。この層は、ハンマーヘッド1410、補助配線1420、及び正のセリフ1440を含むセル1310に対する補正を含んでいる。
【0074】
図18は、OPC補正を提供するために本発明の一実施形態を実行しているコンピュータ・システムからの−2OPC補正層のスクリーン・スナップショットの例を示している。この層は、エッジ突合せ補正形質1810を含むセル1310に対する補正を含んでいる。
【0075】
図19は、本発明の一実施形態を実行しているコンピュータ・システムにより、OPC補正された個別セル1310のスクリーン・スナップショットの一例を示す。設計ウインドウ1330は、リンクされた補正層が適用された状態のセル1310を示している。セル1310に適用された補正にはハンマーヘッド1410、補助配線1420、正のセリフ1440、及び負のセリフ1450が含まれている。セル1310に対する補正は図14に示すものとは異なり、図14では設計全体への補正全てを表現しているが、図19ではセル1310を個別に補正するために必要な補正しか示していない。換言すれば、図19に示す補正は、セル1310と他の隣接するセルとの間の相互作用を考慮していないということである。例えば、図14のバイアス配線1430が図19には無いことに注目されたい。
【0076】
本発明の説明に役立つ実施形態につき、添付の図面を参照しながらここで詳細に記述してきたが、本発明はこれらの実施形態だけに限定されないことを理解されたい。それらは本発明を開示された厳密な形態に限定したり制限したりすることを意図するものではない。このように、多くの修正及び変更のできることは当業者には明らかであろう。従って、本発明の範囲は上記請求の範囲及びその均等物によって定義されるものとする。
【図面の簡単な説明】
図面は、例により発明を説明するものであり、限定を加えるものではない。類似符号は同様の構成要素を指す。
【図1】 単純な集積回路設計レイアウト及び上記レイアウトの階層ツリー表現を示す図である。
【図2】 本発明の一実施形態のシステムレベルの描写を示す図である。
【図3】 図2のシステムからの出力となる典型的な階層的データ・ファイルの簡潔な表現を示す図である。
【図4】 本発明の一実施形態による、設計レイアウトの階層構造が維持される、階層的集積回路設計に関する論理演算又は算術演算を実行する方法をフローチャート形式で示す図である。
【図5】 本発明の一実施形態による、図4の方法が、図1の親セルの1つに関してどのように論理NOT演算に備えるかを示す図である。
【図6】 本発明の一実施形態による、図4の方法が、論理NOT演算に関する図1における親セルの1つのデルタ平面を、どのように生成するかを示す図である。
【図7】 設計レイアウトに対し行うことのできる光学的近接補正の例を示す図である。
【図8】 本発明の一実施形態による、設計レイアウトにOPC補正を提供するためのシステムを示す図である。
【図9】 図8のシステムの一実施形態が、図1におけるセルの1つの初期幾何学形状のOPC補正にどのように備えるかを示す図である。
【図10(a)】 本発明の一実施形態による図4の方法が、OPCオペレーションのための図1における親セルの1つの重なり区域に対してどのように補正層を生成するかを示す図である。
【図10(b)】 本発明の一実施形態による図4の方法が、OPCオペレーションのための図1における親セルの1つの重なり区域に対してどのように補正層を生成するかを示す図である。
【図11】 本発明の一実施形態による図4の方法が、OPCオペレーションのための図1における親セルの1つのデルタ平面をどのように生成するのかを示す図である。
【図12】 本発明の一実施形態を使って、集積回路設計レイアウトに対してOPC補正を提供するための更なる方法を示す図である。
【図13】 入力設計レイアウトのOPC補正を提供するために、本発明の一実施形態を実行するコンピュータ・システムからの入力設計レイアウトのスクリーン・スナップショットの一例を示す図である。
【図14】 図13の入力設計に対してOPC補正を提供するために本発明の一実施形態を実行するコンピュータ・システムからの最終的な出力のスクリーン・スナップショットの一例を示す図である。
【図15】 図14の最終的な出力のスクリーン・スナップショットの一例を拡大して示した図である。
【図16】 OPC補正を提供するために本発明の一実施形態を実行するコンピュータ・システムからの−1OPC補正層のスクリーン・スナップショットの一例を示す図である。
【図17】 OPC補正を提供するために本発明の一実施形態を実行するコンピュータ・システムからの+1OPC補正層のスクリーン・スナップショットの一例を示す図である。
【図18】 OPC補正を提供するために本発明の一実施形態を実行するコンピュータ・システムからの−2OPC補正層のスクリーン・スナップショットの一例を示す図である。
【図19】 本発明の一実施形態を実行するコンピュータ・システムによりOPC補正された個々のセルのスクリーン・スナップショットの一例を示す図である。
Claims (18)
- コンピュータが、階層的に記述された集積回路レイアウトに関するオペレーションを実行する方法において、
複数のセルを含み、オリジナルの階層を有する階層的に記述された集積回路レイアウトを、上記コンピュータの階層的プリサーバーに対する第1入力として上記コンピュータが受け付けるステップ、
上記コンピュータのオペレーション・エンジンが上記レイアウトに関するレイアウト・オペレーションを実行するステップ、及び
上記コンピュータの上記階層的プリサーバーが上記レイアウト・オペレーションに応じて前記オリジナルの階層に対応する階層的に形成された補正データを含む第1プログラム・データを生成するステップを含み、上記第1プログラム・データが平坦化されたレイアウトに適用された場合には、レイアウトに関するオペレーションを実行した結果を表すデータを含む出力が生成されることを特徴とする方法。 - 上記第1プログラム・データが、複数のセルに対応する複数のデルタ平面を含み、複数のセルの上記デルタ平面は、特定のセルの補正面と上記特定のセルの子セルに対応するデルタ平面との間の差を表すデータを含むことを特徴とする請求項1に記載の階層的に記述された集積回路レイアウトに関するオペレーションを実行する方法。
- 上記複数セルの各々のセルに対する補正面が、上記補正面が平坦化されたセル・データに適用された場合には、セルに関するオペレーションを実行した結果を表す出力データを生成するデータを含むことを特徴とする請求項2に記載の階層的に記述された集積回路レイアウトに関するオペレーションを実行する方法。
- 上記階層的に記述された集積回路レイアウト中の各セルに対する上記デルタ平面が、上記セルの各子セル間の相互作用、及び上記セルの初期幾何学形状と上記セルの各子セル間の相互作用を考慮に入れていることを特徴とする請求項3に記載の階層的に記述された集積回路レイアウトに関するオペレーションを実行する方法。
- 上記第1プログラム・データが、算術的に記述されたデルタ平面のセットを含むことを特徴とする請求項2に記載の階層的に記述された集積回路レイアウトに関するオペレーションを実行する方法。
- 上記第1プログラム・データが、論理的に記述されたデルタ平面のセットを含むことを特徴とする請求項2に記載の階層的に記述された集積回路レイアウトに関するオペレーションを実行する方法。
- 上記第1プログラム・データが、複数のセルに対応する複数のデルタ平面を含み、更に上記第1プログラム・データを生成するステップが、
オペレーションに応じて複数のセルの各セル毎に第1補正層を生成することを含む、階層的に記述されたレイアウトをコンパイルするステップ、及び
各セルのデルタ平面が上記セルの各子セル間の相互作用及びセルの初期幾何学形状と上記セルの各子セル間の相互作用を考慮に入れるように各セル毎にデルタ平面を生成するために、オペレーションに応じて各セルの補正層を修正することを含む、階層的に記述されたレイアウトをリンクするステップを含むことを特徴とする請求項1に記載の階層的に記述された集積回路レイアウトに関するオペレーションを実行する方法。 - 上記レイアウト内の各セル毎に、上記セルのデルタ平面と上記セルの子セルのデルタ平面との和が上記セルの補正面を構成し、複数のセル中の各セルに対する補正面は、上記補正面が平坦化されたセル・データに適用された場合には、セルに関するオペレーションを実行した結果を表す出力データを生成するデータを含むことを特徴とする請求項7に記載の階層的に記述された集積回路レイアウトに関するオペレーションを実行する方法。
- 上記コンパイルするステップが、レイアウトを深度方向にトラバースすることを含むことを特徴とする請求項7に記載の階層的に記述された集積回路レイアウトに関するオペレーションを実行する方法。
- 上記リンクするステップが、レイアウトを深度方向にトラバースすることを含むことを特徴とする請求項7に記載の階層的に記述された集積回路レイアウトに関するオペレーションを実行する方法。
- 第1の補正されたレイアウトを記述する第2プログラム・データを作るために、上記第1プログラム・データを、集積回路レイアウトを記述するデータに組み合わせるステップ、
上記第2プログラム・データを設計ルール・チェッカーに提供するステップ、及び
上記第1の補正されたレイアウトが集積回路設計ルールの範囲内に在るかどうかを確認するために上記設計ルール・チェッカーを作動させるステップを更に含むことを特徴とする請求項1に記載の階層的に記述された集積回路レイアウトに関するオペレーションを実行する方法。 - 上記オペレーションが、論理演算及び算術演算を含むオペレーションのグループの内の1つを含むことを特徴とする請求項1に記載の階層的に記述された集積回路レイアウトに関するオペレーションを実行する方法。
- 上記第1プログラム・データが、GDS−IIデータファイルにより記述されたデータを含むことを特徴とする請求項1に記載の階層的に記述された集積回路レイアウトに関するオペレーションを実行する方法。
- 上記第1プログラム・データが、光学的近接効果に対しレイアウトを補正するデータを含むことを特徴とする請求項1に記載の階層的に記述された集積回路レイアウトに関するオペレーションを実行する方法。
- 上記第1プログラム・データが、レイアウトに関し実行される論理演算に対しレイアウトを補正するデータを含むことを特徴とする請求項1に記載の階層的に記述された集積回路レイアウトに関するオペレーションを実行する方法。
- 上記レイアウトが、明視野レイアウトと暗視野レイアウトの内の1つを含むことを特徴とする請求項1に記載の階層的に記述された集積回路レイアウトに関するオペレーションを実行する方法。
- 上記レイアウトが、位相シフト・レイアウトを含むことを特徴とする請求項1に記載の階層的に記述された集積回路レイアウトに関するオペレーションを実行する方法。
- さらに、
上記第1プログラム・データと上記レイアウトを記述するデータとをマスク製作手段に提供するステップ、及び
上記レイアウトを記述するデータと第1プログラム・データとに応じて、マスク製作手段でフォトリソグラフィ・マスクを生成するステップとを含む請求項1に記載の方法。
Applications Claiming Priority (13)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US5930697P | 1997-09-17 | 1997-09-17 | |
US08/931,921 US5858580A (en) | 1997-09-17 | 1997-09-17 | Phase shifting circuit manufacture method and apparatus |
US60/059,306 | 1997-09-17 | ||
US08/931,921 | 1997-09-17 | ||
US6954997P | 1997-12-12 | 1997-12-12 | |
US60/069,549 | 1997-12-12 | ||
US09/130,996 US6757645B2 (en) | 1997-09-17 | 1998-08-07 | Visual inspection and verification system |
US09/130,996 | 1998-08-07 | ||
US09/153,783 | 1998-09-16 | ||
US09/153,783 US6470489B1 (en) | 1997-09-17 | 1998-09-16 | Design rule checking system and method |
US09/154,397 US6453452B1 (en) | 1997-12-12 | 1998-09-16 | Method and apparatus for data hierarchy maintenance in a system for mask description |
US09/154,397 | 1998-09-16 | ||
PCT/US1998/019438 WO1999014636A1 (en) | 1997-09-17 | 1998-09-17 | Method and apparatus for data hierarchy maintenance in a system for mask description |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003523545A JP2003523545A (ja) | 2003-08-05 |
JP2003523545A5 JP2003523545A5 (ja) | 2006-02-09 |
JP4624550B2 true JP4624550B2 (ja) | 2011-02-02 |
Family
ID=27556793
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000512112A Pending JP2003526110A (ja) | 1997-09-17 | 1998-09-17 | 設計ルールの照合システム及び方法 |
JP2000512110A Expired - Lifetime JP4624550B2 (ja) | 1997-09-17 | 1998-09-17 | マスク記述のためのシステムにおけるデータ階層維持の方法及び装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000512112A Pending JP2003526110A (ja) | 1997-09-17 | 1998-09-17 | 設計ルールの照合システム及び方法 |
Country Status (5)
Country | Link |
---|---|
EP (2) | EP1023639A4 (ja) |
JP (2) | JP2003526110A (ja) |
KR (2) | KR20010024117A (ja) |
AU (3) | AU9396198A (ja) |
WO (1) | WO1999014638A1 (ja) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6453452B1 (en) | 1997-12-12 | 2002-09-17 | Numerical Technologies, Inc. | Method and apparatus for data hierarchy maintenance in a system for mask description |
US6425113B1 (en) | 2000-06-13 | 2002-07-23 | Leigh C. Anderson | Integrated verification and manufacturability tool |
US7412676B2 (en) | 2000-06-13 | 2008-08-12 | Nicolas B Cobb | Integrated OPC verification tool |
JP2004503879A (ja) * | 2000-06-13 | 2004-02-05 | メンター グラフィックス コーポレイション | 集積化検証および製造適応ツール |
US6978436B2 (en) | 2000-07-05 | 2005-12-20 | Synopsys, Inc. | Design data format and hierarchy management for phase processing |
US6430737B1 (en) | 2000-07-10 | 2002-08-06 | Mentor Graphics Corp. | Convergence technique for model-based optical and process correction |
JP2002122977A (ja) * | 2000-10-17 | 2002-04-26 | Sony Corp | フォトマスクの作成法、フォトマスク、並びに露光方法 |
KR100649969B1 (ko) * | 2000-12-26 | 2006-11-27 | 주식회사 하이닉스반도체 | 마스크 제작방법 |
US6395438B1 (en) | 2001-01-08 | 2002-05-28 | International Business Machines Corporation | Method of etch bias proximity correction |
US6505327B2 (en) | 2001-04-13 | 2003-01-07 | Numerical Technologies, Inc. | Generating an instance-based representation of a design hierarchy |
JP3572053B2 (ja) * | 2001-05-31 | 2004-09-29 | 株式会社東芝 | 露光マスクの製造方法、マスク基板情報生成方法、半導体装置の製造方法およびサーバー |
US6560766B2 (en) | 2001-07-26 | 2003-05-06 | Numerical Technologies, Inc. | Method and apparatus for analyzing a layout using an instance-based representation |
US6721928B2 (en) | 2001-07-26 | 2004-04-13 | Numerical Technologies, Inc. | Verification utilizing instance-based hierarchy management |
US6738958B2 (en) | 2001-09-10 | 2004-05-18 | Numerical Technologies, Inc. | Modifying a hierarchical representation of a circuit to process composite gates |
US6735752B2 (en) | 2001-09-10 | 2004-05-11 | Numerical Technologies, Inc. | Modifying a hierarchical representation of a circuit to process features created by interactions between cells |
US6880135B2 (en) | 2001-11-07 | 2005-04-12 | Synopsys, Inc. | Method of incorporating lens aberration information into various process flows |
US7085698B2 (en) | 2001-12-18 | 2006-08-01 | Synopsys, Inc. | Method for providing flexible and dynamic reporting capability using simulation tools |
US7159197B2 (en) | 2001-12-31 | 2007-01-02 | Synopsys, Inc. | Shape-based geometry engine to perform smoothing and other layout beautification operations |
JP4138318B2 (ja) * | 2002-01-08 | 2008-08-27 | 株式会社ルネサステクノロジ | リソグラフィプロセスマージン評価装置、リソグラフィプロセスマージン評価方法およびリソグラフィプロセスマージン評価プログラム |
US7293249B2 (en) | 2002-01-31 | 2007-11-06 | Juan Andres Torres Robles | Contrast based resolution enhancement for photolithographic processing |
US7386433B2 (en) | 2002-03-15 | 2008-06-10 | Synopsys, Inc. | Using a suggested solution to speed up a process for simulating and correcting an integrated circuit layout |
US6944844B2 (en) | 2002-04-03 | 2005-09-13 | Synopsys, Inc. | System and method to determine impact of line end shortening |
US6931613B2 (en) | 2002-06-24 | 2005-08-16 | Thomas H. Kauth | Hierarchical feature extraction for electrical interaction calculations |
US6687895B2 (en) | 2002-07-03 | 2004-02-03 | Numerical Technologies Inc. | Method and apparatus for reducing optical proximity correction output file size |
US7069534B2 (en) | 2003-12-17 | 2006-06-27 | Sahouria Emile Y | Mask creation with hierarchy management using cover cells |
US7861207B2 (en) | 2004-02-25 | 2010-12-28 | Mentor Graphics Corporation | Fragmentation point and simulation site adjustment for resolution enhancement techniques |
US7448012B1 (en) | 2004-04-21 | 2008-11-04 | Qi-De Qian | Methods and system for improving integrated circuit layout |
JP2007536581A (ja) | 2004-05-07 | 2007-12-13 | メンター・グラフィクス・コーポレーション | プロセス変動バンドを用いた集積回路レイアウト設計法 |
US7240305B2 (en) | 2004-06-02 | 2007-07-03 | Lippincott George P | OPC conflict identification and edge priority system |
JP4266189B2 (ja) | 2004-07-09 | 2009-05-20 | 株式会社東芝 | 半導体集積回路パターンの検証方法、フォトマスクの作成方法、半導体集積回路装置の製造方法、及び半導体集積回路パターンの検証方法を実現するためのプログラム |
JP4904034B2 (ja) * | 2004-09-14 | 2012-03-28 | ケーエルエー−テンカー コーポレイション | レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体 |
US7617473B2 (en) * | 2005-01-21 | 2009-11-10 | International Business Machines Corporation | Differential alternating phase shift mask optimization |
US7506285B2 (en) | 2006-02-17 | 2009-03-17 | Mohamed Al-Imam | Multi-dimensional analysis for predicting RET model accuracy |
US7739650B2 (en) | 2007-02-09 | 2010-06-15 | Juan Andres Torres Robles | Pre-bias optical proximity correction |
EP2153376B1 (en) | 2007-05-23 | 2011-10-19 | Nxp B.V. | Process-window aware detection and correction of lithographic printing issues at mask level |
US7805699B2 (en) | 2007-10-11 | 2010-09-28 | Mentor Graphics Corporation | Shape-based photolithographic model calibration |
JP5100405B2 (ja) | 2008-01-16 | 2012-12-19 | 株式会社東芝 | データベースの作成方法およびデータベース装置 |
US7975244B2 (en) | 2008-01-24 | 2011-07-05 | International Business Machines Corporation | Methodology and system for determining numerical errors in pixel-based imaging simulation in designing lithographic masks |
US10008422B2 (en) * | 2015-08-17 | 2018-06-26 | Qoniac Gmbh | Method for assessing the usability of an exposed and developed semiconductor wafer |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0608657A1 (en) * | 1993-01-29 | 1994-08-03 | International Business Machines Corporation | Apparatus and method for preparing shape data for proximity correction |
GB2291219B (en) * | 1994-07-05 | 1998-07-01 | Nec Corp | Photo-mask fabrication and use |
JPH08297692A (ja) * | 1994-09-16 | 1996-11-12 | Mitsubishi Electric Corp | 光近接補正装置及び方法並びにパタン形成方法 |
US5682323A (en) * | 1995-03-06 | 1997-10-28 | Lsi Logic Corporation | System and method for performing optical proximity correction on macrocell libraries |
JP3409493B2 (ja) * | 1995-03-13 | 2003-05-26 | ソニー株式会社 | マスクパターンの補正方法および補正装置 |
US5553273A (en) * | 1995-04-17 | 1996-09-03 | International Business Machines Corporation | Vertex minimization in a smart optical proximity correction system |
JP2917879B2 (ja) * | 1995-10-31 | 1999-07-12 | 日本電気株式会社 | フォトマスク及びその製造方法 |
US5705301A (en) * | 1996-02-27 | 1998-01-06 | Lsi Logic Corporation | Performing optical proximity correction with the aid of design rule checkers |
US5801954A (en) * | 1996-04-24 | 1998-09-01 | Micron Technology, Inc. | Process for designing and checking a mask layout |
US5707765A (en) * | 1996-05-28 | 1998-01-13 | Microunity Systems Engineering, Inc. | Photolithography mask using serifs and method thereof |
DE19818440C2 (de) * | 1998-04-24 | 2002-10-24 | Pdf Solutions Gmbh | Verfahren zur Erzeugung von Daten für die Herstellung einer durch Entwurfsdaten definierten Struktur |
-
1998
- 1998-09-17 AU AU93961/98A patent/AU9396198A/en not_active Abandoned
- 1998-09-17 JP JP2000512112A patent/JP2003526110A/ja active Pending
- 1998-09-17 JP JP2000512110A patent/JP4624550B2/ja not_active Expired - Lifetime
- 1998-09-17 AU AU97751/98A patent/AU9775198A/en not_active Abandoned
- 1998-09-17 AU AU93960/98A patent/AU9396098A/en not_active Abandoned
- 1998-09-17 EP EP98947103A patent/EP1023639A4/en not_active Withdrawn
- 1998-09-17 KR KR1020007002873A patent/KR20010024117A/ko not_active Application Discontinuation
- 1998-09-17 EP EP98951922A patent/EP1023641A4/en not_active Withdrawn
- 1998-09-17 WO PCT/US1998/019510 patent/WO1999014638A1/en not_active Application Discontinuation
- 1998-09-17 KR KR1020007002869A patent/KR20010024113A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
JP2003523545A (ja) | 2003-08-05 |
EP1023639A1 (en) | 2000-08-02 |
EP1023639A4 (en) | 2009-04-29 |
KR20010024113A (ko) | 2001-03-26 |
AU9396198A (en) | 1999-04-05 |
AU9396098A (en) | 1999-04-05 |
KR20010024117A (ko) | 2001-03-26 |
EP1023641A4 (en) | 2009-04-22 |
JP2003526110A (ja) | 2003-09-02 |
WO1999014638A1 (en) | 1999-03-25 |
AU9775198A (en) | 1999-04-05 |
EP1023641A1 (en) | 2000-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4624550B2 (ja) | マスク記述のためのシステムにおけるデータ階層維持の方法及び装置 | |
US6453452B1 (en) | Method and apparatus for data hierarchy maintenance in a system for mask description | |
US6370679B1 (en) | Data hierarchy layout correction and verification method and apparatus | |
JP4647095B2 (ja) | データ階層レイアウトの補正と照合のための方法及び装置 | |
US6470489B1 (en) | Design rule checking system and method | |
WO1999014636A1 (en) | Method and apparatus for data hierarchy maintenance in a system for mask description | |
US7401319B2 (en) | Method and system for reticle-wide hierarchy management for representational and computational reuse in integrated circuit layout design | |
US7337421B2 (en) | Method and system for managing design corrections for optical and process effects based on feature tolerances | |
JP4999013B2 (ja) | 集積化されたopc検証ツール | |
JP3934719B2 (ja) | 光近接効果補正方法 | |
US5682323A (en) | System and method for performing optical proximity correction on macrocell libraries | |
US7657864B2 (en) | System and method for integrated circuit device design and manufacture using optical rule checking to screen resolution enhancement techniques | |
US7194725B1 (en) | System and method for design rule creation and selection | |
JPH08179492A (ja) | 位相シフトマスクパターニングのためのi線ステッパリソグラフィ法 | |
US20230387002A1 (en) | Diagonal via structure | |
TWI765371B (zh) | 積體電路裝置設計方法、系統及非暫態電腦可讀媒體 | |
US11928416B2 (en) | Semiconductor process technology assessment | |
CN110968981A (zh) | 集成电路布局图生成方法和系统 | |
US20230014110A1 (en) | Variable tracks and non-default rule routing | |
KR102379425B1 (ko) | 스태거드 게이트-스터브-사이즈 프로파일을 갖는 반도체 디바이스 및 그 제조 방법 | |
JP3592098B2 (ja) | マスクパターン作成方法および装置 | |
JP3592105B2 (ja) | マスクパターン作成方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050916 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080616 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080916 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081216 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090126 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090410 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090729 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101104 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |