JP5100405B2 - データベースの作成方法およびデータベース装置 - Google Patents
データベースの作成方法およびデータベース装置 Download PDFInfo
- Publication number
- JP5100405B2 JP5100405B2 JP2008007165A JP2008007165A JP5100405B2 JP 5100405 B2 JP5100405 B2 JP 5100405B2 JP 2008007165 A JP2008007165 A JP 2008007165A JP 2008007165 A JP2008007165 A JP 2008007165A JP 5100405 B2 JP5100405 B2 JP 5100405B2
- Authority
- JP
- Japan
- Prior art keywords
- database
- functional block
- cell
- design data
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 61
- 238000011156 evaluation Methods 0.000 claims description 61
- 238000013461 design Methods 0.000 claims description 51
- 239000004065 semiconductor Substances 0.000 claims description 39
- 238000012795 verification Methods 0.000 claims description 22
- 238000004364 calculation method Methods 0.000 claims description 15
- 238000012937 correction Methods 0.000 claims description 11
- 230000000694 effects Effects 0.000 claims description 11
- 230000007547 defect Effects 0.000 description 7
- 239000002245 particle Substances 0.000 description 7
- 238000012545 processing Methods 0.000 description 5
- 230000002950 deficient Effects 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011157 data evaluation Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
図1は、本発明の第1の実施形態に係るデータベースの作成方法を説明するためのフローチャートである。
複数の半導体集積回路のそれぞれについて、前記半導体集積回路の設計データを構成する複数の機能ブロックセル(以下、単にセルという。)と、前記複数のセルに対する複数の評価値とを関連付けて登録してなるデータベースの作成方法であって、
製品Pi(i=1,2,…)内の所望の半導体集積回路の設計データDiに関し、設計データDiを構成する複数のセルCij(j=1,2,…)が、データベース4に登録されているか、もしくは、未登録であるかを判断するステップS1と、
設計データDiを構成する前記複数のセルCijのなかに、データベースに登録されていないセル(未登録セル)があると判断された場合、前記未登録セルの評価値を算出するステップS2と、
前記未登録セルとその評価値とを関連付けて前記データベースに登録して、前記データベースを更新するステップS3とを含む。
複数の半導体集積回路のそれぞれについて、前記半導体集積回路の設計データを構成する複数のセルと、前記複数のセルに対する複数の評価値とを関連付けて登録してなるデータベース4と、
製品Pi(i=1,2,…)内の所望の半導体集積回路の設計データDiに関し、設計データDiを構成する複数のセルCij(j=1,2,…)が、データベース4に登録されているか、もしくは、未登録であるかを判断するための判断部1と、
判断部1により、設計データDiを構成する複数のセルCijのなかに、データベース4に登録されていないセル(未登録セル)があると判断された場合、前記未登録セルの評価値を算出するための算出部2と、
データベース4を更新するためのものであり、前記未登録セルとその評価値とを関連付けてデータベース4に登録するデータベース更新部3と
を備えている。
図3は、本発明の第2の実施形態に係るデータベースの作成方法を説明するためのフローチャートである。なお、既出の図と対応する部分には、既出の図と同一符号を付してあり、詳細な説明は省略する(他の実施形態も同様)。
図4は、本発明の第3の実施形態に係るデータベースの作成方法を説明するためのフローチャートである。
図5は、本発明の第4の実施形態に係るデータベースの作成方法を説明するためのフローチャートである。
図6は、本発明の第5の実施形態に係るデータベースの作成方法を説明するためのフローチャートである。
図9は、本発明の第6の実施形態に係るデータベースの作成方法を説明するためのフローチャートである。
図11は、本発明の第7の実施形態に係る設計データの評価方法を説明するためのフローチャートである。
Claims (2)
- 複数の半導体集積回路のそれぞれについて、前記半導体集積回路の設計データを構成する複数の機能ブロックセルと、前記複数の機能ブロックセルに対する複数の評価値とを関連付けて登録してなるデータベースの作成方法であって、
所望の半導体集積回路の設計データに関し、前記設計データを構成する複数の機能ブロックセルが、前記データベースに登録されているか否かをコンピュータにより判断する工程と、
前記所望の半導体集積回路の設計データを構成する前記複数の機能ブロックセルのなかに、前記データベースに登録されていないものがあるとコンピュータにより判断された場合、前記登録されていない機能ブロックセルの評価値をコンピュータにより算出する工程と、
コンピュータにより前記登録されていない機能ブロックセルとその評価値とを関連付けて前記データベースに登録して、前記データベースを更新する工程と
を含み、前記評価値は、前記機能ブロックセルに対応するパターンの近接効果補正もしくはプロセス近接効果補正の検証値、前記機能ブロックセルに対応するパターンのクリティカルエリア値、前記機能ブロックセルに対応するパターン中に危険箇所もしくは歩留まりを下げる故障箇所が含まれる確率、または、プロセス条件毎における前記検証値、前記クリティカルエリア値もしくは前記確率であることを特徴するデータベースの作成方法。 - 複数の半導体集積回路のそれぞれについて、前記半導体集積回路の設計データを構成する複数の機能ブロックセルと、前記複数の機能ブロックセルに対する複数の評価値とを関連付けて登録してなるデータベースと、
所望の半導体集積回路の設計データに関し、前記設計データを構成する複数の機能ブロックセルが、前記データベースに登録されているか否かを判断するための判断手段と、
前記判断手段により、前記所望の半導体集積回路の設計データを構成する前記複数の機能ブロックセルのなかに、前記データベースに登録されていないものがあると判断された場合、前記登録されていない機能ブロックセルの評価値を算出するための算出手段と、
前記データベースを更新するための更新手段であって、前記登録されていない機能ブロックセルとその評価値とを関連付けて前記データベースに登録する前記更新手段と
を具備してなり、前記評価値は、前記機能ブロックセルに対応するパターンの近接効果補正もしくはプロセス近接効果補正の検証値、前記機能ブロックセルに対応するパターンのクリティカルエリア値、前記機能ブロックセルに対応するパターン中に危険箇所もしくは歩留まりを下げる故障箇所が含まれる確率、または、プロセス条件毎における前記検証値、前記クリティカルエリア値もしくは前記確率であることを特徴するデータベース装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008007165A JP5100405B2 (ja) | 2008-01-16 | 2008-01-16 | データベースの作成方法およびデータベース装置 |
US12/354,594 US8195697B2 (en) | 2008-01-16 | 2009-01-15 | Database creation method, database device and design data evaluation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008007165A JP5100405B2 (ja) | 2008-01-16 | 2008-01-16 | データベースの作成方法およびデータベース装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009169680A JP2009169680A (ja) | 2009-07-30 |
JP5100405B2 true JP5100405B2 (ja) | 2012-12-19 |
Family
ID=40877276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008007165A Expired - Fee Related JP5100405B2 (ja) | 2008-01-16 | 2008-01-16 | データベースの作成方法およびデータベース装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8195697B2 (ja) |
JP (1) | JP5100405B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8555213B1 (en) | 2012-03-16 | 2013-10-08 | Kabushiki Kaisha Toshiba | Efficient decomposition of layouts |
WO2016175858A1 (en) * | 2015-04-30 | 2016-11-03 | Hewlett Packard Enterprise Development Lp | Dynamic function invocation |
US10262263B2 (en) | 2015-12-11 | 2019-04-16 | International Business Machines Corporation | Retrieving database score contextual information |
KR102424369B1 (ko) * | 2016-01-20 | 2022-07-22 | 삼성전자주식회사 | 시뮬레이션 시간을 단축할 수 있는 반도체 집적 회로의 신뢰성 불량률 예측 방법 및 그 장치 |
CN106874543B (zh) * | 2017-01-04 | 2020-06-09 | 上海华虹宏力半导体制造有限公司 | 版图的lef图形处理方法 |
KR20210028326A (ko) | 2019-09-03 | 2021-03-12 | 삼성전자주식회사 | 마스크 레이아웃의 보정 방법 및 이를 이용한 반도체 장치의 제조방법 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH047674A (ja) * | 1990-04-24 | 1992-01-13 | Mitsubishi Electric Corp | 標準ブロツクライブラリ検索装置 |
JP3468304B2 (ja) * | 1993-03-16 | 2003-11-17 | 大日本印刷株式会社 | Lsi設計用cadのデータライブラリ生成装置 |
JP2972540B2 (ja) * | 1994-03-24 | 1999-11-08 | 松下電器産業株式会社 | Lsi自動設計システム及びlsi自動設計方法 |
US6453452B1 (en) | 1997-12-12 | 2002-09-17 | Numerical Technologies, Inc. | Method and apparatus for data hierarchy maintenance in a system for mask description |
US6470489B1 (en) | 1997-09-17 | 2002-10-22 | Numerical Technologies, Inc. | Design rule checking system and method |
WO1999014638A1 (en) * | 1997-09-17 | 1999-03-25 | Numerical Technologies, Inc. | Design rule checking system and method |
US6836877B1 (en) * | 1998-02-20 | 2004-12-28 | Lsi Logic Corporation | Automatic synthesis script generation for synopsys design compiler |
JP2000057188A (ja) * | 1998-08-10 | 2000-02-25 | Nippon Telegr & Teleph Corp <Ntt> | ハードウェア・ソフトウェア協調評価装置 |
US6769098B2 (en) * | 2000-02-29 | 2004-07-27 | Matsushita Electric Industrial Co., Ltd. | Method of physical design for integrated circuit |
JP4269559B2 (ja) * | 2002-02-20 | 2009-05-27 | セイコーエプソン株式会社 | 半導体装置及びその設計方法 |
JP2004054689A (ja) * | 2002-07-22 | 2004-02-19 | Nec Corp | 新規採用部品チェック登録システム及びその方法 |
US7065724B2 (en) * | 2003-01-22 | 2006-06-20 | Sun Microsystems, Inc. | Method and apparatus for generating and verifying libraries for ATPG tool |
JP4342891B2 (ja) * | 2003-09-30 | 2009-10-14 | 株式会社日立製作所 | 製品評価システム及び製品評価方法 |
JP4718914B2 (ja) * | 2005-06-28 | 2011-07-06 | 株式会社東芝 | 半導体集積回路の設計支援システム、半導体集積回路の設計方法、半導体集積回路の設計支援プログラム、半導体集積回路の製造方法 |
US7392503B2 (en) | 2005-07-20 | 2008-06-24 | Winbond Electronics Corp. | Method of correcting mask pattern |
JP2007102420A (ja) * | 2005-10-03 | 2007-04-19 | Matsushita Electric Ind Co Ltd | データベース、データベースの生成方法、半導体集積回路の遅延演算方法および最適化方法 |
-
2008
- 2008-01-16 JP JP2008007165A patent/JP5100405B2/ja not_active Expired - Fee Related
-
2009
- 2009-01-15 US US12/354,594 patent/US8195697B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8195697B2 (en) | 2012-06-05 |
JP2009169680A (ja) | 2009-07-30 |
US20090187590A1 (en) | 2009-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11120182B2 (en) | Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication | |
JP4758358B2 (ja) | レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法 | |
JP5100405B2 (ja) | データベースの作成方法およびデータベース装置 | |
US20080077894A1 (en) | Method for generating a design rule map having spatially varying overlay budget | |
JP2010506336A (ja) | 電子設計自動化における特性 | |
JP2013003162A (ja) | マスクデータ検証装置、設計レイアウト検証装置、それらの方法およびそれらのコンピュータ・プログラム | |
Jeong et al. | Assessing chip-level impact of double patterning lithography | |
US8782572B1 (en) | Method of optical proximity correction | |
US20160110859A1 (en) | Inspection method for contact by die to database | |
JP2012252055A (ja) | マスク検査方法、マスク作製方法および半導体装置の製造方法 | |
JP4851924B2 (ja) | 危険箇所集計方法、パターン修正方法およびプログラム | |
CN108073674B (zh) | 集成电路芯片中的系统缺陷的故障标识数据库的早期开发 | |
US10733354B2 (en) | System and method employing three-dimensional (3D) emulation of in-kerf optical macros | |
KR101033225B1 (ko) | 패턴 레이아웃을 광근접효과보정하는 방법 | |
JP5187309B2 (ja) | フォトマスクの形成方法および半導体装置の製造方法 | |
JP3588575B2 (ja) | マスク設計データ作成方法 | |
JP2007081293A (ja) | 検査方法、半導体装置の製造方法およびプログラム | |
JP2010102055A (ja) | パターン評価方法、露光用マスク、露光方法、露光用マスクの製造方法および半導体装置の製造方法 | |
Kagalwalla et al. | Design-aware mask inspection | |
US7870520B2 (en) | Semiconductor device and yield calculation method | |
JP2007081292A (ja) | 検査方法、検査システムおよびプログラム | |
Park et al. | Systematic approach to correct critical patterns induced by the lithography process at the full-chip level | |
TWI406145B (zh) | 光罩缺陷判定方法 | |
JP4774917B2 (ja) | マスクパターンの検査装置及び検査方法 | |
Kobayashi et al. | Analyzing block placement errors in SADP patterning |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120925 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5100405 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |