KR20210028326A - 마스크 레이아웃의 보정 방법 및 이를 이용한 반도체 장치의 제조방법 - Google Patents

마스크 레이아웃의 보정 방법 및 이를 이용한 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR20210028326A
KR20210028326A KR1020190109104A KR20190109104A KR20210028326A KR 20210028326 A KR20210028326 A KR 20210028326A KR 1020190109104 A KR1020190109104 A KR 1020190109104A KR 20190109104 A KR20190109104 A KR 20190109104A KR 20210028326 A KR20210028326 A KR 20210028326A
Authority
KR
South Korea
Prior art keywords
pattern
layout
control points
pattern layout
error
Prior art date
Application number
KR1020190109104A
Other languages
English (en)
Inventor
방나래
이상화
정노영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190109104A priority Critical patent/KR20210028326A/ko
Priority to US16/939,828 priority patent/US11500283B2/en
Publication of KR20210028326A publication Critical patent/KR20210028326A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

마스크 레이아웃의 보정 방법은, 초기 패턴 레이아웃 상에 제1 광 근접 보정을 수행하는 것을 포함한다. 상기 제1 광 근접 보정을 수행하는 것은 상기 초기 패턴 레이아웃의 타겟 패턴 상에 제1 모델에 따른 복수의 컨트롤 포인트들을 제공하는 것, 시뮬레이션을 통해 상기 초기 패턴 레이아웃의 예상 컨투어를 획득하는 것, 및 상기 복수의 컨트롤 포인트들에서 상기 타겟 패턴과 상기 예상 컨투어의 오차를 획득하는 것을 포함한다. 상기 복수의 컨트롤 포인트들은 상기 타겟 패턴의 가장자리에 제공되는 제1 컨트롤 포인트들, 및 상기 타겟 패턴의 내부에 제공되는 제2 컨트롤 포인트들을 포함한다. 상기 타겟 패턴과 상기 예상 컨투어의 오차를 획득하는 것은 상기 제1 컨트롤 포인트들에서 제1 오차값들을 획득하는 것, 상기 제1 오차값들에 가중치를 부여하는 것, 및 상기 제2 컨트롤 포인트들에서 제2 오차값들을 획득하는 것을 포함한다.

Description

마스크 레이아웃의 보정 방법 및 이를 이용한 반도체 장치의 제조방법{METHOD FOR CORRECTING A MASK LAYOUT AND METHOD OF FABRICATING A SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 광 근접 보정을 이용한 마스크 레이아웃의 보정 방법, 및 이를 이용한 반도체 장치의 제조방법에 관한 것이다.
반도체 장치의 제조에 이용되는 포토 리소그래피 공정에서 웨이퍼 상에 집적회로 레이아웃을 인쇄하기 위해 포토 마스크가 이용될 수 있다. 상기 포토 리소그래피 공정은 일반적으로 광학 렌즈를 통해 상기 포토 마스크에 형성된 마스크 패턴들을 상기 웨이퍼로 전사하는 방법을 사용할 수 있다. 상기 포토 마스크는 투명 영역 및 불투명 영역을 포함할 수 있다. 상기 투명 영역은 상기 포토 마스크 상의 금속층을 식각함으로써 형성되고, 광을 통과시킬 수 있다. 반면, 상기 불투명 영역은 광을 통과시키지 않을 수 있다. 상기 투명 영역 및 상기 불투명 영역에 의해 상기 마스크 패턴들이 형성될 수 있다. 광원에 의해 방출된 광은 상기 포토 마스크의 상기 마스크 패턴들을 통해 상기 웨이퍼로 조사되고, 이에 따라, 상기 집적회로 레이아웃이 상기 웨이퍼 상에 인쇄될 수 있다.
반도체 공정의 집적도가 높아짐에 따라, 상기 포토 마스크의 상기 마스크 패턴들 사이의 거리가 매우 가까워지고 상기 투명 영역의 너비가 매우 좁아질 수 있다. 이러한 "근접성(Proximity)" 때문에, 빛의 간섭 및 회절이 발생하고, 이에 따라, 상기 웨이퍼 상에 원하는 레이아웃과 다른 왜곡된 레이아웃이 인쇄될 수 있다. 레이아웃의 왜곡을 방지하기 위해, 광 근접 보정(Optical Proximity Correction)과 같은 해상도 향상 기법(Resolution Enhancement Technology)이 이용될 수 있다. 상기 광 근접 보정에 따르면, 빛의 간섭 및 회절과 같은 왜곡의 정도가 미리 예측될 수 있다. 나아가, 예측된 결과에 기초하여, 상기 포토 마스크에 형성될 상기 마스크 패턴들이 보정될 수 있다. 이로써, 상기 웨이퍼 상에 원하는 레이아웃이 인쇄될 수 있다.
본 발명이 이루고자 하는 일 기술적 과제는 레이아웃의 왜곡을 최소화할 수 있는 마스크 레이아웃의 보정 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 단일 노광 공정에 의해 웨이퍼 상에 형성되는 패턴들의 결함을 최소화할 수 있는 반도체 장치의 제조방법을 제공하는데 있다.
본 발명에 따른 마스크 레이아웃의 보정 방법은, 초기 패턴 레이아웃 상에 제1 광 근접 보정을 수행하는 것을 포함할 수 있다. 상기 제1 광 근접 보정을 수행하는 것은: 상기 초기 패턴 레이아웃의 타겟 패턴 상에 제1 모델에 따른 복수의 컨트롤 포인트들을 제공하는 것; 시뮬레이션을 통해 상기 초기 패턴 레이아웃의 예상 컨투어를 획득하는 것; 및 상기 복수의 컨트롤 포인트들에서 상기 타겟 패턴과 상기 예상 컨투어의 오차를 획득하는 것을 포함할 수 있다. 상기 복수의 컨트롤 포인트들은 상기 타겟 패턴의 가장자리에 제공되는 제1 컨트롤 포인트들, 및 상기 타겟 패턴의 내부에 제공되는 제2 컨트롤 포인트들을 포함할 수 있다. 상기 타겟 패턴과 상기 예상 컨투어의 오차를 획득하는 것은: 상기 제1 컨트롤 포인트들에서 제1 오차값들을 획득하는 것; 상기 제1 오차값들에 가중치를 부여하는 것; 및 상기 제2 컨트롤 포인트들에서 제2 오차값들을 획득하는 것을 포함할 수 있다.
본 발명에 따른 반도체 장치의 제조방법은, 설계된 마스크 레이아웃을 보정하는 것; 상기 보정된 마스크 레이아웃에 대응하는 마스크 패턴들을 갖는 포토 마스크를 제조하는 것; 및 웨이퍼 상에 상기 포토 마스크를 이용하는 포토 리소그래피 공정을 수행하는 것을 포함할 수 있다. 상기 설계된 마스크 레이아웃을 보정하는 것은: 집적회로 설계 레이아웃으로부터 초기 패턴 레이아웃을 선택하는 것; 상기 초기 패턴 레이아웃이 컴퓨터의 패턴 왜곡 라이브러리 내에 미리 저장된 특정 유형의 패턴 레이아웃들과 일치하는지 여부를 결정하는 것; 및 상기 초기 패턴 레이아웃이 상기 특정 유형의 패턴 레이아웃들과 일치하는 경우에 한하여, 상기 초기 패턴 레이아웃 상에 제1 광 근접 보정을 선택적으로 수행하는 것을 포함할 수 있다.
본 발명에 따른 마스크 레이아웃의 보정 방법은, 집적회로 설계 레이아웃으로부터 초기 패턴 레이아웃을 선택하는 것; 상기 초기 패턴 레이아웃이 컴퓨터의 패턴 왜곡 라이브러리 내에 미리 저장된 특정 유형의 패턴 레이아웃들과 일치하는지 여부를 결정하는 것; 및 상기 초기 패턴 레이아웃이 상기 특정 유형의 패턴 레이아웃들과 일치하는 경우에 한하여, 상기 초기 패턴 레이아웃 상에 제1 광 근접 보정을 선택적으로 수행하는 것을 포함할 수 있다. 상기 제1 광 근접 보정을 수행하는 것은: 상기 초기 패턴 레이아웃의 타겟 패턴 상에 제1 모델에 따른 복수의 컨트롤 포인트들을 제공하는 것; 시뮬레이션을 통해 상기 초기 패턴 레이아웃의 예상 컨투어를 획득하는 것; 및 상기 복수의 컨트롤 포인트들에서 상기 타겟 패턴과 상기 예상 컨투어의 오차를 획득하는 것을 포함할 수 있다. 상기 복수의 컨트롤 포인트들은 상기 타겟 패턴의 가장자리에 제공되는 제1 컨트롤 포인트들, 및 상기 타겟 패턴의 내부에 제공되는 제2 컨트롤 포인트들을 포함할 수 있다. 상기 타겟 패턴과 상기 예상 컨투어의 오차를 획득하는 것은: 상기 제1 컨트롤 포인트들에서 제1 오차값들을 획득하는 것; 및 상기 제1 오차값들에 가중치를 부여하는 것을 포함할 수 있다.
본 발명의 개념에 따르면, 패턴 레이아웃의 보정에 소요되는 시간을 단축할 수 있고 상기 패턴 레이아웃의 왜곡을 최소화할 수 있는 마스크 레이아웃의 보정 방법이 제공될 수 있다. 더하여, 단일 포토 마스크를 이용하는 단일 노광 공정에 의해 웨이퍼 상에 형성되는 패턴들의 결함을 최소화할 수 있는 반도체 장치의 제조방법이 제공될 수 있다.
도 1은 본 발명의 실시예들에 따르면 마스크 레이아웃의 보정방법을 수행하기 위한 컴퓨터 시스템을 나타내는 개략도이다.
도 2는 본 발명의 실시예들에 따른 마스크 레이아웃의 보정방법을 나타내는 순서도이다.
도 3은 도 2의 S100단계를 나타내는 순서도이다.
도 4 내지 도 6은 도 2의 S100단계를 설명하기 위한 개념도들이다.
도 7은 도 2의 S200단계를 설명하기 위한 개념도이다.
도 8은 도 2의 S400 단계를 나타내는 순서도이다.
도 9 내지 도 11은 도 2의 S400 단계를 설명하기 위한 개념도들이다.
도 12는 도 2의 S500단계를 설명하기 위한 개념도이다.
도 13은 본 발명의 실시예들에 따른 마스크 레이아웃의 보정방법을 이용한 반도체 장치의 제조방법을 나타내는 순서도이다.
도 14는 본 발명의 실시예들에 따른 반도체 장치의 제조에 이용되는 포토 리소그래피(Photo Lithography) 시스템의 개념도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다.
도 1은 본 발명의 실시예들에 따르면 마스크 레이아웃의 보정방법을 수행하기 위한 컴퓨터 시스템을 나타내는 개략도이다.
도 1을 참조하면, 컴퓨터 시스템(1000)은 다양한 데이터를 처리하는 데이터 처리부, 다양한 데이터를 저장하는 저장부, 입출력부(I/O), 및 인터페이스부를 포함할 수 있다. 상기 저장부는 반도체 집적회로의 제조를 위해 미리 설계된 집적회로 설계 레이아웃을 저장할 수 있고, 상기 데이터 처리부에 의해 처리된 다양한 데이터를 저장할 수 있다. 상기 데이터 처리부는 상기 집적회로 설계 레이아웃의 패턴 레이아웃들을 보정하기 위한 시뮬레이션 툴을 포함할 수 있다. 상기 입출력부는 키보드(keyboard), 키패드(keypad), 및/또는 디스플레이 장치(display device)를 포함할 수 있다. 외부로부터 제공되는 다양한 데이터는 상기 인터페이스부를 통해 상기 컴퓨터 시스템(1000)으로 전달될 수 있고, 상기 컴퓨터 시스템(1000)에 의해 처리된 다양한 데이터도 상기 인터페이스부를 통해 외부로 전달될 수 있다. 상기 인터페이스부는 유선 요소, 무선 요소, 및/또는 USB(universal serial bus) 포트 등을 포함할 수 있다. 상기 데이터 처리부, 상기 저장부, 상기 입출력부(I/O) 및 상기 인터페이스부는 데이터 버스(data bus)를 통하여 서로 결합될 수 있다.
도 2는 본 발명의 실시예들에 따른 마스크 레이아웃의 보정방법을 나타내는 순서도이다. 도 3은 도 2의 S100단계를 나타내는 순서도이다. 도 4 내지 도 6은 도 2의 S100단계를 설명하기 위한 개념도들이다.
도 2를 참조하면, 상기 컴퓨터 시스템(1000)의 상기 저장부에 패턴 왜곡 라이브러리가 구축될 수 있다(S100).
구체적으로, 도 3 및 도 4를 참조하면, 먼저, 집적회로 설계 레이아웃이 제공될 수 있다(S110). 상기 집적회로 설계 레이아웃은 웨이퍼 상에 형성될 패턴들의 평면적 형상을 정의하는 패턴 레이아웃들을 포함할 수 있고, 적절한 형식의 데이터(일 예로, GDS Ⅱ)로 나타내질 수 있다. 상기 집적회로 설계 레이아웃은 상기 컴퓨터 시스템(1000)의 상기 저장부에 미리 저장될 수 있다.
상기 집적회로 설계 레이아웃으로부터 임의의 패턴 레이아웃(100)이 선택될 수 있다(S120). 상기 패턴 레이아웃(100)은 상기 웨이퍼 상에 인쇄될 타겟 패턴(100T)을 결정할 수 있다. 서로 이웃하는 패턴 레이아웃들(100) 사이의 거리가 가까운 경우, 상기 패턴 레이아웃(100)은 상기 웨이퍼 상에 상기 타겟 패턴(100T)과 다른 왜곡된 패턴으로 인쇄될 수 있다.
도 3 내지 도 5를 참조하면, 상기 패턴 레이아웃(100)의 왜곡 정도가 분석될 수 있다(S130). 일 예로, 상기 패턴 레이아웃(100)의 왜곡 정도를 분석하는 것은, 특정 함수(F)를 기초로 상기 패턴 레이아웃(100)의 왜곡 정도를 정량적으로 분석하는 것을 포함할 수 있다. 상기 특정 함수(F)는 서로 이웃하는 패턴 레이아웃들(100)의 중심점들(100C) 사이의 거리(S), 및 상기 타겟 패턴(100T)의 면적(A)을 변수로 할 수 있고, 일 예로, 아래의 수학식1로 표현될 수 있다.
Figure pat00001
여기서, S는 서로 이웃하는 패턴 레이아웃들(100)의 중심점들(100C) 사이의 거리이고, A는 상기 패턴 레이아웃(100)에 의해 결정된 상기 타겟 패턴(100T)의 면적이다. a 및 b는 미리 결정된 비례상수이다.
상기 패턴 레이아웃(100)의 왜곡 정도는 서로 이웃하는 패턴 레이아웃들(100)의 중심점들(100C) 사이의 거리(S)에 반비례하고, 상기 타겟 패턴(100T)의 면적(A)에 비례할 수 있다. 즉, 서로 이웃하는 패턴 레이아웃들(100)의 중심점들(100C) 사이의 거리가 가까울수록, 그리고, 상기 타겟 패턴(100T)의 면적이 클수록, 상기 패턴 레이아웃(100)의 왜곡 정도는 증가할 수 있다.
상기 패턴 레이아웃(100)의 왜곡 정도는 상기 특정 함수(F)를 통해 정량적으로 분석될 수 있다. 도 5에 도시된 바와 같이, 상기 패턴 레이아웃(100)의 왜곡 정도는 상기 특정 함수(F)에 의해 수치 값(numerical value)으로 나타내질 수 있다. 상기 패턴 레이아웃(100)의 왜곡 정도의 값이 허용 한계를 벗어나는 경우, 상기 패턴 레이아웃(100)은 고위험군으로 분류될 수 있다.
일부 실시예들에 따르면, 상기 패턴 레이아웃(100)의 왜곡 정도는 반도체 집적회로가 제조된 웨이퍼의 EDS 테스트 결과(일 예로, 수율 등)를 기초로 분석될 수도 있다. 이 경우, 상기 패턴 레이아웃(100)이 상기 웨이퍼 상에 형성된 패턴들 중 불량 패턴에 대응하는 경우, 상기 패턴 레이아웃(100)은 고위험군으로 분류될 수 있다.
상기 패턴 레이아웃(100)의 왜곡 정도가 허용범위 내에 있는지 여부가 결정될 수 있다(S140). 상기 패턴 레이아웃(100)의 왜곡 정도가 허용범위를 벗어나는 경우(일 예로, 상기 패턴 레이아웃(100)이 도 5의 고위험군으로 분류된 경우), 상기 패턴 레이아웃(100)에 마커(marker)가 제공될 수 있다(S150). 상기 패턴 레이아웃(100)의 왜곡 정도가 허용범위 내에 있는 경우(일 예로, 상기 패턴 레이아웃(100)이 도 5의 고위험군 이외의 군으로 분류된 경우), 도 2의 S120 내지 S140 단계들이 반복될 수 있다. 일 예로, 추가적인 패턴 레이아웃이 상기 집적회로 설계 레이아웃으로부터 선택될 수 있다(S120). 상기 추가적인 패턴 레이아웃의 왜곡 정도가 분석될 수 있고(S130), 상기 추가적인 패턴 레이아웃의 왜곡 정도가 허용범위 내에 있는지 여부가 결정될 수 있다(S140).
도 3 및 도 6을 참조하면, 상기 마커가 제공된 상기 패턴 레이아웃(100)이 패턴 왜곡 라이브러리(500)에 저장될 수 있다(S160). 상기 패턴 왜곡 라이브러리(500)는 상기 컴퓨터 시스템(1000)의 상기 저장부에 설정될 수 있다. 상기 집적회로 설계 레이아웃 내 패턴 레이아웃들의 각각에 대하여 도 3의 S120 내지 S160 단계들이 반복적으로 수행될 수 있다. 상기 컴퓨터 시스템(1000)의 상기 데이터 처리부는 도 3의 S120 내지 S160 단계들을 수행하도록 구성될 수 있다.
상기 패턴 왜곡 라이브러리(500)는 상기 마커가 제공된, 다양한 유형의 패턴 레이아웃들을 저장할 수 있다. 일 예로, 제1 유형의 패턴 레이아웃(Type1)은 서로 이웃하는 두 개의 패턴 레이아웃들(100)을 포함하되, 이웃하는 패턴 레이아웃(100)이 상기 패턴 레이아웃(100)의 일 코너(corner)에 가깝게 배치되는 구조를 가질 수 있다. 제2 유형의 패턴 레이아웃(Type2)은 서로 이웃하는 세 개의 패턴 레이아웃들(100)을 포함하되, 이웃하는 패턴 레이아웃들(100)이 상기 패턴 레이아웃(100)의 짧은 변의 양 코너들에 각각 가깝게 배치되는 구조를 가질 수 있다. 제3 유형의 패턴 레이아웃(Type3)은 서로 이웃하는 세 개의 패턴 레이아웃들(100)을 포함하되, 이웃하는 패턴 레이아웃들(100)이 상기 패턴 레이아웃(100)의 긴 변의 양 코너들에 각각 가깝게 배치되는 구조를 가질 수 있다. 제4 유형의 패턴 레이아웃(Type4)은 서로 이웃하는 네 개의 패턴 레이아웃들(100)을 포함하되, 이웃하는 패턴 레이아웃들(100)이 상기 패턴 레이아웃(100)의 대응하는 코너들에 가깝게 배치되는 구조를 가질 수 있다.
도 7은 도 2의 S200단계를 설명하기 위한 개념도이다. 도 8은 도 2의 S400 단계를 나타내는 순서도이다. 도 9 내지 도 11은 도 2의 S400 단계를 설명하기 위한 개념도들이다. 도 12는 도 2의 S500단계를 설명하기 위한 개념도이다.
도 2 및 도 7을 참조하면, 상기 집적회로 설계 레이아웃으로부터 초기 패턴 레이아웃(100i)이 선택될 수 있다(S200). 상기 초기 패턴 레이아웃(100i)은 광 근접 보정이 수행되지 않은, 설계자에 의해 설계된 패턴 레이아웃을 지칭한다. 상기 초기 패턴 레이아웃(100i)은 상기 웨이퍼 상에 인쇄될 타겟 패턴(100Ti)을 결정할 수 있다.
상기 초기 패턴 레이아웃(100i)이 상기 패턴 왜곡 라이브러리(500) 내에 저장된 패턴 레이아웃(100)과 일치하는지 여부가 결정될 수 있다(S300). 상기 초기 패턴 레이아웃(100i)이 상기 패턴 왜곡 라이브러리(500) 내에 저장된 상기 제1 내지 제4 유형의 패턴 레이아웃들(100) 중 하나와 일치하는 경우, 상기 초기 패턴 레이아웃(100i)에 대하여 제1 광 근접 보정이 수행될 수 있다(S400). 상기 초기 패턴 레이아웃(100i)이 상기 패턴 왜곡 라이브러리(500) 내에 저장된 상기 제1 내지 제4 유형의 패턴 레이아웃들(100)과 일치하지 않는 경우, 상기 초기 패턴 레이아웃(100i)에 대하여 제2 광 근접 보정이 수행될 수 있다(S500). 상기 컴퓨터 시스템(1000)의 상기 데이터 처리부는 도 2의 S200 내지 S500 단계들을 수행하도록 구성될 수 있다.
구체적으로, 도 8 및 도 9를 참조하면, 상기 제1 광 근접 보정을 수행하는 것은, 상기 초기 패턴 레이아웃(100i)의 상기 타겟 패턴(100Ti) 상에 제1 모델(model, M1)에 따른 복수의 컨트롤 포인트들(CP)을 제공하는 것을 포함할 수 있다(S410). 상기 제1 모델(M1)은 상기 초기 패턴 레이아웃(100i)의 유형에 따라 선택될 수 있다. 일 예로, 상기 초기 패턴 레이아웃(100i)이 도 6에 도시된 상기 제3 유형의 패턴 레이아웃(Type3)과 일치하는 경우, 상기 초기 패턴 레이아웃(100i)의 상기 타겟 패턴(100Ti)과 이에 인접하는 패턴 레이아웃들(100)의 타겟 패턴들(100T) 사이의 브릿지 결함이 문제될 수 있다. 이 경우, 상기 제1 모델(M1)은 코너-?h(corner-chop) 형상을 가질 수 있고, 상기 복수의 컨트롤 포인트들(CP)은 상기 제1 모델(M1)의 형상에 대응하도록 배열될 수 있다.
상기 초기 패턴 레이아웃(100i)에 대해 리소그래피 시뮬레이션이 수행될 수 있고, 상기 시뮬레이션을 통해 상기 초기 패턴 레이아웃(100i)에 대한 예상 컨투어(120)가 획득될 수 있다(S420). 상기 복수의 컨트롤 포인트들(CP)로부터 상기 타겟 패턴(100Ti)과 상기 예상 컨투어(120)의 오차가 획득될 수 있다(S430). 구체적으로, 상기 복수의 컨트롤 포인트들(CP)은 상기 타겟 패턴(100Ti)의 가장자리(edge)에 제공되는 제1 컨트롤 포인트들(CP1), 및 상기 타겟 패턴(100Ti)의 내부에 제공되는 제2 컨트롤 포인트들(CP2)을 포함할 수 있다. 상기 제1 컨트롤 포인트들(CP1)에 제1 비용 함수(cost function, CF1)가 할당될 수 있고, 상기 제2 컨트롤 포인트들에 제2 비용 함수(CF2)가 할당될 수 있다. 상기 제1 비용 함수(CF1) 및 상기 제2 비용 함수(CF2)는 각각 아래와 같이 표현될 수 있다.
Figure pat00002
Figure pat00003
EPE1은 상기 제1 컨트롤 포인트들(CP1)에서 상기 예상 컨투어(120)가 상기 타겟 패턴(100Ti)으로부터 벗어난 정도를 나타내는 값으로 정의되고, EPE2는 상기 제2 컨트롤 포인트들(CP2)에서 상기 예상 컨투어(120)가 상기 타겟 패턴(100Ti)으로부터 벗어난 정도를 나타내는 값으로 정의된다. P는 EPE1에 가중치를 부여하기 위한 상수이다.
상기 타겟 패턴(100Ti)과 상기 예상 컨투어(120)의 오차를 획득하는 것은, 상기 제1 컨트롤 포인트들(CP1)에 할당된 상기 제1 비용 함수(CF1), 및 상기 제2 컨트롤 포인트들에 할당된 상기 제2 비용 함수(CF2)를 기초로 하여 수행될 수 있다. 구체적으로, 상기 타겟 패턴(100Ti)과 상기 예상 컨투어(120)의 오차를 획득하는 것은, 상기 제1 컨트롤 포인트들(CP1)에서 제1 오차값들(EPE1)을 획득하는 것, 상기 제1 오차값들(EPE1)에 가중치(P)를 부여하는 것, 상기 제2 컨트롤 포인트들(CP2)에서 제2 오차값들(EPE2)을 획득하는 것, 상기 가중치가 부여된 상기 제1 오차값들(P*EPE1)과 상기 제2 오차값들(EPE2)의 합을 상기 타겟 패턴(100Ti)과 상기 예상 컨투어(120)의 상기 오차로 획득하는 것을 포함할 수 있다. 즉, 상기 타겟 패턴(100Ti)과 상기 예상 컨투어(120)의 상기 오차는 아래와 같은 총 비용함수를 통해 획득될 수 있다.
Figure pat00004
상기 타겟 패턴(100Ti)과 상기 예상 컨투어(120)의 상기 오차가 허용범위 내에 있는지 여부가 결정될 수 있다(S440).
일 예로, 도 8 및 도 10을 참조하면, 상기 오차가 허용범위를 벗어나는 경우, 상기 타겟 패턴(100Ti) 상에 제2 모델(M2)에 따른 복수의 컨트롤 포인트들(CP)이 제공될 수 있다(S450). 상기 제2 모델(M2)에 따른 상기 복수의 컨트롤 포인트들(CP)의 개수는 상기 제1 모델(M1)에 따른 상기 복수의 컨트롤 포인트들(CP)의 개수보다 많을 수 있다. 일 예로, 상기 초기 패턴 레이아웃(100i)이 도 6에 도시된 상기 제3 유형의 패턴 레이아웃(Type3)과 일치되는 경우, 상기 제2 모델(M2)은 육각 형상을 가질 수 있고, 상기 복수의 컨트롤 포인트들(CP)은 상기 제2 모델(M2)의 형상에 대응하도록 배열될 수 있다. 이 후, 도 8의 S420 내지 S440단계들이 반복적으로 수행될 수 있다.
다른 예로, 도 8 및 도 11을 참조하면, 상기 오차가 허용범위를 벗어나는 경우, 상기 타겟 패턴(100Ti) 상에 제3 모델(M3)에 따른 복수의 컨트롤 포인트들(CP)이 제공될 수 있다(S450). 상기 제3 모델(M3)에 따른 상기 복수의 컨트롤 포인트들(CP)의 개수는 상기 제1 모델(M1)에 따른 상기 복수의 컨트롤 포인트들(CP)의 개수보다 많을 수 있고, 상기 제2 모델(M2)에 따른 상기 복수의 컨트롤 포인트들(CP)의 개수보다 많을 수 있다. 상기 초기 패턴 레이아웃(100i)이 도 6에 도시된 상기 제3 유형의 패턴 레이아웃(Type3)과 일치되는 경우, 상기 제3 모델(M3)은 프레그먼트(fragment) 형상을 가질 수 있고, 상기 복수의 컨트롤 포인트들(CP)은 상기 제3 모델(M3)의 형상에 대응하도록 배열될 수 있다. 이 후, 도 8의 S420 내지 S440단계들이 반복적으로 수행될 수 있다.
도 8의 S410 내지 S450단계들은 상기 타겟 패턴(100Ti)과 상기 예상 컨투어(120)의 상기 오차가 최소가 될 때까지 반복적으로 수행될 수 있다.
도 8 및 도 9를 다시 참조하면, 상기 타겟 패턴(100Ti)과 상기 예상 컨투어(120)의 상기 오차가 허용범위 내에 있는 경우, 최종 모델을 기반으로 상기 초기 패턴 레이아웃(100i)이 보정될 수 있다(S460). 상기 초기 패턴 레이아웃(100i)은 MRC(Mask Rule Check)를 만족하도록 보정될 수 있다. 상기 최종 모델이 상기 제1 모델(M1)인 경우, 보정된 패턴 레이아웃(130)은 상기 제1 모델(M1)과 실질적으로 동일한 형상(일 예로, 코너-?h(corner-chop) 형상)을 가질 수 있다.
도 2 및 도 7을 다시 참조하면, 상기 초기 패턴 레이아웃(100i)이 상기 패턴 왜곡 라이브러리(500) 내에 저장된 상기 제1 내지 제4 유형의 패턴 레이아웃들(100) 중 하나와 일치하는 경우에 한하여, 상기 제1 광 근접 보정이 상기 초기 패턴 레이아웃(100i)에 대하여 선택적으로 수행될 수 있다. 상기 초기 패턴 레이아웃(100i)이 상기 패턴 왜곡 라이브러리(500) 내에 저장된 상기 제1 내지 제4 유형의 패턴 레이아웃들(100)과 일치하지 않는 경우에는, 상기 제2 광 근접 보정이 상기 초기 패턴 레이아웃(100i)에 대하여 수행될 수 있다.
구체적으로, 도 12를 참조하면, 상기 제2 광 근접 보정을 수행하는 것은, 상기 초기 패턴 레이아웃(100i)의 상기 타겟 패턴(100Ti) 상에 제4 모델(model, M4)에 따른 복수의 컨트롤 포인트들(CP)을 제공하는 것을 포함할 수 있다. 상기 제4 모델(M4)은 상기 초기 패턴 레이아웃(100i)의 유형에 따라 선택될 수 있다. 일 예로, 상기 제4 모델(M4)은 사각 형상을 가질 수 있고, 상기 복수의 컨트롤 포인트들(CP)은 상기 제4 모델(M4)의 형상에 대응하도록 배열될 수 있다. 상기 복수의 컨트롤 포인트들(CP)은 상기 타겟 패턴(100Ti)의 가장자리에 한하여 제공될 수 있다. 상기 복수의 컨트롤 포인트들(CP)에 할당된 비용함수(CF)는 아래와 같이 표현될 수 있다.
Figure pat00005
EPE는 상기 복수의 컨트롤 포인트들(CP)에서 상기 예상 컨투어(120)가 상기 타겟 패턴(100Ti)으로부터 벗어난 정도를 나타내는 값으로 정의된다.
상기 비용함수(CF)를 기초로 상기 타겟 패턴(100Ti)과 예상 컨투어(120)의 오차가 획득될 수 있고, 상기 오차가 최소되도록 상기 초기 패턴 레이아웃(100i)이 보정될 수 있다. 상기 초기 패턴 레이아웃(100i)은 MRC(Mask Rule Check)를 만족하도록 보정될 수 있다. 보정된 패턴 레이아웃(130)은 상기 제4 모델(M4)과 실질적으로 동일한 형상(일 예로, 사각 형상)을 가질 수 있다.
도 2를 다시 참조하면, 상기 초기 패턴 레이아웃(100i)의 유형에 따라 상기 제1 광 근접 보정 및 상기 제2 광 근접 보정이 선택적으로 수행될 수 있고, 그 결과, 최종 패턴 레이아웃이 획득될 수 있다(S600). 상기 최종 패턴 레이아웃은 도 8 내지 도 12를 참조하여 설명한 방법에 따라 상기 초기 패턴 레이아웃(100i)을 보정함으로써 획득될 수 있다. 즉, 상기 최종 패턴 레이아웃은 상기 보정된 패턴 레이아웃(130)에 대응할 수 있다.
도 13은 본 발명의 실시예들에 따른 마스크 레이아웃의 보정방법을 이용한 반도체 장치의 제조방법을 나타내는 순서도이다. 도 14는 본 발명의 실시예들에 따른 반도체 장치의 제조에 이용되는 포토 리소그래피(Photo Lithography) 시스템의 개념도이다.
도 13을 참조하면, 마스크 레이아웃이 설계될 수 있다(S1000). 상기 마스크 레이아웃의 설계는 EDA(Electronic Design Automation) 소프트웨어를 이용하여 수행될 수 있다. 상기 마스크 레이아웃은 도 2의 S200 단계에서 제공되는 상기 집적회로 설계 레이아웃에 대응할 수 있다. 상기 마스크 레이아웃은 웨이퍼 상에 집적회로를 인쇄하기 위해 요구되는 패턴 레이아웃들을 포함할 수 있다.
상기 마스크 레이아웃이 보정될 수 있다(S2000). 상기 마스크 레이아웃을 보정하는 것은, 도 2 내지 도 12를 참조하여 설명한, 마스크 레이아웃의 보정방법에 따라 수행될 수 있다.
상기 보정된 마스크 레이아웃을 이용하여 포토 마스크가 제조될 수 있다(S3000). 상기 포토 마스크를 제조하는 것은, 쿼츠(Quarts) 기판 상에 금속막 및 감광막이 형성된 블랑크 마스크(blank mask)를 제공하는 것, 상기 블랑크 마스크의 상기 감광막 상에 상기 보정된 마스크 레이아웃을 전사시키는 것, 상기 감광막을 현상(develop)하여 상기 보정된 마스크 레이아웃에 대응하는 패턴들을 포함하는 감광막 패턴들을 형성하는 것, 및 상기 감광막 패턴들을 식각 마스크로 상기 블랑크 마스크의 상기 금속막(일 예로, 크롬막, Cr layer)을 식각하는 것을 포함할 수 있다. 상기 식각 공정에 의해, 상기 포토 마스크는 상기 보정된 마스크 레이아웃에 대응하는 마스크 패턴들을 포함할 수 있다.
도 13 및 도 14를 참조하면, 상기 포토 마스크를 이용한 포토 리소그래피 공정이 수행될 수 있다(S4000). 상기 포토 리소그래피 공정은 상기 포토 마스크의 상기 마스크 패턴들에 대응하는 패턴들을 상기 웨이퍼(WF) 상에 인쇄하기 위해 수행될 수 있다. 상기 포토 리소그래피 공정은 포토 리소그래피 시스템(2000)을 이용하여 수행될 수 있다. 상기 포토 리소그래피 시스템(2000)은 광원(1200), 상기 포토 마스크(1400), 축소 투영 장치(1600), 및 웨이퍼 스테이지(Wafer Stage; 1800)를 포함할 수 있다.
상기 광원(1200)은 광을 방출할 수 있다. 상기 광원(1200)으로부터 방출된 광은 상기 포토 마스크(1400)로 조사될 수 있다. 일 예로, 광 초점을 조절하기 위해, 상기 광원(1200)과 상기 포토 마스크(1400) 사이에 렌즈가 제공될 수 있다. 상기 광원(1200)은 극자외선 광원을 포함할 수 있다.
상기 포토 마스크(1400)는 상기 웨이퍼(WF) 상에 집적회로 레이아웃(Layout)을 인쇄하기 위해 이용되는 상기 마스크 패턴들(Mask Patterns)들을 포함할 수 있다. 상기 포토 마스크(1400)는 투명 영역 및 불투명 영역을 포함할 수 있고, 상기 영역들에 의해 상기 마스크 패턴들이 형성될 수 있다. 상기 투명 영역은, 상술한 바와 같이, 상기 포토 마스크(1400) 상의 금속막을 식각함으로써 형성될 수 있다. 상기 투명 영역은 상기 광원(1200)으로부터 방출된 광을 통과시킬 수 있다. 반면, 상기 불투명 영역은 광을 통과시키지 않고 차단할 수 있다.
상기 축소 투영 장치(1600)는 상기 포토 마스크(1400)의 상기 투명 영역을 통과한 광을 제공받을 수 있다. 상기 축소 투영 장치(1600)는 상기 웨이퍼(WF) 상에 인쇄될 레이아웃의 회로 패턴들을 상기 포토 마스크(1400)의 상기 마스크 패턴들과 매칭시킬 수 있다. 상기 웨이퍼 스테이지(1800)는 상기 웨이퍼(WF)를 지지할 수 있다.
일 예로, 상기 축소 투영 장치(1600)는 애퍼쳐(Aperture)를 포함할 수 있다. 상기 애퍼쳐는 상기 광원(1200)으로부터 방출된 자외선 광의 초점 심도를 높이기 위해 이용될 수 있다. 일 예로, 상기 애퍼쳐는 다이폴 애퍼처(Dipole Aperture) 또는 쿼드러플 애퍼처(Quadruple Aperture)를 포함할 수 있다. 일 예로, 상기 축소 투영 장치(1600)는 광 초점을 조절하기 위해 렌즈를 더 포함할 수 있다.
상기 포토 마스크(1400)의 상기 투명 영역을 통해 상기 포토 마스크(1400)를 통과한 광은, 상기 축소 투영 장치(1600)를 통해 상기 웨이퍼(WF)로 조사될 수 있다. 이로써, 상기 포토 마스크(1400)의 상기 마스크 패턴들에 대응하는 패턴들이 상기 웨이퍼(WF) 상에 인쇄될 수 있다.
이 후, 반도체 소자의 제조를 위한 후속 공정들이 상기 웨이퍼(WF) 상에 수행될 수 있고, 이에 따라, 상기 웨이퍼(WF) 상에 반도체 장치가 제조될 수 있다.
본 발명의 개념에 따르면, 상기 패턴 레이아웃(100)의 왜곡 정도를 상기 특정 함수를 통해 정량적으로 분석함에 따라, 상기 패턴 왜곡 라이브러리(500)가 구축될 수 있다. 상기 초기 패턴 레이아웃(100i)이 상기 패턴 왜곡 라이브러리(500) 내 상기 패턴 레이아웃(100)과 일치하는 경우에 한하여, 상기 제1 광 근접 보정이 선택적으로 수행될 수 있다. 이 경우, 상기 초기 패턴 레이아웃(100i)의 보정에 소요되는 시간이 단축될 수 있다.
또한, 상기 제1 광 근접 보정에서, 상기 타겟 패턴(100Ti)과 상기 예상 컨투어(120)의 상기 오차는 상기 타겟 패턴(100Ti)의 가장자리에 제공되는 상기 제1 컨트롤 포인트들(CP1)의 상기 제1 오차값들(EPE1)에 가중치를 부여하는 비용함수를 통해 획득될 수 있다. 이 경우, 상기 초기 패턴 레이아웃(100i)은 레이아웃의 왜곡이 최소화되도록 보정될 수 있다.
더하여, 상기 보정된 패턴 레이아웃들을 이용하여 포토 마스크가 제조될 수 있고, 상기 포토 마스크는 상기 보정된 패턴 레이아웃들에 대응하는 마스크 패턴들을 가질 수 있다. 상기 보정된 패턴 레이아웃들은 레이아웃의 왜곡이 최소화될 수 있는 형상을 가질 수 있고, 이에 따라, 상기 포토 마스크를 이용하는 단일 노광 공정에 의해 웨이퍼 상에 형성되는 패턴들의 결함이 최소화될 수 있다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
100, 100i: 패턴 레이아웃 100T, 100Ti: 타겟 패턴
120: 예상 컨투어 130: 보정된 패턴 레이아웃
CP: 컨트롤 포인트들

Claims (10)

  1. 초기 패턴 레이아웃 상에 제1 광 근접 보정을 수행하는 것을 포함하되,
    상기 제1 광 근접 보정을 수행하는 것은:
    상기 초기 패턴 레이아웃의 타겟 패턴 상에 제1 모델에 따른 복수의 컨트롤 포인트들을 제공하는 것;
    시뮬레이션을 통해 상기 초기 패턴 레이아웃의 예상 컨투어를 획득하는 것; 및
    상기 복수의 컨트롤 포인트들에서 상기 타겟 패턴과 상기 예상 컨투어의 오차를 획득하는 것을 포함하고,
    상기 복수의 컨트롤 포인트들은 상기 타겟 패턴의 가장자리에 제공되는 제1 컨트롤 포인트들, 및 상기 타겟 패턴의 내부에 제공되는 제2 컨트롤 포인트들을 포함하고,
    상기 타겟 패턴과 상기 예상 컨투어의 오차를 획득하는 것은:
    상기 제1 컨트롤 포인트들에서 제1 오차값들을 획득하는 것;
    상기 제1 오차값들에 가중치를 부여하는 것; 및
    상기 제2 컨트롤 포인트들에서 제2 오차값들을 획득하는 것을 포함하는 마스크 레이아웃의 보정 방법.
  2. 청구항 1에 있어서,
    상기 타겟 패턴과 상기 예상 컨투어의 오차를 획득하는 것은, 상기 가중치가 부여된 상기 제1 오차값들과 상기 제2 오차값들의 합을 상기 오차로 획득하는 것을 포함하는 마스크 레이아웃의 보정 방법.
  3. 청구항 1에 있어서,
    상기 초기 패턴 레이아웃이 컴퓨터의 패턴 왜곡 라이브러리 내에 미리 저장된 특정 유형의 패턴 레이아웃들과 일치하는지 여부를 결정하는 것을 더 포함하되,
    상기 제1 광 근접 보정은 상기 초기 패턴 레이아웃이 상기 특정 유형의 패턴 레이아웃들과 일치하는 경우에 한하여 선택적으로 수행되는 마스크 레이아웃의 보정 방법.
  4. 청구항 1에 있어서,
    집적회로 설계 레이아웃으로부터 특정 패턴 레이아웃을 선택하는 것;
    상기 특정 패턴 레이아웃의 왜곡 정도를 분석하는 것;
    상기 왜곡 정도가 허용범위를 벗어나는 경우, 상기 특정 패턴 레이아웃에 마커를 제공하는 것;
    상기 마커가 제공된 패턴 레이아웃을 컴퓨터의 패턴 왜곡 라이브러리에 저장하는 것; 및
    상기 제1 광 근접 보정 수행 전에, 상기 초기 패턴 레이아웃이 상기 패턴 왜곡 라이브러리 내에 저장된 상기 특정 패턴 레이아웃과 일치하는지 여부를 결정하는 것을 더 포함하는 마스크 레이아웃의 보정 방법.
  5. 청구항 4에 있어서,
    상기 특정 패턴 레이아웃의 왜곡 정도를 분석하는 것은, 특정 함수를 기초로 상기 왜곡 정도를 정량적으로 분석하는 것을 포함하고,
    상기 특정 함수는 서로 이웃하는 특정 패턴 레이아웃들의 중심점들 사이의 거리, 및 상기 특정 패턴 레이아웃의 타겟 패턴의 면적을 변수로 하는 마스크 레이아웃의 보정 방법.
  6. 청구항 5에 있어서,
    상기 특정 패턴 레이아웃의 상기 왜곡 정도는 상기 서로 이웃하는 특정 패턴 레이아웃들의 상기 중심점들 사이의 거리에 반비례하고, 상기 특정 패턴 레이아웃의 상기 타겟 패턴의 면적에 비례하는 마스크 레이아웃의 보정 방법.
  7. 청구항 4에 있어서,
    상기 제1 광 근접 보정은 상기 초기 패턴 레이아웃이 상기 특정 패턴 레이아웃과 일치하는 경우에 한하여 선택적으로 수행되는 마스크 레이아웃의 보정 방법.
  8. 청구항 1에 있어서,
    상기 제1 광 근접 보정을 수행하는 것은:
    상기 타겟 패턴과 상기 예상 컨투어의 상기 오차가 허용범위를 벗어나는 경우, 상기 타겟 패턴 상에 제2 모델에 따른 복수의 컨트롤 포인트들을 제공하는 것을 더 포함하고,
    상기 제2 모델에 따른 상기 복수의 컨트롤 포인트들의 개수는 상기 제1 모델에 따른 상기 복수의 컨트롤 포인트들의 개수보다 많은 마스크 레이아웃의 보정 방법.
  9. 청구항 8에 있어서,
    상기 제1 광 근접 보정은 상기 타겟 패턴과 상기 예상 컨투어의 상기 오차가 최소화되도록 반복적으로 수행되는 마스크 레이아웃의 보정 방법.
  10. 청구항 8에 있어서,
    상기 제1 광 근접 보정을 수행하는 것은:
    상기 타겟 패턴과 상기 예상 컨투어의 상기 오차가 허용범위 내에 있는 경우, 상기 제1 모델을 기반으로 상기 초기 패턴 레이아웃을 보정하는 것을 포함하는 마스크 레이아웃의 보정 방법.
KR1020190109104A 2019-09-03 2019-09-03 마스크 레이아웃의 보정 방법 및 이를 이용한 반도체 장치의 제조방법 KR20210028326A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190109104A KR20210028326A (ko) 2019-09-03 2019-09-03 마스크 레이아웃의 보정 방법 및 이를 이용한 반도체 장치의 제조방법
US16/939,828 US11500283B2 (en) 2019-09-03 2020-07-27 Mask layout correction method and a method for fabricating semiconductor devices using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190109104A KR20210028326A (ko) 2019-09-03 2019-09-03 마스크 레이아웃의 보정 방법 및 이를 이용한 반도체 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20210028326A true KR20210028326A (ko) 2021-03-12

Family

ID=74679341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190109104A KR20210028326A (ko) 2019-09-03 2019-09-03 마스크 레이아웃의 보정 방법 및 이를 이용한 반도체 장치의 제조방법

Country Status (2)

Country Link
US (1) US11500283B2 (ko)
KR (1) KR20210028326A (ko)

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000214577A (ja) 1999-01-25 2000-08-04 Mitsubishi Electric Corp パタ―ン歪検出方法、パタ―ン歪検出装置およびその記録媒体
US7082596B2 (en) 2002-11-27 2006-07-25 Synopsys, Inc. Simulation-based selection of evaluation points for model-based optical proximity correction
US7434199B2 (en) 2005-09-27 2008-10-07 Nicolas Bailey Cobb Dense OPC
US7934184B2 (en) 2005-11-14 2011-04-26 Takumi Technology Corporation Integrated circuit design using modified cells
JP2007286918A (ja) 2006-04-17 2007-11-01 Sony Corp 危険パターン抽出方法および危険パターン抽出装置
US7765515B2 (en) * 2007-02-03 2010-07-27 Anchor Semiconductor, Inc. Pattern match based optical proximity correction and verification of integrated circuit layout
KR100881514B1 (ko) 2007-05-25 2009-02-05 주식회사 동부하이텍 모델 기반 ｏｐｃ의 패턴 가장자리 세분화 방법
JP5100405B2 (ja) 2008-01-16 2012-12-19 株式会社東芝 データベースの作成方法およびデータベース装置
US8037446B2 (en) 2008-07-16 2011-10-11 Micron Technology, Inc. Methods for defining evaluation points for optical proximity correction and optical proximity correction methods including same
JP2010034402A (ja) 2008-07-30 2010-02-12 Toshiba Corp パターン形状予測方法
JP4762288B2 (ja) 2008-09-26 2011-08-31 株式会社東芝 パターン形成不良領域算出方法
JP5470008B2 (ja) 2009-11-25 2014-04-16 株式会社日立ハイテクノロジーズ 設計データを利用した欠陥レビュー装置および欠陥検査システム
US20130125070A1 (en) 2011-11-15 2013-05-16 Guoqiang Bai OPC Checking and Classification
US8473878B2 (en) 2011-11-28 2013-06-25 Synopsys, Inc. Lithographically enhanced edge determination
JP5948138B2 (ja) 2012-05-11 2016-07-06 株式会社日立ハイテクノロジーズ 欠陥解析支援装置、欠陥解析支援装置で実行されるプログラム、および欠陥解析システム
KR102185558B1 (ko) 2013-08-27 2020-12-02 삼성전자주식회사 광학적 근접 보정 방법
EP3037878B1 (en) 2014-12-23 2020-09-09 Aselta Nanographics Method of applying vertex based corrections to a semiconductor design
TWI620980B (zh) 2015-02-13 2018-04-11 Ａｓｍｌ荷蘭公司 影像對數斜率（ｉｌｓ）最佳化
KR102441582B1 (ko) 2015-07-23 2022-09-07 삼성전자주식회사 Mpc 검증 방법 및 그 검증 방법을 포함한 마스크 제조방법
CN108073047B (zh) 2016-11-15 2020-04-03 无锡华润上华科技有限公司 光学临近效应校正方法及系统
KR102535826B1 (ko) 2017-11-28 2023-05-23 삼성전자주식회사 모니터링 매크로 제공 방법, OPC(Optical Proximity Correction) 방법 및 EUV(Extreme ultraviolet radiation) 마스크 제조 방법

Also Published As

Publication number Publication date
US20210063868A1 (en) 2021-03-04
US11500283B2 (en) 2022-11-15

Similar Documents

Publication Publication Date Title
JP4602962B2 (ja) 多重露光プロセスに用いられるモデルベースのジオメトリ分解のための方法、プログラム製品及び装置
US7971160B2 (en) Creating method of photomask pattern data, photomask created by using the photomask pattern data, and manufacturing method of semiconductor apparatus using the photomask
CN100465971C (zh) 用于改进光学邻近校正的方法
US8570485B2 (en) Lens heating compensation systems and methods
JP4746649B2 (ja) 光近接効果補正のための多変数解法
US8413081B2 (en) Method for process window optimized optical proximity correction
KR100721205B1 (ko) 이중 노광을 위한 패턴 분할 및 광 근접 효과 보정 방법
US8751979B1 (en) Determining the gradient and Hessian of the image log slope for design rule optimization for accelerating source mask optimization (SMO)
US20090186429A1 (en) Method for correcting a mask pattern, system for correcting a mask pattern, program, method for manufacturing a photomask and method for manufacturing a semiconductor device
US9754068B2 (en) Method, computer readable storage medium and computer system for creating a layout of a photomask
JP2004133426A (ja) 自動光近接補正（ｏｐｃ）ルール作成
JP6108693B2 (ja) パターン作成方法
KR20170047101A (ko) Opc 이용한 마스크 제조방법 및 반도체 소자 제조방법
US6544699B1 (en) Method to improve accuracy of model-based optical proximity correction
CN114326290A (zh) 光学邻近修正方法
TWI385546B (zh) 用以最佳化形成於基板上之設計的方法及程式產品
US7930654B2 (en) System and method of correcting errors in SEM-measurements
KR102570888B1 (ko) 마스크 레이아웃의 보정 방법 및 이를 이용한 반도체 소자의 제조방법
CN110968981B (zh) 集成电路布局图生成方法和系统
KR100688893B1 (ko) 반도체 소자의 마스크 패턴 형성 방법
US6973636B2 (en) Method of defining forbidden pitches for a lithography exposure tool
CN108628109B (zh) 光刻曝光设备及光刻曝光方法
KR20170113801A (ko) 마스크 레이아웃의 래스터화 방법 및 이를 이용한 포토 마스크의 제조방법
US9547230B2 (en) Method for evaluating optical image of pattern, recording medium, and information processing apparatus
US11500283B2 (en) Mask layout correction method and a method for fabricating semiconductor devices using the same

Legal Events

Date Code Title Description
A201 Request for examination