JP2003523545A - マスク記述のためのシステムにおけるデータ階層維持の方法及び装置 - Google Patents

Abstract

(57)【要約】 原型のレイアウト階層が維持されるように、階層的に記述された集積回路レイアウト（８００）に関するオペレーションを実行するための方法と装置を提供する。上記方法は、階層的に記述されたレイアウト（８１０）を第１入力として提供するステップと、実行されるべきオペレーションに対応する特定のオペレーティング基準のセット（８４０）を第２入力として提供するステップとを含む。ＯＰＣのようなオペレーション及びＮＯＴやＯＲ等の論理演算（２４０）を含むマスク・オペレーションが、次に、特定のオペレーティング基準のセットに従って、レイアウトに関し実行される。第１プログラム・データ（８６０）が平坦化されたレイアウト（８６５）に適用された場合には、レイアウトに関するオペレーションを実行した結果を表すデータを含む出力が生成されるように、レイアウト・オペレーションに応じて、階層的に記述されたレイアウトに対応する階層的に形成された補正データを含む第１プログラム・データが生成される。第１プログラム・データが真の階層的フィーマットに維持されるので、本方法に従ってオペレーションが実行されるレイアウトを、従来型の設計基準チェッカー（８５０）によって処理できる。更に、本方法は、明視野並びに暗視野設計、及び位相シフト・レイアウトを始めとする全てのタイプのレイアウトに適用することができる。

Description

【発明の詳細な説明】

【０００１】 （関連出願についての説明） 本出願は、ファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲンシュ・Ｃ・
パティの発明になる１９９７年１２月１２日出願の出願番号第６０／０６９，５
４９号の「データ階層進化型マスク補正と照合の方法及び装置」と題する米国仮
特許出願に関連しており、上記出願日の恩典を請求し、これをここに援用する。
更に本出願は、ファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲンシュ・Ｃ
・パティの発明になる１９９７年９月１７日出願の出願番号第６０／０５９，３
０６号の「マスクの照合、補正、並びに設計ルール照合」と題する米国仮特許出
願、及びファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲンシュ・Ｃ・パテ
ィの発明になる１９９８年９月１６日出願の「マスクの照合、補正、並びに設計
ルール照合」と題する米国特許出願に関連しており、これらをここに援用する。

【０００２】 本出願は又、ファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲンシュ・Ｃ・
パティ、リナード・カークリンの発明になる１９９８年８月７日出願の「視認検
査と照合システム」と題する米国特許出願にも関連しておりこれをここに援用す
る。本出願は又、ヤオ・ティン・ワン、ヤゲンシュ・Ｃ・パティの発明になる１
９９７年９月１７日出願の出願番号第０８／９３１，９２１号の「位相シフト回
路製造方法及び装置」と題する米国特許出願にも関連しており、これをここに援
用する。上記の特許それぞれは本発明の譲渡人に譲渡されている。

【０００３】 （技術分野） 本発明は、集積回路製造の分野に関する。特に、集積回路の製造に使用される
マスクの迅速且つ効率的な設計、補正、及び照合のためのコンセプト並びにシス
テム設計技術に関する。

【０００４】 （関連技術の説明） 集積回路（ＩＣ）を設計する際、通常、技術者は、特定の機能を果すべく一体
的に連結された個々の素子を含む基本設計回路の作成を支援するコンピュータ・
シミュレーション・ツールに依存している。半導体基板において、実際に、この
回路を作り上げるには、該回路を、物理的表現、即ち物理的レイアウトに変換す
る必要があり、こうすることにより、次に、それ自身をシリコン表面上に転写す
ることが可能となる。完成されたＩＣが該素子自身によって具現化されるような
形状に、ディスクリート素子回路を変換するオペレーションにおいて、再び、コ
ンピュータ支援設計（ＣＡＤ）ツールがレイアウト設計者を支援することになる
。これらの形状は、ゲート電極、フィールド酸化領域、拡散領域、金属相互接続
等の、回路の個々の要素を作り上げる。

【０００５】 これらのＣＡＤシステムに使用されるソフトウェア・プログラムは、通常、機
能回路を作り出すように、予め定められた設計ルールのセットの下で機能するよ
うに構成されている。これらのルールは、しばしば、特定の情報処理及び設計に
係る制限により決定される。例えば、該設計ルールは、素子又は配線が、互いに
好ましからざる影響を与え合うことがないように、素子間又は相互接続配線間に
おける間隔の許容範囲を規定することもある。設計ルールによる制限は、よく、
限界寸法と呼ばれる。回路の限界寸法は、通常、１本の配線の最少幅又は２本の
配線間の最少間隔として規定される。従って、限界寸法により、ＩＣの全体的な
大きさと密度が決定される。現在のＩＣ技術において、最高技術水準の回路での
最少限界寸法は、配線幅と間隔に関して約０．２５ミクロンである。

【０００６】 回路レイアウトが作られると、集積回路（ＩＣ）を製造する次のステップは、
そのレイアウトを半導体基板上に転写することである。光学的リソグラフィは、
幾何学的形状をシリコン・ウェーハの表面上に転写するための公知プロセスであ
る。通常、光学的リソグラフィ・プロセスは、半導体ウェーハの最表面上にフォ
トレジスト層を形成することから開始される。次に、通常クロムで形成された完
全な非光透過性の不透明領域と、通常石英で形成された完全な光透過性の透明領
域とを有するマスクが、フォトレジストがコートされたウェーハを覆うように配
置される。次に、光が、可視光源又は紫外線光源によって、マスク上に照射され
る。この光は、通常、１個又は数個のレンズ、フィルタ、及び／又は鏡を含むレ
ンズシステムを使って集束され、縮小されたマスク像をウェーハ上に生成する。
光は、マスクの透明領域を通過して、その下のフォトレジスト層を露光するとと
もに、マスクの不透明領域により遮られ、その下のフォトレジスト層部分を露光
されない状態のままとする。次に、露光されたフォトレジスト層は、通常、フォ
トレジスト層の露光／非露光領域を化学的に除去する過程で現像される。その結
果として作り出されるものは、要求される幾何学形状、形質、配線、及び外形で
規定された所要パターンを持つフォトレジスト層で覆われた半導体ウェーハであ
る。次に、このパターンは、ウェーハの下層領域をエッチングするために使用さ
れる。

【０００７】 上記の設計ルールの他にも、光学的リソグラフィに用いられる露光ツールの解
像度値によっても、集積回路レイアウトの設計者に対して制限が課せられる。露
光ツールに対する解像度は、露光ツールがウェーハに関する繰り返し露光可能な
最少の形質として規定される。現在、最も進化した光学露光ツールの解像度は、
約０．２５ミクロンである。レイアウトの限界寸法が小さくなり、それがリソグ
ラフィ装置の解像度値に近づくにつれ、マスクとフォトレジストに現像された実
際のレイアウトパターンとの間の一致性は著しく低下する。特に、回路形質のパ
ターン現像における差は、相互の形質の近接度に左右されることが観察される。

【０００８】 ＩＣ設計におけるこれらの制限に留意する場合、ＩＣパターンを記述するデー
タは、通常、ＧＤＳ−IIデータ・ファイルのように、圧縮された階層的様式で表
現される点に注目する必要がある。高レベルのパターン表現階層では、形質は、
概念的様態で表される。例えば、メモリー・アレーは、所定のセルをある特定数
の列と桁を反復したものとして記述される。その次に低いレベルの階層に、サブ
セルＡとＢとを含む基本メモリー・セルを記述することも可能である。最後に、
最も下のレベルでは、最も基本的なサブセルは、幾何学的な基本的矩形又は多角
形を含んでいる。物理的マスクを生成するためには、先ず、階層的に記述された
すべての幾何学的インスタンスを列挙することによって、階層データを平坦化す
る必要がある。通常、階層を平坦化すると、パターンを表現するのに必要とされ
るデータ記憶量の値は、数桁増える結果となる。

【０００９】 階層を平坦化すると、特定のＩＣ設計を表現するファイルのサイズをこのよう
に大幅に増加する結果となるので、マスク製造過程の最終点で階層を平坦化する
ことが望ましく、最も望ましいのは、物理的製造前において、マスク設計がＥＢ
装置にロードされる時点である。しかしながら現在、複雑なＩＣのマスク製造に
おいては、この平坦化プロセスは、より早いステップで行われる。これは、複雑
なＩＣの原型となるマスク設計が、通常、この原型の設計に係る多くのオペレー
ションの１つ１つを順次実行し完了した後に、加工されることに起因する。これ
らのオペレーションは、複雑なＩＣの限界寸法が光学的リソグラフィの解像度の
限度に接近するほど、複雑なＩＣ用のマスクに精度が必要となるために行われる
。現在、これらのオペレーションには、順次行われる原型設計データの平坦化が
多少必要であり、望ましい時期より早いステップで設計データの平坦化を行う結
果となっている。

【００１０】 これらのオペレーションには、論理演算の実行、光学的近接補正の生成、位相
をシフトしたマスクの生成、及びこれらのオペレーションを済ませたマスクの設
計ルールの照合が含まれる。例えば、物理的なマスク製造過程は、使用されてい
る特定のＥＢマシンによっては、マスクに既知の歪を生じさせる可能性があるた
め、マスク製造者は、設計層の間にＡＮＤオペレーション又はＮＯＴオペレーシ
ョンのような論理演算を使ってこれらの既知の歪を補正する新しいマスク層を生
成する。更にマスク設計者は、マスクに対する副解像度光学的近接補正形質を生
成して、間隔が非常に接近しているパターン形質をリソグラフィによりウェーハ
のレジスト層に転写するときに起きる近接効果を補正している。同様に、マスク
設計者は、位相シフト・マスクを生成して、達成可能な回路限界寸法における解
像限界の影響を克服している。現在、これらの各オペレーションを実行するため
には、原型の設計データを平坦化する必要がある。更に、そしてこれはより重要
であるが、これらのオペレーションは、マスク設計における原型の真の階層デー
タ・フォーマットを維持していないため、原型マスクと同一の階層データ・フォ
ーマットを必要とする従来の照合ツールを使用し、先に述べたオペレーションの
１つが実行されている過程で既知のマスクを照合することは、極めて困難でかつ
膨大な時間を必要とする。 従って、既存のシステムの上記問題点を解決する、集積回路マスク設計のオペ
レーションを実行する方法及び装置が必要とされている。

【００１１】 （発明の概要） 先に述べたように、集積回路設計レイアウトに関するオペレーションを実行す
るための現在知られているシステムでは、該設計における原型の階層を維持する
ことができない。これは、データ量の大幅な増加、処理速度の低下、及び 従来
の照合ツールを使用して、補正のために処理された設計を迅速に照合できないと
いうことを含む幾つかの問題を引起す。 従って、本発明は、原型のレイアウト階層が維持されるように、階層的に記述
された集積回路レイアウトに関する特定のオペレーション基準のセットに従って
オペレーションを実行するための方法と装置を提供することにより、上記の問題
を解決する。

【００１２】 このように、本発明の一実施例においては、複数のセルを含む階層的に記述さ
れたフォトリソグラフィ・マスクに対してオペレ−ションを実行するためのシス
テムにおいて、第１プログラム・データを含むコンピュータ・プログラム・プロ
ダクトが提供される。第１プログラム・データが平坦化されたレイアウトに適用
された場合には、レイアウトに関するオペレーションを実行した結果を表すデー
タを含む出力が生成されるように、第１プログラム・データは、階層的に記述さ
れたレイアウトに対応する階層的に形成された補正データを含んでいる。

【００１３】 ある実施例では、第１プログラム・データは、更に、複数のセルに対応してい
る複数のデルタ平面を含むことを特徴とする。この例では、特定セルのデルタ平
面は、特定セルの補正面と特定セルの子セルに対応するデルタ平面との間の差を
表すデータを含む。更に、複数のセルの各セルに関する補正面は、その補正面が
平坦化されたセル・データに適用された場合には、セルに関するオペレ−ション
を実行した結果を表す出力を生成することになるデータを含む。 一実施例では、階層的に記述された集積回路レイアウト内の各セル毎のデルタ
平面は、セルの各子セル間の相互作用、及びセルの初期の幾何学的形状と各セル
の子セルとの間の相互作用を考慮に入れている。 上記実施例の更なる特徴として、第１プログラム・データは算術的又は論理的
に記述されたデルタ平面のセットから成っている。更には、第１プログラム・デ
ータはＧＤＳ−IIデータ・ファイルにより記述することもできる。

【００１４】 第１プログラム・データに関して以上に要約した本発明は、代わりに、階層的
に記述された集積回路レイアウトに関するオペレーションを実行する方法として
も特徴付けられる。本方法は、一実施例では、複数のセルを含む階層的に記述さ
れたレイアウトを第１入力として提供するステップと、特定のオペレーティング
基準のセットを第２入力として提供するステップとを含んでいる。また、本方法
は、レイアウトに関する特定のオペレーション基準のセットに従ってレイアウト
・オペレーションを実行するステップと、階層的に記述されたレイアウトに対応
して階層的に形成された補正データを含む第１プログラム・データを生成するス
テップも含んでいる。第１プログラム・データは、レイアウト・オペレーション
に併行して生成されることにより、その第１プログラム・データが平坦化された
レイアウトに適用された場合には、レイアウトに関するオペレーションを実行し
た結果を表すデータを含む出力が生成される。

【００１５】 本方法の他の実施例では、第１プログラム・データは、複数のセルに対応する
複数のデルタ平面を含む。この実施例では、特定のセルのデルタ平面は、特定の
セルの補正面と特定のセルの子セルに対応するデルタ平面との間の差を表すデー
タを含む。更に、複数のセルの各セルにおける補正面は、補正面が平坦化された
セル・データに適用された場合には、セルに関するオペレーションを実行した結
果を表す出力を生成するデータを含む。更には、一実施例では、階層的に記述さ
れた集積回路レイアウト内の各セルに対するデルタ平面は、セルの各子セル間の
相互作用、及びセルの初期幾何学形状とセルの各子セル間の相互作用を考慮に入
れている。

【００１６】 第１プログラム・データが複数のセルに対応する複数のデルタ平面を含むこと
を特徴とする他の実施例では、第１プログラム・データを生成するステップが更
に階層的に記述されたレイアウトをコンパイルするステップとリンクするステッ
プを含む。この場合、コンパイルするステップは、特定のオペレーティング基準
のセットに応じてセル毎に第１補正層を生成することを含む。リンクするステッ
プは、特定のオペレーティング基準のセットに応じて各セルの補正層を修正して
セル毎にデルタ平面を生成することを含む。この場合、各セルのデルタ平面は、
セルの各子セル間の相互作用、及びセルの初期幾何学的形状とセルの各子セル間
の相互作用を考慮に入れている。

【００１７】 本実施例の更に他の特徴として、レイアウト内の各セルに関し、セルのデルタ
平面と、セルの子セルにおけるデルタ平面のと和がセルの補正面を構成している
。複数のセル内の各セルにおける補正面は、その補正面が平坦化されたセル・デ
ータに適用された場合には、セルに関するオペレーションを実行した結果を表す
出力を生成するデータを含む。上記実施例の他の例では、コンパイルのステップ
とリンクのステップは、それぞれ集積回路レイアウトの深度方向トラバースを含
む。

【００１８】 本方法の他の実施例では、リンクのステップとコンパイルのステップは、更に
各セルが以前に定義されたか否かを確認するステップと、以前に定義された各セ
ルに関するセル定義の第１インスタンスの場所を示しているデータを含む第１補
正層及びデルタ平面を生成するステップを含んでいる。

【００１９】 本方法の更に他の実施例は、第１補正レイアウトを記述する第２プログラム・
データを作り出すために、第１プログラム・データを、集積回路レイアウトを記
述するデータと組み合わせるステップを含んでいる。次に、第２プログラム・デ
ータは、設計ルール・チェッカーに送られ、設計ルール・チェッカーが作動して
、第１補正レイアウトが集積回路設計ルールのセットの範囲内にあるか否かを確
認する。 本発明の他の実施例は、以上に要約された方法ステップに従って作られるフォ
トリソグラフィ・マスクを特徴とする。

【００２０】 最後に、上記実施例の方法ステップは、一例としてはこれらのステップを実行
する命令のプログラムを走らせるコンピュータにより行うことができ、この場合
プログラムは、ハードディスク又はサーバーのような適当なコンピュータ記憶媒
体に記憶される。

【００２１】 第１プログラム・データ及び方法に関して以上に要約した本発明は、代わりに
、階層的に記述された集積回路レイアウトに関するオペレーションを実行するた
めの装置として特徴付けられる。本装置は、一実施例では、複数のセルを含む階
層的に記述されたレイアウトを第１入力として受入れるためのリソースと、特定
のオペレーティング基準のセットを第２入力として受入れるためのリソースとを
含んでいる。また、本装置は、階層的に記述されたレイアウトに関する特定のオ
ペレーティング基準のセットに従ってレイアウト・オペレーションを実行するオ
ペレーション・エンジンと、階層的に記述されたレイアウトに対応する階層的に
形成された補正データを含む第１プログラム・データを生成する階層維持手段も
含んでいる。第１プログラム・データは、レイアウト・オペレーションに併行し
て生成されることにより、その第１プログラム・データが平坦化されたレイアウ
トに適用された場合には、レイアウトに関するマスク・オペレーションを実行し
た結果を表すデータを含む出力が生成されるようにする。

【００２２】 装置の他の実施例では、第１プログラム・データは、複数のセルに対応する複
数のデルタ平面を含む。この実施例では、特定セルのデルタ平面は、特定セルの
補正面と特定セルの子セルに対応するデルタ平面との間の差を表すデータを含む
。更に、複数のセルの各セルにおける補正面は、補正面が平坦化されたセル・デ
ータに適用された場合には、セルに関するオペレーションを実行した結果を表す
出力を生成するデータを含む。更に、一実施例では、階層的に記述された集積回
路レイアウト内の各セル毎のデルタ平面は、セルの各子セル間の相互作用、及び
セルの初期幾何学形状とセルの各子セル間の相互作用とを考慮に入れている。

【００２３】 別の例では、装置はコンパイラとリンカも含んでいる。コンパイラは特定のオ
ペレーティング基準のセットに応じて各セル毎に第１補正層を生成する。リンカ
は特定のオペレーティング基準のセットに応じて各セルの第１補正層を修正して
セル毎にデルタ平面を生成する。この事例では、各セルのデルタ平面は、セルの
各子セル間の相互作用、及びセルの初期幾何学形状とセルの各子セル間の相互作
用とを考慮に入れている。

【００２４】 本実施例の更に他の特徴として、レイアウト内の各セルに関し、セルのデルタ
平面とセルの子セルのデルタ平面との和がセルの補正面を構成する。複数のセル
中の各セルに対する補正面は、その補正面が平坦化されたセル・データに適用さ
れた場合には、セルに関するオペレーションを実行した結果を表す出力を生成す
るデータを含む。上記実施例の他の例では、コンパイラとリンカは各々に集積回
路レイアウトの深度方向トラバースを行い、補正面とデルタ平面のそれぞれを生
成する。

【００２５】 本装置の更に他の実施例は、第１補正レイアウトを記述する第２プログラム・
データを作り出すために、第１プログラム・データを集積回路レイアウトを記述
しているデータに組み合わせるリソースを含んでいる。第１補正レイアウトが集
積回路設計ルールのセットの範囲内にあるか否かに関する指示を与えるために設
計ルール・チェッカーを備えている。 本装置の他の実施例では、コンパイラとリンカは、各セルが以前に定義された
か否かを確認するため、及び以前に定義された各セルについてのセル定義の第１
インスタンスの場所を示すデータを含む第１補正層並びにデルタ平面を生成する
ために作動させることができる。

【００２６】 最後に、上記実施例の装置は、一例では、原型のレイアウト階層が維持される
ように、階層的に記述された集積回路レイアウトに関するコンピュータにオペレ
ーションを実行させるための、具体化されたコンピュータ読み取り可能プログラ
ム・コードを含むコンピュータ読み取り可能媒体を含むコンピュータ・プログラ
ム・プロダクトとして特徴付けられる。

【００２７】 本発明の上記実施例の各々は、以下の付加説明により更に特徴付けることがで
きる。例えば、第１プログラム・データのデルタ平面は、算術的又は論理的の何
れかで記述されたデータを含んでいてもよい。更には、レイアウトに関する実行
されるオペレーションには、例えば、ＯＰＣ補正及びＡＮＤ、ＮＯＴ、ＯＲ、Ｎ
ＯＲ、ＮＡＮＤのような論理演算を始めとする如何なる論理的又は算術的演算も
含まれる。

【００２８】 同様に、第１プログラム・データは、ＧＤＳ−IIのような、如何なる階層的デ
ータ・フォーマットであってもよいし、コンピュータ読み取り可能媒体は、ハー
ドディスク・ドライブ又はサーバーのようなデータ・ファイル又はプログラム・
ファイル何れかの記憶措置に適する媒体を含んでいてもよい。最後に、本発明の
上記実施例の各々は、明視野、暗視野、及び位相シフト・レイアウトを始めとし
てどのようなレイアウトにも適用できる。 本発明の他の観点及び利点は、以下の図面、詳細な説明、及び 請求の範囲を吟
味することにより理解できる。

【００２９】 （実施形態の詳細な説明） 上記したように、フォトリソグラフィ・マスクの製造では、ＩＣ設計を表すデ
ータを、マスクの実際の製造過程における最終時点で平坦化することが有利であ
る。しかしながら、この平坦化が望ましい時点以前に行われる場合もある。これ
は、これは、複雑なＩＣの原型となるマスク設計が、通常、この原型の設計に係
る多くのオペレーションの１つ１つを順次実行し完了した後に、加工されること
に起因する。これらのオペレーションには、論理演算の実行、光学的近接補正の
生成、位相をシフトしたマスクの生成、及びこれらのオペレーションを済ませた
マスクの設計ルールの照合が含まれる。現在、これらのオペレーションには、順
次行われる原型設計データの平坦化が多少必要であり、望ましい時期より早いス
テップで設計データの平坦化を行う結果となっている。この早期のデータの平坦
化は、必要なデータ記憶量の値を大幅に増大させ、それに対応してこれらのオペ
レーションの速度が低下するという結果を招く。更に、現行の照合システムは通
常、同一の入力データ階層を必要とするので、非階層的方法で設計を修正した場
合、これらの修正された設計を照合する重要なステップの実行は、不可能でない
としても困難なものとなる。

【００３０】 本発明は、設計の原型における真の階層が維持されるように、入力階層ＩＣ設
計に関するオペレーションを実行することにより上記問題の解決を図る。本発明
における種々の実施形態には、集積回路製造で使用されるマスクの照合と補正と
を行うための、そして設計レイアウトに関する論理演算を行うためのコンピュー
タ・システムが含まれている。これらの実施形態では、特定マスクの外観を定義
する階層的マスク定義データを受入れる。次に、これらの実施形態では、データ
の出力セットを生成する。一実施形態では、この出力データは、ＯＰＣ補正され
たマスク定義を含んでいる。本発明の他の実施形態は、ＯＰＣ補正又はマスク照
合手法を実行するシステムを使って生成された実際のマスクを含んでいる。本発
明のその他の実施形態では、ＯＰＣ補正又はマスク照合技術を実行するコンピュ
ータ・プログラムを有するコンピュータ読み取り可能媒体（例：ハードディスク
、ＣＤ、及び 他のコンピュータ・プログラム記憶装置ツール）を含んでいる。

【００３１】 図面に関連して本発明を説明する前に、本発明概念の一実施形態についての概
要について説明する。このように、本発明の一実施形態では、レイアウトの階層
的定義を受入れるため、そして設計レイアウトに関するオペレーションを実行す
るエンジンによって提供される補正情報を階層的に含む１つ或いはそれ以上の追
加的データ層を生成するために、階層保存手段を使用する。これらの追加層は、
その層の階層的定義で各ノードに関連づけられるように記憶される。

【００３２】 以下の定義を本明細書に使用する。補正面を平坦化されたノードに適用するこ
とにより、出力がそのノードに関する補正された設計となるように、補正面は、
階層の何れのノード（セル）とも関連づけられる。デルタ平面は、本質的には、
ノードの補正面と、その直下にある全ての子デルタ平面の合計との間の差である
。従って、あるセルの補正面は、上記セルに対するデルタ平面に、上記セルの直
下にある子セルのデルタ平面を足したものに等しい。階層の葉セルは子セルを持
たないので、何れの葉セルにとっても補正面は上記葉セルのデルタ平面に等しく
なる。この方法によれば、本発明の一実施形態では、レイアウトの全体的な補正
は、階層中の各セルに対するデルタ平面を保存するだけで提供できるようになる
ので、各セルの補正面を保存する必要が無くなる。

【００３３】 本発明の一実施形態の背後にある基本的な思想を、コンパイルとリンキングと
を含む２つのステップに分けて説明する。コンパイルステップでは、設計レイア
ウトに関して実行されるべきオペレーションに従って、階層中の全ての幾何学的
初期形状に対して補正が生成される。リンクステップでは、親セルの子セルと親
セルの初期の幾何学形状との光学的重なりにより、余分な補正が行われる。従っ
て、追加的な補正だけが記憶される。

【００３４】 デルタ・アルゴリズムは、子セルの重なり及び親セルの幾何学形状と子セルと
の間の重なりのみを考慮することにより、デルタ／追加情報を計算処理する。重
なりのみが親セルにとって必要な追加的補正変更に寄与することになるので、こ
れらの区域のみが考慮される。重なり区域は単に幾何学形状の重なりにとどまる
訳ではなく、近接重なりも含んでいる。より普遍的な定義を採用することにより
、全ての近接効果／補正を考慮に入れることができる。あるセルにとってのデル
タ・アルゴリズムの出力をここでそれ自身のデルタ平面と呼ぶことにする。階層
ツリーの葉は、こうしてそれらの補正面に等しいデルタ平面を有する。

【００３５】 コンパイル時には、全ての葉に対する補正面は、提供された平坦化されたデー
タに関する所要のオペレーションを実行するオペレーション・エンジンに対し、
各葉毎の幾何学的初期形状を記述する平坦化されたデータを提供することによっ
て生成される。リンク時には、どのサブセルも重なっていない場合は、この親セ
ルにとっての補正面は、その子セルのデルタ平面の和に等しい（上に述べたよう
に、この親セル用に記憶されるべき追加的デルタ平面情報は無くなる）。仮に重
なりがあれば、重なり区域は平坦化され、平坦化された重なり区域に対する中間
的な補正面が生成される。必然的に、この中間的補正区域は、その子供の全補正
面の和を減算するために使用され、その差がリンクされるセルに対応するために
階層的に記憶されるデルタ平面である。

【００３６】 現在のＧＤＳ−II及び完全なレイアウトを記述する他の設計データベースフォ
ーマットのほとんどは、別々の層に異なるマスク及びチップレベルを配置するこ
とを含んでいる。本発明の様々な実施形態に導入されようとしているものは、層
コンセプトに関するねじり、即ち論理演算（例：ＸＯＲ、ＡＮＤ）及び算術演算
の両者が基盤とすることのできる算術層である。例えば、ＯＰＣオペレーション
に関して、特定のＯＰＣ形質を表す補正層では、例えば「−１」は負のセリフを
、「＋１」は正のセリフを、そして「−２」はある１方向の重なりが微小な端突
合せをそれぞれ意味するように算術層に基づくことができる。リンキング中は、
構造を通して漸増又は微分補正を計算するために全補正層がアルゴリズムを使っ
て算術的に生成される。これらのデルタ平面又は算術層は、識別可能な層として
データベースフォーマットで露光される（例：＋１、−１、−２等を層１、２、
３にマッピング）。これにより、親セルに対する最終的な補正層が、親セルのデ
ルタ平面、及び 親セルの子供達、孫達、曾孫達、そして、葉のコンパイル時間
の補正層からのものなどの、デルタ平面全ての増分の和に等しくなる。

【００３７】 階層的データ管理は、デルタ・アルゴリズム又は上述した算術層が使用されな
い本発明の別の実施形態において補正の生成を行う際にも実行できる。この代替
実施形態では、親セルとその子セルとの補正層間の差をとって記憶する代わりに
、親子間の補正を比較するために論理演算を使用することができ、ここでは「算
術的」差の代わりに「論理的」差が、親セルに記憶される。

【００３８】 このように、以上を要約すると、本発明は、マスク記述のためのシステムにお
けるデータ階層維持のための方法及び装置を提供する。本発明の好適実施形態の
詳細な説明を、以下、図に従って行うが、図１は、単純な集積回路設計レイアウ
ト１００及び上記レイアウトの階層表現１１０を示している。回路レイアウト１
００は、親セルＢ、Ｃ、Ｄを含む最終的なセルＡを含む。親セルＣは、同一セル
Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６を含む。親セルＤは、セルＨ及び同一セル
Ｉ１、Ｉ２を含む。親セルＢは、同一の親セルＥ１、Ｅ２及び同一の親セルＦ１
、Ｆ２を含む。親セルＥ１は、図１に示す初期幾何学形状構造を備えた葉セルＪ
１、Ｋ１を含む。親セルＥ２は、セルＪ１、Ｋ１と同じ初期幾何学形状構造を備
えた葉セルＪ２、Ｋ２を含む。親セルＦ１は、図１に示す初期幾何学形状構造備
えた葉セルＬ１、Ｍ１を含む。親セルＦ２は、セルＪ１、Ｋ１と同じ初期幾何学
形状構造を備えた葉セルＬ２、Ｍ２を含む。階層ツリーレイアウト１１０は、上
記のセルをツリーフォーマットで示しており、ツリーの一番下が葉セルで、ツリ
ーの一番上は最終的なセルＡとなっている。葉セルの各々は、時として本願では
葉ノード又は子セルとも称され、一方葉ノード上方のセルの各々は、ここでは親
セル又は単にノードと称されることもある。図１の集積回路設計レイアウト１０
０は、以下に説明する本発明の実施形態に関連付けた参考ＩＣ設計として提供さ
れている。図１に示す単純なＩＣは、例示のためだけに用いるものであり、以下
に述べる本発明の実施形態は階層的フォーマットで記述されるどのようなＩＣに
も応用可能である。

【００３９】 図２は、本発明の一実施形態を組み入れたシステムをブロック線図型式で示し
たものである。記述されているシステムは、結果的に修正されたＩＣ設計が入力
設計の原型における真の階層を維持するように、論理演算又は算術演算が階層的
に記述された入力ＩＣ設計に関する実行できるものである。上記システムの一実
施形態の基本的エレメントは、階層保存手段２１０とオペレーション・エンジン
２４０とを含む。階層保存手段２１０はコンパイラ２２０とリンカ２３０とを含
む。

【００４０】 システムの階層保存手段２１０は、集積回路設計２００を入力として記述する
階層設計データ２０５を受入れる。階層保存手段２１０は、一実施形態ではＧＤ
Ｓ−IIフォーマットの階層設計データ２０５を受入れる。他の実施形態では、階
層保存手段２１０は、どんな階層ファイルフォーマットで記述された階層設計デ
ータ２０５でも受入れる。階層保存手段２１０のコンパイラ２２０は、オペレー
ション・エンジン２４０と共に作動して、設計データ２０５の各ノードで幾何学
的初期形状用の補正データ層を提供する。生成された補正データ層は、以下によ
り詳しく説明するが、オペレーション・エンジン２４０により実行中のオペレー
ションに従って、各ノードで幾何学的初期形状に対してなされる変更を表現する
。本発明の一実施形態では、オペレーション・エンジン２４０は、入力設計デー
タ２０５に関するＡＮＤ又はＮＯＴのような論理演算を実行する。本発明の別の
実施形態では、オペレーション・エンジン２４０は入力設計データ２０５に関す
る光学的近接補正を実行する。本発明の更に別の実施形態では、オペレーション
・エンジン２４０は入力設計データ２０５の設計ルール照合を行う。

【００４１】 コンパイラ２２０が、入力設計データ２０５の各ノードに対する補正データ層
を生成した後に、リンカ２３０は、設計の各ノードに対するデルタ平面を生成す
るために、オペレーション・エンジン２４０と共に作動する。各セルに対するデ
ルタ平面は、それが、特定セルに対する、補正データ層情報と特定セルにおける
子セルの補正データ層全部との合計の差に等しくなるように生成される。一実施
形態では、各セルに対するデルタ平面は、各セル内での重なりを考慮するだけで
、デルタ／追加情報を計算するリンカ２３０により処理されるデルタ・アルゴリ
ズムにより生成される。一実施形態では、これらの重なりは、セルの子セル相互
間の重なり及び親セル自身の初期幾何学形状とその子セルのそれとの重なりのみ
で構成されている。一実施形態では、これらの重なり区域は、単に幾何学形状の
重なりにとどまらず、近接重複も含む。リンカ２３０が、入力設計２０５の各ノ
ードに対してデルタ平面を生成する手段となる処理については以下により詳しく
述べる。

【００４２】 リンカ２３０がデルタ平面を生成した後、階層保存手段２１０は、オペレーシ
ョン・エンジン２４０により実行されるオペレーションに従って修正された入力
設計２０５を表す出力データ２５０を生成するが、この出力データ２５０は、入
力設計データ２０５の原型における真の階層を維持している。この出力データ２
５０は、原型における変更されていない入力設計データ２０５と階層的補正デー
タ・ファイル２６０とを含む。階層的補正データ・ファイル２６０は、設計デー
タ２０５と補正データ２６０とが組み合わされたとき、オペレーション・エンジ
ン２４０により原型設計データ２０５に関して実行されたオペレーションを表す
修正された設計が生成されるように、設計データ２０５の各ノードに対するデル
タ平面データを含む。

【００４３】 階層的出力データ２５０は、多くの用途に使用できる。第１に、新しい論理演
算又は算術演算を出力データ２５０に関して実行するために、配線２６２で階層
保存手段２１０に送ることができる。更に、それは階層形式のため、新しく修正
された出力設計が、設計中の特定集積回路に対する設計ルールに当てはまること
を点検するために照合することができるように、階層的データを受入れる従来型
の設計ルール・チェッカー２７０に送ることもできる。更に、出力データ２５０
は、最終的なデータレイアウト２７５を構築するように設計データ２０５を補正
データ２６０と組み合わせ、この組み合わされたデータレイアウト２８０を平坦
化し、この平坦化されたデータを電子ビーム装置に供給することによって、修正
された設計データ２８５を具現化した実際の物理的なマスクを生成するマスク製
造２６５にも使用できる。

【００４４】 ここで、設計データ２０５の各ノードに対する補正データ層及びデルタ平面の
生成について、更に明らかにする。図１に関して、コンパイラ２２０の一実施形
態は、深度方向トラバースを用いて設計データにアクセスするが、その場合、最
終的な親セルの各枝は、順番にアクセスされることになり、各枝はその葉ノード
から上向きにアクセスされる。このように、図１については、コンパイラ２２０
に関するこの実施形態は、集積回路レイアウト１００のノードに以下の順序、即
ちＪ１、Ｋ１、Ｅ１、Ｌ１、Ｍ１、Ｆ１、Ｌ２、Ｍ２、Ｆ２、Ｊ２、Ｋ２、Ｅ２
、Ｂ、Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６、Ｃ、Ｈ、Ｉ１、Ｉ２、Ｄ、Ａの順
にアクセスすることになる。コンパイラ２２０は、ツリーをトラバースしながら
、オペレーション・エンジン２４０に、各セルの初期幾何学形状に対応する平坦
化されたデータを提供する。オペレーション・エンジン２４０は、平坦化された
データに関するオペレーションを実行し、このオペレーションの結果を階層保存
手段２１０に戻す。例えば、図１について、仮にＪ１がコンパイルされたとする
と、オペレーション・エンジン２４０は平坦化されたデータＪ’＝Ｊ＋△Ｊを戻
すことになる。一実施形態では、データ記憶量は、△Ｊについての上記等式の解
を出し△Ｊの値をセルＪに対する補正層として記憶する階層保存手段２１０の分
だけ減少する。この処理過程は、ツリー全体がトラバースされるまで設計内のセ
ル毎に繰り返される。次に、設計データ２０５が以下の方法でリンカ２３０によ
りリンクされる。ツリーは、上記方法で再度トラバースされ、各セル毎に重なり
区域が見つけ出され平坦化される。次に、平坦化された重なり区域は、オペレー
ション・エンジン２４０に入力され、次に、このオペレーション・エンジン２４
０が、データに関するオペレーションを行って、それを階層保存手段２１０に戻
す。リンカ２３０は、オペレーション・エンジン２４０から戻されたデータを使
って、各セル毎のデルタ平面を生成するためにリンカ２３０により使用される中
間補正層を作り出す。デルタ平面の生成は図６並びに図１０に関連させて、以下
により詳しく説明する。次に、設計の各セル毎のデルタ平面は、階層補正データ
・ファイル２６０に入力設計データ２０５の階層に対応する階層フォーマットで
記憶される。

【００４５】 図２に説明したように、本発明の一実施形態では、階層保存手段２１０は、コ
ンパイラ２２０とリンカ２３０との機能を実行するコンピュータ読み取り可能媒
体上に記憶されたプログラム・コードを実行するコンピュータ・システムを含む
。本発明の一実施形態では、オペレーション・エンジン２４０も又コンピュータ
読み取り可能媒体上に記憶されたプログラム・コードを実行するコンピュータ・
システムを含む。本発明の一実施形態では、階層保存手段２１０とオペレーショ
ン・エンジン２４０とは、コンパイラ２２０、リンカ２３０及びオペレーション
・エンジン２４０を合わせた機能を実行する、コンピュータ読み取り可能媒体上
に記憶されたプログラム・コードを実行する単一のコンピュータ・システムを含
む。別の実施形態では、階層保存手段２１０とオペレーション・エンジン２４０
とは、２つ又はそれ以上の異なるプログラム・コードを実行する単一のコンピュ
ータ・システム、又は２つ又はそれ以上の異なるプログラム・コードを実行する
多数の別々のコンピュータ・システムの何れかを含むが、この場合、１つのコー
ドは階層保存手段２１０の機能用であり、別のコードはオペレーション・エンジ
ン２４０の機能用である。この実施形態では、階層保存手段２１０は、ＡＰＩを
介してオペレーション・エンジン２４０にデータを選択的に送る。この実施形態
では、本発明の階層保存手段２１０は、有用な階層データ出力を提供するために
、現在存在するオペレーション・エンジン２４０と通信し、共に作動するように
修正することができる。

【００４６】 上述したコンピュータ読み取り可能媒体は、ハードディスク、ＣＤ、フロッピ
ーディスク、及びサーバーメモリを始めとするいずれのコンピュータ記憶装置ツ
ールから成ってもよいがこれらに限定されるものではない。プログラム・コード
を実行するコンピュータ・システムは、オペレーション・エンジン２４０と階層
保存手段２１０との両方の場合においても、例えば、Windows NTオペレーティン
グ・システム又はSun Solarisワークステーションを実行するデスクトップ・コ
ンピュータを始めとして、相応しいものなら何れのコンピュータ・システムでも
よい。

【００４７】 図３に移るが、これは図２のシステムの実施形態からの出力となる典型的な階
層データ・ファイルを単純化して示したものである。補正データ３２０の階層デ
ータ・ファイルは、図２のシステムが図１の単純化された集積回路レイアウト１
００に関して作動するように適用された場合に生成される補正データの単純化バ
ージョンを表している。上述のように、階層設計データ２０５は、階層補正デー
タ２６０を提供するために、オペレーション・エンジン２４０と共に働く階層保
存手段２１０に送信される。設計レイアウト３１０の単純化された階層データ・
ファイルは、オペレーションの実行に際して、データの増加に本発明が及ぼす最
少の効果を描くために示されている。というのは、図示のように、補正データの
階層データ・ファイル３２０は、入力データ・ファイル３１０と１対１で対応す
る構造で記憶させることができるからである。これにより、マスク生産や設計ル
ール照合のような全体的に修正された設計に関する他の機能を実行するために、
２つのデータ・ファイル３１０と３２０とを迅速に組み合わせを容易となる。

【００４８】 階層保存手段２１０がセルをトラバースするとき、階層保存手段２１０は、そ
のセルがすでにトラバースされたセルと同一であるか否かを判定することにも留
意されたい。もし同一であるなら、階層保存手段は、上記セルに対するデルタ平
面を直接確定するために処理時間を割くことはない。その代わりに、階層保存手
段は、定義中の上記セルの第１インスタンスにポインタを提供することにより、
真の階層を維持する。例えば、これは、図１に示すように、同一セルであるセル
Ｆ１とＦ２とにより、補正データの階層データ・ファイル３２０により示される
。先に述べたように、本発明の一実施形態では、階層保存手段２１０は、深度方
向の形態で、葉ノードから最終的な親セルまで、設計データ２０５をトラバース
する。このように、Ｆ１はＦ２の前にトラバースされることになり、このセルに
対して、補正データ△Ｆ１は、ファイル３２０でラベル３２５により示されるよ
うに生成され記憶されることになる。しかしながら、セルＦ２がトラバースされ
るときには、Ｆ１用の補正データに対するポインタのみが記憶され、Ｆ２に関し
ては、直接的な補正データは何も処理されない。これはラベル３３０により示さ
れる。このように、処理時間とデータボリュームとの両方が縮小される。

【００４９】 図４は、設計レイアウトの階層構造が本発明の一実施形態により維持される階
層的集積回路設計に関する論理演算又は算術演算を行う方法を、フローチャート
形式で示している。その最も単純なレベルでは、該方法はコンパイル処理とその
後に続くリンキング処理とから成っている。階層的設計データレイアウトが、ブ
ロック４００に提供されると、ブロック４１０で、先に図２と図３に関連して述
べたやり方で設計ツリーにアクセスする。コンパイル処理はブロック４１５で開
始されるが、ここではツリー内の第１セルに対する階層データが入手される。次
にブロック４２５では、上記セルが以前に定義されているか否かが確認される。
以前に定義されている場合には、入手されたセルは、以前に定義された補正デー
タにブロック４２７で関連付けられ、ツリー中の次のセルがブロック４１５で入
手される。上記セルが以前に定義されたことがない場合には、上記セルの平坦化
された初期構造がブロック４３０で入手されて、ブロック４３５に送られ、そこ
で、その平坦化された初期データに関して、論理演算又は算術演算が実行される
。次に、修正された平坦化された初期データがブロック４４０に送られ、次に、
このデータは、スロック４４５で処理され、図２で△Ｊに関連して先に説明した
ように、所要の補正データを分離する。次に、分離された補正データは、ブロッ
ク４５０で原型設計データに対応する階層様式で記憶される。ブロック４５５で
は、セル全てがトラバースされたかどうかが確認される。トラバースされていた
なら、リンキング処理がブロック４６０で開始され、トラバースされていなかっ
た場合には、全セルがトラバースされコンパイルされるまで、ブック４１５でコ
ンパイルが継続される。

【００５０】 リンキング処理は、コンパイル処理と同じやり方で、ブロック４６０で設計ツ
リーにアクセスすることから開始される。処理はブロック４６５で継続され、こ
こではツリー中の第１セルに対する階層データが入手される。次に、ブロック４
７０で、上記セルが以前に定義されているか否かを確認する。以前に定義されて
いる場合には、入手されたセルは、以前に定義された補正データにブロック４２
７で関連付けられ、ツリー中の次のセルが、ブロック４６５で入手される。上記
セルが、以前に定義されたことがない場合には、図２に関連して先に説明したよ
うに、上記セルの重なりがブロック４７５で確認される。次に、これらの重なり
区域は、ブロック４８０で平坦化され、その平坦化されたデータがブロック４３
５に送られ、ここでは先に論じたよう平坦化されたデータに関する論理演算又は
算術演算が行われる。平坦化されたデータに関して行われたこの処理は、次に、
ブロック４８３で中間補正層を生成するために使用され、ブロック４８５で、セ
ルに対するデルタ平面が生成され、これがブロック４９０において階層的データ
・フォーマットで記憶される。デルタ平面は、ツリー中の各セル毎に保存する必
要のある唯一のデータである。先に述べたように、親セルとその子セルが決まる
と、親セルに対する補正情報とその子セル全部の補正データとの合計の差は、デ
ルタ平面に等しいからである。従って、その後、階層ツリーの葉は、コンパイル
時に確認された自身の補正面に等しいデルタ平面を有することとなる。ブロック
４９５では、ツリー内のセル全てがトラバースされたかどうかを確認する。トラ
バースされていた場合は、処理は停止し、出力データは、先に述べたように、種
々の機能のために使われるが、そうでない場合には、ツリー中の全セルがトラバ
ースされてしまうまでブロック４６５でリンキング処理が継続される。

【００５１】 図５は、本発明の特定の実施形態が、図１の親セルＦ１に関してどのように論
理演算を実行するのかを示している。本例で必要とされているものは、親セルＦ
１に関する論理ＮＯＴ演算を実行することであると仮定する。必要とされている
出力は、図５にＦ１（ＮＯＴ）として示している。このオペレーションを直接実
行することは、図４のブロック４３５に関連し先に述べた方法で、図２のオペレ
ーション・エンジン２４０を使って、葉Ｌ１を表している平坦化されたデータに
関してＮＯＴ演算を、そして、Ｍ１を表している平坦化されたデータに関してＮ
ＯＴ演算を実行する。次に、これらのオペレーションの結果は、補正データが適
当なノードに関係付けられるような階層的方法で記憶される。これらの結果は、
図５にＬ１（ＮＯＴ）及びＭ１（ＮＯＴ）として示している。しかしながら、本
発明の教示が無ければ、単純にＬ１（ＮＯＴ）とＭ１（ＮＯＴ）とを合計するこ
とにより、必要とされるＦ１（ＮＯＴ）を得ることはできない。このことを、Ｌ
１（ＮＯＴ）とＭ１（ＮＯＴ）とを合計することにより得られる、間違った結果
５１０により示している。

【００５２】 本発明の一実施形態は、正しい補正結果Ｆ１（ＮＯＴ）を入手するために、次
のようにオペレーションを行う。図２を参照すると、階層的設計データ２０５は
、この単純な本例では、親セルＦ１を表すデータのみから構成されているが、こ
のデータ２０５は、階層保存手段２１０のコンパイラ２２０に送られる。コンパ
イラ２２０は、葉Ｌ１を表す平坦化されたデータを、オペレーション・エンジン
２４０に送るが、この場合、エンジン２４０は、供給されたデータに関して論理
ＮＯＴ演算を実行して、葉Ｌ１のＮＯＴを表す平坦化されたデータを戻す。上に
述べたように、コンパイラ２２０は次にＬ１に対する補正データを生成して、こ
のデータを階層的補正データ・ファイル２６０に記憶する。同じ処理が、葉Ｍ１
についても繰り返される。親セルＦ１に関係する初期の幾何学形状が無いので、
親セルＦ１のコンパイルは、Ｆ１に対する補正データを生成しない結果となる。
Ｆ１のコンパイルの後、リンカ２３０が働いて、リンキングステップ中に親セル
Ｆ１に対するデルタ平面５２０を生成するが、これについては図６に関連して後
で詳しく説明する。デルタ平面５２０は、Ｌ１（ＮＯＴ）及びＭ１（ＮＯＴ）と
合計されたとき、図５に示すように正しい要求される結果Ｆ１（ＮＯＴ）が得ら
れるように生成される。このデルタ平面データは、親セルＦ１に関係付けられる
ように、階層的補正データ・ファイル２６０に階層的に記憶される。本例は、本
発明の１実施形態を、サンプルＩＣレイアウトに関する特定の論理演算を実行す
る際に使用することについて示したものにすぎない。従って、本発明の本実施形
態は、階層的方法で記述されたＩＣレイアウトであれば如何なるＩＣレイアウト
でも、如何なる論理演算をも実行に用いることができるのは明らかである。

【００５３】 図６は、図５のデルタ平面５２０が本発明の一実施形態によりどのように生成
されるかを帰納的に示している。図２に戻りこれを参照すると、オペレーション
・エンジン２４０が、コンパイルステップ中に葉セルＬ１及びＭ１の平坦化され
た初期データに関してそれぞれに論理ＮＯＴ演算を実行した後、階層保存手段２
１０は、親Ｆ１のリンキング中に作動して親セルと平坦化されたこれらの区域内
に重なり区域を発見６００し、重なり区域６４０を生成する。重なり区域６４０
に対するこの平坦化されたデータは、次にブロック６１０でオペレーション・エ
ンジン２４０に送られ、重なり６５０のＮＯＴが、オペレーション・エンジン２
４０により生成される。次に、論理ＮＯＴ演算が、親Ｆ１に関して実行され、ブ
ロック６２０で平坦化された形式のＦ１（ＮＯＴ）を生成する。最後に、デルタ
平面５２０は、重なり区域６５０のＮＯＴと平坦化されたＦ１（ＮＯＴ）との間
の差をとることにより生成され、このデルタデータは階層的補正データ・ファイ
ル２６０に記憶される。

【００５４】 ＯＰＣ補正されたレイアウトを生成するためのシステムに、本発明を使用する
ことについてこれより説明する。先に述べたように、集積回路設計の造形が次第
に小型になるにつれ、光学的リソグラフィの解像限界が露光処理に及ぼす影響が
増大する。例えば、回路形質のパターン現像における差は、形質相互間の近接度
に左右されることが確認されている。近接効果は、間隔が非常に近接したパター
ン形質がウェーハのレジスト層にリソグラフィ転写されるときに起きる。間隔が
非常に近接した形質部分の光波は相互作用しあって、その結果最終的転写パター
ン形質に歪が生じる。形質のサイズと間隔とがリソグラフィ・ツールの解像限界
に近づいたときに起きる別の問題は、角（凹及び凸）がそれぞれの角にエネルギ
ーが集中又は不足することにより過剰露光又は過小露光する傾向が強いというこ
とである。大型形質及び小型形質が同じマスク・パターンから転写される時には
、小型形質の過剰露光又は過小露光という別の問題も起きる。

【００５５】 近接効果の問題を解決するために多くの方法が開発されてきた。これらの方法
には、マスク配線幅の予補償、フォトレジスト層厚の可変化、多重層フォトレジ
スト処理の使用、光学的結像と共に電子ビーム結像を使用すること、そして最後
には、近接効果を補正するために原型マスク・パターンに付加的な形質を加える
ことが含まれる。この最後の方法は光学的近接補正（ＯＰＣ）として知られてい
る。

【００５６】 図７は、設計レイアウトに対して行うことが可能な光学的近接補正の例を示し
ている。ＯＰＣが使用されるときに原型マスクに加えられる追加形質は、通常サ
ブ・リソグラフィ（即ち、露光ツールの解像度より小さな寸法を有する）であり
、従ってレジスト層に転写されない。代わりに、それらは、最終的に転写される
パターンを改良し近接効果を補正するように、原型パターンと相互作用し合う。
例えば、図７に示すように、所要パターン７１０が、近接効果に対する補正無し
にリソグラフィ転写された場合には、実際にはパターン７２０のようになる。Ｏ
ＰＣ手法を用いると、正のセリフ７３２と負のセリフ７３４とが所要パターン７
１０に加えられて、近接効果を補正するために必要なマスク７３０を形成するこ
とができる。同様に、図７では、典型的な所要トランジスタ・ゲート・パターン
７４０上の近接歪の効果を、実際に転写されたパターン７５０と７５２により示
している。ハンマーヘッド７６２、補助棒７６４、及びバイアス棒７６６により
表されるＯＰＣ補正が。原型の所要マスク・パターンに加えられると、原型の所
望形状がより正確に転写されることになる。トランジスタ・ゲートの場合、ハン
マーヘッド形状７６２は、配線の端が短くなるという影響を排除して、ゲートの
ポリシリコン部が、アクティブ領域７４２を越えて確実に延びるように設計され
ている。補助棒７６４は、転写されたゲートパターンの幅を縮小させる傾向にあ
る分断ゲート効果を補正するよう設計されている。最後に、バイアス棒７６６は
、追加的な転写パターン７５２により示される、密に詰め込まれたゲートの影響
を排除するために設計されている。幾つかの例では、現に存在するＯＰＣプロダ
クトは、ルールをベースとしたアルゴリズムを用いて特定の幾何学形状に対する
近接補正を生成する。このタイプのシステムでは、設計レイアウトは、予め定め
られたレイアウト・パターンについて分析され、先に述べたタイプのＯＰＣ形質
の内の１つが、設計レイアウトのその区域に対して生成される。しかしながら、
本発明の一実施形態とは違い、以前のＯＰＣプロダクトは原型設計レイアウトの
真の階層的データ構造を維持する能力は無い。

【００５７】 ＩＣ設計レイアウトに対するＯＰＣ補正の生成に供されると同時に、原型設計
レイアウトの真の階層的データ構造を維持することが可能な本発明の一実施形態
について、図８を参照し、以下に説明する。図８のシステムは、図２と図４それ
ぞれにつき説明したシステム及び方法の特定の実施形態であるので、この説明に
は、参考として図２及び図４についての上記説明が含まれる。

【００５８】 図８において、集積回路チップ設計８００は、階層設計データ８１０により表
されており、それは一実施形態ではＧＤＳ−IIデータ・フォーマットで表されて
いる。設計データ８１０は、本発明の一実施形態を組み入れているＯＰＣアルゴ
リズム８４０を実行するコンピュータ・システムに対する入力として提供される
。コンピュータ・システム８４０は図２と図４に関連し先に説明した方法で階層
的補正データ８４５を作り出すために作動する。これに関連して、コンピュータ
・システム８４０は図２の階層保存手段２１０とオペレーション・エンジン２４
０との両方を含んでいるが、コンピュータ・システム８４０のこのオペレーショ
ン・エンジン２４０は、入力設計データ８１０に関し作動して光学的近接補正を
行う、明確に定義されたＯＰＣオペレーション・エンジン２４０である。

【００５９】 図８に示すように、出力階層的補正データ８４５は、ＯＰＣ補正設計の設計ル
ール照合を行うために、原型設計データ８１０と共に従来型の設計ルール・チェ
ッカー８５０に送られる。同様に、この出力は、ブロック８６０に示すように設
計データ８１０を補正データ８４５に組み合わせることにより、リソグラフィ・
マスクを作るのに使うこともできる。次に、この組み合わされたデータは、平坦
化されて、ＥＢ装置が作動してマスク８７０を作るために、ブロック８６５に示
すようにＥＢ装置に書き込まれる。

【００６０】 図８のシステムの一実施形態では、コンピュータ・システム８４０は、コンパ
イラ２２０、リンカ２３０、及びＯＰＣオペレーション・エンジン２４０の機能
を果たすコンピュータ読み取り可能媒体上に記憶されたコンピュータ・プログラ
ム・コードを実行する。別の実施形態では、コンピュータ・システム８４０は、
２つ又はそれ以上の異なるプログラム・コードを実行する単一のコンピュータ・
システム、又は２つ又はそれ以上の異なるプログラム・コードを実行する多数の
個別コンピュータ・システムの何れかを含むが、１つのプログラム・コードは階
層保存手段２１０の機能用のもので、別のプログラム・コードはＯＰＣオペレー
ション・エンジン２４０の機能用である。この実施形態では、階層保存手段２１
０は、ＡＰＩを介してＯＰＣオペレーション・エンジン２４０にデータを選択的
に送る。この実施形態を用いる場合は、本発明の階層保存手段２１０は、階層デ
ータ出力を役立てるために、現に存在しているＯＰＣオペレーション・エンジン
２４０と通信し作動するように修正することもできる。

【００６１】 上記のコンピュータ読み取り可能媒体は、ハードディスク、ＣＤ、フロッピー
ディスク、及びサーバーメモリを始めとする何れのコンピュータ記憶装置ツール
を含んでもよいが、これらに限定される訳ではない。プログラム・コードを実行
するコンピュータ・システムは、ＯＰＣオペレーション・エンジン２４０と階層
保存手段２１０との両方の場合においても、例えばWindows NTオペレーティング
・システム又はSun Solarisワークステーションを実行するデスクトップ・コン
ピュータを始めとして、相応しい何れのコンピュータ・システムで構成してもよ
い。

【００６２】 単に、階層的入力が与えられることによりＯＰＣ補正行うオペレーション・エ
ンジンは、当分野で公知である。図８のシステムの一実施形態では、ＯＰＣエン
ジン２４０は、システムのユーザーが制御できる方法でＯＰＣ形質を生成するこ
とが可能な、ルールをベースとしたＯＰＣである。例えば、ユーザーは、使用す
べき補正ルール、及び 設計レイアウトに使用すべき形質のサイズを定義するこ
とができる。更に、システムの一実施形態では、バイアス配線７６６の場所とサ
イズとを、補正中のＩＣパターン形質のサイズとピッチとにより変え、及び／又
は、トランジスタ・ゲート領域のような設計の重大な区域だけに使用を限定する
こともできる。更に、本システムの別の実施形態では、ＯＰＣエンジン２４０は
、トランジスタ・ゲートのような重大区域に範囲を限定した方法又は全体的なＩ
Ｃ設計に範囲を広げた方法の何れでも、補助形質７６４を応用することもできる
。更に本システム別の実施形態では、ＯＰＣエンジンは、重大区域に補正形質を
選択的に配置すると同時に、正確な回路性能のためには補正形質を必要としない
区域にはそれらを配置しないようにもできる。本実施形態の一例では、ＯＰＣエ
ンジンはバイアス及び補助形質をトランジスタ・ゲートに配置するように制限し
、ポリシリコンゲート層の重要でない連結領域は補正されないままとすることも
できる。また。他の例では、ＯＰＣエンジンは重大なトランジスタ・ゲート線端
を区別して、ハンマーヘッド補正をこれらの区域に適用して線端が短くなるのを
緩和する。最後に、本発明の他の実施形態では、ＯＰＣオペレーション・エンジ
ンは、本願で先に援用したファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲ
ンシュ・Ｃ・パティの発明になる１９９７年９月１７日出願の出願番号第０８／
９３１，９２１号「位相シフト回路製造方法及び装置」と題する米国特許出願に
開示されているもののような位相シフト・マスクのＯＰＣ補正に供することもで
きる。

【００６３】 図９は、図８のシステムの一実施形態が、図１の葉セルＪ１とＫ１との初期幾
何学形状のＯＰＣ補正にどのように供されているかを示している。親セルＥ１の
補正されていない葉セルＪ１とＫ１とを示している。Ｊ１の平坦化された初期幾
何学形状データが、階層保存手段２１０に送られると、コンパイラ２２０はＯＰ
Ｃエンジン２４０と共に作動して、図２に関連し先に論じた方法で補正面△Ｊ１
を準備する。この事例では、ＯＰＣエンジンは、マスクが生産されウェーハを露
光するために使用されるとき正しい結果を出すためには、Ｊ１の初期幾何学形状
が正のセリフ９０５を必要とすることを、自身のルール定義に基づき決定してい
る。同じ処理が、補正面△Ｋ１を生成するために、Ｋ１の平坦化された初期幾何
学形状に関しても実行されるが、ここでもやはり正のセリフ９０５が含まれてい
る。次に、これらのセルの各々は、先に述べたように、リンカ２３０によりリン
クされて各セル毎にデルタ平面を生成する。これらのセルは葉ノードであり重な
り区域を持たないので、それら各自のデルタ平面は、それらのコンパイルされた
補正面に等しい。更に、補正された葉セル９１０と９２０を示しているが、それ
らはＪ１＋△Ｊ１、及びＫ１＋△Ｋ１をそれぞれ表している。

【００６４】 図１０（ａ）−（ｂ）は、本発明の一実施形態による、図４の方法が、ＯＰＣ
オペレーションに関し、図１の親セルＥ１内の重なり区域に対して、どのように
中間補正層を生成するかを示している。図１０（ａ）は、補正済みの葉セルＪ１
９１０と、補正済みの葉セルＫ１ ９２０の間の重なり区域１０００とを示し
ている。図２及び図４に関連し先に述べたように、セルＥ１に対するリンキング
処理中に、この重なり区域が確認され、この区域に対応するデータが平坦化され
る。平坦化された重なり区域は、次に、中間補正面１０２０を準備するために、
上記データに関し作動するＯＰＣオペレーション・エンジン２４０に送信される
。ここに述べた事例のように、離散量が重ね合わされている初期構造では、負の
セリフ１０１０が中間補正面用に準備されることに留意されたい。図１０（ｂ）
に関連し以下に説明する状況では、代理親セルＥ１が図示されており、補正され
た葉セルＫ１及びＫ２は、それぞれ９１０ｂと９２０ｂとして示されている。こ
の状況は２つの補正済み初期幾何学形状間の重なりが微小であることを示してい
る。本発明の一実施形態では、中間補正面１０２０ｂは、エッジ突合せ効果を補
償するために−２層が準備されるように、これらの微小の重なり状況のために提
供される。

【００６５】 図１１は、本発明の一実施形態によるＯＰＣオペレーションに対し、図４の方
法が、図１の親セルのデルタ平面をどのように生成するかを示している。ブロッ
ク１１００により説明するように、セルＥ１についてのリンクステップで、Ｅ１
内の重なり区域が確認され、その区域データが平坦化される。これを重なり区域
１０００として示している。次に、ブロック１１１０により説明するように、こ
の重なり区域１１００に対する中間補正面１０２０が、図１０（ａ）に関し先に
説明したように生成される。ブロック１１２０では、Ｅ１の子セル全ての補正面
９１０と９２０とが合計され、合計された子セルの補正データ１１４０を生成す
る。ブロック１１３０により説明する最後のステップは、セルＥ１に対するデル
タ平面１１５０を生成して、このデータを階層的に記憶する。これは、一実施形
態では、合計された子セルの補正データ１１４０を中間補正面１０２０から引い
て、デルタ平面１１５０を求めることにより実現される。図１１には、セルＥ１
の最終的補正面１１６０も示しているが、これは先に定義したように、ここでは
ＯＰＣである特定のオペレーションをセルに対し正しく適用するために、セル設
計データに適用する必要がある補正の総計を表している。補正面１１６０は、Ｅ
１のデルタ平面にＥ１の子セルＪ１とＫ１それぞれの補正面９１０と９２０とを
加えたもので構成される。

【００６６】 図１２は、本発明の一実施形態を使って、設計レイアウトにＯＰＣ補正を提供
するための方法を示している。ブロック１２００で、集積回路設計レイアウトが
まず提供される。この設計レイアウトに対応する階層フォーマットの設計データ
が、次に、システムに送られるが、このシステムはブロック１２０５に示すよう
に図８のシステムにより設計データに関するルールを基本としたＯＰＣ補正を行
う。図８のシステムが上に説明したように階層的補正データの出力を生成し、こ
の補正データは、原型設計データに組み合わされてブロック１２１０に示すよう
に、階層的に記述されたルールを基本とするＯＰＣ補正設計データを生成する。
この補正済み設計データを使って、ブロック１２１５で、この補正済み設計デー
タが作り出すことになるマスクの模擬画像が生成される。このシミュレーション
は、それぞれ先に本願でも援用しているが、ファン・チェン・チャン、ヤオ・テ
ィン・ワン、ヤゲンシュ・Ｃ・パティの発明になる１９９７年９月１７日出願の
出願番号第６０／０５９，３０６号「マスクの照合、補正、並びに設計ルール照
合」と題する米国仮特許出願、ファン・チェン・チャン、ヤオ・ティン・ワン、
ヤゲンシュ・Ｃ・パティの発明になる１９９８年９月１６日出願の「マスクの照
合、補正、並びに設計ルール照合」と題する米国特許出願、及び 更に明確には
ファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲンシュ・Ｃ・パティ、及び
リナード・カークリンの発明になる１９９８年８月７日出願の「視認検査と照合
システム」と題する米国特許出願に概括的に説明されたようなホプキンス方程式
を基本とするシミュレーション機器を使って生成することができる。

【００６７】 次に、補正マスクの模擬画像は、ブロック１２２０で、必要とされる設計画像
と比較され、ブロック１２２５に示すように最初のルールを基本としたＯＰＣ補
正がユーザーの定義した設計パラメータのセットの範囲内で設計を補正するのに
十分であるか否かが判定される。この比較を実行するための方法は「マスクの照
合、補正、及び設計ルール照合」と題する先に述べた米国仮特許出願及び同名の
米国実用特許出願に開示されている。比較の結果が設計パラメータは達成された
とするものであれば、ブロック１２３５に示すように、補正済みの設計データは
、特定の集積回路設計に対して確立された設計ルールのあらゆる違反に対して補
正済みデータを分析する設計ルール・チェッカーに入力されることになる。補正
済み設計が、設計ルールの範囲内にある場合は、補正済みデータは平坦化されて
、ブロック１２４５に示すようにＥＢ装置を使ってマスクが製作される。設計ル
ールが満たされなかった場合、ブロック１２５０に示すようにマスクを設計し直
すか否かに関する決定が下される。

【００６８】 決定がマスクの設計し直しは行わずインタラクティブな補正処理を継続するこ
とにより問題の解決を図ろうというものであれば、モデルベースのＯＰＣアルゴ
リズムが補正設計に関し実行される。同様に、原型補正済み設計データが、ブロ
ック１２２５の設計パラメータを満たさない場合には、原型補正済み設計データ
はモデルベースのＯＰＣアルゴリズムに入力される。モデルベースのＯＰＣアル
ゴリズムは、次にブロック１２３０に示すように、原型補正済み設計に対して、
より細かい仕様の補正を実行する為に使われる。モデルベースのＯＰＣ補正設計
は、次に、ブロック１２１５に送られ、ここでモデルベースのＯＰＣ補正設計の
模擬画像が作られ、所望される設計と再度比較される。ＯＰＣ補正設計を設計の
分析のために従来型の設計ルール・チェッカープロダクトに入力する前に、モデ
ルベースのＯＰＣ補正が行われた設計の模擬画像は、従来型の設計ルール・チェ
ッカーに受入れられるフォーマットへと処理さる必要がある。これを行う１つの
方法は、エッジ照合手法に基づく模擬画像のマンハッタン幾何学表現を生成する
ことであるが、これについては先に挙げ、本願に援用している「マスク照合、補
正、及び設計ルール照合」と題する米国仮特許出願、並びに同名の米国実用特許
出願により詳しく説明されている。この全体処理過程は、ユーザーが定義した設
計パラメータ及び回路仕様設計ルールの両方を満たす補正設計が作り出されるま
で継続される。

【００６９】 この処理の一実施形態では、モデルベースのＯＰＣアルゴリズムは、ユーザー
が定義した入力に応答可能である。例えば、一実施形態では、ユーザーは、デー
タボリュームと全体的な処理速度を制御するために適用したいと考えている補正
の複雑性レベルを制御することができる。同様に、別の実施形態では、ユーザー
はモデルベースのアルゴリズムにより適用される補正形状のサイズを制御するこ
とができる。更に、別の実施形態では、ユーザーはアルゴリズムにより適用され
る補正基準を定義することができる。

【００７０】 残る図１３から図１９は、階層的入力ＩＣ設計レイアウトに対するＯＰＣ補正
を提供するために、本発明の一実施形態を実行しているコンピュータ・システム
からのスクリーン・スナップショットの例を示している。例えば図１３は、ＯＰ
Ｃ補正予定の入力設計レイアウトのスクリーン・スナップショットの一例を示す
。設計プログラムのユーザーインターフェース１３００は、設計ウインドウ１３
３０を含むが、ここにはＩＣ設計レイアウトの補正される部分が示されている。
設計レイアウトには、拡散層１３９０と初期構造のようなポリシリコン構造の層
１３２０が含まれている。セル１３１０は、図１のサンプルの親セルＥ１及びＦ
１と同じであるが、これも設計ウインドウ１３３０に描かれている。

【００７１】 図１４は、図１３の入力設計に対しＯＰＣ補正を提供するために、本発明の一
実施形態を実行しているコンピュータ・システムからの最終的な出力のスクリー
ン・スナップショットの一例を示す。ユーザー・インターフェースの設計ウイン
ドウ１３３０は、ＯＰＣ補正済みの初期構造１３２０を含むセル１３１０を示し
ている。セル１３１０は、ハンマーヘッド１４１０、補助配線１４２０、バイア
ス配線１４３０、正のセリフ１４４０、及び負のセリフ１４５０のようなＯＰＣ
形状を含む。図１４に示す出力は、設計全体への全ＯＰＣ効果を補正するために
なされるべき補正の全てを表している。こうして、これらの補正は、本発明のこ
の実施形態での最終的なリンク済みの出力を表すが、ここでは階層中におけるセ
ル間の全ての重なりが既に解像され、補正されている。図１４に示すＯＰＣ形状
を、図１４のスクリーンスナップの例をズームした図１５により詳しく示す。

【００７２】 図１６は、ＯＰＣ補正を提供するために本発明の一実施形態を実行しているコ
ンピュータ・システムからの−１ＯＰＣ補正層のスクリーン・スナップショット
の例を示している。この層は、補助配線１４２０、バイアス配線１４３０、及び
負のセリフ１４５０を含むセル１３１０に対する補正を含んでいる。

【００７３】 図１７は、ＯＰＣ補正を提供するために本発明の一実施形態を実行しているコ
ンピュータ・システムからの＋１ＯＰＣ補正層のスクリーン・スナップショット
の例を示している。この層は、ハンマーヘッド１４１０、補助配線１４２０、及
び正のセリフ１４４０を含むセル１３１０に対する補正を含んでいる。

【００７４】 図１８は、ＯＰＣ補正を提供するために本発明の一実施形態を実行しているコ
ンピュータ・システムからの−２ＯＰＣ補正層のスクリーン・スナップショット
の例を示している。この層は、エッジ突合せ補正形質１８１０を含むセル１３１
０に対する補正を含んでいる。

【００７５】 図１９は、本発明の一実施形態を実行しているコンピュータ・システムにより
、ＯＰＣ補正された個別セル１３１０のスクリーン・スナップショットの一例を
示す。設計ウインドウ１３３０は、リンクされた補正層が適用された状態のセル
１３１０を示している。セル１３１０に適用された補正にはハンマーヘッド１４
１０、補助配線１４２０、正のセリフ１４４０、及び負のセリフ１４５０が含ま
れている。セル１３１０に対する補正は図１４に示すものとは異なり、図１４で
は設計全体への補正全てを表現しているが、図１９ではセル１３１０を個別に補
正するために必要な補正しか示していない。換言すれば、図１９に示す補正は、
セル１３１０と他の隣接するセルとの間の相互作用を考慮していないということ
である。例えば、図１４のバイアス配線１４３０が図１９には無いことに注目さ
れたい。

【００７６】 本発明の説明に役立つ実施形態につき、添付の図面を参照しながらここで詳細
に記述してきたが、本発明はこれらの実施形態だけに限定されないことを理解さ
れたい。それらは本発明を開示された厳密な形態に限定したり制限したりするこ
とを意図するものではない。このように、多くの修正及び変更のできることは当
業者には明らかであろう。従って、本発明の範囲は上記請求の範囲及びその均等
物によって定義されるものとする。

【図面の簡単な説明】

図面は、例により発明を説明するものであり、限定を加えるものではない。類
似符号は同様の構成要素を指す。

【図１】 単純な集積回路設計レイアウト及び上記レイアウトの階層ツリー表現を示す図
である。

【図２】 本発明の一実施形態のシステムレベルの描写を示す図である。

【図３】 図２のシステムからの出力となる典型的な階層的データ・ファイルの簡潔な表
現を示す図である。

【図４】 本発明の一実施形態による、設計レイアウトの階層構造が維持される、階層的
集積回路設計に関する論理演算又は算術演算を実行する方法をフローチャート形
式で示す図である。

【図５】 本発明の一実施形態による、図４の方法が、図１の親セルの１つに関してどの
ように論理ＮＯＴ演算に備えるかを示す図である。

【図６】 本発明の一実施形態による、図４の方法が、論理NOT演算に関する図１におけ
る親セルの１つのデルタ平面を、どのように生成するかを示す図である。

【図７】 設計レイアウトに対し行うことのできる光学的近接補正の例を示す図である。

【図８】 本発明の一実施形態による、設計レイアウトにＯＰＣ補正を提供するためのシ
ステムを示す図である。

【図９】 図８のシステムの一実施形態が、図１におけるセルの１つの初期幾何学形状の
ＯＰＣ補正にどのように備えるかを示す図である。

【図１０（ａ）】 本発明の一実施形態による図４の方法が、ＯＰＣオペレーションのための図１
における親セルの１つの重なり区域に対してどのように補正層を生成するかを示
す図である。

【図１０（ｂ）】 本発明の一実施形態による図４の方法が、ＯＰＣオペレーションのための図１
における親セルの１つの重なり区域に対してどのように補正層を生成するかを示
す図である。

【図１１】 本発明の一実施形態による図４の方法が、ＯＰＣオペレーションのための図１
における親セルの１つのデルタ平面をどのように生成するのかを示す図である。

【図１２】 本発明の一実施形態を使って、集積回路設計レイアウトに対してＯＰＣ補正を
提供するための更なる方法を示す図である。

【図１３】 入力設計レイアウトのＯＰＣ補正を提供するために、本発明の一実施形態を実
行するコンピュータ・システムからの入力設計レイアウトのスクリーン・スナッ
プショットの一例を示す図である。

【図１４】 図１３の入力設計に対してＯＰＣ補正を提供するために本発明の一実施形態を
実行するコンピュータ・システムからの最終的な出力のスクリーン・スナップシ
ョットの一例を示す図である。

【図１５】 図１４の最終的な出力のスクリーン・スナップショットの一例を拡大して示し
た図である。

【図１６】 ＯＰＣ補正を提供するために本発明の一実施形態を実行するコンピュータ・シ
ステムからの−１ＯＰＣ補正層のスクリーン・スナップショットの一例を示す図
である。

【図１７】 ＯＰＣ補正を提供するために本発明の一実施形態を実行するコンピュータ・シ
ステムからの＋１ＯＰＣ補正層のスクリーン・スナップショットの一例を示す図
である。

【図１８】 ＯＰＣ補正を提供するために本発明の一実施形態を実行するコンピュータ・シ
ステムからの−２ＯＰＣ補正層のスクリーン・スナップショットの一例を示す図
である。

【図１９】 本発明の一実施形態を実行するコンピュータ・システムによりＯＰＣ補正され
た個々のセルのスクリーン・スナップショットの一例を示す図である。

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 ６０／０６９，５４９ (32)優先日 平成９年12月12日(1997．12．12) (33)優先権主張国 米国（ＵＳ） (31)優先権主張番号 ０９／１３０，９９６ (32)優先日 平成10年８月７日(1998．8．7) (33)優先権主張国 米国（ＵＳ） (31)優先権主張番号 ０９／１５４，３９７ (32)優先日 平成10年９月16日(1998．9．16) (33)優先権主張国 米国（ＵＳ） (31)優先権主張番号 ０９／１５３，７８３ (32)優先日 平成10年９月16日(1998．9．16) (33)優先権主張国 米国（ＵＳ） (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＨＲ ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ， ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，Ｌ Ｖ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ， ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，Ｕ Ｓ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (72)発明者 ワン ヤオ チン アメリカ合衆国 カリフォルニア州 94086 サニーヴェイル コート マデラ アベニュー 970−＃311 (72)発明者 パティー ヤージェンシュ シー アメリカ合衆国 カリフォルニア州 94024 ロス アルトス アムバー レー ン 816 Ｆターム(参考） 2H095 BB01 BB03 5B046 AA08 BA06 5F064 BB03 BB04 BB05 BB06 BB07 DD03 DD04 DD10 HH05 HH06 HH10 HH11 HH12 HH13 HH14 【要約の続き】 行されるレイアウトを、従来型の設計基準チェッカー （８５０）によって処理できる。更に、本方法は、明視 野並びに暗視野設計、及び位相シフト・レイアウトを始 めとする全てのタイプのレイアウトに適用することがで きる。

Claims (92)

【特許請求の範囲】
1. 【請求項１】 複数のセルを含む階層的に記述された集積回路レイアウトに
   関する特定のオペレーティング基準のセットに従ってオペレーションを実行する
   ためのシステムにおける、コンピュータ読み取り可能媒体を含むコンピュータ・
   プログラム・プロダクトであって、階層的に記述されたレイアウトに対応する階
   層的に形成された補正データを含む第１プログラム・データを備え、上記第１プ
   ログラム・データが平坦化されたレイアウトに適用された場合には、レイアウト
   に関するオペレーションを実行した結果を表すデータを含む出力が生成されるこ
   とを特徴とするコンピュータ・プログラム・プロダクト。
2. 【請求項２】 上記第１プログラム・データが、複数のセルに対応する複数
   のデルタ平面を含み、特定のセルの上記デルタ平面は、上記特定のセルの補正面
   と上記特定のセルの子セルに対応するデルタ平面との差を表すデータを含むこと
   を特徴とする請求項１に記載のコンピュータ・プログラム・プロダクト。
3. 【請求項３】 上記複数のセルの各セルに対する補正面が、上記補正面が平
   坦化されたセル・データに適用された場合には、セルに関するオペレーションを
   実行した結果を表す出力データを生成するデータを含むことを特徴とする請求項
   ２に記載のコンピュータ・プログラム・プロダクト。
4. 【請求項４】 上記階層的に記述された集積回路レイアウト中の各セルに対
   する上記デルタ平面が、上記セルの各子セル間の相互作用、及び上記セルの初期
   幾何学形状と上記セルの各子セル間の相互作用を考慮に入れていることを特徴と
   する請求項３に記載のコンピュータ・プログラム・プロダクト。
5. 【請求項５】 上記第１プログラム・データが、算術的に記述されたデルタ
   平面のセットを含むことを特徴とする請求項２に記載のコンピュータ・プログラ
   ム・プロダクト。
6. 【請求項６】 上記第１プログラム・データが、論理的に記述されたデルタ
   平面のセットを含むことを特徴とする請求項２に記載のコンピュータ・プログラ
   ム・プロダクト。
7. 【請求項７】 上記オペレーションが、論理演算及び算術演算を含むオペレ
   ーションのグループの内の１つを含むことを特徴とする請求項１に記載のコンピ
   ュータ・プログラム・プロダクト。
8. 【請求項８】 上記第１プログラム・データが、ＧＤＳ−IIデータファイル
   により記述されたデータを含むことを特徴とする請求項１に記載のコンピュータ
   ・プログラム・プロダクト。
9. 【請求項９】 上記第１プログラム・データが、光学的近接効果に対しレイ
   アウトを補正するデータを含むことを特徴とする請求項１に記載のコンピュータ
   ・プログラム・プロダクト。
10. 【請求項１０】 上記第１プログラム・データが、レイアウトに関し実行さ
    れる論理演算のための、レイアウトを補正するデータを含むことを特徴とする請
    求項１に記載のコンピュータ・プログラム・プロダクト。
11. 【請求項１１】 上記論理演算が、ＡＮＤ、ＮＯＴ、ＯＲ、ＮＯＲ、及びＮ
    ＡＮＤを含む論理演算のグループの内の１つを含むことを特徴とする請求項１０
    に記載のコンピュータ・プログラム・プロダクト。
12. 【請求項１２】 上記レイアウトが、明視野レイアウトと暗視野レイアウト
    の内の１つを含むことを特徴とする請求項１に記載のコンピュータ・プログラム
    ・プロダクト。
13. 【請求項１３】 上記レイアウトが、位相シフト・レイアウトを含むことを
    特徴とする請求項１に記載のコンピュータ・プログラム・プロダクト。
14. 【請求項１４】 階層的に記述された集積回路レイアウトに関するオペレー
    ションを実行する方法において、 複数のセルを含む階層的に記述された集積回路レイアウトを第１入力として提
    供するステップ、 特定のオペレーティング基準のセットを第２入力として提供するステップ、 上記レイアウトに関する上記特定のオペレーティング基準のセットに従ってレ
    イアウト・オペレーションを実行するステップ、及び 上記レイアウト・オペレーションに応じて階層的に記述されたレイアウトに対
    応する階層的に形成された補正データを含む第１プログラム・データを生成し、
    第１プログラム・データが平坦化されたレイアウトに適用された場合には、レイ
    アウトに関するオペレーションを実行した結果を表すデータを含む出力が生成さ
    れるようにするステップを含むことを特徴とする方法。
15. 【請求項１５】 上記第１プログラム・データが、複数のセルに対応する複
    数のデルタ平面を含み、複数のセルの上記デルタ平面は、特定のセルの補正面と
    上記特定のセルの子セルに対応するデルタ平面との間の差を表すデータを含むこ
    とを特徴とする請求項１４に記載の階層的に記述された集積回路レイアウトに関
    するオペレーションを実行する方法。
16. 【請求項１６】 上記複数セルの各々のセルに対する補正面が、上記補正面
    が平坦化されたセル・データに適用された場合には、セルに関するオペレーショ
    ンを実行した結果を表す出力データを生成するデータを含むことを特徴とする請
    求項１５に記載の階層的に記述された集積回路レイアウトに関するオペレーショ
    ンを実行する方法。
17. 【請求項１７】 上記階層的に記述された集積回路レイアウト中の各セルに
    対する上記デルタ平面が、上記セルの各子セル間の相互作用、及び上記セルの初
    期幾何学形状と上記セルの各子セル間の相互作用を考慮に入れていることを特徴
    とする請求項１６に記載の階層的に記述された集積回路レイアウトに関するオペ
    レーションを実行する方法。
18. 【請求項１８】 上記第１プログラム・データが、算術的に記述されたデル
    タ平面のセットを含むことを特徴とする請求項１５に記載の階層的に記述された
    集積回路レイアウトに関するオペレーションを実行する方法。
19. 【請求項１９】 上記第１プログラム・データが、論理的に記述されたデル
    タ平面のセットを含むことを特徴とする請求項１５に記載の階層的に記述された
    集積回路レイアウトに関するオペレーションを実行する方法。
20. 【請求項２０】 上記第１プログラム・データが、複数のセルに対応する複
    数のデルタ平面を含み、更に上記第１プログラム・データを生成するステップが
    、 特定のオペレーティング基準のセットに応じて複数のセルの各セル毎に第１補
    正層を生成することを含む、階層的に記述されたレイアウトをコンパイルするス
    テップ、及び 各セルのデルタ平面が上記セルの各子セル間の相互作用及びセルの初期幾何学
    形状と上記セルの各子セル間の相互作用を考慮に入れるように各セル毎にデルタ
    平面を生成するために、特定のオペレーティング基準のセットに応じて各セルの
    補正層を修正することを含む、階層的に記述されたレイアウトをリンクするステ
    ップを含むことを特徴とする請求項１４に記載の階層的に記述された集積回路レ
    イアウトに関するオペレーションを実行する方法。
21. 【請求項２１】 上記レイアウト内の各セル毎に、上記セルのデルタ平面と
    上記セルの子セルのデルタ平面との和が上記セルの補正面を構成し、複数のセル
    中の各セルに対する補正面は、上記補正面が平坦化されたセル・データに適用さ
    れた場合には、セルに関するオペレーションを実行した結果を表す出力データを
    生成するデータを含むことを特徴とする請求項２０に記載の階層的に記述された
    集積回路レイアウトに関するオペレーションを実行する方法。
22. 【請求項２２】 上記コンパイルするステップが、レイアウトを深度方向に
    トラバースすることを含むことを特徴とする請求項２０に記載の階層的に記述さ
    れた集積回路レイアウトに関するオペレーションを実行する方法。
23. 【請求項２３】 上記リンクするステップが、レイアウトを深度方向にトラ
    バースすることを含むことを特徴とする請求項２０に記載の階層的に記述された
    集積回路レイアウトに関するオペレーションを実行する方法。
24. 【請求項２４】 第１の補正されたレイアウトを記述する第２プログラム・
    データを作るために、上記第１プログラム・データを、集積回路レイアウトを記
    述するデータに組み合わせるステップ、 上記第２プログラム・データを設計ルール・チェッカーに提供するステップ、
    及び 上記第１の補正されたレイアウトが集積回路設計ルールの範囲内に在るかどう
    かを確認するために上記設計ルール・チェッカーを作動させるステップを更に含
    むことを特徴とする請求項１４に記載の階層的に記述された集積回路レイアウト
    に関するオペレーションを実行する方法。
25. 【請求項２５】 上記第１プログラム・データがコンピュータ読み取り可能
    媒体によって提供されることを特徴とする請求項１４に記載の階層的に記述され
    た集積回路レイアウトに関するオペレーションを実行する方法。
26. 【請求項２６】 上記オペレーションが、論理演算及び算術演算を含むオペ
    レーションのグループの内の１つを含むことを特徴とする請求項１４に記載の階
    層的に記述された集積回路レイアウトに関するオペレーションを実行する方法。
27. 【請求項２７】 上記第１プログラム・データが、ＧＤＳ−IIデータファイ
    ルにより記述されたデータを含むことを特徴とする請求項１４に記載の階層的に
    記述された集積回路レイアウトに関するオペレーションを実行する方法。
28. 【請求項２８】 上記第１プログラム・データが、光学的近接効果に対しレ
    イアウトを補正するデータを含むことを特徴とする請求項１４に記載の階層的に
    記述された集積回路レイアウトに関するオペレーションを実行する方法。
29. 【請求項２９】 上記第１プログラム・データが、レイアウトに関し実行さ
    れる論理演算に対しレイアウトを補正するデータを含むことを特徴とする請求項
    １４に記載の階層的に記述された集積回路レイアウトに関するオペレーションを
    実行する方法。
30. 【請求項３０】 上記論理演算が、ＡＮＤ、ＮＯＴ、ＯＲ、ＮＯＲ、及びＮ
    ＡＮＤを含む論理演算のグループの内の１つを含むことを特徴とする請求項２９
    に記載の階層的に記述された集積回路レイアウトに関するオペレーションを実行
    する方法。
31. 【請求項３１】 上記レイアウトが、明視野レイアウトと暗視野レイアウト
    の内の１つを含むことを特徴とする請求項１４に記載の階層的に記述された集積
    回路レイアウトに関するオペレーションを実行する方法。
32. 【請求項３２】 上記レイアウトが、位相シフト・レイアウトを含むことを
    特徴とする請求項１４に記載の階層的に記述された集積回路レイアウトに関する
    オペレーションを実行する方法。
33. 【請求項３３】 マシンにより読み出し可能であり、且つ、階層的に記述さ
    れた集積回路レイアウトに関するオペレーションを実行するための方法ステップ
    を実行するために上記マシンによって実行可能な命令のプログラムを明確に具体
    化しているプログラム記憶装置であって、上記方法が、 複数のセルを含む階層的に記述された集積回路レイアウトを第１入力として提
    供するステップ、 特定のオペレーティング基準のセットを第２入力として提供するステップ、 上記レイアウトに関する上記特定のオペレーティング基準のセットに従ってレ
    イアウト・オペレーションを実行するステップ、及び 上記レイアウト・オペレーションに応じて階層的に記述されたレイアウトに対
    応する階層的に形成された補正データを含む第１プログラム・データを生成し、
    第１プログラム・データが平坦化されたレイアウトに適用された場合には、レイ
    アウトに関するオペレーションを実行した結果を表すデータを含む出力を生成す
    るステップを含むことを特徴とする、マシンにより読み出し可能なプログラム記
    憶装置。
34. 【請求項３４】 上記第１プログラム・データが、複数のセルに対応する複
    数のデルタ平面を含み、特定のセルの上記デルタ平面は、特定のセルの補正面と
    上記特定のセルの子セルに対応するデルタ平面との間の差を表すデータを含むこ
    とを特徴とする請求項３３に記載のマシンにより読み出し可能なプログラム記憶
    装置。
35. 【請求項３５】 上記複数のセルの各セルに対する補正面が、上記補正面が
    平坦化されたセル・データに適用された場合には、セルに関するオペレーション
    を実行した結果を表す出力データを生成するデータを含むことを特徴とする請求
    項３４に記載のマシンにより読み出し可能なプログラム記憶装置。
36. 【請求項３６】 上記階層的に記述された集積回路レイアウト中の各セルに
    対する上記デルタ平面が、上記セルの各子セル間の相互作用、及び上記セルの初
    期幾何学形状と上記セルの各子セル間の相互作用を考慮に入れていることを特徴
    とする請求項３５に記載のマシンにより読み出し可能なプログラム記憶装置。
37. 【請求項３７】 上記第１プログラム・データが、算術的に記述されたデル
    タ平面のセットを含むことを特徴とする請求項３４に記載のマシンにより読み出
    し可能なプログラム記憶装置。
38. 【請求項３８】 上記第１プログラム・データが、論理的に記述されたデル
    タ平面のセットを含むことを特徴とする請求項３４に記載のマシンにより読み出
    し可能なプログラム記憶装置。
39. 【請求項３９】 上記第１プログラム・データが、複数のセルに対応する複
    数のデルタ平面を含み、更に上記第１プログラム・データを生成するステップが
    、 特定のオペレーティング基準のセットに応じて複数のセルの各セル毎に第１補
    正層を生成することを含む、階層的に記述されたレイアウトをコンパイルするス
    テップ、及び 各セルのデルタ平面が上記セルの子セル各々の間の相互作用及びセルの初期幾
    何学形状と上記セルの各子セル間の相互作用を考慮に入れるように、各セル毎に
    デルタ平面を生成するために、特定のオペレーティング基準のセットに応じて各
    セルの補正層を修正することを含む、階層的に記述されたレイアウトをリンクす
    るステップを含むことを特徴とする請求項３３に記載のマシンにより読み出し可
    能なプログラム記憶装置。
40. 【請求項４０】 上記レイアウト内の各セルに関し、上記セルのデルタ平面
    と上記セルの子セルのデルタ平面との和が上記セルの補正面を構成し、複数のセ
    ル中の各セルに対する補正面は、上記補正面が平坦化されたセル・データに適用
    された場合には、セルに関するオペレーションを実行した結果を表す出力データ
    を生成するデータを含むことを特徴とする請求項３９に記載のマシンにより読み
    出し可能なプログラム記憶装置。
41. 【請求項４１】 上記コンパイルするステップが、レイアウトを深度方向に
    トラバースすることを含むことを特徴とする請求項３９に記載のマシンにより読
    み出し可能なプログラム記憶装置。
42. 【請求項４２】 上記リンクステップが、レイアウトを深度方向にトラバー
    スすることを含むことを特徴とする請求項３９に記載のマシンにより読み出し可
    能なプログラム記憶装置。
43. 【請求項４３】 上記第１プログラム・データがコンピュータ読み取り可能
    媒体によって提供されることを特徴とする請求項３３に記載のマシンにより読み
    出し可能なプログラム記憶装置。
44. 【請求項４４】 上記オペレーションが、論理演算及び算術演算を含むオペ
    レーションのグループの内の１つを含むことを特徴とする請求項３３に記載のマ
    シンにより読み出し可能なプログラム記憶装置。
45. 【請求項４５】 上記第１プログラム・データが、ＧＤＳ−IIデータファイ
    ルにより記述されたデータを含むことを特徴とする請求項３３に記載のマシンに
    より読み出し可能なプログラム記憶装置。
46. 【請求項４６】 上記第１プログラム・データが、光学的近接効果に対しレ
    イアウトを補正するデータを含むことを特徴とする請求項３３に記載のマシンに
    より読み出し可能なプログラム記憶装置。
47. 【請求項４７】 上記第１プログラム・データが、レイアウトに関し実行さ
    れる論理演算に対しレイアウトを補正するデータを含むことを特徴とする請求項
    ３３に記載のマシンにより読み出し可能なプログラム記憶装置。
48. 【請求項４８】 上記論理演算が、ＡＮＤ、ＮＯＴ、ＯＲ、ＮＯＲ、及びＮ
    ＡＮＤを含む論理演算のグループの内の１つを含むことを特徴とする請求項４７
    に記載のマシンにより読み出し可能なプログラム記憶装置。
49. 【請求項４９】 上記レイアウトが、明視野レイアウトと暗視野レイアウト
    の内の１つを含むことを特徴とする請求項３３に記載のマシンにより読み出し可
    能なプログラム記憶装置。
50. 【請求項５０】 上記レイアウトが、位相シフト・レイアウトを含むことを
    特徴とする請求項３３に記載のマシンにより読み出し可能なプログラム記憶装置
    。
51. 【請求項５１】 上記プログラム記憶装置がハードディスク・ドライブを含
    むことを特徴とする請求項３３に記載のマシンにより読み出し可能なプログラム
    記憶装置。
52. 【請求項５２】 上記プログラム記憶装置がサーバーを含むことを特徴とす
    る請求項３３に記載のマシンにより読み出し可能なプログラム記憶装置。
53. 【請求項５３】 階層的に記述された集積回路レイアウトに関するオペレー
    ションを実行するための装置において、 複数のセルを含む階層的に記述された集積回路レイアウトを第１入力として受
    け取るためのリソース、 特定のオペレーティング基準のセットを第２入力として受け取るためのリソー
    ス、 階層的に記述されたレイアウトに関する特定のオペレーティング基準のセット
    に従ってレイアウト・オペレーションを実行するオペレーション・エンジン、及
    び 第１プログラム・データが平坦化されたレイアウトに適用された場合には、上
    記レイアウトに関するオペレーションを実行した結果を表すデータを含む出力が
    生成されることになるように、レイアウト・オペレーションに応じて、階層的に
    記述されたレイアウトに対応する階層的に形成された補正データを含む第１プロ
    グラム・データを生成する階層維持手段を含むことを特徴とする装置。
54. 【請求項５４】 上記第１プログラム・データが、複数のセルに対応する複
    数のデルタ平面を含み、特定のセルの上記デルタ平面は、上記特定のセルの補正
    面と上記特定のセルの子セルに対応するデルタ平面との間の差を表すデータを含
    むことを特徴とする請求項５３に記載の階層的に記述された集積回路に関するオ
    ペレーションを実行するための装置。
55. 【請求項５５】 上記複数のセルにおける各セルに対する補正面が、上記補
    正面が平坦化されたセル・データに適用された場合には、セルに関するオペレー
    ションを実行した結果を表す出力データを生成することになるデータを含むこと
    を特徴とする請求項５４に記載の階層的に記述された集積回路レイアウトに関す
    るオペレーションを実行するための装置。
56. 【請求項５６】 上記階層的に記述された集積回路レイアウト中の各セルに
    対する上記デルタ平面が、上記セルの各子セル間の相互作用、及び上記セルの初
    期幾何学形状と上記セルの各子セル間の相互作用を考慮に入れていることを特徴
    とする請求項５５に記載の階層的に記述された集積回路に関するオペレーション
    を実行するための装置。
57. 【請求項５７】 上記第１プログラム・データが、算術的に記述されたデル
    タ平面のセットを含むことを特徴とする請求項５４に記載の階層的に記述された
    集積回路に関するオペレーションを実行するための装置。
58. 【請求項５８】 上記第１プログラム・データが、論理的に記述されたデル
    タ平面のセットを含むことを特徴とする請求項５４に記載の階層的に記述された
    集積回路に関するオペレーションを実行するための装置。
59. 【請求項５９】 上記第１プログラム・データが、複数のセルに対応する複
    数のデルタ平面を含み、更に上記階層維持手段が、 特定のオペレーティング基準のセットに応じて、各セル毎に第１補正層を生成
    するコンパイラ、及び 各セルのデルタ平面が上記セルの子セル各々の間の相互作用及びセルの初期幾
    何学形状と上記セルの各子セル間の相互作用を考慮に入れるように、各セル毎に
    デルタ平面を生成するために、特定のオペレーティング基準のセットに応じて各
    セルの上記第１補正層を修正するリンカを含むことを特徴とする請求項５３に記
    載の階層的に記述された集積回路に関するオペレーションを実行するための装置
    。
60. 【請求項６０】 上記レイアウトの各セルに関し、上記セルのデルタ平面と
    上記セルの子セルのデルタ平面との和が上記セルの補正面を構成し、複数のセル
    中の各セルに対する上記補正面は、上記補正面が平坦化されたセル・データに適
    用された場合には、セルに関するオペレーションを実行した結果を表す出力デー
    タを生成するデータを含むことを特徴とする請求項５９に記載の階層的に記述さ
    れた集積回路に関するオペレーションを実行するための装置。
61. 【請求項６１】 上記第１補正層の生成が、レイアウトを深度方向にトラバ
    ースすることを含むことを特徴とする請求項５９に記載の階層的に記述された集
    積回路に関するオペレーションを実行するための装置。
62. 【請求項６２】 上記デルタ平面の生成が、レイアウトを深度方向にトラバ
    ースすることを含むことを特徴とする請求項５９に記載の階層的に記述された集
    積回路に関するオペレーションを実行するための装置。
63. 【請求項６３】 上記第１の補正されたレイアウトを記述する第２プログラ
    ム・データを生成するために、上記第１プログラム・データを、上記集積回路レ
    イアウトを記述するデータと組み合わせるためのリソース、及び 上記第２プログラム・データを受け取り、第１の補正されたレイアウトが集積
    回路設計ルールのセットの範囲内に在るかどうかを示す出力を提供する設計ルー
    ル・チェッカーを更に含むことを特徴とする請求項５３に記載の階層的に記述さ
    れた集積回路に関するオペレーションを実行するための装置。
64. 【請求項６４】 上記第１プログラム・データがコンピュータ読み取り可能
    媒体によって提供されることを特徴とする請求項５３に記載の階層的に記述され
    た集積回路に関するオペレーションを実行するための装置。
65. 【請求項６５】 上記オペレーションが、論理演算及び算術演算を含むオペ
    レーションのグループの内の１つを含むことを特徴とする請求項５３に記載の階
    層的に記述された集積回路に関するオペレーションを実行するための装置。
66. 【請求項６６】 上記第１プログラム・データが、ＧＤＳ−IIデータファイ
    ルにより記述されたデータを含むことを特徴とする請求項５３に記載の階層的に
    記述された集積回路に関するオペレーションを実行するための装置。
67. 【請求項６７】 上記第１プログラム・データが、光学的近接効果に対しレ
    イアウトデータを補正するデータを含むことを特徴とする請求項５３に記載の階
    層的に記述された集積回路に関するオペレーションを実行するための装置。
68. 【請求項６８】 上記第１プログラム・データが、レイアウトに関する実行
    される論理演算に対しレイアウトを補正するデータを含むことを特徴とする請求
    項５３に記載の階層的に記述された集積回路に関するオペレーションを実行する
    ための装置。
69. 【請求項６９】 上記論理演算が、ＡＮＤ、ＮＯＴ、ＯＲ、ＮＯＲ、及びＮ
    ＡＮＤを含む論理演算のグループの内の１つを含むことを特徴とする請求項６８
    に記載の階層的に記述された集積回路に関するオペレーションを実行するための
    装置。
70. 【請求項７０】 上記レイアウトが、明視野レイアウトと暗視野レイアウト
    の内の１つを含むことを特徴とする請求項５３に記載の階層的に記述された集積
    回路に関するオペレーションを実行するための装置。
71. 【請求項７１】 上記レイアウトが、位相シフト・レイアウトを含むことを
    特徴とする請求項５３に記載の階層的に記述された集積回路に関するオペレーシ
    ョンを実行するための装置。
72. 【請求項７２】 上記装置が、コンピュータに階層的に記述された集積回路
    レイアウトに関するオペレーションを実行させるための具体化されたコンピュー
    タ読み取り可能プログラム・コードを有するコンピュータが利用できる媒体を含
    むコンピュータ・プログラム・プロダクトを含むことを特徴とする請求項５３に
    記載の階層的に記述された集積回路に関するオペレーションを実行するための装
    置。
73. 【請求項７３】 階層的に記述された集積回路レイアウトに関するオペレー
    ションを実行するための方法に従って作られたフォトリソグラフィ・マスクにお
    いて、上記方法が、 複数のセルを含む階層的に記述された集積回路レイアウトを第１入力として提
    供するステップ、 特定のオペレーティング基準のセットを第２入力として提供するステップ、 上記レイアウトに関する上記特定のオペレーティング基準のセットに従ってレ
    イアウト・オペレーションを実行するステップ、 上記レイアウト・オペレーションに応じて階層的に記述されたレイアウトに対
    応する階層的に形成された補正データを含む第１プログラム・データを生成し、
    第１プログラム・データが平坦化されたレイアウトに適用された場合には、レイ
    アウトに関するオペレーションを実行した結果を表すデータを含む出力が生成す
    るステップ、 上記第１プログラム・データと上記レイアウトを記述するデータとをマスク製
    作手段に提供するステップ、及び 上記レイアウトを記述するデータと第１プログラム・データとに応じて、マス
    ク製作手段でフォトリソグラフィ・マスクを生成するステップとを含むことを特
    徴とするフォトリソグラフィ・マスク。
74. 【請求項７４】 上記第１プログラム・データが、複数のセルに対応する複
    数のデルタ平面を含み、特定のセルの上記デルタ平面が、特定のセルの補正面と
    上記特定のセルの子セルに対応するデルタ平面との間の差を表すデータを含むこ
    とを特徴とする請求項７３に記載のフォトリソグラフィ・マスク。
75. 【請求項７５】 上記複数のセルにおける各セルに対する補正面が、上記補
    正面が平坦化されたセル・データに適用された場合には、セルに関するオペレー
    ションを実行した結果を表す出力データを生成することになるデータを含むこと
    を特徴とする請求項７４に記載のフォトリソグラフィ・マスク。
76. 【請求項７６】 上記階層的に記述された集積回路レイアウト中の各セルに
    対する上記デルタ平面が、上記セルの各子セル間の相互作用、及び上記セルの初
    期幾何学形状と上記セルの各子セル間の相互作用を考慮に入れていることを特徴
    とする請求項７５に記載のフォトリソグラフィ・マスク。
77. 【請求項７７】 上記第１プログラム・データが、算術的に記述されたデル
    タ平面のセットを含むことを特徴とする請求項７４に記載のフォトリソグラフィ
    ・マスク。
78. 【請求項７８】 上記第１プログラム・データが、論理的に記述されたデル
    タ平面のセットを含むことを特徴とする請求項７４に記載のフォトリソグラフィ
    ・マスク。
79. 【請求項７９】 上記第１プログラム・データが、複数のセルに対応する複
    数のデルタ平面を含み、更に、上記第１プログラム・データを生成するステップ
    が、 特定のオペレーティング基準のセットに応じて複数のセルの各セル毎に第１補
    正層を生成することを含む、階層的に記述されたレイアウトをコンパイルするス
    テップ、及び 各セルのデルタ平面が上記セルの各子セル間の相互作用及びセルの初期幾何学
    形状と上記セルの各子セル間の相互作用を考慮に入れるように、各セル毎にデル
    タ平面を生成するために、特定のオペレーティング基準のセットに応じて各セル
    の補正層を修正することを含む、階層的に記述されたレイアウトをリンクするス
    テップと含むことを特徴とする請求項７３に記載のフォトリソグラフィ・マスク
    。
80. 【請求項８０】 上記レイアウト内の各セルに関し、上記セルのデルタ平面
    と上記セルの子セルのデルタ平面との和が上記セルの補正面を構成し、複数のセ
    ル中の各セルに対する補正面は、上記補正面が平坦化されたセル・データに適用
    された場合には、セルに関するオペレーションを実行した結果を表す出力データ
    を生成することになるデータを含むことを特徴とする請求項７９に記載のフォト
    リソグラフィ・マスク。
81. 【請求項８１】 上記コンパイルするステップが、レイアウトを深度方向に
    トラバースすることを含むことを特徴とする請求項７９に記載のフォトリソグラ
    フィ・マスク。
82. 【請求項８２】 上記リンクするステップが、レイアウトを深度方向にトラ
    バースすることを含むことを特徴とする請求項７９に記載のフォトリソグラフィ
    ・マスク。
83. 【請求項８３】 上記方法が、 第１の補正されたレイアウトを記述する第２プログラム・データを生成するた
    めに、上記第１プログラム・データを、集積回路レイアウトを記述するデータに
    組み合わせるステップ、及び 上記第２プログラム・データを設計ルール・チェッカーに提供するステップと
    、 上記第１の補正されたレイアウトが集積回路設計ルールの範囲内に在るかどう
    かを判定するために上記設計ルール・チェッカーを作動させるステップとを更に
    含むことを特徴とする請求項７３に記載のフォトリソグラフィ・マスク。
84. 【請求項８４】 上記第１のプログラム・データがコンピュータ読み取り可
    能媒体によって提供されることを特徴とする請求項７３に記載のフォトリソグラ
    フィ・マスク。
85. 【請求項８５】 上記オペレーションが、論理演算及び算術演算を含むオペ
    レーションのグループの内の１つを含むことを特徴とする請求項７３に記載のフ
    ォトリソグラフィ・マスク。
86. 【請求項８６】 上記第１プログラム・データが、ＧＤＳ−IIデータファイ
    ルにより記述されたデータを含むことを特徴とする請求項７３に記載のフォトリ
    ソグラフィ・マスク。
87. 【請求項８７】 上記第１プログラム・データが、光学的近接効果に対しレ
    イアウトを補正するデータを含むことを特徴とする請求項７３に記載のフォトリ
    ソグラフィ・マスク。
88. 【請求項８８】 上記第１プログラム・データが、レイアウトに関する実行
    される論理演算に対しレイアウトを補正するデータを含むことを特徴とする請求
    項７３に記載のフォトリソグラフィ・マスク。
89. 【請求項８９】 上記論理演算が、ＡＮＤ、ＮＯＴ、ＯＲ、ＮＯＲ、及びＮ
    ＡＮＤを含む論理演算のグループの内の１つを含むことを特徴とする請求項８８
    に記載のフォトリソグラフィ・マスク。
90. 【請求項９０】 上記レイアウトが、明視野レイアウトと暗視野レイアウト
    の内の１つを含むことを特徴とする請求項７３に記載のフォトリソグラフィ・マ
    スク。
91. 【請求項９１】 上記レイアウトが、位相シフト・レイアウトを含むことを
    特徴とする請求項７３に記載のフォトリソグラフィ・マスク。
92. 【請求項９２】 上記階層的に記述された集積回路レイアウトに関するオペ
    レーションを実行するための上記方法ステップが、マシンにより読み出し可能な
    プログラム記憶装置に具体的に表現された命令のプログラムに応じてマシンによ
    って実行されることを特徴とする請求項７３に記載のフォトリソグラフィ・マス
    ク。