JPH08272075A - マクロセルライブラリ上での光学近接修正のためのシステム及び方法 - Google Patents

マクロセルライブラリ上での光学近接修正のためのシステム及び方法

Info

Publication number
JPH08272075A
JPH08272075A JP4887996A JP4887996A JPH08272075A JP H08272075 A JPH08272075 A JP H08272075A JP 4887996 A JP4887996 A JP 4887996A JP 4887996 A JP4887996 A JP 4887996A JP H08272075 A JPH08272075 A JP H08272075A
Authority
JP
Japan
Prior art keywords
cells
design
optical proximity
cell
proximity correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4887996A
Other languages
English (en)
Other versions
JP3073156B2 (ja
Inventor
Pasuk Nicholas
ニコラス・パスク
Eib Nicholas
ニコラス・エイブ
Don Jeffrey
ジェフリー・ドン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JPH08272075A publication Critical patent/JPH08272075A/ja
Application granted granted Critical
Publication of JP3073156B2 publication Critical patent/JP3073156B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Electron Beam Exposure (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 サブミクロンの集積回路設計を効率的かつ精
確に修正するためのシステム及び方法を提供すること 【解決手段】 集積回路(ＩＣ)の作成に使用されるセル
のライブラリについて光学近接修正を最初に行うことに
よりＩＣのマスク設計について光学近接修正を行うシス
テム及び方法。予めテストされたセルがマスク設計上に
インポートされる。全てのセルは、異なるセル中に完全
に集積化された要素間で近接効果が発生しないことを保
証するために最小距離だけ離して配置される。セル中に
完全に集積化されることのない要素(例えばライン)につ
いてのみ近接修正を行うことにより、光学近接修正技術
がマスク設計について実施される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子設計オートメ
ーション（ＥＤＡ）に関し、特に、サブミクロンのマス
ク設計の光学近接修正に関する。
【０００２】
【従来の技術】半導体デバイスを製造する際には、製造
用マスク又はレチクルが使用される。かかるマスクは、
ウェハ上に露出されるべき回路パターンを構成する光透
過部分と光遮断部分とを有している。マスク及びレチク
ルは、精確に規定された回路パターンを有していなけれ
ばならない。フォトリソグラフィは、集積回路（例えば
特定用途集積回路(ＡＳＩＣ)）の製造の際に半導体ウェ
ハのパターニングを行うために使用される処理である。
【０００３】フォトリソグラフィの性能は、(1)マスク
上のパターンの臨界寸法(ＣＤ)即ちパターン上の臨界形
状の大きさ(例えばライン幅)、及び(2)パターン位置決
め（ＰＲ)即ちマスク上でのパターン形状の互いに対す
る相対的な配置という２つのパラメータの測定及び制御
によって決定される。
【０００４】最近の製造技術は、臨界寸法が0.5μm未満
のマスクを有している。かかる小さな臨界寸法を有する
マスクを用いた回路製造技術は、露光の際に解像度上の
問題を生じるものとなる。これは、臨界寸法に近接した
幅を有する設計要素の近傍を通過する際の光の一次回折
及び二次回折により生成される誤差に起因するものであ
る。これらの回折による誤差は、パターン上の様々な臨
界形状の厚さを増大させることにより補償することがで
きる。例えば、パターン上のライン幅を増大させると、
回折による影響が低減されることになる。この解決策の
１つの問題として、多数のパターンが互いに近接して配
設されている場合に、回折の影響によって２つ又は３つ
以上のラインがウェハ上で交差する可能性がある、とい
うことがある。かかる交差は、ウェハの応答特性を変更
させることによりそのウェハを使用不能にし得るものと
なる。
【０００５】ウェハは、数千というセルから構成するこ
とが可能なものであり、この場合、それらの各セルは、
回折による影響を考慮しなければならない多数のライン
からなるものである。現時点での１つの解決策として、
ウェハ上のラインを収集したものを同時に修正すること
が挙げられる。この処理は、マスク設計全体が修正され
るまで繰り返される(全マスク修正)。この技術は、光学
近接修正(ＯＰＣ)と呼ばれるものである。
【０００６】全マスク設計修正を行う際にＯＰＣを使用
する場合の問題点は、集積回路設計、例えばＡＳＩＣ設
計を光学的に修正するために時間及び計算力の点で実質
的に制約が生じることにある。
【０００７】
【発明が解決しようとする課題】したがって、サブミク
ロンの集積回路設計を効率的かつ精確に修正するための
システム及び方法が必要とされている。
【０００８】
【課題を解決するための手段】本発明は、集積回路(Ｉ
Ｃ)の作成に使用されるセルのライブラリについて光学
近接修正を最初に行うことによりＩＣのマスク設計につ
いて光学近接修正を行うシステム及び方法である。予め
テストされたセルがマスク設計上にインポートされる。
全てのセルは、異なるセル中に完全に集積化された要素
間で近接効果が発生しないことを保証するために最小限
の距離だけ離して配置される。セル中に完全に集積化さ
れることのない要素(例えばライン)についてのみ近接修
正を行うことにより、マスク設計について光学近接修正
技術が実施される。
【０００９】
【発明の実施の形態】ここで、本発明の好適実施例を図
面を参照して説明する。尚、同図面における類似した符
号は同一の要素又は機能的に類似した要素を示してい
る。また同図面では、各符号の左端の数字は、その符号
が最初に使用された図面に対応するものである。
【００１０】本発明は、集積回路(ＩＣ)の作成に使用さ
れるセルのライブラリについて光学近接修正を最初に行
うことによりＩＣのマスク設計について光学近接修正
(ＯＰＣ)を行うシステム及び方法に関するものである。
予めテストされたセルがマスク設計上に配置される。全
てのセルは、異なるセル中に完全に集積化された要素間
で近接効果が発生しないことを保証するために最小限の
距離だけ離して配置される。ＯＰＣは、ライン幅の変動
を修正するための技術である。ライン幅の変動は、上述
のように回折の影響によるものである。
【００１１】図１は、本発明が動作する環境を示すもの
である。本発明の好適実施例は、例えば、「Sun Micros
ystems, Inc.(Mountain View, California)」により市
販されている「SPARC Station 10」等のエンジニアリン
グワークステーション102上で動作する。SPARC Station
10は、SPARCマイクロプロセッサ104を備えており、こ
のSPARCマイクロプロセッサ104は、不揮発性記憶装置、
例えば従来のハードディスク記憶装置106に接続されて
いる。SPARCマイクロプロセッサ104及びハードディスク
記憶装置106は、揮発性記憶装置、例えばランダムアク
セスメモリ(ＲＡＭ)110に接続されている。ユーザイン
ターフェイス、例えばモニタ112は、ワークステーショ
ン102に接続されている。ＲＡＭ110は、オペレーティン
グシステム(Ｏ/Ｓ)114(例えばＵＮＩＸ)、従来の入出力
(Ｉ/Ｏ)モジュール116、ハードウェア記述言語(ＨＤＬ)
モジュール118、及び光学近接修正(ＯＰＣ)モジュール1
20を有している。ＨＤＬモジュール118内に設けられた
ＨＤＬは、例えば「Cadence Design Systems Inc.(San
Jose, California)」により市販されている「Verilo
g」、即ち、超高速集積回路ハードウェア記述言語(VHD
L)とすることができる。ＯＰＣモジュール120は、SPARC
マイクロプロセッサ104によるその実行時にSPARCマイク
ロプロセッサに上述の１つ又は２つ以上の目標セルにつ
いてＯＰＣを実行させる物理データ命令を備えている。
【００１２】ハードディスク記憶装置106は、マクロセ
ルライブラリ122を備えている。このマクロセルライブ
ラリ122は、マクロセルの収集体を表す物理データベー
スである。代替的な実施例では、その物理データベース
は、設計要素（例えば標準セル）のあらゆる組み合わせ
を表すことができる。ＩＣを設計する場合、設計者は、
特定のＩＣに必要なロジックの全てを直接設計すること
により、マスク設計を作成することができる。しかし、
これは非効率的な回路設計方法である。一層効率的な方
法として、１グループのロジック「構築ブロック」即ち
セルを設計し、そのセルをセルライブラリに格納する、
というステップを含むものがある。設計者は、複数のセ
ルの特定の組み合わせ（例えばそれらのセルが特定の機
能を実施するものである場合）を頻繁に使用することが
できる。複数のセルを組み合わせたものがマクロセルで
ある。マクロセルの収集体は、その生成及びマクロセル
ライブラリへの格納が可能なものである。
【００１３】上述のように、ＯＰＣは潜在的な光回折に
よる影響に対してマスク設計の修正を行う技術である。
従来のシステムでは、マスク設計が完全に作成され、次
いでＯＰＣ技術を用いてその修正が行われていた。ＯＰ
Ｃ技術のいくつかの例が、Otto等の「Automated Optica
l Proximity Correction-A Rules-based Approach」(SP
IE Optical/Laser Microlithography VII, March 199
4)、及びHelmsen等の「3D Lithography Cases for Expl
oring Technology Solutions and BenchmarkingSimulat
ors」(SPIE Optical/Laser Microlithography VI, pp.3
82-294, March 1994)に記載されている。尚、本引用を
もってそれら文献の開示内容を本明細書中に包含させた
ものとし、その詳細な説明は省略する。中間的な大きさ
のＡＳＩＣ設計、即ち約８mm2の大きさのマスク内に収
容されるＡＳＩＣ設計は、従来のＯＰＣ技術を用いて完
全に修正されるまで、現在のところ約12時間を要する。
ＡＳＩＣの設計者は、毎年、何万というＡＳＩＣ設計に
ついて完全なマスク設計のＯＰＣを行う必要がある。従
って、設計者のＡＳＩＣ設計の全てについてＯＰＣを行
うために、莫大な時間上及び計算上の責務を果たさなけ
ればならない。
【００１４】図２は、マスク設計208上に配置された２
つのセル202、204を示すものである。各セル202,204
は、例えばライン206といった形状からなる所定のパタ
ーンを有している。
【００１５】図３は、本発明の好適実施例の方法を示す
フローチャートである。本発明は、ＯＰＣの実行に係る
時間及びコストを大幅に削減するものである。完全なマ
スク設計についてＯＰＣを実行する代わりに、最初に、
即ちＡＳＩＣ設計内に集積化される前に、マクロセルラ
イブラリ122内に記憶されているマクロセル（又はセ
ル）の光学近接修正302が行われる。中間的な大きさの
マクロセルライブラリ122における全てのマクロセル
は、約20時間で光学近接修正が可能なものである。
【００１６】図４は、マクロセルライブラリ122内のセ
ルについてＯＰＣを行う（ステップ302）ための方法を
示すフローチャートである。プロセッサ104はマクロセ
ルライブラリ122からマクロセルを選択する(ステップ40
2)。プロセッサ104は、ＯＰＣモジュール120中のコマン
ドに応じて既知のＯＰＣ技術を使用して前記の選択され
たマクロセルについて光学近接修正を実行する(ステッ
プ404)。プロセッサ104は、全てのセルの光学近接修正
が完了したことを判定する(ステップ406)までステップ4
02〜404を繰り返す。
【００１７】マクロセルの光学近接修正(ステップ302)
が終了すれば、ＡＳＩＣ設計について大きなＯＰＣの実
行を必要とすることなく、そのマクロセルを用いてＡＳ
ＩＣ設計を作成することができる(ステップ304)。光学
近接修正を行う必要のあるＡＳＩＣ設計の少なくとも２
つの領域が存在する。これらの領域は、マクロセルの界
面及びマクロセルの境界である。
【００１８】ＡＳＩＣ設計におけるマクロセル間の接続
部又は界面は、光学近接修正が行われなければならな
い。図２は、２つのマクロセル202,204間の界面210の一
例を示している。その界面210は、マクロセル202,204の
何れにも完全に集積化されていないので、マクロセルラ
イブラリ122中のマクロセルの光学近接修正が行われる
(ステップ302)際にその光学近接修正を行うことはでき
ない。従って、界面210は、プロセッサ104によってＡＳ
ＩＣ設計の全てのマクロセルが配置された後にのみその
光学近接修正(ステップ306)を行うことができる。
【００１９】上述のように、マクロセルライブラリ122
中の各マクロセルは、それぞれ別個に光学近接修正が行
われる。従って、２つ又は３つ以上のマクロセルが互い
に近接して配置される場合には、光学近接効果は、それ
らの隣接するマクロセルの境界で発生し得る。例えば、
図２を参照すると、光学近接効果は、マクロセル202の
要素206とマクロセル204の要素210との間で生じる可能
性がある。その結果、全てのマクロセルの境界の光学近
接修正を行わなければならないことが分かった。しかし
ながら、本発明は、図２に示すように、マクロセル202,
204が最小距離δだけ離間することを保証することによ
り、マクロセルの境界の光学近接修正を不要にするもの
である。最小距離δは、光学近接修正による影響が生じ
ないことを保証するのに十分な幅を有していなければな
らない。最小距離δを約0.35μmにすれば、２つの隣接
するマクロセルの要素間で光学近接修正による影響が生
じることが確実になくなる。
【００２０】プロセッサ104がＯＰＣ306を用いてＡＳＩ
Ｃ設計の修正を行った後には、ステップ304〜306を繰り
返すことにより別のＡＳＩＣを設計することができる
(ステップ308)。その新たなＡＳＩＣ設計には、以前に
光学近接修正が行われたマクロセルライブラリ112を使
用することができる。
【００２１】本発明は、集積回路について光学近接修正
を行うための時間的な責務を大幅に削減するものであ
る。本発明は、最初にマクロセルライブラリについて光
学近接修正を行う。一旦修正されれば、そのマクロセル
ライブラリは、マクロセル内に含まれている如何なる要
素も修正することなく再使用することができる。
【図面の簡単な説明】
【図１】本発明が動作する環境を示すブロック図であ
る。
【図２】フォトリソグラフィマスク設計における２つの
セルを示す説明図である。
【図３】本発明の好適実施例の方法を示すフローチャー
トである。
【図４】マクロセルライブラリのセルについてＯＰＣを
行う方法を示す詳細なフローチャートである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ニコラス・エイブ アメリカ合衆国カリフォルニア州95120サ ン・ノゼ，アルモンドウッド・ウエイ・ 781 (72)発明者 ジェフリー・ドン アメリカ合衆国カリフォルニア州95035ミ ルピタス，ミードウランド・ドライヴ・ 179

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】セルライブラリからの複数のセルを有する
    サブミクロンの集積回路マスクを設計するためのコンピ
    ュータベースの方法であって、 前記セルライブラリから１つのセルを選択するステップ
    と、 前記セル内における近接効果に関して修正を行うように
    前記セルの内部要素を調整するステップと、 前記セルライブラリ中の各セルについて前記選択ステッ
    プ及び前記調整ステップを繰り返すステップと、 前記の修正されたセルを用いてサブミクロンの集積回路
    マスクを設計するステップとを備えることを特徴とす
    る、サブミクロンの集積回路マスクを設計するためのコ
    ンピュータベースの方法。
  2. 【請求項２】マスク設計における近接効果について修正
    を行うように１つ又は２つ以上の外部マスク設計要素を
    調整するステップを更に備え、前記外部マスク設計要素
    が前記セルの何れにも完全に収まっていないものであ
    る、請求項１記載の方法。
  3. 【請求項３】前記設計ステップが、隣接するセル間で近
    接効果が生じないことを確実にするために各セルを最小
    距離だけ分離させるステップを更に備えている、請求項
    ２記載の方法。
  4. 【請求項４】前記のセルの内部要素を調整するステップ
    が、光学近接修正技術を用いて前記内部要素を調整する
    ステップからなる、請求項３記載の方法。
  5. 【請求項５】複数のサブミクロンの集積回路マスクにつ
    いて前記設計ステップを繰り返すステップを更に備えて
    いる、請求項４記載の方法。
  6. 【請求項６】コンピュータベースのシステムであって、 記憶装置と、 前記記憶装置内に設けられ、内部要素を有する複数のセ
    ルからなる、セルライブラリと、 前記記憶装置内に設けられ、前記内部要素の修正を行
    う、第１の修正装置と、 前記セルライブラリに接続され、サブミクロンの集積回
    路マスクを設計する、設計装置とを備えることを特徴と
    する、コンピュータベースのシステム。
  7. 【請求項７】前記第１の修正装置が光学近接修正装置で
    ある、請求項６記載のシステム。
  8. 【請求項８】前記設計装置が、セル間で近接効果が生じ
    ないことを確実にするように前記マスク設計における全
    てのセルを最小距離だけ分離させることを確実にする分
    離装置からなる、請求項７記載のシステム。
  9. 【請求項９】前記記憶装置内に配設され、前記マスク設
    計を修正する、第２の修正装置を更に備えている、請求
    項８記載のシステム。
  10. 【請求項１０】前記第２の修正装置が光学近接修正装置
    である、請求項９記載のシステム。
  11. 【請求項１１】前記第１の修正装置が前記第２の修正装
    置からなる、請求項１０記載のシステム。
JP4887996A 1995-03-06 1996-03-06 マクロセルライブラリ上での光学近接修正のためのシステム及び方法 Expired - Lifetime JP3073156B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/401,099 US5682323A (en) 1995-03-06 1995-03-06 System and method for performing optical proximity correction on macrocell libraries
US401099 1995-03-06

Publications (2)

Publication Number Publication Date
JPH08272075A true JPH08272075A (ja) 1996-10-18
JP3073156B2 JP3073156B2 (ja) 2000-08-07

Family

ID=23586295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4887996A Expired - Lifetime JP3073156B2 (ja) 1995-03-06 1996-03-06 マクロセルライブラリ上での光学近接修正のためのシステム及び方法

Country Status (2)

Country Link
US (2) US5682323A (ja)
JP (1) JP3073156B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1023639A1 (en) * 1997-09-17 2000-08-02 Numerical Technologies Inc. Method and apparatus for data hierarchy maintenance in a system for mask description
EP1023640A1 (en) * 1997-09-17 2000-08-02 Numerical Technologies Inc. Data hierarchy layout correction and verification method and apparatus
US7279727B2 (en) 2004-07-22 2007-10-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP2008020751A (ja) * 2006-07-13 2008-01-31 National Institute Of Advanced Industrial & Technology マスクパターン設計方法およびそれを用いた半導体装置の製造方法
US7594216B2 (en) 2003-09-04 2009-09-22 Kabushiki Kaisha Toshiba Method and system for forming a mask pattern, method of manufacturing a semiconductor device, system forming a mask pattern on data, cell library and method of forming a photomask
JP2010500692A (ja) * 2006-08-13 2010-01-07 メンター・グラフィクス・コーポレーション 階層的プロセッサ構成によるマルチプロセッサアーキテクチャ
US8112724B2 (en) 2007-03-20 2012-02-07 Sony Corporation Method of designing semiconductor integrated circuit, apparatus for designing semiconductor integrated circuit, recording medium, and mask manufacturing method
JP2014059362A (ja) * 2012-09-14 2014-04-03 Canon Inc マスクデータの作成方法、プログラム、情報処理装置及びマスク製造方法
JP2015034973A (ja) * 2013-07-10 2015-02-19 キヤノン株式会社 パターンの作成方法、プログラムおよび情報処理装置

Families Citing this family (177)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682323A (en) * 1995-03-06 1997-10-28 Lsi Logic Corporation System and method for performing optical proximity correction on macrocell libraries
JP3934719B2 (ja) * 1995-12-22 2007-06-20 株式会社東芝 光近接効果補正方法
US6269472B1 (en) 1996-02-27 2001-07-31 Lsi Logic Corporation Optical proximity correction method and apparatus
JP3311244B2 (ja) * 1996-07-15 2002-08-05 株式会社東芝 基本セルライブラリ及びその形成方法
JP3406506B2 (ja) 1997-03-24 2003-05-12 シャープ株式会社 フォトマスクのパターン補正方法およびフォトマスクのパターン補正装置
US6078738A (en) * 1997-05-08 2000-06-20 Lsi Logic Corporation Comparing aerial image to SEM of photoresist or substrate pattern for masking process characterization
US6453452B1 (en) * 1997-12-12 2002-09-17 Numerical Technologies, Inc. Method and apparatus for data hierarchy maintenance in a system for mask description
US6230304B1 (en) 1997-12-24 2001-05-08 Magma Design Automation, Inc. Method of designing a constraint-driven integrated circuit layout
US6499003B2 (en) 1998-03-03 2002-12-24 Lsi Logic Corporation Method and apparatus for application of proximity correction with unitary segmentation
US6175953B1 (en) 1998-03-03 2001-01-16 Lsi Logic Corporation Method and apparatus for general systematic application of proximity correction
US6174630B1 (en) 1998-03-03 2001-01-16 Lsi Logic Corporation Method of proximity correction with relative segmentation
JP4132298B2 (ja) * 1998-10-27 2008-08-13 株式会社ルネサステクノロジ 重ね合わせ検査マークを備える半導体装置
JP3751762B2 (ja) 1998-12-08 2006-03-01 株式会社東芝 半導体装置の製造方法および原板
JP3278057B2 (ja) * 1998-12-14 2002-04-30 日本電気株式会社 半導体製造プロセスの光近接効果補正方法およびマスクデータ形成方法
US6263299B1 (en) 1999-01-19 2001-07-17 Lsi Logic Corporation Geometric aerial image simulation
US6691297B1 (en) * 1999-03-04 2004-02-10 Matsushita Electric Industrial Co., Ltd. Method for planning layout for LSI pattern, method for forming LSI pattern and method for generating mask data for LSI
US6430733B1 (en) 1999-04-22 2002-08-06 International Business Machines Corporation Contextual based groundrule compensation method of mask data set generation
US6301697B1 (en) * 1999-04-30 2001-10-09 Nicolas B. Cobb Streamlined IC mask layout optical and process correction through correction reuse
US6467076B1 (en) * 1999-04-30 2002-10-15 Nicolas Bailey Cobb Method and apparatus for submicron IC design
US6834262B1 (en) * 1999-07-02 2004-12-21 Cypress Semiconductor Corporation Scheme for improving the simulation accuracy of integrated circuit patterns by simulation of the mask
JP3341730B2 (ja) * 1999-08-20 2002-11-05 日本電気株式会社 パターンデータ密度検査装置
US6301698B1 (en) * 1999-09-01 2001-10-09 Taiwan Semiconductor Manufacturing Company Method for creating the sub-resolution phase shifting pattern for outrigger type phase shifting masks
US6183916B1 (en) 1999-09-13 2001-02-06 Taiwan Semiconductor Manufacturing Company Method for proximity effect compensation on alternative phase-shift masks with bias and optical proximity correction
US6194104B1 (en) 1999-10-12 2001-02-27 Taiwan Semiconductor Manufacturing Company Optical proximity correction (OPC) method for improving lithography process window
US6291113B1 (en) * 1999-10-21 2001-09-18 Advanced Micro Devices, Inc. Sidelobe suppressing phase shift mask and method
US6584609B1 (en) 2000-02-28 2003-06-24 Numerical Technologies, Inc. Method and apparatus for mixed-mode optical proximity correction
US6425113B1 (en) * 2000-06-13 2002-07-23 Leigh C. Anderson Integrated verification and manufacturability tool
JP3983990B2 (ja) * 2000-06-13 2007-09-26 株式会社東芝 回路パターンの設計方法と荷電粒子ビーム露光方法及び記録媒体
US7412676B2 (en) * 2000-06-13 2008-08-12 Nicolas B Cobb Integrated OPC verification tool
JP4077141B2 (ja) * 2000-06-30 2008-04-16 株式会社東芝 デザインルール作成方法、デザインルール作成システム及び記録媒体
US6978436B2 (en) * 2000-07-05 2005-12-20 Synopsys, Inc. Design data format and hierarchy management for phase processing
US6430737B1 (en) * 2000-07-10 2002-08-06 Mentor Graphics Corp. Convergence technique for model-based optical and process correction
US6523162B1 (en) 2000-08-02 2003-02-18 Numerical Technologies, Inc. General purpose shape-based layout processing scheme for IC layout modifications
JP4748337B2 (ja) * 2000-09-26 2011-08-17 大日本印刷株式会社 半導体回路のテスト用設計回路パタン
US6792590B1 (en) * 2000-09-29 2004-09-14 Numerical Technologies, Inc. Dissection of edges with projection points in a fabrication layout for correcting proximity effects
US6539521B1 (en) 2000-09-29 2003-03-25 Numerical Technologies, Inc. Dissection of corners in a fabrication layout for correcting proximity effects
US6625801B1 (en) 2000-09-29 2003-09-23 Numerical Technologies, Inc. Dissection of printed edges from a fabrication layout for correcting proximity effects
US6453457B1 (en) * 2000-09-29 2002-09-17 Numerical Technologies, Inc. Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout
US6665856B1 (en) * 2000-12-01 2003-12-16 Numerical Technologies, Inc. Displacing edge segments on a fabrication layout based on proximity effects model amplitudes for correcting proximity effects
US6653026B2 (en) 2000-12-20 2003-11-25 Numerical Technologies, Inc. Structure and method of correcting proximity effects in a tri-tone attenuated phase-shifting mask
US6602728B1 (en) 2001-01-05 2003-08-05 International Business Machines Corporation Method for generating a proximity model based on proximity rules
US7076750B1 (en) * 2001-02-06 2006-07-11 Advanced Micro Devices, Inc. Method and apparatus for generating trenches for vias
US6901574B2 (en) * 2001-02-09 2005-05-31 Lacour Patrick J. Data management method for mask writing
US7392168B2 (en) * 2001-03-13 2008-06-24 Yuri Granik Method of compensating for etch effects in photolithographic processing
US6505327B2 (en) 2001-04-13 2003-01-07 Numerical Technologies, Inc. Generating an instance-based representation of a design hierarchy
US6703167B2 (en) 2001-04-18 2004-03-09 Lacour Patrick Joseph Prioritizing the application of resolution enhancement techniques
US6789237B1 (en) * 2001-05-11 2004-09-07 Northwestern University Efficient model order reduction via multi-point moment matching
US6721938B2 (en) * 2001-06-08 2004-04-13 Numerical Technologies, Inc. Optical proximity correction for phase shifting photolithographic masks
US6574784B1 (en) * 2001-06-14 2003-06-03 George P. Lippincott Short edge management in rule based OPC
US6601231B2 (en) * 2001-07-10 2003-07-29 Lacour Patrick Joseph Space classification for resolution enhancement techniques
US6560766B2 (en) 2001-07-26 2003-05-06 Numerical Technologies, Inc. Method and apparatus for analyzing a layout using an instance-based representation
US6721928B2 (en) 2001-07-26 2004-04-13 Numerical Technologies, Inc. Verification utilizing instance-based hierarchy management
US6701511B1 (en) * 2001-08-13 2004-03-02 Lsi Logic Corporation Optical and etch proximity correction
US6684382B2 (en) 2001-08-31 2004-01-27 Numerical Technologies, Inc. Microloading effect correction
US6735752B2 (en) 2001-09-10 2004-05-11 Numerical Technologies, Inc. Modifying a hierarchical representation of a circuit to process features created by interactions between cells
US6738958B2 (en) 2001-09-10 2004-05-18 Numerical Technologies, Inc. Modifying a hierarchical representation of a circuit to process composite gates
KR100506106B1 (ko) * 2001-09-29 2005-08-05 가부시끼가이샤 도시바 마스크 패턴 작성 방법 및 반도체 장치의 제조 방법
US6567960B2 (en) * 2001-10-09 2003-05-20 Hewlett-Packard Development L.P. System for improving circuit simulations by utilizing a simplified circuit model based on effective capacitance and inductance values
US6670082B2 (en) * 2001-10-09 2003-12-30 Numerical Technologies, Inc. System and method for correcting 3D effects in an alternating phase-shifting mask
US6880135B2 (en) * 2001-11-07 2005-04-12 Synopsys, Inc. Method of incorporating lens aberration information into various process flows
US6673638B1 (en) * 2001-11-14 2004-01-06 Kla-Tencor Corporation Method and apparatus for the production of process sensitive lithographic features
US6763514B2 (en) * 2001-12-12 2004-07-13 Numerical Technologies, Inc. Method and apparatus for controlling rippling during optical proximity correction
US6753115B2 (en) 2001-12-20 2004-06-22 Numerical Technologies, Inc. Facilitating minimum spacing and/or width control optical proximity correction
US7159197B2 (en) * 2001-12-31 2007-01-02 Synopsys, Inc. Shape-based geometry engine to perform smoothing and other layout beautification operations
US7293249B2 (en) * 2002-01-31 2007-11-06 Juan Andres Torres Robles Contrast based resolution enhancement for photolithographic processing
US7013439B2 (en) * 2002-01-31 2006-03-14 Juan Andres Torres Robles Contrast based resolution enhancing technology
US7386433B2 (en) * 2002-03-15 2008-06-10 Synopsys, Inc. Using a suggested solution to speed up a process for simulating and correcting an integrated circuit layout
US20030185062A1 (en) * 2002-03-28 2003-10-02 Micron Technology, Inc. Proximity lookup for large arrays
US6745372B2 (en) * 2002-04-05 2004-06-01 Numerical Technologies, Inc. Method and apparatus for facilitating process-compliant layout optimization
JP2003322945A (ja) * 2002-05-01 2003-11-14 Mitsubishi Electric Corp レイアウトパターンデータの補正装置
US6931613B2 (en) * 2002-06-24 2005-08-16 Thomas H. Kauth Hierarchical feature extraction for electrical interaction calculations
US6687895B2 (en) 2002-07-03 2004-02-03 Numerical Technologies Inc. Method and apparatus for reducing optical proximity correction output file size
US6973633B2 (en) * 2002-07-24 2005-12-06 George Lippincott Caching of lithography and etch simulation results
JP4102728B2 (ja) * 2002-07-26 2008-06-18 エーエスエムエル マスクツールズ ビー．ブイ． 自動光近接補正（ｏｐｃ）ルール作成
US7000208B2 (en) * 2002-07-29 2006-02-14 Synopsys,Inc. Repetition recognition using segments
US6842889B2 (en) * 2002-08-06 2005-01-11 Micron Technology, Inc. Methods of forming patterned reticles
US6934928B2 (en) * 2002-08-27 2005-08-23 Micron Technology, Inc. Method and apparatus for designing a pattern on a semiconductor surface
US6898779B2 (en) 2002-08-28 2005-05-24 Micron Technology, Inc. Pattern generation on a semiconductor surface
US6792592B2 (en) 2002-08-30 2004-09-14 Numerical Technologies, Inc. Considering mask writer properties during the optical proximity correction process
US6807663B2 (en) * 2002-09-23 2004-10-19 Numerical Technologies, Inc. Accelerated layout processing using OPC pre-processing
US6928635B2 (en) 2002-09-25 2005-08-09 Numerical Technologies, Inc. Selectively applying resolution enhancement techniques to improve performance and manufacturing cost of integrated circuits
US7172838B2 (en) * 2002-09-27 2007-02-06 Wilhelm Maurer Chromeless phase mask layout generation
US6794096B2 (en) * 2002-10-09 2004-09-21 Numerical Technologies, Inc. Phase shifting mask topography effect correction based on near-field image properties
US6857109B2 (en) * 2002-10-18 2005-02-15 George P. Lippincott Short edge smoothing for enhanced scatter bar placement
US6928634B2 (en) * 2003-01-02 2005-08-09 Yuri Granik Matrix optical process correction
US7594199B2 (en) * 2003-01-14 2009-09-22 Asml Masktools B.V. Method of optical proximity correction design for contact hole mask
CN100468196C (zh) * 2003-01-14 2009-03-11 Asml蒙片工具有限公司 为用于深的亚波长光刻的掩模原版图案提供光学逼近特征的方法和装置
KR101115477B1 (ko) * 2003-06-30 2012-03-06 에이에스엠엘 마스크툴즈 비.브이. 이미지 필드 맵을 이용하여 어시스트 피처를 생성하는방법, 프로그램물 및 장치
US20050003617A1 (en) * 2003-07-01 2005-01-06 Macronix International Co., Ltd. Template padding method for padding edges of holes on semiconductor masks
DE602004011860T2 (de) * 2003-09-05 2009-02-12 Asml Masktools B.V. Methode und Vorrichtung für modellgestützte Plazierung phasenbalancierter Hilfsstrukturen für optische Lithographie mit Auflösungsgrenzen unterhalb der Belichtungswellenlänge
US7231629B2 (en) * 2003-10-31 2007-06-12 Asml Masktools B.V. Feature optimization using enhanced interference mapping lithography
US7073162B2 (en) * 2003-10-31 2006-07-04 Mentor Graphics Corporation Site control for OPC
US7069534B2 (en) * 2003-12-17 2006-06-27 Sahouria Emile Y Mask creation with hierarchy management using cover cells
US7536660B2 (en) * 2004-02-24 2009-05-19 Konstantinos Adam OPC simulation model using SOCS decomposition of edge fragments
US7539954B2 (en) * 2004-02-24 2009-05-26 Konstantinos Adam OPC simulation model using SOCS decomposition of edge fragments
US7861207B2 (en) 2004-02-25 2010-12-28 Mentor Graphics Corporation Fragmentation point and simulation site adjustment for resolution enhancement techniques
US7234130B2 (en) 2004-02-25 2007-06-19 James Word Long range corrections in integrated circuit layout designs
US7353492B2 (en) * 2004-02-26 2008-04-01 International Business Machines Corporation Method of IC fabrication, IC mask fabrication and program product therefor
US20050202326A1 (en) * 2004-03-09 2005-09-15 International Business Machines Corporation Optimized placement of sub-resolution assist features within two-dimensional environments
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
US7240305B2 (en) * 2004-06-02 2007-07-03 Lippincott George P OPC conflict identification and edge priority system
US7354682B1 (en) * 2004-07-09 2008-04-08 Advanced Micro Devices, Inc. Chromeless mask for contact holes
US7620930B2 (en) 2004-08-24 2009-11-17 Asml Masktools B.V. Method, program product and apparatus for model based scattering bar placement for enhanced depth of focus in quarter-wavelength lithography
US7263683B1 (en) 2004-09-07 2007-08-28 Advanced Micro Devices, Inc. Simplified optical proximity correction based on 1-dimension versus 2-dimension pattern shape classification
US7340713B2 (en) * 2004-09-29 2008-03-04 Synopsys, Inc. Method and apparatus for determining a proximity correction using a visible area model
US7509621B2 (en) * 2005-01-03 2009-03-24 Synopsys, Inc. Method and apparatus for placing assist features by identifying locations of constructive and destructive interference
US7917883B2 (en) * 2005-01-24 2011-03-29 Altera Corporation Method for incorporating pattern dependent effects in circuit simulations
US7459248B2 (en) * 2005-02-24 2008-12-02 James Word Performing OPC on structures with virtual edges
US7493587B2 (en) * 2005-03-02 2009-02-17 James Word Chromeless phase shifting mask for integrated circuits using interior region
US8037429B2 (en) * 2005-03-02 2011-10-11 Mentor Graphics Corporation Model-based SRAF insertion
JP2006318978A (ja) * 2005-05-10 2006-11-24 Toshiba Corp パターン設計方法
US7343581B2 (en) * 2005-06-27 2008-03-11 Tela Innovations, Inc. Methods for creating primitive constructed standard cells
WO2007038972A1 (en) * 2005-09-20 2007-04-12 Freescale Semiconductor, Inc. Method of making an integrated circuit
US7434199B2 (en) * 2005-09-27 2008-10-07 Nicolas Bailey Cobb Dense OPC
JP2007093861A (ja) * 2005-09-28 2007-04-12 Renesas Technology Corp マスクパターン設計方法および半導体装置の製造方法
US7934184B2 (en) * 2005-11-14 2011-04-26 Takumi Technology Corporation Integrated circuit design using modified cells
US7546574B2 (en) 2005-12-02 2009-06-09 Gauda, Inc. Optical proximity correction on hardware or software platforms with graphical processing units
TWI322953B (en) * 2005-12-02 2010-04-01 Gauda Inc Optical proximity correction on hardware or software platforms with graphical processing units
US20070143234A1 (en) * 2005-12-16 2007-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for intelligent model-based optical proximity correction (OPC)
US7712068B2 (en) * 2006-02-17 2010-05-04 Zhuoxiang Ren Computation of electrical properties of an IC layout
US7506285B2 (en) 2006-02-17 2009-03-17 Mohamed Al-Imam Multi-dimensional analysis for predicting RET model accuracy
US7590968B1 (en) 2006-03-01 2009-09-15 Tela Innovations, Inc. Methods for risk-informed chip layout generation
US7917879B2 (en) * 2007-08-02 2011-03-29 Tela Innovations, Inc. Semiconductor device with dynamic array section
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US8247846B2 (en) 2006-03-09 2012-08-21 Tela Innovations, Inc. Oversized contacts and vias in semiconductor chip defined by linearly constrained topology
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US8225261B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining contact grid in dynamic array architecture
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US7943967B2 (en) 2006-03-09 2011-05-17 Tela Innovations, Inc. Semiconductor device and associated layouts including diffusion contact placement restriction based on relation to linear conductive segments
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US7932545B2 (en) * 2006-03-09 2011-04-26 Tela Innovations, Inc. Semiconductor device and associated layouts including gate electrode level region having arrangement of six linear conductive segments with side-to-side spacing less than 360 nanometers
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US8225239B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining and utilizing sub-resolution features in linear topology
US8245180B2 (en) 2006-03-09 2012-08-14 Tela Innovations, Inc. Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same
KR100742968B1 (ko) * 2006-07-21 2007-07-25 동부일렉트로닉스 주식회사 마스크 제작 방법 및 마스크 바이어스 최적화 방법
US20080028359A1 (en) * 2006-07-31 2008-01-31 Stefan Blawid Termination structure, a mask for manufacturing a termination structure, a lithographic process and a semiconductor device with a termination structure
US7577049B1 (en) 2006-08-08 2009-08-18 Tela Innovations, Inc. Speculative sense enable tuning apparatus and associated methods
US20080140989A1 (en) * 2006-08-13 2008-06-12 Dragos Dudau Multiprocessor Architecture With Hierarchical Processor Organization
US7650587B2 (en) * 2006-11-30 2010-01-19 International Business Machines Corporation Local coloring for hierarchical OPC
US7966585B2 (en) * 2006-12-13 2011-06-21 Mentor Graphics Corporation Selective shielding for multiple exposure masks
US7827516B1 (en) * 2007-01-03 2010-11-02 Pdf Solutions, Inc. Method and system for grouping logic in an integrated circuit design to minimize number of transistors and number of unique geometry patterns
US7784013B2 (en) * 2007-01-03 2010-08-24 PDF Acquisition Corp Method for the definition of a library of application-domain-specific logic cells
US20080168419A1 (en) * 2007-01-04 2008-07-10 International Business Machines Corporation Optical proximity correction improvement by fracturing after pre-optical proximity correction
US7802226B2 (en) * 2007-01-08 2010-09-21 Mentor Graphics Corporation Data preparation for multiple mask printing
US7765515B2 (en) * 2007-02-03 2010-07-27 Anchor Semiconductor, Inc. Pattern match based optical proximity correction and verification of integrated circuit layout
US7799487B2 (en) * 2007-02-09 2010-09-21 Ayman Yehia Hamouda Dual metric OPC
US7979829B2 (en) * 2007-02-20 2011-07-12 Tela Innovations, Inc. Integrated circuit cell library with cell-level process compensation technique (PCT) application and associated methods
US8286107B2 (en) * 2007-02-20 2012-10-09 Tela Innovations, Inc. Methods and systems for process compensation technique acceleration
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
JP4333799B2 (ja) * 2007-03-20 2009-09-16 ソニー株式会社 半導体集積回路の設計方法、半導体集積回路の設計装置、記録媒体、およびマスク製造方法
US8713483B2 (en) 2007-06-05 2014-04-29 Mentor Graphics Corporation IC layout parsing for multiple masks
US7975244B2 (en) * 2008-01-24 2011-07-05 International Business Machines Corporation Methodology and system for determining numerical errors in pixel-based imaging simulation in designing lithographic masks
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
JP5106220B2 (ja) * 2008-04-10 2012-12-26 キヤノン株式会社 原版データ生成プログラム、原版データ生成方法、照明条件決定プログラム、照明条件決定方法およびデバイス製造方法
SG192532A1 (en) 2008-07-16 2013-08-30 Tela Innovations Inc Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
US8046726B2 (en) * 2008-09-16 2011-10-25 Lsi Corporation Waiver mechanism for physical verification of system designs
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
US8619236B2 (en) 2010-11-24 2013-12-31 International Business Machines Corporation Determining lithographic set point using optical proximity correction verification simulation
US8577489B2 (en) * 2011-01-26 2013-11-05 International Business Machines Corporation Diagnosing in-line critical dimension control adjustments using optical proximity correction verification
US8539392B2 (en) 2011-02-24 2013-09-17 National Taiwan University Method for compensating proximity effects of particle beam lithography processes
US8887106B2 (en) 2011-12-28 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating a bias-adjusted layout design of a conductive feature and method of generating a simulation model of a predefined fabrication process
JP6108693B2 (ja) 2012-06-08 2017-04-05 キヤノン株式会社 パターン作成方法
US9329229B2 (en) 2012-11-15 2016-05-03 Freescale Semiconductors, Inc. Integrated circuit with degradation monitoring
US9229051B2 (en) 2012-11-15 2016-01-05 Freescale Semiconductor, Inc. Integrated circuit with degradation monitoring
US8938697B1 (en) 2013-08-27 2015-01-20 United Microelectronics Corp. Method of performing optical proximity correction for preparing mask projected onto wafer by photolithography
US9047658B2 (en) 2013-11-05 2015-06-02 United Microelectronics Corp. Method of optical proximity correction
US11475202B1 (en) 2021-05-18 2022-10-18 United Microelectronics Corp. Method of designing a semiconductor device

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4520269A (en) 1982-11-03 1985-05-28 International Business Machines Corporation Electron beam lithography proximity correction method
US4613940A (en) * 1982-11-09 1986-09-23 International Microelectronic Products Method and structure for use in designing and building electronic systems in integrated circuits
US4584653A (en) * 1983-03-22 1986-04-22 Fujitsu Limited Method for manufacturing a gate array integrated circuit device
US4580228A (en) * 1983-06-06 1986-04-01 The United States Of America As Represented By The Secretary Of The Army Automated design program for LSI and VLSI circuits
US4463205A (en) 1983-09-02 1984-07-31 Uop Inc. Alkylation process with improved linear alkylbenzene recovery
JPS60119407A (ja) 1983-11-30 1985-06-26 Nippon Kogaku Kk <Nikon> 比較検査装置
JPS6114734A (ja) * 1984-06-29 1986-01-22 Fujitsu Ltd 半導体集積回路装置及びその製造方法
JPS6124250A (ja) * 1984-07-13 1986-02-01 Nippon Gakki Seizo Kk 半導体集積回路装置
US4890239A (en) 1987-10-20 1989-12-26 Shipley Company, Inc. Lithographic process analysis and control system
JPH01158758A (ja) 1987-12-16 1989-06-21 Toshiba Corp 半導体集積回路
US5173864A (en) * 1988-08-20 1992-12-22 Kabushiki Kaisha Toshiba Standard cell and standard-cell-type integrated circuit
US5223733A (en) * 1988-10-31 1993-06-29 Hitachi, Ltd. Semiconductor integrated circuit apparatus and method for designing the same
US5182718A (en) * 1989-04-04 1993-01-26 Matsushita Electric Industrial Co., Ltd. Method and apparatus for writing a pattern on a semiconductor sample based on a resist pattern corrected for proximity effects resulting from direct exposure of the sample by a charged-particle beam or light
US5019997A (en) 1989-06-05 1991-05-28 General Electric Company Adaptive lithography accommodation of tolerances in chip positioning in high density interconnection structures
US5253182A (en) * 1990-02-20 1993-10-12 Hitachi, Ltd. Method of and apparatus for converting design pattern data to exposure data
JP2505910B2 (ja) * 1990-05-24 1996-06-12 株式会社東芝 半導体集積回路用セルライブラリ
JPH04159751A (ja) 1990-10-23 1992-06-02 Mitsubishi Electric Corp 半導体集積回路装置およびその配線方法
JP2573414B2 (ja) * 1990-11-21 1997-01-22 株式会社東芝 半導体集積回路製造方法
IL97021A0 (en) 1991-01-24 1992-03-29 Ibm Israel Partitioning method for e-beam lithography
IL97022A0 (en) 1991-01-24 1992-03-29 Ibm Israel Partitioning method for e-beam lithography
US5379233A (en) * 1991-07-19 1995-01-03 Lsi Logic Corporation Method and structure for improving patterning design for processing
US5251140A (en) * 1991-07-26 1993-10-05 International Business Machines Corporation E-beam control data compaction system and method
GB9121684D0 (en) 1991-10-12 1991-11-27 Volumatic Ltd Alarm system
US5242770A (en) 1992-01-16 1993-09-07 Microunity Systems Engineering, Inc. Mask for photolithography
US5294800A (en) * 1992-07-31 1994-03-15 International Business Machines Corporation E-beam control data compaction system and method
US5682323A (en) * 1995-03-06 1997-10-28 Lsi Logic Corporation System and method for performing optical proximity correction on macrocell libraries

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1023639A1 (en) * 1997-09-17 2000-08-02 Numerical Technologies Inc. Method and apparatus for data hierarchy maintenance in a system for mask description
EP1023640A1 (en) * 1997-09-17 2000-08-02 Numerical Technologies Inc. Data hierarchy layout correction and verification method and apparatus
EP1023639A4 (en) * 1997-09-17 2009-04-29 Synopsys Inc METHOD AND DEVICE FOR MAINTAINING A DATA HIERARCHY IN A MASK DESCRIPTION SYSTEM
EP1023640A4 (en) * 1997-09-17 2009-04-29 Synopsys Inc METHOD AND DEVICE FOR CONTROLLING AND CORRECTING THE HIERARCHICAL DATA OF A LAYOUTS
US7594216B2 (en) 2003-09-04 2009-09-22 Kabushiki Kaisha Toshiba Method and system for forming a mask pattern, method of manufacturing a semiconductor device, system forming a mask pattern on data, cell library and method of forming a photomask
US7279727B2 (en) 2004-07-22 2007-10-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7709900B2 (en) 2004-07-22 2010-05-04 Panasonic Corporation Semiconductor device
JP2008020751A (ja) * 2006-07-13 2008-01-31 National Institute Of Advanced Industrial & Technology マスクパターン設計方法およびそれを用いた半導体装置の製造方法
JP2010500692A (ja) * 2006-08-13 2010-01-07 メンター・グラフィクス・コーポレーション 階層的プロセッサ構成によるマルチプロセッサアーキテクチャ
US8112724B2 (en) 2007-03-20 2012-02-07 Sony Corporation Method of designing semiconductor integrated circuit, apparatus for designing semiconductor integrated circuit, recording medium, and mask manufacturing method
JP2014059362A (ja) * 2012-09-14 2014-04-03 Canon Inc マスクデータの作成方法、プログラム、情報処理装置及びマスク製造方法
JP2015034973A (ja) * 2013-07-10 2015-02-19 キヤノン株式会社 パターンの作成方法、プログラムおよび情報処理装置

Also Published As

Publication number Publication date
JP3073156B2 (ja) 2000-08-07
US6425117B1 (en) 2002-07-23
US5682323A (en) 1997-10-28

Similar Documents

Publication Publication Date Title
JP3073156B2 (ja) マクロセルライブラリ上での光学近接修正のためのシステム及び方法
US8102408B2 (en) Computer-implemented methods and systems for determining different process windows for a wafer printing process for different reticle designs
US6453452B1 (en) Method and apparatus for data hierarchy maintenance in a system for mask description
US6370679B1 (en) Data hierarchy layout correction and verification method and apparatus
CN1910516B (zh) 用于检测标线设计数据中的缺陷的计算机实现方法
EP1431820B1 (en) Method and system for classifying an integrated circuit for optical proximity correction
US7657864B2 (en) System and method for integrated circuit device design and manufacture using optical rule checking to screen resolution enhancement techniques
US6745372B2 (en) Method and apparatus for facilitating process-compliant layout optimization
KR20010024113A (ko) 마스크 묘사 시스템에서 데이터 계층 유지보수를 위한방법 및 장치
EP1023640B1 (en) Data hierarchy layout correction and verification method and apparatus
US20030023939A1 (en) Method and apparatus for analyzing a layout using an instance-based representation
US6782524B2 (en) Photomask and integrated circuit manufactured by automatically correcting design rule violations in a mask layout file
US7194725B1 (en) System and method for design rule creation and selection
WO1999014637A1 (en) Data hierarchy layout correction and verification method and apparatus
US20030139833A1 (en) Methods and apparatus for determining optimum exposure threshold for a given photolithographic model
US20080250374A1 (en) Method of Making an Integrated Circuit
US20050005256A1 (en) Photomask and integrated circuit manufactured by automatically correcting design rule violations in a mask layout file
US6898780B2 (en) Method and system for constructing a hierarchy-driven chip covering for optical proximity correction
JP2000066370A (ja) マスクパターン作成方法および装置
JP2000138159A (ja) マスクパターン作成方法および装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080602

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090602

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090602

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110602

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120602

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120602

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130602

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term