CN101713920A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101713920A
CN101713920A CN200910253351A CN200910253351A CN101713920A CN 101713920 A CN101713920 A CN 101713920A CN 200910253351 A CN200910253351 A CN 200910253351A CN 200910253351 A CN200910253351 A CN 200910253351A CN 101713920 A CN101713920 A CN 101713920A
Authority
CN
China
Prior art keywords
edge
described edge
semiconductor devices
devices according
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910253351A
Other languages
English (en)
Other versions
CN101713920B (zh
Inventor
小谷敏也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101713920A publication Critical patent/CN101713920A/zh
Application granted granted Critical
Publication of CN101713920B publication Critical patent/CN101713920B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441Optical proximity correction [OPC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30Electron or ion beam tubes for processing objects
    • H01J2237/317Processing objects on a microscale
    • H01J2237/3175Lithography
    • H01J2237/31769Proximity effect correction

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供一种半导体器件,其具有基于设计图形的物理图形,其中:设计图形包括对象图形和修正图形;对象图形包括:边缘的第一部分,在该第一部分和与之相对的图形之间具有第一距离;边缘的第二部分,在该第二部分和与之相对的图形之间具有第二距离,该第二距离与第一距离不同;边缘的第三部分,其具有边缘的第一区域和边缘的第二区域,在该第一区域和与之相对的图形之间具有所述第一距离,在该第二区域和与之相对的图形之间具有第二距离;修正图形被附加到边缘的第一部分、边缘的第二部分和边缘的第三部分中的至少一个上,以使得该边缘的第一部分、该边缘的第二部分和该边缘的第三部分在设计图形的维度上相互不同。

Description

半导体器件
本申请是申请号为200410050084.6、申请日为2004年7月2日、发明名称为“图形修正方法、系统和程序、掩模、半导体器件制造方法、设计图形”的申请的分案申请。
技术领域
本发明涉及图形修正方法、图形修正系统、掩模制造方法、半导体器件制造方法、图形修正程序、以及设计图形。
背景技术
近年来的半导体制造技术的进步非常引人注目,最小加工尺寸为0.18μm的半导体已批量生产。这样的微细化通过掩模处理技术、光刻处理技术、以及腐蚀处理技术等微细图形形成技术的飞跃性进步而实现。
在图形尺寸足够大的时代,通过制作与设计者描绘的图形相同形状的掩模图形,将该掩模图形用曝光装置复制在涂敷于晶片上的抗蚀剂上,就可以形成设计那样的图形。
但是,因图形尺寸的微细化,曝光光的衍射对晶片上的图形尺寸产生的影响增大,用于高精度地形成微细图形的掩模和晶片的加工技术变得困难,从而即使使用与设计图形相同的掩模,也难以在晶片上形成设计那样的图形。
为了提高设计图形的忠实性,使用制作用于在晶片上形成相同于设计图形的图形的掩模图形的被称为光邻近效应修正(Optical ProximityCorrection:OPC)、处理邻近效应修正(Process Proximity Correction:PPC)的技术。
在OPC、PPC技术(以下,包括OPC用PPC表示)中,大致有两种方法。第一种方法,根据图形的宽度、或图形之间的最邻近图形间距离等,将构成设计图形的边缘移动量作为规则来规定,根据该规则,使边缘移动。第二种方法,使用可高精度地预测曝光光的衍射光强度分布的光刻模拟装置,最合适地逼近边缘移动量,以使在晶片上能够形成与设计图形相同的图形。进而,还提出了通过组合这两种方法,实现精度更高的修正的修正方法。
而且,近年来,不仅提出用于修正掩模图形的方法,而且提出对设计者描绘的设计图形也根据某一规则进行修正的技术(以下,成为靶MDP处理)。其目的是,预测在晶片上难以形成特定的图形种时,通过修正该图形种,使其容易形成在晶片上。
在该方法中,由于设计图形自身与设计者描绘的原来的图形不同,需要预先与设计者商议图形的变形方法以后进行。可是,由于近年来特别难以确保光刻处理中的处理裕度(容限),所以需要更复杂地使设计图形变形的技术。
再有,在专利文献1公开的掩模图形修正方法中,在设计规则上是可制造的,但对于在曝光工序中的曝光量、焦距变动产生的图形尺寸的变动量大的图形,需要进行处理。
专利文献1
特开2002-131882号公报
图14是表示以往例的靶MDP处理的图。在现有的靶MDP处理的修正规则中,首先如图14所示,根据图形间的间隔宽度来规定修正值。这里,将相邻的图形间的距离S分类为S1、S2、S3,并设S1<S2<S3。这种情况下,设距离S为S1<S≤S2时的靶MDP处理中的修正值为a,距离S为S2<S<S3时的靶MDP处理中的修正值为b,则a、b一般满足a<b的关系。即,越是至相邻的图形的间隔宽的孤立的图形,越可以通过加宽图形容易地形成在晶片上。
因此,对于孤立图形102(1)的边缘1’(粗线表示),附加比在其附近存在的密集图形101大的修正值(边缘移动量),使图形变粗。然后,为了能够在晶片上形成与该设计图形相同的图形形状,再通过PPC来对掩模图形进行修正,形成晶片上的完成图形,此外,对于密集图形101,由于通常对这种密集图形进行析像的处理条件已被确定,所以不需要靶MDP处理。
此时,圆标记p包围的部分成为密集图形101和孤立图形102之间的中间图形。因此,由于该部分的相邻部分存在密集图形101,所以被看作是密集的图形,不附加修正值。此外,如果将这种中间的图形看作是孤立的图形,则由于进行与其附近的边缘1’相同的修正,所以会附加非常大的修正值,与相邻的图形2之间的距离变得非常短。
其结果,在现有的靶MDP处理中,难以在这样的密集图形和孤立图形之间的中间部位确保充分的光刻裕度,成为在晶片上引起断路/短路的原因。
发明内容
本发明的目的在于,提供在密集图形和孤立图形之间的中间部位进行合适的修正的图形修正方法、图形修正系统、及图形修正程序。
此外,本发明的目的在于,提供使用在密集图形和孤立图形之间的中间部位进行了合适的修正的设计图形的掩模制造方法及半导体器件制造方法。
此外,本发明的目的在于,提供在密集图形和孤立图形之间的中间部位进行了合适的修正的设计图形,
为了实现解决课题的目的,本发明的图形修正方法、图形修正系统、掩模制造方法、半导体器件制造方法、图形修正程序、以及设计图形如下构成。
本发明的图形修正方法,根据成为设计图形的对象图形和配置于该对象图形附近的附近图形之间的配置状态来修正该对象图形的形状,包括:第一检测步骤,检测所述对象图形的边缘的第一规定部和所述附近图形之间的第一配置状态;第二检测步骤,检测所述对象图形的边缘的第二规定部和所述附近图形之间的第二配置状态;确定步骤,根据与所述第一配置状态和所述第二配置状态对应的规则来确定所述对象图形的边缘的修正值;以及修正步骤,对所述对象图形的边缘附加所述修正值。
在上述的图形修正方法中,所述确定步骤根据与所述第一配置状态和所述第二配置状态的比较结果对应的两个规则来确定所述对象图形的边缘的修正值。
在上述的图形修正方法中,所述第一及第二配置状态是所述对象图形的边缘与在垂直于该边缘的方向上存在的所述附近图形的边缘之间的距离。
在上述的图形修正方法中,所述第一及第二配置状态是所述对象图形的宽度。
在上述的图形修正方法中,所述确定步骤在所述第一配置状态和所述第二配置状态相等时确定第一修正值,在所述第二配置状态比所述第一配置状态大时确定第二修正值,所述第二修正值比所述第一修正值小。
在上述的图形修正方法中,在通过所述修正步骤进行修正后,通过光邻近效应修正来确定掩模图形。
在上述的图形修正方法中,以使所述修正步骤产生的修正后的设计图形与通过所述掩模图形形成的晶片上的图形形状一致的方式确定所述光邻近效应修正。
本发明的图形修正系统通过上述图形修正方法来修正设计图形。
本发明的掩模制造方法利用由上述图形修正方法修正的设计图形来制造掩模。
本发明的半导体器件制造方法使用由上述掩模制造方法制造出的掩模来制造半导体器件。
本发明的图形修正程序,使计算机执行以下步骤:第一检测步骤,检测成为设计图形的对象图形的边缘的第一规定部和配置在所述对象图形的附近的附近图形之间的第一配置状态;第二检测步骤,检测所述对象图形的边缘的第二规定部和所述附近图形之间的第二配置状态;确定步骤,根据与所述第一配置状态和所述第二配置状态对应的规则来确定所述对象图形的边缘的修正值;以及修正步骤,对所述对象图形的边缘附加所述修正值。
本发明的设计图形的对象图形在其附近的图形配置变化的部位有两个或两个以上的台阶。
附图说明
图1是表示本发明实施例的图形修正方法中的靶MDP处理的流程图。
图2是表示本发明实施例的实施靶MDP处理的设计图形的图。
图3是表示本发明实施例的实施靶MDP处理的设计图形的图。
图4是表示本发明实施例的实施靶MDP处理的设计图形的图。
图5是表示本发明实施例的实施靶MDP处理的设计图形的图。
图6是表示本发明实施例的实施靶MDP处理的设计图形的图。
图7是表示本发明的实施例的采用第二修正规则实施靶MDP处理情况下的设计图形的图。
图8是表示现有的方法和本发明的方法的设计图形的图。
图9是表示现有的方法和本发明的方法的设计图形的图。
图10是表示现有的方法和本发明的方法的设计图形的图。
图11是表示现有的方法和本发明的方法的设计图形的图。
图12是表示对于现有的方法和本发明的方法产生的设计图形,进行光邻近效应修正,形成掩模图形,将该掩模图形曝光在晶片上的结果的图。
图13是表示对于图12,使聚焦位置也和曝光量一起变动的结果的图。
图14是表示现有例的靶MDP处理的图。
符号说明
101 密集图形
102 孤立图形
1、2、11 图形
A、B、C 图形部分
A1、B1、C1、A1’、B1’、C1’边缘
A2、B2、C2 中点
具体实施方式
以下,参照附图说明本发明的实施例。
图1是本发明实施例的图形修正方法中的靶MDP处理的流程图。而图2~图6是表示实施了该靶MDP处理的设计图形的图。以下,根据图1、图2~图6来说明该靶MDP处理的步骤。再有,该靶MDP处理由未图示的计算机执行图形修正程序来进行,
首先,如图2所示,在步骤S101中,分割作为处理对象的图形。图2所示的设计图形有密集图形101和孤立图形102。这里,将处理对象的一个图形1分割为包含在密集图形101中的部分A、形成孤立图形102的部分C、以及它们中间的部分B。
如图3所示,在步骤S102中,测定图形1中的各部分A、B、C的边缘A1、B1、C1的各端部和配置在它们附近(相邻)的各图形(边缘C1附近的图形未图示)之间的第一距离SA、SB、SC。再有,在与图形1的边缘A1、B1、C1垂直的方向上,存在所述各图形。
如图4所示,在步骤S103中,提取各边缘A1、B1、C1的中点A2、B2、C2。如图5所示,在步骤S104中,测定各边缘A1、B1、C1的中点A1、B2、C2和配置在它们附近的各图形(边缘B1、C1附近的图形未图示)之间的第二距离SA’、SB’、SC’。
在步骤S105中,比较第一距离SA、SB、SC和第二距离SA’、SB’、SC’。从图3、图5中,可获得SA=SA’、SB<SB’、SC=SC’的判定。
在步骤S106中,对图形1进行修正。在该靶MDP处理的第一修正规则中,根据上述步骤S105的比较结果,对于判定为第一距离和第二距离相等的边缘,按照与其附近的图形之间的距离来规定修正值。这里,将边缘和其附近图形之间的基准距离分类为S1、S2、S3,并设S1<S2<S3。这种情况下,设边缘和其附近图形之间的实际距离S为S1<S≤S2时的修正值为a,实际距离S为S2<S≤S3时的修正值为b。
在本实施例中,设SA(SA’)≤S1,不对边缘A1进行修正,而设S1<S2≤S2,对于边缘C1采用修正值a。
而且,在该靶MDP处理的第二修正规则中,根据上述步骤S105的比较结果,对于判定为第一距离<第二距离的边缘,按照与其附近图形之间的距离来规定修正值。这种情况下的修正值比第一修正规则的修正值小。例如,设边缘和其附近图形之间的实际距离S为S1<S≤S2时的修正值为a/2,实际距离S为S2<S≤S3时的修正值为b/2。
在本实施例中,设S1<SB≤S2对于边缘B1采用修正值a/2。
其结果,如图6所示,对于图形1的边缘C1附加修正值a,对于边缘B1附加修正值a/2。再有,对图形1的另一边缘A1’、B1’、C1’也进行与上述S101~S106同样的处理,对于边缘C1’附加修正值a,对于边缘B1’附加修正值a/2。即,在密集图形101和孤立图形102之间的中间部分B的边缘B1、B1’上,分别附加修正值a/2。
由此,在密集图形101和孤立图形102之间的中间部位上进行合适的修正,可获得在该部位带有台阶的设计图形。
如以上那样,在本实施例中,首先,将对象图形的边缘进行分割,测定(检测)从分割后的各边缘的端部(第一规定部)至配置在其附近的图形的距离(对象图形和附近图形之间的第一配置状态),同时测定(检测)从各边缘的中点(第二规定部)至其附近图形的距离(对象图形和附近图形之间的第二配置状态)。
在边缘A1(A1’)、C1(C1’)中,从端部至其附近图形的距离和从中点至其附近图形的距离相等。这种情况下,从边缘C1(C1’)至其附近图形为比较宽的间隔(SC),所以边缘C1(C1’)被看成是孤立图形的边缘,按照第一修正规则使用修正值a。而在边缘A1(A1’)的附近配置的图形存在于距离SA的位置,所以被看成是密集图形,不采用修正值。在该状态下,带有边缘B1(B1’)的部分B不改变其宽度,仍为细的图形,所以难以确保处理裕度。
在边缘B1(B1’)中,从端部至附近图形的距离和从中点至附近图形的距离不同。这种情况下,判定为边缘B1(B1’)从中点至附近图形的距离SB’比从端部至附近图形的距离SB长,采用与上述第一修正规则不同的第二修正规则。该第二修正规则的修正值比第一修正规则的修正值小。通过采用该第二修正规则,即使对于在第一修正中没有附加修正值的边缘B1(B1’),也可以附加合适的修正值。
通过这样的方法,即使对于以往没有附加修正而不能充分确保处理裕度的边缘,也可以进行修正,所以大幅度提高处理裕度。
图7是表示采用第二修正规则来实施上述靶MDP处理的情况下的设计图形的图。而下表是可用于第二修正规则的修正表。
表1
W R1 R2   修正量(mm)
0≤W<100 0≤R1<100 0≤R2<100   0
0≤W<100 0≤R1<100 100≤R2<1000   +10
0≤W<100 100≤R1<200 任意   +15
0≤W<100 200≤R1<500 任意   +20
0≤W<100 500≤R1 任意   +30
100≤W<200 0≤R1<100 0≤R2<100   0
100≤W<200 0≤R1<200 100≤R2<1000   +5
100≤W<200 100≤R1<200 任意   +10
100≤W<200   200≤R1<500     任意     +15
100≤W<200   500≤R1     任意     +20
在图7中,设作为对象的图形1中的密集图形和孤立图形之间的中间部分B的线宽度为W,图形1的边缘整体和附近图形2之间的距离为R1,部分B的边缘上的特定点(边缘的中点附近的点)B3和附近图形(未图示)之间的距离为R2,最邻近图形2和部分B的分割线B4的延长线之间的距离为F。在F=150mm时,在第二修正规则中可以根据上述表确定修正值(修正量)。
图8(a)、图8(b)、图8(c)是表示现有的方法和本发明的方法产生的设计图形的图,在各图中,用圆标记包围了进行修正的部分。对于图8(a)所示的修正前的设计图形,在图8(b)中通过现有的靶MDP处理来进行修正,在对象图形11中设置一阶台阶。对此,在图8(c)中,对于图8(a)所示的修正前的设计图形,通过本发明的靶MDP处理来进行修正,在对象图形中设置二阶台阶。
图9(a)、图9(b)、图9(c)是表示现有的方法和本发明的方法产生的设计图形的图。在各图中,用圆标记包围了进行修正的部分。对于图9(a)所示的修正前的设计图形,在图9(b)中通过现有的靶MDP处理来进行修正,在对象图形11中设置一阶台阶。对此,在图9(c)中,对于图9(a)所示的修正前的设计图形,通过本发明的靶MDP处理来进行修正,在对象图形中设置二阶台阶。
图10(a)、图10(b)、图10(c)是表示现有的方法和本发明的方法产生的设计图形的图。在各图中,用圆标记包围了进行修正的部分。对于图10(a)所示的修正前的设计图形,在图10(b)中通过现有的靶MDP处理来进行修正,在对象图形11中设置一阶台阶。对此,在图10(c)中,对于图10(a)所示的修正前的设计图形,通过本发明的靶MDP处理来进行修正,在对象图形中设置二阶台阶。
图11(a)是表示按现有的方法制成的设计图形的图,图11(b)是表示按本发明的方法制成的设计图形的图。与图11(a)相比,在本发明的方法中如图11(b)所示,可以制成对象图形11在其周边环境(附近的图形)变化的部位有两个或两个以上的台阶的设计图形。因此,根据本发明,可以形成处理裕度提高的设计图形形状。
图12(a)、图12(b)是表示分别对于图11(a)、图11(b)所示的设计图形,进行光邻近效应修正,制成掩模图形,在晶片上曝光该掩模图形的结果。再有,以使图11(b)所示的设计图形和通过所述掩模图形形成的晶片上的图形的形状一致的方式确定所述光邻近效应修正。
图12(a)、图12(b)表示假设曝光装置的聚焦为最佳(最佳聚焦)时,将从曝光装置照射的曝光量为最佳值(最佳剂量)的情况和从最佳值变化±10%情况时的完成平面形状重叠表示的情况。圆标记包围的部分是要关注的部位,由此可知,与图12(a)相比,图12(b)所示的本发明的方法的该部分的完成形状平稳地变化。
图13(a)、图13(b)是表示分别对于图12(a)、图12(b),使聚焦位置也和曝光量一起变动的结果的图。圆标记包围的部分是要关注的部位。在相同曝光量之间进行比较时,相对于在图12(a)所示的现有方法中图形产生断线的情况,在案图12(b)所示的本发明的方法中不产生断线,本发明的处理裕度提高的效果明显。
由此可以证明:若按照本发明的方法来制成设计图形,对于该设计图形,在必要的情况下制成对包含光邻近效应修正的晶片处理中造成的尺寸变换差进行了修正的对象图形,并在晶片上曝光,则与现有的方法相比,可以确保大的处理裕度。
再有,可以通过实施本实施例的图形修正方法的计算机来构筑图形修正系统。此外,可以用按照本实施例的图形修正方法修正的设计图形来制造掩模。此外,可以使用该掩模来制造半导体器件。
如以上那样,根据本实施例,根据构成对象图形的边缘和相邻图形边缘的距离和对象图形的宽度,作成规定对象图形的边缘修正量(移动量)的规则,按照该规则来修正对象图形的边缘。即,根据对象图形的边缘端部和相邻图形的边缘的最小距离、对象图形的边缘中心部和相邻图形的边缘的最小距离,通过规定与各种距离对应的不同的边缘修正量,可以实现现有方法中不能实现的图形修正。其结果,可以大幅度提高光刻等处理裕度,可以极大提高半导体器件的成品率。
此外,本发明不限于上述实施例,在不变更主要精神的范围内可适当变形实施。
根据本发明,可以提供在密集图形和孤立图形之间的中间部位进行合适的修正的图形修正方法、图形修正系统、及图形修正程序。
此外,根据本发明,可以提供使用在密集图形和孤立图形之间的中间部位进行了合适的修正的设计图形的掩模制造方法及半导体器件制造方法。
此外,根据本发明,可以提供在密集图形和孤立图形之间的中间部位进行合适的修正的设计图形。

Claims (20)

1.一种半导体器件,其具有基于设计图形的物理图形,其中:
所述设计图形包括对象图形和修正图形;
所述对象图形包括:边缘的第一部分,在该第一部分和与之相对的图形之间具有第一距离;边缘的第二部分,在该第二部分和与之相对的图形之间具有第二距离,该第二距离与所述第一距离不同;边缘的第三部分,其具有边缘的第一区域和边缘的第二区域,在该第一区域和与之相对的图形之间具有所述第一距离,在该第二区域和与之相对的图形之间具有所述第二距离;
所述修正图形被附加到所述边缘的第一部分、所述边缘的第二部分和所述边缘的第三部分中的至少一个上,以使得该边缘的第一部分、该边缘的第二部分和该边缘的第三部分在所述设计图形的维度上相互不同。
2.根据权利要求1所述的半导体器件,其中:
所述修正图形被附加到所述边缘的第二部分和所述边缘的第三部分的每一个上。
3.根据权利要求2所述的半导体器件,其中:
附加到所述边缘的第二部分上的所述修正图形与附加到所述边缘的第三部分上的所述修正图形在尺寸上不同。
4.根据权利要求2所述的半导体器件,其中:
附加到所述边缘的第二部分上的所述修正图形大于附加到所述边缘的第三部分上的所述修正图形。
5.根据权利要求1所述的半导体器件,其中:
所述对象图形的所述边缘的第三部分设置于所述边缘的第一部分与所述边缘的第二部分之间。
6.根据权利要求5所述的半导体器件,其中:
所述对象图形的所述边缘的第三部分的一端与所述边缘的第一部分的一端接触,另一端与所述边缘的第二部分的一端接触。
7.根据权利要求1所述的半导体器件,其中:
所述边缘的第二部分的所述设计图形的维度大于所述边缘的第三部分的所述设计图形的维度。
8.根据权利要求1所述的半导体器件,其中:
所述边缘的第一部分的所述设计图形的维度小于所述边缘的第三部分的所述设计图形的维度。
9.根据权利要求1所述的半导体器件,其中:
所述对象图形和与该对象图形相对的图形是线图形。
10.根据权利要求9所述的半导体器件,其中:
所述对象图形和与该对象图形相对的图形是在相同方向上延伸的线图形。
11.根据权利要求2所述的半导体器件,其中:
附加到所述边缘的第二部分上的所述修正图形和附加到所述边缘的第三部分上的所述修正图形基于不同的修正规则。
12.根据权利要求1所述的半导体器件,其中:
所述边缘的第一区域包括所述边缘的第三部分的一端。
13.根据权利要求1所述的半导体器件,其中:
所述边缘的第二区域包括所述边缘的第三部分的中点。
14.根据权利要求1所述的半导体器件,其中:
所述边缘的第一区域包括所述边缘的第三部分的一端,所述边缘的第二区域包括所述边缘的第三部分的中点。
15.根据权利要求1所述的半导体器件,其中:
所述对象图形的所述边缘的第三部分设置于所述边缘的第一部分与所述边缘的第二部分之间,所述修正图形被附加到所述边缘的第二部分和所述边缘的第三部分的每一个上,附加到所述边缘的第二部分上的所述修正图形大于附加到所述边缘的第三部分上的所述修正图形,所述物理图形包括与从所述设计图形的所述边缘的第二部分到其所述边缘的第一部分的部分对应的物理图形,该物理图形具有从所述边缘的第二部分到所述边缘的第一部分的平滑表面。
16.根据权利要求15所述的半导体器件,其中:
所述物理图形的平滑表面比基于下述的设计图形的物理图形平滑,即该设计图形中所述修正图形被附加到所述边缘的第二部分上且未被附加到所述边缘的第三部分上。
17.根据权利要求15所述的半导体器件,其中:
所述物理图形在与下述图形的一端相对的边缘部分处具有平滑表面,即该图形与该物理图形相对。
18.一种半导体器件,其具有物理图形,其中:
所述物理图形包括第一物理图形和位于该第一物理图形的边缘部分处的第二物理图形;
所述第一物理图形包括:边缘的第一部分,在该边缘的第一部分和与之相对的图形之间具有第一距离;边缘的第二部分,在该第二部分和与之相对的图形之间具有第二距离,该第二距离与所述第一距离不同;边缘的第三部分,其设置于所述边缘的第一部分和所述边缘的第二部分之间,且具有边缘的第一区域和边缘的第二区域,在该第一区域和与之相对的图形之间具有所述第一距离,在该第二区域和与之相对的图形之间具有所述第二距离;
所述第二物理图形位于所述边缘的第二部分和所述边缘的第三部分的每一个上;
位于所述边缘的第二部分上的所述第二物理图形大于位于所述边缘的第三部分上的所述第二物理图形;
所述物理图形从所述边缘的第二部分到所述边缘的第一部分具有平滑表面。
19.根据权利要求18所述的半导体器件,其中:
所述物理图形以下述方式具有平滑表面:使得该物理图形从所述边缘的第二部分到所述边缘的第一部分在维度上减小。
20.根据权利要求18所述的半导体器件,其中:
所述物理图形在与下述图形的一端相对的边缘部分处具有平滑表面,即该图形与该物理图形相对。
CN200910253351.2A 2003-07-02 2004-07-02 半导体器件 Expired - Lifetime CN101713920B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP190341/2003 2003-07-02
JP2003190341A JP4177722B2 (ja) 2003-07-02 2003-07-02 パターン補正方法、パターン補正システム、マスク製造方法、半導体装置製造方法、及びパターン補正プログラム

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2004100500846A Division CN1577722B (zh) 2003-07-02 2004-07-02 图形修正方法、系统、掩模、半导体器件制造方法和半导体器件

Publications (2)

Publication Number Publication Date
CN101713920A true CN101713920A (zh) 2010-05-26
CN101713920B CN101713920B (zh) 2014-10-15

Family

ID=34113566

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200910253351.2A Expired - Lifetime CN101713920B (zh) 2003-07-02 2004-07-02 半导体器件
CN2004100500846A Expired - Lifetime CN1577722B (zh) 2003-07-02 2004-07-02 图形修正方法、系统、掩模、半导体器件制造方法和半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2004100500846A Expired - Lifetime CN1577722B (zh) 2003-07-02 2004-07-02 图形修正方法、系统、掩模、半导体器件制造方法和半导体器件

Country Status (5)

Country Link
US (3) US7458057B2 (zh)
JP (1) JP4177722B2 (zh)
KR (1) KR100664635B1 (zh)
CN (2) CN101713920B (zh)
TW (1) TWI283360B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107450266A (zh) * 2016-05-31 2017-12-08 无锡华润上华科技有限公司 光学临近效应的修正方法及系统

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7914949B2 (en) * 2005-02-24 2011-03-29 International Business Machines Corporation Method for testing a photomask
US7419755B2 (en) * 2005-06-22 2008-09-02 Xerox Corporation Carrier composition
JP2007079517A (ja) 2005-09-16 2007-03-29 Toshiba Corp パターン作成方法、パターン作成プログラム及び半導体装置の製造方法
JP4568228B2 (ja) 2005-12-28 2010-10-27 株式会社東芝 半導体集積回路の自動設計方法、半導体集積回路の自動設計システム及び半導体集積回路
US20080028359A1 (en) * 2006-07-31 2008-01-31 Stefan Blawid Termination structure, a mask for manufacturing a termination structure, a lithographic process and a semiconductor device with a termination structure
KR100790249B1 (ko) * 2006-08-03 2008-01-02 동부일렉트로닉스 주식회사 마스크 제작 방법 및 상기 마스크를 이용한 소자 분리막형성 방법
KR100818415B1 (ko) * 2006-12-27 2008-04-01 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
CN103376643B (zh) * 2012-04-17 2015-10-14 中芯国际集成电路制造(上海)有限公司 校正布局图形的方法
US9778205B2 (en) * 2014-03-25 2017-10-03 Kla-Tencor Corporation Delta die and delta database inspection
JP7105582B2 (ja) * 2018-03-09 2022-07-25 キヤノン株式会社 決定方法、露光方法、露光装置、物品の製造方法及びプログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5879844A (en) * 1995-12-22 1999-03-09 Kabushiki Kaisha Toshiba Optical proximity correction method
WO2000067075A1 (en) * 1999-04-30 2000-11-09 Mentor Graphics Corporation Improved method and apparatus for submicron ic design using edge fragment tagging
CN1294319A (zh) * 1999-10-25 2001-05-09 日本电气株式会社 修正光邻近效应的方法
JP2001356465A (ja) * 2000-06-16 2001-12-26 Toshiba Corp 露光用マスク及びそのパターンの補正方法
US6570174B1 (en) * 1998-12-14 2003-05-27 Nec Electronics Corporation Optical proximity effect correcting method in semiconductor manufacturing process, which can sufficiently correct optical proximity effect, even under various situations with regard to size and shape of design pattern, and space width and position relation between design patterns

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3454970B2 (ja) 1995-05-24 2003-10-06 富士通株式会社 マスクパターン補正方法、パターン形成方法及びフォトマスク
JP3583559B2 (ja) 1996-09-30 2004-11-04 株式会社ルネサステクノロジ 光近接効果補正方法
CN1204860A (zh) * 1997-04-25 1999-01-13 日本电气株式会社 用于带电粒子束的局部集团掩模
JP2001092112A (ja) 1999-09-24 2001-04-06 Toshiba Corp マスクパターンの補正システム及びマスクパターンの補正方法
JP4068290B2 (ja) * 2000-08-22 2008-03-26 株式会社東芝 マスクパターン補正方法及び補正装置
US6453457B1 (en) * 2000-09-29 2002-09-17 Numerical Technologies, Inc. Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout
JP4064617B2 (ja) 2000-10-26 2008-03-19 株式会社東芝 マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法
US6721938B2 (en) * 2001-06-08 2004-04-13 Numerical Technologies, Inc. Optical proximity correction for phase shifting photolithographic masks
US7010764B2 (en) * 2003-04-14 2006-03-07 Takumi Technology Corp. Effective proximity effect correction methodology
US7080349B1 (en) * 2004-04-05 2006-07-18 Advanced Micro Devices, Inc. Method of developing optimized optical proximity correction (OPC) fragmentation script for photolithographic processing

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5879844A (en) * 1995-12-22 1999-03-09 Kabushiki Kaisha Toshiba Optical proximity correction method
US6077310A (en) * 1995-12-22 2000-06-20 Kabushiki Kaisha Toshiba Optical proximity correction system
US6570174B1 (en) * 1998-12-14 2003-05-27 Nec Electronics Corporation Optical proximity effect correcting method in semiconductor manufacturing process, which can sufficiently correct optical proximity effect, even under various situations with regard to size and shape of design pattern, and space width and position relation between design patterns
WO2000067075A1 (en) * 1999-04-30 2000-11-09 Mentor Graphics Corporation Improved method and apparatus for submicron ic design using edge fragment tagging
US20020199157A1 (en) * 1999-04-30 2002-12-26 Cobb Nicolas Bailey Mixed-mode optical proximity correction
CN1294319A (zh) * 1999-10-25 2001-05-09 日本电气株式会社 修正光邻近效应的方法
JP2001356465A (ja) * 2000-06-16 2001-12-26 Toshiba Corp 露光用マスク及びそのパターンの補正方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107450266A (zh) * 2016-05-31 2017-12-08 无锡华润上华科技有限公司 光学临近效应的修正方法及系统
CN107450266B (zh) * 2016-05-31 2019-12-10 无锡华润上华科技有限公司 光学临近效应的修正方法及系统

Also Published As

Publication number Publication date
US20050031976A1 (en) 2005-02-10
JP4177722B2 (ja) 2008-11-05
US20090077528A1 (en) 2009-03-19
JP2005024903A (ja) 2005-01-27
US20120047475A1 (en) 2012-02-23
KR20050004034A (ko) 2005-01-12
US7458057B2 (en) 2008-11-25
US8332784B2 (en) 2012-12-11
CN101713920B (zh) 2014-10-15
TWI283360B (en) 2007-07-01
KR100664635B1 (ko) 2007-01-04
CN1577722B (zh) 2010-05-26
CN1577722A (zh) 2005-02-09
TW200515225A (en) 2005-05-01
US8065637B2 (en) 2011-11-22

Similar Documents

Publication Publication Date Title
US6691297B1 (en) Method for planning layout for LSI pattern, method for forming LSI pattern and method for generating mask data for LSI
CN100392662C (zh) 设计布局及掩膜的制作方法和系统、半导体器件的制造方法
US7971160B2 (en) Creating method of photomask pattern data, photomask created by using the photomask pattern data, and manufacturing method of semiconductor apparatus using the photomask
US8719740B2 (en) Semiconductor device which is subjected to optical proximity correction
KR100750531B1 (ko) 리소그래피 시뮬레이션용 마스크 배치 데이타를 산출하기 위한 방법
TWI477929B (zh) 用於藉由先進製程控制之控制策略來減少曝光場內之疊置誤差的方法及系統
US7266801B2 (en) Design pattern correction method and mask pattern producing method
JP4866683B2 (ja) 半導体デバイスの製造方法、データ作成装置、データ作成方法、およびプログラム
US8065637B2 (en) Semiconductor device
US6622296B2 (en) Exposure mask pattern correction method, pattern formation method, and a program product for operating a computer
WO2003052512A1 (fr) Appareil et procede permettant de corriger un motif de masque, procede de fabrication d'un masque et procede de fabrication d'un dispositif a semiconducteur
JP2002296754A (ja) マスクの製造方法
US20090024978A1 (en) Semiconductor device mask, method of forming the same and method of manufacturing semiconductor device using the same
JP2000098584A (ja) マスクパタ―ン補正方法及びマスクパタ―ン補正プログラムを記録した記録媒体
US7559044B2 (en) Automatic design method of semiconductor integrated circuit, automatic design system of semiconductor integrated circuit, and semiconductor integrated circuit
US20030208741A1 (en) Apparatus for correcting data of layout pattern
US8484585B2 (en) Method for controlling pattern uniformity of semiconductor device
US6245466B1 (en) Mask pattern design method and a photomask
JP4643302B2 (ja) マスクパターン作成方法、レイアウト作成方法、フォトマスクの製造方法、フォトマスク、及び半導体装置の製造方法
US6470488B1 (en) Method for manufacturing a mask
US6704922B2 (en) Correcting method of mask and mask manufactured by said method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170808

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211103

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20141015