JP2007034207A - マスク作成方法及びマスクパターン設計装置 - Google Patents

Abstract

【課題】 所定のプロセス裕度を維持することができるマスクの作成方法を提供する。
【解決手段】 マスク上の所定の設計パターンを被露光体に露光するために使用される前記マスクの作成方法であって、前記マスクに配置される第１のパターンと第２のパターンとをそれぞれ被露光体に転写する場合のプロセス裕度を算出する算出ステップと、前記プロセス裕度が基準値を満たすか否かを判断する判断ステップと、前記基準値を満たさない場合に、前記基準値を満たすように前記第１及び第２のパターンの少なくとも一方の位置を移動させて補正する補正ステップと、前記第１及び第２のパターンとの間に、前記第１及び第２のパターンよりも小さい第３のパターンを挿入する挿入ステップとを有することを特徴とするマスク作成方法を提供する。
【選択図】 図１

Description

本発明は、一般には、半導体装置で用いるマスクを作成するマスク作成方法及びマスクパターン設計装置に関する。

近年の半導体装置の高精度化及び製造の容易性の要請に伴い半導体集積回路のパターン形成に対しても高精度化が要求されている。そのため、製造が可能な最小の線幅を示すデザインルールは縮小され、１００ｎｍ以下の線幅を有する半導体集積回路が製造されている。しかし、線幅が小さくなればなるほどプロセス裕度が低下して製造が困難になる。ここで、プロセス裕度とは、露光条件の許容範囲を示し、係る許容範囲内では、デザインされたパターンが所望の形状で転写されていることを意味する。そのため、プロセス裕度が大きければ大きいほど、製造が容易となる。この場合、露光条件は、露光量や焦点深度などの条件をさす。尚、所望の形状で転写されているかどうかは、所望の線幅の±１０％以内におさまっているかどうかで判断することが一般的である。

プロセス裕度の低下は、デザインルールが縮小され、素子が微細化されたために、マスクパターンをウェハ上に光転写する際に生じる光学近接効果（ＯＰＥ：Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｅｆｆｅｃｔ）の影響によって起こる。例えば、デザインルールを満たすパターンであっても、光学近接効果によって、パターン中の鋭利な部分は転写されずに角がとれて丸くなり、あるいは、ラインパターンの粗密分布によりライン幅が変化してしまうことがある。このずれを低減する方法として、光学シミュレーションにより露光マスク上のパターン寸法を、例えば、部分的に太くする、あるいはダミーパターンを配置することによって補正する方法が知られている。例えば、その補正方法としては、光学近接効果補正（ＯＰＣ：Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ）がある。

しかし、従来の光学近接効果補正は、半導体ウェハ上のパターンが設計デザインの寸法通りになるようにマスク寸法を補正するものであり、設計されたデザインのプロセス裕度を増加させるものではない。従って、光学近接効果補正では、プロセス裕度が基準値に満たないパターンに対してプロセス裕度の向上の補正をすることができない。その結果、プロセス裕度を満たすようにデザインルールを制限しなければならず、半導体装置の設計上の大きな制約となっていた。

そこで、プロセス裕度が基準値を満たさないデザインに対しては、デザインパターンそのものを変更する方法が提案されている（例えば、特許文献１及び２を参照のこと。）。特許文献１及び２で開示されている方法では、例えば、コンタクトホールパターンがプロセス裕度の基準値を満たさない場合は、コンタクトホールパターンの大きさを変更してプロセス裕度を大きくしていた。この場合、コンタクトホールパターンを大きくすれば、プロセス裕度は向上する。その他の従来例として特許文献３がある。
特開２００２−１３１８８２号公報 特開２００４−３１７７１８号公報 特開２００３−２３４２８５号公報文献４は文献３と同じ番号なので、削除願います。

しかしながら、特許文献１及び２のパターン作成方法では、プロセス裕度を大きくするには効果的であるが、デザインパターンを大きくしなければならないという問題点があった。そのため、高精度であると共に高密度の集積回路を作成することが困難であった。

そこで、本発明は、所定のプロセス裕度を維持することができるマスクの作成方法を提供することを例示的な目的とする。

本発明の一側面としてのマスク作成方法は、マスク上の所定の設計パターンを被露光体に露光するために使用される前記マスクの作成方法であって、前記マスクに配置される第１のパターンと第２のパターンとをそれぞれ被露光体に転写する場合のプロセス裕度を算出する算出ステップと、前記プロセス裕度が基準値を満たすか否かを判断する判断ステップと、前記基準値を満たさない場合に、前記基準値を満たすように前記第１及び第２のパターンの少なくとも一方の位置を移動させて補正する補正ステップと、前記第１及び第２のパターンの周辺に、前記第１及び第２のパターンよりも小さい第３のパターンを挿入する挿入ステップとを有することを特徴とする。

本発明の別の側面としてのマスクパターン設計装置は、上述のマスク作成方法を格納する記憶装置と、前記マスク作成方法に基づいてマスクパターンの補正を行う補正部とを有することを特徴とする。

本発明の別の側面としての露光方法は、上述のマスク作成方法により作成されたマスクを用いて被露光体にマスクパターンを露光する露光方法であって、前記マスクがバイナリマスクもしくはハーフトーンマスクである場合、中心部が輪郭部よりも暗い光で露光することを特徴とする。

本発明の別の側面としての露光方法は、上述のマスク作成方法により作成されたマスクを用いて被露光体にマスクパターンを露光する露光方法であって、前記マスクが位相シフトマスクである場合、中心部が輪郭部よりも明るい光で露光することを特徴とする。

本発明の別の側面としての露光装置は、上述の露光方法を行うことができる露光モードを有することを特徴とする。

本発明の別の側面としてのデバイス製造方法は、上述の露光装置を用いて被露光体を露光するステップと、当該露光された被露光体を現像するステップとを有することを特徴とする。

本発明によれば、所定のプロセス裕度を維持することができるマスクの作成方法を提供することができる。

以下、添付図面を参照して、本発明の一側面としてのマスクパターン設計装置１００について説明する。なお、各図において、同一の部材については同一の参照番号を付し、重複する説明は省略する。ここで、図１は、マスクパターン設計装置１００の構成を示すブロック図である。

マスクパターン設計装置１００は、所定の設計パターンを有するマスク２０のマスクパターンを設計する。マスクパターン設計装置１００は、データ記憶部１１０と、プログラム記憶部１２０と、処理制御部（補正部）１３０と、入出力制御部１４０と、入力装置１５０と、出力装置１６０とを有する。

データ記憶部１１０は、マスクパターン設計のデータを格納する記憶装置から構成される。また、データ記憶部１１０は、中央処理装置（ＣＰＵ）の内部の主記憶装置で構成してもよい。この場合、データ記憶部１１０は、このＣＰＵに接続された半導体ＲＯＭや半導体ＲＡＭなどの半導体メモリまたは磁気ディスク装置などの記憶装置で構成してもよい。

プログラム記憶部１２０は、マスクパターン設計のためのアプリケーションを格納する記憶装置から構成される。また、プログラム記憶部１２０は、ＣＰＵの内部の主記憶装置で構成してもよい。この場合、プログラム記憶部１２０は、このＣＰＵに接続された半導体ＲＯＭや半導体ＲＡＭなどの半導体メモリまたは磁気ディスク装置などの記憶装置で構成してもよい。更に、プログラム記憶部１２０は、データ記憶部１１０と同一の記憶装置に格納しても良い。

処理制御部１３０は、通常のコンピュータシステムのＣＰＵの一部を構成している。処理制御部１３０は、パターン抽出部（判断部）１３１と、パターン補正部１３３と、光学近接効果補正部１３５とを有する。また、処理制御部１３０は、パターン抽出部（判断部）１３１と、パターン補正部１３３と、光学近接効果補正部１３５をそれぞれ専用のハードウェハで構成してもよい。この場合、処理制御部１３０は、通常のコンピュータシステムのＣＰＵを用いて、アプリケーションで実質的に等価な機能を有する機能手段としてそれぞれを構成しても良い。

パターン抽出部１３１は、露光量（ドーズ量）及び焦点深度（フォーカス）に対するプロセス裕度が、予め定められた所定の基準値に達していないパターンを設計パターンから判断し抽出する。尚、所定の基準値については後述する。

パターン補正部１３３は、抽出されたパターンをプロセス裕度が基準値を満たすようにパターンを移動させて補正する。

光学近接効果補正部１３５は、補正後の設計パターンの必要な部分に対して光学近接効果補正（ＯＰＣ）パターンを付して、光学近接効果補正を施す。光学近接効果補正部１３５は、光学シミュレーションにより露光マスク上のパターン寸法を、例えば、部分的に太くする、あるいはダミーパターンを配置することで設計パターンを補正する。

入出力制御部１４０は、後述する入力装置１５０から処理制御部１３０への信号若しくは処理制御部１３０から後述する出力装置１６０への信号を制御する。そのため、入出力制御部１４０は、電気的に処理制御部１３０、入力装置１５０及び出力装置１６０と電気的に接続されている。また、入出力制御部１４０は、処理制御部１３０と一体的に構成されてもよい。

入力装置１５０は、使用者からのデータや命令などの入力を受け付ける。入力装置１５０は、入力されたデータや命令を入出力制御部１４０を介して、処理制御部１３０へ伝達する。また、入力装置１５０は、キーボード、マウス、ライトペンまたはフロッピーディスクなどの記録媒体を読み込む装置などから構成されている。

出力装置１６０は、マスクパターン設計結果を出力する。出力装置１６０は、入出力制御部１４０を介して処理制御部１３０により算出されたマスクパターン設計の処理結果を出力する。また、出力装置１６０は、ディスプレー装置やプリンター装置などにより構成される。

以下、図２を参照して、マスク作成方法３００について説明する。ここで、図２は、マスク作成方法３００を示すフローチャートである。

まず、設計パターンデータを取得する（ステップ３０１）。ここで、取得するデータは、半導体基板に形成されるレイアウトパターンの設計データである。また、設計パターンデータは、データ記憶部１１０から取得され、ＣＰＵに読み込まれる。

次に、プロセス裕度を算出する（ステップ３０３）。プロセス裕度は、ｋ１ファクターの値に依存しており、ｋ１ファクターが小さくなればなるほど回路パターンを忠実に転写することが困難になり、プロセス裕度が低下する。ここで、ｋ１ファクターとは、開口数をＮＡとし、露光装置の波長をλとした場合、線幅をＮＡ／λで割った値をさす。そのため、ステップ３０３では、露光装置の波長と開口数をパラメータ（変数）としたフォトリソグラフィーシミュレーションを行い、プロセス裕度を算出する。フォトリソグラフィー工程でプロセス裕度を決める主な要因は、露光量の変化と焦点位置である。そのため、ステップ３０３では、露光量の変化と焦点ずれに対する裕度を求める。

次に、プロセス裕度の基準値を満たすか否かを判定する（ステップ３０５）。ここで、プロセス裕度の基準値は、露光装置の性能や歩留まりを考慮して、使用者が事前に決定する値である。例えば、フォーカス裕度は、レイリー（Ｒａｙｌｅｉｇｈ）の規範の２倍、つまり、λ／ＮＡ^２が必要であるといわている。そのため、フォーカス裕度がλ／ＮＡ^２以下であると歩留まりは極端に低下する。また、露光量裕度は、ベストフォーカス時で１５％以上であることが好ましい。尚、プロセス裕度の基準値は、データ記憶部１２０に収納される。

ステップ３０５で、各設計パターン間のプロセス裕度が基準値を満たない場合、各設計パターンの少なくとも一方の位置を移動させて補正する（ステップ３０７）。この場合、プロセス裕度の基準値を満たす位置まで設計パターンを移動させる。

次に、補正後の設計パターンがデザインルールを満たしているか否かを判断する（ステップ３０９）。つまり、補正後の配線パターンのライン寸法及びスペース寸法がデザインルールで規定される最小ライン寸法及び最小スペース寸法以上であるかを判断する。この場合、補正後の設計パターンがデザインルールを満たしていない場合は、再度ステップ３０７へ移動する。

補正後の設計パターンがデザインルールを満たしている場合は、補助パターンを各設計パターンの周囲に挿入する（ステップ３１１）。ここでは、マスクパターンに解像しない大きさの補助パターンを挿入する。尚、補助パターンの挿入方法については、特許文献３の方法を適用することができる。

最後に、光学近接効果補正が施され（ステップ３１３）、露光マスク描画データが作成され、マスク製作が行われる（ステップ３１５）。一方、ステップ３０５で、プロセス裕度の基準値を満たすか否かを判定されて、満たすと判断された場合、そのままステップ３１３へ進む。

次に、マスク作成方法３００により配線パターンを補正し、プロセス裕度を改善する場合について、具体的に図３を用いて説明する。

図３は、マスクパターン２０を示す平面図である。コンタクトホールパターン（第１のパターン）２１及びコンタクトホールパターン（第２のパターン）２２は、図３（ａ）に示すように、一辺がａである。また、コンタクトホールパターン２１及び２２との中心からの距離は、コンタクトホールパターン２１及び２２の径ａの３．５倍である。この場合、コンタクトホールパターンのプロセス裕度が小さくなった。そのため、コンタクトホールパターン２１及び２２との中心からの距離（周期Ｐ）が３．５ａの場合には、図３（ｂ）に示すように、コンタクトホールパターン２１及び２２との中心からの距離を径ａの４倍の位置にずらして補正する。更に、図３（ｃ）に示すように、コンタクトホールパターン２１及び２２が忠実に転写されるように解像しない大きさの補助パターン２３を挿入する。以下、このような補正の理由を述べる。一般的に、隣り合うコンタクトホールの中心間隔がコンタクトホールパターン径の１．８倍から２．２倍の範囲内であるとき、特に、２倍のときにプロセス裕度は、大きくなる。よって、コンタクトホールパターン２１及び２２の中心間隔を径ａの４倍なるようにずらし、径ａの２倍の周期で補助パターン２３を挿入していったわけである。。それにより、図４に示すような、配線パターン３０のコンタクトホールレイヤーを十分な露光裕度で露光することができる。ここで、図４は、配線パターンを示す平面図である。尚、配線パターン３０は、ゲート配線パターン３１と、コンタクトホールパターン３２と、配線パターン３３とから構成されている。

その結果、本実施形態のマスク作成方法３００は、所定のプロセス裕度を維持することができる。それにより、配線パターンのプロセス裕度が向上し、半導体基板への配線パターンの転写精度が向上し半導体装置の製造が容易になる。

以下、図５を参照して、本実施形態のマスク作成方法３００によって作成されたマスク２０を使用した露光装置７００について説明する。ここで、図５は、本発明の例示的な露光装置７００の概略断面図である。露光装置７００は、図５に示すように、照明装置７１０と、マスク２０と、投影光学系７３０と、プレート７４０と、ステージ７４５とを有する。露光装置７００は、例えば、ステップ・アンド・スキャン方式又はステップ・アンド・リピート方式でマスク２０に形成された回路パターンをプレート７４０に露光する投影露光装置である。かかる露光装置は、サブミクロンやクオーターミクロン以下のリソグラフィー工程に好適であり、以下、本実施形態では、ステップ・アンド・スキャン方式の露光装置（「スキャナー」とも呼ばれる。）を例に説明する。ここで、「ステップ・アンド・スキャン方式」とは、マスクに対してウェハを連続的にスキャン（走査）してマスクパターンをウェハに露光すると共に、１ショットの露光終了後、ウェハをステップ移動して、次の露光領域に移動する露光方法である。「ステップ・アンド・リピート方式」とは、ウェハの一括露光ごとにウェハをステップ移動して次のショットの露光領域に移動する露光方法である。

照明装置７１０は転写用の回路パターンが形成されたマスク２０を照明し、光源部７１２と照明光学系７１４とを有する。

光源部７１２は、例えば、光源としてレーザーを使用する。レーザーは、波長約１９３ｎｍのＡｒＦエキシマレーザー、波長約２４８ｎｍのＫｒＦエキシマレーザー、波長約１５７ｎｍのＦ_２レーザーなどを使用することができる。

照明光学系７１４はマスク２０を照明する光学系であり、レンズ、ミラー、ライトインテグレーター、絞り等を含む。照明光学系７１４としては当業界で周知のいかなる技術をも適応可能である。本実施形態では、照明光学系７１４は、ミラー７１４ａと、凹レンズ７１４ｂと、凸レンズ７１４ｃと、ミラー７１４ｄと、オプティカルインテグレーター７１４ｅと、ミラー７１４ｆと、コンデンサレンズ７１４ｇとを有する。凹レンズ７１４ｂ及び凸レンズ７１４ｃは、ビームエキスパンダーとしての機能を有し、光源部７１２から射出されたレーザーのビーム径をオプティカルインテグレーター７１４ｅの大きさに拡げる。オプティカルインテグレーター７１４ｅは、マスク２０を均一に照明するために設けられる。コンデンサレンズ７１４ｇは、オプティカルインテグレーター７１４ｅを発した光束をコリメートする。

マスク２０の上には転写されるべき回路パターンの像が形成され、図示しないマスクステージに支持及び駆動される。マスク２０から発せられた回折光は投影光学系７３０を通りプレート７４０上に投影される。プレート７４０はウェハや液晶基板などの被処理体でありレジストが塗布されている。マスク２０とプレート７４０とは共役の関係にある。

本実施形態では、マスク作成方法３００によって作成されたマスク２０を使用することができる。その結果、配線パターンのプロセス裕度が向上し、半導体基板への配線パターンの転写精度が向上し半導体装置の製造が容易になる。また、マスク２０は、バイナリマスク、ハーフトーンマスク又は位相シフトマスクであってもよい。ここで、バイナリマスクとは、露光光に対して透光部と遮光部からなるマスクである。ハーフトーンマスクとは、露光光に対して透光部と光減衰部からなり、光減衰部を透過した光と透光部を透過した光が相対的に１８０度の位相差を持つマスクである。位相シフトマスクとは、隣り合う透光部を透過した光が、相対的に１８０度の位相差を持つマスクである。

投影光学系７３０は、複数のレンズ素子のみからなる光学系、複数のレンズ素子と少なくとも一枚の凹面鏡とを有する光学系（カタディオプトリック光学系）等を使用することができる。

プレート７４０にはフォトレジストが塗布されている。フォトレジスト塗布工程は、前処理と、密着性向上剤塗布処理と、フォトレジスト塗布処理と、プリベーク処理とを含む。前処理は洗浄、乾燥などを含む。密着性向上剤塗布処理は、フォトレジストと下地との密着性を高めるための表面改質（即ち、界面活性剤塗布による疎水性化）処理であり、ＨＭＤＳ（Ｈｅｘａｍｅｔｈｙｌ−ｄｉｓｉｌａｚａｎｅ）などの有機膜をコート又は蒸気処理する。プリベークはベーキング（焼成）工程であるが現像後のそれよりもソフトであり、溶剤を除去する。

ステージ７４５はプレート７４０を支持する。ステージ７４５は、当業界で周知のいかなる構成をも適用することができるので、ここでは詳しい構造及び動作の説明は省略する。例えば、ステージ７４５はリニアモータを利用してＸＹ方向にプレート７４０を移動することができる。マスク２０とプレート７４０は、例えば、同期走査され、ステージ７４５と図示しないマスクステージの位置は、例えば、レーザー干渉計などにより監視され、両者は一定の速度比率で駆動される。ステージ７４５は、例えば、ダンパを介して床等の上に支持されるステージ定盤上に設けられ、マスクステージ及び投影光学系７３０は例えば、鏡筒定盤は床等に載置されたベースフレーム上にダンパ等を介して支持される図示しない鏡筒定盤上に設けられる。

露光において、光源部７１２から発せられた光束は、照明光学系７１４によりマスク２０を、例えば、ケーラー照明する。マスク２０を通過してマスクパターンを反映する光は投影光学系７３０によりプレート７４０に結像される。本実施形態において、マスク２０がバイナリマスク、もしくは、ハーフトーンマスクであれば、中心部が輪郭部よりも暗い軸外照明を用いて露光する。それにより、プロセス裕度を向上させることができる。この場合、中心部が輪郭部よりも暗い照明とは、例えば、図６（ａ）のような、４つの光照射部Ｌとその周りの非光照射部ＳＬからなる四重極照明や、（ｂ）のような、中心の非光照射部ＳＬの周りに光照射部Ｌが輪帯状に形成された輪帯照明などである。また、中心部を十字型に遮光した照明でもよい。ここで、図６は、照明のモードを示す図である。更に、マスク２０が、位相シフトマスクである場合は、逆に中心部が輪郭部よりも明るい通常照明を用いればよい。

次に、図７及び図８を参照して、上述の露光装置７００を利用したデバイス製造方法の実施例を説明する。図７は、デバイス（ＩＣやＬＳＩなどの半導体チップ、ＬＣＤ、ＣＣＤ等）の製造を説明するためのフローチャートである。本実施形態においては、半導体チップの製造を例に説明する。ステップ１（回路設計）では、デバイスの回路設計を行う。ステップ２（マスク製作）では、設計した回路パターンを形成したマスクを製作する。ステップ３（ウェハ製造）では、シリコンなどの材料を用いてウェハを製造する。ステップ４（ウェハプロセス）は、前工程と呼ばれ、マスクとウェハを用いてリソグラフィー技術によってウェハ上に実際の回路を形成する。ステップ５（組み立て）は、後工程と呼ばれ、ステップ４によって作成されたウェハを用いて半導体チップ化する工程であり、アッセンブリ工程（ダイシング、ボンディング）、パッケージング工程（チップ封入）等の工程を含む。ステップ６（検査）では、ステップ５で作成された半導体デバイスの動作確認テスト、耐久性テストなどの検査を行う。こうした工程を経て半導体デバイスが完成し、それが出荷（ステップ７）される。

図８は、ステップ４のウェハプロセスの詳細なフローチャートである。ステップ１１（酸化）では、ウェハの表面を酸化させる。ステップ１２（ＣＶＤ）では、ウェハの表面に絶縁膜を形成する。ステップ１４（イオン打ち込み）では、ウェハにイオンを打ち込む。ステップ１５（レジスト処理）では、ウェハに感光剤を塗布する。ステップ１６（露光）では、露光装置７００によってマスクの回路パターンをウェハに露光する。ステップ１７（現像）では、露光したウェハを現像する。ステップ１８（エッチング）では、現像したレジスト像以外の部分を削り取る。ステップ１９（レジスト剥離）では、エッチングが済んで不要となったレジストを取り除く。これらのステップを繰り返し行うことによってウェハ上に多重に回路パターンが形成される。本実施形態のデバイス製造方法によれば、従来よりも高品位のデバイスを製造することができる。このように、露光装置７００を使用するデバイス製造方法、並びに結果物としてのデバイスも本発明の一側面を構成する。

以上、本発明の好ましい実施例について説明したが、本発明はこれらの実施例に限定されないことはいうまでもなく、その要旨の範囲内で種々の変形及び変更が可能である。

マスクパターン設計装置の構成を示す概略ブロック図である。 図１に示すマスクパターン設計装置に用いられるマスク作成方法を示すフローチャートである。 図２に示すマスク作成方法によって作成されたマスクパターンを示す概略平面図である。 図３に示すマスクを使用した配線パターンを示す概略平面図である。 図３に示すマスクを有する露光装置の概略構成図である。 図５に示す露光装置の照明のモードを示す概略平面図である。 図５に示す露光装置を使用したデバイス（ＩＣやＬＳＩなどの半導体チップ、ＬＣＤ、ＣＣＤ等）の製造を説明するためのフローチャートである。 図７に示すフローチャートのステップ４のウェハプロセスの詳細なフローチャートである。

符号の説明

２０ マスク
１００ マスクパターン設計装置
１１０ データ記憶部
１２０ プログラム記憶部
１３０ 処理制御部
１４０ 入出力制御部
１５０ 入力装置
１６０ 出力装置
５００ 露光装置
５１０ 照明装置
５２５ マスクステージ
５３０ 投影光学系
５４０ 被露光体
５４５ ウェハステージ
５５０ アライメント検出機構
５６０ フォーカス位置検出機構

Claims (10)

1. マスク上の所定の設計パターンを被露光体に露光するために使用される前記マスクの作成方法であって、
   前記マスクに配置される第１のパターンと第２のパターンとをそれぞれ被露光体に転写する場合のプロセス裕度を算出する算出ステップと、
   前記プロセス裕度が基準値を満たすか否かを判断する判断ステップと、
   前記基準値を満たさない場合に、前記基準値を満たすように前記第１及び第２のパターンの少なくとも一方の位置を移動させて補正する補正ステップと、
   前記第１及び第２のパターンの周囲に、前記第１及び第２のパターンよりも小さい第３のパターンを挿入する挿入ステップとを有することを特徴とするマスク作成方法。
2. 前記基準値は、露光量及び／又は焦点深度の変化に対するプロセス裕度であることを特徴とする請求項１記載のマスク作成方法。
3. 前記第１及び第２のパターンは、コンタクトホールパターンであることを特徴とする請求項１記載のマスク作成方法。
4. 前記第３のパターンは、補助パターンであることを特徴とする請求項１記載のマスク作成方法。
5. 前記挿入ステップ後に前記第１及び第２のパターンに対して近接効果補正を施すことを特徴とする請求項１記載のマスク作成方法。
6. 請求項１乃至５のいずれか一項記載のマスク作成方法を格納する記憶装置と、
   前記マスク作成方法に基づいてマスクパターンの補正を行う補正部とを有することを特徴とするマスクパターン設計装置。
7. 請求項１乃至５のいずれか一項記載のマスク作成方法により作成されたマスクを用いて被露光体にマスクパターンを露光する露光方法であって、
   前記マスクがバイナリマスクもしくはハーフトーンマスクである場合、中心部が輪郭部よりも暗い光で露光することを特徴とする露光方法。
8. 請求項１乃至５のいずれか一項記載のマスク作成方法により作成されたマスクを用いて被露光体にマスクパターンを露光する露光方法であって、
   前記マスクが位相シフトマスクである場合、中心部が輪郭部よりも明るい光で露光することを特徴とする露光方法。
9. 請求項７又は８記載の露光方法を行うことができる露光モードを有することを特徴とする露光装置。
10. 請求項９記載の露光装置を用いて被露光体を露光するステップと、
    当該露光された被露光体を現像するステップとを有することを特徴とするデバイス製造方法。